JP3202649B2 - 反射防止膜形成用材料およびこれを用いた半導体装置の製造方法 - Google Patents
反射防止膜形成用材料およびこれを用いた半導体装置の製造方法Info
- Publication number
- JP3202649B2 JP3202649B2 JP10009597A JP10009597A JP3202649B2 JP 3202649 B2 JP3202649 B2 JP 3202649B2 JP 10009597 A JP10009597 A JP 10009597A JP 10009597 A JP10009597 A JP 10009597A JP 3202649 B2 JP3202649 B2 JP 3202649B2
- Authority
- JP
- Japan
- Prior art keywords
- resin
- film
- base resin
- added
- resist film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000000463 material Substances 0.000 title claims description 32
- 239000004065 semiconductor Substances 0.000 title claims description 17
- 238000000034 method Methods 0.000 title claims description 12
- 238000004519 manufacturing process Methods 0.000 title claims description 9
- 239000011347 resin Substances 0.000 claims description 92
- 229920005989 resin Polymers 0.000 claims description 92
- 238000001312 dry etching Methods 0.000 claims description 34
- 238000005530 etching Methods 0.000 claims description 19
- 229920003229 poly(methyl methacrylate) Polymers 0.000 claims description 14
- 239000004926 polymethyl methacrylate Substances 0.000 claims description 14
- 229920001665 Poly-4-vinylphenol Polymers 0.000 claims description 12
- 229920002845 Poly(methacrylic acid) Polymers 0.000 claims description 10
- 239000000758 substrate Substances 0.000 claims description 8
- 229920001721 polyimide Polymers 0.000 claims description 6
- 239000000654 additive Substances 0.000 claims description 5
- 230000000996 additive effect Effects 0.000 claims description 5
- 229920003986 novolac Polymers 0.000 claims description 4
- 239000004642 Polyimide Substances 0.000 claims description 3
- 239000009719 polyimide resin Substances 0.000 claims description 3
- 230000003667 anti-reflective effect Effects 0.000 claims 2
- 239000006117 anti-reflective coating Substances 0.000 claims 1
- 230000002708 enhancing effect Effects 0.000 claims 1
- 239000004925 Acrylic resin Substances 0.000 description 6
- 229920000178 Acrylic resin Polymers 0.000 description 6
- 238000000059 patterning Methods 0.000 description 5
- 239000011248 coating agent Substances 0.000 description 4
- 238000000576 coating method Methods 0.000 description 4
- 241000981595 Zoysia japonica Species 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 238000001556 precipitation Methods 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- YXTPWUNVHCYOSP-UHFFFAOYSA-N bis($l^{2}-silanylidene)molybdenum Chemical compound [Si]=[Mo]=[Si] YXTPWUNVHCYOSP-UHFFFAOYSA-N 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 229920001577 copolymer Polymers 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 229930182470 glycoside Natural products 0.000 description 1
- 150000002338 glycosides Chemical class 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 229910021344 molybdenum silicide Inorganic materials 0.000 description 1
- 239000005022 packaging material Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920000193 polymethacrylate Polymers 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 1
- 229910021342 tungsten silicide Inorganic materials 0.000 description 1
- 239000006097 ultraviolet radiation absorber Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/004—Photosensitive materials
- G03F7/09—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers
- G03F7/091—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers characterised by antireflection means or light filtering or absorbing means, e.g. anti-halation, contrast enhancement
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Architecture (AREA)
- Structural Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Drying Of Semiconductors (AREA)
- Compositions Of Macromolecular Compounds (AREA)
- Surface Treatment Of Optical Elements (AREA)
Description
【0001】
【発明の属する技術分野】本発明は、反射防止膜形成用
材料およびこれを用いた半導体装置の製造方法に関し、
特に感光性レジスト(フォトレジスト)膜の加工精度を
高めるために感光性レジスト膜の直下に形成される反射
防止膜を形成するための材料とこれを用いた半導体装置
の製造方法に関するものである。
材料およびこれを用いた半導体装置の製造方法に関し、
特に感光性レジスト(フォトレジスト)膜の加工精度を
高めるために感光性レジスト膜の直下に形成される反射
防止膜を形成するための材料とこれを用いた半導体装置
の製造方法に関するものである。
【0002】
【従来の技術】光露光によるレジストのパターニングに
際しては、基板段差部からの反射光によるレジストパタ
ーンの喰われ(ノッチング)やレジスト膜の膜厚変動に
伴うレジストパターン寸法の変動が生ずるという問題が
あった。この問題を解決するため、レジスト膜直下に露
光光の反射を防止するための反射防止膜を形成して、基
板からの反射光を低減する方法が提案されている。この
反射防止膜には、レジストのように被加工層上にスピン
コートを行って塗布形成する有機膜と、化学気相成長
(CVD:Chemical Vapor Depos
ition)によって形成する無機膜がある。これら
は、それぞれ、次のような特徴を有している。無機膜の
場合は、被加工層の段差の高さに依らず、一定膜厚に形
成することが可能であるため、ドライエッチングに要す
る時間を短くすることができ、レジスト・反射防止膜の
寸法変換差を小さくすることができるが、段差の存在に
よるレジスト厚さの変化に起因するレジストパターンの
寸法変動が発生する。これに対して、有機膜の反射防止
膜は、レジスト膜と同じように塗布して形成できるた
め、基板段差を平坦化する傾向を有し、このため、レジ
スト膜の膜厚は、段差の有無に係わらず一様になる傾向
を有し、レジスト膜の膜厚変化に起因する寸法変動を抑
制することが可能である。有機の反射防止膜は、一般に
ベースとなる樹脂材料(ポリイミドなど)に紫外線吸収
材が添加されたものである。
際しては、基板段差部からの反射光によるレジストパタ
ーンの喰われ(ノッチング)やレジスト膜の膜厚変動に
伴うレジストパターン寸法の変動が生ずるという問題が
あった。この問題を解決するため、レジスト膜直下に露
光光の反射を防止するための反射防止膜を形成して、基
板からの反射光を低減する方法が提案されている。この
反射防止膜には、レジストのように被加工層上にスピン
コートを行って塗布形成する有機膜と、化学気相成長
(CVD:Chemical Vapor Depos
ition)によって形成する無機膜がある。これら
は、それぞれ、次のような特徴を有している。無機膜の
場合は、被加工層の段差の高さに依らず、一定膜厚に形
成することが可能であるため、ドライエッチングに要す
る時間を短くすることができ、レジスト・反射防止膜の
寸法変換差を小さくすることができるが、段差の存在に
よるレジスト厚さの変化に起因するレジストパターンの
寸法変動が発生する。これに対して、有機膜の反射防止
膜は、レジスト膜と同じように塗布して形成できるた
め、基板段差を平坦化する傾向を有し、このため、レジ
スト膜の膜厚は、段差の有無に係わらず一様になる傾向
を有し、レジスト膜の膜厚変化に起因する寸法変動を抑
制することが可能である。有機の反射防止膜は、一般に
ベースとなる樹脂材料(ポリイミドなど)に紫外線吸収
材が添加されたものである。
【0003】このような塗布性反射防止膜に関する技術
は、例えば月刊セミコンダクターワールド(Semic
onductor World) 1995年6月号
100−102頁などにより公知となっている。図4、
図5は、塗布性反射防止膜を利用した従来の半導体装置
の製造方法を示す工程順の断面図である。まず、図4
(a)に示すように、半導体基板31上に被加工体32
を形成したのち、塗布性の反射防止膜33を形成し、こ
の反射防止膜33上に感光性レジスト膜34を形成し、
この感光性レジスト膜34をi線やKrFエキシマレー
ザの露光光により露光マスクを通して選択的に露光し、
現像して、図4(b)に示すように、耐エッチング性の
レジスト膜パターン34aを形成する。次いで、図4
(c)に示すように、このレジスト膜パターン34aを
マスクにして、反射防止膜33を選択的にドライエッチ
ングして反射防止膜パターン33aを形成する。このと
き、レジスト膜パターン34aも同時にエッチングされ
て膜減りする。続いて、図5(d)に示すように、この
耐エッチング性のレジスト膜パターン34aと反射防止
膜パターン33aをマスクにして被加工体32を選択的
にエッチングして被加工体パターン32aを形成する。
次いで、図5(e)に示すように、酸素(02 )プラズ
マにより、残余のレジスト膜パターン34aと反射防止
膜パターン33aをアッシング除去して所望の被加工体
パターン32aを得る。
は、例えば月刊セミコンダクターワールド(Semic
onductor World) 1995年6月号
100−102頁などにより公知となっている。図4、
図5は、塗布性反射防止膜を利用した従来の半導体装置
の製造方法を示す工程順の断面図である。まず、図4
(a)に示すように、半導体基板31上に被加工体32
を形成したのち、塗布性の反射防止膜33を形成し、こ
の反射防止膜33上に感光性レジスト膜34を形成し、
この感光性レジスト膜34をi線やKrFエキシマレー
ザの露光光により露光マスクを通して選択的に露光し、
現像して、図4(b)に示すように、耐エッチング性の
レジスト膜パターン34aを形成する。次いで、図4
(c)に示すように、このレジスト膜パターン34aを
マスクにして、反射防止膜33を選択的にドライエッチ
ングして反射防止膜パターン33aを形成する。このと
き、レジスト膜パターン34aも同時にエッチングされ
て膜減りする。続いて、図5(d)に示すように、この
耐エッチング性のレジスト膜パターン34aと反射防止
膜パターン33aをマスクにして被加工体32を選択的
にエッチングして被加工体パターン32aを形成する。
次いで、図5(e)に示すように、酸素(02 )プラズ
マにより、残余のレジスト膜パターン34aと反射防止
膜パターン33aをアッシング除去して所望の被加工体
パターン32aを得る。
【0004】
【発明が解決しようとする課題】現状では、感光性レジ
スト膜と反射防止膜とのドライエッチングにおける選択
性は十分には高くはない。そのため、図6(a)に示さ
れるように、大きな段差を有する被加工体32上に、反
射防止膜33、レジスト膜パターン34aを形成し、レ
ジスト膜パターン34aをマスクとして反射防止膜をエ
ッチングするとき、膜厚の厚い凹部での反射防止膜のエ
ッチングが終了した段階では、図6(b)に示されるよ
うに、レジスト膜パターン34aの残膜は十分な膜厚を
確保できなくなってしまう。その結果、被加工体32の
ドライエッチングの途中で、図6(c)に示されるよう
に、レジスト膜パターン34aが消失してしまいさらに
反射防止膜パターン33aの部分的消失が発生するた
め、被加工体32のパターニングが完了した時点では、
図6(e)に示されるように、被加工体にパターン欠け
やパターン変形が発生してしまう。したがって、本発明
の解決すべき課題は、感光性レジスト膜が反射防止膜に
対し十分なエッチング選択性を確保できるようにして、
反射防止膜のパターニング時に感光性レジスト膜の膜減
りを抑制し、これにより被加工体のパターニングを精度
よく行いうるようにすることである。
スト膜と反射防止膜とのドライエッチングにおける選択
性は十分には高くはない。そのため、図6(a)に示さ
れるように、大きな段差を有する被加工体32上に、反
射防止膜33、レジスト膜パターン34aを形成し、レ
ジスト膜パターン34aをマスクとして反射防止膜をエ
ッチングするとき、膜厚の厚い凹部での反射防止膜のエ
ッチングが終了した段階では、図6(b)に示されるよ
うに、レジスト膜パターン34aの残膜は十分な膜厚を
確保できなくなってしまう。その結果、被加工体32の
ドライエッチングの途中で、図6(c)に示されるよう
に、レジスト膜パターン34aが消失してしまいさらに
反射防止膜パターン33aの部分的消失が発生するた
め、被加工体32のパターニングが完了した時点では、
図6(e)に示されるように、被加工体にパターン欠け
やパターン変形が発生してしまう。したがって、本発明
の解決すべき課題は、感光性レジスト膜が反射防止膜に
対し十分なエッチング選択性を確保できるようにして、
反射防止膜のパターニング時に感光性レジスト膜の膜減
りを抑制し、これにより被加工体のパターニングを精度
よく行いうるようにすることである。
【0005】
【課題を解決するための手段】上述した本発明の課題
は、塗布性の反射防止膜に、該反射防止膜を構成するベ
ース樹脂にこれよりもドライエッチングレートの高い樹
脂を添加し、これにより感光性レジスト膜の反射防止膜
に対するエッチング選択比を向上させることによって、
解決することができる。
は、塗布性の反射防止膜に、該反射防止膜を構成するベ
ース樹脂にこれよりもドライエッチングレートの高い樹
脂を添加し、これにより感光性レジスト膜の反射防止膜
に対するエッチング選択比を向上させることによって、
解決することができる。
【0006】
【発明の実施の形態】本発明によれば、被加工体に段差
がある場合に用いられ、露光用レジスト膜直下に反射防
止膜を形成するために塗布される材料であって、前記材
料は、該材料を構成するベース樹脂、すなわち主成分と
なる樹脂と該ベース樹脂100%に対して、5%から3
0%の重量%にてベース樹脂よりドライエッチングレー
トの高い樹脂を添加含有していることを特徴とする反射
性防止膜形成材料であり、段差高さに応じて添加する樹
脂含有率が設定されることを特徴とする反射防止膜形成
用材料、が提供される。
がある場合に用いられ、露光用レジスト膜直下に反射防
止膜を形成するために塗布される材料であって、前記材
料は、該材料を構成するベース樹脂、すなわち主成分と
なる樹脂と該ベース樹脂100%に対して、5%から3
0%の重量%にてベース樹脂よりドライエッチングレー
トの高い樹脂を添加含有していることを特徴とする反射
性防止膜形成材料であり、段差高さに応じて添加する樹
脂含有率が設定されることを特徴とする反射防止膜形成
用材料、が提供される。
【0007】また、本発明によれば、(1)半導体基板
上に形成された被加工膜上に、ベース樹脂と該ベース樹
脂に添加されたこれよりもドライエッチングレートの高
い樹脂とを含有している反射防止膜形成用材料を塗布し
て反射防止膜を形成する工程と、(2)前記反射防止膜
上に露光用レジスト膜を形成し、該露光用レジスト膜を
露光・現像する工程と、(3)現像された前記露光用レ
ジスト膜をマスクとして前記反射防止膜をドライエッチ
ングし、引き続き前記被加工膜をドライエッチングする
工程と、を有する半導体装置の製造方法において、反射
防止膜としてベース樹脂を用い、エッチングレート増強
樹脂としてベース樹脂に添加された樹脂を用いるもので
あり、前記ベース樹脂と該ベース樹脂に添加された樹脂
の組み合わせは、ベース樹脂にポリイミド樹脂を用
い、添加樹脂にポリメチルメタクリレート、ポリビニー
ルフェノール若しくはポリメタアクリックアシドを用い
る、ベース樹脂にノボラック樹脂を用い、添加樹脂に
ポリメチルメタクリレート、ポリビニールフェノール若
しくはポリメタアクリックアシドを用いる、または、
ベース樹脂にポリビニールフェノールを用い、添加樹脂
にポリメチルメタクリレート若しくはポリメタアクリッ
クアシドを用いる、の中の何れかであることを特徴とす
る半導体装置の製造方法、が提供される。
上に形成された被加工膜上に、ベース樹脂と該ベース樹
脂に添加されたこれよりもドライエッチングレートの高
い樹脂とを含有している反射防止膜形成用材料を塗布し
て反射防止膜を形成する工程と、(2)前記反射防止膜
上に露光用レジスト膜を形成し、該露光用レジスト膜を
露光・現像する工程と、(3)現像された前記露光用レ
ジスト膜をマスクとして前記反射防止膜をドライエッチ
ングし、引き続き前記被加工膜をドライエッチングする
工程と、を有する半導体装置の製造方法において、反射
防止膜としてベース樹脂を用い、エッチングレート増強
樹脂としてベース樹脂に添加された樹脂を用いるもので
あり、前記ベース樹脂と該ベース樹脂に添加された樹脂
の組み合わせは、ベース樹脂にポリイミド樹脂を用
い、添加樹脂にポリメチルメタクリレート、ポリビニー
ルフェノール若しくはポリメタアクリックアシドを用い
る、ベース樹脂にノボラック樹脂を用い、添加樹脂に
ポリメチルメタクリレート、ポリビニールフェノール若
しくはポリメタアクリックアシドを用いる、または、
ベース樹脂にポリビニールフェノールを用い、添加樹脂
にポリメチルメタクリレート若しくはポリメタアクリッ
クアシドを用いる、の中の何れかであることを特徴とす
る半導体装置の製造方法、が提供される。
【0008】[作用]反射防止膜にドライエッチング耐
性の低い樹脂を含有させることにより、反射防止膜のド
ライエッチングレートを大きくすることができる。その
理由は、以下のように考えることができる。もともとの
反射防止膜(反射防止膜のベースとなる樹脂)のドライ
エッチングレートをSa、これに添加される樹脂Aのド
ライエッチングレートをSs(>Sa)とするとき、ド
ライエッチング時にイオンないしはラジカルに曝される
単位表面の樹脂Aが占める割合をwとすると、樹脂A含
有反射防止膜のドライエッチングレートSsaは、次式
により表わすことができる。 Ssa=(1−w)・Sa+w・Ss ・・・(1) ここで、Ss>Saであるから、 Ssa>Sa ・・・(2) よって、感光性レジスト膜の反射防止膜に対するエッチ
ング選択比を、感光性レジスト膜のドライエッチングレ
ートをSrとして、Sa/SrからSsa/Srへと向
上させることができる。
性の低い樹脂を含有させることにより、反射防止膜のド
ライエッチングレートを大きくすることができる。その
理由は、以下のように考えることができる。もともとの
反射防止膜(反射防止膜のベースとなる樹脂)のドライ
エッチングレートをSa、これに添加される樹脂Aのド
ライエッチングレートをSs(>Sa)とするとき、ド
ライエッチング時にイオンないしはラジカルに曝される
単位表面の樹脂Aが占める割合をwとすると、樹脂A含
有反射防止膜のドライエッチングレートSsaは、次式
により表わすことができる。 Ssa=(1−w)・Sa+w・Ss ・・・(1) ここで、Ss>Saであるから、 Ssa>Sa ・・・(2) よって、感光性レジスト膜の反射防止膜に対するエッチ
ング選択比を、感光性レジスト膜のドライエッチングレ
ートをSrとして、Sa/SrからSsa/Srへと向
上させることができる。
【0009】図1は、ドライエッチング時のKrF用感
光性レジストとの選択比が約1.6である反射防止膜
に、アクリル樹脂(ポリメチルメタクリレート:pol
ymethylmethacrylate:PMMA)
を10%含有させた際の選択比の分子量依存性を示すグ
ラフである。図1に示すように、樹脂未添加の反射防止
膜のエッチングレートSaは、304nm/分であり、
これに、分子量0.9×105 のアクリル樹脂を10%
添加した場合、エッチングレートSsaは、317nm
/分に改善され、分子量5.8×105 のアクリル樹脂
を10%添加した場合には、Ssa=330nm/分に
改善されている。ここで、感光性レジストのエッチング
レートSrは190nm/分程度であるので、エッチン
グ選択比は、1.60から1.67ないし1.74に改
善される。したがって、本発明によれば、レジスト膜を
マスクとして反射防止膜をドライエッチングする際のレ
ジスト膜の膜減り量を抑制することができ、被加工体エ
ッチング時にレジスト膜を十分の膜厚に確保することが
可能になる。
光性レジストとの選択比が約1.6である反射防止膜
に、アクリル樹脂(ポリメチルメタクリレート:pol
ymethylmethacrylate:PMMA)
を10%含有させた際の選択比の分子量依存性を示すグ
ラフである。図1に示すように、樹脂未添加の反射防止
膜のエッチングレートSaは、304nm/分であり、
これに、分子量0.9×105 のアクリル樹脂を10%
添加した場合、エッチングレートSsaは、317nm
/分に改善され、分子量5.8×105 のアクリル樹脂
を10%添加した場合には、Ssa=330nm/分に
改善されている。ここで、感光性レジストのエッチング
レートSrは190nm/分程度であるので、エッチン
グ選択比は、1.60から1.67ないし1.74に改
善される。したがって、本発明によれば、レジスト膜を
マスクとして反射防止膜をドライエッチングする際のレ
ジスト膜の膜減り量を抑制することができ、被加工体エ
ッチング時にレジスト膜を十分の膜厚に確保することが
可能になる。
【0010】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。図2、図3は、本発明の実施例を説明する
ための工程順の断面図である。図2(a)に示すよう
に、0.4μmの段差を有する半導体基板21上に、被
加工体22(例えばシリコン酸化膜、厚さ1μm)を形
成した後、被加工体22上にポリイミドをベース樹脂と
する材料に分子量5.8×105 のアクリル樹脂を10
%添加して形成した反射防止膜形成用材料を塗布して膜
厚0.2μmの反射防止膜23を形成した。このとき形
成された反射防止膜の厚さは、段差上部で80nm、段
差下部で330nm程度である。次いで、反射防止膜2
3上にエキシマ光(例えば、波長248nm)に感度を
有するポジ型レジスト(例えば、東京応化製TDUR−
P009)をスピン塗布して厚さ0.70μmの感光性
レジスト膜24を形成した。次いで、図2(b)に示す
ように、エキシマ光により所望のパターンを露光し、現
像して、レジスト膜パターン25を形成し、反射防止膜
23の表面を選択的に露出させる。次いで、図2(c)
に示すように、レジスト膜パターン25をマスクに、反
射防止膜23の露出した部分をドライエッチング(例え
ば、感光性レジスト膜24のドライエッチングレートは
190nm/分であり、反射防止膜23のドライエッチ
ングレートは、330nm/分)除去し、被加工体22
の表面を選択的に露出させた。反射防止膜23をドライ
エッチングするのに要する時間は、反射防止膜厚さ40
0nmと仮定し、オーバーエッチング時間を50%とす
れば、1分49秒となる。このとき、レジスト膜パター
ン25の膜減り量は345nmとなり、レジスト膜パタ
ーン25の残膜量は355nmとなる。
て説明する。図2、図3は、本発明の実施例を説明する
ための工程順の断面図である。図2(a)に示すよう
に、0.4μmの段差を有する半導体基板21上に、被
加工体22(例えばシリコン酸化膜、厚さ1μm)を形
成した後、被加工体22上にポリイミドをベース樹脂と
する材料に分子量5.8×105 のアクリル樹脂を10
%添加して形成した反射防止膜形成用材料を塗布して膜
厚0.2μmの反射防止膜23を形成した。このとき形
成された反射防止膜の厚さは、段差上部で80nm、段
差下部で330nm程度である。次いで、反射防止膜2
3上にエキシマ光(例えば、波長248nm)に感度を
有するポジ型レジスト(例えば、東京応化製TDUR−
P009)をスピン塗布して厚さ0.70μmの感光性
レジスト膜24を形成した。次いで、図2(b)に示す
ように、エキシマ光により所望のパターンを露光し、現
像して、レジスト膜パターン25を形成し、反射防止膜
23の表面を選択的に露出させる。次いで、図2(c)
に示すように、レジスト膜パターン25をマスクに、反
射防止膜23の露出した部分をドライエッチング(例え
ば、感光性レジスト膜24のドライエッチングレートは
190nm/分であり、反射防止膜23のドライエッチ
ングレートは、330nm/分)除去し、被加工体22
の表面を選択的に露出させた。反射防止膜23をドライ
エッチングするのに要する時間は、反射防止膜厚さ40
0nmと仮定し、オーバーエッチング時間を50%とす
れば、1分49秒となる。このとき、レジスト膜パター
ン25の膜減り量は345nmとなり、レジスト膜パタ
ーン25の残膜量は355nmとなる。
【0011】次いで、図3(d)に示すように、レジス
ト膜パターン25をマスクに露出した被加工体22をド
ライエッチング除去した。このときのドライエッチング
レートが、例えばレジスト膜パターン25で60nm/
分、被加工体22で230nm/分であるとすると、1
μmの被加工体22をエッチングするのに要する時間
は、オーバーエッチング時間を25%として、おおよそ
5分25秒である。このとき、レジスト膜パターン25
の膜減りは326nmであり、したがって、被加工体2
2のドライエッチングが完了した時点においても、レジ
スト膜パターン25は反射防止膜を含めて残存してい
る。次いで、図3(e)に示すように、酸素プラズマに
より、残余のレジスト膜パターン25および反射防止膜
23を除去することにより、所望の被加工体パターン2
6を得た。
ト膜パターン25をマスクに露出した被加工体22をド
ライエッチング除去した。このときのドライエッチング
レートが、例えばレジスト膜パターン25で60nm/
分、被加工体22で230nm/分であるとすると、1
μmの被加工体22をエッチングするのに要する時間
は、オーバーエッチング時間を25%として、おおよそ
5分25秒である。このとき、レジスト膜パターン25
の膜減りは326nmであり、したがって、被加工体2
2のドライエッチングが完了した時点においても、レジ
スト膜パターン25は反射防止膜を含めて残存してい
る。次いで、図3(e)に示すように、酸素プラズマに
より、残余のレジスト膜パターン25および反射防止膜
23を除去することにより、所望の被加工体パターン2
6を得た。
【0012】上記実施例では、ベース樹脂に添加する樹
脂として、アクリル樹脂を例として挙げたが、元々の反
射防止膜材料よりドライエッチングレートの高い樹脂で
あればよく、ノボラック樹脂やポリイミド系樹脂が反射
防止膜として使用される場合は、実施例で示したポリメ
チルメタクリレート(PMMA)の他にポリビニールフ
ェノール(PVP)やポリメタアクリックアシド(PM
AA)またはこれらの共重合体ないしは誘導体を用いる
ことができる。また、PVPが反射防止膜のベース樹脂
として用いられる場合は、PMAAやPMMAが反射防
止膜への添加樹脂として利用することができる。
脂として、アクリル樹脂を例として挙げたが、元々の反
射防止膜材料よりドライエッチングレートの高い樹脂で
あればよく、ノボラック樹脂やポリイミド系樹脂が反射
防止膜として使用される場合は、実施例で示したポリメ
チルメタクリレート(PMMA)の他にポリビニールフ
ェノール(PVP)やポリメタアクリックアシド(PM
AA)またはこれらの共重合体ないしは誘導体を用いる
ことができる。また、PVPが反射防止膜のベース樹脂
として用いられる場合は、PMAAやPMMAが反射防
止膜への添加樹脂として利用することができる。
【0013】添加量も、実施例では、10%としたが、
保存時に添加樹脂の析出現象が発生したり、複素屈折率
が大幅に変化したりしないのであれば、10%以上で構
わないが、5%から30%程度が適切な範囲である。実
施例で示した分子量のアクリル樹脂を30%含有した反
射防止膜を用いても、図2に示した実施例と同様な結果
を得ることができる。また、分子量についても、5.8
×105 としたが、これに限定されるものではなく、図
1に示す0.9×105 ないし1.0×106の範囲若
しくはこれ以上であってもよく、樹脂含有率と同様に保
存時の析出現象が発生がしないのであれば、段差高さに
応じて添加する樹脂の分子量を適宜変更することができ
る。
保存時に添加樹脂の析出現象が発生したり、複素屈折率
が大幅に変化したりしないのであれば、10%以上で構
わないが、5%から30%程度が適切な範囲である。実
施例で示した分子量のアクリル樹脂を30%含有した反
射防止膜を用いても、図2に示した実施例と同様な結果
を得ることができる。また、分子量についても、5.8
×105 としたが、これに限定されるものではなく、図
1に示す0.9×105 ないし1.0×106の範囲若
しくはこれ以上であってもよく、樹脂含有率と同様に保
存時の析出現象が発生がしないのであれば、段差高さに
応じて添加する樹脂の分子量を適宜変更することができ
る。
【0014】また、実施例として、エキシマ光対応ポジ
レジストを示したが、これに限定されるものではなく、
ネガレジストでもよく、同様に、i線、g線対応のポジ
レジストあるいはネガレジストでもよい。また、被加工
体としてシリコン酸化膜を示したが、これに限定される
ものではなく、タングステンシリサイドやモリブデンシ
リサイド等の金属シリサイド膜、アルミニウム、アルミ
ニウム合金や銅などの金属膜、ポリシリコンや窒化ケイ
素膜などの半導体や絶縁膜等、半導体集積回路装置の製
造工程において加工される全てのものを対象とすること
ができる。
レジストを示したが、これに限定されるものではなく、
ネガレジストでもよく、同様に、i線、g線対応のポジ
レジストあるいはネガレジストでもよい。また、被加工
体としてシリコン酸化膜を示したが、これに限定される
ものではなく、タングステンシリサイドやモリブデンシ
リサイド等の金属シリサイド膜、アルミニウム、アルミ
ニウム合金や銅などの金属膜、ポリシリコンや窒化ケイ
素膜などの半導体や絶縁膜等、半導体集積回路装置の製
造工程において加工される全てのものを対象とすること
ができる。
【0015】
【発明の効果】以上説明したように、本発明は感光性レ
ジスト膜の直下に形成する塗布性反射防止膜をそのベー
ス樹脂にこれよりもドライエッチングレートの高い樹脂
を添加したものによって形成するものであるので、レジ
スト膜の反射防止膜に対するエッチング選択比を向上さ
せることができる。したがって、本発明によれば、被加
工体の段差が大きい場合であっても、レジスト膜をマス
クとする反射防止膜のエッチングが完了した時点で、レ
ジスト膜の残膜を十分に厚く確保することが可能にな
る。よって、本発明によれば、被加工体エッチング途中
でのレジスト膜の消失を防止することができるようにな
り、被加工体パターンの部分消失や変形を防止して高い
精度でのパターニングが可能になる。
ジスト膜の直下に形成する塗布性反射防止膜をそのベー
ス樹脂にこれよりもドライエッチングレートの高い樹脂
を添加したものによって形成するものであるので、レジ
スト膜の反射防止膜に対するエッチング選択比を向上さ
せることができる。したがって、本発明によれば、被加
工体の段差が大きい場合であっても、レジスト膜をマス
クとする反射防止膜のエッチングが完了した時点で、レ
ジスト膜の残膜を十分に厚く確保することが可能にな
る。よって、本発明によれば、被加工体エッチング途中
でのレジスト膜の消失を防止することができるようにな
り、被加工体パターンの部分消失や変形を防止して高い
精度でのパターニングが可能になる。
【図1】本発明の作用を説明するための、樹脂添加反射
防止膜のドライエッチングレートの添加樹脂の分子量依
存性を示す図。
防止膜のドライエッチングレートの添加樹脂の分子量依
存性を示す図。
【図2】本発明の一実施例を説明するための工程断面図
の一部。
の一部。
【図3】本発明の一実施例を説明するための、図2の工
程に続く工程での工程断面図。
程に続く工程での工程断面図。
【図4】従来例を説明するための工程断面図の一部。
【図5】従来例を説明するための、図4の工程に続く工
程での工程断面図。
程での工程断面図。
【図6】従来例の問題点を説明するための工程断面図。
21 半導体基板 22 被加工体 23 反射防止膜 24 感光性レジスト膜 25 レジスト膜パターン 26 被加工体パターン 31 半導体基板 32 被加工体 32a 被加工体パターン 33 反射防止膜 33a 反射防止膜パターン 34 感光性レジスト膜 34a レジスト膜パターン
フロントページの続き (51)Int.Cl.7 識別記号 FI C08L 79/08 C08L 79/08 Z G02B 1/11 G03F 7/11 503 G03F 7/11 503 G02B 1/10 A (72)発明者 西沢 厚 東京都港区芝五丁目7番1号 日本電気 株式会社内 (72)発明者 吉井 剛 東京都港区芝五丁目7番1号 日本電気 株式会社内 (72)発明者 吉野 宏 東京都港区芝五丁目7番1号 日本電気 株式会社内 (56)参考文献 特開 平9−43839(JP,A) 特開 平9−45614(JP,A) 特開 平1−130527(JP,A) 特開 平1−128434(JP,A)
Claims (7)
- 【請求項1】 被加工体に段差がある場合に用いられ、
露光用レジスト膜直下に反射防止膜を形成するために塗
布される材料であって、前記材料は、該材料を構成する
ベース樹脂、すなわち主成分となる樹脂と該ベース樹脂
100%に対して、5%から30%の重量%にてベース
樹脂よりドライエッチングレートの高い樹脂を添加含有
している反射防止膜形成材料であり、段差高さに応じて
添加する樹脂含有率を設定することにより、レジスト膜
の残膜を厚く確保することを可能にすることを特徴とす
る反射防止膜形成用材料。 - 【請求項2】 被加工体に段差がある場合に用いられ、
露光用レジスト膜直下に反射防止膜を形成するために塗
布され、レジスト膜の残厚を厚く確保するための材料で
あって、前記材料は、該材料を構成するベース樹脂、す
なわち主成分となる樹脂と該ベース樹脂100%に対し
て、5%から30%の重量%にてベース樹脂よりドライ
エッチングレートの高い樹脂を添加含有している反射防
止膜形成材料であり、段差に応じて添加する樹脂含有率
が設定され、ベース樹脂と該ベース樹脂に添加されたこ
れよりもドライエッチングレートの高い樹脂とを含有し
ている反射性防止膜形成材料において、前記ベース樹脂
がポリイミド樹脂またはノボラック樹脂であり、これに
添加された樹脂がポリメチルメタクリレート(PMM
A)、ポリビニールフェノール(PVP)またはポリメ
タアクリックアシド(PMAA)であることを特徴とす
る反射防止膜形成用材料。 - 【請求項3】 被加工体に段差がある場合に用いられ、
露光用レジスト膜直下に反射防止膜を形成するために塗
布されレジスト膜の残厚を厚く確保するための材料であ
って、前記材料は、該材料を構成するベース樹脂、すな
わち主成分となる樹脂と該ベース樹脂100%に対し
て、5%から30%の重量%にてベース樹脂よりドライ
エッチングレートの高い樹脂を添加含有している反射防
止膜形成材料であり、段差に応じて添加する樹脂含有率
が設定され、ベース樹脂と該ベース樹脂に添加されたこ
れよりもドライエッチングレートの高い樹脂とを含有し
ている反射性防止膜形成材料において、前記ベース樹脂
がポリビニールフェノールであり、これに添加された樹
脂がポリメチルメタクリレートまたはポリメタアクリッ
クアシドであることを特徴とする反射防止膜形成用材
料。 - 【請求項4】 段差高さに応じて添加する樹脂の分子量
が設定されることを特徴とする請求項1、2または3記
載の反射防止膜形成用材料。 - 【請求項5】 (1)半導体基板上に形成された被加工
膜上に、ベース樹脂と該ベース樹脂に添加されたこれよ
りもドライエッチングレートの高い樹脂とを含有してい
る反射防止膜形成用材料を塗布して反射防止膜を形成す
る工程と、 (2)前記反射防止膜上に露光用レジスト膜を形成し、
該露光用レジスト膜を露光・現像する工程と、 (3)現像された前記露光用レジスト膜をマスクとして
前記反射防止膜をドライエッチングし、引き続き前記被
加工膜をドライエッチングする工程と、を有する半導体
装置の製造方法において、レジスト膜の残厚を厚く確保
するため、反射防止膜としてベース樹脂を用い、エッチ
ングレート増強樹脂としてベース樹脂に添加された樹脂
を用いるものであり、前記ベース樹脂と該ベース樹脂に
添加された樹脂の組み合わせは、ベース樹脂にポリイ
ミド樹脂を用い、添加樹脂にポリメチルメタクリレー
ト、ポリビニールフェノール若しくはポリメタアクリッ
クアシドを用いる、ベース樹脂にノボラック樹脂を用
い、添加樹脂にポリメチルメタクリレート、ポリビニー
ルフェノール若しくはポリメタアクリックアシドを用い
る、または、ベース樹脂にポリビニールフェノールを
用い、添加樹脂にポリメチルメタクリレート若しくはポ
リメタアクリックアシドを用いる、の中の何れかである
ことを特徴とする半導体装置の製造方法。 - 【請求項6】 被加工体に段差がある場合に用いられる
反射防止膜形成工程であり、段差高さに応じて添加する
樹脂の含有率が設定されることを特徴とする請求項5記
載の半導体装置の製造方法。 - 【請求項7】 段差高さに応じて添加する樹脂の分子量
が設定されることを特徴とする請求項5または6記載の
半導体装置の製造方法。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10009597A JP3202649B2 (ja) | 1997-04-17 | 1997-04-17 | 反射防止膜形成用材料およびこれを用いた半導体装置の製造方法 |
TW087104782A TW379375B (en) | 1997-04-17 | 1998-03-27 | Material for antireflection film to be formed on workpiece disposed on semiconductor substrate and method of manufacturing semiconductor device using said material |
US09/054,885 US6090523A (en) | 1997-04-17 | 1998-04-03 | Multi-resin material for an antireflection film to be formed on a workpiece disposed on a semiconductor substrate |
KR1019980013589A KR100280137B1 (ko) | 1997-04-17 | 1998-04-16 | 반도체기판상에배치된피가공체상에형성되는반사방지막재료및그것을사용하는반도체장치의제조방법 |
CN98101557A CN1098532C (zh) | 1997-04-17 | 1998-04-17 | 抗反射膜材料以及利用所述材料制造半导体器件的方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10009597A JP3202649B2 (ja) | 1997-04-17 | 1997-04-17 | 反射防止膜形成用材料およびこれを用いた半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH10294253A JPH10294253A (ja) | 1998-11-04 |
JP3202649B2 true JP3202649B2 (ja) | 2001-08-27 |
Family
ID=14264855
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP10009597A Expired - Fee Related JP3202649B2 (ja) | 1997-04-17 | 1997-04-17 | 反射防止膜形成用材料およびこれを用いた半導体装置の製造方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US6090523A (ja) |
JP (1) | JP3202649B2 (ja) |
KR (1) | KR100280137B1 (ja) |
CN (1) | CN1098532C (ja) |
TW (1) | TW379375B (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7066234B2 (en) | 2001-04-25 | 2006-06-27 | Alcove Surfaces Gmbh | Stamping tool, casting mold and methods for structuring a surface of a work piece |
DE60128818T2 (de) * | 2000-09-19 | 2008-02-07 | Shipley Co., L.L.C., Marlborough | Antireflexionszusammensetzung |
JP3953922B2 (ja) * | 2001-10-18 | 2007-08-08 | 日東電工株式会社 | 反射防止フィルム、光学素子および表示装置 |
KR20030068729A (ko) * | 2002-02-16 | 2003-08-25 | 삼성전자주식회사 | 반사 방지용 광흡수막 형성 조성물 및 이를 이용한 반도체소자의 패턴 형성 방법 |
KR101139484B1 (ko) * | 2005-02-22 | 2012-05-02 | 에스케이하이닉스 주식회사 | 반도체 소자의 제조 방법 |
EP1829942B1 (en) * | 2006-02-28 | 2012-09-26 | Rohm and Haas Electronic Materials, L.L.C. | Coating compositions for use with an overcoated photoresist |
US7816069B2 (en) * | 2006-06-23 | 2010-10-19 | International Business Machines Corporation | Graded spin-on organic antireflective coating for photolithography |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4910122A (en) * | 1982-09-30 | 1990-03-20 | Brewer Science, Inc. | Anti-reflective coating |
JPH01128434A (ja) * | 1987-11-12 | 1989-05-22 | Oki Electric Ind Co Ltd | レジストパターン形成方法 |
JPH01130527A (ja) * | 1987-11-17 | 1989-05-23 | Oki Electric Ind Co Ltd | レジストパターンの形成方法 |
JPH0547656A (ja) * | 1991-08-08 | 1993-02-26 | Mitsubishi Electric Corp | レジストパターンの形成方法および該方法に用いられる反射防止膜形成用有機シラン化合物 |
US6165697A (en) * | 1991-11-15 | 2000-12-26 | Shipley Company, L.L.C. | Antihalation compositions |
US5308742A (en) * | 1992-06-03 | 1994-05-03 | At&T Bell Laboratories | Method of etching anti-reflection coating |
JPH0690014A (ja) * | 1992-07-22 | 1994-03-29 | Mitsubishi Electric Corp | 薄型太陽電池及びその製造方法,エッチング方法及び自動エッチング装置,並びに半導体装置の製造方法 |
KR970004447B1 (ko) * | 1993-09-08 | 1997-03-27 | 삼성전자 주식회사 | 반사방지막 제조 방법 및 이를 이용한 반도체 장치의 제조 방법 |
JPH07226396A (ja) * | 1994-02-10 | 1995-08-22 | Sony Corp | パターン形成方法 |
US5597868A (en) * | 1994-03-04 | 1997-01-28 | Massachusetts Institute Of Technology | Polymeric anti-reflective compounds |
JP3414107B2 (ja) * | 1995-02-20 | 2003-06-09 | 株式会社日立製作所 | 半導体装置の製造方法 |
JPH0943839A (ja) * | 1995-05-25 | 1997-02-14 | Japan Synthetic Rubber Co Ltd | 反射防止膜形成用組成物 |
JPH0963935A (ja) * | 1995-08-28 | 1997-03-07 | Sharp Corp | レジストパターン形成方法 |
JPH09167733A (ja) * | 1995-12-15 | 1997-06-24 | Toshiba Corp | パターン形成方法 |
JP3511802B2 (ja) * | 1996-05-27 | 2004-03-29 | ソニー株式会社 | 金属配線の形成方法 |
JPH10199789A (ja) * | 1997-01-10 | 1998-07-31 | Sony Corp | 反射防止膜及びパターンニング方法 |
-
1997
- 1997-04-17 JP JP10009597A patent/JP3202649B2/ja not_active Expired - Fee Related
-
1998
- 1998-03-27 TW TW087104782A patent/TW379375B/zh not_active IP Right Cessation
- 1998-04-03 US US09/054,885 patent/US6090523A/en not_active Expired - Fee Related
- 1998-04-16 KR KR1019980013589A patent/KR100280137B1/ko not_active IP Right Cessation
- 1998-04-17 CN CN98101557A patent/CN1098532C/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
CN1197285A (zh) | 1998-10-28 |
JPH10294253A (ja) | 1998-11-04 |
KR100280137B1 (ko) | 2001-09-06 |
KR19980081459A (ko) | 1998-11-25 |
CN1098532C (zh) | 2003-01-08 |
US6090523A (en) | 2000-07-18 |
TW379375B (en) | 2000-01-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7482280B2 (en) | Method for forming a lithography pattern | |
TWI380350B (en) | Double patterning strategy for contact hole and trench in photolithography | |
US5950106A (en) | Method of patterning a metal substrate using spin-on glass as a hard mask | |
JP3003657B2 (ja) | 半導体装置の製造方法 | |
JPH08501190A (ja) | 反射防止層及びリソグラフィにより層を構造化するための方法 | |
US6423475B1 (en) | Sidewall formation for sidewall patterning of sub 100 nm structures | |
JPS59153A (ja) | プラズマエツチングに耐性を有するレジストマスクを形成する方法 | |
US6100010A (en) | Photoresist film and method for forming pattern thereof | |
JP2000091318A (ja) | 半導体装置の製造方法 | |
JP3471335B2 (ja) | 半導体素子の微細パターンの形成方法 | |
US6764946B1 (en) | Method of controlling line edge roughness in resist films | |
JP3202649B2 (ja) | 反射防止膜形成用材料およびこれを用いた半導体装置の製造方法 | |
US5322764A (en) | Method for forming a patterned resist | |
US6815367B2 (en) | Elimination of resist footing on tera hardmask | |
JP2982776B2 (ja) | 半導体装置の製造方法 | |
JPH07321091A (ja) | エッチング方法及び配線形成方法 | |
KR100827488B1 (ko) | 반도체 소자의 금속 배선 패턴 형성 방법 | |
KR0131719B1 (ko) | 반도체소자의 금속배선 제조방법 | |
KR100688710B1 (ko) | 반사 방지막 식각 방법 | |
JP3036500B2 (ja) | フォトレジストパターン形成方法及び半導体基板 | |
JP3271185B2 (ja) | 反射防止膜の製造方法 | |
JP2001185482A (ja) | 臨界寸法を小さくしたフィーチャを有する集積回路の製造方法 | |
KR100454626B1 (ko) | 반도체소자의금속배선형성방법 | |
JPH09232233A (ja) | 上部層を縮小する中間層リソグラフィ法 | |
JPH05142788A (ja) | レジストパターンの形成方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |