JPH01128434A - レジストパターン形成方法 - Google Patents

レジストパターン形成方法

Info

Publication number
JPH01128434A
JPH01128434A JP28596687A JP28596687A JPH01128434A JP H01128434 A JPH01128434 A JP H01128434A JP 28596687 A JP28596687 A JP 28596687A JP 28596687 A JP28596687 A JP 28596687A JP H01128434 A JPH01128434 A JP H01128434A
Authority
JP
Japan
Prior art keywords
resist
layer
mixed
intermediate layer
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP28596687A
Other languages
English (en)
Inventor
Yoshio Ito
由夫 伊東
Daiichi Harada
原田 大一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP28596687A priority Critical patent/JPH01128434A/ja
Publication of JPH01128434A publication Critical patent/JPH01128434A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) この発明は、半導体装置等の回路パターン形成等に用い
られる多層構造のレジストパターン形成方法に関するも
のである。
(従来の技術) LSI等の半導体装置の製造工程中で基板上に生じてし
まう段差は、この基板上にざらに新しいパターンを形成
しようとする場合に大きな問題となる。このような具体
例は、例えば多数のMOS FETを有するLSI基板
上にA2配線パターンを形成する場合等である。
段差付き基板上に新たなパターンを形成するための有用
な方法に、多層構造のレジストパターンを用いる方法(
以下、多層レジストプロセスと称することもある。)が
ある、以下、第4図(A)及びCB)t?照して二層構
造のレジストパターンによ名多層レジストプロセスにつ
き簡単に説明する。
11aで示す段差を有するIlbで示す基板上に、先ず
、配線パターン形成用のIlcで示すA9.3膜が形成
される。この場合、これらIla〜Ilcで構成される
ものが下地11ということになる。このような下地11
上に、13で示す下層レジストと、15で示す上層レジ
ストとがこの順で順次形成される(第4図(A))、こ
こで、下層レジスト13は、下地11の段差11aの平
坦化と、上層レジスト15ヲ露光する光のA2薄膜11
cからの反射の低減化とを果すことが圧来るようなもの
で構成されている。従って、上層レジスト15に対し、
下地11の状態の影響(段差形状、反射)を受けること
なく、即ち、段差の上か下かによる上層レジスト13の
膜厚の差、及び、下地11からの乱反射によって生じる
部分的な過剰露光が共に非常に低減された状態で、配線
パターン焼付のための露光がなされる。このため、上層
レジストのパターン15aの寸法変化ヲ像小に抑えるこ
とが出来る。又、この上層レジストのパターンを用い下
層レジスト13ヲパターニングすることが出来るから、
段差上の配線パターン形成に適する多層構造の高精度な
レジストパターン17が得られると云う(第4図(B)
)。
このようなプロセスにおける上層レジストとしては、例
えば一般に市販されているノボラック樹脂を主成分とす
るポジ型レジストが用いられ、例示すれば、0FPR−
800シリーズ、TSMR−8800シリーズ(いずれ
も東京応化工業(株)製レジスト)、NPR−820(
コダック社製レジスト)等を挙げることが出来る。
又、下層レジストは、■上層レジスト15のパターン1
5a %下層レジストへ転写する方法、■被工・シチン
グ膜(この場合A9薄膜11C)のエツチング時におけ
る被エツチング膜と、上層レジストパターンとのエツチ
ング速度差即ちエツチング選択比、■被エツチング膜の
エツチングされる方向が等方性なのか異方性なのか等の
各要因を考慮して選択される。そして、−船釣には、上
層レジストの露光光に対し吸光性を示す染料が添加され
た、ポリメチルメタクリレート(PMMA )、ポリメ
チルイソプロピルケトン(PMIPに)、ポリメチルグ
リタルイミド(PMGI)、シリコンインターレイヤー
レジン(SIR)と称される有機系酸化シリコン、ざら
には、上層レジストと同様なノボラック系ポジ型レジス
ト等の中の好適なものが用いられている。
又、上層レジストパターン15a %下層レジスト13
に転写する方法としては、上層レジストパターン15a
を遮光マスクとし遠紫外光を下層レジスト13に対し照
射するPCM(Portable Conformab
leMask)法と、上層レジスト15及び下層レジス
ト13間に中間層をさらに設け、上層レジストパターン
15a %マスクとして中間層若しくは下層レジスト1
3に対しリアクティブイオンエツチング(RIE)を施
す方法(RIE法と称することにする)とに大別される
PCM法においての下層レジストとしては、一般には、
PMMA、 PMIPに、PMGI等が知られている。
又、RIE法においでの下層レジストとしては、ノボラ
ック系ポジ型レジスト、PMMA、 PMIPに等が知
られており、中間層としては、SIR等が知られている
。しかし、RIE法においでは、中間層を用いない方法
も知られであり、上層レジストパターンを下層レジスト
に転写する工程での各レジストの選択比が充分に大きい
場合は、中間層を用いる必要は特にない。
上述したような極少の多層レジストプロセスは、いづれ
のものも、段差を有する基板上へ新たなパターンを精度
良く形成するための有効な方法であった。
(発明が解決しようとする問題点) しかしながら、上述の従来の多層レジストプロセスでは
、それぞれが有機化合物で構成された下層及び上層レジ
ストを積層させたものを用いてレジストパターンとしで
いるため、下層レジスト及び上層レジストの界面に両レ
ジストが互いに混じり合った層(インターレイセ、以下
説明上、混合層と称する。)が形成される。この混合層
は、下層レジスト上に上層レジストを形成した際に生じ
るが、種々の問題点を生じさせる原因になる。以下、こ
の問題点につき多層レジストプロセスの種類毎にそれぞ
れ説明する。
;j1?ジ トプロセ   4 先ず、二層構造のレジストパターン形成プロセスにおけ
る混合層によって生じる問題点につき説明する。
第5図(A)〜(巳)は、二層構造のレジストパターン
の形成プロセスを断面図を用いて概略的に示した工程図
である。
11は、第4図を用いて既に説明した下地であり、段差
を有しかつその表面には、図示は省略しであるがA9薄
膜を有している。そして、段差の高さは、下地が具える
回路パターン形状によっても異るが、−船釣には300
0〜15000λ程度である。
尚、下地表面のこのAQ薄膜は、上層レジストの露光に
用いられる光(例えば9線やi線)に対し高い反射率(
例えば50〜95%)を示してしまう。しかし、この下
地11上には、この露光光を吸光するような染料を含む
下層レジスト13が下地の段差を平坦化出来る程度の膜
厚にこの場合であれば約6000〜30000人の膜厚
に形成されている(第5図(A))、従って、段差は吸
収され、又、AL薄膜の反射率は低下しこの値ヲ45%
以下とすることも出来る。
次に、下層レジストI3上に、上層レジスト15として
既に説明したノボラック系樹脂を主成分とするポジ型レ
ジストを形成する。しかし、この上層レジスト15ヲ形
成した際、下層レジスト13の表面には上層及び下層レ
ジストが混じりあった21で示す混合層が形成されてし
まう、この結果、下層レジスト13の純粋な部分の膜厚
、つまり上層レジスト15が混ざっていない部分の膜厚
は、第5図(A)にX、で示したものから第5図(B)
に×2で示すように減少する。尚、混合層21の膜厚Y
1は、■上層レジスト15及び下層レジスト13のそれ
ぞれの性質(分子量、極性等)、■上層レジスト15の
溶媒の性質(この溶媒の沸点、この溶媒に対する下層レ
ジストの溶解度等)、■上層レジストをスピンコードす
る際のコーティング条件(レジストの滴下時間、スピン
ナー回転数等)等の各要因によって変化する。
次に、上層レジストの露光及び現像を行なう。
ここで、上層レジスト15に対し露光及び現像処理を行
なって高精度な上層レジストパターンを得るため、下層
レジスト13は、この処理に対し充分な耐性を有するも
のとされている。しかしながら、上層及び下層レジスト
間に存在する混合層21は、上層レジスト及び下層レジ
ストの両方の物性を兼ね備えるものとなってしまってい
るため、上層レジストの露光・現像処理において、混合
層21の露光部分の上層レジスト側は除去され、一方、
混合層21の下層側は下層レジストの染料が混入しでい
るため露光光が吸収され感光が妨ザられ残存し、この結
果、混合層の膜厚は、Y、かうY2に減少する(第5図
(C))。
次に、上層レジストパターン15aを下層レジスト13
へ転写する訳であるが、この転写を精度良く行なうため
、上層レジストは、下層レジスト13の不要部分を除去
する処理に対し充分な耐性を有するものとされでいる。
このため、上層レジストの特性を兼ね備えている混合層
21は、下層レジストの不要部分の除去処理の際になか
なか除去されず、特に、上層レジストパターン15aの
周辺部に庇状に残存してしまうという問題点が生じる(
この庇状部分を、第5図(D)中、P、及びP2て示す
。)。混合層21のこのような庇状の残存部は、配線パ
ターン即ち上層レジストパターン15aがlumルール
とか、サブミクロンルールというようなものになった場
合、配線パターン間にブリッジ状に残存しでしまい配線
パターンの解像力の低下を来たすことになる。又、ブリ
ッジ状にならなかったとしでも、下地のAQM@を精度
良くエツチングしようとする場合にこれの妨げとなるこ
とは明らかである。
このような庇状の残存部の発生を防止するため、上層レ
ジスト15の下層レジスト除去処理に対する耐性をいく
らか低下させることも考えられるが、下層レジストの不
要部分を除去する工程中において、上層レジストパター
ン15aもある程度は除去され上層レジストパターン1
5aの寸法精度は低下する。ざらに、下層レジストの除
去速度が混合層21のそれより速いことから、混合層2
1の庇状部分を除去しようとする間に下層レジスト15
が過剰に除去されでしまい、下層レジストパターン13
aの寸法が上層レジストパターン15aに比しがなり細
くなるアンダーカット状態が生じてしまうという問題点
があった(第5図(E))。このようなアンダーカット
状態が生じると、A9薄膜のエツチング精度は著しく低
下することになる。
三 レジストプロセスの 合 又、RIE法を用い中間層としてSIR等を用いた三層
レジストプロセスの場合、中間層の形成工程中での処理
条件等を最適化すること、例えば中間層塗布後のこの中
間層のベーキング条件を最適化することで、上層レジス
ト及び中間層間の混合層の発生を低減させることが可能
になるが、このような場合は逆に上層レジスト及び中間
層間の密着性が著しく低下しでしまうという問題点が生
じる。従って、RIEを用いて上層レジストパターンを
中間層に転写する際に、上層レジストが中間層から剥離
してしまう場合が生じ、この結果、中間層及び下層レジ
ストのパターニングが全く出来なくなってしまう、即ち
、RIE法を用いた多層レジストプロセスにおいては、
第5図(A)〜(E)を用いで説明した混合層発生によ
る問題点の他にざらに、各層間の密着性を維持させなけ
ればならないという問題点も生じる。
上述した如く、従来の多層レジストプロセスをサブミク
ロンルールが必要な半導体装置の製造に適用させるため
には、多層レジスト構造中で生じる混合層についで、レ
ジスト材料、レジスト塗布条件、多層レジストの層構成
等の各種パラメータに応じた適切な配慮を行なわなけれ
ばならなかった。
この発明はこのような点に鑑みなされたものであり、従
ってこの発明の目的は、上述した問題点を解決し、サブ
ミクロンルールのパターン形成か可能な多層構造のレジ
ストパターンを容易に形成出来る方法を提供することに
ある。
(問題点を解決するための手段) この目的の達成を図るため、この発明のレジストパター
ン形成方法によれば、下地上に多層構造のレジストパタ
ーンを形成するに当り、下地上に上層レジストを露光す
る光に対し吸光性を示す染料を含む下層レジストを形成
する工程と、 この下層レジスト上側に前述の上層レジストと混合層を
形成しかつ前記下層レジスト中の染料が前述の上層レジ
ストに至ることを防止する中間層を形成する工程と、 この中間層上に前述の上層レジストを形成する工程と を含むことを特徴とする。
この発明の実施に当り、前述の中間層を前述の染料を含
まないポリメチルメタクリレートを主成分とする層とす
るのが好適である。
(作用) このような構成によれば、上層レジスト及び中間層間の
密着性は、混合層によって確保されることになると共に
、上層レジスト中にこの上層レジストの露光光に対し吸
光性を示す染料が混入することか防止されるから、中間
層上には、高精度な上層レジストパターンが密着良く形
成される。
又、この中間層によって上層レジストの成分が下層レジ
ストに悪影響を及ぼすことも防止されるようになる。
(実施例) 以下、図面を参照してこの発明のレジストパターン形成
方法の実施例につき説明する。第1図(A)〜(F)は
、実施例のレジストパターン形成方法を説明するため、
形成工程中の主な工程におけるレジストパターンの様子
を断面図を用いで示した図である。尚、これらの図は、
この発明が理解出来る程度に概略的に示しであるにすぎ
ず、従って、各構成成分の寸法形状及び配MM係等は図
示例にのみ限定されるものでないことは理解されたい。
又、これらの図において、第4図に示した従来の構成成
分と同様な構成成分については同一の符号を付して示し
である。
11は、第4図を用いて既に説明したと同様な下地であ
り、段差を有しかつその表面には図示は省略しであるが
M3J膜を有している。そして、段差の高さは、下地が
具える回路パターン形状によっても異るか、−船釣には
3000〜+5000λ程度である。尚、下地表面のこ
のA9薄膜は、上層レジストの露光に用いられる光(例
えば9線やi線)に対し高い反射率(例えば50〜95
%)を示す。
次に、この下地11上に、上述した露光光を吸光するよ
うな染料を含む下層レジスト13を、下地の段差を平坦
化出来る程度の膜厚にこの場合であれば約6000〜3
0000人の膜厚に、例えばスピンコーティング法等の
好適な方法によって形成する(第1図(A))。この結
果、下地の段差は吸収されて平坦化が図られると共に、
A9薄膜の反射率は低下し例えば45%以下の反射率と
することも出来る。
尚、この下層レジスト13としては、従来公知のものを
用いることが出来る。これらを例示すれば、PMMA、
 PMIPに、PMGI、 SIRざらには、上層レジ
ストと同様なノボラック系ポジ型レジスト等である。
次に、この下層レジスト13の上側に(この実施例の場
合ではこの下層レジスト13上に)、上層レジストと混
合層を形成しかつ下層レジスト中の染料が上層レジスト
に至ることを防止する図中31で示す中間層を形成する
(第1図(B))。この実施例の場合、この中間層31
を下層レジストに含ませた染料は含まないポリメチルメ
タクリレートを(PMMA )@主成分とするもので構
成しでいる。ここで、PMMI主成分とするものとは、
PMMAの他に感光基等を含んでいるPMMAレジスト
という意味であるが、PMMAのみで中間層を構成して
も良い。
尚、この中間層31は、下層レジスト13と混ざりあっ
て両層の界面に、第一の混合層31a %形成するよう
になる。そこで、この実施例の中間層の形成は、以下に
説明するように行なう。先ず、PMMAは、アセトン、
クロロベンゼン、エチルアルコール、エチルセロソルブ
アセテート等の種々の溶媒に対し優れた溶解性を示すこ
とから、これら溶媒の中の下層レジストを溶解させる程
度か小ざい性質を有する溶媒を選択する。そして、この
ような溶媒を用いて調整したPMMAをスピンコード法
によって下層レジスト13上に形成する。これによって
、第一の混合層31aの膜厚βを最小にすることが出来
る。尚、中間層31p8形成する際の膜厚は、混合層3
1aが形成された後にも中間層の純粋な部分が残るよう
な膜厚としである。このようなことから、この実施例の
場合、中間層31を形成した後においては、中間層31
の純粋部分の膜厚はγになり、混合層31aの膜厚はβ
になり、又、混合層31aの生成によって下側レジスト
の純粋な部分の膜厚はα、からα2に減少する(第1図
(B)9照)。
次に、中間層31上に上層レジスト15ヲ形成する。こ
の実施例の場合の上層レジストは従来公知のノボラック
系樹脂を主成分とするポジ型レジストとしている。中間
層31上に上層レジスト15ヲ例えばスピンコーティン
グ法によって塗布すると、中間層31のPMMAが上層
レジスト15中の溶媒に含まれるセロソルブアセテート
に対し溶解性を有することから、上層レジスト15と中
間層31との界面において両層が混じりあって、ここに
31bで示す第二の混合層が61の膜厚で形成される(
第1図(C))。
ところで、この第二の混合層31bの生成膜厚は、上層
レジスト15中に含まれるセロソルブアセテートの量と
、上層レジスト15のスピンコード時の回転数とによっ
て主に決定される。そして、この出願に係る発明者の実
験によれば、第二の混合層31bの膜厚は、セロソルブ
アセテートの量の増加と共に、また、回転数の増加と共
に薄くなることが分った。第2図は、この実験結果を示
した特性曲線図であり、横軸にスピンナーの回転数をと
り縦軸に第二の混合層31bの生成膜厚をとり、レジス
ト中のセロソルブアセテートの重量%をパラメータとし
て示したものである。第2図中、■で示したものはセロ
ソルブアセテートの重量%が65%の場合の回転数と生
成膜厚とのM係を示す特性曲線であり、ITで示したも
のは72%の場合のもの、■で示したーものは75%の
場合のものをそれぞれ示す。
このような実験データに基いで、中間層31の膜厚及び
上層レジストの塗布条件を設定することによって、第二
の混合層31bは、下層レジスト中の染料を含まないと
いう特徴を有する層になる。
次に、上層レジスト15に対し露光及び現像処理を順次
に行ない、上層レジストパターン15a 18:形成す
る(第1図(D))、この処理の際、第二の混合層31
bの露光された部分の上層レジスト成分か豊富な部分、
即ち第二の混合層31bの上層部分は除去されるから、
この結果膜減りが生じ、第二の混合層31bの露光部分
の膜厚は61から6□に減少する。この出願に係る発明
者の実験によれば、この膜減り量は、第二の混合層31
bの膜厚が厚いほど大きいことが分った。第3図は、こ
の実験結果を示す特性曲線図であり、横軸に第二の混合
層31bの膜厚をとり縦軸に第二の混合層31bの露光
部分の膜減り量をとって示しである。
第3図に示したような実験データを利用することによっ
て、下層レジスト13の材質や、下層レジスト13中に
含ませた染料の含有率に関係なく、第二の混合層31b
の露光部分の残存膜厚62を所定の膜厚例えば約100
0〜2000人とすることが可能になる。そして、約1
000〜2000人というような膜厚の混合層は、通常
の単層レジストプロセスで用いられているデスカム処理
、つまり上層ポジレジスト現像後にパターンの底部分に
残ってしまうレジスト残渣を除去する処理によって容易
に除去できることから、精度の良い上層レジストのパタ
ーン15a @得ることが出来る(第1図(E))。尚
、上述のデスカム処理(こよって上層レジストパターン
15aが受ける寸法変化は、約0.05〜O,Ium程
度であり、その影響は非常に小ざなものと云える。又、
上層レジストの露光及び現像処理と、デスカム処理は、
第一の混合層31a及び下層レジスト13に対しでは何
等の悪影響も与えない。
次に、上述の如く得た上層レジストパターン15aをマ
スクとして、第一の混合層31a及び下層レジスト13
に対し上層レジストパターンの転写を行なう。
ここで、第一の混合層31aは、上層レジストの成分を
ほとんど含んではいない。従って、第一の混合層及び下
層レジストの、上層レジストパターンから露出している
部分の除去方法は、上層レジストパターンの耐性のみを
考慮したものとすれ−ば良いことになる。このため、上
層レジストパターン15aの寸法変化は起こらず、然も
、第二の混合層及び下層レジストを所望通り除去出来る
ことになるから、第二の混合層が庇状に残存することも
なく、ざらに、第一の混合層及び下層レジストの上層レ
ジストパターン下の部分がアンダーカット状態に除去さ
れるようなこともなくなり、高精度な多層構造のレジス
トパターン17ヲ得ることが出来る(第1図(F))。
尚、この発明は、上述したような従来二層レジストプロ
セスと称されていたもののみに適用させるだけではなく
、下層レジスト上にSIR等の中間レジストを形成しこ
のSIR上に上層レジストを形成する従来三層レジスト
プロセスと称されていたものにも適用出来ることは明ら
かである。
このようなプロセスに適用する場合には、実施例で説明
した中間層31は、SIRと上層レジストとの間に形成
することになる。中間層31に含まれるPMMAは、ノ
ボラック系のポジ型レジストに比し、単結晶シリコンの
表面や酸化シリコン(Si02)の表面に密着性良く形
成可能であるから、SIRの中間レジスト上にも密着性
良く形成される。又、中間層31(PMMA)と、上層
レジストとの間の密着性は混合層によって充分なものと
なることから、覇ライエツチングによってSIRを除去
する工程において、上層レジストが剥離するようなこと
は起こらなくなる。
尚、この発明は上述した実施例にのみ限定されるもので
はなく、以下に説明するような種々の変更を加えても実
施例と同様な効果を期待することか出来る。
実施例においては、中間層31は、第一の混合層31a
及び第二の混合層31から成る積層体に代ってしまうよ
うな例で説明しているが、第−及び第二混合層間に純粋
な中間層部分が残存するような層構成としても勿論良い
又、実施例においては、中間層31を染料を含まないP
MMI主成分とする層としでいるが、中間層31はこの
材料に限定されるものではなく、同様な効果を得ること
が出来るものであれば他のものでも良い。
又、上述した実施例においでは、上層レジストをノボラ
ック系のポジ型レジストとした例で説明しているが、上
層レジストはこの例に限られるものではなく、中間層と
の間で混合層を形成するようなもので然も多層レジスト
プロセスに適したものであれば、他のレジスト(ポジ型
、ネガ型を含む)であっても勿論良い。
又、上述した実施例は、段差付き基板上にAL配線バタ
ー:/″を形成する例で説明しでいるが、この発明の適
用範囲はこれに限られるものではないことは明らかであ
る。
(発明の効果) 上述した説明からも明らかなように、この発明のレジス
トパターンの形成方法によれば、上層レジストの下層と
して、この上層レジストと混合層を形成しかつ下層レジ
スト中の染料がこの上層レジストに至ることを防止する
中間層を形成する。
そして、この中間層は、上層レジストと、下層レジスト
とのそれぞれの物性を維持させる働きをするため、上層
レジストは染料の悪影響を受けずに露光され、下層レジ
ストは上層レジストの影Vt受けずにパターニングされ
るようになる。又、この中間層は、上層レジストと混合
層を生成することから上層レジストとの密着性が確保出
来、ざらに、SIR等の中間レジスト上、又は、下層レ
ジスト上に密着性良く形成出来るから、例えばSIR等
を用いた三層レジスト構造に適用した場合には、各層間
の密着性の改善にも寄与する。
これがため、サブミクロンルールのパターン形成か可能
な多層構造のレジストパターンを容易に形成出来る方法
を提供出来る。
【図面の簡単な説明】
第1図(A)〜(F)は、この発明のレジストバクーン
形成方法の実施例の説明に供する工程図、 第2図は、この発明の説明に供する図であり、混合層の
生成膜厚の上層レジスト依存′比を示す特性曲線図、 第3図は、この発明の説明に供する図であり、混合層の
上層レジスト現像後の膜減り量の特性を示す図、 第4図(A)及び(B)は、従来及びこの発明の説明に
供する図であり、多層レジストプロセスの原理説明に供
する図、 第5図(A)〜(巳)は、従来技術の問題点を説明する
ための図である。 11・・・下地、      Ila・・・段差11b
−・・基板、     l1c−A9薄膜13・・・下
層レジスト 13a・・・下層レジストパターン 15・・・上層レジスト 15a上層レジストパターン 17・・・多層構造のレジストパターン31・・・中間
層 31a・・・第一の混合層、 31b・・・第二の混合
層31c・・・第二の混合層のパターン 31d・・・第一の混合層のパターン。 特許出願人    沖電気工業株式会社Jl 中門層 
     Jlli  第一の混合層31b  第二の
混合層    I5  上層レジストこの発明の詳細な
説明に供する工程図 な! 1 1月 スどンナーの回転数(XI03/分) この発明の説明に供する図 第2図 混合層の膜厚(λ) この発明の説明に供する図 一1C:1只− N1/ 多層レジストプロセスの説明に供する図第4図

Claims (2)

    【特許請求の範囲】
  1. (1)下地上に多層構造のレジストパターンを形成する
    に当り、 下地上に上層レジストを露光する光に対し吸光性を示す
    染料を含む下層レジストを形成する工程と、 該下層レジスト上側に前記上層レジストと混合層を形成
    しかつ前記下層レジスト中の染料が前記上層レジストに
    至ることを防止する中間層を形成する工程と、 該中間層上に前記上層レジストを形成する工程と を含むことを特徴とするレジストパターン形成方法。
  2. (2)前記中間層を前記染料を含まないポリメチルメタ
    クリレートを主成分とする層としたことを特徴とする特
    許請求の範囲第1項記載のレジストパターン形成方法。
JP28596687A 1987-11-12 1987-11-12 レジストパターン形成方法 Pending JPH01128434A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP28596687A JPH01128434A (ja) 1987-11-12 1987-11-12 レジストパターン形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP28596687A JPH01128434A (ja) 1987-11-12 1987-11-12 レジストパターン形成方法

Publications (1)

Publication Number Publication Date
JPH01128434A true JPH01128434A (ja) 1989-05-22

Family

ID=17698269

Family Applications (1)

Application Number Title Priority Date Filing Date
JP28596687A Pending JPH01128434A (ja) 1987-11-12 1987-11-12 レジストパターン形成方法

Country Status (1)

Country Link
JP (1) JPH01128434A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6090523A (en) * 1997-04-17 2000-07-18 Nec Corporation Multi-resin material for an antireflection film to be formed on a workpiece disposed on a semiconductor substrate
WO2002050170A1 (en) * 2000-12-19 2002-06-27 Universite Catholique De Louvain Method for controlling the morphology of a polymer surface and said obtained polymer surface

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6090523A (en) * 1997-04-17 2000-07-18 Nec Corporation Multi-resin material for an antireflection film to be formed on a workpiece disposed on a semiconductor substrate
WO2002050170A1 (en) * 2000-12-19 2002-06-27 Universite Catholique De Louvain Method for controlling the morphology of a polymer surface and said obtained polymer surface

Similar Documents

Publication Publication Date Title
US4180604A (en) Two layer resist system
US7862986B2 (en) Patterning process
US4238559A (en) Two layer resist system
US4204009A (en) Two layer resist system
JPH01128434A (ja) レジストパターン形成方法
JPH07135140A (ja) レジストパターン形成方法
JPH0148526B2 (ja)
JPH0143450B2 (ja)
JPS59175725A (ja) 多層レジスト膜
JPH08272107A (ja) レジストパターンの形成方法
JP2002367877A (ja) レジストパターンの形成方法、配線形成方法、及び電子部品
JPH0343615B2 (ja)
US7364840B2 (en) Controlled shrinkage of bilayer photoresist patterns
JP3221418B2 (ja) パターン形成方法
JPH09115806A (ja) 半導体集積回路装置の製造方法
CN116931390A (zh) 一种剥离方法
JPH06112119A (ja) レジストパターン形成方法
JPH02156244A (ja) パターン形成方法
JPH03104113A (ja) レジストパターンの形成方法
JPS63138736A (ja) レジストのパタ−ニング方法
JPH034899B2 (ja)
JPS6045021A (ja) 半導体装置の製造方法
JPH03268427A (ja) 有機樹脂膜のパターン形成方法及び多層配線基板の製造方法
KR20030032179A (ko) 레지스트 패턴의 형성방법
JPS6091639A (ja) フオトレジストパタ−ンの形成方法