JPH09115806A - 半導体集積回路装置の製造方法 - Google Patents

半導体集積回路装置の製造方法

Info

Publication number
JPH09115806A
JPH09115806A JP7269771A JP26977195A JPH09115806A JP H09115806 A JPH09115806 A JP H09115806A JP 7269771 A JP7269771 A JP 7269771A JP 26977195 A JP26977195 A JP 26977195A JP H09115806 A JPH09115806 A JP H09115806A
Authority
JP
Japan
Prior art keywords
photoresist film
integrated circuit
circuit device
photoresist
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7269771A
Other languages
English (en)
Inventor
Yoshiko Fukumoto
佳子 福本
Toshihiko Onozuka
利彦 小野塚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP7269771A priority Critical patent/JPH09115806A/ja
Publication of JPH09115806A publication Critical patent/JPH09115806A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

(57)【要約】 【課題】 多層レジスト法を用いてレジストパターンを
形成する際、上層のフォトレジスト膜と下層のフォトレ
ジスト膜(反射防止層)との界面で露光光の一部が反射
するのを防止する。 【解決手段】 吸光剤を含んだ下層のフォトレジスト膜
(反射防止層)4と、吸光剤を含まない上層のフォトレ
ジスト膜6との間に、両者の中間程度の吸光剤濃度を有
するフォトレジスト膜5を介在させ、フォトレジスト膜
(4、5、6)全体としての吸光剤濃度勾配を緩やかな
ものとすることにより、フォトレジスト膜同士の界面で
の露光光の反射を生じ難くする。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体集積回路装
置の製造技術に関し、特に、フォトレジストを露光する
際の半導体ウエハからの反射光に起因するパターン寸法
の変動を低減するためのパターン形成方法に関するもの
である。
【0002】
【従来の技術】LSIの製造プロセスでは、シリコンウ
エハなどの基板上にフォトレジスト膜を形成してパター
ン露光をした後、現像処理を施し、基板上にレジストパ
ターンを形成するフォトリソグラフィ技術が用いられて
いる。
【0003】このフォトリソグラフィにおいて、レジス
トパターンの寸法が露光光の波長と同程度にまで微細に
なってくると、多重反射光の干渉に起因する定在波効果
や、基板段差からの乱反射に起因するハレーションなど
によるレジストパターン寸法の変動、パターン変形が大
きな問題となる。
【0004】上記定在波効果やハレーションを低減させ
る方法として、フォトレジスト膜の下層に吸光剤を配合
した第2のフォトレジスト膜(反射防止層)を設ける、
いわゆる2層レジスト法が公知である。この2層レジス
ト法については、例えば特開昭59−93448号公報
に記載されている。
【0005】
【発明が解決しようとする課題】前述した2層レジスト
法は、2層のフォトレジスト膜の一方のみに吸光剤を配
合するため、吸光剤の濃度差に起因して2層のフォトレ
ジスト膜の光屈折率に差が生じる。そのため、フォトレ
ジスト膜同士の界面で露光光の一部が反射し、定在波効
果やハレーションを引き起こすことが本発明者の検討に
よって明らかになった。
【0006】本発明の目的は、2層レジスト法を用いて
レジストパターンを形成する際に、上層のフォトレジス
ト膜と下層のフォトレジスト膜(反射防止層)との界面
で露光光が反射するのを防止することのできる技術を提
供することにある。
【0007】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
【0008】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
次のとおりである。
【0009】(1)本発明の半導体集積回路装置の製造
方法は、(a)半導体ウエハ上に吸光剤を含む第1のフ
ォトレジスト膜を被着する工程、(b)前記第1のフォ
トレジスト膜上に前記第1のフォトレジスト膜よりも低
濃度の吸光剤を含む第2のフォトレジスト膜を被着する
工程、(c)前記第2のフォトレジスト膜上に吸光剤を
含まない第3のフォトレジスト膜を被着する工程、
(d)前記第1、第2および第3のフォトレジスト膜を
露光、現像してフォトレジストパターンを形成する工
程、を含んでいる。
【0010】(2)本発明の半導体集積回路装置の製造
方法は、(a)半導体ウエハ上に吸光剤を含むフォトレ
ジスト膜を被着する過程において、または被着した後、
前記フォトレジスト膜中で吸光剤を沈降させる工程、
(b)前記フォトレジスト膜を露光、現像してフォトレ
ジストパターンを形成する工程、を含んでいる。
【0011】(3)本発明の半導体集積回路装置の製造
方法は、(a)半導体ウエハ上に吸光剤を含むフォトレ
ジスト膜を被着した後、前記フォトレジスト膜の表層に
前記フォトレジスト膜の溶媒を含浸させる工程、(b)
前記フォトレジスト膜を露光、現像してフォトレジスト
パターンを形成する工程、を含んでいる。
【0012】上記した手段(1)〜(3)によれば、フ
ォトレジスト膜中における吸光剤の濃度勾配が緩やかな
ものとなることにより、フォトレジスト膜同士の界面で
露光光の反射が生じ難くなるので、この反射に起因する
定在波効果やハレーションを有効に防止することができ
る。
【0013】
【発明の実施の形態】以下、本発明の実施の形態を図面
を用いて詳細に説明する。
【0014】(実施の形態1)まず、図1に示すよう
に、単結晶シリコンなどからなる半導体ウエハ1上にC
VD法で酸化シリコン膜2を堆積した後、この酸化シリ
コン膜2上にスパッタ法でAl膜3を堆積する。次に、
図2に示すように、Al膜3上に回転塗布法で第1のフ
ォトレジスト膜4を被着する。
【0015】上記第1のフォトレジスト膜4は、例えば
芳香環を有するアルカリ可溶性高分子化合物と、キノン
ジアジド化合物(感光剤)と、吸光剤を高濃度に含むポ
ジ型のフォトレジストである。
【0016】ここで、芳香環を有するアルカリ可溶性高
分子化合物としては、ノボラック樹脂、ハロゲン化ノボ
ラック樹脂、ポリビニルフェノール、アセトン−ピロガ
ロール樹脂、スチレン−無水マレイン酸共重合体などが
挙げられる。また、キノンジアジド化合物としては、
2,3,4−トリヒドロキシベンゾフェノンなどのポリ
ヒドロキシ化合物の1,2−ナフトキノンジアジド−5
−(および/または−4−)スルホニルクロリドとのエ
ステル化合物が挙げられる。これらのキノンジアジド化
合物は単独で、あるいは2種以上の組合せで用いること
ができる。
【0017】吸光剤としては、トリアゾール系、モノア
ゾ系、クマリン系、ピラゾロン系、イミダゾリン系、ア
ゾメチン系、スチルベン系、アセナフテン系、ベンゾフ
ェノン系、カルコン系、アントラセン系、ベンジリデン
インデン系などの材料が挙げられる。なお、吸光剤とし
てはこれらに限定されるものではなく、プリベークなど
の熱処理時に昇華せず、フォトレジストの感光特性、溶
解特性に悪影響を与えないものであれば上記以外のもの
を使用することもできる。これらの吸光剤は、単独で用
いてもよいし、また2種以上混合して用いることもでき
る。
【0018】次に、図3に示すように、上記第1のフォ
トレジスト膜4上に回転塗布法で第2のフォトレジスト
膜5を被着する。第2のフォトレジスト膜5は、第1の
フォトレジスト膜4と同様、例えば芳香環を有するアル
カリ可溶性高分子化合物と、キノンジアジド化合物(感
光剤)と吸光剤とを含むポジ型のフォトレジストである
が、含まれる吸光剤の濃度は第1のフォトレジスト膜4
の半分程度である。このとき、第2のフォトレジスト膜
5の膜厚を定在波の半周期分に設定することが望まし
い。
【0019】次に、図4に示すように、上記第2のフォ
トレジスト膜5上に回転塗布法で第3のフォトレジスト
膜6を被着した後、100℃程度の温度でプリベークを
行ってフォトレジスト膜4、5、6中の溶媒を揮発させ
る。第3のフォトレジスト膜6は、下層のフォトレジス
ト膜4、5と同様、例えば芳香環を有するアルカリ可溶
性高分子化合物とキノンジアジド化合物(感光剤)とを
含んでいるが、吸光剤は含んでいない。
【0020】最下層の第1のフォトレジスト膜4は吸光
剤を高濃度に含んでいるので、その吸収のために露光光
が底部まで届きにくい。従って、高精度なパターン形成
をするためには、第1のフォトレジスト膜4の感光剤濃
度を第3のフォトレジスト膜6の感光剤濃度よりも高く
することが望ましい。また、第1のフォトレジスト膜4
の膜厚を第3のフォトレジスト膜6の膜厚よりも小さく
することが望ましい。
【0021】次に、図5に示すように、フォトマスク7
を使って3層のフォトレジスト膜4、5、6の所望の領
域をi線(波長365nm)などの紫外光で露光する。こ
のとき、吸光剤を高濃度に含んだ第1のフォトレジスト
膜4が反射防止膜として機能するので、Al膜3の表面
での露光光の反射に起因する定在波効果やハレーション
を抑制することができる。
【0022】また、最下層のフォトレジスト膜4と最上
層のフォトレジスト膜6との間に、両者の中間程度の吸
光剤濃度を有するフォトレジスト膜5が介在しているの
で、3層のフォトレジスト膜(4、5、6)の膜厚方向
に沿った吸光剤の濃度勾配は全体としての緩やかなもの
となる。これにより、フォトレジスト膜同士の界面で露
光光の反射が生じ難くなるので、この反射に起因する定
在波効果やハレーションを有効に防止することができ
る。
【0023】次に、図6に示すように、アルカリ現像液
を用いて上記3層のフォトレジスト膜4、5、6を1回
の現像でパターン形成する。このとき、現像後の第1の
フォトレジスト膜4のパターン寸法は、その上層のフォ
トレジスト膜5、6のパターン寸法以下となることが望
ましい。第1のフォトレジスト膜4は、吸光度が大きく
反射防止膜として機能するため、そこでの露光光のプロ
ファイルが悪い。従って、得られるパターンは矩形にな
りにくく、その部分の寸法制御性は悪い。これに対し
て、上層のフォトレジスト膜5、6は、それ自身の吸光
度は小さく、そこでの露光プロファイルは良く、反射の
影響もない。その結果、得られるパターンは矩形で寸法
制御性も良い。これに対し、第1のフォトレジスト膜4
の寸法が上層のフォトレジスト膜5、6の寸法より大き
いと、その後に続く配線を加工するドライエッチングの
際に、寸法制御性が悪い第1のフォトレジスト膜4をマ
スクとしてエッチングが行われるので、配線の寸法制御
性が低下する。
【0024】前述したように、本実施の形態では、第1
のフォトレジスト膜4の露光光に対する感度が上層のフ
ォトレジスト膜5、6に比べて高いので、現像後のフォ
トレジスト膜4の形状は台形であるものの、その寸法
は、上層のフォトレジスト膜5、6のパターン寸法以下
になる。従って、Al膜3をドライエッチングする際
は、矩形に寸法精度良く形成された上層の寸法でエッチ
ングされることになる。その結果、図7に示すように、
Al配線3a,3bを寸法精度良くパターン形成するこ
とができる。
【0025】なお、本実施の形態では、吸光剤濃度が異
なる3層のフォトレジスト膜4、5、6を用いた場合に
ついて説明したが、吸光剤濃度が互いに異なる4層また
はそれ以上のフォトレジスト膜を吸光剤濃度が高いもの
から順に積層してもよい。この場合、フォトレジスト膜
の層数が増えるほど工程も増えてしまうが、吸光剤の濃
度勾配がより一層緩やかになるので、フォトレジスト膜
同士の界面での露光光の反射に起因する定在波効果やハ
レーションをより確実に防止することができる。
【0026】(実施の形態2)前記実施の形態1では、
3層以上のフォトレジスト膜を用いるので、フォトリソ
グラフィ工程が煩雑になる。そこで、本実施の形態で
は、1層のフォトレジスト膜のみを用いて吸光剤の濃度
勾配を緩やかにする方法を説明する。
【0027】その第1の方法は、まず図8に示すよう
に、高濃度の吸光剤を含んだフォトレジスト膜8を回転
塗布法でAl膜3上に被着する。そして、図9に示すよ
うに、フォトレジスト膜8を被着する過程で、あるいは
フォトレジスト膜8を被着した後、プリベークを行う前
にフォトレジスト膜8中の吸光剤を沈降させる。このよ
うにすると、フォトレジスト膜8の底部で濃度が最も高
く、表層部で最も低くなるような緩い勾配の吸光剤濃度
プロファイルが得られる。
【0028】吸光剤をフォトレジスト膜8中で沈降させ
るには、例えば比重の大きい吸光剤を用いたり、フォト
レジスト膜8中に添加する分散剤の量を少なくしたりす
る。あるいは、フォトレジスト膜8をAl膜3上に被着
した後、ウエハ面に対して垂直方向に遠心力が加わるよ
うに半導体ウエハ1を回転させる。
【0029】次に、フォトレジスト膜8をプリベークし
て溶媒を揮発させた後、フォトマスクを使ってフォトレ
ジスト膜8の所望の領域を露光する。その後の工程は、
前記実施の形態1と同じである。
【0030】第2の方法は、まず図10に示すように、
高濃度の吸光剤を含んだフォトレジスト膜8を回転塗布
法でAl膜3上に被着した後、フォトレジスト膜8の表
面にこのフォトレジスト膜8の溶解に用いる溶媒9を滴
下し、半導体ウエハ1をこの状態でしばらくの間放置す
る。このようにすると、図11に示すように、溶媒9が
フォトレジスト膜8の下層に少しずつ浸透していくの
で、溶媒9の濃度が最も高いフォトレジスト膜8の表層
部で吸光剤濃度が最も低くなり、フォトレジスト膜8の
底部にいくに従って吸光剤濃度が次第に高くなるような
緩い勾配の濃度プロファイルが得られる。
【0031】次に、フォトレジスト膜8をプリベークし
て溶媒を揮発させる。その後の工程は、前記第1の方法
と同じである。
【0032】上記した本実施の形態2によれば、フォト
リソグラフィ工程を煩雑にすることなく、前記実施の形
態1と同様の効果を得ることができる。
【0033】以上、本発明者によってなされた発明を実
施の形態に基づき具体的に説明したが、本発明は前記実
施の形態に限定されるものではなく、その要旨を逸脱し
ない範囲で種々変更可能であることはいうまでもない。
【0034】使用するフォトレジスト膜は、活性放射線
の照射により酸を発生する化合物、および芳香環を有す
る高分子化合物を含み、露光または露光とその後の加熱
処理によりアルカリ可溶性が増大する化学増幅系のポジ
型フォトレジストであってもよい。
【0035】また、実施の形態1において、下層のフォ
トレジスト膜と上層のフォトレジスト膜は異なる材料で
あってもよい。例えば第1のフォトレジスト膜として、
ポリジメチルグルタルイミドとキノンジアジド化合物を
含む材料を用いてもよい。
【0036】
【発明の効果】本願によって開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
以下の通りである。
【0037】本発明によれば、多層レジスト法を用いて
レジストパターンを形成する際に、上層のフォトレジス
ト膜と下層のフォトレジスト膜との界面で露光光の一部
が反射して定在波効果やハレーションを引き起こす不具
合を防止することができるので、微細なレジストパター
ンを高精度に形成することができる。
【図面の簡単な説明】
【図1】本発明の一実施の形態である半導体集積回路装
置の製造方法を示す半導体ウエハの要部断面図である。
【図2】本発明の一実施の形態である半導体集積回路装
置の製造方法を示す半導体ウエハの要部断面図である。
【図3】本発明の一実施の形態である半導体集積回路装
置の製造方法を示す半導体ウエハの要部断面図である。
【図4】本発明の一実施の形態である半導体集積回路装
置の製造方法を示す半導体ウエハの要部断面図である。
【図5】本発明の一実施の形態である半導体集積回路装
置の製造方法を示す半導体ウエハの要部断面図である。
【図6】本発明の一実施の形態である半導体集積回路装
置の製造方法を示す半導体ウエハの要部断面図である。
【図7】本発明の一実施の形態である半導体集積回路装
置の製造方法を示す半導体ウエハの要部断面図である。
【図8】本発明の他の実施の形態である半導体集積回路
装置の製造方法を示す半導体ウエハの要部断面図であ
る。
【図9】本発明の他の実施の形態である半導体集積回路
装置の製造方法を示す半導体ウエハの要部断面図であ
る。
【図10】本発明の他の実施の形態である半導体集積回
路装置の製造方法を示す半導体ウエハの要部断面図であ
る。
【図11】本発明の他の実施の形態である半導体集積回
路装置の製造方法を示す半導体ウエハの要部断面図であ
る。
【符号の説明】
1 半導体ウエハ 2 酸化シリコン膜 3 Al膜 3a Al配線 3b Al配線 4 (第1の)フォトレジスト膜 5 (第2の)フォトレジスト膜 6 (第3の)フォトレジスト膜 7 フォトマスク 8 フォトレジスト膜 9 溶媒

Claims (8)

    【特許請求の範囲】
  1. 【請求項1】 半導体ウエハ上に被着したフォトレジス
    ト膜を露光、現像してフォトレジストパターンを形成す
    る工程を有する半導体集積回路装置の製造方法であっ
    て、(a)半導体ウエハ上に吸光剤を含む第1のフォト
    レジスト膜を被着する工程、(b)前記第1のフォトレ
    ジスト膜上に前記第1のフォトレジスト膜よりも低濃度
    の吸光剤を含む第2のフォトレジスト膜を被着する工
    程、(c)前記第2のフォトレジスト膜上に吸光剤を含
    まない第3のフォトレジスト膜を被着する工程、(d)
    前記第1、第2および第3のフォトレジスト膜を露光、
    現像してフォトレジストパターンを形成する工程、を含
    むことを特徴とする半導体集積回路装置の製造方法。
  2. 【請求項2】 請求項1記載の半導体集積回路装置の製
    造方法であって、前記低濃度の吸光剤を含む第2のフォ
    トレジスト膜の膜厚を定在波の半周期分に設定すること
    を特徴とする半導体集積回路装置の製造方法。
  3. 【請求項3】 請求項1記載の半導体集積回路装置の製
    造方法であって、前記低濃度の吸光剤を含む第2のフォ
    トレジスト膜を、吸光剤濃度が互いに異なる複数層のフ
    ォトレジスト膜で構成することを特徴とする半導体集積
    回路装置の製造方法。
  4. 【請求項4】 請求項1、2または3記載の半導体集積
    回路装置の製造方法であって、前記第1、第2および第
    3のフォトレジスト膜を、同一の現像液による現像が可
    能な材料で構成することを特徴とする半導体集積回路装
    置の製造方法。
  5. 【請求項5】 請求項1、2、3または4記載の半導体
    集積回路装置の製造方法であって、前記第1のフォトレ
    ジスト膜の露光光に対する感度を、前記第3のフォトレ
    ジスト膜に比べて高くすることを特徴とする半導体集積
    回路装置の製造方法。
  6. 【請求項6】 請求項1、2、3、4または5記載の半
    導体集積回路装置の製造方法であって、前記第1、第2
    および第3のフォトレジスト膜を、芳香環を有するアル
    カリ可溶性高分子化合物とキノンジアジド化合物とを含
    むポジ型のフォトレジストで構成することを特徴とする
    半導体集積回路装置の製造方法。
  7. 【請求項7】 半導体ウエハ上に被着したフォトレジス
    ト膜を露光、現像してフォトレジストパターンを形成す
    る工程を有する半導体集積回路装置の製造方法であっ
    て、(a)半導体ウエハ上に吸光剤を含むフォトレジス
    ト膜を被着する過程において、または被着した後、前記
    吸光剤を前記フォトレジスト膜中で沈降させることによ
    り、前記フォトレジスト膜中における前記吸光剤の濃度
    に勾配を持たせる工程、(b)前記フォトレジスト膜を
    露光、現像してフォトレジストパターンを形成する工
    程、を含むことを特徴とする半導体集積回路装置の製造
    方法。
  8. 【請求項8】 半導体ウエハ上に被着したフォトレジス
    ト膜を露光、現像してフォトレジストパターンを形成す
    る工程を有する半導体集積回路装置の製造方法であっ
    て、(a)半導体ウエハ上に吸光剤を含むフォトレジス
    ト膜を被着した後、前記フォトレジスト膜の表層に前記
    フォトレジスト膜の溶媒を含浸させることにより、前記
    フォトレジスト膜中における前記吸光剤の濃度に勾配を
    持たせる工程、(b)前記フォトレジスト膜を露光、現
    像してフォトレジストパターンを形成する工程、を含む
    ことを特徴とする半導体集積回路装置の製造方法。
JP7269771A 1995-10-18 1995-10-18 半導体集積回路装置の製造方法 Pending JPH09115806A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7269771A JPH09115806A (ja) 1995-10-18 1995-10-18 半導体集積回路装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7269771A JPH09115806A (ja) 1995-10-18 1995-10-18 半導体集積回路装置の製造方法

Publications (1)

Publication Number Publication Date
JPH09115806A true JPH09115806A (ja) 1997-05-02

Family

ID=17476931

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7269771A Pending JPH09115806A (ja) 1995-10-18 1995-10-18 半導体集積回路装置の製造方法

Country Status (1)

Country Link
JP (1) JPH09115806A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990084602A (ko) * 1998-05-08 1999-12-06 윤종용 반사방지막을 이용하는 반도체장치의 포토레지스트 패턴 형성방법
KR20030068729A (ko) * 2002-02-16 2003-08-25 삼성전자주식회사 반사 방지용 광흡수막 형성 조성물 및 이를 이용한 반도체소자의 패턴 형성 방법
JP2008198279A (ja) * 2007-02-13 2008-08-28 Shinka Jitsugyo Kk 金属層の形成方法、および薄膜磁気ヘッドの製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990084602A (ko) * 1998-05-08 1999-12-06 윤종용 반사방지막을 이용하는 반도체장치의 포토레지스트 패턴 형성방법
KR20030068729A (ko) * 2002-02-16 2003-08-25 삼성전자주식회사 반사 방지용 광흡수막 형성 조성물 및 이를 이용한 반도체소자의 패턴 형성 방법
JP2008198279A (ja) * 2007-02-13 2008-08-28 Shinka Jitsugyo Kk 金属層の形成方法、および薄膜磁気ヘッドの製造方法

Similar Documents

Publication Publication Date Title
KR970004447B1 (ko) 반사방지막 제조 방법 및 이를 이용한 반도체 장치의 제조 방법
KR101020685B1 (ko) 포지티브형 광이미지화 가능한 하부 반사 방지 코팅
JPS62297837A (ja) 熱安定性の高い多層レジスト・マスクの形成方法
US9058997B2 (en) Process of multiple exposures with spin castable films
JP2829555B2 (ja) 微細レジストパターンの形成方法
US4414314A (en) Resolution in optical lithography
KR100581450B1 (ko) 심자외선포토리소그래피프로세스
JP3373147B2 (ja) フォトレジスト膜及びそのパターン形成方法
JPS6313035A (ja) パタ−ン形成方法
KR100599146B1 (ko) 포토레지스트용 반사 방지 코팅재
US20160048074A1 (en) Methods of forming patterns for semiconductor device structures
JPH09115806A (ja) 半導体集積回路装置の製造方法
JPH0786127A (ja) レジストパターンの形成方法
JPH03222409A (ja) 半導体装置の製造方法
JP2560773B2 (ja) パターン形成方法
JPH09115810A (ja) 半導体集積回路装置の製造方法
JPH07295210A (ja) 光反射性防止材料及びパターン形成方法
JP2648004B2 (ja) エッチング耐性パターン形成方法
JP2588192B2 (ja) パタ−ン形成方法
JPH09205057A (ja) 半導体装置の製造方法
JPH0992597A (ja) 半導体集積回路装置の製造方法
JPH0963935A (ja) レジストパターン形成方法
JPH0814699B2 (ja) パターン形成方法
JP3542334B2 (ja) 半導体装置の製造方法
US6281130B1 (en) Method for developing ultra-thin resist films