JPH02156244A - パターン形成方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は半導体製造工程におけるパターン形成方法、特
にエツチング耐性の高いレジストパターン形成方法に関
するものである。

［従来の技術］ 従来、半導体製造工程においては、ホトリソグラフィ技
術によってレジストパターンを形成し、しかる後、この
レジストパターンをマスクとして下地の各種薄膜を選択
的にエツチングする方法、あるいは、レジストパターン
を含む半導体基板表面に薄膜を形成した後、このレジス
トとレジスト上の薄膜を除去する、いわゆるリフトオフ
法等の手段によって、半導体回路パターンを形成してい
る。

これらの方法のうち、第２図にホトリソグラフィ技術に
よる従来のパターン形成方法の工程図を示す。

先ず、半導体基板２１上に被加工膜２２を蒸着等の方法
で堆積させ、被加工膜２２の形成された半導体基板２１
上に回転等の手段を用いてレジストを塗布して、レジス
ト膜２３を形成する（第２図（ａ））。

次に、このレジスト膜２３に、図示しないマスクを通し
て紫外線を照射し、マスクパターンの有無によりレジス
ト膜２３に感光部と非感光部とを作る。その上で、現像
処理を行いマスクパターンをレジスト膜２３に転写して
、レジストパターン２３ａを形成する（第２図（ｂ））
。

引き続き、このレジストパターン２３ａをマスクとして
、溶剤を用いるウェットエツチングやガスを用いるドラ
イエツチングにより、被加工膜２２にレジストパターン
２３ａの形状を転写して、被加工膜パターン２２ａを形
成する（第２図（Ｃ））。

さらに、レジストパターン２３ａを剥離液等を用いるこ
とにより除去すれば、半導体基板２１上にマスクパター
ンの形状通りの被加工膜のパターン２２ａを得ることが
できる（第２図（ｄ））。

［発明が解決しようとする課題］ ところで、半導体回路の集稜度や性能向上の要・求から
、形成すべきパターンは微細化しており、これに伴い、
レジストパターンも微細化する必要が生じている。

したがって、使用するレジストは解像力の高いものが要
求され、また、レジストへのパターン露光技術も短波長
の光を用いる技術や、電子ビームあるいはＸ線を用いる
技術が研究・開発されている。

しかしながら、−１＆に、高解像力を有するレジストは
、前述した半導体薄膜の加工処理、例えば第２図（Ｃ）
のドライエツチング処理に対しｌ耐性が弱いという欠点
があった。

そこで、従来このような欠点を回避する方法として、例
えばパターン形成されたレジスト全面に紫外光を照射し
、レジスト表面を硬化させる、いわゆるＵＶ（紫外線）
キュア方法や、パターン形成されたレジスト全面をプラ
ズマにさらし、耐性を強化する方法などが提案されてい
る。

しかし、これらのいずれの方法も耐性を十分満足できる
程には至らず、しかも時間がかかったり、専用の装置が
必要になったりするという欠点を有していた。

また、ドライエツチングやウェットエツチング時に、レ
ジストパターンがガスや溶液にさらされて、プロファイ
ルが変化したり、寸法が変動したりするため、正確なマ
スクパターンが被加工膜に転写できないという問題もあ
った。

本発明の目的は、多層レジスト間に形成される混合層を
利用することによって、上記した従来技術の欠点を解消
して、従来装置に変更を加えることな〈実施可能であり
、かつ、エツチング耐性の良好なし／ストパターンを形
成するパターン形成方法を提供することにある。

［課題を解決するための手段］ 本発明のパターン形成方法は、半導体基板に形成された
被加工膜上に第１のレジスト膜を塗布した上で、公知の
技術によって第１のレジストパター７を形成する。しか
る後、第ルジストパターンか形成された半導体基板全面
に第２のレジスト膜を塗布することによって、第ルジス
トバターンとの境界面に第１．第２のレジストが混在し
た混合層（以下、インターレイヤという）を形成する。

その後、第２のレジスト膜を全面除去する操作により、
側面を含むパターン表面がインターレイヤで覆われた第
１のレジストパターンを露出させ、このインターレイヤ
で覆われた第１のレジストパターンをマスクとして被加
工膜のパターン形成を行うようにしたものである。

［作用］ 第２レジスト膜の上に第２レジスト膜を塗布することに
より形成されるインターレイヤは耐工。

チング性が充分高い。このため、第２のレジスト膜を除
去する場合は勿論、インターレイヤで覆われた第１のレ
ジストパターンをマスクとして被加工膜をエツチングし
て被加工膜パターンを形１戊する際にも、第１のレジス
トパターンはインターレイヤによって保護される。

このようにして、被加工膜上に転写すべき第１のレジス
トパターンが、エツチング時にインターレイヤによって
１呆護されるので、パターンプロフアイルが変化したり
、寸法が変動したりするということがなくなる。

また、インターレイヤの形成は、−船釣な半導体製造で
使われる多層レジスト法がそのまま適用されるので、時
間がかかったり、専用の装置が必要になったりするとい
うこともない。

［実施例］ 以下、本発明の実施例を第１図及び第３図〜第４図を用
いて説明する。

ここで先ず、本実施例を説明する前に、インターレイヤ
について説明する。

２種類以上のレジスト膜を半導体基板上に形成する多層
レジスト構造において、これらの２種類のレジスト膜の
境界面には、インターレイヤが生成される。インターレ
イヤは２種類のレジスト各々とは異なる性質を持つ。

例えば、Ｐ　ＣＭ　（Ｐｏｒｔａｂｌｅ　Ｃｏｎｒｏｒ
ｍａｌ　Ｍａｓｋ）　２層レジスト構造で説明すると、
下層ＰＭＭＡ（ポリメチルメタクリレート）と上層レジ
ストの７ボラノク樹脂系のホトレジスト間には、両方の
レジストが混ざりあったインターレイヤが生成される。

上層レジストを露光・現像してパターンを形成したとき
、インターレイヤは上層の現像液に対して溶解性がない
ため、本来ＰＭＭＡが露出すべきパターン上にインター
レイヤが残留する。このインターレイヤは、遠紫外光が
ＰＭＭＡに照射されるのを妨げるため、このままではＰ
ＭＭＡのパターニングが不可能となる。したがって、イ
ンターレイヤを０．プラズマ°や、上層・下層レジスト
の溶媒を混合した溶剤を用いて除去して、Ｐ　Ｍ　Ｍ　
Ａ面を露出させる工程が必要となる。

生成されるインターレイヤは、上層レジストであるノボ
ラック樹脂系の性質も持つために、高い耐ドライエツチ
ング性を持つ。

第３図はこのインターレイヤの耐エツチング性を示すも
のである。同図におけるレジスト構造は、Ｓｉ基板上の
被加工膜としてＡｌ１を、Ａｌ１上にＰＭＭＡを、さら
にノボラック樹脂系ポジ型ホトレジストをイメージング
レイ、ヤとしたＰＣＭ２層レジスト構造である。第３図
の縦軸は、（Ｂ　ｃｃ３＋　ＣＦ４）反応ガス中４０Ｐ
ａ（パスカル）、１．２ｋＷで工、チングを行った場合
において、これら２種類のレジストの混合比を変化させ
たインターレイヤとＡＱとの選択比である。

第３図からＰＭＭＡよりインターレイヤの耐エツチング
性が向上していることがわかる。

ところで、保護膜としてのインターレイヤ膜厚が加わる
と、実際のレジストパターンよりもパターン寸法が増大
するが、この場合、生成するインターレイヤ膜厚は上層
レジストの膜厚、粘度等により制御することが可能であ
る。上層レジストの粘度と生成するインターレイヤ膜厚
との関係を示せば第４図の通りである。

次に、このインターレイヤを用いた本発明のパターン形
成方法例について説明する。

１１図はポジ型ホトレジストを使用した本発明の第１の
実施例を示す工程図である。

先ず、半導体基板１上に、Ｓｉｎ、等の被加工膜２をス
パッタ法等を用いることにより７０００〜１００００人
堆積させる。被加工膜２は５ｉｆｔ等の絶縁膜以外に、
Ａ１７等の金属薄膜あるいはホトレジスト等の有機物薄
膜であってもよい。この被加工膜２上にパターン形成の
ための第２レジストであるＰ　Ｍ　Ｍ　Ａを３０００〜
１００００人スピン塗布し、１００〜１８０°Ｃのホッ
トプレートで２分間ベータを行い第２レジスト＠３を形
成する（第１図（ａ））。

次に、この第２レジスト膜３上に加速電圧２０ｋＶの電
子線によってパターンを直接描画し、クロロベンゼンと
キシレンとをｌ：２の割合で混合した溶液中にウェハを
１〜３分間侵漬して現像を行った後、キシレンを用いて
すすぎ（リンス）を行い、第ルジストパターン３ａを形
成する（第１図（ｂ））。

次に、第ルジストパターン３ａとの境界面にインターレ
イヤ５を生成するようなレジスト、例えば、ノボラック
樹脂系ポジ型ホトレジストＮＰＲ８２０を第２レジスト
としてスピン塗布し、６０〜ｌ　００　’Ｃのホットプ
レートで１〜２分間ベータを行い、第２レンスト膜４を
２０００−１００００人第ルジストのパターン３ａ上に
形成する。

この時、第ルジストのパターン３ａと第２レジスト膜４
とが重なり合った境界面には、これらのレジストによる
インターレイヤ５が３００〜１５００人生成される（第
１図（Ｃ））。

次に、紫外光をウェハ全面に照射し、ＮＰＲ８２０レジ
ストの現像液であるＮＰＤ９３２を純水で、例えば、ｌ
：２で希釈した溶液中に１〜３分間侵清し、純水でリン
スを行うことにより、第２レジスト膜４を除去する。こ
こでインターレイヤ５はそのまま第ルジストのパターン
３ａ上に露出して残留する（第１図（ｄ））。

引き続き、このインターレイヤ５に覆われたＰＭＭＡ第
ルジストパターン３ａをマスクとして、例えば、Ｃ，Ｆ
、ガスやＣＣｌ２４ガス等の被加工膜２をエツチングす
るために必要なガスを用いて、パターンの転写を行い、
被加工膜パターン２ａを形成する（第１図（ｅ））。

そして、パターン２ａが被加工膜２に転写されたら、イ
ンターレイヤ５に覆われたＰＭＭＡ第ルジストパターン
３ａを０．プラズマや、あるいは第ルジストの溶媒であ
るクロロベンゼンと、第２レジストの溶媒であるエチル
セロソルブアセテートとを、例えば、５：ｌの割合で混
合した溶剤中に浸漬し、キシレンでリンスを行うことに
より除去する（第１図（ｆ））。

以上詳細に説明したように、本実施例によれば、パター
ニングされたレジストパターン３ａの側面を含む全表面
を、耐ドライエツチング性の高いインターレイヤ５でそ
っくり覆うようにしたため、レジストパターン３ａを現
像液やエツチングガス等から保護することが可能である
。

また、このことによって正確なプロファイルや寸法変動
の少ないパターン２ａを下地被加工膜２に転写すること
が可能である。

さらに、パターニングするためのレジスト膜３は耐ドラ
イエツチング性が低い材質のＰＭＭＡのようなものでも
使用することが可能となる。

次に、再び第１図を用いてネガ型ホトレジストを使用し
た本発明の第２の実施例を説明する。

第１図（ｂ）でパターン形成のための第２レジスト膜３
であるＰＭＭＡのパターン３ａを形成した後に、この第
ルジストパターン３ａとの境界面にインターレイヤ５を
形成するようなネガ型ホトレジストであるＮＮＲ−７４
７を第２レジスト膜４としてスピン塗布し、６０°Ｃ〜
１００℃ホットプレートで１〜２分間ベータを行い、第
２レジスト膜４を２０００〜１００００人第ルジストパ
ターン３ａ上に形成する。この時、第ルジストパ９−ン
３ａと第２レジスト膜４とが重なり合った境界面には、
これらのレジストによるインターレイヤ５が約３００−
１５００人形成される（第１図（Ｃ））。

次に、このネガ型ホトレジストＮＮＲ−７４７をネガ型
の現像液であるＯＭＲ現像液中に約１０〜２０秒間浸漬
した後、純水でリンスを行い、この第２レジスト膜４で
あるネガ型ホトレジストＮＮＲ−７４７を除去し、ＰＭ
ＭＡのパター７３３上に形成されたインターレイヤ５を
露出させる（第１図（ｄ））。

この後、インターレイヤ５に囲まれた第ルジストパター
ン３ａをエツチングマスクとして、被加工膜２のエツチ
ングを行い、被加工膜パターン２ａを形成する（第１図
（ｅ））。

そして更に、インターレイヤ５に囲まれた第ルンストパ
ターン３ａを除去する（第１図（ｒ））。

このように、第２レジスト膜４にネガ型のレジストを使
用すれば、ネガ型レジストは光の未露光部が現像液に対
して可溶となるため、インターレイヤ５形成後の第２レ
ジスト膜４の除去を容易に行うことができる。

なお、上述した両実施例は、共に、被加工膜２上のパタ
ーニングを行うためのレジストを１層のみ塗布した場合
について説明しているが、被加工膜や下地段差が大きい
場合や、超微細パターン形成のために、多層レジスト構
造を用い、上層レジストパターン形成後、同様の工程で
インターレイヤを形成し、上層レジストパターンを保護
することも可能である。

［発明の効果］ 本発明によれば、被加工膜に転写すべき第ルジストパタ
ーンの表面を、耐エツチング性の充分高い混合層（イン
ターレイヤ）で覆うことによって保Ｊするようにしたの
で、エツチング時に、第ルジストパターンがエツチング
媒体による影響を受けることがなく、従って、正確なパ
ターンを被加工膜に転写することができる。

また、インターレイヤの形成は半導体製造で用いる一般
的な多層レジスト法によるので、従来装置に変更を加え
ることなく、本方法を容易に実施できる。

【図面の簡単な説明】

第１図は本発明のパターン形成方法の実施例を説明する
製造工程図、第２図は従来例を説明する製造工程図、第
３図はインターレイヤの耐エツチング特性図、第４図は
レジスト粘度とインターレイヤ膜厚との関係を示す特性
図である。 図中、■は半導体基板、２は被加工膜、２ａは被加工膜
のパターン、３は第１のレジスト膜、３ａは第１のレジ
ストパターン、４は第２のレジスト膜、 ５は混合層（インターレイヤ）である。

Claims (1)

1. 【特許請求の範囲】 半導体基板上の被加工膜のパターン形成方法において、 半導体基板上に形成された被加工膜上に第１のレジスト
   膜を塗布して第１のレジストパターンを形成する工程と
   、 パターニングされた第１のレジスト膜との境界に混合層
   を形成し得る第２のレジスト膜を第１のレジストパター
   ンが形成された前記半導体基板上全面に塗布する工程と
   、 第２のレジスト膜を除去して側面を含むパターン表面が
   混合層で覆われた第１のレジストパターンを露出させる
   工程と、 混合層で覆われた第１のレジストパターンをマスクとし
   て被加工膜のパターン形成を行う工程と備えたことを特
   徴とするパターン形成方法。