JPS6119128A - パタ−ン形成方法 - Google Patents
パタ−ン形成方法Info
- Publication number
- JPS6119128A JPS6119128A JP59139442A JP13944284A JPS6119128A JP S6119128 A JPS6119128 A JP S6119128A JP 59139442 A JP59139442 A JP 59139442A JP 13944284 A JP13944284 A JP 13944284A JP S6119128 A JPS6119128 A JP S6119128A
- Authority
- JP
- Japan
- Prior art keywords
- resist film
- film
- layer
- intermediate mixed
- mixed layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
- H01L21/0274—Photolithographic processes
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Photosensitive Polymer And Photoresist Processing (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明の新規なパターン形成方法、特に多層の高分子樹
脂層を所定形状に露光現像するパターン形成方法に関す
るものであり、中間混合層を薄くし、それによって下層
高分子樹脂層を支障なく露光し、現像することができ、
延いては微細なパターンを形成することのできる新規な
パターン形成方法を提供しようとするものである。
脂層を所定形状に露光現像するパターン形成方法に関す
るものであり、中間混合層を薄くし、それによって下層
高分子樹脂層を支障なく露光し、現像することができ、
延いては微細なパターンを形成することのできる新規な
パターン形成方法を提供しようとするものである。
背景技術とその問題点
IC,LSI等の高集積化に伴い、リソグラフィーに微
細化が要求される。そのため、レジスト膜のパターンも
微細に形成することが要求されている。そして、その要
求に応えるためにレジスト膜を多層構造とすることが提
案されている。レジスト膜を一層構造にするとパターン
の微細化に限界があるからである。というのは、凹凸の
ある基板上にレジスト膜を塗布するとその膜厚が不均一
となるので露光、現像条件が部分的に異なり、その結果
エツチングにより一定幅になる筈の配線膜の幅か不均一
になるという現像が生じるからである。より具体的に説
明すると、基板表面に形成されるレジスト膜の膜厚は断
差部上において薄くなり、平担面部上において厚くなる
。その結果、レジスト膜に対して同じ時間露光処理を施
したとしてもレジスト膜の膜厚の薄い部分に対してはオ
ーへ−露光になり、レジスト膜の膜厚の厚い部分に対し
てはアンダー露光になるということが起り得る。従って
、露光、現像後に残存するレジスト膜のパターンはその
幅あるいは溝幅が均一に設定した筈でありながら不均一
となり、その後にそのレジスト膜をマスクとしたエツチ
ングにより形成される配線膜の線幅が不均一になる。例
えば、オーバー露光されかちなレジスト膜の膜厚の薄い
部分で配線膜の幅が狭くなり、場合によっては断線が生
じてしまうこともある。断線が生じない場合でも配線膜
が多結晶シリコン膜であるときには線幅の減少により抵
抗の増大するという慣れがある。
細化が要求される。そのため、レジスト膜のパターンも
微細に形成することが要求されている。そして、その要
求に応えるためにレジスト膜を多層構造とすることが提
案されている。レジスト膜を一層構造にするとパターン
の微細化に限界があるからである。というのは、凹凸の
ある基板上にレジスト膜を塗布するとその膜厚が不均一
となるので露光、現像条件が部分的に異なり、その結果
エツチングにより一定幅になる筈の配線膜の幅か不均一
になるという現像が生じるからである。より具体的に説
明すると、基板表面に形成されるレジスト膜の膜厚は断
差部上において薄くなり、平担面部上において厚くなる
。その結果、レジスト膜に対して同じ時間露光処理を施
したとしてもレジスト膜の膜厚の薄い部分に対してはオ
ーへ−露光になり、レジスト膜の膜厚の厚い部分に対し
てはアンダー露光になるということが起り得る。従って
、露光、現像後に残存するレジスト膜のパターンはその
幅あるいは溝幅が均一に設定した筈でありながら不均一
となり、その後にそのレジスト膜をマスクとしたエツチ
ングにより形成される配線膜の線幅が不均一になる。例
えば、オーバー露光されかちなレジスト膜の膜厚の薄い
部分で配線膜の幅が狭くなり、場合によっては断線が生
じてしまうこともある。断線が生じない場合でも配線膜
が多結晶シリコン膜であるときには線幅の減少により抵
抗の増大するという慣れがある。
又、露光時における被エツチング物の表面における反射
も゛リソグラフィーの微細化を制約する。
も゛リソグラフィーの微細化を制約する。
即ち、アルミニュウム膜に対するエツチングのための露
光処理をすると、照射光がレジスト膜において吸収され
るが、一部はアルミニュウム膜表面まで到達し、反射さ
れる。そして、その反射された光もレジスト膜内におい
てそれを軟化(再溶解化)、あるいは硬化(非溶解化)
させる働きをしてしまう。その反射光が入射された経路
を戻る場合には大きな問題が起きないが、凸部、段差等
の傾斜面にて反射された光は入射された光の経路と別の
経路を進むことになり、本来の露光領域の外側の部分ま
でが反射光により露光され、軟化あるいは硬化してしま
うことになる。そのため、例えば配線膜の側面が基板に
対して垂直にならず傾斜したりする等の問題が生じる。
光処理をすると、照射光がレジスト膜において吸収され
るが、一部はアルミニュウム膜表面まで到達し、反射さ
れる。そして、その反射された光もレジスト膜内におい
てそれを軟化(再溶解化)、あるいは硬化(非溶解化)
させる働きをしてしまう。その反射光が入射された経路
を戻る場合には大きな問題が起きないが、凸部、段差等
の傾斜面にて反射された光は入射された光の経路と別の
経路を進むことになり、本来の露光領域の外側の部分ま
でが反射光により露光され、軟化あるいは硬化してしま
うことになる。そのため、例えば配線膜の側面が基板に
対して垂直にならず傾斜したりする等の問題が生じる。
従って、露光時の反射もエツチングの高精度化を阻害す
る大きな原因となる。
る大きな原因となる。
このような問題の解決手段として提案されたのがレジス
ト膜を多層構造にすることである。多層構造にする一つ
の理由はレジスト膜を一層のみにした場合に生じる膜厚
の不均一を第2層目のレジスト膜を形成することにより
是正し、膜厚の均一化を図ることにある。又、多層構造
にする他の理由は下層のレジスト膜に染料を入れて反射
面近傍において光を吸収することによりアルミニュウム
膜まで到達して反射する光の量を少なくし、それによっ
て反射光による弊害を少なくするためである。
ト膜を多層構造にすることである。多層構造にする一つ
の理由はレジスト膜を一層のみにした場合に生じる膜厚
の不均一を第2層目のレジスト膜を形成することにより
是正し、膜厚の均一化を図ることにある。又、多層構造
にする他の理由は下層のレジスト膜に染料を入れて反射
面近傍において光を吸収することによりアルミニュウム
膜まで到達して反射する光の量を少なくし、それによっ
て反射光による弊害を少なくするためである。
第2図(A)、第3図はレジスト膜を多層構造にする各
別の例を示すものである。第2図(A)に示すものはレ
ジスト膜を二層構造にしたものであり、同図において、
aは基板、bは例えば絶縁M(Si02)からなる突起
、Cは基板a上に形成された被エツチング体であるあア
ルミニュウム膜、dは二層構造のレジスト膜、eは該レ
ジストB’l dの下層を成す下層レジスト膜で、de
epU V(波長が2200〜3000人の光)ポジ型
レジストからなる。fはレジストIll! dの上層を
為す上層レジスト膜で、通常のUVポジ型レジストから
なる。そして、先ず、上層レジスト膜fに対してUV光
を用いて露光処理を施し、その後上層レジスト膜fに対
して現像処理を施し、次いで、下層レジスト膜eに対し
て残存する上層レジスト膜fをマスクとし、deepU
V光を用いて露光処理を施し、その後下層レジス)M
eに対する現像処理をするという工程でパターン形成が
行なわれる。
別の例を示すものである。第2図(A)に示すものはレ
ジスト膜を二層構造にしたものであり、同図において、
aは基板、bは例えば絶縁M(Si02)からなる突起
、Cは基板a上に形成された被エツチング体であるあア
ルミニュウム膜、dは二層構造のレジスト膜、eは該レ
ジストB’l dの下層を成す下層レジスト膜で、de
epU V(波長が2200〜3000人の光)ポジ型
レジストからなる。fはレジストIll! dの上層を
為す上層レジスト膜で、通常のUVポジ型レジストから
なる。そして、先ず、上層レジスト膜fに対してUV光
を用いて露光処理を施し、その後上層レジスト膜fに対
して現像処理を施し、次いで、下層レジスト膜eに対し
て残存する上層レジスト膜fをマスクとし、deepU
V光を用いて露光処理を施し、その後下層レジス)M
eに対する現像処理をするという工程でパターン形成が
行なわれる。
しかしながら、この第2図(A)に示す二層構造のレジ
スト膜dには下層レジストIl!Ieと上層レジスト膜
fとの間の界面に中間混合層gが形成され、その結果下
層レジスト膜eに対する現像がしにくく、又、スカムが
発生するという非常に大きな問題がある。というのは、
先ず、1′層レジスト膜e及び上層レジスト膜fは共に
有機溶剤に溶解した重合体(ポリマー)からなるもので
あり、その間の界面で互いに溶けあってしまうので混合
層gができてしまう。そして、その混合層gは下層レジ
スト膜eに対する露光に用いるUV光を吸収する性質を
有するので、上層レジスト膜fをマスクとして下層レジ
ストHa eに対して露光処理を施す際に中間混合層g
までがマスクとして機能してしまう。従って、中間混合
層gが厚いとその露光処理が全く不可能となり、現像も
不可能となってしまうか、あるいは露光、現像が全く不
可能というわけではないが、所定のパターンが得られな
い。この問題は、Kodak Microelect
ronics 5etIlinar 1982 P
I39〜148に記載されたrMUI、Tll、AYE
RRESIST 5TRATEGY ’FORHI
G)l RESOLUTIONLITHOGRAPH
Y Jという論文においても明らかにされている。
スト膜dには下層レジストIl!Ieと上層レジスト膜
fとの間の界面に中間混合層gが形成され、その結果下
層レジスト膜eに対する現像がしにくく、又、スカムが
発生するという非常に大きな問題がある。というのは、
先ず、1′層レジスト膜e及び上層レジスト膜fは共に
有機溶剤に溶解した重合体(ポリマー)からなるもので
あり、その間の界面で互いに溶けあってしまうので混合
層gができてしまう。そして、その混合層gは下層レジ
スト膜eに対する露光に用いるUV光を吸収する性質を
有するので、上層レジスト膜fをマスクとして下層レジ
ストHa eに対して露光処理を施す際に中間混合層g
までがマスクとして機能してしまう。従って、中間混合
層gが厚いとその露光処理が全く不可能となり、現像も
不可能となってしまうか、あるいは露光、現像が全く不
可能というわけではないが、所定のパターンが得られな
い。この問題は、Kodak Microelect
ronics 5etIlinar 1982 P
I39〜148に記載されたrMUI、Tll、AYE
RRESIST 5TRATEGY ’FORHI
G)l RESOLUTIONLITHOGRAPH
Y Jという論文においても明らかにされている。
又、下層レジスト膜eに対する露光、現像な何とか終え
たとしても中間混合層gの一部がスカムとして残存し、
その後の処理を支障なく行うための妨げになる。
たとしても中間混合層gの一部がスカムとして残存し、
その後の処理を支障なく行うための妨げになる。
従って、上層レジスト膜fに対する露光、現像の終了後
中間混合層gを取り除く必要性があるか、中間混合層g
を削除することは不可能である。というのは、上層レジ
スト膜fは一般にフェノールノボラック樹脂からなり、
又、下層レジスト膜eは一般にPMMA、PMI P等
アクリル系の樹脂からなり、両者は共にケトン系溶剤に
溶けるという性質を有している。従って、その中間混合
層gを完全に取り除くには適当なケトン系を溶剤を使用
すれば良いということになるが、しかし、それによって
上層レジスト膜fまでが取り除かれてしまう可能性があ
る。尤も、下層レジスト膜eに対する露光現像か支障な
く行なうことができれば、上層レジスト膜fが取り除か
れても構わないように思えるが、実は上層レジスト膜f
はアルミニュウム膜Cに対するイオンエツチングに際し
てマスクとして重要な役割を果すので、パターン形成後
においても残存させておく必要がある。
中間混合層gを取り除く必要性があるか、中間混合層g
を削除することは不可能である。というのは、上層レジ
スト膜fは一般にフェノールノボラック樹脂からなり、
又、下層レジスト膜eは一般にPMMA、PMI P等
アクリル系の樹脂からなり、両者は共にケトン系溶剤に
溶けるという性質を有している。従って、その中間混合
層gを完全に取り除くには適当なケトン系を溶剤を使用
すれば良いということになるが、しかし、それによって
上層レジスト膜fまでが取り除かれてしまう可能性があ
る。尤も、下層レジスト膜eに対する露光現像か支障な
く行なうことができれば、上層レジスト膜fが取り除か
れても構わないように思えるが、実は上層レジスト膜f
はアルミニュウム膜Cに対するイオンエツチングに際し
てマスクとして重要な役割を果すので、パターン形成後
においても残存させておく必要がある。
即ち、超微細加工をするにはサイドエツチングの生じる
溶解エツチングは不適当で、プラズマエツチング等のド
ライエツチングが好ましい。ところで、ドライエツチン
グには一般にマスクとして耐性のきわめて強いレジスト
膜を用いることが必要であるが、上述した材料からなる
下層レジストB’Aeはその耐性がきわめて弱い。それ
に対して上層レジスト膜fは充分な耐性を有しているの
でマスクとしての役割を担う。従って、中間混合層gを
除くために上層レジスト膜fを取り除いてしまったらプ
ラズマエツチング等のドライエツチングによる選択エツ
チングができなくなってしまうことになる。これが中間
混合層gを取り除きたくても取り除けない理由である。
溶解エツチングは不適当で、プラズマエツチング等のド
ライエツチングが好ましい。ところで、ドライエツチン
グには一般にマスクとして耐性のきわめて強いレジスト
膜を用いることが必要であるが、上述した材料からなる
下層レジストB’Aeはその耐性がきわめて弱い。それ
に対して上層レジスト膜fは充分な耐性を有しているの
でマスクとしての役割を担う。従って、中間混合層gを
除くために上層レジスト膜fを取り除いてしまったらプ
ラズマエツチング等のドライエツチングによる選択エツ
チングができなくなってしまうことになる。これが中間
混合層gを取り除きたくても取り除けない理由である。
そのため、第3図に示すように下層レジスト膜eと上層
レジスト膜fとの間に無機物層1を介在させることによ
り中間混合層が発生しないようにすることも提案されて
いる。しかしながら、このように三層構造にした場合に
は実際上無機物層tに対しても上層レジスト膜fに対し
てもRIE(反応性イオンエツチング)を施さざるを得
ないため、生産性が低く、又、プロセス条件が非常に厳
しいので、実用性にきわめて乏しい。
レジスト膜fとの間に無機物層1を介在させることによ
り中間混合層が発生しないようにすることも提案されて
いる。しかしながら、このように三層構造にした場合に
は実際上無機物層tに対しても上層レジスト膜fに対し
てもRIE(反応性イオンエツチング)を施さざるを得
ないため、生産性が低く、又、プロセス条件が非常に厳
しいので、実用性にきわめて乏しい。
そこで、本願発明者によって無機物層tを介在させると
いう方法をとることなく、あくまで第2図(A)に示す
ように中間混合層gが形成されてしまう方法をとるが、
その中間混合層gをきわめて薄くすることによって中間
混合層gによる弊害をほとんどなくすための研究が為さ
れた。そして、その研究の過程で中間混合層gに関して
次のことが判明した。即ち、下層レジスト膜e上に上層
レジスト膜fに形成することによってその間にできる中
間混合層gは上層レジスト膜fをコーティングしたにす
ぎない段階ではきわめて薄いが、その後上層レジスト膜
fに対してレジストフィルム中の溶剤を揮散させるため
のプリベークすべく加熱処理を施したときに熱運動によ
り中間混合層gが熱拡散する。というのは、プリベーク
を行なう段階では上層レジスト膜f中には溶剤があり、
その溶剤が熱を受けてその分子活動が非常に活発化する
。その結果、上層レジスト膜f中の溶剤の多くは表面か
ら外部に揮散するけれども一部は拡散により下層レジス
ト膜eとの界面側に浸透する。すると、当然のことなが
ら、その界面において上層レジスト膜fと下層レジスト
IIIeとを互いに混合する溶剤の活動、換言すれば中
間混合層gを生成させる活動によって中間混合層gが段
々厚くなり、その結果上述した非常に大きな弊害を生む
厚さになってしまう。
いう方法をとることなく、あくまで第2図(A)に示す
ように中間混合層gが形成されてしまう方法をとるが、
その中間混合層gをきわめて薄くすることによって中間
混合層gによる弊害をほとんどなくすための研究が為さ
れた。そして、その研究の過程で中間混合層gに関して
次のことが判明した。即ち、下層レジスト膜e上に上層
レジスト膜fに形成することによってその間にできる中
間混合層gは上層レジスト膜fをコーティングしたにす
ぎない段階ではきわめて薄いが、その後上層レジスト膜
fに対してレジストフィルム中の溶剤を揮散させるため
のプリベークすべく加熱処理を施したときに熱運動によ
り中間混合層gが熱拡散する。というのは、プリベーク
を行なう段階では上層レジスト膜f中には溶剤があり、
その溶剤が熱を受けてその分子活動が非常に活発化する
。その結果、上層レジスト膜f中の溶剤の多くは表面か
ら外部に揮散するけれども一部は拡散により下層レジス
ト膜eとの界面側に浸透する。すると、当然のことなが
ら、その界面において上層レジスト膜fと下層レジスト
IIIeとを互いに混合する溶剤の活動、換言すれば中
間混合層gを生成させる活動によって中間混合層gが段
々厚くなり、その結果上述した非常に大きな弊害を生む
厚さになってしまう。
更に又、その後の露光処理によって中間混合層が巨大分
子化し、有機溶剤に溶解しないという性質を強く持つに
至る。というのは、上層レジスト膜fを成すポジ型のU
V系のレジスト、例えばフェノールノボラックは、DU
V光を強く受けると網目構造化して、巨大分子化し、延
いては耐熱性を備え有機溶剤に溶解しないという性質が
強くなる。従って、中間混合層g中には上層レジストJ
JLJ fの成分があるので下層レジスト膜eに対する
露光処理によって中間混合層gが巨大分子化し、有機溶
剤に溶解しにくくなる。そして、中間混合層gがきわめ
て薄い場合には問題はないが、中間混合層gが厚くなる
と上述した問題を生じる。第2図(B)は下層レジスト
膜eに対する露光処理をしているときの状態を示し1g
′は中間混合層gの硬化した部分を果す。
子化し、有機溶剤に溶解しないという性質を強く持つに
至る。というのは、上層レジスト膜fを成すポジ型のU
V系のレジスト、例えばフェノールノボラックは、DU
V光を強く受けると網目構造化して、巨大分子化し、延
いては耐熱性を備え有機溶剤に溶解しないという性質が
強くなる。従って、中間混合層g中には上層レジストJ
JLJ fの成分があるので下層レジスト膜eに対する
露光処理によって中間混合層gが巨大分子化し、有機溶
剤に溶解しにくくなる。そして、中間混合層gがきわめ
て薄い場合には問題はないが、中間混合層gが厚くなる
と上述した問題を生じる。第2図(B)は下層レジスト
膜eに対する露光処理をしているときの状態を示し1g
′は中間混合層gの硬化した部分を果す。
以上が本願発明者によって研究した結果判明したことで
ある。そこで、上層レジスト膜f中の溶剤を熱によらな
いで揮散させることにより中間混合層の厚さを厚くなら
ないようにするという着想に基づいて本発明が為された
。
ある。そこで、上層レジスト膜f中の溶剤を熱によらな
いで揮散させることにより中間混合層の厚さを厚くなら
ないようにするという着想に基づいて本発明が為された
。
発明の目的
しかして、本発明は中間混合層を薄くし、それによって
下層高分子樹脂層を支障なく露光し、現像することがで
き、延いては微細なパターンを形成することのできる新
規なパターン形成方法を提供しようとするものである。
下層高分子樹脂層を支障なく露光し、現像することがで
き、延いては微細なパターンを形成することのできる新
規なパターン形成方法を提供しようとするものである。
発明の概要
上記の目的を達成するため本発明パターン形成方法は、
多層の高分子樹脂層を所定の形状に露光し、現像するパ
ターン形成方法において、少なくとも上層の上記高分子
樹脂層を真空中で乾燥させることを特徴とするものであ
る。
多層の高分子樹脂層を所定の形状に露光し、現像するパ
ターン形成方法において、少なくとも上層の上記高分子
樹脂層を真空中で乾燥させることを特徴とするものであ
る。
実施例
以下に、本発明パターン形成方法を添付図面に示した実
施例に従って詳細に説明する。
施例に従って詳細に説明する。
第1図(A)乃至(H)は本発明パターン形成方法の実
施の一例を工程順に説明するための断面図である。
施の一例を工程順に説明するための断面図である。
(A)基板1の表面に部分的に絶縁膜(SiO2)2を
形成し、次いで基板1表面に全面的に被エツチング体と
なるアルミニュウム膜3を形成する。
形成し、次いで基板1表面に全面的に被エツチング体と
なるアルミニュウム膜3を形成する。
その後、アルミニュウム膜3の表面上にレジスト膜の下
層を為す下層レジスト膜4を形成する。
層を為す下層レジスト膜4を形成する。
該下層レジスト膜4はアクリル系樹脂でdeepU V
ポジ型レジスト、例えばPMMAを厚さが1〜2ルにな
るように塗布し、その後ベーキングすることにより形成
する。そのベーキングは150〜180″Cの温度で3
0分間加熱することによって行う。
ポジ型レジスト、例えばPMMAを厚さが1〜2ルにな
るように塗布し、その後ベーキングすることにより形成
する。そのベーキングは150〜180″Cの温度で3
0分間加熱することによって行う。
尚、下層レジスト膜4の材料としてPMIPKを使用す
るこよも考えられる。
るこよも考えられる。
尚、木刀法においては後で上層レジスト膜から溶剤を揮
散させるための真空乾燥を行うが、下層レジスト膜5か
ら溶剤を揮散させる手段として真空乾燥を行うと、下層
レジスト膜5と次の工程て形成される上層レジスト膜と
の間の密着性が悪くなるので下層レジスト膜5に対して
はあくまでプレベーク処理を施すことにより溶剤を揮散
させる。
散させるための真空乾燥を行うが、下層レジスト膜5か
ら溶剤を揮散させる手段として真空乾燥を行うと、下層
レジスト膜5と次の工程て形成される上層レジスト膜と
の間の密着性が悪くなるので下層レジスト膜5に対して
はあくまでプレベーク処理を施すことにより溶剤を揮散
させる。
(B)次に、下層レジス) It@ 4表面にレジスト
膜の上層を為す上層レジスト膜5を形成する。具体的に
は、フェノールノボラック系のUVポジ型のレジスト、
例えばKMPR80(コダック社製)をスピンコーディ
ングすることにより1.0w程度ノ厚さの上層レジスト
膜5を形成する。これによって、下層レジスト膜4と上
層レジスト膜5とからなるレジスト膜6が形成されるこ
とになる。
膜の上層を為す上層レジスト膜5を形成する。具体的に
は、フェノールノボラック系のUVポジ型のレジスト、
例えばKMPR80(コダック社製)をスピンコーディ
ングすることにより1.0w程度ノ厚さの上層レジスト
膜5を形成する。これによって、下層レジスト膜4と上
層レジスト膜5とからなるレジスト膜6が形成されるこ
とになる。
尚、下層レジスト膜4と上層レジスト膜5との間には中
間混合層7が形成されるのが、この中間混合層7の厚さ
はさほど厚くはなく、数百人程度である。
間混合層7が形成されるのが、この中間混合層7の厚さ
はさほど厚くはなく、数百人程度である。
次いで、基板1を例えば同筒型プラズマズマエッチャー
の真空チャンバーに入れる。気圧を0 、2 Torr
にして30分間の真空乾燥処理を施す。このとき加熱は
せず、真空乾燥処理は常温で行う。この真空乾燥処理は
従来の加熱乾燥処理であるベーキングに代えて行うもの
であり、その目的は上層レジスト膜5中に存在する溶剤
を加熱することなく揮散させることにある。即ち、加熱
しないので中間混合層7内の溶剤が拡散したり、熱運動
したりする惧れがなく、従って、中間混合層7が厚くな
る惧れがないのである。
の真空チャンバーに入れる。気圧を0 、2 Torr
にして30分間の真空乾燥処理を施す。このとき加熱は
せず、真空乾燥処理は常温で行う。この真空乾燥処理は
従来の加熱乾燥処理であるベーキングに代えて行うもの
であり、その目的は上層レジスト膜5中に存在する溶剤
を加熱することなく揮散させることにある。即ち、加熱
しないので中間混合層7内の溶剤が拡散したり、熱運動
したりする惧れがなく、従って、中間混合層7が厚くな
る惧れがないのである。
このように、レジスト膜6の上層を為す上層レジスト膜
5を形成した後、加熱することなく、真空乾燥処理を施
すことにより上層レジスト膜5の溶剤を揮散させること
が本方法の特徴である。
5を形成した後、加熱することなく、真空乾燥処理を施
すことにより上層レジスト膜5の溶剤を揮散させること
が本方法の特徴である。
(C)その後、上層レジス[5に対する露光処理を施す
。尚、第1図(C)において、5′は上層レジスト膜5
の感光部、8は露光処理用フォトマスクである。この露
光処理は、コンタクト法、プロジュクション法、ステッ
パー法のいずれの方法によって行っても良い。
。尚、第1図(C)において、5′は上層レジスト膜5
の感光部、8は露光処理用フォトマスクである。この露
光処理は、コンタクト法、プロジュクション法、ステッ
パー法のいずれの方法によって行っても良い。
尚、上層レジスト膜5はUVポジ型レジストであるので
、露光に用いる光はUV光でなければならない。
、露光に用いる光はUV光でなければならない。
(D)次に、上層レジスト膜5に対して現像処理を施す
、現像液として例えばアルカリ水溶液を用いる。現像後
、リンスする。
、現像液として例えばアルカリ水溶液を用いる。現像後
、リンスする。
(E)次に、下層レジスト膜4に対してdeepU V
光により露光処理を施す。即ち、deepU Vコンタ
クトアライナ−を使用して一括露光する。第1図(E)
において4′は下層レジストR* 4の感光部分である
。
光により露光処理を施す。即ち、deepU Vコンタ
クトアライナ−を使用して一括露光する。第1図(E)
において4′は下層レジストR* 4の感光部分である
。
(F)次に、下層レジスト膜4に対して所定の現このよ
うにして、下層レジストR* 4と上層レジスト膜5と
からなる二層構造のレジスト膜6が所定形状に微細加工
される。このレジスト膜6は前述のとおり下層レジスト
H4と上層レジストM5との界面に中間混合層7が形成
され、そして中間混合層7が厚いと前述のように大きな
害をもたらすが、本方法によれば、上層レジスト膜5内
の溶剤を揮散させるに際し、真空乾燥処理を施すという
方法を採用し、加熱しないので中間混合層7が非常に薄
い、従って、中間混合層7が露光処理、特に下層レジス
ト膜4に対する露光処理によって網目構造化して溶剤に
溶けにくくなるという問題は生じない、依って、下層レ
ジスト膜4及び上層レジスト膜5に対する露光処理及び
現像処理を支障なく行なうことができる。
うにして、下層レジストR* 4と上層レジスト膜5と
からなる二層構造のレジスト膜6が所定形状に微細加工
される。このレジスト膜6は前述のとおり下層レジスト
H4と上層レジストM5との界面に中間混合層7が形成
され、そして中間混合層7が厚いと前述のように大きな
害をもたらすが、本方法によれば、上層レジスト膜5内
の溶剤を揮散させるに際し、真空乾燥処理を施すという
方法を採用し、加熱しないので中間混合層7が非常に薄
い、従って、中間混合層7が露光処理、特に下層レジス
ト膜4に対する露光処理によって網目構造化して溶剤に
溶けにくくなるという問題は生じない、依って、下層レ
ジスト膜4及び上層レジスト膜5に対する露光処理及び
現像処理を支障なく行なうことができる。
尚、パターニングされた二層構造のレジスト膜6はその
下側のアルミニュウム!!3のエツチングに対するマス
クとなる。
下側のアルミニュウム!!3のエツチングに対するマス
クとなる。
(G)次にバタニーングされたレジスト膜6をマスクと
してプラズマエツチング法によりアルミニュウム膜3を
エツチングする。このときマスクとし有効に機能するの
はレジスト膜6のうちの特に上層レジスト膜5である。
してプラズマエツチング法によりアルミニュウム膜3を
エツチングする。このときマスクとし有効に機能するの
はレジスト膜6のうちの特に上層レジスト膜5である。
(H)その後、マスクとして使用したレジスト膜6を除
去する。すると、パターニングされたアルミニュウムか
らなる配線膜3が形成されることになる。
去する。すると、パターニングされたアルミニュウムか
らなる配線膜3が形成されることになる。
本方法によれば、ラインアンドスペースが1゜2〜1.
5pの微細加工を高精度で行うことができた。
5pの微細加工を高精度で行うことができた。
尚、本実施例は上層レジスト1li5の形成材料として
KMPR−820を用いたが、HPR=118(フィリ
ップAハントケミカル社製)OFPR−800(東京応
化部)等を用いても同じような成果が得られた。尚上層
レジスト膜5の形成材料としてそのほかに、MP−13
00,MP−1400(シップレイファーイースト社製
)、HPR204(フィリップAハントケイミカル社製
)等を用いても良い結果が得られるものと考えられる。
KMPR−820を用いたが、HPR=118(フィリ
ップAハントケミカル社製)OFPR−800(東京応
化部)等を用いても同じような成果が得られた。尚上層
レジスト膜5の形成材料としてそのほかに、MP−13
00,MP−1400(シップレイファーイースト社製
)、HPR204(フィリップAハントケイミカル社製
)等を用いても良い結果が得られるものと考えられる。
発明の効果
以上に述べたように、本発明パターン形成方法は、多層
の高分子樹脂層を所定の形状に露光現像するパターン形
成方法において、少なくとも上層の上記高分子樹脂層を
真空中で乾燥させることを特徴とするものである。従っ
て、本発明パターン形成方法によれば、上層の高分子樹
脂層を真空中で乾燥させるのでその高分子樹脂層内の溶
剤を加熱することなく減圧手段により揮散させることが
できる。依って、露光、現像が中間混合層によって妨げ
られたり、中間混合層によってスカムが発生したりする
ことを回避することができ、多層構造の高分子樹脂層を
高精度でパターニングすることができる。
の高分子樹脂層を所定の形状に露光現像するパターン形
成方法において、少なくとも上層の上記高分子樹脂層を
真空中で乾燥させることを特徴とするものである。従っ
て、本発明パターン形成方法によれば、上層の高分子樹
脂層を真空中で乾燥させるのでその高分子樹脂層内の溶
剤を加熱することなく減圧手段により揮散させることが
できる。依って、露光、現像が中間混合層によって妨げ
られたり、中間混合層によってスカムが発生したりする
ことを回避することができ、多層構造の高分子樹脂層を
高精度でパターニングすることができる。
第1図(A)〜(H)は本発明パターン形成方法の実施
の一例を工程順に示す断面図、第2図(A)は従来パタ
ーン形成方法の一例を説明するだめの断面図、同図(B
)はその方法の問題点を示す断面図、第3図は従来のパ
ターン形成方法の別の例を説明するための断面図である
。 符号の説明 5・・・高分子樹脂層の上層、 6Φ・・高分子樹脂
層 第1図 (A) (B) 第111 CD) (E) OUV光 (F) 第1@ JJIJJ (H)
の一例を工程順に示す断面図、第2図(A)は従来パタ
ーン形成方法の一例を説明するだめの断面図、同図(B
)はその方法の問題点を示す断面図、第3図は従来のパ
ターン形成方法の別の例を説明するための断面図である
。 符号の説明 5・・・高分子樹脂層の上層、 6Φ・・高分子樹脂
層 第1図 (A) (B) 第111 CD) (E) OUV光 (F) 第1@ JJIJJ (H)
Claims (1)
- (1)多層の高分子樹脂層を露光及び現像により所定の
形状にするパターン形成方法において、少なくとも上層
の上記高分子樹脂層を真空中で乾燥させることを特徴と
するパターン形成方法
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59139442A JPS6119128A (ja) | 1984-07-05 | 1984-07-05 | パタ−ン形成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59139442A JPS6119128A (ja) | 1984-07-05 | 1984-07-05 | パタ−ン形成方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6119128A true JPS6119128A (ja) | 1986-01-28 |
Family
ID=15245292
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP59139442A Pending JPS6119128A (ja) | 1984-07-05 | 1984-07-05 | パタ−ン形成方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6119128A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6368834A (ja) * | 1986-09-10 | 1988-03-28 | Sumitomo Chem Co Ltd | ポジ型フオトレジスト組成物の厚膜形成方法 |
JP4978800B2 (ja) * | 2005-09-30 | 2012-07-18 | 日本ゼオン株式会社 | 金属配線付き基板の製造方法 |
-
1984
- 1984-07-05 JP JP59139442A patent/JPS6119128A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6368834A (ja) * | 1986-09-10 | 1988-03-28 | Sumitomo Chem Co Ltd | ポジ型フオトレジスト組成物の厚膜形成方法 |
JP4978800B2 (ja) * | 2005-09-30 | 2012-07-18 | 日本ゼオン株式会社 | 金属配線付き基板の製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4557797A (en) | Resist process using anti-reflective coating | |
US4180604A (en) | Two layer resist system | |
US5635333A (en) | Antireflective coating process | |
JP3355239B2 (ja) | パターンの形成方法 | |
US5286607A (en) | Bi-layer resist process for semiconductor processing | |
JP2829555B2 (ja) | 微細レジストパターンの形成方法 | |
US4238559A (en) | Two layer resist system | |
US4204009A (en) | Two layer resist system | |
US4988609A (en) | Method of forming micro patterns | |
JP3874989B2 (ja) | パターンの形成方法 | |
JPH06267843A (ja) | パターン形成方法 | |
JPS6119128A (ja) | パタ−ン形成方法 | |
JP3330214B2 (ja) | 多層レジストパターンの形成方法,及び半導体装置の製造方法 | |
JP3119021B2 (ja) | 半導体装置のコンタクトホール形成方法 | |
KR100349375B1 (ko) | 레지스트 플로우 공정과 전자 빔 주사 공정을 병용한콘택홀 형성방법 | |
JPS6120330A (ja) | パタ−ン形成方法 | |
JPH02156244A (ja) | パターン形成方法 | |
JP3421268B2 (ja) | パターン形成法 | |
JP2713061B2 (ja) | レジストパターンの形成方法 | |
JP2712407B2 (ja) | 2層フォトレジストを用いた微細パターンの形成方法 | |
KR0179339B1 (ko) | 감광막패턴 형성방법 | |
KR930008141B1 (ko) | 다층감광막 사진식각방법 | |
JP3243904B2 (ja) | レジストパターンの形成方法 | |
JPS647492B2 (ja) | ||
KR100250265B1 (ko) | 미세 패턴 형성 방법 |