JP2003218009A - エッチングパターン形成方法、及び微細パターン加工品 - Google Patents

エッチングパターン形成方法、及び微細パターン加工品

Info

Publication number
JP2003218009A
JP2003218009A JP2002013676A JP2002013676A JP2003218009A JP 2003218009 A JP2003218009 A JP 2003218009A JP 2002013676 A JP2002013676 A JP 2002013676A JP 2002013676 A JP2002013676 A JP 2002013676A JP 2003218009 A JP2003218009 A JP 2003218009A
Authority
JP
Japan
Prior art keywords
etching
pattern
substrate
resist layer
fine pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002013676A
Other languages
English (en)
Other versions
JP4206669B2 (ja
Inventor
Toshinao Shinpo
俊尚 新保
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2002013676A priority Critical patent/JP4206669B2/ja
Publication of JP2003218009A publication Critical patent/JP2003218009A/ja
Application granted granted Critical
Publication of JP4206669B2 publication Critical patent/JP4206669B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

(57)【要約】 【課題】 パターン形成の工程を短縮し簡略化するとと
もに、製造コストを低減する。 【解決手段】 Si基板1の表面に形成された酸化膜2
上に、ポジ型フォトレジストによってレジスト層3を形
成する。このレジスト層3に対して露光、現像及びポス
トベークを順に行うことで第1レジストパターンを形成
し、この第1レジストパターンを用いて酸化膜2に対す
るエッチング処理を行う。これにより、1層目の段差パ
ターン2aを作製する。第1レジストパターンによるエ
ッチング処理の後、残存するレジスト層3に対して露
光、現像及びポストベークを再度行うことで第2レジス
トパターン3bを形成し、この第2レジストパターン3
bを用いて酸化膜2に対するエッチング処理を行う。こ
れにより、2層目の段差パターン2bを作製する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、フォトリソグラフ
ィ技術を用いて、複数種類の微細パターンをレジスト層
に形成するエッチングパターン形成方法、及び、微細パ
ターン加工品に関する。
【0002】
【従来の技術】フォトリソグラフィ技術は、半導体の製
造工程等に広く用いられており、近年ではマイクロマシ
ンの製造等の微細加工技術にも応用されている。例え
ば、基板に厚さの異なる複数部位を形成するための加工
(所謂集中パターニング)に用いられている。この集中
パターニングでは、厚さの異なる複数部位を有する加工
膜を用いている。そして、この段差付きの加工膜を作製
するにあたり、レジストの塗布、露光、現像、レジスト
層の除去からなる一連の工程を、厚さの異なる部位毎に
繰り返して行っていた。
【0003】例えば、2段の凹部を有する加工膜を作製
する場合について説明する。この場合、まず、基板表面
にフォトレジストを塗布してレジスト層を形成し、この
レジスト層に対して1段目の微細パターンを露光する。
その後、レジスト層を現像して1段目の微細パターンを
形成し、この微細パターンを用いたエッチングによって
基板に1段目の凹部を形成する。1段目の凹部を形成し
たならばレジスト層を除去する。次に、基板表面にフォ
トレジストを再度塗布してレジスト層を形成し、このレ
ジスト層に対して2段目の微細パターンを露光する。そ
の後、レジスト層を現像して2段目の微細パターンを形
成し、この微細パターンを用いたエッチングによって基
板に2段目の凹部を形成する。2段目の凹部を形成した
ならばレジスト層を除去する。
【0004】
【発明が解決しようとする課題】上記方法では、レジス
トの塗布、露光、現像、レジスト層の除去からなる一連
の工程を、厚さの異なる部位毎に繰り返して行うので、
微細パターンの形成に手間が掛かかってしまうという問
題があった。また、新しいフォトレジストをその都度塗
布するので、製造コストが増大するという問題もあっ
た。さらに、複数の微細パターンを位置合わせするため
のアラインメントマークが次に形成したレジスト層によ
って埋められてしまうので、アラインメント精度が低下
し易いという問題もあった。
【0005】そこで、本発明の目的は、上記課題を解決
し、厚さが異なる複数部位を備えた微細パターンをエッ
チング対象物に形成する際において、その工程が簡略化
できるとともに、製造コストを低減可能なエッチングパ
ターン形成方法、及び、微細パターン加工品を提供する
ことにある。
【0006】
【課題を解決するための手段】本発明は上記目的を達成
するために提案されたものであり、請求項1に記載の発
明は、エッチング対象物の表面に設けられたポジ型フォ
トレジスト層に対して露光、現像及びポストベークを順
に行うことで微細パターンを形成し、該微細パターンに
よるエッチング対象物へのエッチング処理の後に、この
エッチング処理で用いたレジスト層に対して露光、現像
及びポストベークを再度行うことで新たな微細パターン
を形成することを特徴とするエッチングパターン形成方
法である。
【0007】請求項2に記載の発明は、前記レジスト層
の厚さを8000Å〜15000Åに設定したことを特
徴とする請求項1に記載のエッチングパターン形成方法
である。
【0008】請求項3に記載の発明は、前記ポストベー
クの温度を100℃〜140℃に設定し、ポストベーク
の時間を5分〜15分に設定したことを特徴とする請求
項1又は請求項2に記載のエッチングパターン形成方法
である。
【0009】請求項4に記載の発明は、前記エッチング
対象物がSi基板表面に形成された加工膜であることを
特徴とする請求項1から請求項3の何れかに記載のエッ
チングパターン形成方法である。
【0010】請求項5に記載の発明は、前記加工膜がC
VD法又は熱拡散法等の薄膜形成方法により形成されて
いることを特徴とする請求項4に記載のエッチングパタ
ーン形成方法である。
【0011】請求項6に記載の発明は、前記エッチング
対象物がSi基板であることを特徴とする請求項1から
請求項3の何れかに記載のエッチングパターン形成方法
である。
【0012】請求項7に記載の発明は、前記エッチング
対象物が金属基板であることを特徴とする請求項1から
請求項3の何れかに記載のエッチングパターン形成方法
である。
【0013】請求項8に記載の発明は、基板表面に形成
された加工膜上にポジ型フォトレジスト層を設け、該レ
ジスト層に対して露光、現像及びポストベークを順に行
うことで微細パターンを形成し、該微細パターンを用い
て前記加工膜へのエッチング処理を行う工程と、当該エ
ッチング処理の後に、このエッチング処理で使用したレ
ジスト層に対して露光、現像及びポストベークを再度行
うことで新たな微細パターンを形成し、該新たな微細パ
ターンを用いて前記加工膜へのエッチング処理を行い、
該加工膜に厚さの異なる複数部位を形成する工程と、前
記レジスト層を除去した後、加工膜をマスクにして基板
のエッチング処理を行う工程と、前記加工膜における膜
厚の薄い部位を選択的に除去し、除去後の加工膜をマス
クにして基板の厚さ方向の途中までエッチング処理を行
う工程とを経て製造されることを特徴とする微細パター
ン加工品である。
【0014】請求項9に記載の発明は、基板表面に設け
られたポジ型フォトレジスト層に対して露光、現像及び
ポストベークを順に行うことで微細パターンを形成し、
該微細パターンを用いて前記基板へのエッチング処理を
行う工程と、当該エッチング処理の後に、このエッチン
グ処理で使用したレジスト層に対して露光、現像及びポ
ストベークを再度行うことで新たな微細パターンを形成
し、該新たな微細パターンをマスクにして基板の厚さ方
向の途中までエッチング処理を行う工程とを経て製造さ
れることを特徴とする微細パターン加工品である。
【0015】
【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて説明する。まず、図1及び図2に基づき、基
板表面の加工膜(本発明のエッチング対象物の一種)に
対してエッチングを施し、この加工膜に厚さの異なる複
数部位を形成する一連の工程について説明する。なお、
この実施形態では、表面が(110)面とされたシリコ
ンウエハーを基板(以下、Si基板と称する。)として
用いている。
【0016】まず、洗浄後のSi基板1の表面に酸化膜
(SiO膜)2を形成する。この酸化膜2は、Si基
板1に対するエッチング時に用いる加工膜として機能す
ると共に、レジスト層3の現像時における保護膜として
機能する。なお、この酸化膜2は任意の方法で形成する
ことができるが、CVD法や熱拡散法等の薄膜形成方法
が好ましい。これは、均一膜厚の酸化膜2を高い精度で
形成できるからである。そして、酸化膜2を形成したな
らば、そのSi基板1を洗浄し、不活性ガス中で十分に
乾燥させる。
【0017】Si基板1に対する洗浄・乾燥が終了した
ならば、酸化膜2上にレジスト層3を均一厚さで形成す
る。本実施形態では、このレジスト層3を、光照射によ
って光化学反応が起き、その反応により高分子チェーン
が分解して現像液に可溶性となるポジ型フォトレジスト
を用いて形成する。このポジ型フォトレジストとして
は、例えば、O−ナフトキノンジアジトとアルカリ可溶
性フェノール樹脂との混合樹脂等が挙げられる。
【0018】このレジスト層3の厚さは、8000〜1
5000Å(10−10m)に設定することが好まし
い。ここで、レジスト層3の厚さ上限を15000Åに
設定したのは、レジスト層3が15000Åより厚い
と、後述する露光工程において、光がレジスト層3の最
下部まで到達する前に減衰し、膜下部が露光されずに現
像不良となってしまうからである。また、レジスト層3
の厚さ下限を8000Åに設定したのは、レジスト層3
が8000Åより薄いと、後述する第2レジストパター
ンの形成時においてレジスト層3の膜厚が過度に薄くな
り、露光エッジ部の形状の直線性が損なわれて歩留まり
が低下するからである。なお、このレジスト層3の形成
方法としては、スピンコートが好適に用いられる。
【0019】レジスト層3を形成したならば、次にプリ
ベークを行い、このレジスト層3に含まれる溶剤を蒸発
させる。このプリベークは、例えば、80〜90℃の温
度で30分程度行う。
【0020】プリベークを行ったならば、微細パターン
が形成されたフォトマスク(図示せず)を用いてレジス
ト層3上にマスキングを施し、その後、水銀ランプ等の
光源を用いて露光する。なお、フォトマスクとしては、
写真乾板と同様の構造のエマルジョンマスクの他、クロ
ムや酸化クロム等の薄膜をパターンニングしたハードマ
スクを用いることができる。また、露光方式としては、
フォトマスクとレジスト層3とを密着させて露光する密
着露光の他、フォトマスクをレジスト層3に密着させ
ず、フォトマスクの微細パターンをレジスト層3に投影
する投影露光を用いることができる。
【0021】露光処理を行ったならば、露光後のレジス
ト層3を現像する。この現像には、例えば、珪酸ソーダ
やリン酸ソーダ等を含むアルカリ性現像液を用いる。そ
して、この現像処理により、図1(b)に示すように、
レジスト層3における露光部分が除去され、第1の微細
パターン3a(以下、第1レジストパターン3aと称す
る。)が形成される。なお、この現像工程において、残
存する未露光のレジスト層3の膜厚も多少減少する。
【0022】現像処理が終了したならば、第1レジスト
パターン3aが形成されたレジスト層3をポストベーク
し、Si基板1との密着性を高める。その際、ポストベ
ークは、100〜140℃の温度で、5〜15分程度の
時間行うことが好ましい。ここで、ポストベークの温度
上限を140℃に設定したのは、ポストベーク温度が1
40℃より高いと、後工程での感光特性が劣化し、所望
の寸法精度が得られなくなるからである。また、ポスト
ベークの温度下限を100℃に設定したのは、ポストベ
ーク温度が100℃より低いと、ベーク後のエッチング
時にレジスト層3とSi基板1との密着性が低くなり、
アンダーエッチ(レジスト層下に生じるエッチング)の
量が局部的に大きくなるからである。さらに、ポストベ
ーク時間の上限を15分に設定したのは、ポストベーク
時間が15分より長いと、ポストベーク温度が高い場合
と同様の現象が生じるからである。また、ポストベーク
時間の下限を5分に設定したのは、ワークが温まる時間
を考慮する必要があり、ポストベーク時間が5分より短
いと、ポストベーク温度が低い場合と同様にアンダーエ
ッチが発生し易いからである。
【0023】ポストベークが終了したならば、HF溶液
等の溶解液により酸化膜2を膜厚の途中までエッチング
(1段目段差エッチング)する。この1段目段差エッチ
ングにより、酸化膜2における第1レジストパターン3
aからの露出部分が除去され、図1(c)に示すような
1層目の段差パターン2aが形成される。なお、この段
差パターン2aの深さはエッチング時間で制御する。例
えば、酸化膜2内を厚さ方向に貫通させるために必要な
エッチング時間が12分であった場合、エッチング時間
を6分に設定することで、段差パターン2aの深さを基
板厚さの略中間にすることができる。同様に、エッチン
グ時間を4分に設定することで、段差パターン2aの深
さを基板厚さの略1/3にすることができる。そして、
本実施形態では、エッチング時間を6分に設定して厚さ
方向の略中間でエッチングを停止させている。
【0024】1段目段差エッチングが終了したならば、
このエッチング処理で使用したレジスト層3に対して露
光、現像及びポストベークを再度行うことで新たな微細
パターンを形成する。
【0025】ここでは、まず、残存する未感光のレジス
ト層3、即ち、第1レジストパターン3aが形成された
レジスト層3の上にマスキングを施して露光する。その
際、1回目の露光処理で付けたアラインメントマークを
2回目の露光におけるアラインメントに使用する。この
ようにすると、アラインメントマークが共通なのでアラ
インメント精度が向上する。また、上記したように、最
初に塗布するレジスト層3の厚さの下限を8000Åに
定めているので、露光エッジ部における形状の直線性を
良好に保つことができる。
【0026】露光処理を行ったならば、露光後のレジス
ト層3を現像する。この現像処理により、図2(a)に
示すように、レジスト層3における露光部分が除去さ
れ、第2の微細パターン3b(以下、第2レジストパタ
ーン3bと称する。)が形成される。そして、現像を行
ったならば、第1レジストパターン3aを形成した時と
同様の条件でポストベークを行う。
【0027】ポストベークを行ったならば、この第2レ
ジストパターン3bを用いてHF溶液等により、酸化膜
2をエッチング(2段目段差エッチング)する。本実施
形態において、この2段目段差エッチングは、1層目の
段差パターン2aが膜厚方向に丁度貫通するまで行う。
例えば、この2段目段差エッチングにおけるエッチング
時間を6分間に設定する。これにより、図2(b)に示
すように、酸化膜2には厚さの異なる複数部位が形成さ
れる。即ち、第1レジストパターン3aに対応する1層
目の段差パターン(貫通部分)2aと、第2レジストパ
ターン3bに対応する2層目の段差パターン(薄肉部
分)2bと、第1レジストパターン3a及び第2レジス
トパターン3bの両方で未露光とされた未露光部分に対
応する厚肉部分2cとが形成される。
【0028】2段目段差エッチングを行ったならば、図
2(c)に示すように、酸化膜2の表面に残存している
レジスト層3(即ち、第2レジストパターン3bが形成
されたレジスト層3)を剥離除去し、純水等で洗浄す
る。このレジスト層3の除去は、例えば、HSO
等の酸性溶液によって行う。
【0029】このように、本実施形態では、レジスト層
3をポジ型フォトレジストにより形成し、このレジスト
層3に微細パターンを形成した後の未露光部分を用いて
新たな微細パターンを形成している。このため、従来の
ように、微細パターン毎にレジスト層3の形成及び除去
を繰り返す必要がなく、1層のレジスト層3を用いて複
数種類の微細パターンを形成できる。従って、工程が簡
略化され、製造効率を向上させることができる。また、
フォトレジストの塗布回数を減らすことができるので、
製造コストを低減することができる。
【0030】次に、図3及び図4に基づき、上記工程で
作製された段差付きの酸化膜2を加工膜としたエッチン
グ処理(集中パターニング)により、Si基板1から微
細パターン加工品を作製する一連の工程について説明す
る。
【0031】図3(a),(b)に示すように、まず、
上記の加工膜(酸化膜)2が形成されたSi基板1をK
OH等のアルカリ溶液に浸し、1段目のエッチングを行
う。この1段目のエッチングにより、Si基板1におけ
る1層目の段差パターン2aに対応する部分が浸食され
る。このとき、Si基板1の異方性によって浸食方向は
板厚方向となり、当該部分に1段目凹部1aが形成され
る。そして、このエッチングは、Si基板1における厚
さ方向の途中まで行う。本実施形態では、この1段目凹
部1aの深さをエッチング時間によって制御している。
【0032】1段目凹部1aが所望の深さに形成される
まで1段目のエッチングを行ったならば、2層目の段差
パターン2bに対応する新たなエッチングパターンを作
製する。即ち、1段目のエッチングが終了した加工膜付
きのSi基板1をHF溶液等に浸すなどして、図3
(c)に示すように、加工膜2における薄肉部分2bを
除去する。この場合、加工膜2は全体的に厚さが薄くな
るので、溶液に浸す時間を適宜調整することで加工膜2
の薄肉部分2bのみを選択的に除去し、厚肉部分2cを
残す。
【0033】新たなエッチングパターンを形成したなら
ば、このエッチングパターンをマスクにして2段目のエ
ッチングを行う。即ち、このエッチングパターンが形成
されたSi基板1をKOH溶液に浸す。この2段目エッ
チングにより、図4(a)に示すように、2層目の段差
パターン2bに対応する部分が浸食され、Si基板1に
2段目凹部1bが形成される。このとき、上記した1段
目凹部1aも同様に浸食されるので、Si基板1には、
1段目凹部1aと2段目凹部1bとからなる段差凹部が
形成される。そして、2段目凹部1bを、板厚方向の途
中であって所望の深さまで形成したならば、Si基板1
をKOH溶液から引き上げてエッチングを停止させる。
【0034】このようにしてSi基板1に段差凹部1
a,1bを形成したならば、図4(b)に示すように、
残存している加工膜2(厚肉部分2c)を除去し、微細
パターン加工品を得る。この加工膜2の除去は、例え
ば、HF溶液等に浸すことで行う。加工膜2を除去した
ならば、必要に応じてSi基板1の表面全体に酸化膜2
を形成する。
【0035】ところで、上記の第1実施形態では、Si
基板表面の加工膜(酸化膜)2を本発明におけるエッチ
ング対象物としていたが、本発明はこの形態に限定され
るものではない。例えば、基板を本発明のエッチング対
象として基板表面にポジ型フォトレジスト層を設け、こ
のフォトレジスト層を用いたエッチングにより、基板に
厚さの異なる複数部位を形成してもよい。以下、図5に
基づき、この方法を採った第2実施形態について説明す
る。
【0036】この第2実施形態では、まず図5(a)に
示すように、金属基板11の表面にポジ型フォトレジス
トを塗布してレジスト層12を形成する。このレジスト
層12の厚さは、先に説明したレジスト層3と同様に8
000Å〜15000Åとすることが好ましい。レジス
ト層12を形成したならば、このレジスト層12に対し
て対して露光、現像及びポストベークを順に行い、図5
(b)に示すように、第1の微細パターン(第1レジス
トパターン12a)を形成する。なお、この第1レジス
トパターン12aの形成条件も、先の第1実施形態と同
様である。
【0037】レジスト層12に第1レジストパターン1
2aを形成したならば、この第1レジストパターン12
aをマスクにして金属基板11に対するエッチング処理
を行う。これにより、図5(c)に示すように、金属基
板11における第1レジストパターン12aに対応した
部分が浸食され、当該部分に1段目凹部11aが形成さ
れる。そして、本実施形態では、1段目凹部11aが金
属基板11を貫通する前にこのエッチング処理を停止す
る。
【0038】第1レジストパターン12aによるエッチ
ング処理が終了したならば、この第1レジストパターン
12aが形成されたレジスト層12に対して新たな微細
パターン(第2レジストパターン12b)を形成する。
即ち、このレジスト層12における未感光部分に対し
て、露光、現像及びポストベークを再度行うことで、図
5(d)に示すように、第2レジストパターン12bを
形成する。
【0039】レジスト層12に第2レジストパターン1
2bを形成したならば、この第2レジストパターン12
bをマスクにして金属基板11に対するエッチング処理
を行う。これにより、図5(e)に示すように、金属基
板11における第2レジストパターン12bに対応した
部分が浸食され、当該部分に2段目凹部11bが形成さ
れる。このとき、上記した1段目凹部11aも同様に浸
食されるので、金属基板11には、1段目凹部11aと
2段目凹部11bとからなる段差凹部が形成される。そ
して、2段目凹部11bが板厚方向途中の所望の深さに
形成されたならば、このエッチング処理を停止する。本
実施形態では、1段目凹部11aが金属基板11を貫通
する前にエッチング処理を停止している。
【0040】このようにして金属基板11に段差凹部1
1a,11bを形成したならば、図5(f)に示すよう
に、残存しているレジスト層12を除去し、微細パター
ン加工品を得る。
【0041】このように、本実施形態でも、レジスト層
12をポジ型フォトレジストにより形成し、このレジス
ト層12に微細パターン12aを形成した後の未露光部
分を用いて新たな微細パターン12bを形成している。
このため、1層のレジスト層12を用いて複数種類の微
細パターンが形成でき、製造効率の向上が図れる。ま
た、フォトレジストの塗布回数を減らせるので、製造コ
ストの低減が図れる。
【0042】なお、この第2実施形態において、エッチ
ング対象物は金属基板11に限定されるもではない。例
えば、Si基板をエッチング対象物としても同様に実施
できる。
【0043】ところで、本発明は、上記各実施形態に限
定されるものではなく、特許請求の範囲の記載に基づい
て種々の変形が可能である。例えば、上記各実施形態で
は、1つのレジスト層3,12に対して露光、現像及び
ポストベークの一連の処理を2回繰り返して行っていた
が、この一連の処理を3回以上繰り返して行ってもよ
い。
【0044】また、微細パターン加工品は、マイクロマ
シンの構成部品以外であってもよい。例えば、インクジ
ェット式記録ヘッドにおけるインク流路を形成するため
の流路形成基板でもよい。
【0045】
【発明の効果】以上説明したように本発明によれば、以
下の効果を奏する。即ち、エッチング対象物の表面に設
けられたポジ型フォトレジスト層に対して露光、現像及
びポストベークを順に行うことで微細パターンを形成
し、該微細パターンによるエッチング対象物へのエッチ
ング処理の後に、このエッチング処理で用いたレジスト
層に対して露光、現像及びポストベークを再度行うこと
で新たな微細パターンを形成するので、1層のレジスト
層を用いて複数種類の微細パターンが形成できる。これ
により、厚さが異なる複数部位を備えた微細パターンを
エッチング対象物に形成する際において、工程の簡略化
が図れると共に、製造コストの低減が図れる。
【図面の簡単な説明】
【図1】第1実施形態のパターン形成方法を示す概略図
であり、(a)は酸化膜が形成されたSi基板上にレジ
スト層を設けた状態を説明する図、(b)はレジスト層
に第1レジストパターンを形成した状態を説明する図、
(c)は第1レジストパターンによるエッチングを説明
する図である。
【図2】第1実施形態のパターン形成方法を示す概略図
であり、(a)はレジスト層に第2レジストパターンを
形成した状態を説明する図、(b)は第2レジストパタ
ーンによるエッチングを説明する図、(c)はレジスト
層を除去した状態を説明する図である。
【図3】第1実施形態のパターン形成方法を示す概略図
であり、(a)は加工膜が形成されたSi基板を説明す
る図、(b)は加工膜による1段目のエッチングを説明
する図、(c)は加工膜における薄肉部を除去した状態
を説明する図である。
【図4】第1実施形態のパターン形成方法を示す概略図
であり、(a)は加工膜による2段目のエッチングを説
明する図、(b)は加工膜を除去した状態を説明する図
である。
【図5】(a)〜(f)は、第2実施形態におけるパタ
ーン形成方法を示す概略図である。
【符号の説明】
1 Si基板 1a 1段目凹部 1b 2段目凹部 2 酸化膜(加工膜) 2a 1層目の段差パターン(貫通部分) 2b 2層目の段差パターン(薄肉部分) 2c 厚肉部分 3 レジスト層 3a 第1レジストパターン 3b 第2レジストパターン 11 金属基板 11a 1段目凹部 11b 2段目凹部 12 レジスト層 12a 第1レジストパターン 12b 第2レジストパターン

Claims (9)

    【特許請求の範囲】
  1. 【請求項1】 エッチング対象物の表面に設けられたポ
    ジ型フォトレジスト層に対して露光、現像及びポストベ
    ークを順に行うことで微細パターンを形成し、 該微細パターンによるエッチング対象物へのエッチング
    処理の後に、このエッチング処理で用いたレジスト層に
    対して露光、現像及びポストベークを再度行うことで新
    たな微細パターンを形成することを特徴とするエッチン
    グパターン形成方法。
  2. 【請求項2】 前記レジスト層の厚さを8000Å〜1
    5000Åに設定したことを特徴とする請求項1に記載
    のエッチングパターン形成方法。
  3. 【請求項3】 前記ポストベークの温度を100℃〜1
    40℃に設定し、ポストベークの時間を5分〜15分に
    設定したことを特徴とする請求項1又は請求項2に記載
    のエッチングパターン形成方法。
  4. 【請求項4】 前記エッチング対象物がSi基板表面に
    形成された加工膜であることを特徴とする請求項1から
    請求項3の何れかに記載のエッチングパターン形成方
    法。
  5. 【請求項5】 前記加工膜がCVD法又は熱拡散法等の
    薄膜形成方法により形成されていることを特徴とする請
    求項4に記載のエッチングパターン形成方法。
  6. 【請求項6】 前記エッチング対象物がSi基板である
    ことを特徴とする請求項1から請求項3の何れかに記載
    のエッチングパターン形成方法。
  7. 【請求項7】 前記エッチング対象物が金属基板である
    ことを特徴とする請求項1から請求項3の何れかに記載
    のエッチングパターン形成方法。
  8. 【請求項8】 基板表面に形成された加工膜上にポジ型
    フォトレジスト層を設け、該レジスト層に対して露光、
    現像及びポストベークを順に行うことで微細パターンを
    形成し、該微細パターンを用いて前記加工膜へのエッチ
    ング処理を行う工程と、 当該エッチング処理の後に、このエッチング処理で使用
    したレジスト層に対して露光、現像及びポストベークを
    再度行うことで新たな微細パターンを形成し、該新たな
    微細パターンを用いて前記加工膜へのエッチング処理を
    行い、該加工膜に厚さの異なる複数部位を形成する工程
    と、 前記レジスト層を除去した後、加工膜をマスクにして基
    板のエッチング処理を行う工程と、 前記加工膜における膜厚の薄い部位を選択的に除去し、
    除去後の加工膜をマスクにして基板の厚さ方向の途中ま
    でエッチング処理を行う工程とを経て製造されることを
    特徴とする微細パターン加工品。
  9. 【請求項9】 基板表面に設けられたポジ型フォトレジ
    スト層に対して露光、現像及びポストベークを順に行う
    ことで微細パターンを形成し、該微細パターンを用いて
    前記基板へのエッチング処理を行う工程と、 当該エッチング処理の後に、このエッチング処理で使用
    したレジスト層に対して露光、現像及びポストベークを
    再度行うことで新たな微細パターンを形成し、該新たな
    微細パターンをマスクにして基板の厚さ方向の途中まで
    エッチング処理を行う工程とを経て製造されることを特
    徴とする微細パターン加工品。
JP2002013676A 2002-01-23 2002-01-23 エッチングパターン形成方法 Expired - Fee Related JP4206669B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002013676A JP4206669B2 (ja) 2002-01-23 2002-01-23 エッチングパターン形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002013676A JP4206669B2 (ja) 2002-01-23 2002-01-23 エッチングパターン形成方法

Publications (2)

Publication Number Publication Date
JP2003218009A true JP2003218009A (ja) 2003-07-31
JP4206669B2 JP4206669B2 (ja) 2009-01-14

Family

ID=27650576

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002013676A Expired - Fee Related JP4206669B2 (ja) 2002-01-23 2002-01-23 エッチングパターン形成方法

Country Status (1)

Country Link
JP (1) JP4206669B2 (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007042715A (ja) * 2005-08-01 2007-02-15 Toppan Printing Co Ltd インプリント用モールド及びその製造方法
JP2008246616A (ja) * 2007-03-29 2008-10-16 Seiko Epson Corp 結晶基板のエッチング方法
JP2009184107A (ja) * 2008-02-11 2009-08-20 Honeywell Internatl Inc Mems装置を製造するためのシステムおよび方法
CN103025068A (zh) * 2011-09-21 2013-04-03 三星泰科威株式会社 制造印刷电路板的方法和使用该方法制造的印刷电路板
JP2015057638A (ja) * 2013-08-13 2015-03-26 Jsr株式会社 レジストパターン形成方法、基板の加工方法及びフォトレジスト組成物
WO2017061636A1 (ko) * 2015-10-06 2017-04-13 주식회사 스탠딩에그 Mems 장치의 제조 방법, mems 패키지 및 사용자 단말기
JP2018063990A (ja) * 2016-10-11 2018-04-19 Tdk株式会社 薄膜キャパシタを製造する方法及び薄膜キャパシタ
CN114269076A (zh) * 2021-12-22 2022-04-01 无锡天杨电子有限公司 一种覆厚铜陶瓷基板的二阶梯图形的蚀刻方法
KR20220165322A (ko) * 2021-06-07 2022-12-15 (재)한국나노기술원 비대칭도 조절이 가능한 표면 제어 구조체 형성방법, 이에 의해 형성된 표면 제어 구조체 그리고 이를 이용한 광전소자

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007042715A (ja) * 2005-08-01 2007-02-15 Toppan Printing Co Ltd インプリント用モールド及びその製造方法
JP2008246616A (ja) * 2007-03-29 2008-10-16 Seiko Epson Corp 結晶基板のエッチング方法
JP2009184107A (ja) * 2008-02-11 2009-08-20 Honeywell Internatl Inc Mems装置を製造するためのシステムおよび方法
CN103025068A (zh) * 2011-09-21 2013-04-03 三星泰科威株式会社 制造印刷电路板的方法和使用该方法制造的印刷电路板
JP2015057638A (ja) * 2013-08-13 2015-03-26 Jsr株式会社 レジストパターン形成方法、基板の加工方法及びフォトレジスト組成物
WO2017061636A1 (ko) * 2015-10-06 2017-04-13 주식회사 스탠딩에그 Mems 장치의 제조 방법, mems 패키지 및 사용자 단말기
JP2018063990A (ja) * 2016-10-11 2018-04-19 Tdk株式会社 薄膜キャパシタを製造する方法及び薄膜キャパシタ
KR20220165322A (ko) * 2021-06-07 2022-12-15 (재)한국나노기술원 비대칭도 조절이 가능한 표면 제어 구조체 형성방법, 이에 의해 형성된 표면 제어 구조체 그리고 이를 이용한 광전소자
KR102543615B1 (ko) 2021-06-07 2023-06-14 (재)한국나노기술원 비대칭도 조절이 가능한 표면 제어 구조체 형성방법, 이에 의해 형성된 표면 제어 구조체 그리고 이를 이용한 광전소자
CN114269076A (zh) * 2021-12-22 2022-04-01 无锡天杨电子有限公司 一种覆厚铜陶瓷基板的二阶梯图形的蚀刻方法
CN114269076B (zh) * 2021-12-22 2024-04-09 无锡天杨电子有限公司 一种覆厚铜陶瓷基板的二阶梯图形的蚀刻方法

Also Published As

Publication number Publication date
JP4206669B2 (ja) 2009-01-14

Similar Documents

Publication Publication Date Title
US8530147B2 (en) Patterning process
US5413898A (en) Method of forming a pattern on a substrate having a step change in height
US20060051956A1 (en) Imageable bottom anti-reflective coating for high resolution lithography
JP2001023893A (ja) フォトレジストパターンの形成方法
US20050260527A1 (en) Methods of patterning photoresist
JP4206669B2 (ja) エッチングパターン形成方法
KR101853253B1 (ko) 듀얼 현상 공정을 포함한 포토리소그래피 방법
US6451511B1 (en) Method for forming-photoresist mask
JP2000031025A (ja) レジストパターンの形成方法
US7064075B2 (en) Method for manufacturing semiconductor electronics devices
WO2000055691A1 (en) Method for producing a pattern suitable for forming sub-micron width metal lines
JP2001194768A (ja) レジストパターンの形成方法
KR101004513B1 (ko) 반도체소자의 콘택홀 형성방법
JPH02156244A (ja) パターン形成方法
JPS61159731A (ja) 微細パタ−ン形成方法
JP2712407B2 (ja) 2層フォトレジストを用いた微細パターンの形成方法
KR100310942B1 (ko) 초전도 소자의 포토리소그라피 방법
KR20030032179A (ko) 레지스트 패턴의 형성방법
JP2000241990A (ja) フォトレジストパターンの形成方法
JPH09129604A (ja) 半導体装置の微細パターンの形成方法
KR19990004871A (ko) 반도체 장치 사진 식각공정 방법
JPS5950053B2 (ja) 写真蝕刻方法
JP2713061B2 (ja) レジストパターンの形成方法
JP3310197B2 (ja) レジストパターン形成方法
KR19990057890A (ko) 반도체 소자의 미세 패턴 형성 방법

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20051028

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060606

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060801

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070918

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071115

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20071127

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080924

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20081007

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111031

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121031

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121031

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131031

Year of fee payment: 5

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees