JPS61159731A - 微細パタ−ン形成方法 - Google Patents
微細パタ−ン形成方法Info
- Publication number
- JPS61159731A JPS61159731A JP60000375A JP37585A JPS61159731A JP S61159731 A JPS61159731 A JP S61159731A JP 60000375 A JP60000375 A JP 60000375A JP 37585 A JP37585 A JP 37585A JP S61159731 A JPS61159731 A JP S61159731A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- film
- resist
- etched
- baking
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 24
- 229920001721 polyimide Polymers 0.000 claims abstract description 17
- 239000000758 substrate Substances 0.000 claims abstract description 7
- 238000001312 dry etching Methods 0.000 claims abstract description 6
- 239000009719 polyimide resin Substances 0.000 claims description 14
- 229920002120 photoresistant polymer Polymers 0.000 claims description 12
- 239000004065 semiconductor Substances 0.000 claims description 6
- 239000011248 coating agent Substances 0.000 claims description 4
- 238000000576 coating method Methods 0.000 claims description 4
- 230000001678 irradiating effect Effects 0.000 claims 1
- 239000011347 resin Substances 0.000 abstract description 5
- 229920005989 resin Polymers 0.000 abstract description 5
- 239000004642 Polyimide Substances 0.000 abstract 3
- 229910018125 Al-Si Inorganic materials 0.000 abstract 2
- 229910018520 Al—Si Inorganic materials 0.000 abstract 2
- 239000003513 alkali Substances 0.000 abstract 1
- 238000007493 shaping process Methods 0.000 abstract 1
- 239000010408 film Substances 0.000 description 25
- 238000005530 etching Methods 0.000 description 10
- 239000010410 layer Substances 0.000 description 10
- 239000010409 thin film Substances 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 206010034972 Photosensitivity reaction Diseases 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000000992 sputter etching Methods 0.000 description 2
- 238000010521 absorption reaction Methods 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000005242 forging Methods 0.000 description 1
- 238000009499 grossing Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 230000036211 photosensitivity Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000002023 wood Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Photosensitive Polymer And Photoresist Processing (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Drying Of Semiconductors (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(産業上の利用分野)
この発明は、各種半導体装置の製造方法において、ホト
リソグラフィおよびエッチ、ングにより微細パターンを
形成する微細パターン形成方法に関する。゛ (従来の技術) 半導体装置の集積化に伴い、構成膜の薄膜化およびパタ
ーンの微細化が計られている。その結果、段差を有する
部分でたとえば、特開昭59−66122号公報などに
より、基板上の被加工層のパターンのエッヂ部での段差
をなだらかにする技術が開示されている。
リソグラフィおよびエッチ、ングにより微細パターンを
形成する微細パターン形成方法に関する。゛ (従来の技術) 半導体装置の集積化に伴い、構成膜の薄膜化およびパタ
ーンの微細化が計られている。その結果、段差を有する
部分でたとえば、特開昭59−66122号公報などに
より、基板上の被加工層のパターンのエッヂ部での段差
をなだらかにする技術が開示されている。
第2図はパターンエッチでの問題点を示す図であり、第
2図(&)に示すように基板1上のパターン2のエッヂ
4が急峻となり、上層に形成すべきパターン3が切断さ
れたり、パターン2内で薄膜厚が変化するという欠点が
ある。
2図(&)に示すように基板1上のパターン2のエッヂ
4が急峻となり、上層に形成すべきパターン3が切断さ
れたり、パターン2内で薄膜厚が変化するという欠点が
ある。
そこで、第2図(b)に示すように1パターン2のエッ
チ部に傾斜をつけ、その上にパターン3を形成すること
が提案されている。
チ部に傾斜をつけ、その上にパターン3を形成すること
が提案されている。
上記パターンエッヂに傾斜をつける方法の一例として、
第2図(c)に示すようにパターン2を形成すべき薄膜
上にレジストパターン5を形成し、このレジストパター
ン5のエッヂ部に傾斜を付け、第2図(d)に示すよう
に、スパッタエツチングなどでエツチングする方法があ
る。
第2図(c)に示すようにパターン2を形成すべき薄膜
上にレジストパターン5を形成し、このレジストパター
ン5のエッヂ部に傾斜を付け、第2図(d)に示すよう
に、スパッタエツチングなどでエツチングする方法があ
る。
このエツチングに際し、レジストパターン5もエツチン
グが進行し、レジスト膜厚の薄いエッチからレジストが
除去され、パターン2の薄膜ニ新たな被エツチング面が
露出されククエッチングが進むため、エッヂ部が傾斜し
たパターン2が形成される。
グが進行し、レジスト膜厚の薄いエッチからレジストが
除去され、パターン2の薄膜ニ新たな被エツチング面が
露出されククエッチングが進むため、エッヂ部が傾斜し
たパターン2が形成される。
しかし、上記従来技術では、レジストパターン5のエッ
ヂ部の傾斜を精度よく作製することが重要であるが、通
常のホトリソグラフィ技術では、レジストパターンエッ
ヂ部にバラツキが生じ、正確に形成することは極めて困
難であった。
ヂ部の傾斜を精度よく作製することが重要であるが、通
常のホトリソグラフィ技術では、レジストパターンエッ
ヂ部にバラツキが生じ、正確に形成することは極めて困
難であった。
そこで、上記方法に第3図(a)に示すように、基板l
上のパターン2の形成されるべき薄膜上に遠紫外光に感
光性のあるネガ型しジス) 5 (RD200ONなど
)を塗布し、遠紫外光6で露光することによって、第3
図(b)に示すような逆台形のレジストパターン5を得
る方法が提案されている。
上のパターン2の形成されるべき薄膜上に遠紫外光に感
光性のあるネガ型しジス) 5 (RD200ONなど
)を塗布し、遠紫外光6で露光することによって、第3
図(b)に示すような逆台形のレジストパターン5を得
る方法が提案されている。
このような逆台形のレジストパターン5は、遠紫外光に
感光性のあるネガ型レジストが感光後も遠紫外光に対す
る強い吸収を示し、感光反応がレジストの下層では起き
ないことによって、現像液に溶解することを利用して形
成される。そして、上記のレジストパターンをマスクに
スパッタエツチングを行うことにより、第3図(c)に
示すように、被エツチングパターン2の薄膜エツチング
が進行するとともに、レジストパターン5もエツチング
されるため、レジスト膜厚の薄いエッヂ部より、レジス
トパターンが除去され、傾斜をもったパターン2が形成
される。
感光性のあるネガ型レジストが感光後も遠紫外光に対す
る強い吸収を示し、感光反応がレジストの下層では起き
ないことによって、現像液に溶解することを利用して形
成される。そして、上記のレジストパターンをマスクに
スパッタエツチングを行うことにより、第3図(c)に
示すように、被エツチングパターン2の薄膜エツチング
が進行するとともに、レジストパターン5もエツチング
されるため、レジスト膜厚の薄いエッヂ部より、レジス
トパターンが除去され、傾斜をもったパターン2が形成
される。
上記技術では、現像時間によってレジストパターンエッ
ヂ部の逆台形の形状を制御することができ、結果として
、再現性よくパターンエッチの傾斜を得ることができる
。
ヂ部の逆台形の形状を制御することができ、結果として
、再現性よくパターンエッチの傾斜を得ることができる
。
(発明が解決しようとする問題点)
しかし、上記方法では露光に遠紫外光(波長200〜3
00 nm )を用いているため、今後の鍛小線幅1.
0〜2.0μmの半導体装置の製造でのホトリソグラフ
ィ技術の主流となる縮少投影露光装置への活用が困難で
あるとともに、反射投影型露光装置においても、現在紫
外光の利用が主流である丸め、現行の装置を改造または
変更してプロセスへ導入しなくてはならない。
00 nm )を用いているため、今後の鍛小線幅1.
0〜2.0μmの半導体装置の製造でのホトリソグラフ
ィ技術の主流となる縮少投影露光装置への活用が困難で
あるとともに、反射投影型露光装置においても、現在紫
外光の利用が主流である丸め、現行の装置を改造または
変更してプロセスへ導入しなくてはならない。
この発明は、前記従来技術がもっている問題点のうち、
縮少投影露光装置への活用の困難性と現行装置の改造ま
九は変更する必要性IC)−て解決した微細パターン形
成方法を提供するものである。
縮少投影露光装置への活用の困難性と現行装置の改造ま
九は変更する必要性IC)−て解決した微細パターン形
成方法を提供するものである。
(問題点を解決するための手段)
この発明は、微細パターン形成方法において、被加工層
上にベーク条件によってホトレジスト現像液に対する溶
解性が変化するポリイきド系樹脂を塗布して所定温度と
時間でベークしてホトレジスト膜を塗布してその所定個
所に紫外線を照射する第1の工程と、ホトレジスト膜と
ポリイミド系樹脂を現像およびベークを行ってポリイミ
ド系樹脂に対してレジスト膜へパターンがオーバハンダ
するようにパターンを形成してそれをマスクとしてエツ
チングして端部が傾斜したパターンを形成する第2の工
程とを導入したものである。
上にベーク条件によってホトレジスト現像液に対する溶
解性が変化するポリイきド系樹脂を塗布して所定温度と
時間でベークしてホトレジスト膜を塗布してその所定個
所に紫外線を照射する第1の工程と、ホトレジスト膜と
ポリイミド系樹脂を現像およびベークを行ってポリイミ
ド系樹脂に対してレジスト膜へパターンがオーバハンダ
するようにパターンを形成してそれをマスクとしてエツ
チングして端部が傾斜したパターンを形成する第2の工
程とを導入したものである。
(作用)
この発明によれば、以上のように、微細パターン形成方
法に第1および第2の工程とを導入したので、被加工層
上のポリイミド系樹脂を所定の条件でベークしたのち、
その゛上層にホトレジスト膜を塗布して紫外光で露光を
行った後、現像とハードベークすることによってポジ型
レジストのパターンエッヂ部よりポリイミド系樹脂がア
ンダーカットしている形状を形成し、ポジ型レジストと
ポリイミド系樹脂のパターンをマスクに用いてドライエ
ツチングすることによって傾斜を有するパターンを制御
性よく形成し、したがって、前iと問題点を除去できる
。
法に第1および第2の工程とを導入したので、被加工層
上のポリイミド系樹脂を所定の条件でベークしたのち、
その゛上層にホトレジスト膜を塗布して紫外光で露光を
行った後、現像とハードベークすることによってポジ型
レジストのパターンエッヂ部よりポリイミド系樹脂がア
ンダーカットしている形状を形成し、ポジ型レジストと
ポリイミド系樹脂のパターンをマスクに用いてドライエ
ツチングすることによって傾斜を有するパターンを制御
性よく形成し、したがって、前iと問題点を除去できる
。
(実施例)
以下、この発明の微細パターン形成方法の実施例につい
て図面に基づき説明する。第1図(a)ないし第1図(
d)はその一実施例の工程説明図である。
て図面に基づき説明する。第1図(a)ないし第1図(
d)はその一実施例の工程説明図である。
まず、第1図(a)に示すように、半導体基板としてS
i基板ll上に被加工層としての被エツチング膜12と
してAI −Stを1.0μm蒸着し、その上にポリイ
ミド系樹脂であるABC(商品名、 BlewerSc
ience社製)17を3000^スピナー塗布し、大
気中で170℃90secでベークする。
i基板ll上に被加工層としての被エツチング膜12と
してAI −Stを1.0μm蒸着し、その上にポリイ
ミド系樹脂であるABC(商品名、 BlewerSc
ience社製)17を3000^スピナー塗布し、大
気中で170℃90secでベークする。
その後、ポジ型ホトレジスト15(以下、ポジ型レジス
トという)、たとえば、0NPR800(商品、東京応
用化学株式会社製)を10000人塗布し、大気中で9
0℃50sec プリベークを行った後、紫外光16
(波長436nrn附近)で所望の領域を露光する。
トという)、たとえば、0NPR800(商品、東京応
用化学株式会社製)を10000人塗布し、大気中で9
0℃50sec プリベークを行った後、紫外光16
(波長436nrn附近)で所望の領域を露光する。
ABCは感光性がなく、通常のポジレジスト用有樹アル
カリ系現像液に溶解し、ポジ型レジストを同時に現像し
た後、大気中で120℃60aeeで71−ドペークす
ることにより、第1図(b)に示すようなポジ型レジス
ト15およびARCl 7のパターンを得ることができ
る。
カリ系現像液に溶解し、ポジ型レジストを同時に現像し
た後、大気中で120℃60aeeで71−ドペークす
ることにより、第1図(b)に示すようなポジ型レジス
ト15およびARCl 7のパターンを得ることができ
る。
ARCの現像液に対する溶解性は主にARC塗布後のベ
ーク条件(温度・時間)によって決まり、ベーク条件と
現像時間を制御することにより、第1図(b)に示すよ
うなポジ型レジスト15のパターンに対するABC膜1
7の膜のアンダカット賞lを0〜0.1μmの範囲で制
御できる。
ーク条件(温度・時間)によって決まり、ベーク条件と
現像時間を制御することにより、第1図(b)に示すよ
うなポジ型レジスト15のパターンに対するABC膜1
7の膜のアンダカット賞lを0〜0.1μmの範囲で制
御できる。
このアンダカットによって、ポジ型レジスト15のパタ
ーンは現像時下部も現像液に接触するため、膜減りが上
下より起こる。
ーンは現像時下部も現像液に接触するため、膜減りが上
下より起こる。
その後、ハードベークを行うことにより、ポジ型レジス
ト膜の収縮が起こり、とのポジ型レジスト膜のオーバハ
ング部が上部に反った形状になる。
ト膜の収縮が起こり、とのポジ型レジスト膜のオーバハ
ング部が上部に反った形状になる。
そのため、ポジ型しジス)15のパターンのエッヂ部は
先端はどレジスト膜厚の薄いオーバハング形状が形成さ
れる。
先端はどレジスト膜厚の薄いオーバハング形状が形成さ
れる。
上記のポジ型レジスト15およびABC膜のパターンを
マスクに用いてAI!−8S層の被エツチング膜12の
スパッタエツチングを行うと、第1図(C)に示すよう
に、まず被エツチング膜12の露出部がエツチングされ
、さらにポジ型レジスト15のパターンもエツチングさ
れるので、膜厚の薄いエッヂ部では新たに被エツチング
[12が露出される。
マスクに用いてAI!−8S層の被エツチング膜12の
スパッタエツチングを行うと、第1図(C)に示すよう
に、まず被エツチング膜12の露出部がエツチングされ
、さらにポジ型レジスト15のパターンもエツチングさ
れるので、膜厚の薄いエッヂ部では新たに被エツチング
[12が露出される。
このように、エツチングを進めて行くことによって、第
1図(c)に示すような傾斜したエッヂ部をもつパター
ンが形成される。
1図(c)に示すような傾斜したエッヂ部をもつパター
ンが形成される。
最後に残ったポジ型しジス)15およびARC17を除
去することにより、第1図(d)に示すようなパターン
が得られる。
去することにより、第1図(d)に示すようなパターン
が得られる。
この発明は、エッヂ部に傾斜を持ったパターンを形成す
るため、スパッタエツチングなどのドライエツチングの
マスクとして、従来より用いられてきた単層のレジスト
パターンを用いる代わ9に、レジスト膜の下に現像液に
対し溶解性を持つ膜を形成することにより、レジストパ
ターンに対しアンダカットを制御性(アンダカット量l
を調節できること)よく形成することを特徴とする。
るため、スパッタエツチングなどのドライエツチングの
マスクとして、従来より用いられてきた単層のレジスト
パターンを用いる代わ9に、レジスト膜の下に現像液に
対し溶解性を持つ膜を形成することにより、レジストパ
ターンに対しアンダカットを制御性(アンダカット量l
を調節できること)よく形成することを特徴とする。
この発明において、傾斜量の制御はABC膜のポジ型レ
ジスト15のパターンに対するアンダカット量lによっ
て行う。つまff、ARCが塗布後のベーク条件(温度
一時間)を変えることで、現像液に対する溶解性が変わ
ることを利用しており、ベーク温度を上げベーク時間を
長くすることで溶解度が落ち、アンダカット量lが減少
する。また、現像時間を短ぐすることで同様の効果が得
られる。
ジスト15のパターンに対するアンダカット量lによっ
て行う。つまff、ARCが塗布後のベーク条件(温度
一時間)を変えることで、現像液に対する溶解性が変わ
ることを利用しており、ベーク温度を上げベーク時間を
長くすることで溶解度が落ち、アンダカット量lが減少
する。また、現像時間を短ぐすることで同様の効果が得
られる。
このように、ARCのベーク条件と現像時間を制御する
ことで、所望のアンダカットを得ることができ、結果と
してパターンのエッヂ部の傾斜量を制御することができ
る。
ことで、所望のアンダカットを得ることができ、結果と
してパターンのエッヂ部の傾斜量を制御することができ
る。
上記のような形状を形成する死め、この発明ではポジ型
しジメ)15の下層膜としてABCを使用しているが、
とのポジ型レジスト15の下層膜はABCに限られるも
のではない。つまり、ぺ−り条件(温度・時間等)を変
えることで現像液に対する溶解性が変わるポリインド系
の樹脂を使用して、同様の形状を得ることができる。
しジメ)15の下層膜としてABCを使用しているが、
とのポジ型レジスト15の下層膜はABCに限られるも
のではない。つまり、ぺ−り条件(温度・時間等)を変
えることで現像液に対する溶解性が変わるポリインド系
の樹脂を使用して、同様の形状を得ることができる。
(発明の効果)
以上詳細に説明したように、この発明によれば、被エツ
チング膜を所定条件でベークした後にその上にポジ型レ
ジストを塗布して紫外線で露光して現像とベータを行っ
てポジ型レジストのパターンのエッヂ部にポリイミド系
樹脂をアンダカットさせ、ポジ型レジストとポリイミド
系樹脂のパターンをマスクとしてドライエツチング傾斜
を有するパターンを制御性よく形成するようにしたので
、%種半導体装置の製造において、パターンのエッヂ部
に所望の傾斜を制御性よく形成することができる。
チング膜を所定条件でベークした後にその上にポジ型レ
ジストを塗布して紫外線で露光して現像とベータを行っ
てポジ型レジストのパターンのエッヂ部にポリイミド系
樹脂をアンダカットさせ、ポジ型レジストとポリイミド
系樹脂のパターンをマスクとしてドライエツチング傾斜
を有するパターンを制御性よく形成するようにしたので
、%種半導体装置の製造において、パターンのエッヂ部
に所望の傾斜を制御性よく形成することができる。
それにともない、以後の工程で積層する薄膜の切断・部
分的な膜厚変化を防ぐことができ、半導体装置の性能向
上と歩留向上が得られる。
分的な膜厚変化を防ぐことができ、半導体装置の性能向
上と歩留向上が得られる。
また、この発明は、通常の紫外光によるホトリソグラフ
ィの工程において、ARCの塗布とべ一りの2工程のみ
を附加することにより、他の工程を変更することなく、
また装置を改造することなく、実施することができる。
ィの工程において、ARCの塗布とべ一りの2工程のみ
を附加することにより、他の工程を変更することなく、
また装置を改造することなく、実施することができる。
第1図(a)ないし第1図(d)はこの発明の微細パタ
ーン形成方法の一実施例の工程説明図、第2図(a)な
いし第2図(d)はパターンエッヂにおける問題点を説
明するだめの図、第3図(a)ないし第3図(c)は従
来のパターン形成方法の工程説明図である。 11・・・St 基板、12・・・被エツチング!、1
5・・・ポジ型レジスト、16・・・紫外光、17・・
・ポリイミド系樹脂。 し 、」 第1図 +1:SiJltM +2:ネ友エツ+ンク゛1 15:ホ6ン型本トレジスト 16−紫外光 17:木2型オ、トレジスト s 2 図
ーン形成方法の一実施例の工程説明図、第2図(a)な
いし第2図(d)はパターンエッヂにおける問題点を説
明するだめの図、第3図(a)ないし第3図(c)は従
来のパターン形成方法の工程説明図である。 11・・・St 基板、12・・・被エツチング!、1
5・・・ポジ型レジスト、16・・・紫外光、17・・
・ポリイミド系樹脂。 し 、」 第1図 +1:SiJltM +2:ネ友エツ+ンク゛1 15:ホ6ン型本トレジスト 16−紫外光 17:木2型オ、トレジスト s 2 図
Claims (1)
- 半導体基板上の被加工層上にベーク条件によつてホト
レジスト現像液に対する溶解性が変化するポリイミド系
樹脂を塗布してそれを所定の温度と時間でベークする工
程と、このポリイミド系樹脂の膜上にポジ型レジストを
塗布してその所定部分に紫外光を照射する工程と、上記
ポジ型ホトレジストとポリイミド系樹脂の膜を現像およ
びハードベークを行つてポリイミド系樹脂に対してポジ
型ホトレジストのパターンがオーバハングしている状態
にパターンを形成する工程と、上記ポジ型ホトレジスト
およびポリイミド系樹脂のパターンをマスクとして上記
被加工層をドライエッチングすることにより上記ポジ型
ホトレジストをドライエッチングさせて被加工層の端部
を傾斜したパターンを形成する工程とよりなる微細パタ
ーン形成方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60000375A JPS61159731A (ja) | 1985-01-08 | 1985-01-08 | 微細パタ−ン形成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60000375A JPS61159731A (ja) | 1985-01-08 | 1985-01-08 | 微細パタ−ン形成方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS61159731A true JPS61159731A (ja) | 1986-07-19 |
Family
ID=11472044
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP60000375A Pending JPS61159731A (ja) | 1985-01-08 | 1985-01-08 | 微細パタ−ン形成方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS61159731A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63124417A (ja) * | 1986-11-13 | 1988-05-27 | Canon Inc | ドライエツチング方法 |
EP0573212A2 (en) * | 1992-06-03 | 1993-12-08 | AT&T Corp. | Method of etching anti-reflection coating |
WO2013022112A1 (ja) * | 2011-08-08 | 2013-02-14 | 日本電気株式会社 | スロープ及び該スロープの形成方法 |
JP2018121018A (ja) * | 2017-01-27 | 2018-08-02 | Sppテクノロジーズ株式会社 | スパッタエッチング用マスク、スパッタエッチング方法及びスパッタエッチング装置 |
-
1985
- 1985-01-08 JP JP60000375A patent/JPS61159731A/ja active Pending
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63124417A (ja) * | 1986-11-13 | 1988-05-27 | Canon Inc | ドライエツチング方法 |
EP0573212A2 (en) * | 1992-06-03 | 1993-12-08 | AT&T Corp. | Method of etching anti-reflection coating |
EP0573212A3 (ja) * | 1992-06-03 | 1994-03-09 | American Telephone & Telegraph | |
WO2013022112A1 (ja) * | 2011-08-08 | 2013-02-14 | 日本電気株式会社 | スロープ及び該スロープの形成方法 |
JPWO2013022112A1 (ja) * | 2011-08-08 | 2015-03-05 | 日本電気株式会社 | スロープ及び該スロープの形成方法 |
JP2018121018A (ja) * | 2017-01-27 | 2018-08-02 | Sppテクノロジーズ株式会社 | スパッタエッチング用マスク、スパッタエッチング方法及びスパッタエッチング装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH07219237A (ja) | 微細レジストパターン形成方法 | |
JPS6347257B2 (ja) | ||
JPS61159731A (ja) | 微細パタ−ン形成方法 | |
JP4206669B2 (ja) | エッチングパターン形成方法 | |
US6451511B1 (en) | Method for forming-photoresist mask | |
JPH04348030A (ja) | 傾斜エッチング法 | |
JPS61166130A (ja) | ホトレジストパタ−ンの形成方法 | |
JP2716957B2 (ja) | 導電性微細パターンの形成方法 | |
JPS5950053B2 (ja) | 写真蝕刻方法 | |
JPS61113062A (ja) | フオトマスク | |
JPH06151351A (ja) | 電極形成方法 | |
JPH0513401A (ja) | 半導体基板加工方法 | |
KR0138066B1 (ko) | 위상반전마스크 제작 방법 | |
JP2712407B2 (ja) | 2層フォトレジストを用いた微細パターンの形成方法 | |
JPH11204414A (ja) | パターン形成法 | |
JP2002237440A (ja) | レジストパターン形成方法及び微細パターン形成方法 | |
KR960000184B1 (ko) | 자동 배치형 위상반전마스크 제조 방법 | |
JPS62277746A (ja) | 半導体装置の製造方法 | |
JPS5854631A (ja) | 半導体装置の製造方法 | |
JPS61156044A (ja) | レジストステンシルマスクの製造方法 | |
JP2666420B2 (ja) | 半導体装置の製造方法 | |
JPH01126606A (ja) | 回折格子の製造方法 | |
JPS646448B2 (ja) | ||
JPS6333746A (ja) | フオトマスクの製造方法 | |
JPS63288020A (ja) | 電極作成方法 |