JPH07219237A - 微細レジストパターン形成方法 - Google Patents
微細レジストパターン形成方法Info
- Publication number
- JPH07219237A JPH07219237A JP6210785A JP21078594A JPH07219237A JP H07219237 A JPH07219237 A JP H07219237A JP 6210785 A JP6210785 A JP 6210785A JP 21078594 A JP21078594 A JP 21078594A JP H07219237 A JPH07219237 A JP H07219237A
- Authority
- JP
- Japan
- Prior art keywords
- resist film
- forming
- resist pattern
- exposed
- fine
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 85
- 230000015572 biosynthetic process Effects 0.000 title description 4
- 238000005530 etching Methods 0.000 claims abstract description 26
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 16
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 16
- 239000010703 silicon Substances 0.000 claims abstract description 16
- 238000004381 surface treatment Methods 0.000 claims abstract description 15
- 239000000758 substrate Substances 0.000 claims abstract description 9
- 239000012670 alkaline solution Substances 0.000 claims description 9
- 238000006884 silylation reaction Methods 0.000 claims description 8
- 238000010894 electron beam technology Methods 0.000 claims description 3
- FFUAGWLWBBFQJT-UHFFFAOYSA-N hexamethyldisilazane Chemical compound C[Si](C)(C)N[Si](C)(C)C FFUAGWLWBBFQJT-UHFFFAOYSA-N 0.000 claims 2
- 230000007261 regionalization Effects 0.000 claims 1
- 238000001039 wet etching Methods 0.000 claims 1
- 239000010408 film Substances 0.000 description 61
- 239000010410 layer Substances 0.000 description 54
- 238000010586 diagram Methods 0.000 description 9
- 238000001020 plasma etching Methods 0.000 description 9
- 239000002356 single layer Substances 0.000 description 9
- 239000004065 semiconductor Substances 0.000 description 7
- 239000003513 alkali Substances 0.000 description 6
- 238000001312 dry etching Methods 0.000 description 6
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 208000025174 PANDAS Diseases 0.000 description 1
- 208000021155 Paediatric autoimmune neuropsychiatric disorders associated with streptococcal infection Diseases 0.000 description 1
- 240000004718 Panda Species 0.000 description 1
- 235000016496 Panda oleosa Nutrition 0.000 description 1
- 239000008186 active pharmaceutical agent Substances 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 125000002887 hydroxy group Chemical group [H]O* 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000001393 microlithography Methods 0.000 description 1
- 229920003986 novolac Polymers 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- QEMXHQIAXOOASZ-UHFFFAOYSA-N tetramethylammonium Chemical compound C[N+](C)(C)C QEMXHQIAXOOASZ-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/26—Processing photosensitive materials; Apparatus therefor
- G03F7/38—Treatment before imagewise removal, e.g. prebaking
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/942—Masking
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Photosensitive Polymer And Photoresist Processing (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Electron Beam Exposure (AREA)
Abstract
(57)【要約】
【目的】 シリ化工程とアルカライ表面処理工程とを併
用して、線幅偏差の問題および上面突出の問題を解決す
ることができる改善された微細レジストパターン形成方
法を提供すること。 【構成】 シリコン基板上にレジスト膜を塗布するステ
ップと、塗布されたレジスト膜をアルカリ溶液で表面処
理して１次難溶層を形成するステップと、露光用マスク
を用いてレジスト膜を露光させ、露光された部分に潜在
イメージパターンを形成するステップと、露光されたレ
ジスト膜を１次難溶層の深さだけ選択的にエッチングし
て、非露光レジスト膜との表面段差を形成するステップ
と、シリ化工程を行って、エッチングされた露光レジス
ト膜の表面にシリ化層を形成するステップと、シリ化層
をマスクとして非露光レジスト膜をＯ2 ＲＩＥ法で除去
するステップと、シリ化層を除去してレジストパターン
を形成するステップとを含むことを特徴とする。
用して、線幅偏差の問題および上面突出の問題を解決す
ることができる改善された微細レジストパターン形成方
法を提供すること。 【構成】 シリコン基板上にレジスト膜を塗布するステ
ップと、塗布されたレジスト膜をアルカリ溶液で表面処
理して１次難溶層を形成するステップと、露光用マスク
を用いてレジスト膜を露光させ、露光された部分に潜在
イメージパターンを形成するステップと、露光されたレ
ジスト膜を１次難溶層の深さだけ選択的にエッチングし
て、非露光レジスト膜との表面段差を形成するステップ
と、シリ化工程を行って、エッチングされた露光レジス
ト膜の表面にシリ化層を形成するステップと、シリ化層
をマスクとして非露光レジスト膜をＯ2 ＲＩＥ法で除去
するステップと、シリ化層を除去してレジストパターン
を形成するステップとを含むことを特徴とする。
Description
【０００１】
【産業上の利用分野】本発明は、フォトリソグラフィー
エッチングプロセスに関し、特に、単層レジストの解像
度及び側面形状を向上させることができるシリ化プロセ
スを用いる単層レジスト膜の微細パターン形成方法に関
するものである。
エッチングプロセスに関し、特に、単層レジストの解像
度及び側面形状を向上させることができるシリ化プロセ
スを用いる単層レジスト膜の微細パターン形成方法に関
するものである。
【０００２】
【従来の技術】従来、半導体素子の集積化技術の発展に
伴い、半導体素子の製造工程ごとに高精度の微細加工法
が必要になった。
伴い、半導体素子の製造工程ごとに高精度の微細加工法
が必要になった。
【０００３】特に、メモリ素子の場合、６４ＭＤＲＡＭ
以後の世代は、マイクロリソグラフィー技術が重要な変
数として作用することになると予想されるが、ソリッド
チャージ（ｓｏｌｉｄ ｃｈａｒｇｅ）形成による段差
の問題、露光均一性の限界およびレジストの均一な塗布
などは、単層レジストの製造時に解決すべき課題であ
る。
以後の世代は、マイクロリソグラフィー技術が重要な変
数として作用することになると予想されるが、ソリッド
チャージ（ｓｏｌｉｄ ｃｈａｒｇｅ）形成による段差
の問題、露光均一性の限界およびレジストの均一な塗布
などは、単層レジストの製造時に解決すべき課題であ
る。
【０００４】今まで、解像度の解決のためにレジストを
化学処理する技術が開発されてきており、その代表的な
例としては、シリ化工程（ｓｉｌｙｌａｔｉｏｎ ｐｒ
ｏｃｅｓｓ）である。このシリ化工程は、レジストがＯ
2 ＲＩＥ（ｒｅａｃｔｉｖｅｉｏｎ ｅｔｃｈｉｎｇ）
に対して抵抗性を有するように処理することにより、レ
ジストのドライエッチングを可能にする工程である。初
期にはシリコンを含んだポリーマを用いてＯ2 ＲＩＥに
対して抵抗性を有するよう処理する工程が開発された
が、１９８６年Ｆ．ＣｏｏｐｍａｎｓとＢ．Ｒｏｌａｎ
ｄとが、Ａｄｖａｎｃｅｄ ｉｎ Ｒｅｓｉｓｔ Ｔｅ
ｃｈｎｏｌｏｇｙ ａｎｄ Ｐｒｏｃｅｓｓｉｎｇ II
I 、ＳＰＩＥ Ｐｒｏｃｅｅｄｉｎｇｓ Ｖｏｌ．６３
１，１９８６に“ＤＥＳＩＲＥ（Ｄｉｆｆｕｓｉｏｎ
Ｅｎｂａｎｃｅｄ Ｓｉｌｙｌａｔｅｄ Ｒｅｓｉｓ
ｔ）ＰＲＯＣＥＳＳ”を発表し、Ｏ2 ＲＩＥに対する抵
抗性が画期的に改善されて、段差状態でも０．５μｍの
鮮明なパターンが得られるようになった。
化学処理する技術が開発されてきており、その代表的な
例としては、シリ化工程（ｓｉｌｙｌａｔｉｏｎ ｐｒ
ｏｃｅｓｓ）である。このシリ化工程は、レジストがＯ
2 ＲＩＥ（ｒｅａｃｔｉｖｅｉｏｎ ｅｔｃｈｉｎｇ）
に対して抵抗性を有するように処理することにより、レ
ジストのドライエッチングを可能にする工程である。初
期にはシリコンを含んだポリーマを用いてＯ2 ＲＩＥに
対して抵抗性を有するよう処理する工程が開発された
が、１９８６年Ｆ．ＣｏｏｐｍａｎｓとＢ．Ｒｏｌａｎ
ｄとが、Ａｄｖａｎｃｅｄ ｉｎ Ｒｅｓｉｓｔ Ｔｅ
ｃｈｎｏｌｏｇｙ ａｎｄ Ｐｒｏｃｅｓｓｉｎｇ II
I 、ＳＰＩＥ Ｐｒｏｃｅｅｄｉｎｇｓ Ｖｏｌ．６３
１，１９８６に“ＤＥＳＩＲＥ（Ｄｉｆｆｕｓｉｏｎ
Ｅｎｂａｎｃｅｄ Ｓｉｌｙｌａｔｅｄ Ｒｅｓｉｓ
ｔ）ＰＲＯＣＥＳＳ”を発表し、Ｏ2 ＲＩＥに対する抵
抗性が画期的に改善されて、段差状態でも０．５μｍの
鮮明なパターンが得られるようになった。
【０００５】このプロセスは、レジスト露光後シリコン
を表面処理して、露光部分のみをシリ化することによっ
て、ドライエッチングＯ2 現像時に、耐性を増大させる
方法である。
を表面処理して、露光部分のみをシリ化することによっ
て、ドライエッチングＯ2 現像時に、耐性を増大させる
方法である。
【０００６】その後、露光方式がｇ−ラインからｊ−ラ
インに変わることにより、解像度がさらに改善されてい
る。
インに変わることにより、解像度がさらに改善されてい
る。
【０００７】シリ化プロセスを用いたレジストパターン
形成方法は、米国特許Ｎｏ．４，８８２，００８号、米
国特許Ｎｏ．５，０９４，９３６号、米国特許Ｎｏ．
４，８１０，６０１号および米国特許Ｎｏ．４，８０
３，１８１号によく開示されている。
形成方法は、米国特許Ｎｏ．４，８８２，００８号、米
国特許Ｎｏ．５，０９４，９３６号、米国特許Ｎｏ．
４，８１０，６０１号および米国特許Ｎｏ．４，８０
３，１８１号によく開示されている。
【０００８】このシリ化プロセスで解像度を改善させた
が、これに反し、多くの問題点が発生した。特に、シリ
化層の厚さの調節が容易でないため、レジストパターン
の線幅比を正確に合わせることができなかった。
が、これに反し、多くの問題点が発生した。特に、シリ
化層の厚さの調節が容易でないため、レジストパターン
の線幅比を正確に合わせることができなかった。
【０００９】図１（ａ）〜（ｅ）は、従来の薄膜のシリ
化層を用いた単層レジストの微細パターン形成工程図で
ある。
化層を用いた単層レジストの微細パターン形成工程図で
ある。
【００１０】図１を参考すれば、シリコン基板または下
部半導体層１１上の表面にポジティブ無機質レジスト膜
１２を蒸着する（ａ）。
部半導体層１１上の表面にポジティブ無機質レジスト膜
１２を蒸着する（ａ）。
【００１１】続いて、露光マスク１３を用いて、ポジテ
ィブ無機質レジスト膜１２を光に露出させると、ポジテ
ィブ無機質のレジスト膜１２は露光部分１２−１と非露
光部分１２−２とに分けられ、露光されたレジスト膜１
２−１には潜在イメージパターン１４が形成される
（ｂ）。
ィブ無機質レジスト膜１２を光に露出させると、ポジテ
ィブ無機質のレジスト膜１２は露光部分１２−１と非露
光部分１２−２とに分けられ、露光されたレジスト膜１
２−１には潜在イメージパターン１４が形成される
（ｂ）。
【００１２】ＨＭＤＳ（Ｈｅｘａｍｅｔｈｙｌｄｉｓｉ
ｌａｚａｎｅ）シリ化剤（ｓｉｌｙｌａｔｉｏｎ ａｇ
ｅｎｔ）でシリ化処理を行うと、露光されたレジスト膜
１２−１の表面がシリ化される（ｃ）。すなわち、ＨＭ
ＤＳ雰囲気中において加熱すると、ＨＭＤＳが露光され
たレジスト膜１２−１の表面内に拡散して入り込んで行
きつつ樹脂（ノボラックレジン）のＯＨ基と置き換え反
応を起こし、露光されたレジスト膜１２−１の表面にシ
リ化層１５を形成する。
ｌａｚａｎｅ）シリ化剤（ｓｉｌｙｌａｔｉｏｎ ａｇ
ｅｎｔ）でシリ化処理を行うと、露光されたレジスト膜
１２−１の表面がシリ化される（ｃ）。すなわち、ＨＭ
ＤＳ雰囲気中において加熱すると、ＨＭＤＳが露光され
たレジスト膜１２−１の表面内に拡散して入り込んで行
きつつ樹脂（ノボラックレジン）のＯＨ基と置き換え反
応を起こし、露光されたレジスト膜１２−１の表面にシ
リ化層１５を形成する。
【００１３】下記の式は、シリ化処理時の反応式を表し
たものである。
たものである。
【化１】
【００１４】シリ化層１５は、シリコン露光レジスト膜
１２−１の表面に処理されたシリコン含有層であり、Ｏ
2 ドライエッチングの時にマスクとして作用することに
なる。
１２−１の表面に処理されたシリコン含有層であり、Ｏ
2 ドライエッチングの時にマスクとして作用することに
なる。
【００１５】上記非露光フォトレジスト膜１２−２は、
Ｏ2 プラズマエッチング法によりドライエッチングし
て、選択的に除去する（ｄ）。この時、シリ化層１５
は、Ｏ2ＲＩＥエッチングの時酸化膜となり、酸素に対
する抵抗性が一層増大するので、エッチングマスクとし
て作用する。最終的に残っているシリ化層１５を除去
し、微細レジストパターン１２を得る。
Ｏ2 プラズマエッチング法によりドライエッチングし
て、選択的に除去する（ｄ）。この時、シリ化層１５
は、Ｏ2ＲＩＥエッチングの時酸化膜となり、酸素に対
する抵抗性が一層増大するので、エッチングマスクとし
て作用する。最終的に残っているシリ化層１５を除去
し、微細レジストパターン１２を得る。
【００１６】図１でのように、シリ化プロセスを用いて
レジストパターンを形成する場合には、レジストパター
ンが急峻な勾配を有していないので、レジストパターン
の垂直輪郭が良くない。また、ドライエッチング時に、
エッチングマスク層として作用するシリ化層１５の厚さ
が薄いと、所望の線幅のレジストパターンよりも狭い線
幅のレジストパターンを得ることになる。そのため、こ
のようなレジストパターンをマスクとして後続のエッチ
ングプロセスで金属膜や半導体層（示されていない）を
パターニングすれば、正確に金属膜や半導体層をパター
ニングすることができない。
レジストパターンを形成する場合には、レジストパター
ンが急峻な勾配を有していないので、レジストパターン
の垂直輪郭が良くない。また、ドライエッチング時に、
エッチングマスク層として作用するシリ化層１５の厚さ
が薄いと、所望の線幅のレジストパターンよりも狭い線
幅のレジストパターンを得ることになる。そのため、こ
のようなレジストパターンをマスクとして後続のエッチ
ングプロセスで金属膜や半導体層（示されていない）を
パターニングすれば、正確に金属膜や半導体層をパター
ニングすることができない。
【００１７】図２は、従来の厚膜のシリ化層を利用した
単層レジスト膜の微細パターン形成工程図である。
単層レジスト膜の微細パターン形成工程図である。
【００１８】図２において、図１と同一物質に対しては
同一符号を付けた。図２の微細レジストパターン形成プ
ロセスも、図１のプロセスと同様である。但し、図２で
は厚膜のシリ化層１５′を形成した。図２においても、
図１と同様にレジストパターンの垂直輪郭が良くない。
なお、エッチングの時、エッチングマスク層として作用
するシリ化層１５′が厚いので、微細レジストパターン
の線幅は所望の線幅よりも広く形成され、このレジスト
パターンをマスクとして用いて、後続のプロセスにおい
て正確に下部層をパターニングすることができないよう
になる。
同一符号を付けた。図２の微細レジストパターン形成プ
ロセスも、図１のプロセスと同様である。但し、図２で
は厚膜のシリ化層１５′を形成した。図２においても、
図１と同様にレジストパターンの垂直輪郭が良くない。
なお、エッチングの時、エッチングマスク層として作用
するシリ化層１５′が厚いので、微細レジストパターン
の線幅は所望の線幅よりも広く形成され、このレジスト
パターンをマスクとして用いて、後続のプロセスにおい
て正確に下部層をパターニングすることができないよう
になる。
【００１９】最近、解像度を向上させるために単層レジ
スト膜の表面にアルカリ処理をする方法も提示されてい
るが、１９８８年、日本でＭ．ＥｎｄｏｗなどがＤｉｇ
ｅｓｔ ｏｆ Ｐａｐｅｒｓ Ｍｉｃｒｏ Ｐｒｏｃｅ
ｓｓ Ｃｏｎｆ．１６４に発表したＨＡＲＤ法、および
ＹｏｓｈｉｍｕｒａなどがＪ．Ｖｏｃ．Ｓｃｉ．Ｔｅｃ
ｈｎｏｌ．，Ｂ６（６），１９８８，ｐｐ．２２４９に
発表したＰＲＩＳＭ法などがある。
スト膜の表面にアルカリ処理をする方法も提示されてい
るが、１９８８年、日本でＭ．ＥｎｄｏｗなどがＤｉｇ
ｅｓｔ ｏｆ Ｐａｐｅｒｓ Ｍｉｃｒｏ Ｐｒｏｃｅ
ｓｓ Ｃｏｎｆ．１６４に発表したＨＡＲＤ法、および
ＹｏｓｈｉｍｕｒａなどがＪ．Ｖｏｃ．Ｓｃｉ．Ｔｅｃ
ｈｎｏｌ．，Ｂ６（６），１９８８，ｐｐ．２２４９に
発表したＰＲＩＳＭ法などがある。
【００２０】アルカリ表面処理を用いた微細レジストパ
ターン形成方法は、レジスト膜を塗布し、塗布されたレ
ジスト膜の表面にアルカリ処理をしてレジスト膜の表面
に難溶層（ｉｎｓｏｌｕａｂｌｅ ｌａｙｅｒ）を形成
し、露光および段階的現像プロセスを行って、微細レジ
ストパターンを形成する方法であり、解像度を向上させ
るフォーカス深度の範囲を拡張させる方法である。
ターン形成方法は、レジスト膜を塗布し、塗布されたレ
ジスト膜の表面にアルカリ処理をしてレジスト膜の表面
に難溶層（ｉｎｓｏｌｕａｂｌｅ ｌａｙｅｒ）を形成
し、露光および段階的現像プロセスを行って、微細レジ
ストパターンを形成する方法であり、解像度を向上させ
るフォーカス深度の範囲を拡張させる方法である。
【００２１】図３（ａ）〜（ｅ）は、従来のアルカリ表
面処理を用いた微細レジストパターン形成工程図であ
る。
面処理を用いた微細レジストパターン形成工程図であ
る。
【００２２】まず、下部半導体層やシリコン基板３１上
に、ＰＦＩ−１５（２５ｃｐ）レジストを１．０μｍ程
度の厚さに塗布してレジスト膜３２を形成し、１１０℃
の温度で９０秒間軟化ベーク（ｓｏｆｔ ｂａｋｅ）処
理をする。続いて、塗布されたレジスト膜３２の表面を
Ｔｏｋ ＮＭＤ−Ｗ原液で所定時間の間、アルカリ処理
をして、１次難溶層３３を形成する（ａ）。
に、ＰＦＩ−１５（２５ｃｐ）レジストを１．０μｍ程
度の厚さに塗布してレジスト膜３２を形成し、１１０℃
の温度で９０秒間軟化ベーク（ｓｏｆｔ ｂａｋｅ）処
理をする。続いて、塗布されたレジスト膜３２の表面を
Ｔｏｋ ＮＭＤ−Ｗ原液で所定時間の間、アルカリ処理
をして、１次難溶層３３を形成する（ａ）。
【００２３】難溶層３３を有するレジスト膜３２を、Ｈ
ｉｔａｃｈｉ ＬＤ５０１１：Ａステッパを用いて露光
する（ｂ）。露光されたレジスト膜３２−２には、潜在
イメージパターン３５が形成される。露光の後、レジス
ト膜３２を１１０℃の温度で９０秒間ベーク処理をし、
パッドルタイプＮＭＷ−Ｄで現像して、２次難溶層３６
を形成する。現像の時、１次難溶層３３の深さだけレジ
スト膜３２を現像する（ｃ）。
ｉｔａｃｈｉ ＬＤ５０１１：Ａステッパを用いて露光
する（ｂ）。露光されたレジスト膜３２−２には、潜在
イメージパターン３５が形成される。露光の後、レジス
ト膜３２を１１０℃の温度で９０秒間ベーク処理をし、
パッドルタイプＮＭＷ−Ｄで現像して、２次難溶層３６
を形成する。現像の時、１次難溶層３３の深さだけレジ
スト膜３２を現像する（ｃ）。
【００２４】次に、続いて段階的現像を行って、１次難
溶層３３の深さよりも現像の深さを深く現像して３次難
溶層３７を形成し（ｄ）、最終的に基板３１が露出され
るまで現像して微細レジストパターン３２′を形成す
る。段階的現像を行って、１次難溶層３３の深さよりも
現像の深さが深くなると、レジストパターン３２′の上
面に突出部が生じる。
溶層３３の深さよりも現像の深さを深く現像して３次難
溶層３７を形成し（ｄ）、最終的に基板３１が露出され
るまで現像して微細レジストパターン３２′を形成す
る。段階的現像を行って、１次難溶層３３の深さよりも
現像の深さが深くなると、レジストパターン３２′の上
面に突出部が生じる。
【００２５】アルカリ処理を用いた微細レジストパター
ン形成時のアルカリ表面処理時間によるパターン輪郭は
表面処理時間が長くなるに伴って上面突出がより激しく
発生される。また、そのため、アルカリ表面処理を用い
て微細レジストパターンを形成する場合、所望の線幅の
レジストパターンを得ることはできるが、上面突出の発
生により、フォーカス深度が狭くなり、レジスト輪郭の
不良が起こり、解像度の向上に限界が発生する。
ン形成時のアルカリ表面処理時間によるパターン輪郭は
表面処理時間が長くなるに伴って上面突出がより激しく
発生される。また、そのため、アルカリ表面処理を用い
て微細レジストパターンを形成する場合、所望の線幅の
レジストパターンを得ることはできるが、上面突出の発
生により、フォーカス深度が狭くなり、レジスト輪郭の
不良が起こり、解像度の向上に限界が発生する。
【００２６】図４は、従来のコンタクトホールの形成時
のレジストパターンの断面図である。単層レジスト膜の
パターン形成時に発生される他の問題点としては、レジ
ストの条件、露光条件、ベーキング条件、および現像条
件などによって、コンタクトホール形成時にレジストパ
ターン４２′の下部にμ−溝が発生されるという点であ
る。
のレジストパターンの断面図である。単層レジスト膜の
パターン形成時に発生される他の問題点としては、レジ
ストの条件、露光条件、ベーキング条件、および現像条
件などによって、コンタクトホール形成時にレジストパ
ターン４２′の下部にμ−溝が発生されるという点であ
る。
【００２７】
【発明が解決しようとする課題】本発明の目的は、上記
したような従来の問題点を解決するためになされたもの
で、シリ化プロセスとアルカライ表面処理プロセスとを
併用して、線幅偏差の問題および上面突出の問題を解決
することができる改善された微細レジストパターン形成
方法を提供することにある。
したような従来の問題点を解決するためになされたもの
で、シリ化プロセスとアルカライ表面処理プロセスとを
併用して、線幅偏差の問題および上面突出の問題を解決
することができる改善された微細レジストパターン形成
方法を提供することにある。
【００２８】
【課題を解決するための手段】上記の目的を達成するた
めに、本発明による微細レジストパターン形成方法は、
シリコン基板上にレジスト膜を塗布するステップと、塗
布されたレジスト膜をアルカリ溶液で表面処理して１次
難溶層を形成するステップと、露光用マスクを用いてレ
ジスト膜を露光させ、露光された部分に潜在イメージパ
ターンを形成するステップと、露光されたレジスト膜を
１次難溶層の深さだけ選択的にエッチングして、非露光
レジスト膜との表面段差を形成するステップと、シリ化
プロセスを行って、エッチングされた露光レジスト膜の
表面にシリ化層を形成するステップと、シリ化層をマス
クとして非露光レジスト膜をＯ2 ＲＩＥ法で除去するス
テップと、シリ化層を除去してレジストパターンを形成
するステップとを含むことを特徴とする。
めに、本発明による微細レジストパターン形成方法は、
シリコン基板上にレジスト膜を塗布するステップと、塗
布されたレジスト膜をアルカリ溶液で表面処理して１次
難溶層を形成するステップと、露光用マスクを用いてレ
ジスト膜を露光させ、露光された部分に潜在イメージパ
ターンを形成するステップと、露光されたレジスト膜を
１次難溶層の深さだけ選択的にエッチングして、非露光
レジスト膜との表面段差を形成するステップと、シリ化
プロセスを行って、エッチングされた露光レジスト膜の
表面にシリ化層を形成するステップと、シリ化層をマス
クとして非露光レジスト膜をＯ2 ＲＩＥ法で除去するス
テップと、シリ化層を除去してレジストパターンを形成
するステップとを含むことを特徴とする。
【００２９】
【実施例】以下、本発明の実施例を添付図面に基づいて
詳細に説明する。
詳細に説明する。
【００３０】図５（ａ）〜（ｆ）は、本発明の第１実施
例による微細レジストパターン形成工程図を示す。図５
を参照すると、シリコン基板や下部半導体層６１の上に
単層のポジティブ有機質レジスト膜６２を塗布し、レジ
スト膜６２をアルカリ溶液で表面処理して、１次難溶層
６３を形成する（ａ）。
例による微細レジストパターン形成工程図を示す。図５
を参照すると、シリコン基板や下部半導体層６１の上に
単層のポジティブ有機質レジスト膜６２を塗布し、レジ
スト膜６２をアルカリ溶液で表面処理して、１次難溶層
６３を形成する（ａ）。
【００３１】表面処理用アルカリ溶液としては、ＴＭＡ
Ｈ（Ｔｅｔｒａ ｍｅｔｈｙｌａｍｍｏｎｉｕｍ ｈｙ
ｄｒｏｘｉｄｅ）を用いる。露光用マスク６４を用いて
レジスト膜６２を露光させる（ｂ）。
Ｈ（Ｔｅｔｒａ ｍｅｔｈｙｌａｍｍｏｎｉｕｍ ｈｙ
ｄｒｏｘｉｄｅ）を用いる。露光用マスク６４を用いて
レジスト膜６２を露光させる（ｂ）。
【００３２】レジスト膜６２は、紫外線（ＵＶ）、遠紫
外線、電子ビーム、及びＸ線などにより感光される。こ
の時、マスク露光は、最適エネルギーで露光された部分
６２−１に潜在イメージパターン６５を形成する。続い
て、ウェット現像を施して、１次難溶層６３の厚さだけ
露光されたレジスト膜６２−１をエッチングする。ウェ
ット現像の時にアルカリ溶液を用いるので、エッチング
された部分に２次難溶層６６が形成されるようになる
（ｃ）。
外線、電子ビーム、及びＸ線などにより感光される。こ
の時、マスク露光は、最適エネルギーで露光された部分
６２−１に潜在イメージパターン６５を形成する。続い
て、ウェット現像を施して、１次難溶層６３の厚さだけ
露光されたレジスト膜６２−１をエッチングする。ウェ
ット現像の時にアルカリ溶液を用いるので、エッチング
された部分に２次難溶層６６が形成されるようになる
（ｃ）。
【００３３】この時、露光されたレジスト膜６２−１
は、全レジスト膜６２の厚さの１／２以上を現像する
と、レジストパターンに上面突出が起こる。これを防止
するために、全レジスト膜６２の厚さの１／２以内の最
小の深さにエッチングして、非露光レジスト膜６２−２
と表面段差を有するようにする。露光および現像して段
差を形成した後、シリ化プロセスを行う（ｄ）。
は、全レジスト膜６２の厚さの１／２以上を現像する
と、レジストパターンに上面突出が起こる。これを防止
するために、全レジスト膜６２の厚さの１／２以内の最
小の深さにエッチングして、非露光レジスト膜６２−２
と表面段差を有するようにする。露光および現像して段
差を形成した後、シリ化プロセスを行う（ｄ）。
【００３４】ＨＭＤＳ雰囲気中において加熱すると、シ
リコンが露光されたレジスト膜６２−１の表面内に拡散
され、エッチングされた露光レジスト膜６２−１の表面
にシリ化層６７を形成する。このシリ化層６７は、シリ
コン含有層であり、Ｏ2 ＲＩＥに対する耐性を有するの
で、後続の非露光されたレジスト膜６２−２のエッチン
グの時にエッチングマスク層として作用する。Ｏ2 ＲＩ
Ｅ法により非露光されたレジスト膜６２−２をエッチン
グする（ｅ）。
リコンが露光されたレジスト膜６２−１の表面内に拡散
され、エッチングされた露光レジスト膜６２−１の表面
にシリ化層６７を形成する。このシリ化層６７は、シリ
コン含有層であり、Ｏ2 ＲＩＥに対する耐性を有するの
で、後続の非露光されたレジスト膜６２−２のエッチン
グの時にエッチングマスク層として作用する。Ｏ2 ＲＩ
Ｅ法により非露光されたレジスト膜６２−２をエッチン
グする（ｅ）。
【００３５】この時、シリコン含有層であるシリ化層６
７は、ドライ現像の時に酸化膜に変化する。最終的に、
酸化膜に変化されたシリ化層６７を除去すると、レジス
トパターン６２′を得る（ｆ）。得られたレジストパタ
ーン６２′は、１次難溶層６３の厚さだけ最小の深さに
ウェットエッチングされるので、アルカリ表面処理によ
る上面突出の発生が防止され、シリ化層６７の厚さによ
る線幅の変化も防止されて、急峻な勾配を有する垂直輪
郭を有する。
７は、ドライ現像の時に酸化膜に変化する。最終的に、
酸化膜に変化されたシリ化層６７を除去すると、レジス
トパターン６２′を得る（ｆ）。得られたレジストパタ
ーン６２′は、１次難溶層６３の厚さだけ最小の深さに
ウェットエッチングされるので、アルカリ表面処理によ
る上面突出の発生が防止され、シリ化層６７の厚さによ
る線幅の変化も防止されて、急峻な勾配を有する垂直輪
郭を有する。
【００３６】図６（ａ）〜（ｆ）は、本発明の第２実施
例による微細レジストパターン形成工程図である。図６
を参照すれば、第２実施例はそのプロセスが図５の第１
実施例と同様である。但し、第１実施例ではポジティブ
有機質単層レジスト膜を用いているのに対して、第２実
施例ではネガティブ有機質単層レジスト膜を用いた点の
みが異なっている。したがって、第２実施例では、露光
後、非露光レジスト膜７２−２に潜在イメージパターン
７５が形成され（ｂ）、潜在イメージパターン７５が形
成されない露光レジスト膜７２−１は、後続のドライエ
ッチングプロセスの時に除去されるべき部分である。
例による微細レジストパターン形成工程図である。図６
を参照すれば、第２実施例はそのプロセスが図５の第１
実施例と同様である。但し、第１実施例ではポジティブ
有機質単層レジスト膜を用いているのに対して、第２実
施例ではネガティブ有機質単層レジスト膜を用いた点の
みが異なっている。したがって、第２実施例では、露光
後、非露光レジスト膜７２−２に潜在イメージパターン
７５が形成され（ｂ）、潜在イメージパターン７５が形
成されない露光レジスト膜７２−１は、後続のドライエ
ッチングプロセスの時に除去されるべき部分である。
【００３７】第２実施例においては、現像プロセスの
時、非露光レジスト膜７２−２の表面に２次難溶層７６
が形成され（ｃ）、シリ化プロセスを行うと、非露光レ
ジスト膜７２−２の表面にシリ化層７７が形成される
（ｄ）。
時、非露光レジスト膜７２−２の表面に２次難溶層７６
が形成され（ｃ）、シリ化プロセスを行うと、非露光レ
ジスト膜７２−２の表面にシリ化層７７が形成される
（ｄ）。
【００３８】この時、非露光レジスト膜７２−２のエッ
チング時、エッチングの深さは全レジスト膜７２の厚さ
の１／４以下にする。そのため、Ｏ2 ＲＩＥ法により露
光されたレジスト膜７２−１を除去し（ｅ）、レジスト
パターン７２′を形成する（ｆ）。この第２実施例でも
図示のように急峻な勾配のプロファイルを有するレジス
トパターン７２が得られる。
チング時、エッチングの深さは全レジスト膜７２の厚さ
の１／４以下にする。そのため、Ｏ2 ＲＩＥ法により露
光されたレジスト膜７２−１を除去し（ｅ）、レジスト
パターン７２′を形成する（ｆ）。この第２実施例でも
図示のように急峻な勾配のプロファイルを有するレジス
トパターン７２が得られる。
【００３９】
【発明の効果】上記したような本発明によれば、アルカ
リ処理後、シリ化プロセスを行うことにより、アルカリ
処理によるレジストパターンの上面部の突出の発生を防
止して、エッチングプロファイルが改善でき、しかも、
シリ化層による線幅の変化を防止して、高精度のレジス
トパターンが得られる。これにより、解像度を向上させ
ることができる。また、急峻な勾配のレジストプロファ
イルが得られるので、エッチング臨界寸法バイアスを減
少させる事ができる。また、レジスト現像の時、大部分
をドライ現像で進行しているので、レジストパターンの
定在波効果を除去する事ができる。
リ処理後、シリ化プロセスを行うことにより、アルカリ
処理によるレジストパターンの上面部の突出の発生を防
止して、エッチングプロファイルが改善でき、しかも、
シリ化層による線幅の変化を防止して、高精度のレジス
トパターンが得られる。これにより、解像度を向上させ
ることができる。また、急峻な勾配のレジストプロファ
イルが得られるので、エッチング臨界寸法バイアスを減
少させる事ができる。また、レジスト現像の時、大部分
をドライ現像で進行しているので、レジストパターンの
定在波効果を除去する事ができる。
【図１】 従来の薄膜のシリ化層を用いた微細レジスト
パターン形成工程図。
パターン形成工程図。
【図２】 従来の厚膜のシリ化層を用いた微細レジスト
パターン形成工程図。
パターン形成工程図。
【図３】 従来のアルカリ表面処理を用いた微細レジス
トパターン形成工程図。
トパターン形成工程図。
【図４】 従来のコンタクトホール形成時のレジストパ
ターンの断面図。
ターンの断面図。
【図５】 本発明の第１実施例による微細レジストパタ
ーン形成工程図。
ーン形成工程図。
【図６】 本発明の第２実施例による微細レジストパタ
ーン形成工程図。
ーン形成工程図。
６１，７１…シリコン基板、６２，７２…レジスト膜、
６３，７３…１次難溶層、６４，７４…露光用マスク、
６５，７５…潜在イメージパターン、６６，７６…２次
難溶層、６７，７７…シリ化層、６８，７８…酸化膜、
６２′，７２′…レジストパターン。
６３，７３…１次難溶層、６４，７４…露光用マスク、
６５，７５…潜在イメージパターン、６６，７６…２次
難溶層、６７，７７…シリ化層、６８，７８…酸化膜、
６２′，７２′…レジストパターン。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/027 7352−4Ｍ Ｈ０１Ｌ 21/30 ５６８ (72)発明者 ゴム・ジン・パク 大韓民国・インチョン−シ・ブク−グ・ガ ルサン−ドン・パンダアパートメント １ −405
Claims (23)
- 【請求項１】 シリコン基板（６１）上にレジスト膜
（６２）を塗布するステップと、 上記塗布されたレジスト膜（６２）をアルカリ溶液で表
面処理して、１次難溶層（６３）を形成するステップ
と、 露光用マスク（６４）を用いてレジスト膜（６２）を露
光させ、露光された部分（６２−１）に潜在イメージパ
ターン（６５）を形成するステップと、 上記露光されたレジスト膜（６２−１）を一定の深さだ
け選択的にエッチングして、非露光レジスト膜（６２−
２）との表面段差を形成するステップと、 シリ化工程を行って、上記エッチングされた露光レジス
ト膜（６２−１）の表面にシリ化層（６７）を形成する
ステップと、 上記非露光レジスト膜（６２−２）をエッチングするス
テップと、 上記シリ化層（６７）を除去して、レジストパターン
（６２′）を形成するステップとを含むことを特徴とす
る微細レジストパターン形成方法。 - 【請求項２】 上記レジスト膜（６２）は、紫外線（Ｕ
Ｖ）、遠紫外線（ＤＵＶ）、電子ビーム、及びＸ線など
に感光するレジスト膜であることを特徴とする請求項１
に記載の微細レジストパターン形成方法。 - 【請求項３】 上記レジスト膜（６２）は、ポジティブ
有機質レジスト膜であることを特徴とする請求項２に記
載の微細レジストパターン形成方法。 - 【請求項４】 表面処理用アルカリ溶液として、ＴＭＡ
Ｈを使用することを特徴とする請求項１に記載の微細レ
ジストパターン形成方法。 - 【請求項５】 上記露光されたレジスト膜（６２−１）
は、上記レジストパターン（６２′）に上面突出が生じ
ない表面段差を有するように、最小深さにエッチングさ
れることを特徴とする請求項１に記載の微細レジストパ
ターン形成方法。 - 【請求項６】 上記露光されたレジスト膜（６２−１）
のエッチング時、ウェットエッチング法を用いることを
特徴とする請求項５に記載の微細レジストパターン形成
方法。 - 【請求項７】 上記露光されたレジスト膜（６２−１）
のエッチング時、アルカリ溶液を用いることを特徴とす
る請求項６に記載の微細レジストパターン形成方法。 - 【請求項８】 上記露光されたレジスト膜（６２−１）
のエッチング深さは、上記１次難溶層（６３）の厚さと
同一であることを特徴とする請求項５に記載の微細レジ
ストパターン形成方法。 - 【請求項９】 上記露光されたレジスト膜（６２−１）
のエッチング深さは、全レジスト膜（６２）の厚さの１
／２を超えないことを特徴とする請求項８に記載の微細
レジストパターン形成方法。 - 【請求項１０】 上記シリ化工程は、ＨＭＤＳを用いる
ことにより、上記露光レジスト膜（６２−１）を表面処
理することを特徴とする請求項１に記載の微細レジスト
パターン形成方法。 - 【請求項１１】 上記非露光されたレジスト膜（６２−
２）のエッチング時、Ｏ2 ＲＩＥ法を用いることを特徴
とする請求項１に記載の微細レジストパターン形成方
法。 - 【請求項１２】 上記シリ化層（６７）は、シリコン含
有層であることを特徴とする請求項１に記載の微細レジ
ストパターン形成方法。 - 【請求項１３】 上記シリ化層（６７）は、上記非露光
されたレジスト膜（６２−２）のエッチング時、酸化膜
に変化することを特徴とする請求項１２に記載の微細レ
ジストパターン形成方法。 - 【請求項１４】 上記シリ化層（６７）は、Ｏ2 ＲＩＥ
に対する抵抗性を有して、上記非露光レジスト膜（６２
−２）のエッチング時、エッチングマスク層として作用
することを特徴とする請求項１３に記載の微細レジスト
パターン形成方法。 - 【請求項１５】 シリコン基板（７１）上にレジスト膜
（７２）を塗布するステップと、 上記塗布されたレジスト膜（７２）をアルカリ溶液で表
面処理して、１次難溶層（７３）を形成するステップ
と、 露光用マスク（７４）を用いて上記レジスト膜（７２）
を露光させ、非露光部分（７２−２）に潜在イメージパ
ターン（７５）を形成するステップと、 上記非露光レジスト膜（７２−２）を一定の深さだけ選
択的にエッチングして、露光されたレジスト膜（７２−
１）との表面段差を形成するステップと、 シリ化工程を行って、上記エッチングされた非露光レジ
スト膜（７２−２）の表面にシリ化層（７７）を形成す
るステップと、 上記露光レジスト膜（７２−１）をエッチングして除去
するステップと、 上記シリ化層（７７）を除去して、レジストパターン
（７２′）を形成するステップとを含むことを特徴とす
る微細レジストパターン形成方法。 - 【請求項１６】 上記レジスト膜（７２）は、紫外線、
遠紫外線、電子ビーム、及びＸ線などに感光されること
を特徴とする請求項１５に記載の微細レジストパターン
形成方法。 - 【請求項１７】 上記レジスト膜（７２）は、ネガティ
ブ有機質レジスト膜であることを特徴とする請求項１６
に記載の微細レジストパターン形成方法。 - 【請求項１８】 表面処理用アルカリ溶液としては、Ｔ
ＭＡＨを使用することを特徴とする請求項１５に記載の
微細レジストパターン形成方法。 - 【請求項１９】 上記非露光されたレジスト膜（７２−
２）は、上記レジストパターン（７２′）に上面突出が
生じない表面段差を有するように、最小深さにエッチン
グされることを特徴とする請求項１５に記載の微細レジ
ストパターン形成方法。 - 【請求項２０】 上記非露光されたレジスト膜（７２−
２）のエッチング深さは、全レジスト膜（７２）の厚さ
の１／４にすることを特徴とする請求項１９に記載の微
細レジストパターン形成方法。 - 【請求項２１】 上記シリ化工程は、ＨＭＤＳを用いる
ことにより、上記非露光レジスト膜（７２−２）を表面
処理することを特徴とする請求項１５に記載の微細レジ
ストパターン形成方法。 - 【請求項２２】 上記露光されたレジスト膜（７２−
１）を、Ｏ2 ＲＩＥ法によりエッチングすることを特徴
とする請求項１５に記載の微細レジストパターン形成方
法。 - 【請求項２３】 上記シリ化層（７７）は、上記露光レ
ジスト膜（７２−１）のエッチング時、エッチングマス
ク層として作用することを特徴とする請求項２２に記載
の微細レジストパターン形成方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR94000623A KR970002427B1 (en) | 1994-01-14 | 1994-01-14 | Fine patterning method of photoresist film |
| KR623/1994 | 1994-01-14 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07219237A true JPH07219237A (ja) | 1995-08-18 |
| JP2764542B2 JP2764542B2 (ja) | 1998-06-11 |
Family
ID=19375672
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6210785A Expired - Fee Related JP2764542B2 (ja) | 1994-01-14 | 1994-08-12 | 微細レジストパターン形成方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5525192A (ja) |
| JP (1) | JP2764542B2 (ja) |
| KR (1) | KR970002427B1 (ja) |
| DE (1) | DE4410505C2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2022261216A1 (en) * | 2021-06-09 | 2022-12-15 | Applied Materials, Inc. | Etching of alkali metal compounds |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2996127B2 (ja) * | 1995-02-17 | 1999-12-27 | 日本電気株式会社 | パターン形成方法 |
| KR0157928B1 (ko) * | 1995-12-27 | 1998-12-15 | 문정환 | 자체 접합형 아웃-리거 위상반전마스크 제조방법 |
| KR0184158B1 (ko) * | 1996-07-13 | 1999-04-15 | 문정환 | 반도체장치의 자기 정합정 금속 배선 형성 방법 |
| US5773367A (en) * | 1996-09-06 | 1998-06-30 | Integrated Device Technology, Inc. | High throughput planarization etch process for interlayer oxide films between metals and pre-metals |
| US5858621A (en) * | 1997-01-22 | 1999-01-12 | Taiwan Semiconductor Manufacturing Company, Ltd. | Bi-layer silylation process using anti-reflective-coatings (ARC) for making distortion-free submicrometer photoresist patterns |
| US5906911A (en) * | 1997-03-28 | 1999-05-25 | International Business Machines Corporation | Process of forming a dual damascene structure in a single photoresist film |
| US5922516A (en) * | 1997-06-04 | 1999-07-13 | Taiwan Semiconductor Manufacturing Company, Ltd. | Bi-layer silylation process |
| US6069077A (en) * | 1997-07-07 | 2000-05-30 | Vanguard International Semiconductor Corporation | UV resist curing as an indirect means to increase SiN corner selectivity on self-aligned contact etching process |
| JP3087726B2 (ja) * | 1998-05-25 | 2000-09-11 | 日本電気株式会社 | 半導体装置の製造プロセスにおけるパターニング方法 |
| KR100319165B1 (ko) * | 1998-08-20 | 2002-05-09 | 박종섭 | 반도체 소자의 미세패턴 제조방법 |
| JP2000077317A (ja) * | 1998-09-03 | 2000-03-14 | Sony Corp | レジストパターン形成方法 |
| US6465156B1 (en) * | 1999-10-21 | 2002-10-15 | Advanced Micro Devices, Inc. | Method for mitigating formation of silicon grass |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0247659A (ja) * | 1988-08-09 | 1990-02-16 | Toshiba Corp | パターン形成方法 |
| JPH04124667A (ja) * | 1990-09-14 | 1992-04-24 | Fujitsu Ltd | 半導体装置の製造方法 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0096096B1 (de) * | 1982-06-14 | 1987-09-16 | Ibm Deutschland Gmbh | Verfahren zur Einstellung des Kantenwinkels in Polysilicium |
| EP0238690B1 (en) * | 1986-03-27 | 1991-11-06 | International Business Machines Corporation | Process for forming sidewalls |
| JPS63316429A (ja) * | 1987-06-18 | 1988-12-23 | Toshiba Corp | 微細パタ−ンの形成方法 |
| KR890007398A (ko) * | 1987-10-29 | 1989-06-19 | 다니이 아끼오 | 패턴 형성방법 |
| US4882008A (en) * | 1988-07-08 | 1989-11-21 | Texas Instruments Incorporated | Dry development of photoresist |
| US5094936A (en) * | 1988-09-16 | 1992-03-10 | Texas Instruments Incorporated | High pressure photoresist silylation process and apparatus |
| US4978594A (en) * | 1988-10-17 | 1990-12-18 | International Business Machines Corporation | Fluorine-containing base layer for multi-layer resist processes |
| US5262282A (en) * | 1989-06-22 | 1993-11-16 | Kabushiki Kaisha Toshiba | Pattern forming method |
| JPH05142788A (ja) * | 1991-05-21 | 1993-06-11 | Mitsubishi Electric Corp | レジストパターンの形成方法 |
| US5322764A (en) * | 1991-05-21 | 1994-06-21 | Mitsubishi Denki Kabushiki Kaisha | Method for forming a patterned resist |
| KR0170253B1 (ko) * | 1992-11-18 | 1999-03-20 | 김광호 | 실리레이션을 이용한 사진식각방법 |
-
1994
- 1994-01-14 KR KR94000623A patent/KR970002427B1/ko not_active IP Right Cessation
- 1994-02-23 US US08/200,769 patent/US5525192A/en not_active Expired - Lifetime
- 1994-03-25 DE DE4410505A patent/DE4410505C2/de not_active Expired - Fee Related
- 1994-08-12 JP JP6210785A patent/JP2764542B2/ja not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0247659A (ja) * | 1988-08-09 | 1990-02-16 | Toshiba Corp | パターン形成方法 |
| JPH04124667A (ja) * | 1990-09-14 | 1992-04-24 | Fujitsu Ltd | 半導体装置の製造方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2022261216A1 (en) * | 2021-06-09 | 2022-12-15 | Applied Materials, Inc. | Etching of alkali metal compounds |
| US11926903B2 (en) | 2021-06-09 | 2024-03-12 | Applied Materials, Inc. | Etching of alkali metal compounds |
Also Published As
| Publication number | Publication date |
|---|---|
| US5525192A (en) | 1996-06-11 |
| DE4410505C2 (de) | 1995-11-02 |
| JP2764542B2 (ja) | 1998-06-11 |
| KR970002427B1 (en) | 1997-03-05 |
| DE4410505A1 (de) | 1995-07-20 |
| KR950024275A (ko) | 1995-08-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6514672B2 (en) | Dry development process for a bi-layer resist system | |
| JP3355239B2 (ja) | パターンの形成方法 | |
| US7341939B2 (en) | Method for patterning micro features by using developable bottom anti-reflection coating | |
| JP3050965B2 (ja) | レジストパタンの形成方法 | |
| JP2764542B2 (ja) | 微細レジストパターン形成方法 | |
| JP3119021B2 (ja) | 半導体装置のコンタクトホール形成方法 | |
| JP3036500B2 (ja) | フォトレジストパターン形成方法及び半導体基板 | |
| KR0179339B1 (ko) | 감광막패턴 형성방법 | |
| JP2595886B2 (ja) | 半導体装置の製造方法 | |
| KR900004967B1 (ko) | 반도체 장치의 막식각방법 | |
| KR950004977B1 (ko) | 반도체 소자의 감광막 미세 패턴 형성방법 | |
| JP2712407B2 (ja) | ２層フォトレジストを用いた微細パターンの形成方法 | |
| KR950014944B1 (ko) | 감광막패턴 형성방법 | |
| KR100284026B1 (ko) | 실릴레이션을이용한미세패턴형성방법 | |
| KR100464654B1 (ko) | 반도체소자의 콘택홀 형성방법 | |
| JP2647011B2 (ja) | レジストパターンの形成方法 | |
| JPH0831726A (ja) | フォトレジストパターンの形成方法 | |
| JPS6156867B2 (ja) | ||
| JP2713061B2 (ja) | レジストパターンの形成方法 | |
| JPS5950053B2 (ja) | 写真蝕刻方法 | |
| JP3149601B2 (ja) | 半導体装置のコンタクトホール形成方法 | |
| JP2808746B2 (ja) | 半導体装置の製造方法 | |
| KR20000045425A (ko) | 반도체 소자의 미세패턴 형성방법 | |
| KR970008268B1 (ko) | 감광막의 미세패턴 형성방법 | |
| KR100209366B1 (ko) | 반도체 소자의 미세패턴 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090403 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090403 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100403 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100403 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110403 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110403 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120403 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130403 Year of fee payment: 15 |
|
| LAPS | Cancellation because of no payment of annual fees |