JP2808746B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2808746B2 JP2808746B2 JP1294543A JP29454389A JP2808746B2 JP 2808746 B2 JP2808746 B2 JP 2808746B2 JP 1294543 A JP1294543 A JP 1294543A JP 29454389 A JP29454389 A JP 29454389A JP 2808746 B2 JP2808746 B2 JP 2808746B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- resist film
- pattern
- exposure
- resist
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Description
【発明の詳細な説明】 〔概 要〕 基板にレジストを塗布しそのレジスト膜にパターンを
露光する工程を含む半導体装置の製造方法に関し、 前記工程において基板の表面に凹凸を有する場合を対
象に、レジスト膜の感光領域を露光パターンに合致させ
る方法の提供を目的とし、 前記基板の表面に凹凸を有する場合は、前記レジスト
膜の膜厚を前記凹凸の凹部において露光のEthが極小と
なる膜厚にして、その凹部の膜厚に整合させた露光エネ
ルギで露光するように構成する。
露光する工程を含む半導体装置の製造方法に関し、 前記工程において基板の表面に凹凸を有する場合を対
象に、レジスト膜の感光領域を露光パターンに合致させ
る方法の提供を目的とし、 前記基板の表面に凹凸を有する場合は、前記レジスト
膜の膜厚を前記凹凸の凹部において露光のEthが極小と
なる膜厚にして、その凹部の膜厚に整合させた露光エネ
ルギで露光するように構成する。
本発明は、基板にレジストを塗布しそのレジスト膜に
パターンを露光する工程を含む半導体装置の製造方法に
係り、特に、前記工程において基板の表面に凹凸を有す
る場合の方法に関する。
パターンを露光する工程を含む半導体装置の製造方法に
係り、特に、前記工程において基板の表面に凹凸を有す
る場合の方法に関する。
半導体装置の製造に用いられるホトリソグラフィで
は、基板加工のマスクとするレジストパターンの形成の
ために、基板にレジストを塗布しそのレジスト膜にパタ
ーンを露光する工程がある。
は、基板加工のマスクとするレジストパターンの形成の
ために、基板にレジストを塗布しそのレジスト膜にパタ
ーンを露光する工程がある。
その工程は、形成されるレジストパターンの抜き部分
が露光パターンと合致するように、レジスト膜の感光領
域を露光パターンに合致させることが重要である。この
ことは、前工程の結果として基板の表面に凹凸を有する
際にも同様である。
が露光パターンと合致するように、レジスト膜の感光領
域を露光パターンに合致させることが重要である。この
ことは、前工程の結果として基板の表面に凹凸を有する
際にも同様である。
それは、高集積化によりパターンが微細化された半導
体装置に対して、所期の特性を確保するために必要なも
のである。
体装置に対して、所期の特性を確保するために必要なも
のである。
基板に塗布されたレジスト膜にパターンを露光する
際、適正な露光を行うためには露光エネルギをレジスト
膜の膜厚に整合させる必要があり、その露光エネルギの
大きさは、周知のように、レジスト膜の膜厚によって定
まるEthに所定の係数を生じた値である。
際、適正な露光を行うためには露光エネルギをレジスト
膜の膜厚に整合させる必要があり、その露光エネルギの
大きさは、周知のように、レジスト膜の膜厚によって定
まるEthに所定の係数を生じた値である。
Ethは、Bare即ち加工前のSi基板に塗布され露光され
たレジスト膜の比較的広い感光領域が、現像により完全
に除去されるための最小露光エネルギであって、レジス
ト膜厚により変化し第２図のように全体として漸増する
sin波状の特性を示す。その極大点は、露光光のレジス
ト膜内における定在波の節がレジスト膜表面にきたとこ
ろであり、極小点は、その定在波の腹がレジスト膜表面
にきたところである。そして隣接する極大点と極小点の
間のエネルギ差は凡そ20％程度である。
たレジスト膜の比較的広い感光領域が、現像により完全
に除去されるための最小露光エネルギであって、レジス
ト膜厚により変化し第２図のように全体として漸増する
sin波状の特性を示す。その極大点は、露光光のレジス
ト膜内における定在波の節がレジスト膜表面にきたとこ
ろであり、極小点は、その定在波の腹がレジスト膜表面
にきたところである。そして隣接する極大点と極小点の
間のエネルギ差は凡そ20％程度である。
そして従来は、基板の表面に凹凸の有無にかかわりな
く、レジスト膜をEthが極大となる膜厚にしてパターン
を露光している。
く、レジスト膜をEthが極大となる膜厚にしてパターン
を露光している。
第３図は、基板の表面に凹凸を有する際の従来例を説
明する側断面図であり、基板の凹部に紙面と垂直な帯状
のパターンを有するレジストパターンを形成するための
場合を示す。
明する側断面図であり、基板の凹部に紙面と垂直な帯状
のパターンを有するレジストパターンを形成するための
場合を示す。
同図において、１は基板、２はレジスト膜、３は露光
光、４は感光領域、５は反射光、である。
光、４は感光領域、５は反射光、である。
レジスト膜２は、基板１にスピン塗布したもので、基
板１の凸部上でEthが極大となる膜厚t1＝1.18μｍにし
てある。このため、凸部上の膜厚はt1よりも大きくな
り、そこのEthは凸部におけるEthよりも小さい。
板１の凸部上でEthが極大となる膜厚t1＝1.18μｍにし
てある。このため、凸部上の膜厚はt1よりも大きくな
り、そこのEthは凸部におけるEthよりも小さい。
露光光３は、不図示のホトマスクまたはレチクルを通
ってパターン化されたもので、前記レジストパターンを
形成するためにレジスト膜２のそこから除去すべき領域
を膜厚t1に整合させたエネルギで照射して、レジスト膜
２のその領域を感光領域４にさせる。
ってパターン化されたもので、前記レジストパターンを
形成するためにレジスト膜２のそこから除去すべき領域
を膜厚t1に整合させたエネルギで照射して、レジスト膜
２のその領域を感光領域４にさせる。
従って、後工程の現像により感光領域４が除去されて
所望のレジストパターンが形成される筈である。
所望のレジストパターンが形成される筈である。
しかしながらこのパターンの露光では、露光光３の基
板１凹凸段差部での反射により凹部に向けた横方向の反
射光５があり、この反射光５が強くなると感光領域４が
露光パターンよりも広がってくる。
板１凹凸段差部での反射により凹部に向けた横方向の反
射光５があり、この反射光５が強くなると感光領域４が
露光パターンよりも広がってくる。
そして上記従来例では、レジスト膜２の基板１凹部に
おけるEthが凸部におけるEthよりも小さくなっており、
然も露光エネルギが凸部の膜厚t1に整合されていること
から、反射光５が凹部のレジスト膜２に対し強くなって
感光領域４の前記広がりが大きくなり、その結果として
レジストパターンのパターン幅が狭くなり、所望のレジ
ストパターンが形成され得なくなる問題がある。それ
は、製造する半導体装置の特性確保を困難にさせる。
おけるEthが凸部におけるEthよりも小さくなっており、
然も露光エネルギが凸部の膜厚t1に整合されていること
から、反射光５が凹部のレジスト膜２に対し強くなって
感光領域４の前記広がりが大きくなり、その結果として
レジストパターンのパターン幅が狭くなり、所望のレジ
ストパターンが形成され得なくなる問題がある。それ
は、製造する半導体装置の特性確保を困難にさせる。
なお、基板の表面が平坦な際には、このような問題を
起こすことがない。
起こすことがない。
そこで本発明は、基板にレジストを塗布しそのレジス
ト膜にパターンを露光する工程を含む半導体装置の製造
方法に関し、前記工程において基板の表面に凹凸を有す
る場合を対象に、レジスト膜の感光領域を露光パターン
に合致させる方法の提供を目的とする。
ト膜にパターンを露光する工程を含む半導体装置の製造
方法に関し、前記工程において基板の表面に凹凸を有す
る場合を対象に、レジスト膜の感光領域を露光パターン
に合致させる方法の提供を目的とする。
上記目的は、基板にレジストを塗布しそのレジスト膜
にパターンを露光する工程を含んで半導体装置を製造す
るに際して、前記基板の表面に凹凸を有する場合は、前
記レジスト膜の膜厚を前記凹凸の凹部において露光のEt
hが極小となる膜厚にして、その凹部の膜厚に整合させ
た露光エネルギで露光する本発明の製造方法によって達
成される。
にパターンを露光する工程を含んで半導体装置を製造す
るに際して、前記基板の表面に凹凸を有する場合は、前
記レジスト膜の膜厚を前記凹凸の凹部において露光のEt
hが極小となる膜厚にして、その凹部の膜厚に整合させ
た露光エネルギで露光する本発明の製造方法によって達
成される。
従来の方法でレジスト膜の感光領域が露光パターンよ
りも大きく広がるのは、基板の凹凸によりその凹部に向
けた前記横方向の反射光が発生し、その反射光の照射を
受けながら感光領域の境界ができる凹部のEthが、露光
エネルギの整合をとる凸部のEthよりも小さくなってい
ることに起因している。
りも大きく広がるのは、基板の凹凸によりその凹部に向
けた前記横方向の反射光が発生し、その反射光の照射を
受けながら感光領域の境界ができる凹部のEthが、露光
エネルギの整合をとる凸部のEthよりも小さくなってい
ることに起因している。
これに対して本発明の構成は、レジスト膜における基
板凹部のEthを極小にし、且つ露光エネルギをその凹部
の膜厚に整合させているので、その凹部にくる感光領域
の境界は、前記反射光を受けてもその反射光が弱いもの
となり、露光パターンから殆ど広がることがない。
板凹部のEthを極小にし、且つ露光エネルギをその凹部
の膜厚に整合させているので、その凹部にくる感光領域
の境界は、前記反射光を受けてもその反射光が弱いもの
となり、露光パターンから殆ど広がることがない。
かくして、レジスト膜の感光領域が露光パターンにほ
ぼ合致するようになる。
ぼ合致するようになる。
以下本発明の実施例について第１図の側断面図を用い
て説明する。全図を通し同一符号は同一対象物を示す。
て説明する。全図を通し同一符号は同一対象物を示す。
第１図に示す実施例は、第３図で述べた従来例に本発
明を適用したものである。
明を適用したものである。
基板１は、表面がポリSiで凹凸の段差寸法が0.2μｍ
である。
である。
レジスト膜２は、基板１上にスピン塗布したもので、
基板１の凹部上でEthが極小になる膜厚t2＝1.23μｍに
してある。レジスト膜２の表面は基板１の段差部上でな
だらかに傾斜して凸部で盛り上がり、凸部上の膜厚t3は
t3＝t2−0.02μｍ程度である。
基板１の凹部上でEthが極小になる膜厚t2＝1.23μｍに
してある。レジスト膜２の表面は基板１の段差部上でな
だらかに傾斜して凸部で盛り上がり、凸部上の膜厚t3は
t3＝t2−0.02μｍ程度である。
露光光３は、従来例と同じく、不図示のホトマスクま
たはレチクルを通ってパターン化されたもので、従来例
で期待したレジストパターンを形成するためにレジスト
膜２のそこから除去すべき領域を照射する。但し露光エ
ネルギを膜厚t2に整合させてあり、その露光でレジスト
膜２の前記照射領域を感光領域４にさせる。
たはレチクルを通ってパターン化されたもので、従来例
で期待したレジストパターンを形成するためにレジスト
膜２のそこから除去すべき領域を照射する。但し露光エ
ネルギを膜厚t2に整合させてあり、その露光でレジスト
膜２の前記照射領域を感光領域４にさせる。
図における露光光３は、パターン化されて中央のもの
とその両側のものとの三つが示されており、中央のもの
による照射領域の幅及びその両側の非照射領域の幅は、
それぞれが１μｍ以下の所定寸法である。即ちここで
は、基板１の凹部上の前記非照射領域の部分にその非照
射領域の幅を有するレジストパターンが形成されること
を期待している。
とその両側のものとの三つが示されており、中央のもの
による照射領域の幅及びその両側の非照射領域の幅は、
それぞれが１μｍ以下の所定寸法である。即ちここで
は、基板１の凹部上の前記非照射領域の部分にその非照
射領域の幅を有するレジストパターンが形成されること
を期待している。
そしてこのようにしたパターンの露光では、露光エネ
ルギをEthが極小になる膜厚t2に整合させてあるため、
先に説明した反射光５が発生してもそれが弱いものとな
り、両側の感光領域４の境界が反射光５を受けても前記
非照射領域に殆ど食い込まないようになる。また、中央
の感光領域４の幅は、露光エネルギの前記整合により中
央の照射領域の幅に良く一致する。
ルギをEthが極小になる膜厚t2に整合させてあるため、
先に説明した反射光５が発生してもそれが弱いものとな
り、両側の感光領域４の境界が反射光５を受けても前記
非照射領域に殆ど食い込まないようになる。また、中央
の感光領域４の幅は、露光エネルギの前記整合により中
央の照射領域の幅に良く一致する。
このことは、後工程の現像により形成されたレジスト
パターンの寸法測定により確認され、前記食い込みの寸
法が0.05μｍ未満である。
パターンの寸法測定により確認され、前記食い込みの寸
法が0.05μｍ未満である。
ちなみに従来例の場合では、この食い込み寸法が約0.
2μｍであった。
2μｍであった。
以上説明したように本発明の構成によれば、基板にレ
ジストを塗布しそのレジスト膜にパターンを露光する工
程を含む半導体装置の製造方法に関し、前記工程におい
て基板の表面に凹凸を有する場合を対象に、レジスト膜
の感光領域を露光パターンに合致させる方法が提供され
て、パターンが微細化された半導体装置に対して所期の
特性確保を容易にさせる効果がある。
ジストを塗布しそのレジスト膜にパターンを露光する工
程を含む半導体装置の製造方法に関し、前記工程におい
て基板の表面に凹凸を有する場合を対象に、レジスト膜
の感光領域を露光パターンに合致させる方法が提供され
て、パターンが微細化された半導体装置に対して所期の
特性確保を容易にさせる効果がある。
第１図は実施例を説明する側断面図、 第２図はEth−レジスト膜厚特性図、 第３図は従来例を説明する側断面図、 である。 図において、 １は基板、 ２はレジスト膜、 ３は露光光、 ４は感光領域、 ５は反射光、 t1〜t3はレジスト膜厚、 である。
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 21/027
Claims (1)
- 【請求項１】基板にレジストを塗布しそのレジスト膜に
パターンを露光する工程を含んで半導体装置を製造する
に際して、 前記基板の表面に凹凸を有する場合は、前記レジスト膜
の膜厚を前記凹凸の凹部において露光の最小露光エネル
ギ（Eth）が極小となる膜厚にして、その凹部の膜厚に
整合させた露光エネルギで露光することを特徴とする半
導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1294543A JP2808746B2 (ja) | 1989-11-13 | 1989-11-13 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1294543A JP2808746B2 (ja) | 1989-11-13 | 1989-11-13 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03154323A JPH03154323A (ja) | 1991-07-02 |
| JP2808746B2 true JP2808746B2 (ja) | 1998-10-08 |
Family
ID=17809148
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1294543A Expired - Lifetime JP2808746B2 (ja) | 1989-11-13 | 1989-11-13 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2808746B2 (ja) |
-
1989
- 1989-11-13 JP JP1294543A patent/JP2808746B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03154323A (ja) | 1991-07-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4403151A (en) | Method of forming patterns | |
| JP3373147B2 (ja) | フォトレジスト膜及びそのパターン形成方法 | |
| JPH07219237A (ja) | 微細レジストパターン形成方法 | |
| JP2808746B2 (ja) | 半導体装置の製造方法 | |
| US4612274A (en) | Electron beam/optical hybrid lithographic resist process in acoustic wave devices | |
| JP3119021B2 (ja) | 半導体装置のコンタクトホール形成方法 | |
| JP2603935B2 (ja) | レジストパターン形成方法 | |
| JP2595886B2 (ja) | 半導体装置の製造方法 | |
| JPH02140914A (ja) | 半導体装置の製造方法 | |
| JPH0477746A (ja) | 化学増幅型レジストのパターン形成方法 | |
| JPH0544169B2 (ja) | ||
| JP3421268B2 (ja) | パターン形成法 | |
| JPS6156867B2 (ja) | ||
| JPS58132926A (ja) | パタ−ン形成方法 | |
| JPH0229657A (ja) | 半導体装置の製造方法 | |
| JPS58219738A (ja) | 半導体装置の製造方法 | |
| JPH0281048A (ja) | パターン形成方法及びその材料 | |
| KR900001271B1 (ko) | 양성 감광성 수지를 이용한 음성패턴 형성방법 | |
| JPH0385544A (ja) | レジストパターン形成方法 | |
| KR0128384B1 (ko) | 포토레지스트 패턴 형성 방법 | |
| GB2245084A (en) | Producing fine lines using two photoresist layers | |
| JP2666420B2 (ja) | 半導体装置の製造方法 | |
| JPS61213846A (ja) | パタ−ン形成方法 | |
| JPH0471331B2 (ja) | ||
| JPH01239928A (ja) | パターン形成方法 |