JP3149601B2 - 半導体装置のコンタクトホール形成方法 - Google Patents
半導体装置のコンタクトホール形成方法Info
- Publication number
- JP3149601B2 JP3149601B2 JP03030093A JP3030093A JP3149601B2 JP 3149601 B2 JP3149601 B2 JP 3149601B2 JP 03030093 A JP03030093 A JP 03030093A JP 3030093 A JP3030093 A JP 3030093A JP 3149601 B2 JP3149601 B2 JP 3149601B2
- Authority
- JP
- Japan
- Prior art keywords
- resist
- contact hole
- pattern
- film
- exposure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Description
【０００１】
【産業上の利用分野】本発明は半導体装置のコンタクト
ホール形成方法に関し、より詳細には半導体集積回路製
造過程のＳｉＯ2 膜をエッチングしてコンタクトホール
を形成する半導体装置のコンタクトホール形成方法に関
する。
ホール形成方法に関し、より詳細には半導体集積回路製
造過程のＳｉＯ2 膜をエッチングしてコンタクトホール
を形成する半導体装置のコンタクトホール形成方法に関
する。
【０００２】
【従来の技術】従来から、半導体装置（半導体集積回
路）の製造において、半導体基板の表面に形成されたＳ
ｉＯ2 膜にコンタクトホールを形成するために、レジス
トにマスクのパターンを転写するフォトリソグラフィ技
術と、パターン形成されたレジストをマスクとしてＳｉ
Ｏ2 膜を加工するエッチング技術とを組み合わせた工程
が採用されている。
路）の製造において、半導体基板の表面に形成されたＳ
ｉＯ2 膜にコンタクトホールを形成するために、レジス
トにマスクのパターンを転写するフォトリソグラフィ技
術と、パターン形成されたレジストをマスクとしてＳｉ
Ｏ2 膜を加工するエッチング技術とを組み合わせた工程
が採用されている。
【０００３】コンタクトホールを形成するための一般的
なフォトリソグラフィ及びエッチング工程を図６に基づ
いて説明する。まず、Ｓｉ基板３１上にＳｉＯ2 膜３２
を形成し、次いで感光性高分子から成るレジスト３３を
塗布し、この後プリベークを行なってレジスト３３中に
含まれる有機溶剤を除去する（図６（ａ））。次に、マ
スクパターン３４を露光によってレジスト３３上に転写
し（図６（ｂ））、その後レジスト３３を現像してマス
クパターン３４に対応するパターンをレジスト３３に形
成する。次に、ポストベークを行ない、レジスト３３中
に含まれる水分を飛ばしてレジスト３３を硬化させ、Ｓ
ｉＯ2 膜３２との密着性を高めておく（図６（ｃ））。
さらに、このレジスト３３をマスクとしてＳｉＯ2 膜３
２に反応性イオンエッチング処理を施し、コンタクトホ
ール３５を形成する（図６（ｄ））。次に、不要となっ
たレジスト３３を溶かして除去する（図６（ｅ））。以
上のように、図６（ａ）〜（ｅ）に示したような５つの
主な工程から一般的なフォトリソグラフィ及びエッチン
グ工程は構成されていた。
なフォトリソグラフィ及びエッチング工程を図６に基づ
いて説明する。まず、Ｓｉ基板３１上にＳｉＯ2 膜３２
を形成し、次いで感光性高分子から成るレジスト３３を
塗布し、この後プリベークを行なってレジスト３３中に
含まれる有機溶剤を除去する（図６（ａ））。次に、マ
スクパターン３４を露光によってレジスト３３上に転写
し（図６（ｂ））、その後レジスト３３を現像してマス
クパターン３４に対応するパターンをレジスト３３に形
成する。次に、ポストベークを行ない、レジスト３３中
に含まれる水分を飛ばしてレジスト３３を硬化させ、Ｓ
ｉＯ2 膜３２との密着性を高めておく（図６（ｃ））。
さらに、このレジスト３３をマスクとしてＳｉＯ2 膜３
２に反応性イオンエッチング処理を施し、コンタクトホ
ール３５を形成する（図６（ｄ））。次に、不要となっ
たレジスト３３を溶かして除去する（図６（ｅ））。以
上のように、図６（ａ）〜（ｅ）に示したような５つの
主な工程から一般的なフォトリソグラフィ及びエッチン
グ工程は構成されていた。
【０００４】
【発明が解決しようとする課題】しかしながら、上記し
た工程においてエッチングする際、矩形形状を有するレ
ジストパターンが１μｍ以下の配線間のスペースやコン
タクトホール径等のエッチングされるべき幅（以下、パ
ターンサイズという）を有していると、イオンがＳｉＯ
2 膜３２まで侵入しにくく、また侵入できても、前記イ
オンとＳｉＯ2 膜３２との反応生成物が開口部から外に
出にくい。このため、エッチング速度が遅くなる。図７
は無限大のパターンサイズにおけるエッチレートを１と
して、パターンサイズと規格化したエッチレートとの関
係を示したグラフである。図７から、１μｍ以下の小さ
なパターンサイズではパターンサイズが小さくなるにし
たがってエッチレートが次第に小さくなることが分か
る。このため、例えば２．０μｍサイズのパターンと、
０．８μｍ及び０．６μｍサイズの小さなパターンとが
１つのレジストパターンに存在する場合、２．０μｍサ
イズのパターンがジャストエッチングされた時点でエッ
チング処理を止めると、０．８μｍ及び０．６μｍサイ
ズのパターンではエッチングが不十分となる。また、
０．６μｍサイズの部分が十分エッチングされるまでエ
ッチング処理を施すと、２．０μｍサイズのパターン部
分ではエッチングが進み過ぎてしまう。
た工程においてエッチングする際、矩形形状を有するレ
ジストパターンが１μｍ以下の配線間のスペースやコン
タクトホール径等のエッチングされるべき幅（以下、パ
ターンサイズという）を有していると、イオンがＳｉＯ
2 膜３２まで侵入しにくく、また侵入できても、前記イ
オンとＳｉＯ2 膜３２との反応生成物が開口部から外に
出にくい。このため、エッチング速度が遅くなる。図７
は無限大のパターンサイズにおけるエッチレートを１と
して、パターンサイズと規格化したエッチレートとの関
係を示したグラフである。図７から、１μｍ以下の小さ
なパターンサイズではパターンサイズが小さくなるにし
たがってエッチレートが次第に小さくなることが分か
る。このため、例えば２．０μｍサイズのパターンと、
０．８μｍ及び０．６μｍサイズの小さなパターンとが
１つのレジストパターンに存在する場合、２．０μｍサ
イズのパターンがジャストエッチングされた時点でエッ
チング処理を止めると、０．８μｍ及び０．６μｍサイ
ズのパターンではエッチングが不十分となる。また、
０．６μｍサイズの部分が十分エッチングされるまでエ
ッチング処理を施すと、２．０μｍサイズのパターン部
分ではエッチングが進み過ぎてしまう。
【０００５】したがって、従来のフォトリソグラフィ及
びエッチング工程においては、上記したいわゆるマイク
ロローディング効果によってエッチング不良が生じ、均
一なエッチングが行なえず、所望のパターンサイズを得
ることができないという課題があった。
びエッチング工程においては、上記したいわゆるマイク
ロローディング効果によってエッチング不良が生じ、均
一なエッチングが行なえず、所望のパターンサイズを得
ることができないという課題があった。
【０００６】本発明はこのような課題に鑑み発明された
ものであって、マイクロローディング効果によるエッチ
ング不良を防止することができ、パターンサイズが１μ
ｍ以下であっても精度の高い所望のパターンを形成する
ことができる半導体装置のコンタクトホール形成方法を
提供することを目的としている。
ものであって、マイクロローディング効果によるエッチ
ング不良を防止することができ、パターンサイズが１μ
ｍ以下であっても精度の高い所望のパターンを形成する
ことができる半導体装置のコンタクトホール形成方法を
提供することを目的としている。
【０００７】
【課題を解決するための手段】上記目的を達成するため
に本発明に係る半導体装置のコンタクトホール形成方法
は、基板上にＳｉＯ2 膜を成膜し、該ＳｉＯ2 膜上にレ
ジストを塗布して該レジストに全面露光及び１μｍ以下
のパターンサイズを有するマスクを用いてマスク露光を
施し、現像して、前記ＳｉＯ 2 膜面に近い部分では該Ｓ
ｉＯ 2 膜面に対して略直角であり、前記レジスト表面に
近づくに従ってなだらかに緩くなっていくテーパ角を有
するレジストパターンを形成することにより、前記Ｓｉ
Ｏ2 膜をエッチングしてコンタクトホールを形成する
際、該コンタクトホールの形状を略矩形形状とすること
を特徴としている。
に本発明に係る半導体装置のコンタクトホール形成方法
は、基板上にＳｉＯ2 膜を成膜し、該ＳｉＯ2 膜上にレ
ジストを塗布して該レジストに全面露光及び１μｍ以下
のパターンサイズを有するマスクを用いてマスク露光を
施し、現像して、前記ＳｉＯ 2 膜面に近い部分では該Ｓ
ｉＯ 2 膜面に対して略直角であり、前記レジスト表面に
近づくに従ってなだらかに緩くなっていくテーパ角を有
するレジストパターンを形成することにより、前記Ｓｉ
Ｏ2 膜をエッチングしてコンタクトホールを形成する
際、該コンタクトホールの形状を略矩形形状とすること
を特徴としている。
【０００８】また、上記記載の半導体装置のコンタクト
ホール形成方法において、全面露光またはマスク露光の
後にＰＥＢ（Post Exposure Bake）処理を施すことを特
徴としている。
ホール形成方法において、全面露光またはマスク露光の
後にＰＥＢ（Post Exposure Bake）処理を施すことを特
徴としている。
【０００９】
【作用】上記した半導体装置のコンタクトホール形成方
法によれば、図１（ａ）〜（ｅ）に示した工程のうちの
フォトリソグラフィ工程において、レジスト１３を塗布
したウエハに露光・現像処理を施してレジストパターン
１３ａを形成する際、全面露光とマスク露光とを組み合
わせて行ない、この後現像処理を施す。
法によれば、図１（ａ）〜（ｅ）に示した工程のうちの
フォトリソグラフィ工程において、レジスト１３を塗布
したウエハに露光・現像処理を施してレジストパターン
１３ａを形成する際、全面露光とマスク露光とを組み合
わせて行ない、この後現像処理を施す。
【００１０】レジスト１３中のインヒビタ（現像抑制
剤）はレジスト１３が露光されることにより分解される
ので、全面露光の強度を調整すればレジスト１３の表面
のみが強く露光され、インヒビタ濃度は小さくなり、現
像可能状態となる。また、深い部分になるにしたがって
露光された光強度が弱まった状態となり、インヒビタ濃
度は大きくなり現像不可能状態となる。つまり、前記全
面露光後のインヒビタ濃度はレジスト１３の表面から深
くなるにつれて大きくなるという濃度分布を示す。
剤）はレジスト１３が露光されることにより分解される
ので、全面露光の強度を調整すればレジスト１３の表面
のみが強く露光され、インヒビタ濃度は小さくなり、現
像可能状態となる。また、深い部分になるにしたがって
露光された光強度が弱まった状態となり、インヒビタ濃
度は大きくなり現像不可能状態となる。つまり、前記全
面露光後のインヒビタ濃度はレジスト１３の表面から深
くなるにつれて大きくなるという濃度分布を示す。
【００１１】この状態から、１μｍ以下のパターンサイ
ズを有するマスク１４を用いてマスク露光を行なうと、
マスク露光では開口部のみから光がレジスト１３に照射
され、前記開口部における光強度分布は表面部に近いほ
ど現像により溶解可能な状態が大きく拡がった状態とな
る。この後現像を行なうと、１μｍ以下のパターンサイ
ズで、かつＳｉＯ 2 膜１２面に近い部分ではＳｉＯ 2 膜
１２面に対して略直角であり、レジスト１３の表面に近
づくに従ってなだらかに緩くなっていくテーパ角を有す
るレジストパターン１３ａが形成されることとなる。
ズを有するマスク１４を用いてマスク露光を行なうと、
マスク露光では開口部のみから光がレジスト１３に照射
され、前記開口部における光強度分布は表面部に近いほ
ど現像により溶解可能な状態が大きく拡がった状態とな
る。この後現像を行なうと、１μｍ以下のパターンサイ
ズで、かつＳｉＯ 2 膜１２面に近い部分ではＳｉＯ 2 膜
１２面に対して略直角であり、レジスト１３の表面に近
づくに従ってなだらかに緩くなっていくテーパ角を有す
るレジストパターン１３ａが形成されることとなる。
【００１２】さらに、１μｍ以下のパターンサイズで、
かつＳｉＯ 2 膜１２面に近い部分ではＳｉＯ 2 膜１２面
に対して略直角であり、レジスト１３の表面に近づくに
従ってなだらかに緩くなっていくテーパ角を有するレジ
ストパターン１３ａを用いてＳｉＯ2 膜１２に反応性イ
オンエッチング処理を施すと、レジスト１３の開口部が
なだらかに広がっているため、イオンがＳｉＯ2 膜１２
まで侵入しやすくなり、前記イオンとＳｉＯ2 膜１２と
の反応生成物も前記開口部から外に出やすくなる。この
ため、マイクロローディング効果の影響によるエッチン
グ不良が防止され、エッチレートの低下が抑制されるこ
ととなる。つまり、パターンサイズが小さくなっても均
一で確実なエッチングが行なわれるようになり、パター
ン形成の精度が高くなり、所望の微細なパターン形成が
可能となる。従って、パターンサイズが小さくなって
も、ＳｉＯ 2 膜１２の形状を略矩形形状にすることがで
きる。
かつＳｉＯ 2 膜１２面に近い部分ではＳｉＯ 2 膜１２面
に対して略直角であり、レジスト１３の表面に近づくに
従ってなだらかに緩くなっていくテーパ角を有するレジ
ストパターン１３ａを用いてＳｉＯ2 膜１２に反応性イ
オンエッチング処理を施すと、レジスト１３の開口部が
なだらかに広がっているため、イオンがＳｉＯ2 膜１２
まで侵入しやすくなり、前記イオンとＳｉＯ2 膜１２と
の反応生成物も前記開口部から外に出やすくなる。この
ため、マイクロローディング効果の影響によるエッチン
グ不良が防止され、エッチレートの低下が抑制されるこ
ととなる。つまり、パターンサイズが小さくなっても均
一で確実なエッチングが行なわれるようになり、パター
ン形成の精度が高くなり、所望の微細なパターン形成が
可能となる。従って、パターンサイズが小さくなって
も、ＳｉＯ 2 膜１２の形状を略矩形形状にすることがで
きる。
【００１３】また、上記記載の半導体装置のコンタクト
ホール形成方法において、露光波長が単一波長の場合、
定在波の影響で下地膜に対して垂直方向にλ／４ｎ
（λ；波長，ｎ；屈折率）周期で光の強度が変化するこ
とによって、レジスト１３の側壁に波状模様が現われる
場合がある（図２（ａ））。しかし前記波状模様も、全
面露光またはマスク露光の後にＰＥＢ処理を施すことに
よって滑らかになり（図２（ｂ））、前記定在波の影響
を緩和することが可能となる。また、前記全面露光及び
前記マスク露光後におけるレジスト１３中のインヒビタ
濃度分布がなだらかになり、線幅の制御が容易となる。
このため、なめらかなテーパ角を有するレジストパター
ン１３ａが形成され、エッチング後のコンタクトホール
１５のパターン制御性が向上することとなる。
ホール形成方法において、露光波長が単一波長の場合、
定在波の影響で下地膜に対して垂直方向にλ／４ｎ
（λ；波長，ｎ；屈折率）周期で光の強度が変化するこ
とによって、レジスト１３の側壁に波状模様が現われる
場合がある（図２（ａ））。しかし前記波状模様も、全
面露光またはマスク露光の後にＰＥＢ処理を施すことに
よって滑らかになり（図２（ｂ））、前記定在波の影響
を緩和することが可能となる。また、前記全面露光及び
前記マスク露光後におけるレジスト１３中のインヒビタ
濃度分布がなだらかになり、線幅の制御が容易となる。
このため、なめらかなテーパ角を有するレジストパター
ン１３ａが形成され、エッチング後のコンタクトホール
１５のパターン制御性が向上することとなる。
【００１４】また、前記マスク露光の前に前記ＰＥＢ処
理を施した場合は、前記マスク露光における光が入射し
易くなるため、マスク露光量を小さく見積もることも可
能となり、またマスク露光時における光の定在波の影響
も緩和されることとなる。
理を施した場合は、前記マスク露光における光が入射し
易くなるため、マスク露光量を小さく見積もることも可
能となり、またマスク露光時における光の定在波の影響
も緩和されることとなる。
【００１５】
【実施例及び比較例】以下、本発明に係る半導体装置の
コンタクトホール形成方法の実施例及び比較例を図面に
基づいて説明する。図１（ａ）〜（ｅ）は実施例に係る
半導体装置のコンタクトホール形成方法を説明するため
の各工程を示した模式的断面図である。
コンタクトホール形成方法の実施例及び比較例を図面に
基づいて説明する。図１（ａ）〜（ｅ）は実施例に係る
半導体装置のコンタクトホール形成方法を説明するため
の各工程を示した模式的断面図である。
【００１６】まず、基板１１上にＳｉＯ2 膜１２を形成
し、次いでＳｉＯ2 膜１２上に感光性高分子から成るレ
ジスト１３を塗布する（図１（ａ））。この後、プリベ
ークを行なってレジスト１３中に含まれる有機溶剤を除
去する。次に、レジスト１３上から全面露光を行ない
（（図１（ｂ））、続いて１μｍ以下のパターンサイズ
を有するマスクパターン１４を用いてステッパーでマス
ク露光を行なう（図１（ｃ））。次にレジスト１３を現
像し、マスクパターン１４に対応するテーパ角を有する
レジストパターン１３ａを形成する（図１（ｄ））。こ
の後、ポストベークを行ない、レジスト１３中に含まれ
る水分を飛ばしてレジスト１３を硬化させ、ＳｉＯ2 膜
１２との密着性を高めておく。さらに、このテーパ角を
有するレジストパターン１３ａをマスクとしてＳｉＯ2
膜１２に反応性イオンエッチング処理を施してコンタク
トホール１５を形成し、不要となったレジストパターン
１３ａを除去する（図１（ｅ））。この際、エッチング
ガスの選択比を選ぶことにより図示したような形状のコ
ンタクトホール１５を得ることができる。
し、次いでＳｉＯ2 膜１２上に感光性高分子から成るレ
ジスト１３を塗布する（図１（ａ））。この後、プリベ
ークを行なってレジスト１３中に含まれる有機溶剤を除
去する。次に、レジスト１３上から全面露光を行ない
（（図１（ｂ））、続いて１μｍ以下のパターンサイズ
を有するマスクパターン１４を用いてステッパーでマス
ク露光を行なう（図１（ｃ））。次にレジスト１３を現
像し、マスクパターン１４に対応するテーパ角を有する
レジストパターン１３ａを形成する（図１（ｄ））。こ
の後、ポストベークを行ない、レジスト１３中に含まれ
る水分を飛ばしてレジスト１３を硬化させ、ＳｉＯ2 膜
１２との密着性を高めておく。さらに、このテーパ角を
有するレジストパターン１３ａをマスクとしてＳｉＯ2
膜１２に反応性イオンエッチング処理を施してコンタク
トホール１５を形成し、不要となったレジストパターン
１３ａを除去する（図１（ｅ））。この際、エッチング
ガスの選択比を選ぶことにより図示したような形状のコ
ンタクトホール１５を得ることができる。
【００１７】上記エッチング処理は、Ｈｅ（３５０scc
m）を希釈ガスとしたＣＦ4 （３０sccm）及びＣＨＦ3
（１０sccm）の混合ガスを用い、図３に示した装置を使
用してＲＦパワー：８５０Ｗ、電極間距離：１．０ｃ
ｍ、試料温度：−３０℃、圧力５００ｍＴｏｒｒの条件
下で行なった。
m）を希釈ガスとしたＣＦ4 （３０sccm）及びＣＨＦ3
（１０sccm）の混合ガスを用い、図３に示した装置を使
用してＲＦパワー：８５０Ｗ、電極間距離：１．０ｃ
ｍ、試料温度：−３０℃、圧力５００ｍＴｏｒｒの条件
下で行なった。
【００１８】図中２１は上部電極を、２２は下部電極
を、２３は高周波電源を、２４はガス導入口を、２５は
ウエハをそれぞれ示している。
を、２３は高周波電源を、２４はガス導入口を、２５は
ウエハをそれぞれ示している。
【００１９】なお、上記した混合ガスにエッチングガス
としてＯ2 を添加しても良い。その場合はテーパ角を有
するコンタクトホール１５が形成される。
としてＯ2 を添加しても良い。その場合はテーパ角を有
するコンタクトホール１５が形成される。
【００２０】また、上記実施例の場合は希釈ガスとして
Ｈｅを用いているが、希釈ガスとしてはその他Ａｒ等を
用いることもできる。
Ｈｅを用いているが、希釈ガスとしてはその他Ａｒ等を
用いることもできる。
【００２１】図４は上記実施例に係るパターンのサイズ
を変化させ、エッチングした場合のパターンサイズとエ
ッチレートとの関係を示したグラフである。また、図５
は比較例として従来のフォトリソグラフィ及びエッチン
グ工程を採用し、同様のエッチング条件によりパターン
を形成した場合を示したグラフである。
を変化させ、エッチングした場合のパターンサイズとエ
ッチレートとの関係を示したグラフである。また、図５
は比較例として従来のフォトリソグラフィ及びエッチン
グ工程を採用し、同様のエッチング条件によりパターン
を形成した場合を示したグラフである。
【００２２】図４及び図５から明らかなように、実施例
に係る方法で形成された各々のコンタクトホール１５に
おいては、パターンサイズが１μｍ以下であってもエッ
チレートが低下しないことが分かる。このように、レジ
ストパターン１３ａがテーパ角を有していることによ
り、マイクロローディング効果の影響によるエッチング
不良が防止されたことが分かる。
に係る方法で形成された各々のコンタクトホール１５に
おいては、パターンサイズが１μｍ以下であってもエッ
チレートが低下しないことが分かる。このように、レジ
ストパターン１３ａがテーパ角を有していることによ
り、マイクロローディング効果の影響によるエッチング
不良が防止されたことが分かる。
【００２３】また、別の実施例に係る半導体装置のコン
タクトホール形成方法は図１に示した実施例に係る半導
体装置のコンタクトホール形成方法と基本的に同様の工
程を有するが、マスク露光（図１（ｃ））の後にＰＥＢ
処理（熱処理）を施す点で相違している。
タクトホール形成方法は図１に示した実施例に係る半導
体装置のコンタクトホール形成方法と基本的に同様の工
程を有するが、マスク露光（図１（ｃ））の後にＰＥＢ
処理（熱処理）を施す点で相違している。
【００２４】露光波長が単一波長の場合、定在波の影響
で、光強度がλ／４ｎ（λ：波長，ｎ：屈折率）周期で
変わることにより、レジストパターン１３ａの側壁に波
状模様が現れる場合がある。上記した別の実施例では定
在波の影響を緩和するためマスク露光後にＰＥＢ処理を
施し、レジスト１３中のインヒビタの波状濃度分布をな
だらかにして現像する。その結果、滑らかなレジストパ
ターン１３ａを形成することができる。図１に示したよ
うな工程によれば、前記ＰＥＢ処理を施さなくても、滑
らかなテーパ角を有するレジストパターン１３ａを形成
することができるが、ＰＥＢ処理を施したほうが形状制
御の点からはより好ましい。
で、光強度がλ／４ｎ（λ：波長，ｎ：屈折率）周期で
変わることにより、レジストパターン１３ａの側壁に波
状模様が現れる場合がある。上記した別の実施例では定
在波の影響を緩和するためマスク露光後にＰＥＢ処理を
施し、レジスト１３中のインヒビタの波状濃度分布をな
だらかにして現像する。その結果、滑らかなレジストパ
ターン１３ａを形成することができる。図１に示したよ
うな工程によれば、前記ＰＥＢ処理を施さなくても、滑
らかなテーパ角を有するレジストパターン１３ａを形成
することができるが、ＰＥＢ処理を施したほうが形状制
御の点からはより好ましい。
【００２５】さらに別の実施例に係る半導体装置のコン
タクトホール形成方法は図１に示した実施例に係る半導
体装置のコンタクトホール形成方法と基本的に同様の工
程を有するが、全面露光（図１（ｂ））の後にＰＥＢ処
理（熱処理）を施す点で相違している。
タクトホール形成方法は図１に示した実施例に係る半導
体装置のコンタクトホール形成方法と基本的に同様の工
程を有するが、全面露光（図１（ｂ））の後にＰＥＢ処
理（熱処理）を施す点で相違している。
【００２６】上記したさらに別の実施例に係るコンタク
トホール形成方法にあっては、全面露光後にＰＥＢ処理
を施してマスク露光を行なっている。全面露光の際の、
露光量の調整により、レジスト１３は表面部のみが強く
感光し、深くなるにしたがって弱く感光するので、前記
全面露光後のインヒビタ濃度はレジスト１３表面から深
くなるにつれて大きくなるという濃度分布を示し、イン
ヒビタ濃度が大きくなるほど現像による溶解が不可能と
なっている。この状態で、ＰＥＢ処理を施すことによ
り、レジスト１３中のインヒビタ濃度の分布を滑らかに
することができる。また、レジスト１３中における光の
透過率も変化し、マスク露光における光が入射し易くな
るためマスク露光量を小さく見積もることもでき、さら
にはマスク露光時における光の定在波の影響も緩和する
ことができる。
トホール形成方法にあっては、全面露光後にＰＥＢ処理
を施してマスク露光を行なっている。全面露光の際の、
露光量の調整により、レジスト１３は表面部のみが強く
感光し、深くなるにしたがって弱く感光するので、前記
全面露光後のインヒビタ濃度はレジスト１３表面から深
くなるにつれて大きくなるという濃度分布を示し、イン
ヒビタ濃度が大きくなるほど現像による溶解が不可能と
なっている。この状態で、ＰＥＢ処理を施すことによ
り、レジスト１３中のインヒビタ濃度の分布を滑らかに
することができる。また、レジスト１３中における光の
透過率も変化し、マスク露光における光が入射し易くな
るためマスク露光量を小さく見積もることもでき、さら
にはマスク露光時における光の定在波の影響も緩和する
ことができる。
【００２７】
【発明の効果】以上詳述したように本発明に係る半導体
装置のコンタクトホール形成方法においては、半導体装
置を製造する際のフォトリソグラフィ工程において、全
面露光を行なった後に１μｍ以下のパターンサイズのマ
スクを用いたマスク露光を行なうことにより、サイズの
小さなレジストパターンに制御性、再現性の良いテーパ
角を付けておくことができる。これにより、後のエッチ
ング工程において、エッチングガスイオンがＳｉＯ2 膜
まで侵入しやすくなり、マイクロローディング効果の影
響によるエッチング不良を防止し、エッチレートの低下
を抑制することができる。このため、サイズが１μｍ以
下のパターンが含まれていても、均一なエッチングが可
能となり、パターン形成の精度を高めることができ、所
望の微細なコンタクトホールを形成することができる。
従って、パターンサイズが小さくなっても、コンタクト
ホールの形状を略矩形形状にすることができる。
装置のコンタクトホール形成方法においては、半導体装
置を製造する際のフォトリソグラフィ工程において、全
面露光を行なった後に１μｍ以下のパターンサイズのマ
スクを用いたマスク露光を行なうことにより、サイズの
小さなレジストパターンに制御性、再現性の良いテーパ
角を付けておくことができる。これにより、後のエッチ
ング工程において、エッチングガスイオンがＳｉＯ2 膜
まで侵入しやすくなり、マイクロローディング効果の影
響によるエッチング不良を防止し、エッチレートの低下
を抑制することができる。このため、サイズが１μｍ以
下のパターンが含まれていても、均一なエッチングが可
能となり、パターン形成の精度を高めることができ、所
望の微細なコンタクトホールを形成することができる。
従って、パターンサイズが小さくなっても、コンタクト
ホールの形状を略矩形形状にすることができる。
【００２８】また、上記記載の半導体装置のコンタクト
ホール形成方法において、全面露光またはマスク露光の
後にＰＥＢ(Post Exposure Bake)処理を施す場合には、
前記全面露光及び前記マスク露光後のレジスト中におけ
るインヒビタ濃度分布をなだらかにすることができ、露
光量に対する線幅変化率が小さくなり、線幅制御性を向
上させることができる。このため、より一層微細なコン
タクトホールを作製することが容易となる。
ホール形成方法において、全面露光またはマスク露光の
後にＰＥＢ(Post Exposure Bake)処理を施す場合には、
前記全面露光及び前記マスク露光後のレジスト中におけ
るインヒビタ濃度分布をなだらかにすることができ、露
光量に対する線幅変化率が小さくなり、線幅制御性を向
上させることができる。このため、より一層微細なコン
タクトホールを作製することが容易となる。
【図１】（ａ）〜（ｅ）は本発明に係る半導体装置のコ
ンタクトホール形成方法の実施例を各工程順に示した模
式的断面図である。
ンタクトホール形成方法の実施例を各工程順に示した模
式的断面図である。
【図２】（ａ）はＰＥＢ処理無でのレジストパターンを
示した摸式的断面図であり、（ｂ）はＰＥＢ処理有での
レジストパターンを示した摸式的断面図である。
示した摸式的断面図であり、（ｂ）はＰＥＢ処理有での
レジストパターンを示した摸式的断面図である。
【図３】本発明に係る半導体装置のコンタクトホール形
成方法におけるエッチング処理工程に使用されたエッチ
ング装置を示した概略断面図である。
成方法におけるエッチング処理工程に使用されたエッチ
ング装置を示した概略断面図である。
【図４】実施例に係るパターンのサイズを変化させてエ
ッチングした場合の、パターンサイズとエッチレートと
の関係を示したグラフである。
ッチングした場合の、パターンサイズとエッチレートと
の関係を示したグラフである。
【図５】比較例に係るパターンのサイズを変化させてエ
ッチングした場合の、パターンサイズとエッチレートと
の関係を示したグラフである。
ッチングした場合の、パターンサイズとエッチレートと
の関係を示したグラフである。
【図６】（ａ）〜（ｅ）は従来のコンタクトホール形成
方法を工程順に示した模式的断面図である。
方法を工程順に示した模式的断面図である。
【図７】従来例におけるパターンサイズとエッチレート
との関係を示したグラフである。
との関係を示したグラフである。
１１ 基板 １２ ＳｉＯ2 膜 １３ レジスト １３ａ レジストパターン １４ マスク（マスクパターン） １５ コンタクトホール
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/28 - 21/288 H01L 21/44 - 21/445 H01L 29/40 - 29/43 H01L 29/47 H01L 29/872 H01L 21/3205 H01L 21/3213 H01L 21/768 H01L 21/3065
Claims (2)
- 【請求項１】 基板上にＳｉＯ2 膜を成膜し、該ＳｉＯ
2 膜上にレジストを塗布して該レジストに全面露光及び
１μｍ以下のパターンサイズを有するマスクを用いてマ
スク露光を施し、現像して、前記ＳｉＯ 2 膜面に近い部
分では該ＳｉＯ 2 膜面に対して略直角であり、前記レジ
スト表面に近づくに従ってなだらかに緩くなっていくテ
ーパ角を有するレジストパターンを形成することによ
り、前記ＳｉＯ2 膜をエッチングしてコンタクトホール
を形成する際、該コンタクトホールの形状を略矩形形状
とすることを特徴とする半導体装置のコンタクトホール
形成方法。 - 【請求項２】 全面露光またはマスク露光の後にＰＥＢ
（Post Exposure Bake）処理を施すことを特徴とする請
求項１記載の半導体装置のコンタクトホール形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03030093A JP3149601B2 (ja) | 1993-02-19 | 1993-02-19 | 半導体装置のコンタクトホール形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03030093A JP3149601B2 (ja) | 1993-02-19 | 1993-02-19 | 半導体装置のコンタクトホール形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06244130A JPH06244130A (ja) | 1994-09-02 |
| JP3149601B2 true JP3149601B2 (ja) | 2001-03-26 |
Family
ID=12299902
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP03030093A Expired - Fee Related JP3149601B2 (ja) | 1993-02-19 | 1993-02-19 | 半導体装置のコンタクトホール形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3149601B2 (ja) |
-
1993
- 1993-02-19 JP JP03030093A patent/JP3149601B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06244130A (ja) | 1994-09-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5976769A (en) | Intermediate layer lithography | |
| US6514672B2 (en) | Dry development process for a bi-layer resist system | |
| JPH09237777A (ja) | 上部層の一部を除去する中間層リソグラフィ法 | |
| JPH0425126A (ja) | 半導体装置の製造方法 | |
| JPH07219237A (ja) | 微細レジストパターン形成方法 | |
| JP2003133295A (ja) | フォトレジストパターンをマスクに利用するエッチング方法 | |
| US5922516A (en) | Bi-layer silylation process | |
| US5064748A (en) | Method for anisotropically hardening a protective coating for integrated circuit manufacture | |
| JP3119021B2 (ja) | 半導体装置のコンタクトホール形成方法 | |
| US5609994A (en) | Method for patterning photoresist film having a stepwise thermal treatment | |
| JP3149601B2 (ja) | 半導体装置のコンタクトホール形成方法 | |
| US4826754A (en) | Method for anisotropically hardening a protective coating for integrated circuit manufacture | |
| JP2797854B2 (ja) | 半導体装置のコンタクトホール形成方法 | |
| JPH06163482A (ja) | 半導体装置のコンタクトホール形成方法 | |
| JPH04348030A (ja) | 傾斜エッチング法 | |
| JP2789969B2 (ja) | 半導体装置のコンタクトホール形成方法 | |
| JPH0458167B2 (ja) | ||
| KR100434132B1 (ko) | 중간층리쏘그래피 | |
| JP3421268B2 (ja) | パターン形成法 | |
| JPH02156244A (ja) | パターン形成方法 | |
| KR100310937B1 (ko) | 초전도소자의포토리소그라피방법 | |
| KR100187370B1 (ko) | 반도체장치의 패턴형성방법 | |
| KR0165417B1 (ko) | 반도체 장치의 미세 패턴 제조방법 | |
| JP2808746B2 (ja) | 半導体装置の製造方法 | |
| KR100546132B1 (ko) | 반도체소자의 미세패턴 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080119 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110119 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |