JP2797854B2 - 半導体装置のコンタクトホール形成方法 - Google Patents

半導体装置のコンタクトホール形成方法

Info

Publication number
JP2797854B2
JP2797854B2 JP4229564A JP22956492A JP2797854B2 JP 2797854 B2 JP2797854 B2 JP 2797854B2 JP 4229564 A JP4229564 A JP 4229564A JP 22956492 A JP22956492 A JP 22956492A JP 2797854 B2 JP2797854 B2 JP 2797854B2
Authority
JP
Japan
Prior art keywords
resist
exposure
film
contact hole
mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP4229564A
Other languages
English (en)
Other versions
JPH05283358A (ja
Inventor
正嗣 駒井
衆 四元
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Steel Corp
Original Assignee
Sumitomo Metal Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Metal Industries Ltd filed Critical Sumitomo Metal Industries Ltd
Publication of JPH05283358A publication Critical patent/JPH05283358A/ja
Application granted granted Critical
Publication of JP2797854B2 publication Critical patent/JP2797854B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Drying Of Semiconductors (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は半導体装置のコンタクト
ホール形成方法、より詳細には半導体集積回路製造過程
のSiO2 膜をエッチングしてコンタクトホールを形成
する方法に関する。
【0002】
【従来の技術】従来から、半導体集積回路の製造におい
て、半導体基板の表面のSiO2 膜にコンタクトホール
を形成するためには、フォトリソグラフィとエッチング
を組み合わせた技術が採用されている。フォトリソグラ
フィ技術は、レジストにマスクのパターンを転写する工
程であり、エッチング技術はパターン形成されたレジス
トをマスクとしてSiO2 膜を加工する工程である。
【0003】一般的なコンタクトホールを形成するため
のフォトリソグラフィ及びエッチング工程を図6に基づ
いて説明する。まずSi基板21上にSiO2 膜22を
形成し、次いで感光性高分子から成るレジスト23を塗
布し、この後プリベークを行なってレジスト23中に含
まれる有機溶剤を除去する(図6(a))。次に、マス
クパターン24を露光によってレジスト23上に転写し
(図6(b))、その後、レジスト23を現像してマス
クパターン24に対応するレジスト23のパターンを形
成する。次にポストベークを行なって、レジスト23を
硬化させ、SiO2 膜22との密着性を高めておく(図
6(c))。さらにレジスト23をマスクとして、Si
2 膜22にエッチング処理を施し、コンタクトホール
25を形成する(図6(d))。次に不要となったレジ
スト23を溶かして除去する(図6(e))。以上のよ
うに、(図6(a)〜(e))に示したような5つの主
な工程から一般的なフォトリソグラフィ及びエッチング
工程は構成されていた。
【0004】上記したフォトリソグラフィ及びエッチン
グ工程により形成されるコンタクトホール25の断面形
状は矩形形状をしているが、デバイスへの応用上、Si
2膜22のエッチング後、テーパ角のついた断面形状
を得ることが望ましい場合がある。例えば多層配線にお
ける絶縁膜(SiO2 膜)のコンタクトホールの断面形
状をテーパ状とすることにより、上層配線における断線
を防止したり、金属材料の埋め込み特性を改善して導通
不良を防止したりする場合である。このようなテーパ形
状を有するコンタクトホールを得る方法としては、ウェ
ットエッチングとドライエッチングとを組み合わせた方
法、重合物をレジストパターンの側壁に堆積させながら
ドライエッチングを行なう方法、エッチング時のマスク
材として用いられるレジストにテーパ角を付けておく方
法などがある。
【0005】まず、図7に基づいてウェットエッチング
とドライエッチングとを組み合わせた方法について説明
する。この方法ではまず最初に、Si基板31上にSi
2膜32を形成し、さらにSiO2 膜32上に感光性
高分子から成るレジスト33を塗布する。この後プリベ
ークを行なってレジスト33中に含まれる有機溶剤を除
去し、マスク上のパターン(図示せず)を露光によって
レジスト33上に転写してから現像をする。次にポスト
ベークを行なってレジスト33を硬化させ、下地との密
着性を高めておく(図7(a))。さらにレジスト33
をマスクとし、例えば10:1BHF溶液(HF、HN
3 、H2 Oの混合液)を用いたウェットエッチングに
より、SiO2 膜32の上部に等方的エッチングを施し
て面取りを行なう(図7(b))。この後、ドライエッ
チングにより異方的エッチングを施し、SiO2 膜32
に面取りされたパターンを形成する(図7(c))。次
に不要となったレジスト33を溶かして除去する(図7
(d))。
【0006】つぎに重合膜を利用したドライエッチング
によるパターン形成方法を図8に基づいて説明する。ま
ず、Si基板41上にSiO2 膜42を形成し、次にレ
ジスト43を塗布する。この後プリベークを行なってレ
ジスト43中に含まれる有機溶剤を除去し、マスクパタ
ーン(図示せず)を露光によってレジスト43上に転写
してから現像をする(図8(a))。さらにレジスト4
3をマスクとし、CCl22 /C26 混合ガス系を
用い、反応性ドライエッチングにより異方的エッチング
を行なう。この場合、SiO2 膜42がエッチングされ
ると同時に重合物45がレジストパターン43の側壁に
堆積し、SiO2 膜42にテーパ角を有するパターンを
形成することができる(図8(b))。次に不要となっ
たレジスト43を溶かして除去する(図8(c))。エ
ッチング時のマスク材として用いられるレジスト自身に
テーパ角を付けておく方法は、現像後のレジストに熱処
理を加えることにより、レジストにテーパ角を付けてお
き、その後エッチングを施して、テーパ角を有するSi
2 膜を形成するというものである。
【0007】
【発明が解決しようとする課題】上記したウェットエッ
チングとドライエッチングとを併用する方法の場合、レ
ジスト33とSiO2 膜32との密着性が悪いとレジス
ト33とSiO2 膜32との界面から水平方向にエッチ
ング液が染み込み、横方向にエッチングが拡がってしま
う。従って、再現性、制御性が悪くなると共に微細加工
上も不利になるという問題があった。
【0008】重合膜45を利用してドライエッチングを
行なう方法の場合、レジスト43側壁に堆積する重合物
45を利用してSiO2 膜42にテーパ角を形成するた
め、エッチング処理枚数が増加するにつれて、重合物の
影響でエッチングレートの低下が生じ、また再現性、各
パターンにおける制御性が悪いという課題があった。
【0009】さらに、エッチングの際のマスク材として
用いられるレジストにテーパ角を付けておく方法の場
合、レジストに熱処理を施したときに生じる伸縮がパタ
ーン幅、パターン密度の相違に起因して一様に起こら
ず、レジストのテーパ形状に差が生じてしまう。また再
現性、制御性も悪いという課題があった。
【0010】本発明はこのような課題に鑑み発明された
ものであって、Si基板上のSiO2 膜にテーパ形状を
有するコンタクトホールを形成することができ、しかも
テーパ角の制御性および再現性に優れたコンタクトホー
ル形成方法を提供することを目的としている。
【0011】
【課題を解決するための手段】上記目的を達成するため
に本発明に係る半導体装置のコンタクトホール形成方法
は、基板上にSiO膜を成膜し、該SiO膜上にレ
ジストを塗布して該レジストに全面露光及びマスク露光
を施し、現像してレジストパターンを形成した後に、
e,Arから選んだ1種または2種のガス及びCF
びCHF の混合ガスで前記SiO膜をエッチングす
ることを特徴とし、また、上記記載の半導体装置のコン
タクトホール形成方法において、全面露光またはマスク
露光の後にPEB(Post Exposure Ba
ke)処理を施すことを特徴としている。
【0012】
【作用】上記した方法によれば、半導体装置を製造する
際のフォトリソグラフィ工程において、レジストを塗布
したウエハに露光・現像処理を施してレジストのパター
ンを形成する際、全面露光とマスク露光とを組み合わせ
て行って後現像をする。レジスト中のインヒビタ(現像
抑制剤)はレジストが露光されることにより分解される
ので、全面露光の強度を調整すればレジストの表面部の
みが強く露光され、インヒビタ濃度は小さくなり、現像
可能状態となる。また深い部分になるに従って露光され
た光強度が弱まった状態となり、インヒビタ濃度は大き
くなり現像不可能状態となる。つまり、前記全面露光後
のインヒビタ濃度はレジスト表面から深くなるにつれて
大きくなるという濃度分布を示す。この状態からマスク
露光を行なうと、マスク露光では開口部のみから光がレ
ジストに照射され、前記開口部における光強度分布は表
面部に近いほど現像により溶解可能な状態が大きく拡が
った状態となる。この後現像を行なうとテーパ角を有す
るレジストパターンが形成され、その後、異方性エッチ
ングを施せば、テーパ角を有するSiO2 膜が形成され
る。
【0013】また、上記記載の半導体装置のコンタクト
ホール形成方法において、全面露光またはマスク露光の
後にPEB(Post Exposure Bake)処理を施す場合には、
前記全面露光及び前記マスク露光後におけるレジスト中
のインヒビタ濃度分布をなだらかにすることが可能とな
り、線幅の制御が容易となる。
【0014】
【実施例及び比較例】以下、本発明に係る半導体装置の
コンタクトホール形成方法の実施例を図面に基づいて説
明する。 [実施例1]図1(a)〜(e)は実施例1に係る半導
体装置のコンタクトホール形成方法を説明するための各
工程を示した断面図である。まずSiシリコン基板11
上にSiO2 膜12を形成し、次いで感光性高分子から
成るレジスト13を塗布し、この後プリベークを行なっ
てレジスト13中に含まれる有機溶剤を除去する(図1
(a))。次に、レジスト13上から全面露光を施し
(図1(b))、さらにマスクパターン14を用いた露
光を行なう(図1(c))。その後レジスト13を現像
して所定パターンに対応し、テーパ角を有するレジスト
パターン13aを形成する。次にポストベークを行なっ
て、レジストパターン13aを硬化させ、SiO2 膜と
の密着性を高めておく(図1(d))。さらにテーパ角
を有するレジストパターン13aをマスクとして、Si
2 膜12にエッチング処理を施し、テーパ角を有する
コンタクトホール15を形成し、最後に不要となったレ
ジストパターン13aを溶かして除去する(図1
(e))。
【0015】上記エッチング処理はHe,Arから選ん
だ1種または2種のガス及びCF 及びCHF の混合
ガスを用い、図2に示した装置を使用して、RF850
W、電極間隔1.0cm、試料温度−30℃で行なっ
た。なお、エッチングガスのうちCFは100〜20
0sccm、CHFは5sccm以下の流量が好まし
い。
【0016】図中51は下部電極を、52は上部電極
を、53は高周波電源をそれぞれ示している。
【0017】なお、上記したエッチングガスにO2 を添
加しても良い。
【0018】図3は上記の実施例1で形成されたレジス
トパターン13aを示す断面図である。この際の形成条
件は、レジストとしてポジレジストPF7400(住友
化学工業(株)製)を用い、プリベークは110℃で1
20秒間行なった。マスクなしの全面露光にはステッパ
ーNSR1505G7E((株)ニコン製)を用いて露
光量75mJ/cm2 、23℃、65秒間の条件で行な
い、またマスク露光は露光量200mJ/cm2 で行な
った。23℃、65秒間の現像処理を施し、120℃、
120秒間のポストベークを施した。
【0019】本実施例1では上記したように、レジスト
13上からマスクを用いずに全面露光を施した後、マス
クを用いて露光を行う。全面露光の際の、露光量の調整
により、レジスト13は表面部のみ強く感光し、深くな
るにしたがって弱く感光した状態となる。マスク露光で
は開口部が強く感光されるが、レジストの深さ方向に対
しても感光され、その強度は深さに応じて弱くなる。つ
まり前記全面露光後のインヒビタ濃度はレジスト表面か
ら深くなるにつれて大きくなるという濃度分布を示し、
インヒビタ濃度が大きくなるほど現像による溶解が不可
能となる。これら全面露光とマスク露光との組み合わせ
によりレジスト13はテーパ状の強度分布を有して感光
する。従って、現像後においては図3に示したようなテ
ーパ角を有するレジストパターン13aが形成される。
【0020】
【表1】
【0021】表1は、本発明により形成されるレジスト
パターンのテーパ角θと全面露光及びマスク露光の際の
露光量、Alスパッタにおけるカバレッジ・微細加工性
・レジスト残膜との関係をあらわしたものである。全面
露光での露光量が増大するにつれて、レジストパターン
13aのテーパ角が、小さくなっている。つまり、テー
パ角θは全面露光の際の露光量で調節できる。テーパ角
55°では、テーパ角が穏やかであるのでAlスパッタ
時におけるカバレッジは良くなるが、反面レジスト膜の
減る量が大きくなり、Alスパッタ後、隣接するパター
ンと導通する可能性があり、微細加工には向かない。テ
ーパ角85°では、微細加工性およびレジスト残膜の点
ではよいが、Alスパッタ時におけるカバレッジが悪く
断線する可能性が大きい。テーパ角60°〜65°で
は、上記55°と85°の中間的性質を有しており、す
べての特性を考えた場合、最も好ましいテーパ角といえ
る。
【0022】[実施例2]実施例2に係る半導体装置の
コンタクトホール形成方法は図1に示した実施例1に係
る半導体装置のコンタクトホール形成方法と基本的に同
様の工程を有するが、マスク露光(図1(c))の後に
PEB処理(熱処理)を施す点で相違している。
【0023】図4(b)は実施例2で形成されたレジス
トパターン13aを示す断面図でもある。この際の形成
条件は、レジストとしてポジレストPFX−15(住
友化学工業(株)製)を用い、プリベークを100℃で
120秒間行った後、マスクなしの全面露光を95mJ
/cm及びマスク露光を43mJ/cm、連続的に
露光を行った。その後、PEB処理を120℃で120
秒間行ない、現像処理を施し、レジストと下地との密着
性を高めるためポストベークを120℃で120秒間行
った。
【0024】露光波長が単一波長の場合、定在波の影響
でλ/4n (λ:波長,n:屈折率)単位で光強度が変わ
ることによって図4(a)に見られるようにレジスト1
3aの側壁に波状模様が現れることがある。この波状模
様もSiO2 膜をエッチングする際レジストもエッチン
グされるため消失しエッチング後は図3に示されるよう
にレジスト形状もなめらかになるが、フォトリソグラフ
ィ工程の形状制御が悪くなる。レジストパターンが次工
程のエッチングに反映されるのでエッチング後のテーパ
ー制御性も悪くなる。定在波の影響を緩和させるためマ
スク露光後にPEB処理を行うことによって、レジスト
内のインヒビタの波状濃度分布がなだらかになり、現像
後に側壁のなめらかなレジストパターンが得られる。図
5は実施例2によって形成されるレジストパターンにお
けるコンタクトホール径とマスク露光の時間との関係を
示すグラフであり、グラフ中の直線の傾きは従来法と同
等であり露光量に対する線幅変化率が同じである。PE
B処理を行わなくても図1に示されるような工程を通せ
ば、テーパーの付いたステップカバレージが向上するコ
ンタクトホールが形成できるが、形状制御の点でPEB
処理を加えた方が好ましい。
【0025】
【表2】
【0026】表2は、実施例2により形成されるレジス
トパターンのテーパ角θと全面露光及びマスク露光の際
の露光量、Alスパッタにおけるカバレッジ・微細加工
性・レジスト残膜との関係をあらわしたものである。こ
の表2からは表1に示した実施例1の場合と略同様のこ
とが言える。
【0027】[実施例3]実施例3に係る半導体装置の
コンタクトホール形成方法は図1に示した実施例1に係
る半導体装置のコンタクトホール形成方法と基本的に同
様の工程を有するが、全面露光(図1(b))の後にP
EB処理(熱処理)を施す点で相違している。
【0028】図4(b)は実施例3で形成されたレジス
トパターン13aを示す断面図でもある。この際の形成
条件は、レジストとしてポジレジストPFX−15(住
友化学工業(株)製)を用い、プリベークは100℃で
120秒間行なった。なお、この段階でのレジストの膜
厚は1.3μmであった。マスクなしの全面露光にはN
SR1505G7E((株)ニコン製)を用いて露光量
90mJ/cm2 の露光条件で露光を行ない、PEB処
理を120℃で120秒間行なった。またマスク露光は
露光量45mJ/cm2 で行なった後、23℃、65秒
間の現像処理を施し、120℃、120秒間のポストベ
ークを施す。
【0029】図5は実施例3により形成されるレジスト
パターンにおける線幅とマスク露光の時間との関係を示
すグラフでもあり、グラフ中の直線の傾きは従来法と実
施例2のものと比べ、実施例3のものの方が小さくなっ
ており、露光量に対する線幅変化率が従来法と実施例2
のものよりさらに小さくなっているといえる。
【0030】上記実施例3にあっては、全面露光後PE
B処理を施してマスク露光を行なっている。全面露光の
際の、露光量の調整により、レジスト13は表面部のみ
が強く感光し、深くなるにしたがって弱く感光するの
で、前記全面露光後のインヒビタ濃度はレジスト表面か
ら深くなるにつれて大きくなるという濃度分布を示し、
インヒビタ濃度が大きくなるほど現像による溶解が不可
能となっている。この状態で、PEB処理を施すことに
より、レジスト中のインヒビタ濃度の分布を滑らかにす
ることができる。従って、レジスト中における光の透過
率も変化し、マスク露光における光が入射し易くなるた
めマスク露光量を小さく見積もることもでき、またマス
ク露光時における光の定在波の影響も緩和される。その
後、現像を施すと図5に示したグラフからもわかるよう
に露光量に対する線幅変化率が実施例2のものよりもさ
らに小さくなり、線幅制御性が向上していることがわか
る。従って、現像後においては実施例2により得られる
レジストパターンと比べ、所望の微細なレジストパター
ンを得ることがより容易となる。
【0031】
【表3】
【0032】表3は、実施例3により形成されるレジス
トパターンのテーパ角θと全面露光及びマスク露光の際
の露光量、Alスパッタにおけるカバレッジ・微細加工
性・レジスト残膜との関係をあらわしたものである。こ
の表3からは表1に示した実施例1の場合と略同様のこ
とが言える。
【0033】
【発明の効果】以上詳述したように本発明に係る半導体
装置のコンタクトホール形成方法においては、半導体装
置を製造する際のコンタクトホール形成工程において、
レジストを塗布したウエハに露光・現像処理を施してレ
ジストパターンを形成する際、全面露光とマスク露光と
を組み合わせて行なうことによりレジストパターンのテ
ーパ角を調整でき、その後、異方性エッチングを施せ
ば、テーパ角を有するSiO2 膜のコンタクトホールが
形成されるので、コンタクトホール部での配線の断線や
埋め込み不良による導通不良を防止することができる。
【0034】また、上記記載の半導体装置のコンタクト
ホール形成方法において、全面露光またはマスク露光の
後にPEB(Post Exposure Bake)処理を施す場合には、
前記全面露光及び前記マスク露光後のレジスト中におけ
るインヒビタ濃度分布をなだらかにすることができ、露
光量に対する線幅変化率が小さくなり、線幅制御性を向
上させることができ、より一層微細なレジストパターン
を作製することが容易となる。
【図面の簡単な説明】
【図1】(a)〜(e)は本発明に係る半導体装置のコ
ンタクトホール形成方法の工程の実施例1を各工程順に
示した模式的断面図である。
【図2】実施例1〜3におけるエッチング処理工程に使
用されたエッチング装置を示す概略断面図である。
【図3】実施例1〜3で形成されたレジストパターンと
コンタクトホールの断面図である。
【図4】PEB処理有無での(2重露光)本発明による
レジストパターン断面写真である。
【図5】実施例1〜3における線幅と露光時間との関係
を示すグラフである。
【図6】(a)〜(e)は従来のレジストパターンを用
いたコンタクトホール形成工程を順に示した模式的断面
図である。
【図7】(a)〜(d)は従来のテーパ角のついたコン
タクトホールを形成する際の各工程を順に示した模式的
断面図である。
【図8】(a)〜(c)は別の従来例におけるテーパー
角のついたコンタクトホールを形成する際の各工程を順
に示した模式的断面図である。
【符号の説明】
11 Si基板 12 SiO2 膜 13 レジスト

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項1】 基板上にSiO膜を成膜し、該SiO
    膜上にレジストを塗布して該レジストに全面露光及び
    マスク露光を施し、現像してレジストパターンを形成し
    た後に、He、Arから選んだ1種または2種のガス及
    びCF 及びCHF の混合ガスで前記SiO膜をエ
    ッチングすることを特徴とする半導体装置のコンタクト
    ホール形成方法。
  2. 【請求項2】 全面露光またはマスク露光の後にPEB
    (Post Exposure Bake)処理を施す
    ことを特徴とする請求項1記載の半導体装置のコンタク
    トホール形成方法。
JP4229564A 1992-02-07 1992-08-28 半導体装置のコンタクトホール形成方法 Expired - Lifetime JP2797854B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2267892 1992-02-07
JP4-22678 1992-02-07

Publications (2)

Publication Number Publication Date
JPH05283358A JPH05283358A (ja) 1993-10-29
JP2797854B2 true JP2797854B2 (ja) 1998-09-17

Family

ID=12089523

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4229564A Expired - Lifetime JP2797854B2 (ja) 1992-02-07 1992-08-28 半導体装置のコンタクトホール形成方法

Country Status (1)

Country Link
JP (1) JP2797854B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100294638B1 (ko) * 1997-12-27 2001-10-24 박종섭 반도체장치의콘택홀형성방법
KR20030050845A (ko) * 2001-12-19 2003-06-25 주식회사 하이닉스반도체 반도체 소자의 제조방법
WO2005036244A1 (ja) * 2003-10-09 2005-04-21 Fujitsu Limited 反射型液晶表示装置用モジュールとその製造方法、及び反射型液晶表示装置
US20050130075A1 (en) * 2003-12-12 2005-06-16 Mohammed Shaarawi Method for making fluid emitter orifice

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6191948A (ja) * 1984-10-12 1986-05-10 Nec Corp 半導体装置の製造方法
JPH0638408B2 (ja) * 1986-07-18 1994-05-18 日本電気株式会社 半導体装置の製造方法
JPS63258022A (ja) * 1987-04-15 1988-10-25 Rohm Co Ltd 半導体装置の製造方法
JPS63316429A (ja) * 1987-06-18 1988-12-23 Toshiba Corp 微細パタ−ンの形成方法

Also Published As

Publication number Publication date
JPH05283358A (ja) 1993-10-29

Similar Documents

Publication Publication Date Title
US4816115A (en) Process of making via holes in a double-layer insulation
JP2797854B2 (ja) 半導体装置のコンタクトホール形成方法
JP2002151381A (ja) パターン形成方法
JP2789969B2 (ja) 半導体装置のコンタクトホール形成方法
JPH06163482A (ja) 半導体装置のコンタクトホール形成方法
JP3119021B2 (ja) 半導体装置のコンタクトホール形成方法
JPH06275577A (ja) 半導体装置のコンタクトホール形成方法
JP3717348B2 (ja) ステンシルマスク製造方法
JPH0669351A (ja) 多層金属配線構造のコンタクトの製造方法
JPH0458167B2 (ja)
US6448183B1 (en) Method of forming contact portion of semiconductor element
JPH04348030A (ja) 傾斜エッチング法
JP3149601B2 (ja) 半導体装置のコンタクトホール形成方法
JP3140369B2 (ja) 深溝底部における電極パターン形成方法
JP2713061B2 (ja) レジストパターンの形成方法
JP3109506B2 (ja) パターン形成方法
JPH0817797A (ja) 半導体装置のコンタクトホール形成方法及びメタル配線パターン形成方法
JP3131016B2 (ja) ネガ型レジストパターンの形成方法
JPH06244155A (ja) 半導体装置のメタル配線パターン形成方法
JP3248502B2 (ja) レジストパターン剥離方法
JPH0729886A (ja) 半導体装置のコンタクトホール形成方法
JPS62137831A (ja) 半導体装置の製造方法
JPH09129604A (ja) 半導体装置の微細パターンの形成方法
JP2001023981A (ja) 半導体装置の製造方法
JPS6030101B2 (ja) パタ−ン形成方法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100703

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130703

Year of fee payment: 15

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130703

Year of fee payment: 15