JPH05283358A - 半導体装置のコンタクトホール形成方法 - Google Patents
半導体装置のコンタクトホール形成方法Info
- Publication number
- JPH05283358A JPH05283358A JP22956492A JP22956492A JPH05283358A JP H05283358 A JPH05283358 A JP H05283358A JP 22956492 A JP22956492 A JP 22956492A JP 22956492 A JP22956492 A JP 22956492A JP H05283358 A JPH05283358 A JP H05283358A
- Authority
- JP
- Japan
- Prior art keywords
- resist
- exposure
- contact hole
- film
- mask
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
(57)【要約】
【構成】 基板上にＳｉＯ2 膜１２を成膜し、ＳｉＯ2
膜１２上にレジスト１３を塗布してレジスト１３に全面
露光及びマスク露光を施し、現像してレジストパターン
を形成した後に、ＣＦ4 、ＣＨＦ3 ならびにＨｅまたは
Ａｒの混合ガスでＳｉＯ2 膜１２をエッチングすること
を特徴とする半導体装置のコンタクトホール形成方法。 【効果】 レジストを塗布したウエハに露光・現像処理
を施してレジストパターンを形成する際、全面露光とマ
スク露光とを組み合わせて行なうことによりレジストパ
ターンのテーパ角を調整でき、その後に異方性エッチン
グを施せば、テーパ角を有するＳｉＯ2 膜のコンタクト
ホールが形成されるので、コンタクトホール部での配線
の断線や埋め込み不良による導通不良を防止することが
できる。
膜１２上にレジスト１３を塗布してレジスト１３に全面
露光及びマスク露光を施し、現像してレジストパターン
を形成した後に、ＣＦ4 、ＣＨＦ3 ならびにＨｅまたは
Ａｒの混合ガスでＳｉＯ2 膜１２をエッチングすること
を特徴とする半導体装置のコンタクトホール形成方法。 【効果】 レジストを塗布したウエハに露光・現像処理
を施してレジストパターンを形成する際、全面露光とマ
スク露光とを組み合わせて行なうことによりレジストパ
ターンのテーパ角を調整でき、その後に異方性エッチン
グを施せば、テーパ角を有するＳｉＯ2 膜のコンタクト
ホールが形成されるので、コンタクトホール部での配線
の断線や埋め込み不良による導通不良を防止することが
できる。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置のコンタクト
ホール形成方法、より詳細には半導体集積回路製造過程
のＳｉＯ2 膜をエッチングしてコンタクトホールを形成
する方法に関する。
ホール形成方法、より詳細には半導体集積回路製造過程
のＳｉＯ2 膜をエッチングしてコンタクトホールを形成
する方法に関する。
【０００２】
【従来の技術】従来から、半導体集積回路の製造におい
て、半導体基板の表面のＳｉＯ2 膜にコンタクトホール
を形成するためには、フォトリソグラフィとエッチング
を組み合わせた技術が採用されている。フォトリソグラ
フィ技術は、レジストにマスクのパターンを転写する工
程であり、エッチング技術はパターン形成されたレジス
トをマスクとしてＳｉＯ2 膜を加工する工程である。
て、半導体基板の表面のＳｉＯ2 膜にコンタクトホール
を形成するためには、フォトリソグラフィとエッチング
を組み合わせた技術が採用されている。フォトリソグラ
フィ技術は、レジストにマスクのパターンを転写する工
程であり、エッチング技術はパターン形成されたレジス
トをマスクとしてＳｉＯ2 膜を加工する工程である。
【０００３】一般的なコンタクトホールを形成するため
のフォトリソグラフィ及びエッチング工程を図６に基づ
いて説明する。まずＳｉ基板２１上にＳｉＯ2 膜２２を
形成し、次いで感光性高分子から成るレジスト２３を塗
布し、この後プリベークを行なってレジスト２３中に含
まれる有機溶剤を除去する（図６（ａ））。次に、マス
クパターン２４を露光によってレジスト２３上に転写し
（図６（ｂ））、その後、レジスト２３を現像してマス
クパターン２４に対応するレジスト２３のパターンを形
成する。次にポストベークを行なって、レジスト２３を
硬化させ、ＳｉＯ2 膜２２との密着性を高めておく（図
６（ｃ））。さらにレジスト２３をマスクとして、Ｓｉ
Ｏ2 膜２２にエッチング処理を施し、コンタクトホール
２５を形成する（図６（ｄ））。次に不要となったレジ
スト２３を溶かして除去する（図６（ｅ））。以上のよ
うに、（図６（ａ）〜（ｅ））に示したような５つの主
な工程から一般的なフォトリソグラフィ及びエッチング
工程は構成されていた。
のフォトリソグラフィ及びエッチング工程を図６に基づ
いて説明する。まずＳｉ基板２１上にＳｉＯ2 膜２２を
形成し、次いで感光性高分子から成るレジスト２３を塗
布し、この後プリベークを行なってレジスト２３中に含
まれる有機溶剤を除去する（図６（ａ））。次に、マス
クパターン２４を露光によってレジスト２３上に転写し
（図６（ｂ））、その後、レジスト２３を現像してマス
クパターン２４に対応するレジスト２３のパターンを形
成する。次にポストベークを行なって、レジスト２３を
硬化させ、ＳｉＯ2 膜２２との密着性を高めておく（図
６（ｃ））。さらにレジスト２３をマスクとして、Ｓｉ
Ｏ2 膜２２にエッチング処理を施し、コンタクトホール
２５を形成する（図６（ｄ））。次に不要となったレジ
スト２３を溶かして除去する（図６（ｅ））。以上のよ
うに、（図６（ａ）〜（ｅ））に示したような５つの主
な工程から一般的なフォトリソグラフィ及びエッチング
工程は構成されていた。
【０００４】上記したフォトリソグラフィ及びエッチン
グ工程により形成されるコンタクトホール２５の断面形
状は矩形形状をしているが、デバイスへの応用上、Ｓｉ
Ｏ2膜２２のエッチング後、テーパ角のついた断面形状
を得ることが望ましい場合がある。例えば多層配線にお
ける絶縁膜（ＳｉＯ2 膜）のコンタクトホールの断面形
状をテーパ状とすることにより、上層配線における断線
を防止したり、金属材料の埋め込み特性を改善して導通
不良を防止したりする場合である。このようなテーパ形
状を有するコンタクトホールを得る方法としては、ウェ
ットエッチングとドライエッチングとを組み合わせた方
法、重合物をレジストパターンの側壁に堆積させながら
ドライエッチングを行なう方法、エッチング時のマスク
材として用いられるレジストにテーパ角を付けておく方
法などがある。
グ工程により形成されるコンタクトホール２５の断面形
状は矩形形状をしているが、デバイスへの応用上、Ｓｉ
Ｏ2膜２２のエッチング後、テーパ角のついた断面形状
を得ることが望ましい場合がある。例えば多層配線にお
ける絶縁膜（ＳｉＯ2 膜）のコンタクトホールの断面形
状をテーパ状とすることにより、上層配線における断線
を防止したり、金属材料の埋め込み特性を改善して導通
不良を防止したりする場合である。このようなテーパ形
状を有するコンタクトホールを得る方法としては、ウェ
ットエッチングとドライエッチングとを組み合わせた方
法、重合物をレジストパターンの側壁に堆積させながら
ドライエッチングを行なう方法、エッチング時のマスク
材として用いられるレジストにテーパ角を付けておく方
法などがある。
【０００５】まず、図７に基づいてウェットエッチング
とドライエッチングとを組み合わせた方法について説明
する。この方法ではまず最初に、Ｓｉ基板３１上にＳｉ
Ｏ2膜３２を形成し、さらにＳｉＯ2 膜３２上に感光性
高分子から成るレジスト３３を塗布する。この後プリベ
ークを行なってレジスト３３中に含まれる有機溶剤を除
去し、マスク上のパターン（図示せず）を露光によって
レジスト３３上に転写してから現像をする。次にポスト
ベークを行なってレジスト３３を硬化させ、下地との密
着性を高めておく（図７（ａ））。さらにレジスト３３
をマスクとし、例えば１０：１ＢＨＦ溶液（ＨＦ、ＨＮ
Ｏ3 、Ｈ2 Ｏの混合液）を用いたウェットエッチングに
より、ＳｉＯ2 膜３２の上部に等方的エッチングを施し
て面取りを行なう（図７（ｂ））。この後、ドライエッ
チングにより異方的エッチングを施し、ＳｉＯ2 膜３２
に面取りされたパターンを形成する（図７（ｃ））。次
に不要となったレジスト３３を溶かして除去する（図７
（ｄ））。
とドライエッチングとを組み合わせた方法について説明
する。この方法ではまず最初に、Ｓｉ基板３１上にＳｉ
Ｏ2膜３２を形成し、さらにＳｉＯ2 膜３２上に感光性
高分子から成るレジスト３３を塗布する。この後プリベ
ークを行なってレジスト３３中に含まれる有機溶剤を除
去し、マスク上のパターン（図示せず）を露光によって
レジスト３３上に転写してから現像をする。次にポスト
ベークを行なってレジスト３３を硬化させ、下地との密
着性を高めておく（図７（ａ））。さらにレジスト３３
をマスクとし、例えば１０：１ＢＨＦ溶液（ＨＦ、ＨＮ
Ｏ3 、Ｈ2 Ｏの混合液）を用いたウェットエッチングに
より、ＳｉＯ2 膜３２の上部に等方的エッチングを施し
て面取りを行なう（図７（ｂ））。この後、ドライエッ
チングにより異方的エッチングを施し、ＳｉＯ2 膜３２
に面取りされたパターンを形成する（図７（ｃ））。次
に不要となったレジスト３３を溶かして除去する（図７
（ｄ））。
【０００６】つぎに重合膜を利用したドライエッチング
によるパターン形成方法を図８に基づいて説明する。ま
ず、Ｓｉ基板４１上にＳｉＯ2 膜４２を形成し、次にレ
ジスト４３を塗布する。この後プリベークを行なってレ
ジスト４３中に含まれる有機溶剤を除去し、マスクパタ
ーン（図示せず）を露光によってレジスト４３上に転写
してから現像をする（図８（ａ））。さらにレジスト４
３をマスクとし、ＣＣｌ2 Ｆ2 ／Ｃ2 Ｈ6 混合ガス系を
用い、反応性ドライエッチングにより異方的エッチング
を行なう。この場合、ＳｉＯ2 膜４２がエッチングされ
ると同時に重合物４５がレジストパターン４３の側壁に
堆積し、ＳｉＯ2 膜４２にテーパ角を有するパターンを
形成することができる（図８（ｂ））。次に不要となっ
たレジスト４３を溶かして除去する（図８（ｃ））。エ
ッチング時のマスク材として用いられるレジスト自身に
テーパ角を付けておく方法は、現像後のレジストに熱処
理を加えることにより、レジストにテーパ角を付けてお
き、その後エッチングを施して、テーパ角を有するＳｉ
Ｏ2 膜を形成するというものである。
によるパターン形成方法を図８に基づいて説明する。ま
ず、Ｓｉ基板４１上にＳｉＯ2 膜４２を形成し、次にレ
ジスト４３を塗布する。この後プリベークを行なってレ
ジスト４３中に含まれる有機溶剤を除去し、マスクパタ
ーン（図示せず）を露光によってレジスト４３上に転写
してから現像をする（図８（ａ））。さらにレジスト４
３をマスクとし、ＣＣｌ2 Ｆ2 ／Ｃ2 Ｈ6 混合ガス系を
用い、反応性ドライエッチングにより異方的エッチング
を行なう。この場合、ＳｉＯ2 膜４２がエッチングされ
ると同時に重合物４５がレジストパターン４３の側壁に
堆積し、ＳｉＯ2 膜４２にテーパ角を有するパターンを
形成することができる（図８（ｂ））。次に不要となっ
たレジスト４３を溶かして除去する（図８（ｃ））。エ
ッチング時のマスク材として用いられるレジスト自身に
テーパ角を付けておく方法は、現像後のレジストに熱処
理を加えることにより、レジストにテーパ角を付けてお
き、その後エッチングを施して、テーパ角を有するＳｉ
Ｏ2 膜を形成するというものである。
【０００７】
【発明が解決しようとする課題】上記したウェットエッ
チングとドライエッチングとを併用する方法の場合、レ
ジスト３３とＳｉＯ2 膜３２との密着性が悪いとレジス
ト３３とＳｉＯ2 膜３２との界面から水平方向にエッチ
ング液が染み込み、横方向にエッチングが拡がってしま
う。従って、再現性、制御性が悪くなると共に微細加工
上も不利になるという問題があった。
チングとドライエッチングとを併用する方法の場合、レ
ジスト３３とＳｉＯ2 膜３２との密着性が悪いとレジス
ト３３とＳｉＯ2 膜３２との界面から水平方向にエッチ
ング液が染み込み、横方向にエッチングが拡がってしま
う。従って、再現性、制御性が悪くなると共に微細加工
上も不利になるという問題があった。
【０００８】重合膜４５を利用してドライエッチングを
行なう方法の場合、レジスト４３側壁に堆積する重合物
４５を利用してＳｉＯ2 膜４２にテーパ角を形成するた
め、エッチング処理枚数が増加するにつれて、重合物の
影響でエッチングレートの低下が生じ、また再現性、各
パターンにおける制御性が悪いという課題があった。
行なう方法の場合、レジスト４３側壁に堆積する重合物
４５を利用してＳｉＯ2 膜４２にテーパ角を形成するた
め、エッチング処理枚数が増加するにつれて、重合物の
影響でエッチングレートの低下が生じ、また再現性、各
パターンにおける制御性が悪いという課題があった。
【０００９】さらに、エッチングの際のマスク材として
用いられるレジストにテーパ角を付けておく方法の場
合、レジストに熱処理を施したときに生じる伸縮がパタ
ーン幅、パターン密度の相違に起因して一様に起こら
ず、レジストのテーパ形状に差が生じてしまう。また再
現性、制御性も悪いという課題があった。
用いられるレジストにテーパ角を付けておく方法の場
合、レジストに熱処理を施したときに生じる伸縮がパタ
ーン幅、パターン密度の相違に起因して一様に起こら
ず、レジストのテーパ形状に差が生じてしまう。また再
現性、制御性も悪いという課題があった。
【００１０】本発明はこのような課題に鑑み発明された
ものであって、Ｓｉ基板上のＳｉＯ2 膜にテーパ形状を
有するコンタクトホールを形成することができ、しかも
テーパ角の制御性および再現性に優れたコンタクトホー
ル形成方法を提供することを目的としている。
ものであって、Ｓｉ基板上のＳｉＯ2 膜にテーパ形状を
有するコンタクトホールを形成することができ、しかも
テーパ角の制御性および再現性に優れたコンタクトホー
ル形成方法を提供することを目的としている。
【００１１】
【課題を解決するための手段】上記目的を達成するため
に本発明に係る半導体装置のコンタクトホール形成方法
は、基板上にＳｉＯ2 膜を成膜し、該ＳｉＯ2 膜上にレ
ジストを塗布して該レジストに全面露光及びマスク露光
を施し、現像してレジストパターンを形成した後に、Ｃ
Ｆ4 、ＣＨＦ3 ならびにＨｅまたはＡｒの混合ガスで前
記ＳｉＯ2 膜をエッチングすることを特徴とし、また、
上記記載の半導体装置のコンタクトホール形成方法にお
いて、全面露光またはマスク露光の後にＰＥＢ(Post Ex
posure Bake)処理を施すことを特徴としている。
に本発明に係る半導体装置のコンタクトホール形成方法
は、基板上にＳｉＯ2 膜を成膜し、該ＳｉＯ2 膜上にレ
ジストを塗布して該レジストに全面露光及びマスク露光
を施し、現像してレジストパターンを形成した後に、Ｃ
Ｆ4 、ＣＨＦ3 ならびにＨｅまたはＡｒの混合ガスで前
記ＳｉＯ2 膜をエッチングすることを特徴とし、また、
上記記載の半導体装置のコンタクトホール形成方法にお
いて、全面露光またはマスク露光の後にＰＥＢ(Post Ex
posure Bake)処理を施すことを特徴としている。
【００１２】
【作用】上記した方法によれば、半導体装置を製造する
際のフォトリソグラフィ工程において、レジストを塗布
したウエハに露光・現像処理を施してレジストのパター
ンを形成する際、全面露光とマスク露光とを組み合わせ
て行って後現像をする。レジスト中のインヒビタ（現像
抑制剤）はレジストが露光されることにより分解される
ので、全面露光の強度を調整すればレジストの表面部の
みが強く露光され、インヒビタ濃度は小さくなり、現像
可能状態となる。また深い部分になるに従って露光され
た光強度が弱まった状態となり、インヒビタ濃度は大き
くなり現像不可能状態となる。つまり、前記全面露光後
のインヒビタ濃度はレジスト表面から深くなるにつれて
大きくなるという濃度分布を示す。この状態からマスク
露光を行なうと、マスク露光では開口部のみから光がレ
ジストに照射され、前記開口部における光強度分布は表
面部に近いほど現像により溶解可能な状態が大きく拡が
った状態となる。この後現像を行なうとテーパ角を有す
るレジストパターンが形成され、その後、異方性エッチ
ングを施せば、テーパ角を有するＳｉＯ2 膜が形成され
る。
際のフォトリソグラフィ工程において、レジストを塗布
したウエハに露光・現像処理を施してレジストのパター
ンを形成する際、全面露光とマスク露光とを組み合わせ
て行って後現像をする。レジスト中のインヒビタ（現像
抑制剤）はレジストが露光されることにより分解される
ので、全面露光の強度を調整すればレジストの表面部の
みが強く露光され、インヒビタ濃度は小さくなり、現像
可能状態となる。また深い部分になるに従って露光され
た光強度が弱まった状態となり、インヒビタ濃度は大き
くなり現像不可能状態となる。つまり、前記全面露光後
のインヒビタ濃度はレジスト表面から深くなるにつれて
大きくなるという濃度分布を示す。この状態からマスク
露光を行なうと、マスク露光では開口部のみから光がレ
ジストに照射され、前記開口部における光強度分布は表
面部に近いほど現像により溶解可能な状態が大きく拡が
った状態となる。この後現像を行なうとテーパ角を有す
るレジストパターンが形成され、その後、異方性エッチ
ングを施せば、テーパ角を有するＳｉＯ2 膜が形成され
る。
【００１３】また、上記記載の半導体装置のコンタクト
ホール形成方法において、全面露光またはマスク露光の
後にＰＥＢ(Post Exposure Bake)処理を施す場合には、
前記全面露光及び前記マスク露光後におけるレジスト中
のインヒビタ濃度分布をなだらかにすることが可能とな
り、線幅の制御が容易となる。
ホール形成方法において、全面露光またはマスク露光の
後にＰＥＢ(Post Exposure Bake)処理を施す場合には、
前記全面露光及び前記マスク露光後におけるレジスト中
のインヒビタ濃度分布をなだらかにすることが可能とな
り、線幅の制御が容易となる。
【００１４】
【実施例及び比較例】以下、本発明に係る半導体装置の
コンタクトホール形成方法の実施例を図面に基づいて説
明する。 ［実施例１］図１（ａ）〜（ｅ）は実施例１に係る半導
体装置のコンタクトホール形成方法を説明するための各
工程を示した断面図である。まずＳｉシリコン基板１１
上にＳｉＯ2 膜１２を形成し、次いで感光性高分子から
成るレジスト１３を塗布し、この後プリベークを行なっ
てレジスト１３中に含まれる有機溶剤を除去する（図１
（ａ））。次に、レジスト１３上から全面露光を施し
（図１（ｂ））、さらにマスクパターン１４を用いた露
光を行なう（図１（ｃ））。その後レジスト１３を現像
して所定パターンに対応し、テーパ角を有するレジスト
パターン１３ａを形成する。次にポストベークを行なっ
て、レジストパターン１３ａを硬化させ、ＳｉＯ2 膜と
の密着性を高めておく（図１（ｄ））。さらにテーパ角
を有するレジストパターン１３ａをマスクとして、Ｓｉ
Ｏ2 膜１２にエッチング処理を施し、テーパ角を有する
コンタクトホール１５を形成し、最後に不要となったレ
ジストパターン１３ａを溶かして除去する（図１
（ｅ））。
コンタクトホール形成方法の実施例を図面に基づいて説
明する。 ［実施例１］図１（ａ）〜（ｅ）は実施例１に係る半導
体装置のコンタクトホール形成方法を説明するための各
工程を示した断面図である。まずＳｉシリコン基板１１
上にＳｉＯ2 膜１２を形成し、次いで感光性高分子から
成るレジスト１３を塗布し、この後プリベークを行なっ
てレジスト１３中に含まれる有機溶剤を除去する（図１
（ａ））。次に、レジスト１３上から全面露光を施し
（図１（ｂ））、さらにマスクパターン１４を用いた露
光を行なう（図１（ｃ））。その後レジスト１３を現像
して所定パターンに対応し、テーパ角を有するレジスト
パターン１３ａを形成する。次にポストベークを行なっ
て、レジストパターン１３ａを硬化させ、ＳｉＯ2 膜と
の密着性を高めておく（図１（ｄ））。さらにテーパ角
を有するレジストパターン１３ａをマスクとして、Ｓｉ
Ｏ2 膜１２にエッチング処理を施し、テーパ角を有する
コンタクトホール１５を形成し、最後に不要となったレ
ジストパターン１３ａを溶かして除去する（図１
（ｅ））。
【００１５】上記エッチング処理はＣＦ4 、ＣＨＦ3 な
らびにＨｅ及びＡｒから選んだ１種または２種の混合ガ
スを用い、図２に示した装置を使用して、ＲＦ８５０
Ｗ、電極間隔１．０ｃｍ、試料温度−３０℃で行なっ
た。なお、エッチングガスのうちＣＦ4 は１００〜２０
０ｓｃｃｍ、ＣＨＦ3 は５ｓｃｃｍ以下の流量が好まし
い。
らびにＨｅ及びＡｒから選んだ１種または２種の混合ガ
スを用い、図２に示した装置を使用して、ＲＦ８５０
Ｗ、電極間隔１．０ｃｍ、試料温度−３０℃で行なっ
た。なお、エッチングガスのうちＣＦ4 は１００〜２０
０ｓｃｃｍ、ＣＨＦ3 は５ｓｃｃｍ以下の流量が好まし
い。
【００１６】図中５１は下部電極を、５２は上部電極
を、５３は高周波電源をそれぞれ示している。
を、５３は高周波電源をそれぞれ示している。
【００１７】なお、上記したエッチングガスにＯ2 を添
加しても良い。
加しても良い。
【００１８】図３は上記の実施例１で形成されたレジス
トパターン１３ａを示す断面図である。この際の形成条
件は、レジストとしてポジレジストＰＦ７４００（住友
化学工業（株）製）を用い、プリベークは１１０℃で１
２０秒間行なった。マスクなしの全面露光にはステッパ
ーＮＳＲ１５０５Ｇ７Ｅ（（株）ニコン製）を用いて露
光量７５ｍＪ／ｃｍ2 、２３℃、６５秒間の条件で行な
い、またマスク露光は露光量２００ｍＪ／ｃｍ2 で行な
った。２３℃、６５秒間の現像処理を施し、１２０℃、
１２０秒間のポストベークを施した。
トパターン１３ａを示す断面図である。この際の形成条
件は、レジストとしてポジレジストＰＦ７４００（住友
化学工業（株）製）を用い、プリベークは１１０℃で１
２０秒間行なった。マスクなしの全面露光にはステッパ
ーＮＳＲ１５０５Ｇ７Ｅ（（株）ニコン製）を用いて露
光量７５ｍＪ／ｃｍ2 、２３℃、６５秒間の条件で行な
い、またマスク露光は露光量２００ｍＪ／ｃｍ2 で行な
った。２３℃、６５秒間の現像処理を施し、１２０℃、
１２０秒間のポストベークを施した。
【００１９】本実施例１では上記したように、レジスト
１３上からマスクを用いずに全面露光を施した後、マス
クを用いて露光を行う。全面露光の際の、露光量の調整
により、レジスト１３は表面部のみ強く感光し、深くな
るにしたがって弱く感光した状態となる。マスク露光で
は開口部が強く感光されるが、レジストの深さ方向に対
しても感光され、その強度は深さに応じて弱くなる。つ
まり前記全面露光後のインヒビタ濃度はレジスト表面か
ら深くなるにつれて大きくなるという濃度分布を示し、
インヒビタ濃度が大きくなるほど現像による溶解が不可
能となる。これら全面露光とマスク露光との組み合わせ
によりレジスト１３はテーパ状の強度分布を有して感光
する。従って、現像後においては図３に示したようなテ
ーパ角を有するレジストパターン１３ａが形成される。
１３上からマスクを用いずに全面露光を施した後、マス
クを用いて露光を行う。全面露光の際の、露光量の調整
により、レジスト１３は表面部のみ強く感光し、深くな
るにしたがって弱く感光した状態となる。マスク露光で
は開口部が強く感光されるが、レジストの深さ方向に対
しても感光され、その強度は深さに応じて弱くなる。つ
まり前記全面露光後のインヒビタ濃度はレジスト表面か
ら深くなるにつれて大きくなるという濃度分布を示し、
インヒビタ濃度が大きくなるほど現像による溶解が不可
能となる。これら全面露光とマスク露光との組み合わせ
によりレジスト１３はテーパ状の強度分布を有して感光
する。従って、現像後においては図３に示したようなテ
ーパ角を有するレジストパターン１３ａが形成される。
【００２０】
【表１】
【００２１】表１は、本発明により形成されるレジスト
パターンのテーパ角θと全面露光及びマスク露光の際の
露光量、Ａｌスパッタにおけるカバレッジ・微細加工性
・レジスト残膜との関係をあらわしたものである。全面
露光での露光量が増大するにつれて、レジストパターン
１３ａのテーパ角が、小さくなっている。つまり、テー
パ角θは全面露光の際の露光量で調節できる。テーパ角
５５°では、テーパ角が穏やかであるのでＡｌスパッタ
時におけるカバレッジは良くなるが、反面レジスト膜の
減る量が大きくなり、Ａｌスパッタ後、隣接するパター
ンと導通する可能性があり、微細加工には向かない。テ
ーパ角８５°では、微細加工性およびレジスト残膜の点
ではよいが、Ａｌスパッタ時におけるカバレッジが悪く
断線する可能性が大きい。テーパ角６０°〜６５°で
は、上記５５°と８５°の中間的性質を有しており、す
べての特性を考えた場合、最も好ましいテーパ角といえ
る。
パターンのテーパ角θと全面露光及びマスク露光の際の
露光量、Ａｌスパッタにおけるカバレッジ・微細加工性
・レジスト残膜との関係をあらわしたものである。全面
露光での露光量が増大するにつれて、レジストパターン
１３ａのテーパ角が、小さくなっている。つまり、テー
パ角θは全面露光の際の露光量で調節できる。テーパ角
５５°では、テーパ角が穏やかであるのでＡｌスパッタ
時におけるカバレッジは良くなるが、反面レジスト膜の
減る量が大きくなり、Ａｌスパッタ後、隣接するパター
ンと導通する可能性があり、微細加工には向かない。テ
ーパ角８５°では、微細加工性およびレジスト残膜の点
ではよいが、Ａｌスパッタ時におけるカバレッジが悪く
断線する可能性が大きい。テーパ角６０°〜６５°で
は、上記５５°と８５°の中間的性質を有しており、す
べての特性を考えた場合、最も好ましいテーパ角といえ
る。
【００２２】［実施例２］実施例２に係る半導体装置の
コンタクトホール形成方法は図１に示した実施例１に係
る半導体装置のコンタクトホール形成方法と基本的に同
様の工程を有するが、マスク露光（図１（ｃ））の後に
ＰＥＢ処理（熱処理）を施す点で相違している。
コンタクトホール形成方法は図１に示した実施例１に係
る半導体装置のコンタクトホール形成方法と基本的に同
様の工程を有するが、マスク露光（図１（ｃ））の後に
ＰＥＢ処理（熱処理）を施す点で相違している。
【００２３】図４（ｂ）は実施例２で形成されたレジス
トパターン１３ａを示す断面図でもある。この際の形成
条件は、レジストとしてポジレストＰＦＸ−１５（住友
化学工業（株）製）を用い、プリベークを１００℃で１
２０秒間行った後、マスクなしの全面露光を９５ｍJ/cm
2 及びマスク露光を４３ｍJ/cm2 、連続的に露光を行っ
た。その後、ＰＥＢ処理を１２０℃で１２０秒間行な
い、現像処理を施し、レジストと下地との密着性を高め
るためポストベークを１２０℃で１２０秒間行った。
トパターン１３ａを示す断面図でもある。この際の形成
条件は、レジストとしてポジレストＰＦＸ−１５（住友
化学工業（株）製）を用い、プリベークを１００℃で１
２０秒間行った後、マスクなしの全面露光を９５ｍJ/cm
2 及びマスク露光を４３ｍJ/cm2 、連続的に露光を行っ
た。その後、ＰＥＢ処理を１２０℃で１２０秒間行な
い、現像処理を施し、レジストと下地との密着性を高め
るためポストベークを１２０℃で１２０秒間行った。
【００２４】露光波長が単一波長の場合、定在波の影響
でλ/4n （λ：波長，ｎ：屈折率）単位で光強度が変わ
ることによって図４（ａ）に見られるようにレジスト１
３ａの側壁に波状模様が現れることがある。この波状模
様もＳｉＯ2 膜をエッチングする際レジストもエッチン
グされるため消失しエッチング後は図３に示されるよう
にレジスト形状もなめらかになるが、フォトリソグラフ
ィ工程の形状制御が悪くなる。レジストパターンが次工
程のエッチングに反映されるのでエッチング後のテーパ
ー制御性も悪くなる。定在波の影響を緩和させるためマ
スク露光後にＰＥＢ処理を行うことによって、レジスト
内のインヒビタの波状濃度分布がなだらかになり、現像
後に側壁のなめらかなレジストパターンが得られる。図
５は実施例２によって形成されるレジストパターンにお
けるコンタクトホール径とマスク露光の時間との関係を
示すグラフであり、グラフ中の直線の傾きは従来法と同
等であり露光量に対する線幅変化率が同じである。ＰＥ
Ｂ処理を行わなくても図１に示されるような工程を通せ
ば、テーパーの付いたステップカバレージが向上するコ
ンタクトホールが形成できるが、形状制御の点でＰＥＢ
処理を加えた方が好ましい。
でλ/4n （λ：波長，ｎ：屈折率）単位で光強度が変わ
ることによって図４（ａ）に見られるようにレジスト１
３ａの側壁に波状模様が現れることがある。この波状模
様もＳｉＯ2 膜をエッチングする際レジストもエッチン
グされるため消失しエッチング後は図３に示されるよう
にレジスト形状もなめらかになるが、フォトリソグラフ
ィ工程の形状制御が悪くなる。レジストパターンが次工
程のエッチングに反映されるのでエッチング後のテーパ
ー制御性も悪くなる。定在波の影響を緩和させるためマ
スク露光後にＰＥＢ処理を行うことによって、レジスト
内のインヒビタの波状濃度分布がなだらかになり、現像
後に側壁のなめらかなレジストパターンが得られる。図
５は実施例２によって形成されるレジストパターンにお
けるコンタクトホール径とマスク露光の時間との関係を
示すグラフであり、グラフ中の直線の傾きは従来法と同
等であり露光量に対する線幅変化率が同じである。ＰＥ
Ｂ処理を行わなくても図１に示されるような工程を通せ
ば、テーパーの付いたステップカバレージが向上するコ
ンタクトホールが形成できるが、形状制御の点でＰＥＢ
処理を加えた方が好ましい。
【００２５】
【表２】
【００２６】表２は、実施例２により形成されるレジス
トパターンのテーパ角θと全面露光及びマスク露光の際
の露光量、Ａｌスパッタにおけるカバレッジ・微細加工
性・レジスト残膜との関係をあらわしたものである。こ
の表２からは表１に示した実施例１の場合と略同様のこ
とが言える。
トパターンのテーパ角θと全面露光及びマスク露光の際
の露光量、Ａｌスパッタにおけるカバレッジ・微細加工
性・レジスト残膜との関係をあらわしたものである。こ
の表２からは表１に示した実施例１の場合と略同様のこ
とが言える。
【００２７】［実施例３］実施例３に係る半導体装置の
コンタクトホール形成方法は図１に示した実施例１に係
る半導体装置のコンタクトホール形成方法と基本的に同
様の工程を有するが、全面露光（図１（ｂ））の後にＰ
ＥＢ処理（熱処理）を施す点で相違している。
コンタクトホール形成方法は図１に示した実施例１に係
る半導体装置のコンタクトホール形成方法と基本的に同
様の工程を有するが、全面露光（図１（ｂ））の後にＰ
ＥＢ処理（熱処理）を施す点で相違している。
【００２８】図４（ｂ）は実施例３で形成されたレジス
トパターン１３ａを示す断面図でもある。この際の形成
条件は、レジストとしてポジレジストＰＦＸ−１５（住
友化学工業（株）製）を用い、プリベークは１００℃で
１２０秒間行なった。なお、この段階でのレジストの膜
厚は１．３μｍであった。マスクなしの全面露光にはＮ
ＳＲ１５０５Ｇ７Ｅ（（株）ニコン製）を用いて露光量
９０ｍＪ／ｃｍ2 の露光条件で露光を行ない、ＰＥＢ処
理を１２０℃で１２０秒間行なった。またマスク露光は
露光量４５ｍＪ／ｃｍ2 で行なった後、２３℃、６５秒
間の現像処理を施し、１２０℃、１２０秒間のポストベ
ークを施す。
トパターン１３ａを示す断面図でもある。この際の形成
条件は、レジストとしてポジレジストＰＦＸ−１５（住
友化学工業（株）製）を用い、プリベークは１００℃で
１２０秒間行なった。なお、この段階でのレジストの膜
厚は１．３μｍであった。マスクなしの全面露光にはＮ
ＳＲ１５０５Ｇ７Ｅ（（株）ニコン製）を用いて露光量
９０ｍＪ／ｃｍ2 の露光条件で露光を行ない、ＰＥＢ処
理を１２０℃で１２０秒間行なった。またマスク露光は
露光量４５ｍＪ／ｃｍ2 で行なった後、２３℃、６５秒
間の現像処理を施し、１２０℃、１２０秒間のポストベ
ークを施す。
【００２９】図５は実施例３により形成されるレジスト
パターンにおける線幅とマスク露光の時間との関係を示
すグラフでもあり、グラフ中の直線の傾きは従来法と実
施例２のものと比べ、実施例３のものの方が小さくなっ
ており、露光量に対する線幅変化率が従来法と実施例２
のものよりさらに小さくなっているといえる。
パターンにおける線幅とマスク露光の時間との関係を示
すグラフでもあり、グラフ中の直線の傾きは従来法と実
施例２のものと比べ、実施例３のものの方が小さくなっ
ており、露光量に対する線幅変化率が従来法と実施例２
のものよりさらに小さくなっているといえる。
【００３０】上記実施例３にあっては、全面露光後ＰＥ
Ｂ処理を施してマスク露光を行なっている。全面露光の
際の、露光量の調整により、レジスト１３は表面部のみ
が強く感光し、深くなるにしたがって弱く感光するの
で、前記全面露光後のインヒビタ濃度はレジスト表面か
ら深くなるにつれて大きくなるという濃度分布を示し、
インヒビタ濃度が大きくなるほど現像による溶解が不可
能となっている。この状態で、ＰＥＢ処理を施すことに
より、レジスト中のインヒビタ濃度の分布を滑らかにす
ることができる。従って、レジスト中における光の透過
率も変化し、マスク露光における光が入射し易くなるた
めマスク露光量を小さく見積もることもでき、またマス
ク露光時における光の定在波の影響も緩和される。その
後、現像を施すと図５に示したグラフからもわかるよう
に露光量に対する線幅変化率が実施例２のものよりもさ
らに小さくなり、線幅制御性が向上していることがわか
る。従って、現像後においては実施例２により得られる
レジストパターンと比べ、所望の微細なレジストパター
ンを得ることがより容易となる。
Ｂ処理を施してマスク露光を行なっている。全面露光の
際の、露光量の調整により、レジスト１３は表面部のみ
が強く感光し、深くなるにしたがって弱く感光するの
で、前記全面露光後のインヒビタ濃度はレジスト表面か
ら深くなるにつれて大きくなるという濃度分布を示し、
インヒビタ濃度が大きくなるほど現像による溶解が不可
能となっている。この状態で、ＰＥＢ処理を施すことに
より、レジスト中のインヒビタ濃度の分布を滑らかにす
ることができる。従って、レジスト中における光の透過
率も変化し、マスク露光における光が入射し易くなるた
めマスク露光量を小さく見積もることもでき、またマス
ク露光時における光の定在波の影響も緩和される。その
後、現像を施すと図５に示したグラフからもわかるよう
に露光量に対する線幅変化率が実施例２のものよりもさ
らに小さくなり、線幅制御性が向上していることがわか
る。従って、現像後においては実施例２により得られる
レジストパターンと比べ、所望の微細なレジストパター
ンを得ることがより容易となる。
【００３１】
【表３】
【００３２】表３は、実施例３により形成されるレジス
トパターンのテーパ角θと全面露光及びマスク露光の際
の露光量、Ａｌスパッタにおけるカバレッジ・微細加工
性・レジスト残膜との関係をあらわしたものである。こ
の表３からは表１に示した実施例１の場合と略同様のこ
とが言える。
トパターンのテーパ角θと全面露光及びマスク露光の際
の露光量、Ａｌスパッタにおけるカバレッジ・微細加工
性・レジスト残膜との関係をあらわしたものである。こ
の表３からは表１に示した実施例１の場合と略同様のこ
とが言える。
【００３３】
【発明の効果】以上詳述したように本発明に係る半導体
装置のコンタクトホール形成方法においては、半導体装
置を製造する際のコンタクトホール形成工程において、
レジストを塗布したウエハに露光・現像処理を施してレ
ジストパターンを形成する際、全面露光とマスク露光と
を組み合わせて行なうことによりレジストパターンのテ
ーパ角を調整でき、その後、異方性エッチングを施せ
ば、テーパ角を有するＳｉＯ2 膜のコンタクトホールが
形成されるので、コンタクトホール部での配線の断線や
埋め込み不良による導通不良を防止することができる。
装置のコンタクトホール形成方法においては、半導体装
置を製造する際のコンタクトホール形成工程において、
レジストを塗布したウエハに露光・現像処理を施してレ
ジストパターンを形成する際、全面露光とマスク露光と
を組み合わせて行なうことによりレジストパターンのテ
ーパ角を調整でき、その後、異方性エッチングを施せ
ば、テーパ角を有するＳｉＯ2 膜のコンタクトホールが
形成されるので、コンタクトホール部での配線の断線や
埋め込み不良による導通不良を防止することができる。
【００３４】また、上記記載の半導体装置のコンタクト
ホール形成方法において、全面露光またはマスク露光の
後にＰＥＢ(Post Exposure Bake)処理を施す場合には、
前記全面露光及び前記マスク露光後のレジスト中におけ
るインヒビタ濃度分布をなだらかにすることができ、露
光量に対する線幅変化率が小さくなり、線幅制御性を向
上させることができ、より一層微細なレジストパターン
を作製することが容易となる。
ホール形成方法において、全面露光またはマスク露光の
後にＰＥＢ(Post Exposure Bake)処理を施す場合には、
前記全面露光及び前記マスク露光後のレジスト中におけ
るインヒビタ濃度分布をなだらかにすることができ、露
光量に対する線幅変化率が小さくなり、線幅制御性を向
上させることができ、より一層微細なレジストパターン
を作製することが容易となる。
【図１】（ａ）〜（ｅ）は本発明に係る半導体装置のコ
ンタクトホール形成方法の工程の実施例１を各工程順に
示した模式的断面図である。
ンタクトホール形成方法の工程の実施例１を各工程順に
示した模式的断面図である。
【図２】実施例１〜３におけるエッチング処理工程に使
用されたエッチング装置を示す概略断面図である。
用されたエッチング装置を示す概略断面図である。
【図３】実施例１〜３で形成されたレジストパターンと
コンタクトホールの断面図である。
コンタクトホールの断面図である。
【図４】ＰＥＢ処理有無での（２重露光）本発明による
レジストパターン断面写真である。
レジストパターン断面写真である。
【図５】実施例１〜３における線幅と露光時間との関係
を示すグラフである。
を示すグラフである。
【図６】（ａ）〜（ｅ）は従来のレジストパターンを用
いたコンタクトホール形成工程を順に示した模式的断面
図である。
いたコンタクトホール形成工程を順に示した模式的断面
図である。
【図７】（ａ）〜（ｄ）は従来のテーパ角のついたコン
タクトホールを形成する際の各工程を順に示した模式的
断面図である。
タクトホールを形成する際の各工程を順に示した模式的
断面図である。
【図８】（ａ）〜（ｃ）は別の従来例におけるテーパー
角のついたコンタクトホールを形成する際の各工程を順
に示した模式的断面図である。
角のついたコンタクトホールを形成する際の各工程を順
に示した模式的断面図である。
１１ Ｓｉ基板 １２ ＳｉＯ2 膜 １３ レジスト
Claims (2)
- 【請求項１】 基板上にＳｉＯ2 膜を成膜し、該ＳｉＯ
2 膜上にレジストを塗布して該レジストに全面露光及び
マスク露光を施し、現像してレジストパターンを形成し
た後に、ＣＦ4 、ＣＨＦ3 ならびにＨｅまたはＡｒの混
合ガスで前記ＳｉＯ2 膜をエッチングすることを特徴と
する半導体装置のコンタクトホール形成方法。 - 【請求項２】 全面露光またはマスク露光の後にＰＥＢ
(Post Exposure Bake)処理を施すことを特徴とする請求
項１記載の半導体装置のコンタクトホール形成方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2267892 | 1992-02-07 | ||
| JP4-22678 | 1992-02-07 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05283358A true JPH05283358A (ja) | 1993-10-29 |
| JP2797854B2 JP2797854B2 (ja) | 1998-09-17 |
Family
ID=12089523
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4229564A Expired - Lifetime JP2797854B2 (ja) | 1992-02-07 | 1992-08-28 | 半導体装置のコンタクトホール形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2797854B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100294638B1 (ko) * | 1997-12-27 | 2001-10-24 | 박종섭 | 반도체장치의콘택홀형성방법 |
| KR20030050845A (ko) * | 2001-12-19 | 2003-06-25 | 주식회사 하이닉스반도체 | 반도체 소자의 제조방법 |
| WO2005036244A1 (ja) * | 2003-10-09 | 2005-04-21 | Fujitsu Limited | 反射型液晶表示装置用モジュールとその製造方法、及び反射型液晶表示装置 |
| JP2007514201A (ja) * | 2003-12-12 | 2007-05-31 | ヒューレット−パッカード デベロップメント カンパニー エル．ピー． | フォトレジスト層の表面にくぼみを形成する方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6191948A (ja) * | 1984-10-12 | 1986-05-10 | Nec Corp | 半導体装置の製造方法 |
| JPS6327024A (ja) * | 1986-07-18 | 1988-02-04 | Nec Corp | 半導体装置の製造方法 |
| JPS63258022A (ja) * | 1987-04-15 | 1988-10-25 | Rohm Co Ltd | 半導体装置の製造方法 |
| JPS63316429A (ja) * | 1987-06-18 | 1988-12-23 | Toshiba Corp | 微細パタ−ンの形成方法 |
-
1992
- 1992-08-28 JP JP4229564A patent/JP2797854B2/ja not_active Expired - Lifetime
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6191948A (ja) * | 1984-10-12 | 1986-05-10 | Nec Corp | 半導体装置の製造方法 |
| JPS6327024A (ja) * | 1986-07-18 | 1988-02-04 | Nec Corp | 半導体装置の製造方法 |
| JPS63258022A (ja) * | 1987-04-15 | 1988-10-25 | Rohm Co Ltd | 半導体装置の製造方法 |
| JPS63316429A (ja) * | 1987-06-18 | 1988-12-23 | Toshiba Corp | 微細パタ−ンの形成方法 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100294638B1 (ko) * | 1997-12-27 | 2001-10-24 | 박종섭 | 반도체장치의콘택홀형성방법 |
| KR20030050845A (ko) * | 2001-12-19 | 2003-06-25 | 주식회사 하이닉스반도체 | 반도체 소자의 제조방법 |
| WO2005036244A1 (ja) * | 2003-10-09 | 2005-04-21 | Fujitsu Limited | 反射型液晶表示装置用モジュールとその製造方法、及び反射型液晶表示装置 |
| JP2007514201A (ja) * | 2003-12-12 | 2007-05-31 | ヒューレット−パッカード デベロップメント カンパニー エル．ピー． | フォトレジスト層の表面にくぼみを形成する方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2797854B2 (ja) | 1998-09-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6514672B2 (en) | Dry development process for a bi-layer resist system | |
| US4816115A (en) | Process of making via holes in a double-layer insulation | |
| JPH0425126A (ja) | 半導体装置の製造方法 | |
| JP2797854B2 (ja) | 半導体装置のコンタクトホール形成方法 | |
| JP2002151381A (ja) | パターン形成方法 | |
| JP3119021B2 (ja) | 半導体装置のコンタクトホール形成方法 | |
| JP4082812B2 (ja) | 半導体装置の製造方法および多層配線構造の形成方法 | |
| JP2789969B2 (ja) | 半導体装置のコンタクトホール形成方法 | |
| JPH06275577A (ja) | 半導体装置のコンタクトホール形成方法 | |
| JPH06163482A (ja) | 半導体装置のコンタクトホール形成方法 | |
| JPH04348030A (ja) | 傾斜エッチング法 | |
| JP2000098593A (ja) | ステンシルマスク製造方法 | |
| JP3149601B2 (ja) | 半導体装置のコンタクトホール形成方法 | |
| JP3140369B2 (ja) | 深溝底部における電極パターン形成方法 | |
| JPH1032190A (ja) | 半導体装置の製造方法 | |
| JP2001092152A (ja) | 半導体装置の製造方法 | |
| JP3109506B2 (ja) | パターン形成方法 | |
| JP3131016B2 (ja) | ネガ型レジストパターンの形成方法 | |
| JPH0729886A (ja) | 半導体装置のコンタクトホール形成方法 | |
| KR100524811B1 (ko) | 반도체장치의미세패턴형성방법 | |
| JPH09129604A (ja) | 半導体装置の微細パターンの形成方法 | |
| JPH06124886A (ja) | レジストパターンの形成方法 | |
| JP3248502B2 (ja) | レジストパターン剥離方法 | |
| JPH10221851A (ja) | パターン形成方法 | |
| JPS62137831A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100703 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130703 Year of fee payment: 15 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 15 Free format text: PAYMENT UNTIL: 20130703 |