JP4082812B2 - 半導体装置の製造方法および多層配線構造の形成方法 - Google Patents
半導体装置の製造方法および多層配線構造の形成方法 Download PDFInfo
- Publication number
- JP4082812B2 JP4082812B2 JP36293598A JP36293598A JP4082812B2 JP 4082812 B2 JP4082812 B2 JP 4082812B2 JP 36293598 A JP36293598 A JP 36293598A JP 36293598 A JP36293598 A JP 36293598A JP 4082812 B2 JP4082812 B2 JP 4082812B2
- Authority
- JP
- Japan
- Prior art keywords
- resin layer
- opening
- interlayer insulating
- forming
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は一般に半導体装置に関し、特に高速半導体装置およびその製造方法に関する。
大規模集積回路の製造技術の進歩に伴い、集積回路装置中に含まれる半導体装置の数は莫大なものになっている。これに伴い、集積回路装置中において半導体装置間を相互接続する配線パターンは必然的に複雑になってしまう。このような複雑な配線パターンを実現するため、最近の半導体集積回路はいわゆる多層配線構造を採用することが多い。多層配線構造では、間に層間絶縁膜を挟んで複数の配線層が形成される。
【０００２】
このような多層配線構造を使った場合にも、集積回路中の配線の総延長は実質的なものとなり、集積密度の大きい高速半導体装置では、配線の時定数に起因する電気信号の遅れが深刻な問題となる。このような、いわゆる配線遅延の問題を軽減するため、最近では従来集積回路中において配線に使われていたＡｌに代わって、抵抗値の低いＣｕが使われるようになっている。集積回路中におけるＣｕ配線パターンの使用は、エレクトロマイグレーション耐性向上の観点からも有利である。ＣｕはＡｌなど従来の多層配線構造で使われていた金属材料と違って、ドライエッチングによるパターニングが困難であるため、Ｃｕを使った多層配線構造の形成の際には、層間絶縁膜中に先に配線溝を形成しておき、これをＣｕで埋めることによる配線パターンを形成するダマシン法が一般に使われている。特に、コンタクトホールを先に形成した層間絶縁膜に配線溝を形成し、前記コンタクトホールおよび配線溝をＣｕ層の１回の堆積で埋めてしまう、いわゆるデュアルダマシン法は、工程数の削減に非常に有効である。
【０００３】
【従来の技術】
図１（Ａ）〜図２（Ｅ）は、従来のデュアルダマシン法による多層配線構造の形成工程を示す。
図１（Ａ）を参照するに、図示しない基板上に形成され配線パターン１２が埋め込まれた層間絶縁膜１１上にはエッチングストッパ層となるＳｉＮ膜１３を介して次の層間絶縁膜１４が形成されており、前記層間絶縁膜１４上には別のエッチングストッパ層を構成するＳｉＮ膜１５を介して次の層間絶縁膜１６が形成されている。さらに、前記層間絶縁膜１６上には、ＳｉＮ膜１７が形成されている。
【０００４】
図１（Ａ）の構造では、さらに前記層間絶縁膜１６および１４を貫通して、前記配線パターン１２に対応したコンタクトホール１８が、ドライエッチング法により形成される。
より具体的には、前記ＳｉＮ膜１７上にレジスト膜（図示せず）が堆積され、これをパターニングすることにより、前記コンタクトホール１８に対応したレジスト開口部を前記レジスト膜中に形成する。さらに、かかるレジスト開口部を介して前記ＳｉＮ膜１７をドライエッチングによりパターニングすることにより、前記ＳｉＮ膜１７中に前記レジスト開口部に対応した開口部を形成する。さらに、かかるＳｉＮ膜１７中の開口部を介して前記層間絶縁膜１６を、エッチングガスあるいはエッチング条件を変更してドライエッチングすることにより、前記層間絶縁膜１６中に前記ＳｉＮ膜１５を露出する開口部を形成する。前記層間絶縁膜１６を形成するドライエッチング工程は、前記ＳｉＮ膜１５が露出した時点で停止する。
【０００５】
さらに、エッチングガスあるいはエッチング条件を変更して前記ＳｉＮ膜１５をドライエッチングし、層間絶縁膜１４が露出した時点でさらにエッチングガスあるいはエッチング条件を変更して前記層間絶縁膜１４をドライエッチングし、前記コンタクトホール１８を形成する。図１（Ａ）の段階では、前記コンタクトホール１８の底にＳｉＮエッチングストッパ膜１３が露出している。すなわち、前記配線パターン１２はＳｉＮ膜１３により保護されている。
【０００６】
次に、図１（Ｂ）の工程において、前記ＳｉＮ膜１７上にレジスト膜１９が堆積され、レジスト膜１９をフォトリソグラフィーによりパターニングすることにより、前記レジスト膜１９中に、層間絶縁膜１６中に形成したいダマシン構造の配線パターンに対応した開口部１９Ａが形成される。
さらに図１（Ｂ）の工程では、前記レジスト膜１９をマスクに前記開口部１９Ａにおいて露出されたＳｉＮ膜１７をドライエッチングによりパターニングし、その結果露出された前記層間絶縁膜１６を、前記レジスト膜１９をマスクにパターニングすることにより、図１（Ｃ）に示すように、前記層間絶縁膜１６中に配線溝１６Ａが、前記コンタクトホール１８に重畳して形成される。図１（Ｃ）の工程では、前記ＳｉＮ膜１７をドライエッチングによりパターニングする工程で、前記コンタクトホール１８底部に露出されていたＳｉＮ膜１３も、同時にエッチング除去され、前記コンタクトホール１８の底部には、配線パターン１２が露出する。図１（Ｃ）の工程では、さらに前記層間絶縁膜１６上のＳｉＮ膜１７も除去されている。
【０００７】
さらに、図２（Ｄ）の工程においてＣｕ層２０が図１（Ｃ）の構造上に、電解めっき法あるいはスパッタリング法により堆積され、さらに堆積したＣｕ層２０のうち、前記層間絶縁膜１６上の部分を化学機械研磨（ＣＭＰ）法により除去することにより、図２（Ｅ）に示すように、前記コンタクトホール１８および配線溝１９ＡがＣｕにより埋められたデュアルダマシン構造の多層配線構造が得られる。
【０００８】
かかるデュアルダマシン法による多層配線構造の形成方法は、コンタクトホール１８をＣｕで埋める工程と配線溝１９ＡをＣｕで埋める工程とが同時に実行されるため、また配線溝１９Ａを埋めるＣｕのうち、層間絶縁膜１６上に堆積した部分を除去してＣｕ配線パターンを形成する工程と平坦化工程とが同時に実行されるため、半導体装置の製造工程において、工程数の削減に有利である。
【０００９】
【発明が解決しようとする課題】
一方、図１（Ａ）〜図２（Ｅ）に示す従来のデュアルダマシン法による多層配線構造の形成工程では、図１（Ｃ）の工程で前記配線パターン１２が露出されてしまうため、アッシング等によるレジスト膜１９の除去工程、あるいは前記層間絶縁膜１６上に残留するＳｉＮ膜１７の除去工程等により、配線パターン１２に損傷が加えられ、抵抗値が増大してしまうおそれがある。配線パターン１２の代わりに基板中に拡散層が形成されている場合には、かかる損傷の結果リーク電流が増大する等も問題が生じる。
【００１０】
また、従来のデュアルダマシン法では、図３（Ａ）〜（Ｃ）に示すように前記コンタクトホール１８の位置と前記配線パターン１２の位置とがずれている場合、図３（Ｃ）に示すように前記配線溝１６Ａを形成するドライエッチング工程において、下側の層間絶縁膜１１のうち、前記配線パターン１２に隣接する部分が同時にエッチングを受けてしまう問題が生じる。このようなエッチングが生じると、前記配線パターン１２の側壁面が露出し、引き続くレジスト膜１９のアッシングによる除去工程において前記側壁面が酸化してしまい、配線パターン１２の抵抗値が増大してしまう。この問題は、特に酸化しやすいＣｕを前記配線パターン１２に使った多層配線構造において深刻になる。また、かかる配線パターン１２の側壁面は前記配線溝１６Ａを形成するドライエッチング工程の際にスパッタされることがあるが、かかるスパッタが生じるとＣｕ等の導電性粒子が層間絶縁膜１１に付着してしまい、短絡等の問題が引き起こされることがある。
【００１１】
かかる従来のデュアルダマシン法に係る問題点を解決するため、従来より前記配線溝１６Ａの形成工程の間、前記コンタクトホール１８をレジストにより充填し、前記配線パターン１２を保護することが提案されている。
図４（Ａ）〜（Ｄ）は、前記従来の提案になるデュアルダマシン構造の形成方法を示す。ただし、図４（Ａ）〜（Ｄ）中、先に説明した部分には同一の参照符号を付し、説明を省略する。
【００１２】
図４（Ａ）を参照するに、本実施例では図１（Ａ）の構造が形成された時点で前記ＳｉＮ膜１７上に、前記コンタクトホール１８を埋めるようにレジスト膜２１を形成し、これを図４（Ｂ）の工程においてエッチバックして、前記ＳｉＮ膜１７上に残留するレジスト膜を除去する。かかるエッチバックの結果、図４（Ｂ）の工程では前記コンタクトホール１８を埋めるようにレジストパターン２１Ａが形成され、レジストパターン２１Ａにより前記コンタクトホール１８の底のＳｉＮ膜１３および配線パターン１２が保護される。
【００１３】
次に、図１（Ｂ）の工程に対応する図４（Ｃ）の工程において前記ＳｉＮ膜１７上にレジスト膜１９が形成され、図４（Ｄ）の工程においてフォトリソグラフィーにより図１（Ｂ）に示すレジスト開口部１９Ａが形成されるが、図４（Ｃ）の工程においてはコンタクトホール１８中のレジストパターン２１Ａがレジスト膜１９と容易に混合してしまい、レジスト混合部２１Ｂが前記コンタクトホール１８に隣接して形成されやすい。かかるレジスト混合部２１Ｂは露光・現像されても残留しやすく、このため図４（Ｄ）に示すように、前記レジスト開口部１９Ａを介してドライエッチングを行ない、配線溝１６Ａを形成した場合、配線溝１６Ａ中においてコンタクトホール１８を囲むようにエッチングされないパターンが前記レジスト混合部２１Ｂに対応して残留してしまい、配線溝１６Ａ中に断線等の欠陥が生じてしまう問題が生じる。
【００１４】
また、図４（Ａ）〜（Ｄ）の工程では、図４（Ｂ）のエッチバック工程において、特に有機層間絶縁膜を使った場合、レジストパターン２１Ａの深さを制御するのが困難である問題が生じる。これは、かかるエッチバック工程を酸素プラズマ中で行なった場合、エッチング速度が非常に速くなり、またエッチング速度の面内分布が不均一になるためである。さらに、かかる酸素プラズマによるエッチングを行なった場合、ドライエッチング装置の反応室内壁に付着しているポリマーが酸素プラズマに曝露されることで剥離し、粒子となって半導体装置基板上に付着して欠陥を形成する問題も生じる。このような問題は、図４（Ｂ）のエッチバック工程を専用のドライエッチング装置中において行なえば回避できるが、その場合には半導体装置の製造工程が複雑になり、製造費用が増大してしまう。
【００１５】
そこで、本発明は上記の課題を解決した、新規で有用な半導体装置の製造方法を提供することを概括的課題とする。
本発明のより具体的な課題は、デュアルダマシン法による多層配線構造の形成工程を含む半導体装置の製造方法において、層間絶縁膜中にコンタクトホール形成後、配線パターン溝をドライエッチングにより前記層間絶縁膜中に形成する際に、コンタクトホール下の領域を、簡単な構成で効果的に保護できる半導体装置の製造方法を提供することにある。
【００１６】
【課題を解決するための手段】
本発明は、上記の課題を、層間絶縁膜中に開口部を形成する工程と、前記層間絶縁膜上に、前記開口部を埋めるように樹脂層を形成する工程と、前記層間絶縁膜上から前記樹脂層を、溶媒中に溶解することにより除去する工程と、前記開口部中に残留した樹脂層を重合反応により硬化させる工程と、全面にレジスト膜を塗布する工程と、前記レジスト膜をパターニングする工程と、前記開口部中に前記硬化した樹脂層が残留した状態で、前記開口部に重畳するように、配線溝を、パターニングされた前記レジスト膜をマスクとして形成する工程とを含む半導体装置の製造方法であって、前記樹脂層は感光性樹脂層よりなり、さらに前記層間絶縁膜上から前記樹脂層を除去する工程は、前記感光性樹脂層を、全面的に略一様に露光する工程と、前記露光した感光性樹脂層を、前記溶媒として現像液を使い、現像することにより除去する工程を含み、前記露光工程は、前記感光性樹脂層を、前記開口部を解像しない波長の光により露光する工程よりなることを特徴とする半導体装置の製造方法により、または、層間絶縁膜中に開口部を形成する工程と、前記層間絶縁膜上に、前記開口部を埋めるように樹脂層を形成する工程と、前記層間絶縁膜上から前記樹脂層を、溶媒中に溶解することにより除去する工程と、前記開口部中に残留した樹脂層を重合反応により硬化させる工程と、全面にレジスト膜を塗布する工程と、前記レジスト膜をパターニングする工程と、前記開口部中に前記硬化した樹脂層が残留した状態で、前記開口部に重畳するように、配線溝を、前記パターニングされた前記レジスト膜をマスクとして形成する工程とを含む多層配線構造の形成方法であって、前記樹脂層は感光性樹脂層よりなり、さらに前記層間絶縁膜上から前記樹脂層を除去する工程は、前記感光性樹脂層を、全面的に略一様に露光する工程と、前記露光した感光性樹脂層を、前記溶媒として現像液を使い、現像することにより除去する工程を含み、前記露光工程は、前記感光性樹脂層を、前記開口部を解像しない波長の光により露光する工程よりなることを特徴とする多層配線構造の形成方法により、または、層間絶縁膜中に開口部を形成する工程と、前記層間絶縁膜上に、前記開口部を埋めるように樹脂層を形成する工程と、前記層間絶縁膜上から前記樹脂層を、溶媒中に溶解することにより除去する工程と、前記開口部中に残留した樹脂層を重合反応により硬化させる工程と、全面にレジスト膜を塗布する工程と、前記レジスト膜をパターニングする工程と、前記開口部中に前記硬化した樹脂層が残留した状態で、前記開口部に重畳するように、配線溝を、前記パターニングされた前記レジスト膜をマスクとして形成する工程とを含む多層配線構造の形成方法であって、前記樹脂層は感光性樹脂層よりなり、さらに前記層間絶縁膜上から前記樹脂層を除去する工程は、前記感光性樹脂層を、全面的に略一様に露光する工程と、前記露光した感光性樹脂層を、前記溶媒として現像液を使い、現像することにより除去する工程を含み、前記露光工程は、前記感光性樹脂層を、前記開口部を解像しない波長の光により露光する工程よりなることを特徴とする多層配線構造の形成方法により、または、層間絶縁膜中に開口部を形成する工程と、前記層間絶縁膜上に、前記開口部を埋めるように樹脂層を形成する工程と、前記層間絶縁膜上から前記樹脂層を、溶媒中に溶解することにより除去する工程と、前記開口部中に残留した樹脂層を重合反応により硬化させる工程と、全面にレジスト膜を塗布する工程と、前記レジスト膜をパターニングする工程と、前記開口部中に前記硬化した樹脂層が残留した状態で、前記開口部に重畳するように、配線溝を、前記パターニングされた前記レジスト膜をマスクとして形成する工程とを含む多層配線構造の形成方法であって、前記樹脂層は感光性樹脂層よりなり、さらに前記層間絶縁膜上から前記樹脂層を除去する工程は、前記感光性樹脂層を、全面的に略一様に露光する工程と、前記露光した感光性樹脂層を、前記溶媒として現像液を使い、現像することにより除去する工程を含み、前記露光工程は、前記感光性樹脂層を、前記開口部の底まで露光しない所定のドーズ量以下のドーズ量で実行されることを特徴とする多層配線構造の形成方法により、解決する。
【００１７】
【発明の実施の形態】
［第１実施例］
図５（Ａ）〜図７（Ｈ）は、本発明の第１実施例による半導体装置の製造工程を示す。
図５（Ａ）を参照するに、拡散領域３１ａ，３１ｂを形成されたＳｉ基板３１上には、前記拡散領域３１ａと３１ｂとの間のフィールド酸化膜３２上にポリシリコンあるいはＷ等よりなる配線パターン３３が形成されており、前記配線パターン３３はＦ（フッ素）ドープＳｉＯ2 などの低誘電率層間絶縁膜３４により覆われる。また、前記基板３１上には、前記拡散領域３１ａに隣接してゲート電極３５が形成されている。
【００１８】
前記層間絶縁膜３４は平坦化されており、表面を薄いＳｉＮ膜よりなるエッチングストッパ膜３６により覆われている。一方、前記エッチングストッパ膜３６上にはＦドープＳｉＯ2 等よりなる層間絶縁膜３７が堆積され、ＳｉＮよりなるエッチングストッパ膜３８を挟んでさらにその上にＦドープＳｉＯ2 等よりなる別の層間絶縁膜３９が堆積される。さらに、前記層間絶縁膜３９はＳｉＮよりなる反射防止膜４０により覆われ、前記ＳｉＮ反射防止膜４０中には前記層間絶縁膜３２に対応して開口部が、ＡｒＦあるいはＫｒＦエキシマレーザを使ったフォトリソグラフィーにより、解像限界近傍で形成され、さらに前記反射防止膜４０中の開口部を介して、前記ＳｉＮエッチングストッパ膜３６を露出するコンタクトホール４１が、前記層間絶縁膜３９および３７、および間のＳｉＮ膜３８を貫通して形成されている。
【００１９】
次に、図５（Ｂ）の工程において、前記ＳｉＮ反射防止膜４０上に前記コンタクトホール４１を埋めるように、ｉ線レジスト膜４２が、スピンコーティング法により塗布され、通常通りプリベークされる。
さらに、図５（Ｂ）の工程では、前記レジスト膜４２はＨｇ−ｉ線により一様に露光され、さらに現像液により現像されることにより前記反射防止膜４０上から除去され、図５（Ｃ）に示すように、前記コンタクトホール４１を、前記レジスト膜４２の一部をなすレジストプラグ４２Ａが埋めた構造が得られる。図５（Ｂ）の露光工程において、前記ｉ線レジスト膜４２の露光は、先にエキシマレーザを使ったフォトリソグラフィーで形成されたコンタクトホール４１を解像することはできず、したがって、前記コンタクトホール４１を埋めるレジストプラグ４２Ａは現像工程を行なっても実質的に溶解されず、コンタクトホール４１内に残留する。換言すると、図５（Ｃ）の構造では、前記コンタクトホール４１底のＳｉＮ膜３６、したがってその下の配線パターン３３は、前記レジストプラグ４２Ａにより保護される。
【００２０】
次に、図６（Ｄ）の工程で、図５（Ｃ）構造は、典型的には紫外線を照射しながらウェハを５０〜１４０°Ｃで１００秒間程度ランピング加熱を行なうことにより硬化処理あるいはベーク処理され、前記樹脂中において重合反応が生じることにより、前記レジストプラグ４２Ａが固化する。
さらに、図６（Ｅ）の工程で、前記図６（Ｄ）のＳｉＮ反射防止膜４０上に別のレジスト膜４３を形成し、通常のｉ線を使ったフォトリソグラフィーによりパターニングすることにより、前記レジスト膜４３中に、形成したい多層配線パターンに対応したレジスト開口部４３Ａを形成する。図６（Ｅ）の工程においては、前記コンタクトホール４１中のレジストプラグ４２Ａはすでに硬化しているため、ｉ線レジスト膜４３を前記ＳｉＮ膜４０上に形成しても、図４（Ｃ）で説明したレジストのミキシングは生じない。また、図６（Ｅ）の工程で前記別のレジスト膜４３を露光する際にも、前記レジストプラグ４２Ａはすでに硬化しているため露光されることはなく、このため前記レジスト膜４３を現像液によりパターニングしてレジスト開口部４３Ａを形成しても、レジストプラグ４２Ａが溶解されることはない。
【００２１】
さらに、図６（Ｆ）の工程において、前記レジスト膜４３をマスクに前記ＳｉＮ反射防止膜４０をドライエッチングし、前記層間絶縁膜３９を露出した後、これをエッチングガスあるいはエッチング条件を変えて、ＳｉＮエッチングストッパ層３８が露出するまでドライエッチングし、前記層間絶縁膜３９中に配線溝３９Ａを形成する。その結果、図６（Ｆ）に示すように、前記配線溝３９Ａ中にレジストプラグ４２Ａが突出した構造が得られる。図６（Ｆ）の工程では前記コンタクトホール４１中のＳｉＮ膜３６がレジストプラグ４２Ａにより保護されているため、前記ＳｉＮ膜４０をドライエッチングしてもＳｉＮ膜３６が除去されることはない。
【００２２】
次に、図７（Ｇ）の工程で前記レジスト膜４３およびレジストプラグ４２Ａを酸素プラズマ中におけるアッシングにより除去した後、前記コンタクトホール底部におけるＳｉＮ膜３６がドライエッチングにより除去され、さらに図７（Ｈ）の工程で前記コンタクトホール４１および前記配線溝３９Ａの表面にＣｕシード層４４Ａがスパッタリングにより形成される。さらに前記Ｃｕシード層４４Ａを電極として電解めっきを行なうことにより、前記コンタクトホール４１および配線溝３９Ａを埋めるＣｕ配線パターン４４Ｂが形成される。なお、前記Ｃｕ配線パターン４４Ｂの形成は、図２（Ｄ），（Ｅ）で説明したスパッタリングとＣＭＰ法による平坦化工程を組み合わせて形成してもよい。
［第２実施例］
図８（Ａ）〜図１０（Ｈ）は、本発明の第２実施例による半導体装置の製造工程を示す。ただし、先に説明した部分に対応する部分には同一の参照符号を付し、説明を省略する。
【００２３】
本実施例では、図５（Ｂ）の工程に対応する図８（Ｂ）の工程において前記ＳｉＮ膜４０上に、ｉ線レジスト膜４２の代わりに熱硬化性樹脂膜４２’を塗布する。レジスト膜４２と同様に、熱硬化性樹脂膜４２’も前記コンタクトホール４１を埋めるように形成され、プリベーク処理の後、図５（Ｃ）の工程に対応する図８（Ｃ）の工程で現像液により溶解され、前記ＳｉＮ膜４０上に残留している樹脂膜４２’が溶解・除去される。その結果、図８（Ｃ）の工程では、前記コンタクトホール４１を部分的に埋める樹脂プラグ４２Ａ’が形成される。
【００２４】
前記樹脂プラグ４２Ａ’は図６（Ｄ）に対応する図９（Ｄ）の工程においてベーキング処理により硬化され、さらに図６（Ｅ）〜７（Ｈ）の工程に対応する図９（Ｅ）〜１０（Ｈ）の工程により、図１０（Ｈ）に示すように、図７（Ｈ）と同様な所望の多層配線構造が得られる。
以上、本発明を半導体装置における多層配線構造の形成について説明したが、本発明による多層配線構造は半導体装置以外にも、プリント回路基板等において適用可能である。
【００２５】
以上、本発明を好ましい実施例について説明したが、本発明は上記の特定の実施例に限定されるものではなく、特許請求の範囲に記載した要旨内において様々な変形や変更が可能である。
【００２６】
【発明の効果】
本発明の特徴によれば、デュアルダマシン法により多層配線構造を形成する場合、開口部を樹脂プラグで塞ぎ、その際樹脂プラグを硬化させておくことにより、開口部形成に続くレジストプロセスにより、開口部に重畳して配線溝を形成する場合でも、配線溝形成に使われるレジストが樹脂プラグとミキシングすることなく、また樹脂プラグが露光されることもなく、簡単かつ確実にデュアルダマシン構造の多層配線構造を形成することができる。
【図面の簡単な説明】
【図１】（Ａ）〜（Ｃ）は、従来のデュアルダマシン法による多層配線構造の形成方法を示す図（その１）である。
【図２】（Ｄ）〜（Ｅ）は、従来のデュアルダマシン法による多層配線構造の形成方法を示す図（その２）である。
【図３】（Ａ）〜（Ｃ）は、従来のデュアルダマシン法の問題点を説明する図である。
【図４】（Ａ）〜（Ｄ）は、従来の別のデュアルダマシン法による多層配線構造の形成方法を示す図である。
【図５】（Ａ）〜（Ｃ）は、本発明の第１実施例による半導体装置の製造工程を示す図（その１）である。
【図６】（Ｄ）〜（Ｆ）は、本発明の第１実施例による半導体装置の製造工程を示す図（その２）である。
【図７】（Ｇ）〜（Ｈ）は、本発明の第１実施例による半導体装置の製造工程を示す図（その３）である。
【図８】（Ａ）〜（Ｃ）は、本発明の第２実施例による半導体装置の製造工程を示す図（その１）である。
【図９】（Ｄ）〜（Ｆ）は、本発明の第２実施例による半導体装置の製造工程を示す図（その２）である。
【図１０】（Ｇ）〜（Ｈ）は、本発明の第２実施例による半導体装置の製造工程を示す図（その３）である。
【符号の説明】
１１，３１ 基板
１２，３３ 配線パターン
１３，１５，１７，３６，３８，４０ ＳｉＮエッチングストッパ
１４，１６ 層間絶縁膜
１６Ａ，３９Ａ 配線溝
１８，４１ コンタクトホール
１９，４３ レジスト膜
１９Ａ，４３Ａ レジスト開口部
２０ Ｃｕ層
２０Ａ，４４Ｂ Ｃｕ配線パターン
３１ａ，３１ｂ 拡散領域
３２ フィールド酸化膜
４２ レジスト膜
４２’ 樹脂膜
４２Ａ レジストプラグ
４２Ａ’ 樹脂プラグ
４４Ａ Ｃｕシード層
【発明の属する技術分野】
本発明は一般に半導体装置に関し、特に高速半導体装置およびその製造方法に関する。
大規模集積回路の製造技術の進歩に伴い、集積回路装置中に含まれる半導体装置の数は莫大なものになっている。これに伴い、集積回路装置中において半導体装置間を相互接続する配線パターンは必然的に複雑になってしまう。このような複雑な配線パターンを実現するため、最近の半導体集積回路はいわゆる多層配線構造を採用することが多い。多層配線構造では、間に層間絶縁膜を挟んで複数の配線層が形成される。
【０００２】
このような多層配線構造を使った場合にも、集積回路中の配線の総延長は実質的なものとなり、集積密度の大きい高速半導体装置では、配線の時定数に起因する電気信号の遅れが深刻な問題となる。このような、いわゆる配線遅延の問題を軽減するため、最近では従来集積回路中において配線に使われていたＡｌに代わって、抵抗値の低いＣｕが使われるようになっている。集積回路中におけるＣｕ配線パターンの使用は、エレクトロマイグレーション耐性向上の観点からも有利である。ＣｕはＡｌなど従来の多層配線構造で使われていた金属材料と違って、ドライエッチングによるパターニングが困難であるため、Ｃｕを使った多層配線構造の形成の際には、層間絶縁膜中に先に配線溝を形成しておき、これをＣｕで埋めることによる配線パターンを形成するダマシン法が一般に使われている。特に、コンタクトホールを先に形成した層間絶縁膜に配線溝を形成し、前記コンタクトホールおよび配線溝をＣｕ層の１回の堆積で埋めてしまう、いわゆるデュアルダマシン法は、工程数の削減に非常に有効である。
【０００３】
【従来の技術】
図１（Ａ）〜図２（Ｅ）は、従来のデュアルダマシン法による多層配線構造の形成工程を示す。
図１（Ａ）を参照するに、図示しない基板上に形成され配線パターン１２が埋め込まれた層間絶縁膜１１上にはエッチングストッパ層となるＳｉＮ膜１３を介して次の層間絶縁膜１４が形成されており、前記層間絶縁膜１４上には別のエッチングストッパ層を構成するＳｉＮ膜１５を介して次の層間絶縁膜１６が形成されている。さらに、前記層間絶縁膜１６上には、ＳｉＮ膜１７が形成されている。
【０００４】
図１（Ａ）の構造では、さらに前記層間絶縁膜１６および１４を貫通して、前記配線パターン１２に対応したコンタクトホール１８が、ドライエッチング法により形成される。
より具体的には、前記ＳｉＮ膜１７上にレジスト膜（図示せず）が堆積され、これをパターニングすることにより、前記コンタクトホール１８に対応したレジスト開口部を前記レジスト膜中に形成する。さらに、かかるレジスト開口部を介して前記ＳｉＮ膜１７をドライエッチングによりパターニングすることにより、前記ＳｉＮ膜１７中に前記レジスト開口部に対応した開口部を形成する。さらに、かかるＳｉＮ膜１７中の開口部を介して前記層間絶縁膜１６を、エッチングガスあるいはエッチング条件を変更してドライエッチングすることにより、前記層間絶縁膜１６中に前記ＳｉＮ膜１５を露出する開口部を形成する。前記層間絶縁膜１６を形成するドライエッチング工程は、前記ＳｉＮ膜１５が露出した時点で停止する。
【０００５】
さらに、エッチングガスあるいはエッチング条件を変更して前記ＳｉＮ膜１５をドライエッチングし、層間絶縁膜１４が露出した時点でさらにエッチングガスあるいはエッチング条件を変更して前記層間絶縁膜１４をドライエッチングし、前記コンタクトホール１８を形成する。図１（Ａ）の段階では、前記コンタクトホール１８の底にＳｉＮエッチングストッパ膜１３が露出している。すなわち、前記配線パターン１２はＳｉＮ膜１３により保護されている。
【０００６】
次に、図１（Ｂ）の工程において、前記ＳｉＮ膜１７上にレジスト膜１９が堆積され、レジスト膜１９をフォトリソグラフィーによりパターニングすることにより、前記レジスト膜１９中に、層間絶縁膜１６中に形成したいダマシン構造の配線パターンに対応した開口部１９Ａが形成される。
さらに図１（Ｂ）の工程では、前記レジスト膜１９をマスクに前記開口部１９Ａにおいて露出されたＳｉＮ膜１７をドライエッチングによりパターニングし、その結果露出された前記層間絶縁膜１６を、前記レジスト膜１９をマスクにパターニングすることにより、図１（Ｃ）に示すように、前記層間絶縁膜１６中に配線溝１６Ａが、前記コンタクトホール１８に重畳して形成される。図１（Ｃ）の工程では、前記ＳｉＮ膜１７をドライエッチングによりパターニングする工程で、前記コンタクトホール１８底部に露出されていたＳｉＮ膜１３も、同時にエッチング除去され、前記コンタクトホール１８の底部には、配線パターン１２が露出する。図１（Ｃ）の工程では、さらに前記層間絶縁膜１６上のＳｉＮ膜１７も除去されている。
【０００７】
さらに、図２（Ｄ）の工程においてＣｕ層２０が図１（Ｃ）の構造上に、電解めっき法あるいはスパッタリング法により堆積され、さらに堆積したＣｕ層２０のうち、前記層間絶縁膜１６上の部分を化学機械研磨（ＣＭＰ）法により除去することにより、図２（Ｅ）に示すように、前記コンタクトホール１８および配線溝１９ＡがＣｕにより埋められたデュアルダマシン構造の多層配線構造が得られる。
【０００８】
かかるデュアルダマシン法による多層配線構造の形成方法は、コンタクトホール１８をＣｕで埋める工程と配線溝１９ＡをＣｕで埋める工程とが同時に実行されるため、また配線溝１９Ａを埋めるＣｕのうち、層間絶縁膜１６上に堆積した部分を除去してＣｕ配線パターンを形成する工程と平坦化工程とが同時に実行されるため、半導体装置の製造工程において、工程数の削減に有利である。
【０００９】
【発明が解決しようとする課題】
一方、図１（Ａ）〜図２（Ｅ）に示す従来のデュアルダマシン法による多層配線構造の形成工程では、図１（Ｃ）の工程で前記配線パターン１２が露出されてしまうため、アッシング等によるレジスト膜１９の除去工程、あるいは前記層間絶縁膜１６上に残留するＳｉＮ膜１７の除去工程等により、配線パターン１２に損傷が加えられ、抵抗値が増大してしまうおそれがある。配線パターン１２の代わりに基板中に拡散層が形成されている場合には、かかる損傷の結果リーク電流が増大する等も問題が生じる。
【００１０】
また、従来のデュアルダマシン法では、図３（Ａ）〜（Ｃ）に示すように前記コンタクトホール１８の位置と前記配線パターン１２の位置とがずれている場合、図３（Ｃ）に示すように前記配線溝１６Ａを形成するドライエッチング工程において、下側の層間絶縁膜１１のうち、前記配線パターン１２に隣接する部分が同時にエッチングを受けてしまう問題が生じる。このようなエッチングが生じると、前記配線パターン１２の側壁面が露出し、引き続くレジスト膜１９のアッシングによる除去工程において前記側壁面が酸化してしまい、配線パターン１２の抵抗値が増大してしまう。この問題は、特に酸化しやすいＣｕを前記配線パターン１２に使った多層配線構造において深刻になる。また、かかる配線パターン１２の側壁面は前記配線溝１６Ａを形成するドライエッチング工程の際にスパッタされることがあるが、かかるスパッタが生じるとＣｕ等の導電性粒子が層間絶縁膜１１に付着してしまい、短絡等の問題が引き起こされることがある。
【００１１】
かかる従来のデュアルダマシン法に係る問題点を解決するため、従来より前記配線溝１６Ａの形成工程の間、前記コンタクトホール１８をレジストにより充填し、前記配線パターン１２を保護することが提案されている。
図４（Ａ）〜（Ｄ）は、前記従来の提案になるデュアルダマシン構造の形成方法を示す。ただし、図４（Ａ）〜（Ｄ）中、先に説明した部分には同一の参照符号を付し、説明を省略する。
【００１２】
図４（Ａ）を参照するに、本実施例では図１（Ａ）の構造が形成された時点で前記ＳｉＮ膜１７上に、前記コンタクトホール１８を埋めるようにレジスト膜２１を形成し、これを図４（Ｂ）の工程においてエッチバックして、前記ＳｉＮ膜１７上に残留するレジスト膜を除去する。かかるエッチバックの結果、図４（Ｂ）の工程では前記コンタクトホール１８を埋めるようにレジストパターン２１Ａが形成され、レジストパターン２１Ａにより前記コンタクトホール１８の底のＳｉＮ膜１３および配線パターン１２が保護される。
【００１３】
次に、図１（Ｂ）の工程に対応する図４（Ｃ）の工程において前記ＳｉＮ膜１７上にレジスト膜１９が形成され、図４（Ｄ）の工程においてフォトリソグラフィーにより図１（Ｂ）に示すレジスト開口部１９Ａが形成されるが、図４（Ｃ）の工程においてはコンタクトホール１８中のレジストパターン２１Ａがレジスト膜１９と容易に混合してしまい、レジスト混合部２１Ｂが前記コンタクトホール１８に隣接して形成されやすい。かかるレジスト混合部２１Ｂは露光・現像されても残留しやすく、このため図４（Ｄ）に示すように、前記レジスト開口部１９Ａを介してドライエッチングを行ない、配線溝１６Ａを形成した場合、配線溝１６Ａ中においてコンタクトホール１８を囲むようにエッチングされないパターンが前記レジスト混合部２１Ｂに対応して残留してしまい、配線溝１６Ａ中に断線等の欠陥が生じてしまう問題が生じる。
【００１４】
また、図４（Ａ）〜（Ｄ）の工程では、図４（Ｂ）のエッチバック工程において、特に有機層間絶縁膜を使った場合、レジストパターン２１Ａの深さを制御するのが困難である問題が生じる。これは、かかるエッチバック工程を酸素プラズマ中で行なった場合、エッチング速度が非常に速くなり、またエッチング速度の面内分布が不均一になるためである。さらに、かかる酸素プラズマによるエッチングを行なった場合、ドライエッチング装置の反応室内壁に付着しているポリマーが酸素プラズマに曝露されることで剥離し、粒子となって半導体装置基板上に付着して欠陥を形成する問題も生じる。このような問題は、図４（Ｂ）のエッチバック工程を専用のドライエッチング装置中において行なえば回避できるが、その場合には半導体装置の製造工程が複雑になり、製造費用が増大してしまう。
【００１５】
そこで、本発明は上記の課題を解決した、新規で有用な半導体装置の製造方法を提供することを概括的課題とする。
本発明のより具体的な課題は、デュアルダマシン法による多層配線構造の形成工程を含む半導体装置の製造方法において、層間絶縁膜中にコンタクトホール形成後、配線パターン溝をドライエッチングにより前記層間絶縁膜中に形成する際に、コンタクトホール下の領域を、簡単な構成で効果的に保護できる半導体装置の製造方法を提供することにある。
【００１６】
【課題を解決するための手段】
本発明は、上記の課題を、層間絶縁膜中に開口部を形成する工程と、前記層間絶縁膜上に、前記開口部を埋めるように樹脂層を形成する工程と、前記層間絶縁膜上から前記樹脂層を、溶媒中に溶解することにより除去する工程と、前記開口部中に残留した樹脂層を重合反応により硬化させる工程と、全面にレジスト膜を塗布する工程と、前記レジスト膜をパターニングする工程と、前記開口部中に前記硬化した樹脂層が残留した状態で、前記開口部に重畳するように、配線溝を、パターニングされた前記レジスト膜をマスクとして形成する工程とを含む半導体装置の製造方法であって、前記樹脂層は感光性樹脂層よりなり、さらに前記層間絶縁膜上から前記樹脂層を除去する工程は、前記感光性樹脂層を、全面的に略一様に露光する工程と、前記露光した感光性樹脂層を、前記溶媒として現像液を使い、現像することにより除去する工程を含み、前記露光工程は、前記感光性樹脂層を、前記開口部を解像しない波長の光により露光する工程よりなることを特徴とする半導体装置の製造方法により、または、層間絶縁膜中に開口部を形成する工程と、前記層間絶縁膜上に、前記開口部を埋めるように樹脂層を形成する工程と、前記層間絶縁膜上から前記樹脂層を、溶媒中に溶解することにより除去する工程と、前記開口部中に残留した樹脂層を重合反応により硬化させる工程と、全面にレジスト膜を塗布する工程と、前記レジスト膜をパターニングする工程と、前記開口部中に前記硬化した樹脂層が残留した状態で、前記開口部に重畳するように、配線溝を、前記パターニングされた前記レジスト膜をマスクとして形成する工程とを含む多層配線構造の形成方法であって、前記樹脂層は感光性樹脂層よりなり、さらに前記層間絶縁膜上から前記樹脂層を除去する工程は、前記感光性樹脂層を、全面的に略一様に露光する工程と、前記露光した感光性樹脂層を、前記溶媒として現像液を使い、現像することにより除去する工程を含み、前記露光工程は、前記感光性樹脂層を、前記開口部を解像しない波長の光により露光する工程よりなることを特徴とする多層配線構造の形成方法により、または、層間絶縁膜中に開口部を形成する工程と、前記層間絶縁膜上に、前記開口部を埋めるように樹脂層を形成する工程と、前記層間絶縁膜上から前記樹脂層を、溶媒中に溶解することにより除去する工程と、前記開口部中に残留した樹脂層を重合反応により硬化させる工程と、全面にレジスト膜を塗布する工程と、前記レジスト膜をパターニングする工程と、前記開口部中に前記硬化した樹脂層が残留した状態で、前記開口部に重畳するように、配線溝を、前記パターニングされた前記レジスト膜をマスクとして形成する工程とを含む多層配線構造の形成方法であって、前記樹脂層は感光性樹脂層よりなり、さらに前記層間絶縁膜上から前記樹脂層を除去する工程は、前記感光性樹脂層を、全面的に略一様に露光する工程と、前記露光した感光性樹脂層を、前記溶媒として現像液を使い、現像することにより除去する工程を含み、前記露光工程は、前記感光性樹脂層を、前記開口部を解像しない波長の光により露光する工程よりなることを特徴とする多層配線構造の形成方法により、または、層間絶縁膜中に開口部を形成する工程と、前記層間絶縁膜上に、前記開口部を埋めるように樹脂層を形成する工程と、前記層間絶縁膜上から前記樹脂層を、溶媒中に溶解することにより除去する工程と、前記開口部中に残留した樹脂層を重合反応により硬化させる工程と、全面にレジスト膜を塗布する工程と、前記レジスト膜をパターニングする工程と、前記開口部中に前記硬化した樹脂層が残留した状態で、前記開口部に重畳するように、配線溝を、前記パターニングされた前記レジスト膜をマスクとして形成する工程とを含む多層配線構造の形成方法であって、前記樹脂層は感光性樹脂層よりなり、さらに前記層間絶縁膜上から前記樹脂層を除去する工程は、前記感光性樹脂層を、全面的に略一様に露光する工程と、前記露光した感光性樹脂層を、前記溶媒として現像液を使い、現像することにより除去する工程を含み、前記露光工程は、前記感光性樹脂層を、前記開口部の底まで露光しない所定のドーズ量以下のドーズ量で実行されることを特徴とする多層配線構造の形成方法により、解決する。
【００１７】
【発明の実施の形態】
［第１実施例］
図５（Ａ）〜図７（Ｈ）は、本発明の第１実施例による半導体装置の製造工程を示す。
図５（Ａ）を参照するに、拡散領域３１ａ，３１ｂを形成されたＳｉ基板３１上には、前記拡散領域３１ａと３１ｂとの間のフィールド酸化膜３２上にポリシリコンあるいはＷ等よりなる配線パターン３３が形成されており、前記配線パターン３３はＦ（フッ素）ドープＳｉＯ2 などの低誘電率層間絶縁膜３４により覆われる。また、前記基板３１上には、前記拡散領域３１ａに隣接してゲート電極３５が形成されている。
【００１８】
前記層間絶縁膜３４は平坦化されており、表面を薄いＳｉＮ膜よりなるエッチングストッパ膜３６により覆われている。一方、前記エッチングストッパ膜３６上にはＦドープＳｉＯ2 等よりなる層間絶縁膜３７が堆積され、ＳｉＮよりなるエッチングストッパ膜３８を挟んでさらにその上にＦドープＳｉＯ2 等よりなる別の層間絶縁膜３９が堆積される。さらに、前記層間絶縁膜３９はＳｉＮよりなる反射防止膜４０により覆われ、前記ＳｉＮ反射防止膜４０中には前記層間絶縁膜３２に対応して開口部が、ＡｒＦあるいはＫｒＦエキシマレーザを使ったフォトリソグラフィーにより、解像限界近傍で形成され、さらに前記反射防止膜４０中の開口部を介して、前記ＳｉＮエッチングストッパ膜３６を露出するコンタクトホール４１が、前記層間絶縁膜３９および３７、および間のＳｉＮ膜３８を貫通して形成されている。
【００１９】
次に、図５（Ｂ）の工程において、前記ＳｉＮ反射防止膜４０上に前記コンタクトホール４１を埋めるように、ｉ線レジスト膜４２が、スピンコーティング法により塗布され、通常通りプリベークされる。
さらに、図５（Ｂ）の工程では、前記レジスト膜４２はＨｇ−ｉ線により一様に露光され、さらに現像液により現像されることにより前記反射防止膜４０上から除去され、図５（Ｃ）に示すように、前記コンタクトホール４１を、前記レジスト膜４２の一部をなすレジストプラグ４２Ａが埋めた構造が得られる。図５（Ｂ）の露光工程において、前記ｉ線レジスト膜４２の露光は、先にエキシマレーザを使ったフォトリソグラフィーで形成されたコンタクトホール４１を解像することはできず、したがって、前記コンタクトホール４１を埋めるレジストプラグ４２Ａは現像工程を行なっても実質的に溶解されず、コンタクトホール４１内に残留する。換言すると、図５（Ｃ）の構造では、前記コンタクトホール４１底のＳｉＮ膜３６、したがってその下の配線パターン３３は、前記レジストプラグ４２Ａにより保護される。
【００２０】
次に、図６（Ｄ）の工程で、図５（Ｃ）構造は、典型的には紫外線を照射しながらウェハを５０〜１４０°Ｃで１００秒間程度ランピング加熱を行なうことにより硬化処理あるいはベーク処理され、前記樹脂中において重合反応が生じることにより、前記レジストプラグ４２Ａが固化する。
さらに、図６（Ｅ）の工程で、前記図６（Ｄ）のＳｉＮ反射防止膜４０上に別のレジスト膜４３を形成し、通常のｉ線を使ったフォトリソグラフィーによりパターニングすることにより、前記レジスト膜４３中に、形成したい多層配線パターンに対応したレジスト開口部４３Ａを形成する。図６（Ｅ）の工程においては、前記コンタクトホール４１中のレジストプラグ４２Ａはすでに硬化しているため、ｉ線レジスト膜４３を前記ＳｉＮ膜４０上に形成しても、図４（Ｃ）で説明したレジストのミキシングは生じない。また、図６（Ｅ）の工程で前記別のレジスト膜４３を露光する際にも、前記レジストプラグ４２Ａはすでに硬化しているため露光されることはなく、このため前記レジスト膜４３を現像液によりパターニングしてレジスト開口部４３Ａを形成しても、レジストプラグ４２Ａが溶解されることはない。
【００２１】
さらに、図６（Ｆ）の工程において、前記レジスト膜４３をマスクに前記ＳｉＮ反射防止膜４０をドライエッチングし、前記層間絶縁膜３９を露出した後、これをエッチングガスあるいはエッチング条件を変えて、ＳｉＮエッチングストッパ層３８が露出するまでドライエッチングし、前記層間絶縁膜３９中に配線溝３９Ａを形成する。その結果、図６（Ｆ）に示すように、前記配線溝３９Ａ中にレジストプラグ４２Ａが突出した構造が得られる。図６（Ｆ）の工程では前記コンタクトホール４１中のＳｉＮ膜３６がレジストプラグ４２Ａにより保護されているため、前記ＳｉＮ膜４０をドライエッチングしてもＳｉＮ膜３６が除去されることはない。
【００２２】
次に、図７（Ｇ）の工程で前記レジスト膜４３およびレジストプラグ４２Ａを酸素プラズマ中におけるアッシングにより除去した後、前記コンタクトホール底部におけるＳｉＮ膜３６がドライエッチングにより除去され、さらに図７（Ｈ）の工程で前記コンタクトホール４１および前記配線溝３９Ａの表面にＣｕシード層４４Ａがスパッタリングにより形成される。さらに前記Ｃｕシード層４４Ａを電極として電解めっきを行なうことにより、前記コンタクトホール４１および配線溝３９Ａを埋めるＣｕ配線パターン４４Ｂが形成される。なお、前記Ｃｕ配線パターン４４Ｂの形成は、図２（Ｄ），（Ｅ）で説明したスパッタリングとＣＭＰ法による平坦化工程を組み合わせて形成してもよい。
［第２実施例］
図８（Ａ）〜図１０（Ｈ）は、本発明の第２実施例による半導体装置の製造工程を示す。ただし、先に説明した部分に対応する部分には同一の参照符号を付し、説明を省略する。
【００２３】
本実施例では、図５（Ｂ）の工程に対応する図８（Ｂ）の工程において前記ＳｉＮ膜４０上に、ｉ線レジスト膜４２の代わりに熱硬化性樹脂膜４２’を塗布する。レジスト膜４２と同様に、熱硬化性樹脂膜４２’も前記コンタクトホール４１を埋めるように形成され、プリベーク処理の後、図５（Ｃ）の工程に対応する図８（Ｃ）の工程で現像液により溶解され、前記ＳｉＮ膜４０上に残留している樹脂膜４２’が溶解・除去される。その結果、図８（Ｃ）の工程では、前記コンタクトホール４１を部分的に埋める樹脂プラグ４２Ａ’が形成される。
【００２４】
前記樹脂プラグ４２Ａ’は図６（Ｄ）に対応する図９（Ｄ）の工程においてベーキング処理により硬化され、さらに図６（Ｅ）〜７（Ｈ）の工程に対応する図９（Ｅ）〜１０（Ｈ）の工程により、図１０（Ｈ）に示すように、図７（Ｈ）と同様な所望の多層配線構造が得られる。
以上、本発明を半導体装置における多層配線構造の形成について説明したが、本発明による多層配線構造は半導体装置以外にも、プリント回路基板等において適用可能である。
【００２５】
以上、本発明を好ましい実施例について説明したが、本発明は上記の特定の実施例に限定されるものではなく、特許請求の範囲に記載した要旨内において様々な変形や変更が可能である。
【００２６】
【発明の効果】
本発明の特徴によれば、デュアルダマシン法により多層配線構造を形成する場合、開口部を樹脂プラグで塞ぎ、その際樹脂プラグを硬化させておくことにより、開口部形成に続くレジストプロセスにより、開口部に重畳して配線溝を形成する場合でも、配線溝形成に使われるレジストが樹脂プラグとミキシングすることなく、また樹脂プラグが露光されることもなく、簡単かつ確実にデュアルダマシン構造の多層配線構造を形成することができる。
【図面の簡単な説明】
【図１】（Ａ）〜（Ｃ）は、従来のデュアルダマシン法による多層配線構造の形成方法を示す図（その１）である。
【図２】（Ｄ）〜（Ｅ）は、従来のデュアルダマシン法による多層配線構造の形成方法を示す図（その２）である。
【図３】（Ａ）〜（Ｃ）は、従来のデュアルダマシン法の問題点を説明する図である。
【図４】（Ａ）〜（Ｄ）は、従来の別のデュアルダマシン法による多層配線構造の形成方法を示す図である。
【図５】（Ａ）〜（Ｃ）は、本発明の第１実施例による半導体装置の製造工程を示す図（その１）である。
【図６】（Ｄ）〜（Ｆ）は、本発明の第１実施例による半導体装置の製造工程を示す図（その２）である。
【図７】（Ｇ）〜（Ｈ）は、本発明の第１実施例による半導体装置の製造工程を示す図（その３）である。
【図８】（Ａ）〜（Ｃ）は、本発明の第２実施例による半導体装置の製造工程を示す図（その１）である。
【図９】（Ｄ）〜（Ｆ）は、本発明の第２実施例による半導体装置の製造工程を示す図（その２）である。
【図１０】（Ｇ）〜（Ｈ）は、本発明の第２実施例による半導体装置の製造工程を示す図（その３）である。
【符号の説明】
１１，３１ 基板
１２，３３ 配線パターン
１３，１５，１７，３６，３８，４０ ＳｉＮエッチングストッパ
１４，１６ 層間絶縁膜
１６Ａ，３９Ａ 配線溝
１８，４１ コンタクトホール
１９，４３ レジスト膜
１９Ａ，４３Ａ レジスト開口部
２０ Ｃｕ層
２０Ａ，４４Ｂ Ｃｕ配線パターン
３１ａ，３１ｂ 拡散領域
３２ フィールド酸化膜
４２ レジスト膜
４２’ 樹脂膜
４２Ａ レジストプラグ
４２Ａ’ 樹脂プラグ
４４Ａ Ｃｕシード層
Claims (8)
- 層間絶縁膜中に開口部を形成する工程と、
前記層間絶縁膜上に、前記開口部を埋めるように樹脂層を形成する工程と、
前記層間絶縁膜上から前記樹脂層を、溶媒中に溶解することにより除去する工程と、
前記開口部中に残留した樹脂層を重合反応により硬化させる工程と、
全面にレジスト膜を塗布する工程と、
前記レジスト膜をパターニングする工程と、
前記開口部中に前記硬化した樹脂層が残留した状態で、前記開口部に重畳するように、配線溝を、パターニングされた前記レジスト膜をマスクとして形成する工程とを含む半導体装置の製造方法であって、
前記樹脂層は感光性樹脂層よりなり、さらに前記層間絶縁膜上から前記樹脂層を除去する工程は、前記感光性樹脂層を、全面的に略一様に露光する工程と、前記露光した感光性樹脂層を、前記溶媒として現像液を使い、現像することにより除去する工程を含み、
前記露光工程は、前記感光性樹脂層を、前記開口部を解像しない波長の光により露光する工程よりなることを特徴とする半導体装置の製造方法。 - 層間絶縁膜中に開口部を形成する工程と、
前記層間絶縁膜上に、前記開口部を埋めるように樹脂層を形成する工程と、
前記層間絶縁膜上から前記樹脂層を、溶媒中に溶解することにより除去する工程と、
前記開口部中に残留した樹脂層を重合反応により硬化させる工程と、
全面にレジスト膜を塗布する工程と、
前記レジスト膜をパターニングする工程と、
前記開口部中に前記硬化した樹脂層が残留した状態で、前記開口部に重畳するように、配線溝を、パターニングされた前記レジスト膜をマスクとして形成する工程とを含む半導体装置の製造方法であって、
前記樹脂層は感光性樹脂層よりなり、さらに前記層間絶縁膜上から前記樹脂層を除去する工程は、前記感光性樹脂層を、全面的に略一様に露光する工程と、前記露光した感光性樹脂層を、前記溶媒として現像液を使い、現像することにより除去する工程を含み、
前記露光工程は、前記感光性樹脂層を、前記開口部の底まで露光しない所定のドーズ量以下のドーズ量で実行されることを特徴とする半導体装置の製造方法。 - 前記感光性樹脂は、前記開口部を解像しない波長の光に感度を有することを特徴とする請求項１記載の半導体装置の製造方法。
- 前記硬化工程は、ベーキング工程を含むことを特徴とする請求項１または２記載の半導体装置の製造方法。
- 層間絶縁膜中に開口部を形成する工程と、
前記層間絶縁膜上に、前記開口部を埋めるように樹脂層を形成する工程と、
前記層間絶縁膜上から前記樹脂層を、溶媒中に溶解することにより除去する工程と、
前記開口部中に残留した樹脂層を重合反応により硬化させる工程と、
全面にレジスト膜を塗布する工程と、
前記レジスト膜をパターニングする工程と、
前記開口部中に前記硬化した樹脂層が残留した状態で、前記開口部に重畳するように、配線溝を、前記パターニングされた前記レジスト膜をマスクとして形成する工程とを含む多層配線構造の形成方法であって、
前記樹脂層は感光性樹脂層よりなり、さらに前記層間絶縁膜上から前記樹脂層を除去する工程は、前記感光性樹脂層を、全面的に略一様に露光する工程と、前記露光した感光性樹脂層を、前記溶媒として現像液を使い、現像することにより除去する工程を含み、
前記露光工程は、前記感光性樹脂層を、前記開口部を解像しない波長の光により露光する工程よりなることを特徴とする多層配線構造の形成方法。 - 層間絶縁膜中に開口部を形成する工程と、
前記層間絶縁膜上に、前記開口部を埋めるように樹脂層を形成する工程と、
前記層間絶縁膜上から前記樹脂層を、溶媒中に溶解することにより除去する工程と、
前記開口部中に残留した樹脂層を重合反応により硬化させる工程と、
全面にレジスト膜を塗布する工程と、
前記レジスト膜をパターニングする工程と、
前記開口部中に前記硬化した樹脂層が残留した状態で、前記開口部に重畳するように、配線溝を、前記パターニングされた前記レジスト膜をマスクとして形成する工程とを含む多層配線構造の形成方法であって、
前記樹脂層は感光性樹脂層よりなり、さらに前記層間絶縁膜上から前記樹脂層を除去する工程は、前記感光性樹脂層を、全面的に略一様に露光する工程と、前記露光した感光性樹脂層を、前記溶媒として現像液を使い、現像することにより除去する工程を含み、
前記露光工程は、前記感光性樹脂層を、前記開口部の底まで露光しない所定のドーズ量以下のドーズ量で実行されることを特徴とする多層配線構造の形成方法。 - 前記感光性樹脂は、前記開口部を解像しない波長の光に感度を有することを特徴とする請求項５記載の多層配線構造の形成方法。
- 前記硬化工程は、ベーキング工程を含むことを特徴とする請求項５または６記載の多層配線構造の形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP36293598A JP4082812B2 (ja) | 1998-12-21 | 1998-12-21 | 半導体装置の製造方法および多層配線構造の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP36293598A JP4082812B2 (ja) | 1998-12-21 | 1998-12-21 | 半導体装置の製造方法および多層配線構造の形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000188329A JP2000188329A (ja) | 2000-07-04 |
| JP4082812B2 true JP4082812B2 (ja) | 2008-04-30 |
Family
ID=18478105
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP36293598A Expired - Fee Related JP4082812B2 (ja) | 1998-12-21 | 1998-12-21 | 半導体装置の製造方法および多層配線構造の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4082812B2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| AU5790800A (en) * | 1999-06-30 | 2001-01-31 | Intel Corporation | Method of protecting an underlying wiring layer during dual damascene processing |
| JP3568158B2 (ja) * | 2000-12-20 | 2004-09-22 | 東京応化工業株式会社 | 保護膜形成材料 |
| US6852619B2 (en) | 2002-05-31 | 2005-02-08 | Sharp Kabushiki Kaisha | Dual damascene semiconductor devices |
| JP2004063731A (ja) | 2002-07-29 | 2004-02-26 | Matsushita Electric Ind Co Ltd | 多層配線の形成方法及びその検査方法 |
| JP3909283B2 (ja) | 2002-10-31 | 2007-04-25 | 富士通株式会社 | 半導体装置の製造方法 |
| US7348281B2 (en) * | 2003-09-19 | 2008-03-25 | Brewer Science Inc. | Method of filling structures for forming via-first dual damascene interconnects |
| KR101127034B1 (ko) * | 2005-07-07 | 2012-03-26 | 매그나칩 반도체 유한회사 | 반도체 소자의 듀얼 다마신 패턴 형성방법 |
-
1998
- 1998-12-21 JP JP36293598A patent/JP4082812B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000188329A (ja) | 2000-07-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7256136B2 (en) | Self-patterning of photo-active dielectric materials for interconnect isolation | |
| US5023203A (en) | Method of patterning fine line width semiconductor topology using a spacer | |
| US6242344B1 (en) | Tri-layer resist method for dual damascene process | |
| US4997746A (en) | Method of forming conductive lines and studs | |
| US20080020327A1 (en) | Method of formation of a damascene structure | |
| US6465157B1 (en) | Dual layer pattern formation method for dual damascene interconnect | |
| JP4532768B2 (ja) | デュアルダマシン配線の形成方法 | |
| JP4082812B2 (ja) | 半導体装置の製造方法および多層配線構造の形成方法 | |
| JP4078875B2 (ja) | 有機膜パターンの形成方法及び固体撮像素子の製造方法 | |
| US6207546B1 (en) | Prevent passivation from keyhole damage and resist extrusion by a crosslinking mechanism | |
| US6861376B1 (en) | Photoresist scum free process for via first dual damascene process | |
| US20040180295A1 (en) | Method for fabricating a dual damascene structure using a single photoresist layer | |
| JP4023236B2 (ja) | 金属配線の形成方法 | |
| KR100460064B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR100632422B1 (ko) | 반도체 기판내에 구조를 형성하는 방법 | |
| KR100596609B1 (ko) | 레지스트 매립 방법 및 반도체 장치의 제조 방법 | |
| KR20070034294A (ko) | 듀얼 다마신 공정을 이용한 비아홀 형성방법 | |
| US20040248419A1 (en) | Method of manufacturing semiconductor device | |
| KR0168358B1 (ko) | 반도체 장치의 미세 접촉창 형성 방법 | |
| JP3497725B2 (ja) | 半導体装置およびその製造方法 | |
| KR20060113276A (ko) | 듀얼 다마신 공정을 이용한 비아홀 형성방법 | |
| KR0144229B1 (ko) | 반도체 소자의 미세 콘택 형성 방법 | |
| JPH0645456A (ja) | コンタクト形成方法 | |
| JP2001176963A (ja) | 半導体装置の製造方法 | |
| KR100307488B1 (ko) | 반도체디바이스의콘택홀형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040305 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050401 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050830 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070731 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20070731 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070926 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071023 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071219 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080129 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080212 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110222 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110222 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110222 Year of fee payment: 3 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110222 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120222 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130222 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140222 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |