JPH0645456A - コンタクト形成方法 - Google Patents

コンタクト形成方法

Info

Publication number
JPH0645456A
JPH0645456A JP1438893A JP1438893A JPH0645456A JP H0645456 A JPH0645456 A JP H0645456A JP 1438893 A JP1438893 A JP 1438893A JP 1438893 A JP1438893 A JP 1438893A JP H0645456 A JPH0645456 A JP H0645456A
Authority
JP
Japan
Prior art keywords
layer
forming
hard mask
conductive element
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1438893A
Other languages
English (en)
Inventor
Loi N Nguyen
エヌ． ニューエン ロイ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics lnc USA
Original Assignee
SGS Thomson Microelectronics Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SGS Thomson Microelectronics Inc filed Critical SGS Thomson Microelectronics Inc
Publication of JPH0645456A publication Critical patent/JPH0645456A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76804—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics by forming tapered via holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】 （修正有） 【目的】高分解能なホトリソグラフィ技術を使用して、
例えばコンタクト開口などの集積回路装置の特徴部をパ
ターン形成する技術を提供する。 【構成】高度に選択的にエッチング出来る物質から構成
される薄い層を層間誘導体層１４上に付着して平坦化す
る。これは層１４に対しハードマスクとして作用する。
ホトレジスト層２２をこのマスク層１６上に形成しパタ
ーンを形成し、層１６を層１４を介してコンタクトホー
ル２０をエッチングして開口するパターンとして使う。
開口後にこの底部にある導電性領域１２は開口時に別の
レジストで充填して保護して、レジスト層２２により改
善された分解能を与える。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、大略、半導体集積回路
技術に関するものであって、更に詳細には、導電性構成
体の層の間のコンタクトを形成する方法に関するもので
ある。
【０００２】
【従来の技術】集積回路の寸法が継続して縮小するに従
い、チップ上で得ることの可能な特徴部の寸法は、マス
キングのために使用されるホトレジスト物質の物理的特
性により制限されるようになる。これらのホトレジスト
物質を露光するために使用される光は、該ホトレジスト
により、散乱され、反射され、吸収され且つ回折され
る。マスク開口の端部を超えての光の散乱を防止するこ
とが不可能であることは、例えば、コンタクトのために
使用される層間ビア（貫通孔）などの装置上の種々の特
徴部の寸法を制限する。より厚さの薄いレジストを付着
形成することは、ホトリソグラフィの分解能を改善する
が、薄いレジストは、下側に存在するマスクされている
層に対し保護を与えるものではない。
【０００３】集積回路装置上の下側に存在するトポグラ
フィ即ち地形的構成は非常に不均一なものである傾向が
あるので、典型的に、その装置の全体的な平坦性を改善
するために平坦化用の層間誘電体層が使用される。しか
しながら、この様な層は、回路のある部分の上において
比較的厚いものである場合があり、相互接続レベル間の
ビア即ち貫通孔の完全なる形成を確保するためには長い
時間のエッチングが必要とされる。マスキング用のホト
レジストは、エッチングプロセスの全体に亘り層間誘電
体層をマスクするのに十分な厚さに形成されねばならな
い。下側に存在する層間誘電体層を保護するために必要
な厚さの厚いホトレジスト層は、分解能を改善するため
に、薄い層を使用することとは相入れないものである。
【０００４】ホトリソグラフィの分解能を改善するため
に種々の技術が提案されている。例えば、この様な技術
のうちの一つは、バイレベル即ち二層のホトレジストプ
ロセスを提供しており、その場合に、上側のレジストレ
ベルが別個に露光され且つ下側に存在するレジストレベ
ルに対するマスクとして使用される。その他の技術とし
ては、高いＮＡ即ち開口数、及び／又はより短い波長の
ステッパを使用して分解能を改善するものがある。この
場合には、装置コストがより高く且つ焦点進度を著しく
減少させる。
【０００５】
【発明が解決しようとする課題】優れた特徴寸法分解能
を提供すると共に広く使用されているホトリソグラフィ
技術を使用して、例えばコンタクトビアなどの集積回路
装置の特徴部をパターン形成する技術を提供することが
望まれている。この様な技術は、標準的な業界で使用さ
れている処理の流れと適合性を有するものであることが
極めて望ましい。
【０００６】
【課題を解決するための手段】本発明によれば、平坦化
用の層間誘電体層とすることが可能な層間誘電体層上に
薄い所定の物質からなる層を付着形成させる。この薄い
層は、層間誘電体層に使用されている物質よりも高度に
選択的にエッチングすることの可能な物質から構成され
ており、且つ、それは、層間誘電体層に対しハードマス
クとして作用する。このハードマスク層上に薄いレジス
ト層を形成し、該ハードマスク層をパターン形成するた
めに使用する。次いで、このハードマスク層を、層間誘
電体層を貫通してコンタクトビアをエッチング形成する
ためのパターンとして使用する。ビアを形成した後に、
第二レジスト層でコンタクト開口を再充填することによ
りハードマスク層を除去する期間中に、コンタクトビア
の底部において、下側に存在する導電性領域は保護され
る。この技術は、適切な保護を与えながら、装置の特徴
部を画定するために使用される薄いホトレジスト層に起
因して、改善された分解能を提供する。
【０００７】
【実施例】以下に説明する処理ステップ及び構成は、集
積回路を製造するための完全な処理の流れを構成するも
のではない。本発明は、当該技術分野において現在使用
されている集積回路製造技術に関連して実施することが
可能なものであり、本発明の特徴をよりよく理解するた
めに必要な処理ステップについて重点的に説明する。
尚、製造過程における集積回路の一部の断面を示した添
付の図面は縮尺通りに描いたものではなく、本発明の重
要な特徴をよりよく示すために適宜拡縮して示してあ
る。
【０００８】一般的に、ホトリソグラフィ処理において
使用される分解能は次式、 Ｒ＝Ｋ を使用して表わすことが可能である。この式において、
露光波長及び開口数（ＮＡ）は、与えられたホトリソグ
ラフィ装置に対して固定されていると仮定している。与
えられたシステムに対し分解能を改善するための唯一の
方法は、係数Ｋを小さくすることである。小さな係数Ｋ
は、レジスト物質を排水させることにより、又は露光さ
れるホトレジスト膜の厚さを減少させることにより得る
ことが可能である。
【０００９】薄いホトレジスト膜を使用してコンタクト
開口を形成する技術を図１乃至６に示してある。図１を
参照すると、半導体基板１０内に活性集積回路装置（不
図示）が形成されている。この実施例においては、基板
１０として示されているが、それは、活性装置を包含す
る実際の基板に加えて下側に存在する多数の相互接続層
を表わすことが可能であることを理解すべきである。導
電性要素１２が基板１０の上側に位置しており、それ
は、典型的に、相互接続層を画定するためにパターン形
成された多結晶シリコンから形成される。導電性要素１
２は、典型的に、その導電度を改善するために、当該技
術分野において公知の如く、耐火性金属でシリサイド化
される。
【００１０】平坦化用の層間誘電体層１４を導電性要素
１２及び基板１０の上に形成する。層間誘電体層１４
は、典型的に、例えばまず薄い適合性の付着形成した酸
化物層とそれに続く平坦化用のリフローガラス層か又は
当該技術分野において公知の如くスピン・オン・ガラス
などの二つ又はそれ以上の物質からなる層から形成され
る。本発明では、使用される該物質のエッチング特性が
公知のものである限り、層間誘電体層１４の精密な構成
は重要なものではない。
【００１１】層間誘電体層１４の上に、典型的に２００
乃至８００Åの厚さにハードマスク層１６を形成する。
このハードマスク層１６は、好適には、層間誘電体層に
対して使用される酸化物に関して高度に選択的にエッチ
ング可能である、例えば窒化チタン又はタンタルジシリ
サイドなどの物質から形成する。層間誘電体層と比較し
て高いエッチング選択性の特性を有する限り、その他の
物質を使用することも可能である。
【００１２】次いで、ハードマスク層１６の上に薄いホ
トレジスト層１８を付着形成する。このホトレジスト層
１８の厚さは、好適には、最小厚さが、下側に存在する
ハードマスク層１６のエッチング期間中に、該層１６の
保護を保証するために使用することが可能なものであ
る。例えば窒化チタン又はタンタルジシリサイドなどの
ハードマスク層物質及びアリストライン（ａｒｉｓｔｏ
ｌｉｎｅ）などのホトレジスト物質の場合、約３０００
乃至４０００Åのホトレジスト物質で通常十分である。
より大きな厚さのハードマスク層１６の場合にはより多
くのホトレジスト物質が必要とされ、より薄いハードマ
スク層１６の場合には必要とされるホトレジスト物質は
より少ない。
【００１３】図２を参照すると、ホトレジスト層１８に
開口２０をパターン形成する。次いで、ホトレジスト層
１８をマスクとして使用して、ハードマスク層１６を異
方性エッチングする。ハードマスク層１６が開口２０内
から完全に除去されることを確保するのに十分な時間に
亘りハードマスク層１６をエッチングする。
【００１４】図３を参照すると、ハードマスク層１６を
マスクとして使用して、層間誘電体層１４をエッチング
する。開口２０内の下側に存在する導電性要素１２を露
出させるのに十分な時間の間このエッチングを継続して
行なう。ホトレジスト層１８の残部は、この層間誘電体
層１４のエッチング期間中に残存されるか、又は層間誘
電体層１４をエッチングする前にレジスト層１８を除去
することが可能である。
【００１５】図４を参照すると、点線２２で示した如
く、本装置の上に第二レジスト層をスピンオンさせる。
このレジスト層は、好適には、約３０００乃至４０００
Åの厚さに本装置をコーティングすべく付与される。該
レジストは、完全に滑らかな上表面が必要とされるわけ
ではないが、コンタクト開口内に充填する傾向となる。
次いで、ホトレジスト層２２を等方的に又は異方的にエ
ッチバックして、下側に存在するハードマスク層１６を
露出させる。その結果、開口２０の底部にレジストプラ
グ２４が形成される。このレジストプラグは、ハードマ
スク層１６の後の除去期間中に、下側に存在する導電性
要素１２を保護するために使用される。次いで、等方的
又は異方的エッチングによりハードマスク層１６を除去
する。
【００１６】図５を参照すると、ハードマスク層１６を
除去し、次いでレジストプラグ２４を除去する。シリサ
イド化した導電性要素１２は、典型的に、ハードマスク
層１６を除去するために使用されるのと同一のエッチン
グ化学物質によりアタックされるので、この様な下側に
存在する導電性要素１２を保護するためにレジストプラ
グ２４が設けられる。開口２０からレジストプラグ２４
を除去すると、そのコンタクトはさらなる処理を行なう
ための準備がなされる。
【００１７】図６を参照すると、本装置上に導電性相互
接続層２６を付着形成し、それは開口２０内に延在して
導電性要素１２とコンタクトを形成する。相互接続層２
６は、例えば、アルミニウム、多層金属、又は多結晶シ
リコン層から形成することが可能である。
【００１８】図３において、異方性エッチングのみを実
施した。当該技術分野において公知の如く、コンタクト
開口２０の端部に沿って傾斜した側壁２８を与えるため
に、異方性エッチングを実施する前に短い時間の間化学
的等方性エッチングを実施することが望ましい場合があ
る。この様な等方性エッチングを実施する場合には、コ
ンタクト開口２０は、結果的に得られる図６に示した構
造を有する。等方性エッチングのみを実施する場合に
は、傾斜した側壁２８は存在せず、開口２０の側壁は層
間誘電体層１４の上部へ垂直に延在する。開口２０をレ
ジストプラグ２４で充填することにより、何れかの技術
を使用してハードマスク層１６を除去する場合に、下側
に存在する導電性要素１２を保護する。
【００１９】ハードマスク層１６は、保護用のレジスト
プラグ２４が存在することにより可能とされるコンタク
ト開口のエッチング形成の後に除去されるので、ハード
マスク層１６が絶縁性物質から形成することは必要では
ない。このことは、その上において層間誘電体酸化物が
高度に選択的にエッチング可能である例えば窒化チタン
又はタンタルジシリサイドなどの導電性物質が、ハード
マスク層として使用することが可能であることを意味し
ている。高いエッチング選択性は、ハードマスク層１６
が比較的薄いものとすることが可能であることを意味し
ており、ハードマスク層１６の相対的な厚さは、ホトレ
ジスト層１８が比較的薄いものとすることが可能である
ことを意味している。上述した如く、本発明は、ホトリ
ソグラフィ装置と、エッチング化学物質と、レジスト物
質の与えられた組に対して得ることの可能な最高の分解
能を与えることを可能としている。
【００２０】従って、上述した技術は、与えられた一組
の物質及び装置に対して改善された分解能を得るための
方策を提供している。勿論、種々の化学物質又はホトリ
ソグラフィ装置の何れかを改良することは、上述した方
法に関連して更に分解能の改良を提供する。上述した技
術は、現在業界において一般的に使用されている処理の
流れと適合性を有しており且つ比較的簡単なものであ
る。
【００２１】以上、本発明の具体的実施の態様について
詳細に説明したが、本発明は、これら具体例にのみ限定
されるべきものではなく、本発明の技術的範囲を逸脱す
ることなしに種々の変形が可能であることは勿論であ
る。
【図面の簡単な説明】
【図１】 本発明の一実施例に基づくコンタクト開口を
形成する方法の１段階における状態を示した概略断面
図。
【図２】 本発明の一実施例に基づくコンタクト開口を
形成する方法の１段階における状態を示した概略断面
図。
【図３】 本発明の一実施例に基づくコンタクト開口を
形成する方法の１段階における状態を示した概略断面
図。
【図４】 本発明の一実施例に基づくコンタクト開口を
形成する方法の１段階における状態を示した概略断面
図。
【図５】 本発明の一実施例に基づくコンタクト開口を
形成する方法の１段階における状態を示した概略断面
図。
【図６】 本発明の一実施例に基づくコンタクト開口を
形成する方法の１段階における状態を示した概略断面
図。
【符号の説明】
１０ 半導体基板 １２ 導電性要素 １４ 層間誘電体層 １６ ハードマスク層 １８ ホトレジスト層 ２０ 開口 ２２ ホトレジスト層 ２４ レジストプラグ ２６ 相互接続層 ２８ 傾斜側壁

Claims (18)

    【特許請求の範囲】
  1. 【請求項１】 集積回路装置用のコンタクト形成方法に
    おいて、 導電性要素の上に誘電体層を形成し、 前記誘電体層上にハードマスク層を形成し、 前記ハードマスク層上に比較的薄いホトレジスト層を形
    成し、尚前記ホトレジスト層は前記ハードマスク層をマ
    スクするのに十分な厚さを有しており、 前記ホトレジスト層をマスクとして使用して前記ハード
    マスク層を貫通して開口をエッチング形成し、 前記ハードマスク層をマスクとして使用して前記導電性
    要素の一部を露出させるために前記誘電体層を貫通して
    ビアをエッチング形成し、 前記ビアを保護用のプラグで少なくとも部分的に充填
    し、 前記ハードマスク層を除去し、その場合に前記保護用プ
    ラグが前記露出された導電性要素部分を保護する、 上記各ステップを有することを特徴とする方法。
  2. 【請求項２】 請求項１において、更に、 前記保護用プラグを除去し、 前記誘電体層の部分の上及び前記導電性要素と接触する
    ために前記ビア内に延在させて導電性相互接続層を形成
    する、 上記各ステップを有することを特徴とする方法。
  3. 【請求項３】 請求項１において、前記誘電体層を貫通
    してビアをエッチング形成するステップが、前記誘電体
    層を異方性エッチングすることを特徴とする方法。
  4. 【請求項４】 請求項１において、前記誘電体層を貫通
    してビアをエッチング形成するステップが、 前記誘電体層を貫通して途中まで等方性エッチングを行
    なって傾斜した側壁を与え、 前記誘電体層を貫通して残りの部分を異方性エッチング
    を行なって前記導電性要素を露出させる、 上記各ステップを有することを特徴とする方法。
  5. 【請求項５】 請求項１において、前記導電性要素が多
    結晶シリコンを有することを特徴とする方法。
  6. 【請求項６】 請求項５において、前記導電性要素が、
    更に、導電度を改善するために耐火性金属シリサイドを
    有することを特徴とする方法。
  7. 【請求項７】 請求項１において、前記誘電体層を形成
    するステップが、 前記導電性要素の上の酸化物を包含する平坦化層を形成
    する、 上記ステップを有することを特徴とする方法。
  8. 【請求項８】 請求項７において、前記平坦化層形成ス
    テップが、スピン・オン・ガラス層を形成するステップ
    を有することを特徴とする方法。
  9. 【請求項９】 請求項７において、前記平坦化層形成ス
    テップが、リフローガラス層を形成するステップを有す
    ることを特徴とする方法。
  10. 【請求項１０】 請求項１において、前記保護用プラグ
    がホトレジストを有することを特徴とする方法。
  11. 【請求項１１】 請求項１０において、前記ビアを少な
    くとも部分的に充填するステップが、 前記ハードマスク層上及び前記ビアを充填するホトレジ
    スト層を形成し、 前記ホトレジスト層をエッチバックして前記ハードマス
    ク層を露出させ、その際にプラグが前記ビア内に残存す
    る、 上記各ステップを有することを特徴とする方法。
  12. 【請求項１２】 請求項１において、前記ハードマスク
    層を形成するステップが、 前記誘電体層上に耐火性金属を含有する導電層を付着形
    成する、 上記ステップを有することを特徴とする方法。
  13. 【請求項１３】 請求項１２において、前記ハードマス
    ク層が窒化チタンを有することを特徴とする方法。
  14. 【請求項１４】 請求項１２において、前記ハードマス
    ク層がタンタルシリサイドを有することを特徴とする方
    法。
  15. 【請求項１５】 集積回路装置用のコンタクトを形成す
    る方法において、 導電性要素の上に平坦化用酸化物層を形成し、 前記酸化物層上に耐火性金属を含有するハードマスク層
    を形成し、 前記ハードマスク層上に薄いホトレジスト層を形成し、 前記導電性要素の上に開口を画定するために前記ホトレ
    ジスト層をパターン形成し、 前記ホトレジスト層をマスクとして使用して前記ハード
    マスク層をエッチングし、前記酸化物層をマスクとして
    使用して前記酸化物層を貫通してビアをエッチング形成
    して前記導電性要素の一部を露出させ、 前記ビア内にホトレジストからなる保護用のプラグを形
    成し、 前記ハードマスク層を除去し、その場合に前記プラグは
    下側に存在する導電性要素を保護し、 前記保護用のプラグを除去し、 前記酸化物層上及び前記導電性要素に接触した状態で導
    電性相互接続層を形成する、 上記各ステップを有することを特徴とする方法。
  16. 【請求項１６】 請求項１５において、前記ハードマス
    ク層が窒化チタンを有することを特徴とする方法。
  17. 【請求項１７】 請求項１５において、前記ハードマス
    ク層がタンタルシリサイドを有することを特徴とする方
    法。
  18. 【請求項１８】 請求項１５において、前記ビアをエッ
    チング形成するステップが、 前記ハードマスク層をマスクとして使用して前記酸化物
    層を途中まで貫通して異方性エッチングを行なって傾斜
    した側壁を形成し、 前記酸化物の残部を貫通して異方性エッチングを行なっ
    て前記導電性要素を露出させる、 上記各ステップを有することを特徴とする方法。
JP1438893A 1992-01-31 1993-02-01 コンタクト形成方法 Pending JPH0645456A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US82873592A 1992-01-31 1992-01-31
US828735 1992-01-31

Publications (1)

Publication Number Publication Date
JPH0645456A true JPH0645456A (ja) 1994-02-18

Family

ID=25252606

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1438893A Pending JPH0645456A (ja) 1992-01-31 1993-02-01 コンタクト形成方法

Country Status (2)

Country Link
EP (1) EP0554123A1 (ja)
JP (1) JPH0645456A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020065993A1 (ja) * 2018-09-28 2020-04-02 サンケン電気株式会社 半導体装置及びその製造方法
KR20240028914A (ko) 2022-08-25 2024-03-05 가부시키가이샤 시마노 낚싯줄 가이드

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6008121A (en) * 1996-03-19 1999-12-28 Siemens Aktiengesellschaft Etching high aspect contact holes in solid state devices

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2206540B (en) * 1987-06-30 1991-03-27 British Aerospace Aperture forming method
IT1230934B (it) * 1989-06-27 1991-11-08 Sgs Thomson Microelectronics Procedimento di apertura contatti micrometrici in dispositivi elettronici a semiconduttore.
EP0416809A3 (en) * 1989-09-08 1991-08-07 American Telephone And Telegraph Company Reduced size etching method for integrated circuits

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020065993A1 (ja) * 2018-09-28 2020-04-02 サンケン電気株式会社 半導体装置及びその製造方法
KR20240028914A (ko) 2022-08-25 2024-03-05 가부시키가이샤 시마노 낚싯줄 가이드

Also Published As

Publication number Publication date
EP0554123A1 (en) 1993-08-04

Similar Documents

Publication Publication Date Title
US6420257B2 (en) Process for forming trenches and contacts during the formation of a semiconductor memory device
JPH09181180A (ja) 半導体集積回路及びその製造方法
US20010021581A1 (en) Patterning conductive lines in circuit structures
US6111319A (en) Method of forming submicron contacts and vias in an integrated circuit
JP3700460B2 (ja) 半導体装置およびその製造方法
US20080020327A1 (en) Method of formation of a damascene structure
US6350682B1 (en) Method of fabricating dual damascene structure using a hard mask
US6495452B1 (en) Method to reduce capacitance for copper interconnect structures
KR20000010559A (ko) 집적 회로내의 소규모 구조 형성을 위한 이미지 리버설 방법
US20050085069A1 (en) Dual damascene partial gap fill polymer fabrication process
JP3981353B2 (ja) 集積回路を製造する方法
US6281115B1 (en) Sidewall protection for a via hole formed in a photosensitive, low dielectric constant layer
US6737222B2 (en) Dual damascene process utilizing a bi-layer imaging layer
US7556916B2 (en) Method for burying resist and method for manufacturing semiconductor device
JPH0645456A (ja) コンタクト形成方法
US7132364B2 (en) Method for forming metal interconnect of semiconductor device
KR100384876B1 (ko) 반도체소자에서의 개선된 듀얼 대머신 공정
US6281092B1 (en) Method for manufacturing a metal-to-metal capacitor utilizing only one masking step
JPH1174273A (ja) 集積回路の製造におけるサブ−グランドルールフィーチャーの形成方法
KR0168358B1 (ko) 반도체 장치의 미세 접촉창 형성 방법
US20010051424A1 (en) Method of forming an opening in a dielectric layer in integrated circuit
JP2001332621A (ja) 半導体装置及びその製造方法
JPH05136130A (ja) 半導体装置の製造方法
KR100876862B1 (ko) 반도체소자의 금속배선 형성방법
KR100418921B1 (ko) 반도체 소자의 제조방법