JP2000188329A - 半導体装置の製造方法および多層配線構造の形成方法 - Google Patents
半導体装置の製造方法および多層配線構造の形成方法Info
- Publication number
- JP2000188329A JP2000188329A JP10362935A JP36293598A JP2000188329A JP 2000188329 A JP2000188329 A JP 2000188329A JP 10362935 A JP10362935 A JP 10362935A JP 36293598 A JP36293598 A JP 36293598A JP 2000188329 A JP2000188329 A JP 2000188329A
- Authority
- JP
- Japan
- Prior art keywords
- opening
- resin layer
- film
- interlayer insulating
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【課題】 デュアルダマシン法による多層配線構造の形
成工程において、ドライエッチングによる配線溝形成時
のコンタクトホール底における損傷を抑制し、同時に配
線溝を、確実に所望の形状に形成する。 【解決手段】 層間絶縁膜中にコンタクトホールを形成
した段階でコンタクトホールをレジスト等の樹脂で埋
め、余分な樹脂を除去してレジストプラグを形成した
後、これを硬化させる。さらに硬化したレジストプラグ
で埋められたコンタクトホールに重畳して配線溝を形成
する。
成工程において、ドライエッチングによる配線溝形成時
のコンタクトホール底における損傷を抑制し、同時に配
線溝を、確実に所望の形状に形成する。 【解決手段】 層間絶縁膜中にコンタクトホールを形成
した段階でコンタクトホールをレジスト等の樹脂で埋
め、余分な樹脂を除去してレジストプラグを形成した
後、これを硬化させる。さらに硬化したレジストプラグ
で埋められたコンタクトホールに重畳して配線溝を形成
する。
Description
【０００１】
【発明の属する技術分野】本発明は一般に半導体装置に
関し、特に高速半導体装置およびその製造方法に関す
る。大規模集積回路の製造技術の進歩に伴い、集積回路
装置中に含まれる半導体装置の数は莫大なものになって
いる。これに伴い、集積回路装置中において半導体装置
間を相互接続する配線パターンは必然的に複雑になって
しまう。このような複雑な配線パターンを実現するた
め、最近の半導体集積回路はいわゆる多層配線構造を採
用することが多い。多層配線構造では、間に層間絶縁膜
を挟んで複数の配線層が形成される。
関し、特に高速半導体装置およびその製造方法に関す
る。大規模集積回路の製造技術の進歩に伴い、集積回路
装置中に含まれる半導体装置の数は莫大なものになって
いる。これに伴い、集積回路装置中において半導体装置
間を相互接続する配線パターンは必然的に複雑になって
しまう。このような複雑な配線パターンを実現するた
め、最近の半導体集積回路はいわゆる多層配線構造を採
用することが多い。多層配線構造では、間に層間絶縁膜
を挟んで複数の配線層が形成される。
【０００２】このような多層配線構造を使った場合に
も、集積回路中の配線の総延長は実質的なものとなり、
集積密度の大きい高速半導体装置では、配線の時定数に
起因する電気信号の遅れが深刻な問題となる。このよう
な、いわゆる配線遅延の問題を軽減するため、最近では
従来集積回路中において配線に使われていたＡｌに代わ
って、抵抗値の低いＣｕが使われるようになっている。
集積回路中におけるＣｕ配線パターンの使用は、エレク
トロマイグレーション耐性向上の観点からも有利であ
る。ＣｕはＡｌなど従来の多層配線構造で使われていた
金属材料と違って、ドライエッチングによるパターニン
グが困難であるため、Ｃｕを使った多層配線構造の形成
の際には、層間絶縁膜中に先に配線溝を形成しておき、
これをＣｕで埋めることによる配線パターンを形成する
ダマシン法が一般に使われている。特に、コンタクトホ
ールを先に形成した層間絶縁膜に配線溝を形成し、前記
コンタクトホールおよび配線溝をＣｕ層の１回の堆積で
埋めてしまう、いわゆるデュアルダマシン法は、工程数
の削減に非常に有効である。
も、集積回路中の配線の総延長は実質的なものとなり、
集積密度の大きい高速半導体装置では、配線の時定数に
起因する電気信号の遅れが深刻な問題となる。このよう
な、いわゆる配線遅延の問題を軽減するため、最近では
従来集積回路中において配線に使われていたＡｌに代わ
って、抵抗値の低いＣｕが使われるようになっている。
集積回路中におけるＣｕ配線パターンの使用は、エレク
トロマイグレーション耐性向上の観点からも有利であ
る。ＣｕはＡｌなど従来の多層配線構造で使われていた
金属材料と違って、ドライエッチングによるパターニン
グが困難であるため、Ｃｕを使った多層配線構造の形成
の際には、層間絶縁膜中に先に配線溝を形成しておき、
これをＣｕで埋めることによる配線パターンを形成する
ダマシン法が一般に使われている。特に、コンタクトホ
ールを先に形成した層間絶縁膜に配線溝を形成し、前記
コンタクトホールおよび配線溝をＣｕ層の１回の堆積で
埋めてしまう、いわゆるデュアルダマシン法は、工程数
の削減に非常に有効である。
【０００３】
【従来の技術】図１（Ａ）〜図２（Ｅ）は、従来のデュ
アルダマシン法による多層配線構造の形成工程を示す。
図１（Ａ）を参照するに、図示しない基板上に形成され
配線パターン１２が埋め込まれた層間絶縁膜１１上には
エッチングストッパ層となるＳｉＮ膜１３を介して次の
層間絶縁膜１４が形成されており、前記層間絶縁膜１４
上には別のエッチングストッパ層を構成するＳｉＮ膜１
５を介して次の層間絶縁膜１６が形成されている。さら
に、前記層間絶縁膜１６上には、ＳｉＮ膜１７が形成さ
れている。
アルダマシン法による多層配線構造の形成工程を示す。
図１（Ａ）を参照するに、図示しない基板上に形成され
配線パターン１２が埋め込まれた層間絶縁膜１１上には
エッチングストッパ層となるＳｉＮ膜１３を介して次の
層間絶縁膜１４が形成されており、前記層間絶縁膜１４
上には別のエッチングストッパ層を構成するＳｉＮ膜１
５を介して次の層間絶縁膜１６が形成されている。さら
に、前記層間絶縁膜１６上には、ＳｉＮ膜１７が形成さ
れている。
【０００４】図１（Ａ）の構造では、さらに前記層間絶
縁膜１６および１４を貫通して、前記配線パターン１２
に対応したコンタクトホール１８が、ドライエッチング
法により形成される。より具体的には、前記ＳｉＮ膜１
７上にレジスト膜（図示せず）が堆積され、これをパタ
ーニングすることにより、前記コンタクトホール１８に
対応したレジスト開口部を前記レジスト膜中に形成す
る。さらに、かかるレジスト開口部を介して前記ＳｉＮ
膜１７をドライエッチングによりパターニングすること
により、前記ＳｉＮ膜１７中に前記レジスト開口部に対
応した開口部を形成する。さらに、かかるＳｉＮ膜１７
中の開口部を介して前記層間絶縁膜１６を、エッチング
ガスあるいはエッチング条件を変更してドライエッチン
グすることにより、前記層間絶縁膜１６中に前記ＳｉＮ
膜１５を露出する開口部を形成する。前記層間絶縁膜１
６を形成するドライエッチング工程は、前記ＳｉＮ膜１
５が露出した時点で停止する。
縁膜１６および１４を貫通して、前記配線パターン１２
に対応したコンタクトホール１８が、ドライエッチング
法により形成される。より具体的には、前記ＳｉＮ膜１
７上にレジスト膜（図示せず）が堆積され、これをパタ
ーニングすることにより、前記コンタクトホール１８に
対応したレジスト開口部を前記レジスト膜中に形成す
る。さらに、かかるレジスト開口部を介して前記ＳｉＮ
膜１７をドライエッチングによりパターニングすること
により、前記ＳｉＮ膜１７中に前記レジスト開口部に対
応した開口部を形成する。さらに、かかるＳｉＮ膜１７
中の開口部を介して前記層間絶縁膜１６を、エッチング
ガスあるいはエッチング条件を変更してドライエッチン
グすることにより、前記層間絶縁膜１６中に前記ＳｉＮ
膜１５を露出する開口部を形成する。前記層間絶縁膜１
６を形成するドライエッチング工程は、前記ＳｉＮ膜１
５が露出した時点で停止する。
【０００５】さらに、エッチングガスあるいはエッチン
グ条件を変更して前記ＳｉＮ膜１５をドライエッチング
し、層間絶縁膜１４が露出した時点でさらにエッチング
ガスあるいはエッチング条件を変更して前記層間絶縁膜
１４をドライエッチングし、前記コンタクトホール１８
を形成する。図１（Ａ）の段階では、前記コンタクトホ
ール１８の底にＳｉＮエッチングストッパ膜１３が露出
している。すなわち、前記配線パターン１２はＳｉＮ膜
１３により保護されている。
グ条件を変更して前記ＳｉＮ膜１５をドライエッチング
し、層間絶縁膜１４が露出した時点でさらにエッチング
ガスあるいはエッチング条件を変更して前記層間絶縁膜
１４をドライエッチングし、前記コンタクトホール１８
を形成する。図１（Ａ）の段階では、前記コンタクトホ
ール１８の底にＳｉＮエッチングストッパ膜１３が露出
している。すなわち、前記配線パターン１２はＳｉＮ膜
１３により保護されている。
【０００６】次に、図１（Ｂ）の工程において、前記Ｓ
ｉＮ膜１７上にレジスト膜１９が堆積され、レジスト膜
１９をフォトリソグラフィーによりパターニングするこ
とにより、前記レジスト膜１９中に、層間絶縁膜１６中
に形成したいダマシン構造の配線パターンに対応した開
口部１９Ａが形成される。さらに図１（Ｂ）の工程で
は、前記レジスト膜１９をマスクに前記開口部１９Ａに
おいて露出されたＳｉＮ膜１７をドライエッチングによ
りパターニングし、その結果露出された前記層間絶縁膜
１６を、前記レジスト膜１９をマスクにパターニングす
ることにより、図１（Ｃ）に示すように、前記層間絶縁
膜１６中に配線溝１６Ａが、前記コンタクトホール１８
に重畳して形成される。図１（Ｃ）の工程では、前記Ｓ
ｉＮ膜１７をドライエッチングによりパターニングする
工程で、前記コンタクトホール１８底部に露出されてい
たＳｉＮ膜１３も、同時にエッチング除去され、前記コ
ンタクトホール１８の底部には、配線パターン１２が露
出する。図１（Ｃ）の工程では、さらに前記層間絶縁膜
１６上のＳｉＮ膜１７も除去されている。
ｉＮ膜１７上にレジスト膜１９が堆積され、レジスト膜
１９をフォトリソグラフィーによりパターニングするこ
とにより、前記レジスト膜１９中に、層間絶縁膜１６中
に形成したいダマシン構造の配線パターンに対応した開
口部１９Ａが形成される。さらに図１（Ｂ）の工程で
は、前記レジスト膜１９をマスクに前記開口部１９Ａに
おいて露出されたＳｉＮ膜１７をドライエッチングによ
りパターニングし、その結果露出された前記層間絶縁膜
１６を、前記レジスト膜１９をマスクにパターニングす
ることにより、図１（Ｃ）に示すように、前記層間絶縁
膜１６中に配線溝１６Ａが、前記コンタクトホール１８
に重畳して形成される。図１（Ｃ）の工程では、前記Ｓ
ｉＮ膜１７をドライエッチングによりパターニングする
工程で、前記コンタクトホール１８底部に露出されてい
たＳｉＮ膜１３も、同時にエッチング除去され、前記コ
ンタクトホール１８の底部には、配線パターン１２が露
出する。図１（Ｃ）の工程では、さらに前記層間絶縁膜
１６上のＳｉＮ膜１７も除去されている。
【０００７】さらに、図２（Ｄ）の工程においてＣｕ層
２０が図１（Ｃ）の構造上に、電解めっき法あるいはス
パッタリング法により堆積され、さらに堆積したＣｕ層
２０のうち、前記層間絶縁膜１６上の部分を化学機械研
磨（ＣＭＰ）法により除去することにより、図２（Ｅ）
に示すように、前記コンタクトホール１８および配線溝
１９ＡがＣｕにより埋められたデュアルダマシン構造の
多層配線構造が得られる。
２０が図１（Ｃ）の構造上に、電解めっき法あるいはス
パッタリング法により堆積され、さらに堆積したＣｕ層
２０のうち、前記層間絶縁膜１６上の部分を化学機械研
磨（ＣＭＰ）法により除去することにより、図２（Ｅ）
に示すように、前記コンタクトホール１８および配線溝
１９ＡがＣｕにより埋められたデュアルダマシン構造の
多層配線構造が得られる。
【０００８】かかるデュアルダマシン法による多層配線
構造の形成方法は、コンタクトホール１８をＣｕで埋め
る工程と配線溝１９ＡをＣｕで埋める工程とが同時に実
行されるため、また配線溝１９Ａを埋めるＣｕのうち、
層間絶縁膜１６上に堆積した部分を除去してＣｕ配線パ
ターンを形成する工程と平坦化工程とが同時に実行され
るため、半導体装置の製造工程において、工程数の削減
に有利である。
構造の形成方法は、コンタクトホール１８をＣｕで埋め
る工程と配線溝１９ＡをＣｕで埋める工程とが同時に実
行されるため、また配線溝１９Ａを埋めるＣｕのうち、
層間絶縁膜１６上に堆積した部分を除去してＣｕ配線パ
ターンを形成する工程と平坦化工程とが同時に実行され
るため、半導体装置の製造工程において、工程数の削減
に有利である。
【０００９】
【発明が解決しようとする課題】一方、図１（Ａ）〜図
２（Ｅ）に示す従来のデュアルダマシン法による多層配
線構造の形成工程では、図１（Ｃ）の工程で前記配線パ
ターン１２が露出されてしまうため、アッシング等によ
るレジスト膜１９の除去工程、あるいは前記層間絶縁膜
１６上に残留するＳｉＮ膜１７の除去工程等により、配
線パターン１２に損傷が加えられ、抵抗値が増大してし
まうおそれがある。配線パターン１２の代わりに基板中
に拡散層が形成されている場合には、かかる損傷の結果
リーク電流が増大する等も問題が生じる。
２（Ｅ）に示す従来のデュアルダマシン法による多層配
線構造の形成工程では、図１（Ｃ）の工程で前記配線パ
ターン１２が露出されてしまうため、アッシング等によ
るレジスト膜１９の除去工程、あるいは前記層間絶縁膜
１６上に残留するＳｉＮ膜１７の除去工程等により、配
線パターン１２に損傷が加えられ、抵抗値が増大してし
まうおそれがある。配線パターン１２の代わりに基板中
に拡散層が形成されている場合には、かかる損傷の結果
リーク電流が増大する等も問題が生じる。
【００１０】また、従来のデュアルダマシン法では、図
３（Ａ）〜（Ｃ）に示すように前記コンタクトホール１
８の位置と前記配線パターン１２の位置とがずれている
場合、図３（Ｃ）に示すように前記配線溝１６Ａを形成
するドライエッチング工程において、下側の層間絶縁膜
１１のうち、前記配線パターン１２に隣接する部分が同
時にエッチングを受けてしまう問題が生じる。このよう
なエッチングが生じると、前記配線パターン１２の側壁
面が露出し、引き続くレジスト膜１９のアッシングによ
る除去工程において前記側壁面が酸化してしまい、配線
パターン１２の抵抗値が増大してしまう。この問題は、
特に酸化しやすいＣｕを前記配線パターン１２に使った
多層配線構造において深刻になる。また、かかる配線パ
ターン１２の側壁面は前記配線溝１６Ａを形成するドラ
イエッチング工程の際にスパッタされることがあるが、
かかるスパッタが生じるとＣｕ等の導電性粒子が層間絶
縁膜１１に付着してしまい、短絡等の問題が引き起こさ
れることがある。
３（Ａ）〜（Ｃ）に示すように前記コンタクトホール１
８の位置と前記配線パターン１２の位置とがずれている
場合、図３（Ｃ）に示すように前記配線溝１６Ａを形成
するドライエッチング工程において、下側の層間絶縁膜
１１のうち、前記配線パターン１２に隣接する部分が同
時にエッチングを受けてしまう問題が生じる。このよう
なエッチングが生じると、前記配線パターン１２の側壁
面が露出し、引き続くレジスト膜１９のアッシングによ
る除去工程において前記側壁面が酸化してしまい、配線
パターン１２の抵抗値が増大してしまう。この問題は、
特に酸化しやすいＣｕを前記配線パターン１２に使った
多層配線構造において深刻になる。また、かかる配線パ
ターン１２の側壁面は前記配線溝１６Ａを形成するドラ
イエッチング工程の際にスパッタされることがあるが、
かかるスパッタが生じるとＣｕ等の導電性粒子が層間絶
縁膜１１に付着してしまい、短絡等の問題が引き起こさ
れることがある。
【００１１】かかる従来のデュアルダマシン法に係る問
題点を解決するため、従来より前記配線溝１６Ａの形成
工程の間、前記コンタクトホール１８をレジストにより
充填し、前記配線パターン１２を保護することが提案さ
れている。図４（Ａ）〜（Ｄ）は、前記従来の提案にな
るデュアルダマシン構造の形成方法を示す。ただし、図
４（Ａ）〜（Ｄ）中、先に説明した部分には同一の参照
符号を付し、説明を省略する。
題点を解決するため、従来より前記配線溝１６Ａの形成
工程の間、前記コンタクトホール１８をレジストにより
充填し、前記配線パターン１２を保護することが提案さ
れている。図４（Ａ）〜（Ｄ）は、前記従来の提案にな
るデュアルダマシン構造の形成方法を示す。ただし、図
４（Ａ）〜（Ｄ）中、先に説明した部分には同一の参照
符号を付し、説明を省略する。
【００１２】図４（Ａ）を参照するに、本実施例では図
１（Ａ）の構造が形成された時点で前記ＳｉＮ膜１７上
に、前記コンタクトホール１８を埋めるようにレジスト
膜２１を形成し、これを図４（Ｂ）の工程においてエッ
チバックして、前記ＳｉＮ膜１７上に残留するレジスト
膜を除去する。かかるエッチバックの結果、図４（Ｂ）
の工程では前記コンタクトホール１８を埋めるようにレ
ジストパターン２１Ａが形成され、レジストパターン２
１Ａにより前記コンタクトホール１８の底のＳｉＮ膜１
３および配線パターン１２が保護される。
１（Ａ）の構造が形成された時点で前記ＳｉＮ膜１７上
に、前記コンタクトホール１８を埋めるようにレジスト
膜２１を形成し、これを図４（Ｂ）の工程においてエッ
チバックして、前記ＳｉＮ膜１７上に残留するレジスト
膜を除去する。かかるエッチバックの結果、図４（Ｂ）
の工程では前記コンタクトホール１８を埋めるようにレ
ジストパターン２１Ａが形成され、レジストパターン２
１Ａにより前記コンタクトホール１８の底のＳｉＮ膜１
３および配線パターン１２が保護される。
【００１３】次に、図１（Ｂ）の工程に対応する図４
（Ｃ）の工程において前記ＳｉＮ膜１７上にレジスト膜
１９が形成され、図４（Ｄ）の工程においてフォトリソ
グラフィーにより図１（Ｂ）に示すレジスト開口部１９
Ａが形成されるが、図４（Ｃ）の工程においてはコンタ
クトホール１８中のレジストパターン２１Ａがレジスト
膜１９と容易に混合してしまい、レジスト混合部２１Ｂ
が前記コンタクトホール１８に隣接して形成されやす
い。かかるレジスト混合部２１Ｂは露光・現像されても
残留しやすく、このため図４（Ｄ）に示すように、前記
レジスト開口部１９Ａを介してドライエッチングを行な
い、配線溝１６Ａを形成した場合、配線溝１６Ａ中にお
いてコンタクトホール１８を囲むようにエッチングされ
ないパターンが前記レジスト混合部２１Ｂに対応して残
留してしまい、配線溝１６Ａ中に断線等の欠陥が生じて
しまう問題が生じる。
（Ｃ）の工程において前記ＳｉＮ膜１７上にレジスト膜
１９が形成され、図４（Ｄ）の工程においてフォトリソ
グラフィーにより図１（Ｂ）に示すレジスト開口部１９
Ａが形成されるが、図４（Ｃ）の工程においてはコンタ
クトホール１８中のレジストパターン２１Ａがレジスト
膜１９と容易に混合してしまい、レジスト混合部２１Ｂ
が前記コンタクトホール１８に隣接して形成されやす
い。かかるレジスト混合部２１Ｂは露光・現像されても
残留しやすく、このため図４（Ｄ）に示すように、前記
レジスト開口部１９Ａを介してドライエッチングを行な
い、配線溝１６Ａを形成した場合、配線溝１６Ａ中にお
いてコンタクトホール１８を囲むようにエッチングされ
ないパターンが前記レジスト混合部２１Ｂに対応して残
留してしまい、配線溝１６Ａ中に断線等の欠陥が生じて
しまう問題が生じる。
【００１４】また、図４（Ａ）〜（Ｄ）の工程では、図
４（Ｂ）のエッチバック工程において、特に有機層間絶
縁膜を使った場合、レジストパターン２１Ａの深さを制
御するのが困難である問題が生じる。これは、かかるエ
ッチバック工程を酸素プラズマ中で行なった場合、エッ
チング速度が非常に速くなり、またエッチング速度の面
内分布が不均一になるためである。さらに、かかる酸素
プラズマによるエッチングを行なった場合、ドライエッ
チング装置の反応室内壁に付着しているポリマーが酸素
プラズマに曝露されることで剥離し、粒子となって半導
体装置基板上に付着して欠陥を形成する問題も生じる。
このような問題は、図４（Ｂ）のエッチバック工程を専
用のドライエッチング装置中において行なえば回避でき
るが、その場合には半導体装置の製造工程が複雑にな
り、製造費用が増大してしまう。
４（Ｂ）のエッチバック工程において、特に有機層間絶
縁膜を使った場合、レジストパターン２１Ａの深さを制
御するのが困難である問題が生じる。これは、かかるエ
ッチバック工程を酸素プラズマ中で行なった場合、エッ
チング速度が非常に速くなり、またエッチング速度の面
内分布が不均一になるためである。さらに、かかる酸素
プラズマによるエッチングを行なった場合、ドライエッ
チング装置の反応室内壁に付着しているポリマーが酸素
プラズマに曝露されることで剥離し、粒子となって半導
体装置基板上に付着して欠陥を形成する問題も生じる。
このような問題は、図４（Ｂ）のエッチバック工程を専
用のドライエッチング装置中において行なえば回避でき
るが、その場合には半導体装置の製造工程が複雑にな
り、製造費用が増大してしまう。
【００１５】そこで、本発明は上記の課題を解決した、
新規で有用な半導体装置の製造方法を提供することを概
括的課題とする。本発明のより具体的な課題は、デュア
ルダマシン法による多層配線構造の形成工程を含む半導
体装置の製造方法において、層間絶縁膜中にコンタクト
ホール形成後、配線パターン溝をドライエッチングによ
り前記層間絶縁膜中に形成する際に、コンタクトホール
下の領域を、簡単な構成で効果的に保護できる半導体装
置の製造方法を提供することにある。
新規で有用な半導体装置の製造方法を提供することを概
括的課題とする。本発明のより具体的な課題は、デュア
ルダマシン法による多層配線構造の形成工程を含む半導
体装置の製造方法において、層間絶縁膜中にコンタクト
ホール形成後、配線パターン溝をドライエッチングによ
り前記層間絶縁膜中に形成する際に、コンタクトホール
下の領域を、簡単な構成で効果的に保護できる半導体装
置の製造方法を提供することにある。
【００１６】
【課題を解決するための手段】本発明は、上記の課題
を、請求項１に記載したように、層間絶縁膜中に開口部
を形成する工程と、前記層間絶縁膜上に、前記開口部を
埋めるように樹脂層を形成する工程と、前記層間絶縁膜
上から前記樹脂層を、溶媒中に溶解することにより除去
する工程と、前記開口部中に残留した樹脂層を硬化させ
る工程と、前記開口部中に前記硬化した樹脂層が残留し
た状態で、前記開口部に重畳するように、配線溝をドラ
イエッチング工程により形成する工程とを含むことを特
徴とする半導体装置の製造方法により、または請求項２
に記載したように、前記樹脂層は感光性樹脂層よりな
り、さらに前記層間絶縁膜上から前記樹脂層を除去する
工程は、前記感光性樹脂層を、全面的に略一様に露光す
る工程と、前記露光した感光性樹脂層を、前記溶媒とし
て現像液を使い、現像することにより除去する工程を含
むことを特徴とする請求項１記載の半導体装置の製造方
法により、または請求項３に記載したように、前記露光
工程は、前記感光性樹脂層を、前記開口部を解像しない
波長の光により露光する工程よりなることを特徴とする
請求項２記載の半導体装置の製造方法により、または請
求項４に記載したように、前記感光性樹脂は、前記開口
部を解像しない波長の光に感度を有することを特徴とす
る請求項３記載の半導体装置の製造方法により、または
請求項５に記載したように、前記露光工程は、前記感光
性樹脂層を、前記開口部の底まで露光しない所定のドー
ズ量以下のドーズ量で実行されることを特徴とする請求
項２記載の半導体装置の製造方法により、または請求項
６に記載したように、前記硬化工程は、ベーキング工程
を含むことを特徴とする請求項１〜５のうち、いずれか
一項記載の半導体装置の製造方法により、または請求項
７に記載したように、層間絶縁膜中に開口部を形成する
工程と、前記層間絶縁膜上に、前記開口部を埋めるよう
に樹脂層を形成する工程と、前記層間絶縁膜上から前記
樹脂層を、溶媒中に溶解することにより除去する工程
と、前記開口部中に残留した樹脂層を硬化させる工程
と、前記開口部中に前記硬化した樹脂層が残留した状態
で、前記開口部に重畳するように、配線溝をドライエッ
チング工程により形成する工程とを含むことを特徴とす
る多層配線構造の形成方法により、または請求項８に記
載したように、前記樹脂層は感光性樹脂層よりなり、さ
らに前記層間絶縁膜上から前記樹脂層を除去する工程
は、前記感光性樹脂層を、全面的に略一様に露光する工
程と、前記露光した感光性樹脂層を、前記溶媒として現
像液を使い、現像することにより除去する工程を含むこ
とを特徴とする請求項７記載の多層配線構造の形成方法
により、または請求項９に記載したように、前記露光工
程は、前記感光性樹脂層を、前記開口部を解像しない波
長の光により露光する工程よりなることを特徴とする請
求項８記載の多層配線構造の形成方法により、または請
求項１０に記載したように、前記感光性樹脂は、前記開
口部を解像しない波長の光に感度を有することを特徴と
する請求項９記載の多層配線構造の形成方法により、ま
たは請求項１１に記載したように、前記露光工程は、前
記感光性樹脂層を、前記開口部の底まで露光しない所定
のドーズ量以下のドーズ量で実行されることを特徴とす
る請求項８記載の多層配線構造の形成方法により、また
は請求項１２に記載したように、前記硬化工程は、ベー
キング工程を含むことを特徴とする請求項７〜１１のう
ち、いずれか一項記載の多層配線構造の形成方法によ
り、解決する。
を、請求項１に記載したように、層間絶縁膜中に開口部
を形成する工程と、前記層間絶縁膜上に、前記開口部を
埋めるように樹脂層を形成する工程と、前記層間絶縁膜
上から前記樹脂層を、溶媒中に溶解することにより除去
する工程と、前記開口部中に残留した樹脂層を硬化させ
る工程と、前記開口部中に前記硬化した樹脂層が残留し
た状態で、前記開口部に重畳するように、配線溝をドラ
イエッチング工程により形成する工程とを含むことを特
徴とする半導体装置の製造方法により、または請求項２
に記載したように、前記樹脂層は感光性樹脂層よりな
り、さらに前記層間絶縁膜上から前記樹脂層を除去する
工程は、前記感光性樹脂層を、全面的に略一様に露光す
る工程と、前記露光した感光性樹脂層を、前記溶媒とし
て現像液を使い、現像することにより除去する工程を含
むことを特徴とする請求項１記載の半導体装置の製造方
法により、または請求項３に記載したように、前記露光
工程は、前記感光性樹脂層を、前記開口部を解像しない
波長の光により露光する工程よりなることを特徴とする
請求項２記載の半導体装置の製造方法により、または請
求項４に記載したように、前記感光性樹脂は、前記開口
部を解像しない波長の光に感度を有することを特徴とす
る請求項３記載の半導体装置の製造方法により、または
請求項５に記載したように、前記露光工程は、前記感光
性樹脂層を、前記開口部の底まで露光しない所定のドー
ズ量以下のドーズ量で実行されることを特徴とする請求
項２記載の半導体装置の製造方法により、または請求項
６に記載したように、前記硬化工程は、ベーキング工程
を含むことを特徴とする請求項１〜５のうち、いずれか
一項記載の半導体装置の製造方法により、または請求項
７に記載したように、層間絶縁膜中に開口部を形成する
工程と、前記層間絶縁膜上に、前記開口部を埋めるよう
に樹脂層を形成する工程と、前記層間絶縁膜上から前記
樹脂層を、溶媒中に溶解することにより除去する工程
と、前記開口部中に残留した樹脂層を硬化させる工程
と、前記開口部中に前記硬化した樹脂層が残留した状態
で、前記開口部に重畳するように、配線溝をドライエッ
チング工程により形成する工程とを含むことを特徴とす
る多層配線構造の形成方法により、または請求項８に記
載したように、前記樹脂層は感光性樹脂層よりなり、さ
らに前記層間絶縁膜上から前記樹脂層を除去する工程
は、前記感光性樹脂層を、全面的に略一様に露光する工
程と、前記露光した感光性樹脂層を、前記溶媒として現
像液を使い、現像することにより除去する工程を含むこ
とを特徴とする請求項７記載の多層配線構造の形成方法
により、または請求項９に記載したように、前記露光工
程は、前記感光性樹脂層を、前記開口部を解像しない波
長の光により露光する工程よりなることを特徴とする請
求項８記載の多層配線構造の形成方法により、または請
求項１０に記載したように、前記感光性樹脂は、前記開
口部を解像しない波長の光に感度を有することを特徴と
する請求項９記載の多層配線構造の形成方法により、ま
たは請求項１１に記載したように、前記露光工程は、前
記感光性樹脂層を、前記開口部の底まで露光しない所定
のドーズ量以下のドーズ量で実行されることを特徴とす
る請求項８記載の多層配線構造の形成方法により、また
は請求項１２に記載したように、前記硬化工程は、ベー
キング工程を含むことを特徴とする請求項７〜１１のう
ち、いずれか一項記載の多層配線構造の形成方法によ
り、解決する。
【００１７】
【発明の実施の形態】［第１実施例］図５（Ａ）〜図７
（Ｈ）は、本発明の第１実施例による半導体装置の製造
工程を示す。図５（Ａ）を参照するに、拡散領域３１
ａ，３１ｂを形成されたＳｉ基板３１上には、前記拡散
領域３１ａと３１ｂとの間のフィールド酸化膜３２上に
ポリシリコンあるいはＷ等よりなる配線パターン３３が
形成されており、前記配線パターン３３はＦ（フッ素）
ドープＳｉＯ2 などの低誘電率層間絶縁膜３４により覆
われる。また、前記基板３１上には、前記拡散領域３１
ａに隣接してゲート電極３５が形成されている。
（Ｈ）は、本発明の第１実施例による半導体装置の製造
工程を示す。図５（Ａ）を参照するに、拡散領域３１
ａ，３１ｂを形成されたＳｉ基板３１上には、前記拡散
領域３１ａと３１ｂとの間のフィールド酸化膜３２上に
ポリシリコンあるいはＷ等よりなる配線パターン３３が
形成されており、前記配線パターン３３はＦ（フッ素）
ドープＳｉＯ2 などの低誘電率層間絶縁膜３４により覆
われる。また、前記基板３１上には、前記拡散領域３１
ａに隣接してゲート電極３５が形成されている。
【００１８】前記層間絶縁膜３４は平坦化されており、
表面を薄いＳｉＮ膜よりなるエッチングストッパ膜３６
により覆われている。一方、前記エッチングストッパ膜
３６上にはＦドープＳｉＯ2 等よりなる層間絶縁膜３７
が堆積され、ＳｉＮよりなるエッチングストッパ膜３８
を挟んでさらにその上にＦドープＳｉＯ2 等よりなる別
の層間絶縁膜３９が堆積される。さらに、前記層間絶縁
膜３９はＳｉＮよりなる反射防止膜４０により覆われ、
前記ＳｉＮ反射防止膜４０中には前記層間絶縁膜３２に
対応して開口部が、ＡｒＦあるいはＫｒＦエキシマレー
ザを使ったフォトリソグラフィーにより、解像限界近傍
で形成され、さらに前記反射防止膜４０中の開口部を介
して、前記ＳｉＮエッチングストッパ膜３６を露出する
コンタクトホール４１が、前記層間絶縁膜３９および３
７、および間のＳｉＮ膜３８を貫通して形成されてい
る。
表面を薄いＳｉＮ膜よりなるエッチングストッパ膜３６
により覆われている。一方、前記エッチングストッパ膜
３６上にはＦドープＳｉＯ2 等よりなる層間絶縁膜３７
が堆積され、ＳｉＮよりなるエッチングストッパ膜３８
を挟んでさらにその上にＦドープＳｉＯ2 等よりなる別
の層間絶縁膜３９が堆積される。さらに、前記層間絶縁
膜３９はＳｉＮよりなる反射防止膜４０により覆われ、
前記ＳｉＮ反射防止膜４０中には前記層間絶縁膜３２に
対応して開口部が、ＡｒＦあるいはＫｒＦエキシマレー
ザを使ったフォトリソグラフィーにより、解像限界近傍
で形成され、さらに前記反射防止膜４０中の開口部を介
して、前記ＳｉＮエッチングストッパ膜３６を露出する
コンタクトホール４１が、前記層間絶縁膜３９および３
７、および間のＳｉＮ膜３８を貫通して形成されてい
る。
【００１９】次に、図５（Ｂ）の工程において、前記Ｓ
ｉＮ反射防止膜４０上に前記コンタクトホール４１を埋
めるように、ｉ線レジスト膜４２が、スピンコーティン
グ法により塗布され、通常通りプリベークされる。さら
に、図５（Ｂ）の工程では、前記レジスト膜４２はＨｇ
−ｉ線により一様に露光され、さらに現像液により現像
されることにより前記反射防止膜４０上から除去され、
図５（Ｃ）に示すように、前記コンタクトホール４１
を、前記レジスト膜４２の一部をなすレジストプラグ４
２Ａが埋めた構造が得られる。図５（Ｂ）の露光工程に
おいて、前記ｉ線レジスト膜４２の露光は、先にエキシ
マレーザを使ったフォトリソグラフィーで形成されたコ
ンタクトホール４１を解像することはできず、したがっ
て、前記コンタクトホール４１を埋めるレジストプラグ
４２Ａは現像工程を行なっても実質的に溶解されず、コ
ンタクトホール４１内に残留する。換言すると、図５
（Ｃ）の構造では、前記コンタクトホール４１底のＳｉ
Ｎ膜３６、したがってその下の配線パターン３３は、前
記レジストプラグ４２Ａにより保護される。
ｉＮ反射防止膜４０上に前記コンタクトホール４１を埋
めるように、ｉ線レジスト膜４２が、スピンコーティン
グ法により塗布され、通常通りプリベークされる。さら
に、図５（Ｂ）の工程では、前記レジスト膜４２はＨｇ
−ｉ線により一様に露光され、さらに現像液により現像
されることにより前記反射防止膜４０上から除去され、
図５（Ｃ）に示すように、前記コンタクトホール４１
を、前記レジスト膜４２の一部をなすレジストプラグ４
２Ａが埋めた構造が得られる。図５（Ｂ）の露光工程に
おいて、前記ｉ線レジスト膜４２の露光は、先にエキシ
マレーザを使ったフォトリソグラフィーで形成されたコ
ンタクトホール４１を解像することはできず、したがっ
て、前記コンタクトホール４１を埋めるレジストプラグ
４２Ａは現像工程を行なっても実質的に溶解されず、コ
ンタクトホール４１内に残留する。換言すると、図５
（Ｃ）の構造では、前記コンタクトホール４１底のＳｉ
Ｎ膜３６、したがってその下の配線パターン３３は、前
記レジストプラグ４２Ａにより保護される。
【００２０】次に、図６（Ｄ）の工程で、図５（Ｃ）構
造は、典型的には紫外線を照射しながらウェハを５０〜
１４０°Ｃで１００秒間程度ランピング加熱を行なうこ
とにより硬化処理あるいはベーク処理され、前記樹脂中
において重合反応が生じることにより、前記レジストプ
ラグ４２Ａが固化する。さらに、図６（Ｅ）の工程で、
前記図６（Ｄ）のＳｉＮ反射防止膜４０上に別のレジス
ト膜４３を形成し、通常のｉ線を使ったフォトリソグラ
フィーによりパターニングすることにより、前記レジス
ト膜４３中に、形成したい多層配線パターンに対応した
レジスト開口部４３Ａを形成する。図６（Ｅ）の工程に
おいては、前記コンタクトホール４１中のレジストプラ
グ４２Ａはすでに硬化しているため、ｉ線レジスト膜４
３を前記ＳｉＮ膜４０上に形成しても、図４（Ｃ）で説
明したレジストのミキシングは生じない。また、図６
（Ｅ）の工程で前記別のレジスト膜４３を露光する際に
も、前記レジストプラグ４２Ａはすでに硬化しているた
め露光されることはなく、このため前記レジスト膜４３
を現像液によりパターニングしてレジスト開口部４３Ａ
を形成しても、レジストプラグ４２Ａが溶解されること
はない。
造は、典型的には紫外線を照射しながらウェハを５０〜
１４０°Ｃで１００秒間程度ランピング加熱を行なうこ
とにより硬化処理あるいはベーク処理され、前記樹脂中
において重合反応が生じることにより、前記レジストプ
ラグ４２Ａが固化する。さらに、図６（Ｅ）の工程で、
前記図６（Ｄ）のＳｉＮ反射防止膜４０上に別のレジス
ト膜４３を形成し、通常のｉ線を使ったフォトリソグラ
フィーによりパターニングすることにより、前記レジス
ト膜４３中に、形成したい多層配線パターンに対応した
レジスト開口部４３Ａを形成する。図６（Ｅ）の工程に
おいては、前記コンタクトホール４１中のレジストプラ
グ４２Ａはすでに硬化しているため、ｉ線レジスト膜４
３を前記ＳｉＮ膜４０上に形成しても、図４（Ｃ）で説
明したレジストのミキシングは生じない。また、図６
（Ｅ）の工程で前記別のレジスト膜４３を露光する際に
も、前記レジストプラグ４２Ａはすでに硬化しているた
め露光されることはなく、このため前記レジスト膜４３
を現像液によりパターニングしてレジスト開口部４３Ａ
を形成しても、レジストプラグ４２Ａが溶解されること
はない。
【００２１】さらに、図６（Ｆ）の工程において、前記
レジスト膜４３をマスクに前記ＳｉＮ反射防止膜４０を
ドライエッチングし、前記層間絶縁膜３９を露出した
後、これをエッチングガスあるいはエッチング条件を変
えて、ＳｉＮエッチングストッパ層３８が露出するまで
ドライエッチングし、前記層間絶縁膜３９中に配線溝３
９Ａを形成する。その結果、図６（Ｆ）に示すように、
前記配線溝３９Ａ中にレジストプラグ４２Ａが突出した
構造が得られる。図６（Ｆ）の工程では前記コンタクト
ホール４１中のＳｉＮ膜３６がレジストプラグ４２Ａに
より保護されているため、前記ＳｉＮ膜４０をドライエ
ッチングしてもＳｉＮ膜３６が除去されることはない。
レジスト膜４３をマスクに前記ＳｉＮ反射防止膜４０を
ドライエッチングし、前記層間絶縁膜３９を露出した
後、これをエッチングガスあるいはエッチング条件を変
えて、ＳｉＮエッチングストッパ層３８が露出するまで
ドライエッチングし、前記層間絶縁膜３９中に配線溝３
９Ａを形成する。その結果、図６（Ｆ）に示すように、
前記配線溝３９Ａ中にレジストプラグ４２Ａが突出した
構造が得られる。図６（Ｆ）の工程では前記コンタクト
ホール４１中のＳｉＮ膜３６がレジストプラグ４２Ａに
より保護されているため、前記ＳｉＮ膜４０をドライエ
ッチングしてもＳｉＮ膜３６が除去されることはない。
【００２２】次に、図７（Ｇ）の工程で前記レジスト膜
４３およびレジストプラグ４２Ａを酸素プラズマ中にお
けるアッシングにより除去した後、前記コンタクトホー
ル底部におけるＳｉＮ膜３６がドライエッチングにより
除去され、さらに図７（Ｈ）の工程で前記コンタクトホ
ール４１および前記配線溝３９Ａの表面にＣｕシード層
４４Ａがスパッタリングにより形成される。さらに前記
Ｃｕシード層４４Ａを電極として電解めっきを行なうこ
とにより、前記コンタクトホール４１および配線溝３９
Ａを埋めるＣｕ配線パターン４４Ｂが形成される。な
お、前記Ｃｕ配線パターン４４Ｂの形成は、図２
（Ｄ），（Ｅ）で説明したスパッタリングとＣＭＰ法に
よる平坦化工程を組み合わせて形成してもよい。 ［第２実施例］図８（Ａ）〜図１０（Ｈ）は、本発明の
第２実施例による半導体装置の製造工程を示す。ただ
し、先に説明した部分に対応する部分には同一の参照符
号を付し、説明を省略する。
４３およびレジストプラグ４２Ａを酸素プラズマ中にお
けるアッシングにより除去した後、前記コンタクトホー
ル底部におけるＳｉＮ膜３６がドライエッチングにより
除去され、さらに図７（Ｈ）の工程で前記コンタクトホ
ール４１および前記配線溝３９Ａの表面にＣｕシード層
４４Ａがスパッタリングにより形成される。さらに前記
Ｃｕシード層４４Ａを電極として電解めっきを行なうこ
とにより、前記コンタクトホール４１および配線溝３９
Ａを埋めるＣｕ配線パターン４４Ｂが形成される。な
お、前記Ｃｕ配線パターン４４Ｂの形成は、図２
（Ｄ），（Ｅ）で説明したスパッタリングとＣＭＰ法に
よる平坦化工程を組み合わせて形成してもよい。 ［第２実施例］図８（Ａ）〜図１０（Ｈ）は、本発明の
第２実施例による半導体装置の製造工程を示す。ただ
し、先に説明した部分に対応する部分には同一の参照符
号を付し、説明を省略する。
【００２３】本実施例では、図５（Ｂ）の工程に対応す
る図８（Ｂ）の工程において前記ＳｉＮ膜４０上に、ｉ
線レジスト膜４２の代わりに熱硬化性樹脂膜４２’を塗
布する。レジスト膜４２と同様に、熱硬化性樹脂膜４
２’も前記コンタクトホール４１を埋めるように形成さ
れ、プリベーク処理の後、図５（Ｃ）の工程に対応する
図８（Ｃ）の工程で現像液により溶解され、前記ＳｉＮ
膜４０上に残留している樹脂膜４２’が溶解・除去され
る。その結果、図８（Ｃ）の工程では、前記コンタクト
ホール４１を部分的に埋める樹脂プラグ４２Ａ’が形成
される。
る図８（Ｂ）の工程において前記ＳｉＮ膜４０上に、ｉ
線レジスト膜４２の代わりに熱硬化性樹脂膜４２’を塗
布する。レジスト膜４２と同様に、熱硬化性樹脂膜４
２’も前記コンタクトホール４１を埋めるように形成さ
れ、プリベーク処理の後、図５（Ｃ）の工程に対応する
図８（Ｃ）の工程で現像液により溶解され、前記ＳｉＮ
膜４０上に残留している樹脂膜４２’が溶解・除去され
る。その結果、図８（Ｃ）の工程では、前記コンタクト
ホール４１を部分的に埋める樹脂プラグ４２Ａ’が形成
される。
【００２４】前記樹脂プラグ４２Ａ’は図６（Ｄ）に対
応する図９（Ｄ）の工程においてベーキング処理により
硬化され、さらに図６（Ｅ）〜７（Ｈ）の工程に対応す
る図９（Ｅ）〜１０（Ｈ）の工程により、図１０（Ｈ）
に示すように、図７（Ｈ）と同様な所望の多層配線構造
が得られる。以上、本発明を半導体装置における多層配
線構造の形成について説明したが、本発明による多層配
線構造は半導体装置以外にも、プリント回路基板等にお
いて適用可能である。
応する図９（Ｄ）の工程においてベーキング処理により
硬化され、さらに図６（Ｅ）〜７（Ｈ）の工程に対応す
る図９（Ｅ）〜１０（Ｈ）の工程により、図１０（Ｈ）
に示すように、図７（Ｈ）と同様な所望の多層配線構造
が得られる。以上、本発明を半導体装置における多層配
線構造の形成について説明したが、本発明による多層配
線構造は半導体装置以外にも、プリント回路基板等にお
いて適用可能である。
【００２５】以上、本発明を好ましい実施例について説
明したが、本発明は上記の特定の実施例に限定されるも
のではなく、特許請求の範囲に記載した要旨内において
様々な変形や変更が可能である。
明したが、本発明は上記の特定の実施例に限定されるも
のではなく、特許請求の範囲に記載した要旨内において
様々な変形や変更が可能である。
【００２６】
【発明の効果】請求項１〜１２記載の本発明の特徴によ
れば、デュアルダマシン法により多層配線構造を形成す
る場合、開口部を樹脂プラグで塞ぎ、その際樹脂プラグ
を硬化させておくことにより、開口部形成に続くレジス
トプロセスにより、開口部に重畳して配線溝を形成する
場合でも、配線溝形成に使われるレジストが樹脂プラグ
とミキシングすることなく、また樹脂プラグが露光され
ることもなく、簡単かつ確実にデュアルダマシン構造の
多層配線構造を形成することができる。
れば、デュアルダマシン法により多層配線構造を形成す
る場合、開口部を樹脂プラグで塞ぎ、その際樹脂プラグ
を硬化させておくことにより、開口部形成に続くレジス
トプロセスにより、開口部に重畳して配線溝を形成する
場合でも、配線溝形成に使われるレジストが樹脂プラグ
とミキシングすることなく、また樹脂プラグが露光され
ることもなく、簡単かつ確実にデュアルダマシン構造の
多層配線構造を形成することができる。
【図１】（Ａ）〜（Ｃ）は、従来のデュアルダマシン法
による多層配線構造の形成方法を示す図（その１）であ
る。
による多層配線構造の形成方法を示す図（その１）であ
る。
【図２】（Ｄ）〜（Ｅ）は、従来のデュアルダマシン法
による多層配線構造の形成方法を示す図（その２）であ
る。
による多層配線構造の形成方法を示す図（その２）であ
る。
【図３】（Ａ）〜（Ｃ）は、従来のデュアルダマシン法
の問題点を説明する図である。
の問題点を説明する図である。
【図４】（Ａ）〜（Ｄ）は、従来の別のデュアルダマシ
ン法による多層配線構造の形成方法を示す図である。
ン法による多層配線構造の形成方法を示す図である。
【図５】（Ａ）〜（Ｃ）は、本発明の第１実施例による
半導体装置の製造工程を示す図（その１）である。
半導体装置の製造工程を示す図（その１）である。
【図６】（Ｄ）〜（Ｆ）は、本発明の第１実施例による
半導体装置の製造工程を示す図（その２）である。
半導体装置の製造工程を示す図（その２）である。
【図７】（Ｇ）〜（Ｈ）は、本発明の第１実施例による
半導体装置の製造工程を示す図（その３）である。
半導体装置の製造工程を示す図（その３）である。
【図８】（Ａ）〜（Ｃ）は、本発明の第２実施例による
半導体装置の製造工程を示す図（その１）である。
半導体装置の製造工程を示す図（その１）である。
【図９】（Ｄ）〜（Ｆ）は、本発明の第２実施例による
半導体装置の製造工程を示す図（その２）である。
半導体装置の製造工程を示す図（その２）である。
【図１０】（Ｇ）〜（Ｈ）は、本発明の第２実施例によ
る半導体装置の製造工程を示す図（その３）である。
る半導体装置の製造工程を示す図（その３）である。
１１，３１ 基板 １２，３３ 配線パターン １３，１５，１７，３６，３８，４０ ＳｉＮエッチン
グストッパ １４，１６ 層間絶縁膜 １６Ａ，３９Ａ 配線溝 １８，４１ コンタクトホール １９，４３ レジスト膜 １９Ａ，４３Ａ レジスト開口部 ２０ Ｃｕ層 ２０Ａ，４４Ｂ Ｃｕ配線パターン ３１ａ，３１ｂ 拡散領域 ３２ フィールド酸化膜 ４２ レジスト膜 ４２’ 樹脂膜 ４２Ａ レジストプラグ ４２Ａ’ 樹脂プラグ ４４Ａ Ｃｕシード層
グストッパ １４，１６ 層間絶縁膜 １６Ａ，３９Ａ 配線溝 １８，４１ コンタクトホール １９，４３ レジスト膜 １９Ａ，４３Ａ レジスト開口部 ２０ Ｃｕ層 ２０Ａ，４４Ｂ Ｃｕ配線パターン ３１ａ，３１ｂ 拡散領域 ３２ フィールド酸化膜 ４２ レジスト膜 ４２’ 樹脂膜 ４２Ａ レジストプラグ ４２Ａ’ 樹脂プラグ ４４Ａ Ｃｕシード層
───────────────────────────────────────────────────── フロントページの続き (72)発明者 畠中 公栄 神奈川県川崎市中原区上小田中４丁目１番 １号 富士通株式会社内 (72)発明者 駒田 大輔 愛知県春日井市高蔵寺町二丁目1844番２ 富士通ヴィエルエスアイ株式会社内 (72)発明者 若杉 幸宏 愛知県春日井市高蔵寺町二丁目1844番２ 富士通ヴィエルエスアイ株式会社内 (72)発明者 羽入 勇 神奈川県川崎市中原区上小田中４丁目１番 １号 富士通株式会社内 Ｆターム(参考） 5F033 HH11 JJ11 KK04 KK19 MM02 MM12 PP15 PP27 QQ04 QQ09 QQ10 QQ11 QQ21 QQ25 QQ37 QQ48 QQ74 RR06 RR11 SS22 TT02 XX01 XX08
Claims (12)
- 【請求項１】 層間絶縁膜中に開口部を形成する工程
と、 前記層間絶縁膜上に、前記開口部を埋めるように樹脂層
を形成する工程と、 前記層間絶縁膜上から前記樹脂層を、溶媒中に溶解する
ことにより除去する工程と、 前記開口部中に残留した樹脂層を硬化させる工程と、 前記開口部中に前記硬化した樹脂層が残留した状態で、
前記開口部に重畳するように、配線溝をドライエッチン
グ工程により形成する工程とを含むことを特徴とする半
導体装置の製造方法。 - 【請求項２】 前記樹脂層は感光性樹脂層よりなり、さ
らに前記層間絶縁膜上から前記樹脂層を除去する工程
は、前記感光性樹脂層を、全面的に略一様に露光する工
程と、前記露光した感光性樹脂層を、前記溶媒として現
像液を使い、現像することにより除去する工程を含むこ
とを特徴とする請求項１記載の半導体装置の製造方法。 - 【請求項３】 前記露光工程は、前記感光性樹脂層を、
前記開口部を解像しない波長の光により露光する工程よ
りなることを特徴とする請求項２記載の半導体装置の製
造方法。 - 【請求項４】 前記感光性樹脂は、前記開口部を解像し
ない波長の光に感度を有することを特徴とする請求項３
記載の半導体装置の製造方法。 - 【請求項５】 前記露光工程は、前記感光性樹脂層を、
前記開口部の底まで露光しない所定のドーズ量以下のド
ーズ量で実行されることを特徴とする請求項２記載の半
導体装置の製造方法。 - 【請求項６】 前記硬化工程は、ベーキング工程を含む
ことを特徴とする請求項１〜５のうち、いずれか一項記
載の半導体装置の製造方法。 - 【請求項７】 層間絶縁膜中に開口部を形成する工程
と、 前記層間絶縁膜上に、前記開口部を埋めるように樹脂層
を形成する工程と、 前記層間絶縁膜上から前記樹脂層を、溶媒中に溶解する
ことにより除去する工程と、 前記開口部中に残留した樹脂層を硬化させる工程と、 前記開口部中に前記硬化した樹脂層が残留した状態で、
前記開口部に重畳するように、配線溝をドライエッチン
グ工程により形成する工程とを含むことを特徴とする多
層配線構造の形成方法。 - 【請求項８】 前記樹脂層は感光性樹脂層よりなり、さ
らに前記層間絶縁膜上から前記樹脂層を除去する工程
は、前記感光性樹脂層を、全面的に略一様に露光する工
程と、前記露光した感光性樹脂層を、前記溶媒として現
像液を使い、現像することにより除去する工程を含むこ
とを特徴とする請求項７記載の多層配線構造の形成方
法。 - 【請求項９】 前記露光工程は、前記感光性樹脂層を、
前記開口部を解像しない波長の光により露光する工程よ
りなることを特徴とする請求項８記載の多層配線構造の
形成方法。 - 【請求項１０】 前記感光性樹脂は、前記開口部を解像
しない波長の光に感度を有することを特徴とする請求項
９記載の多層配線構造の形成方法。 - 【請求項１１】 前記露光工程は、前記感光性樹脂層
を、前記開口部の底まで露光しない所定のドーズ量以下
のドーズ量で実行されることを特徴とする請求項８記載
の多層配線構造の形成方法。 - 【請求項１２】 前記硬化工程は、ベーキング工程を含
むことを特徴とする請求項７〜１１のうち、いずれか一
項記載の多層配線構造の形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP36293598A JP4082812B2 (ja) | 1998-12-21 | 1998-12-21 | 半導体装置の製造方法および多層配線構造の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP36293598A JP4082812B2 (ja) | 1998-12-21 | 1998-12-21 | 半導体装置の製造方法および多層配線構造の形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000188329A true JP2000188329A (ja) | 2000-07-04 |
| JP4082812B2 JP4082812B2 (ja) | 2008-04-30 |
Family
ID=18478105
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP36293598A Expired - Fee Related JP4082812B2 (ja) | 1998-12-21 | 1998-12-21 | 半導体装置の製造方法および多層配線構造の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4082812B2 (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003528442A (ja) * | 1999-06-30 | 2003-09-24 | インテル・コーポレーション | デュアル・ダマシン処理中に下層の配線層を保護する方法 |
| JP2004006878A (ja) * | 2002-05-31 | 2004-01-08 | Sharp Corp | デュアルダマシン半導体デバイス |
| KR100489313B1 (ko) * | 2000-12-20 | 2005-05-17 | 토쿄오오카코교 가부시기가이샤 | 듀얼다마신프로세스용 보호피막조성물 |
| US6967165B2 (en) | 2002-07-29 | 2005-11-22 | Matsushita Electric Industrial Co., Ltd. | Method for fabricating multilayer interconnect and method for checking the same |
| US7094688B2 (en) | 2002-10-31 | 2006-08-22 | Fujitsu Limited | Method for manufacturing semiconductor device |
| JP2007514291A (ja) * | 2003-09-19 | 2007-05-31 | ブルーワー サイエンス アイ エヌ シー． | ビア・ファースト・デュアルダマシン相互接続配線形成のための構造体充填方法 |
| KR101127034B1 (ko) * | 2005-07-07 | 2012-03-26 | 매그나칩 반도체 유한회사 | 반도체 소자의 듀얼 다마신 패턴 형성방법 |
-
1998
- 1998-12-21 JP JP36293598A patent/JP4082812B2/ja not_active Expired - Fee Related
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003528442A (ja) * | 1999-06-30 | 2003-09-24 | インテル・コーポレーション | デュアル・ダマシン処理中に下層の配線層を保護する方法 |
| JP4675534B2 (ja) * | 1999-06-30 | 2011-04-27 | インテル・コーポレーション | デュアル・ダマシン処理中に下層の配線層を保護する方法 |
| KR100489313B1 (ko) * | 2000-12-20 | 2005-05-17 | 토쿄오오카코교 가부시기가이샤 | 듀얼다마신프로세스용 보호피막조성물 |
| JP2004006878A (ja) * | 2002-05-31 | 2004-01-08 | Sharp Corp | デュアルダマシン半導体デバイス |
| US6852619B2 (en) | 2002-05-31 | 2005-02-08 | Sharp Kabushiki Kaisha | Dual damascene semiconductor devices |
| US6967165B2 (en) | 2002-07-29 | 2005-11-22 | Matsushita Electric Industrial Co., Ltd. | Method for fabricating multilayer interconnect and method for checking the same |
| US7094688B2 (en) | 2002-10-31 | 2006-08-22 | Fujitsu Limited | Method for manufacturing semiconductor device |
| JP2007514291A (ja) * | 2003-09-19 | 2007-05-31 | ブルーワー サイエンス アイ エヌ シー． | ビア・ファースト・デュアルダマシン相互接続配線形成のための構造体充填方法 |
| KR101127034B1 (ko) * | 2005-07-07 | 2012-03-26 | 매그나칩 반도체 유한회사 | 반도체 소자의 듀얼 다마신 패턴 형성방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4082812B2 (ja) | 2008-04-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5023203A (en) | Method of patterning fine line width semiconductor topology using a spacer | |
| USRE41697E1 (en) | Method of forming planarized coatings on contact hole patterns of various duty ratios | |
| US7256136B2 (en) | Self-patterning of photo-active dielectric materials for interconnect isolation | |
| US5882999A (en) | Process for metallization of an insulation layer | |
| KR100277150B1 (ko) | 반도체 장치 제조 방법 | |
| US4997746A (en) | Method of forming conductive lines and studs | |
| US20080020327A1 (en) | Method of formation of a damascene structure | |
| KR100434133B1 (ko) | 중간층리쏘그래피 | |
| JP4078875B2 (ja) | 有機膜パターンの形成方法及び固体撮像素子の製造方法 | |
| JP4082812B2 (ja) | 半導体装置の製造方法および多層配線構造の形成方法 | |
| US5922516A (en) | Bi-layer silylation process | |
| US20070004193A1 (en) | Method for reworking low-k dual damascene photo resist | |
| US6861376B1 (en) | Photoresist scum free process for via first dual damascene process | |
| US5609994A (en) | Method for patterning photoresist film having a stepwise thermal treatment | |
| US20080001295A1 (en) | Method for reducing defects after a metal etching in semiconductor devices | |
| US20040180295A1 (en) | Method for fabricating a dual damascene structure using a single photoresist layer | |
| KR100460064B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR100596609B1 (ko) | 레지스트 매립 방법 및 반도체 장치의 제조 방법 | |
| JP2000058647A (ja) | 半導体装置の製造方法 | |
| KR20070034294A (ko) | 듀얼 다마신 공정을 이용한 비아홀 형성방법 | |
| KR20010004343A (ko) | 실리레이션된 이중 감광막을 이용한 패턴 형성 방법 | |
| JP2004040019A (ja) | 金属配線の形成方法 | |
| JP2008135649A (ja) | 半導体装置の製造方法 | |
| KR20060113276A (ko) | 듀얼 다마신 공정을 이용한 비아홀 형성방법 | |
| KR100192369B1 (ko) | 반도체소자 평탄화 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040305 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050401 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050830 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070731 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20070731 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070926 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071023 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071219 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080129 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080212 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110222 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110222 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110222 Year of fee payment: 3 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110222 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120222 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130222 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140222 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |