JP3497725B2 - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JP3497725B2 JP3497725B2 JP07593798A JP7593798A JP3497725B2 JP 3497725 B2 JP3497725 B2 JP 3497725B2 JP 07593798 A JP07593798 A JP 07593798A JP 7593798 A JP7593798 A JP 7593798A JP 3497725 B2 JP3497725 B2 JP 3497725B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- interlayer insulating
- semiconductor device
- film
- photosensitive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Mechanical Treatment Of Semiconductor (AREA)
- Formation Of Insulating Films (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は一般に半導体装置に
関し、特に多層配線構造を有する半導体装置およびその
製造方法に関する。従来より、半導体装置を微細化する
ことにより、スケーリング則に沿った動作速度の高速化
が図られている。一方、最近の半導体集積回路装置で
は、個々の半導体装置間を配線するのに一般に多層配線
構造が使用されるが、かかる多層配線構造では、半導体
装置が非常に微細化された場合、多層配線構造中の配線
パターンが近接しすぎ、配線パターン間の寄生容量によ
る配線遅延の問題が生じる。
関し、特に多層配線構造を有する半導体装置およびその
製造方法に関する。従来より、半導体装置を微細化する
ことにより、スケーリング則に沿った動作速度の高速化
が図られている。一方、最近の半導体集積回路装置で
は、個々の半導体装置間を配線するのに一般に多層配線
構造が使用されるが、かかる多層配線構造では、半導体
装置が非常に微細化された場合、多層配線構造中の配線
パターンが近接しすぎ、配線パターン間の寄生容量によ
る配線遅延の問題が生じる。
【０００２】そこで、従来より、前記多層配線構造中に
おける配線遅延の問題を解決すべく、多層配線構造中で
層間絶縁膜を構成する絶縁膜に、従来より使われている
ＳｉＯ2 系の絶縁膜の代わりに炭化水素系あるいはフル
オロカーボン系の有機絶縁膜を使い、また配線パターン
に、従来より使われているＡｌの代わりにＣｕを使うこ
とが研究されている。かかる有機絶縁膜は誘電率が２．
３〜２．５であるが、この値は従来のＳｉＯ2 層間絶縁
膜より４０〜５０％も低い。また、配線パターンにＣｕ
を使う場合、従来より使われていたドライエッチング工
程によるパターニングが非常に困難であるため、Ｃｕ配
線パターンは、層間絶縁膜中に形成した配線溝を埋める
ようにＣｕ層をスパッタリングあるいは電解めっきによ
り形成し、化学機械研磨により、前記Ｃｕ層を、前記配
線溝を埋める配線パターンを残して層間絶縁膜上から研
磨・除去するダマシン法により形成する必要がある。
おける配線遅延の問題を解決すべく、多層配線構造中で
層間絶縁膜を構成する絶縁膜に、従来より使われている
ＳｉＯ2 系の絶縁膜の代わりに炭化水素系あるいはフル
オロカーボン系の有機絶縁膜を使い、また配線パターン
に、従来より使われているＡｌの代わりにＣｕを使うこ
とが研究されている。かかる有機絶縁膜は誘電率が２．
３〜２．５であるが、この値は従来のＳｉＯ2 層間絶縁
膜より４０〜５０％も低い。また、配線パターンにＣｕ
を使う場合、従来より使われていたドライエッチング工
程によるパターニングが非常に困難であるため、Ｃｕ配
線パターンは、層間絶縁膜中に形成した配線溝を埋める
ようにＣｕ層をスパッタリングあるいは電解めっきによ
り形成し、化学機械研磨により、前記Ｃｕ層を、前記配
線溝を埋める配線パターンを残して層間絶縁膜上から研
磨・除去するダマシン法により形成する必要がある。
【０００３】
【従来の技術】図１（Ａ），（Ｂ）は、従来の有機絶縁
膜を層間絶縁膜に使った多層配線構造を有する半導体装
置の製造工程を示す図である。図１（Ａ）を参照する
に、半導体装置を構成する拡散領域等（図示せず）が形
成されている基板１１上には、炭化水素系あるいはフル
オロカーボン系の有機絶縁材料がスピンコーティングに
より形成され、さらにそれをパターニングすることによ
り、前記基板１１上に、配線パターンを収容する溝を含
む層間絶縁膜１２を形成する。さらに、前記層間絶縁膜
１２上にＴｉＮ膜をスパッタリングにより略一様な厚さ
に形成し、さらに前記ＴｉＮ膜上にスパッタリングを行
うことにより、前記層間絶縁膜１２上にＣｕ層１４（図
２（Ａ）参照）を、前記層間絶縁膜１２中の溝を埋める
ように形成する。さらに、前記Ｃｕ層１４を化学機械研
磨（ＣＭＰ）法により研磨することにより、前記層間絶
縁膜１２上に残留するＣｕ層が除去され、前記層間絶縁
膜１２中の溝がＣｕパターン１４Ａにより埋められた、
いわゆるダマシン構造を有する多層配線構造が、前記基
板１１上に得られる（図２（Ｂ））。ただし、前記有機
層間絶縁膜１２上には研磨ストッパ膜１２Ａが形成され
ている。また、前記溝には、Ｃｕパターン１４Ａと層間
絶縁膜１２との間に、ＴｉＮ等よりなる高融点金属化合
物膜１４ＢがＣｕの熱拡散防止のため、形成されている
（図２（Ｃ））。
膜を層間絶縁膜に使った多層配線構造を有する半導体装
置の製造工程を示す図である。図１（Ａ）を参照する
に、半導体装置を構成する拡散領域等（図示せず）が形
成されている基板１１上には、炭化水素系あるいはフル
オロカーボン系の有機絶縁材料がスピンコーティングに
より形成され、さらにそれをパターニングすることによ
り、前記基板１１上に、配線パターンを収容する溝を含
む層間絶縁膜１２を形成する。さらに、前記層間絶縁膜
１２上にＴｉＮ膜をスパッタリングにより略一様な厚さ
に形成し、さらに前記ＴｉＮ膜上にスパッタリングを行
うことにより、前記層間絶縁膜１２上にＣｕ層１４（図
２（Ａ）参照）を、前記層間絶縁膜１２中の溝を埋める
ように形成する。さらに、前記Ｃｕ層１４を化学機械研
磨（ＣＭＰ）法により研磨することにより、前記層間絶
縁膜１２上に残留するＣｕ層が除去され、前記層間絶縁
膜１２中の溝がＣｕパターン１４Ａにより埋められた、
いわゆるダマシン構造を有する多層配線構造が、前記基
板１１上に得られる（図２（Ｂ））。ただし、前記有機
層間絶縁膜１２上には研磨ストッパ膜１２Ａが形成され
ている。また、前記溝には、Ｃｕパターン１４Ａと層間
絶縁膜１２との間に、ＴｉＮ等よりなる高融点金属化合
物膜１４ＢがＣｕの熱拡散防止のため、形成されている
（図２（Ｃ））。
【０００４】さらに、前記Ｃｕパターン１４Ａを覆うよ
うに、前記有機層間絶縁膜１２、より正確には前記研磨
ストッパ膜１２Ａ上にＳｉＯ2 等よりなる第２の層間絶
縁膜１５が形成され、さらに前記第２の層間絶縁膜上に
は、前記Ｃｕパターン１４Ａに接続するコンタクトホー
ルに対応した開口部１６Ａを形成されたレジスト膜１６
が形成される（図１（Ａ））。さらに、前記レジスト膜
１６をマスクに前記第２の層間絶縁膜１５をエッチング
することにより、前記層間絶縁膜１５中に、前記Ｃｕパ
ターン１４Ａを露出するコンタクトホール１５Ａが、前
記マスク開口部１６Ａに対応して形成される（図１
（Ｂ））。
うに、前記有機層間絶縁膜１２、より正確には前記研磨
ストッパ膜１２Ａ上にＳｉＯ2 等よりなる第２の層間絶
縁膜１５が形成され、さらに前記第２の層間絶縁膜上に
は、前記Ｃｕパターン１４Ａに接続するコンタクトホー
ルに対応した開口部１６Ａを形成されたレジスト膜１６
が形成される（図１（Ａ））。さらに、前記レジスト膜
１６をマスクに前記第２の層間絶縁膜１５をエッチング
することにより、前記層間絶縁膜１５中に、前記Ｃｕパ
ターン１４Ａを露出するコンタクトホール１５Ａが、前
記マスク開口部１６Ａに対応して形成される（図１
（Ｂ））。
【０００５】
【発明が解決しようとする課題】しかし、このような有
機層間絶縁膜１２を使う高速半導体集積回路装置では、
動作速度を向上させるため微細化が非常に進んでおり、
これに伴い、集積回路中の半導体素子要素間の配線パタ
ーンを形成する前記Ｃｕパターン１４Ａも、パターンの
繰り返しピッチが非常に小さくなる。このため特に、
０．１８μｍ以下の設計ルールの半導体装置では、レジ
ストパターン１６のわずかな位置ずれがあっても、図１
（Ｃ）に示すようにコンタクトホール１５Ａと対応する
Ｃｕパターン１４Ａとの接続が不良になってしまう。ま
た、レジストパターン１６を使って前記有機層間絶縁膜
１２をドライエッチングする際に、図１（Ｂ）あるいは
（Ｃ）に示すように、形成されるコンタクトホールある
いは配線溝の大きさが、特にコンタクトホール底部にお
いて広がってしまい、望ましくない短絡等の配線不良を
引き起こすおそれがある。かかるコンタクトホールある
いは配線溝の寸法が広がってしまう問題は、前記レジス
トパターン１６の露光時の、位置ずれに対する許容マー
ジンをさらに厳しくする。
機層間絶縁膜１２を使う高速半導体集積回路装置では、
動作速度を向上させるため微細化が非常に進んでおり、
これに伴い、集積回路中の半導体素子要素間の配線パタ
ーンを形成する前記Ｃｕパターン１４Ａも、パターンの
繰り返しピッチが非常に小さくなる。このため特に、
０．１８μｍ以下の設計ルールの半導体装置では、レジ
ストパターン１６のわずかな位置ずれがあっても、図１
（Ｃ）に示すようにコンタクトホール１５Ａと対応する
Ｃｕパターン１４Ａとの接続が不良になってしまう。ま
た、レジストパターン１６を使って前記有機層間絶縁膜
１２をドライエッチングする際に、図１（Ｂ）あるいは
（Ｃ）に示すように、形成されるコンタクトホールある
いは配線溝の大きさが、特にコンタクトホール底部にお
いて広がってしまい、望ましくない短絡等の配線不良を
引き起こすおそれがある。かかるコンタクトホールある
いは配線溝の寸法が広がってしまう問題は、前記レジス
トパターン１６の露光時の、位置ずれに対する許容マー
ジンをさらに厳しくする。
【０００６】さらに、図２（Ａ）に示すように、前記Ｃ
ｕ層１４を化学機械研磨する際に、前記有機層間絶縁膜
１２上の研磨ストッパ膜１２Ａを省略すると、図２
（Ｂ）に示すように、前記有機層間絶縁膜１２は化学機
械研磨に対して耐性が不十分なため、Ｃｕパターン１４
Ａまでも研磨されてしまい、形成されるＣｕパターン１
４Ａの寸法が所望の設計値からずれてしまう。
ｕ層１４を化学機械研磨する際に、前記有機層間絶縁膜
１２上の研磨ストッパ膜１２Ａを省略すると、図２
（Ｂ）に示すように、前記有機層間絶縁膜１２は化学機
械研磨に対して耐性が不十分なため、Ｃｕパターン１４
Ａまでも研磨されてしまい、形成されるＣｕパターン１
４Ａの寸法が所望の設計値からずれてしまう。
【０００７】これに対し、図２（Ｃ）、あるいは図１
（Ａ）に示すように、従来はかかる有機層間絶縁膜１２
を使う場合、前記層間絶縁膜１２上に前記Ｃｕ層の化学
機械研磨に対して耐性を有する、典型的にはＳｉＯ2 、
ＳｉＮあるいはＳｉＯＮよりなる研磨ストッパ膜１２Ａ
を設けているが、ＳｉＯ2 膜は誘電率が前記有機層間絶
縁膜１２よりも大きく、このため電気力線の集中を招
き、その結果、図２（Ｃ）の多層配線構造では、低誘電
率の有機層間絶縁膜１２を使っているにもかかわらず、
配線間寄生容量が実質的に減少しない問題が生じてい
た。
（Ａ）に示すように、従来はかかる有機層間絶縁膜１２
を使う場合、前記層間絶縁膜１２上に前記Ｃｕ層の化学
機械研磨に対して耐性を有する、典型的にはＳｉＯ2 、
ＳｉＮあるいはＳｉＯＮよりなる研磨ストッパ膜１２Ａ
を設けているが、ＳｉＯ2 膜は誘電率が前記有機層間絶
縁膜１２よりも大きく、このため電気力線の集中を招
き、その結果、図２（Ｃ）の多層配線構造では、低誘電
率の有機層間絶縁膜１２を使っているにもかかわらず、
配線間寄生容量が実質的に減少しない問題が生じてい
た。
【０００８】そこで、本発明は上記の課題を解決した、
新規で有用な半導体装置およびその製造方法を提供する
ことを概括的課題とする。本発明のより具体的な課題
は、低誘電率有機層間絶縁膜を使った多層配線構造を有
する半導体装置の製造において、前記有機層間絶縁膜中
に直接にリソグラフィーにより配線溝を形成できる技術
を提供することにある。
新規で有用な半導体装置およびその製造方法を提供する
ことを概括的課題とする。本発明のより具体的な課題
は、低誘電率有機層間絶縁膜を使った多層配線構造を有
する半導体装置の製造において、前記有機層間絶縁膜中
に直接にリソグラフィーにより配線溝を形成できる技術
を提供することにある。
【０００９】本発明の他の課題は、低誘電率有機層間絶
縁膜を使った多層配線構造を有する半導体装置の製造に
おいて、ダマシン法により前記有機層間絶縁膜中に配線
パターンを形成する際に、従来は前記有機層間絶縁膜上
に必要であった高誘電率の研磨ストッパ膜を省略できる
技術を提供することにある。
縁膜を使った多層配線構造を有する半導体装置の製造に
おいて、ダマシン法により前記有機層間絶縁膜中に配線
パターンを形成する際に、従来は前記有機層間絶縁膜上
に必要であった高誘電率の研磨ストッパ膜を省略できる
技術を提供することにある。
【００１０】
【課題を解決するための手段】本発明は、上記の課題
を、請求項１に記載したように、基板と、前記基板上に
形成された層間絶縁膜と、前記層間絶縁膜中に形成され
た配線溝と、前記配線溝を埋める導体パターンとを有
し、前記層間絶縁膜は、硬化した感光性Ｓｉ含有レジス
トよりなり、前記導体パターンは、前記層間絶縁膜を研
磨ストッパとして用いた化学機械研磨により形成されて
いることを特徴とする半導体装置により、または請求項
２に記載したように、前記感光性Ｓｉ含有レジストは、
Ｓｉ−Ｏ結合を含むことを特徴とする請求項１記載の半
導体装置により、または請求項３に記載したように、前
記感光性Ｓｉ含有レジストは、Ｓｉ−Ｏ結合に、官能基
と、Ｃ，Ｈ，ＯＨおよびベンゼン環よりなる群から選択
される元素とが結合したシロキサンポリマーよりなるこ
とを特徴とする請求項１または２記載の半導体装置によ
り、または請求項４に記載したように、前記感光性Ｓｉ
含有レジストは、Ｓｉに、官能基とベンゼン環とが結合
したポリシランポリマーよりなることを特徴とする請求
項１記載の半導体装置により、または請求項５に記載し
たように、前記層間絶縁膜上に、前記層間絶縁膜に接す
るように、感光性Ｓｉ含有レジストよりなる別の層間絶
縁膜を形成したことを特徴とする請求項１〜４のうち、
いずれか一項記載の半導体装置により、または請求項６
に記載したように、前記別の層間絶縁膜中には、前記導
体パターンにコンタクトするようにコンタクトホールが
形成され、前記コンタクトホールは導体プラグで充填さ
れていることを特徴とする請求項５記載の半導体装置に
より、または請求項７に記載したように、前記導体パタ
ーンはＣｕよりなることを特徴とする請求項１〜６のう
ち、いずれか一項記載の半導体装置により、または請求
項８に記載したように、多層配線構造を有する半導体装
置の製造方法において、基板上に、感光性Ｓｉ含有レジ
スト膜を形成する工程と、前記感光性Ｓｉ含有レジスト
膜を露光・現像して、凹部を有する層間絶縁膜を形成す
る工程と、前記層間絶縁膜上に導体層を、前記凹部を埋
めるように堆積する工程と、前記導体層を、化学機械研
磨により、前記層間絶縁膜上から除去する工程とを含
み、前記化学機械研磨工程は、前記層間絶縁膜を研磨ス
トッパとして使って実行されることを特徴とする半導体
装置の製造方法により、または請求項９に記載したよう
に、前記感光性Ｓｉ含有レジスト膜は、Ｓｉ−Ｏ結合を
含むことを特徴とする請求項８記載の半導体装置の製造
方法により、または請求項１０に記載したように、前記
感光性Ｓｉ含有レジスト膜は、Ｓｉ−Ｏ結合に、官能基
と、Ｃ，Ｈ，ＯＨおよびベンゼン環よりなる群から選択
される元素とが結合したシロキサンポリマーよりなるこ
とを特徴とする請求項８または９記載の半導体装置の製
造方法により、または請求項１１に記載したように、前
記感光性Ｓｉ含有レジスト膜は、Ｓｉに、官能基とベン
ゼン環とが結合したポリシランポリマーよりなることを
特徴とする請求項８記載の半導体装置の製造方法によ
り、または請求項１２に記載したように、前記導体パタ
ーンはＣｕよりなることを特徴とする請求項８〜１１の
うち、いずれか一項記載の半導体装置の製造方法によ
り、または請求項１３に記載したように、さらに、前記
硬化した感光性Ｓｉ含有レジスト膜を、加熱処理する工
程を含むことを特徴とする請求項８〜１２のうち、いず
れか一項記載の半導体装置の製造方法により、解決す
る。
を、請求項１に記載したように、基板と、前記基板上に
形成された層間絶縁膜と、前記層間絶縁膜中に形成され
た配線溝と、前記配線溝を埋める導体パターンとを有
し、前記層間絶縁膜は、硬化した感光性Ｓｉ含有レジス
トよりなり、前記導体パターンは、前記層間絶縁膜を研
磨ストッパとして用いた化学機械研磨により形成されて
いることを特徴とする半導体装置により、または請求項
２に記載したように、前記感光性Ｓｉ含有レジストは、
Ｓｉ−Ｏ結合を含むことを特徴とする請求項１記載の半
導体装置により、または請求項３に記載したように、前
記感光性Ｓｉ含有レジストは、Ｓｉ−Ｏ結合に、官能基
と、Ｃ，Ｈ，ＯＨおよびベンゼン環よりなる群から選択
される元素とが結合したシロキサンポリマーよりなるこ
とを特徴とする請求項１または２記載の半導体装置によ
り、または請求項４に記載したように、前記感光性Ｓｉ
含有レジストは、Ｓｉに、官能基とベンゼン環とが結合
したポリシランポリマーよりなることを特徴とする請求
項１記載の半導体装置により、または請求項５に記載し
たように、前記層間絶縁膜上に、前記層間絶縁膜に接す
るように、感光性Ｓｉ含有レジストよりなる別の層間絶
縁膜を形成したことを特徴とする請求項１〜４のうち、
いずれか一項記載の半導体装置により、または請求項６
に記載したように、前記別の層間絶縁膜中には、前記導
体パターンにコンタクトするようにコンタクトホールが
形成され、前記コンタクトホールは導体プラグで充填さ
れていることを特徴とする請求項５記載の半導体装置に
より、または請求項７に記載したように、前記導体パタ
ーンはＣｕよりなることを特徴とする請求項１〜６のう
ち、いずれか一項記載の半導体装置により、または請求
項８に記載したように、多層配線構造を有する半導体装
置の製造方法において、基板上に、感光性Ｓｉ含有レジ
スト膜を形成する工程と、前記感光性Ｓｉ含有レジスト
膜を露光・現像して、凹部を有する層間絶縁膜を形成す
る工程と、前記層間絶縁膜上に導体層を、前記凹部を埋
めるように堆積する工程と、前記導体層を、化学機械研
磨により、前記層間絶縁膜上から除去する工程とを含
み、前記化学機械研磨工程は、前記層間絶縁膜を研磨ス
トッパとして使って実行されることを特徴とする半導体
装置の製造方法により、または請求項９に記載したよう
に、前記感光性Ｓｉ含有レジスト膜は、Ｓｉ−Ｏ結合を
含むことを特徴とする請求項８記載の半導体装置の製造
方法により、または請求項１０に記載したように、前記
感光性Ｓｉ含有レジスト膜は、Ｓｉ−Ｏ結合に、官能基
と、Ｃ，Ｈ，ＯＨおよびベンゼン環よりなる群から選択
される元素とが結合したシロキサンポリマーよりなるこ
とを特徴とする請求項８または９記載の半導体装置の製
造方法により、または請求項１１に記載したように、前
記感光性Ｓｉ含有レジスト膜は、Ｓｉに、官能基とベン
ゼン環とが結合したポリシランポリマーよりなることを
特徴とする請求項８記載の半導体装置の製造方法によ
り、または請求項１２に記載したように、前記導体パタ
ーンはＣｕよりなることを特徴とする請求項８〜１１の
うち、いずれか一項記載の半導体装置の製造方法によ
り、または請求項１３に記載したように、さらに、前記
硬化した感光性Ｓｉ含有レジスト膜を、加熱処理する工
程を含むことを特徴とする請求項８〜１２のうち、いず
れか一項記載の半導体装置の製造方法により、解決す
る。
【００１１】一方、本発明の発明者は、かかるＳｉを含
有する感光性レジストについて誘電率を測定したとこ
ろ、通常のプラズマＣＶＤ−ＳｉＯ2 が４．０〜４．５
程度の値を有するのに対し、３．０あるいはそれ以下の
非常に低い値を有することを見出した。また、本発明の
発明者は、かかるＳｉを含有する感光性レジストを硬化
させて得られた絶縁膜に対して、様々な導体膜を研磨す
る研磨条件で化学機械研磨を行い、研磨耐性を調べた。
その結果、Ａｌ2 Ｏ3 スラリを使ったＣｕの化学機械研
磨に最適な条件でＳｉを含有する感光性レジストを化学
機械研磨した場合、研磨速度が約２ｎｍ／ｍｉｎ程度に
しかならないことを発見した。ただし、この実験では、
前記特開平４−１８１２５４号公報記載のレジストを使
った。
有する感光性レジストについて誘電率を測定したとこ
ろ、通常のプラズマＣＶＤ−ＳｉＯ2 が４．０〜４．５
程度の値を有するのに対し、３．０あるいはそれ以下の
非常に低い値を有することを見出した。また、本発明の
発明者は、かかるＳｉを含有する感光性レジストを硬化
させて得られた絶縁膜に対して、様々な導体膜を研磨す
る研磨条件で化学機械研磨を行い、研磨耐性を調べた。
その結果、Ａｌ2 Ｏ3 スラリを使ったＣｕの化学機械研
磨に最適な条件でＳｉを含有する感光性レジストを化学
機械研磨した場合、研磨速度が約２ｎｍ／ｍｉｎ程度に
しかならないことを発見した。ただし、この実験では、
前記特開平４−１８１２５４号公報記載のレジストを使
った。
【００１２】これに対し、プラズマＣＶＤ法により堆積
したＳｉＯ2 膜を同じＣｕの化学機械研磨に最適な研磨
条件で研磨した場合、約１２ｎｍ／ｍｉｎの、すなわち
５倍以上の研磨速度が観察された。同様に、プラズマＣ
ＶＤ法により堆積したＳｉＮ膜の場合、同じ研磨条件で
の研磨速度は、前記ＳｉＯ2 膜よりもさらに大きい約３
５ｎｍ／ｍｉｎであった。また、同様な傾向は、化学機
械研磨の研磨条件をＡｌの研磨に最適な条件に設定した
場合にも、またＷの研磨に最適な条件に設定した場合に
も見られる。
したＳｉＯ2 膜を同じＣｕの化学機械研磨に最適な研磨
条件で研磨した場合、約１２ｎｍ／ｍｉｎの、すなわち
５倍以上の研磨速度が観察された。同様に、プラズマＣ
ＶＤ法により堆積したＳｉＮ膜の場合、同じ研磨条件で
の研磨速度は、前記ＳｉＯ2 膜よりもさらに大きい約３
５ｎｍ／ｍｉｎであった。また、同様な傾向は、化学機
械研磨の研磨条件をＡｌの研磨に最適な条件に設定した
場合にも、またＷの研磨に最適な条件に設定した場合に
も見られる。
【００１３】これは、Ｓｉを含有する感光性レジストが
分子構造中にＳｉ−Ｏ結合を含み、化学的および機械的
に安定なためであると考えられる。例えばＳｉ−Ｏ結合
に官能基と、Ｃ，Ｈ，ＯＨおよびベンゼン環よりなる群
から選択される元素とが結合したシロキサンポリマー、
あるいはＳｉに官能基とベンゼン環が結合したポリシラ
ンポリマーをレジストに使った場合、前記レジストを硬
化させることにより、誘電率が低く、また金属膜の化学
機械研磨に対して優れた研磨耐性を有する有機絶縁膜が
得られると考えられる。
分子構造中にＳｉ−Ｏ結合を含み、化学的および機械的
に安定なためであると考えられる。例えばＳｉ−Ｏ結合
に官能基と、Ｃ，Ｈ，ＯＨおよびベンゼン環よりなる群
から選択される元素とが結合したシロキサンポリマー、
あるいはＳｉに官能基とベンゼン環が結合したポリシラ
ンポリマーをレジストに使った場合、前記レジストを硬
化させることにより、誘電率が低く、また金属膜の化学
機械研磨に対して優れた研磨耐性を有する有機絶縁膜が
得られると考えられる。
【００１４】
【発明の実施の形態】［第１実施例］図３（Ａ）〜
（Ｆ）および図４（Ｇ）〜（Ｊ）は、本発明の第１実施
例による、半導体装置の製造方法を示す。図３（Ａ）を
参照するに、ＦＥＴ等の活性半導体素子（図示せず）が
形成されたＳｉ基板２１上には、プラズマＣＶＤ法によ
り、ＳｉＯ2 膜２２が約３００ｎｍの厚さに堆積され、
さらに前記プラズマＣＶＤ−ＳｉＯ2 膜２２上にＳｉＮ
膜２３が、同じくプラズマＣＶＤ法により、約５０ｎｍ
の厚さに形成される。
（Ｆ）および図４（Ｇ）〜（Ｊ）は、本発明の第１実施
例による、半導体装置の製造方法を示す。図３（Ａ）を
参照するに、ＦＥＴ等の活性半導体素子（図示せず）が
形成されたＳｉ基板２１上には、プラズマＣＶＤ法によ
り、ＳｉＯ2 膜２２が約３００ｎｍの厚さに堆積され、
さらに前記プラズマＣＶＤ−ＳｉＯ2 膜２２上にＳｉＮ
膜２３が、同じくプラズマＣＶＤ法により、約５０ｎｍ
の厚さに形成される。
【００１５】次に、図３（Ｂ）の工程において、前記プ
ラズマＣＶＤ−ＳｉＮ膜２３上に、Ｓｉを含有するレジ
スト膜２４が、スピンコーティングにより、典型的には
４００ｎｍの厚さに形成され、さらにこれを露光・現像
することにより、下層配線パターンに対応した配線溝２
４Ａが、前記レジスト膜２４中に形成される。また、前
記露光および現像工程により、前記レジスト膜２４は硬
化し、低誘電率の有機層間絶縁膜を形成する。前記レジ
スト膜としては、先に説明した特開平４−１８１２５４
号公報に記載のものを使うことができる。
ラズマＣＶＤ−ＳｉＮ膜２３上に、Ｓｉを含有するレジ
スト膜２４が、スピンコーティングにより、典型的には
４００ｎｍの厚さに形成され、さらにこれを露光・現像
することにより、下層配線パターンに対応した配線溝２
４Ａが、前記レジスト膜２４中に形成される。また、前
記露光および現像工程により、前記レジスト膜２４は硬
化し、低誘電率の有機層間絶縁膜を形成する。前記レジ
スト膜としては、先に説明した特開平４−１８１２５４
号公報に記載のものを使うことができる。
【００１６】次に、図３（Ｃ）の工程において前記図３
（Ｂ）の構造上に、ＴｉＮ等の高融点金属化合物膜２５
が、典型的には５０ｎｍの厚さにスパッタリングにより
形成され、さらに前記高融点金属膜２５上にはＣｕ層２
６がスパッタリングにより、約８００ｎｍの厚さに形成
される。さらに、図３（Ｄ）の工程において、図３
（Ｃ）の構造を、Ｈ2 雰囲気中、３５０°Ｃで約５分間
熱処理し、Ｃｕ層２６をリフローさせる。かかるリフロ
ーの結果、前記Ｃｕ層２６は前記溝２４Ａを完全に充填
する。
（Ｂ）の構造上に、ＴｉＮ等の高融点金属化合物膜２５
が、典型的には５０ｎｍの厚さにスパッタリングにより
形成され、さらに前記高融点金属膜２５上にはＣｕ層２
６がスパッタリングにより、約８００ｎｍの厚さに形成
される。さらに、図３（Ｄ）の工程において、図３
（Ｃ）の構造を、Ｈ2 雰囲気中、３５０°Ｃで約５分間
熱処理し、Ｃｕ層２６をリフローさせる。かかるリフロ
ーの結果、前記Ｃｕ層２６は前記溝２４Ａを完全に充填
する。
【００１７】さらに、図３（Ｅ）の工程で、図３（Ｄ）
の構造に対して、Ａｌ2 Ｏ3 をスラリとする化学機械研
磨を行い、前記層間絶縁膜２４上のＣｕ層２６およびＴ
ｉＮ膜２５を研磨・除去する。その際、先に説明したよ
うに、前記層間絶縁膜２４はＳｉを含有するレジストを
硬化させて形成したものであるため、分子構造中にＳｉ
−Ｏ結合を含み、化学機械研磨に対して効果的な研磨ス
トッパとして作用するものと考えられる。すなわち、図
３（Ｅ）の化学機械研磨工程は、前記層間絶縁膜２４の
表面が露出した時点で自動的に停止する。
の構造に対して、Ａｌ2 Ｏ3 をスラリとする化学機械研
磨を行い、前記層間絶縁膜２４上のＣｕ層２６およびＴ
ｉＮ膜２５を研磨・除去する。その際、先に説明したよ
うに、前記層間絶縁膜２４はＳｉを含有するレジストを
硬化させて形成したものであるため、分子構造中にＳｉ
−Ｏ結合を含み、化学機械研磨に対して効果的な研磨ス
トッパとして作用するものと考えられる。すなわち、図
３（Ｅ）の化学機械研磨工程は、前記層間絶縁膜２４の
表面が露出した時点で自動的に停止する。
【００１８】次に、図３（Ｆ）の工程で、図３（Ｅ）の
構造上に、第２のＳｉ含有レジスト膜２７を、前記層間
絶縁膜２４の表面を覆うように約６００ｎｍの厚さにス
ピンコーティングにより形成し、さらに露光・現像する
ことにより、コンタクトホール２７Ａを形成する。かか
る露光および現像の結果、前記Ｓｉ含有レジスト膜２７
は、低誘電率の有機層間絶縁膜に変化する。さらに、図
３（Ｅ）の工程では、前記有機層間絶縁膜２７をＮ2 雰
囲気中、典型的には４００°Ｃで約１時間熱処理し、硬
化を完了させる。この熱処理工程では、前記層間絶縁膜
２４の硬化もさらに進行する。
構造上に、第２のＳｉ含有レジスト膜２７を、前記層間
絶縁膜２４の表面を覆うように約６００ｎｍの厚さにス
ピンコーティングにより形成し、さらに露光・現像する
ことにより、コンタクトホール２７Ａを形成する。かか
る露光および現像の結果、前記Ｓｉ含有レジスト膜２７
は、低誘電率の有機層間絶縁膜に変化する。さらに、図
３（Ｅ）の工程では、前記有機層間絶縁膜２７をＮ2 雰
囲気中、典型的には４００°Ｃで約１時間熱処理し、硬
化を完了させる。この熱処理工程では、前記層間絶縁膜
２４の硬化もさらに進行する。
【００１９】次に、図４（Ｇ）の工程において、図３
（Ｆ）の構造上にＴｉＮ等の高融点金属化合物膜２８を
約５０ｎｍの厚さにスパッタリングにより形成し、さら
にその上に、Ｃｕ層２９をスパッタリングにより、約１
０００ｎｍの厚さに形成する。さらに、図４（Ｈ）の工
程で、図４（Ｇ）の構造をＨ2 雰囲気中、典型的には３
５０°Ｃで約５分間熱処理し、前記Ｃｕ層２９をリフロ
ーさせる。リフローの結果、前記Ｃｕ層２９は前記コン
タクト層２７Ａを完全に充填する。
（Ｆ）の構造上にＴｉＮ等の高融点金属化合物膜２８を
約５０ｎｍの厚さにスパッタリングにより形成し、さら
にその上に、Ｃｕ層２９をスパッタリングにより、約１
０００ｎｍの厚さに形成する。さらに、図４（Ｈ）の工
程で、図４（Ｇ）の構造をＨ2 雰囲気中、典型的には３
５０°Ｃで約５分間熱処理し、前記Ｃｕ層２９をリフロ
ーさせる。リフローの結果、前記Ｃｕ層２９は前記コン
タクト層２７Ａを完全に充填する。
【００２０】さらに、図４（Ｉ）の工程において、図４
（Ｈ）の構造に、Ｃｕ層を研磨する条件で化学機械研磨
を行い、前記層間絶縁膜２７の表面上から前記Ｃｕ層２
９およびＴｉＮ膜２８を研磨・除去する。その際、図３
（Ａ）の工程と同様に、層間絶縁膜２７は効果的な研磨
ストッパとして作用し、Ｃｕ層の研磨は前記層間絶縁膜
２７の表面が露出した時点で自動的に停止する。かかる
選択的な化学機械研磨の結果、前記層間絶縁膜２７中に
は、前記コンタクトホール２７Ａに対応して導体プラグ
２９Ａが形成される。
（Ｈ）の構造に、Ｃｕ層を研磨する条件で化学機械研磨
を行い、前記層間絶縁膜２７の表面上から前記Ｃｕ層２
９およびＴｉＮ膜２８を研磨・除去する。その際、図３
（Ａ）の工程と同様に、層間絶縁膜２７は効果的な研磨
ストッパとして作用し、Ｃｕ層の研磨は前記層間絶縁膜
２７の表面が露出した時点で自動的に停止する。かかる
選択的な化学機械研磨の結果、前記層間絶縁膜２７中に
は、前記コンタクトホール２７Ａに対応して導体プラグ
２９Ａが形成される。
【００２１】さらに、図４（Ｊ）の工程で、層間絶縁膜
２７上に前記図３（Ａ）〜（Ｅ）の工程を繰り返すこと
により、別の層間絶縁膜２４’と導体パターン２６Ａ’
とよりなる上部配線構造が形成される。本実施例では、
前記配線溝２４Ａあるいはコンタクトホール２７Ａをレ
ジスト膜中に直接に形成するため、従来のようにレジス
ト膜をパターニングした後、パターニングされたレジス
ト膜をマスクに層間絶縁膜をエッチングする必要がなく
なり、その結果、かかるエッチングに伴うパターンの狂
いの問題が解消する。さらに、かかる有機レジスト膜を
層間絶縁膜に使うことにより、形成される多層配線構造
の寄生容量に起因する信号遅延の問題が解消する。ま
た、Ｓｉを含むレジスト膜はＣｕを始めとする導体層の
化学機械研磨に対して耐性を有し、効果的な研磨ストッ
パとして作用する。このため、別にＳｉＯ2 等の誘電率
の大きい材料により研磨ストッパを形成する必要がなく
なる。 ［第２実施例］図５（Ａ）〜（Ｆ）および図６（Ｇ）〜
（Ｊ）は、本発明の第２実施例による、半導体装置の製
造方法を示す。
２７上に前記図３（Ａ）〜（Ｅ）の工程を繰り返すこと
により、別の層間絶縁膜２４’と導体パターン２６Ａ’
とよりなる上部配線構造が形成される。本実施例では、
前記配線溝２４Ａあるいはコンタクトホール２７Ａをレ
ジスト膜中に直接に形成するため、従来のようにレジス
ト膜をパターニングした後、パターニングされたレジス
ト膜をマスクに層間絶縁膜をエッチングする必要がなく
なり、その結果、かかるエッチングに伴うパターンの狂
いの問題が解消する。さらに、かかる有機レジスト膜を
層間絶縁膜に使うことにより、形成される多層配線構造
の寄生容量に起因する信号遅延の問題が解消する。ま
た、Ｓｉを含むレジスト膜はＣｕを始めとする導体層の
化学機械研磨に対して耐性を有し、効果的な研磨ストッ
パとして作用する。このため、別にＳｉＯ2 等の誘電率
の大きい材料により研磨ストッパを形成する必要がなく
なる。 ［第２実施例］図５（Ａ）〜（Ｆ）および図６（Ｇ）〜
（Ｊ）は、本発明の第２実施例による、半導体装置の製
造方法を示す。
【００２２】図５（Ａ）を参照するに、ＦＥＴ等の活性
半導体素子（図示せず）が形成されたＳｉ基板３１上に
は、プラズマＣＶＤ法により、ＳｉＯ2 膜３２が約３０
０ｎｍの厚さに堆積され、さらに前記プラズマＣＶＤ−
ＳｉＯ2 膜３２上にＳｉＮ膜３３が、同じくプラズマＣ
ＶＤ法により、約５０ｎｍの厚さに形成される。次に、
図５（Ｂ）の工程において、前記プラズマＣＶＤ−Ｓｉ
Ｎ膜３３上に、先の実施例におけるレジスト膜２４と同
様なＳｉを含有するレジスト膜３４が、スピンコーティ
ングにより、典型的には４００ｎｍの厚さに形成され、
さらにこれを露光・現像することにより、下層配線パタ
ーンに対応した配線溝３４Ａが、前記レジスト膜３４中
に形成される。また、前記露光および現像工程により、
前記レジスト膜３４は硬化し、低誘電率の有機層間絶縁
膜を形成する。
半導体素子（図示せず）が形成されたＳｉ基板３１上に
は、プラズマＣＶＤ法により、ＳｉＯ2 膜３２が約３０
０ｎｍの厚さに堆積され、さらに前記プラズマＣＶＤ−
ＳｉＯ2 膜３２上にＳｉＮ膜３３が、同じくプラズマＣ
ＶＤ法により、約５０ｎｍの厚さに形成される。次に、
図５（Ｂ）の工程において、前記プラズマＣＶＤ−Ｓｉ
Ｎ膜３３上に、先の実施例におけるレジスト膜２４と同
様なＳｉを含有するレジスト膜３４が、スピンコーティ
ングにより、典型的には４００ｎｍの厚さに形成され、
さらにこれを露光・現像することにより、下層配線パタ
ーンに対応した配線溝３４Ａが、前記レジスト膜３４中
に形成される。また、前記露光および現像工程により、
前記レジスト膜３４は硬化し、低誘電率の有機層間絶縁
膜を形成する。
【００２３】次に、図５（Ｃ）の工程において前記図５
（Ｂ）の構造上に、ＴｉＮ等の高融点金属化合物膜３５
が、典型的には５０ｎｍの厚さにスパッタリングにより
形成され、さらに前記高融点金属膜３５上にはＣｕ層２
６がスパッタリングにより、約８００ｎｍの厚さに形成
される。さらに、図５（Ｄ）の工程において、図５
（Ｃ）の構造を、Ｈ2 雰囲気中、３５０°Ｃで約２０分
間熱処理し、Ｃｕ層３６をリフローさせる。かかるリフ
ローの結果、前記Ｃｕ層３６は前記溝３４Ａを完全に充
填する。
（Ｂ）の構造上に、ＴｉＮ等の高融点金属化合物膜３５
が、典型的には５０ｎｍの厚さにスパッタリングにより
形成され、さらに前記高融点金属膜３５上にはＣｕ層２
６がスパッタリングにより、約８００ｎｍの厚さに形成
される。さらに、図５（Ｄ）の工程において、図５
（Ｃ）の構造を、Ｈ2 雰囲気中、３５０°Ｃで約２０分
間熱処理し、Ｃｕ層３６をリフローさせる。かかるリフ
ローの結果、前記Ｃｕ層３６は前記溝３４Ａを完全に充
填する。
【００２４】さらに、図５（Ｅ）の工程で、図５（Ｄ）
の構造に対して、Ａｌ2 Ｏ3 をスラリとする化学機械研
磨を行い、前記層間絶縁膜３４上のＣｕ層３６およびＴ
ｉＮ膜３５を研磨・除去する。その際、先に説明したよ
うに、前記層間絶縁膜３４はＳｉを含有するレジストを
硬化させて形成したものであるため、分子構造中にＳｉ
−Ｏ−Ｃ結合を含み、化学機械研磨に対して効果的な研
磨ストッパとして作用する。すなわち、図５（Ｅ）の化
学機械研磨工程は、前記層間絶縁膜２４の表面が露出し
た時点で自動的に停止する。
の構造に対して、Ａｌ2 Ｏ3 をスラリとする化学機械研
磨を行い、前記層間絶縁膜３４上のＣｕ層３６およびＴ
ｉＮ膜３５を研磨・除去する。その際、先に説明したよ
うに、前記層間絶縁膜３４はＳｉを含有するレジストを
硬化させて形成したものであるため、分子構造中にＳｉ
−Ｏ−Ｃ結合を含み、化学機械研磨に対して効果的な研
磨ストッパとして作用する。すなわち、図５（Ｅ）の化
学機械研磨工程は、前記層間絶縁膜２４の表面が露出し
た時点で自動的に停止する。
【００２５】次に、図５（Ｆ）の工程で、図５（Ｅ）の
構造上に、前記層間絶縁膜３４を覆うように、炭化水素
系の有機絶縁材料、例えばダウケミカル社製のＳｉＬＫ
（商品名）、あるいは芳香族系の有機絶縁材料、例えば
アライドシグナル社製のＦＬＡＲＥ２．０を使って有機
層間絶縁膜３７をスピンコーティングにより、約６００
ｎｍの厚さに形成する。
構造上に、前記層間絶縁膜３４を覆うように、炭化水素
系の有機絶縁材料、例えばダウケミカル社製のＳｉＬＫ
（商品名）、あるいは芳香族系の有機絶縁材料、例えば
アライドシグナル社製のＦＬＡＲＥ２．０を使って有機
層間絶縁膜３７をスピンコーティングにより、約６００
ｎｍの厚さに形成する。
【００２６】さらに、本実施例では前記有機層間絶縁膜
３７をＮ2 雰囲気中、４００°Ｃで約１時間熱処理し、
硬化させた後、図６（Ｇ）の工程で、前記有機層間絶縁
膜３７上に、前記レジスト膜３４と同様なＳｉを含有す
るレジスト膜３８をスピンコーティングにより、典型的
には４００ｎｍの厚さに形成し、さらにこれを露光・現
像して、上部配線パターン用の溝３８Ａおよびコンタク
トホール用の開口部３８Ｂを形成する。かかる露光およ
び現像の結果、前記レジスト膜３８は硬化し、別の層間
絶縁膜となる。
３７をＮ2 雰囲気中、４００°Ｃで約１時間熱処理し、
硬化させた後、図６（Ｇ）の工程で、前記有機層間絶縁
膜３７上に、前記レジスト膜３４と同様なＳｉを含有す
るレジスト膜３８をスピンコーティングにより、典型的
には４００ｎｍの厚さに形成し、さらにこれを露光・現
像して、上部配線パターン用の溝３８Ａおよびコンタク
トホール用の開口部３８Ｂを形成する。かかる露光およ
び現像の結果、前記レジスト膜３８は硬化し、別の層間
絶縁膜となる。
【００２７】さらに、図６（Ｈ）の工程で、前記別の層
間絶縁膜３８をマスクに、前記有機層間絶縁膜３７をＯ
2 プラズマ中でプラズマエッチングし、前記層間絶縁膜
３７中に、前記配線溝３８Ａに対応した溝３７Ａを、ま
た前記開口部３８Ｂに対応したコンタクトホール３７Ｂ
を形成する。かかるプラズマエッチングの際、前記Ｓｉ
含有レジスト膜を硬化させて形成した層間絶縁膜３８は
実質的にエッチングされず、エッチングマスクとして機
能する。
間絶縁膜３８をマスクに、前記有機層間絶縁膜３７をＯ
2 プラズマ中でプラズマエッチングし、前記層間絶縁膜
３７中に、前記配線溝３８Ａに対応した溝３７Ａを、ま
た前記開口部３８Ｂに対応したコンタクトホール３７Ｂ
を形成する。かかるプラズマエッチングの際、前記Ｓｉ
含有レジスト膜を硬化させて形成した層間絶縁膜３８は
実質的にエッチングされず、エッチングマスクとして機
能する。
【００２８】図６（Ｈ）において、前記配線溝３７Ａは
下層配線パターン３６Ａと平行に延在しているように示
してあるが、これは単に図示の都合上であり、上層配線
溝３７Ａは下層配線パターン３６Ａと交差するように延
在してもよい。さらに、図６（Ｉ）の工程で、図６
（Ｈ）の構造上に、ＴｉＮ膜３９およびＣｕ層４０をス
パッタリングにより、それぞれ５０ｎｍおよび１７００
０ｎｍの厚さに形成し、さらにＨ2 雰囲気中、３５０°
Ｃで約５分間熱処理することにより、前記Ｃｕ層４０を
リフローさせる。リフローの結果、前記Ｃｕ層４０は図
６（Ｉ）に示すように、前記配線溝３７Ａおよびコンタ
クトホール３７Ｂを充填する。
下層配線パターン３６Ａと平行に延在しているように示
してあるが、これは単に図示の都合上であり、上層配線
溝３７Ａは下層配線パターン３６Ａと交差するように延
在してもよい。さらに、図６（Ｉ）の工程で、図６
（Ｈ）の構造上に、ＴｉＮ膜３９およびＣｕ層４０をス
パッタリングにより、それぞれ５０ｎｍおよび１７００
０ｎｍの厚さに形成し、さらにＨ2 雰囲気中、３５０°
Ｃで約５分間熱処理することにより、前記Ｃｕ層４０を
リフローさせる。リフローの結果、前記Ｃｕ層４０は図
６（Ｉ）に示すように、前記配線溝３７Ａおよびコンタ
クトホール３７Ｂを充填する。
【００２９】さらに、図６（Ｊ）の工程で、図６（Ｉ）
のＣｕ膜４０およびＴｉＮ膜３９を化学機械研磨により
研磨し、前記層間絶縁膜３８上から除去する。その結
果、前記配線溝３７Ａを埋める上層配線パターン４０Ａ
および前記コンタクトホール３７Ｂを埋める導体プラグ
４０Ｂが得られる。図示の例では、上層配線パターン４
０Ａが下層配線パターン３６Ａにコンタクトしている
が、これは必ずしも必要ではなく、上層配線パターン４
０Ａは下層配線パターン３６Ａとは異なった位置に形成
してもよい。 ［第３実施例］図７（Ａ）〜（Ｃ），図８（Ｄ）〜
（Ｇ）および図９（Ｈ）〜（Ｌ）は、本発明の第３実施
例による半導体装置の製造工程を示す。
のＣｕ膜４０およびＴｉＮ膜３９を化学機械研磨により
研磨し、前記層間絶縁膜３８上から除去する。その結
果、前記配線溝３７Ａを埋める上層配線パターン４０Ａ
および前記コンタクトホール３７Ｂを埋める導体プラグ
４０Ｂが得られる。図示の例では、上層配線パターン４
０Ａが下層配線パターン３６Ａにコンタクトしている
が、これは必ずしも必要ではなく、上層配線パターン４
０Ａは下層配線パターン３６Ａとは異なった位置に形成
してもよい。 ［第３実施例］図７（Ａ）〜（Ｃ），図８（Ｄ）〜
（Ｇ）および図９（Ｈ）〜（Ｌ）は、本発明の第３実施
例による半導体装置の製造工程を示す。
【００３０】図７（Ａ）を参照するに、ＦＥＴ等の活性
素子が形成されたＳｉ基板５１上にはＳｉＯ2 膜５２が
プラズマＣＶＤ法により、約３００ｎｍの厚さに形成さ
れ、さらに前記ＳｉＯ2 膜５２上にはＳｉＮ膜５３が、
同じくプラズマＣＶＤ法により、約５０ｎｍの厚さに堆
積される。次に、図７（Ｂ）の工程で、図７（Ａ）の構
造上に、前記ＳｉＮ膜５３を覆うように、先の実施例の
有機絶縁膜３７に対応する炭化水素系あるいは芳香族系
の有機絶縁膜５４が、スピンコーティングにより、典型
的には４００ｎｍの厚さに形成され、さらにこれをＮ2
雰囲気中、約４００°Ｃで１時間熱処理することにより
硬化させ、層間絶縁膜を形成する。
素子が形成されたＳｉ基板５１上にはＳｉＯ2 膜５２が
プラズマＣＶＤ法により、約３００ｎｍの厚さに形成さ
れ、さらに前記ＳｉＯ2 膜５２上にはＳｉＮ膜５３が、
同じくプラズマＣＶＤ法により、約５０ｎｍの厚さに堆
積される。次に、図７（Ｂ）の工程で、図７（Ａ）の構
造上に、前記ＳｉＮ膜５３を覆うように、先の実施例の
有機絶縁膜３７に対応する炭化水素系あるいは芳香族系
の有機絶縁膜５４が、スピンコーティングにより、典型
的には４００ｎｍの厚さに形成され、さらにこれをＮ2
雰囲気中、約４００°Ｃで１時間熱処理することにより
硬化させ、層間絶縁膜を形成する。
【００３１】次に、図７（Ｃ）の工程で、図７（Ｂ）の
構造上にＳｉを含有するレジスト膜５５を約５０ｎｍの
厚さにスピンコーティングにより形成し、さらにこれを
露光・現像して、下層配線パターンに対応する溝５５Ａ
を形成する。前記溝５５Ａを形成した後、前記レジスト
膜５５は、Ｎ2 雰囲気中、約４００°Ｃで３０分間の熱
処理により硬化され、絶縁膜パターンを形成する。
構造上にＳｉを含有するレジスト膜５５を約５０ｎｍの
厚さにスピンコーティングにより形成し、さらにこれを
露光・現像して、下層配線パターンに対応する溝５５Ａ
を形成する。前記溝５５Ａを形成した後、前記レジスト
膜５５は、Ｎ2 雰囲気中、約４００°Ｃで３０分間の熱
処理により硬化され、絶縁膜パターンを形成する。
【００３２】次に、図８（Ｄ）の工程で、前記有機層間
絶縁膜５４が、Ｏ2 プラズマ中でのプラズマエッチング
によりエッチングされ、前記溝５５Ａに対応して、前記
有機層間絶縁膜５４中に下層配線溝５４Ａが形成され
る。その際、前記Ｓｉ含有レジスト膜を硬化させて形成
した絶縁膜パターン５５はエッチングマスクとして作用
する。
絶縁膜５４が、Ｏ2 プラズマ中でのプラズマエッチング
によりエッチングされ、前記溝５５Ａに対応して、前記
有機層間絶縁膜５４中に下層配線溝５４Ａが形成され
る。その際、前記Ｓｉ含有レジスト膜を硬化させて形成
した絶縁膜パターン５５はエッチングマスクとして作用
する。
【００３３】次に、図８（Ｅ）の工程で、図８（Ｄ）の
構造上にＴｉＮ膜５６およびＣｕ層５７がスパッタリン
グにより、それぞれ５０ｎｍおよび８００ｎｍの厚さに
形成され、さらに図８（Ｆ）の工程で、Ｈ2 雰囲気中、
約３５０°Ｃで約５分間熱処理することにより、前記Ｃ
ｕ層５７をリフローさせる。かかるリフローの結果、前
記Ｃｕ層５７は前記下層配線溝５４Ａを充填する。
構造上にＴｉＮ膜５６およびＣｕ層５７がスパッタリン
グにより、それぞれ５０ｎｍおよび８００ｎｍの厚さに
形成され、さらに図８（Ｆ）の工程で、Ｈ2 雰囲気中、
約３５０°Ｃで約５分間熱処理することにより、前記Ｃ
ｕ層５７をリフローさせる。かかるリフローの結果、前
記Ｃｕ層５７は前記下層配線溝５４Ａを充填する。
【００３４】次に、図８（Ｇ）の工程で、図８（Ｆ）の
Ｃｕ層５７およびその下のＴｉＮ膜５６が化学機械研磨
により研磨され、前記絶縁膜パターン５５上に位置する
部分が除去される。その際、前記Ｓｉを含するレジスト
膜から形成された絶縁膜パターン５５は、研磨ストッパ
として作用する。これは、先にも説明したように、前記
絶縁膜パターン５５がＳｉ−Ｏ結合を含んでおり、金属
膜を研磨するのに最適な化学機械研磨に対して耐性を示
すためであると考えられる。
Ｃｕ層５７およびその下のＴｉＮ膜５６が化学機械研磨
により研磨され、前記絶縁膜パターン５５上に位置する
部分が除去される。その際、前記Ｓｉを含するレジスト
膜から形成された絶縁膜パターン５５は、研磨ストッパ
として作用する。これは、先にも説明したように、前記
絶縁膜パターン５５がＳｉ−Ｏ結合を含んでおり、金属
膜を研磨するのに最適な化学機械研磨に対して耐性を示
すためであると考えられる。
【００３５】次に、図９（Ｈ）の工程で、前記図８
（Ｇ）の構造上に、Ｓｉを含有するレジスト膜５８を、
スピンコーティングにより、典型的には６００ｎｍの厚
さに形成し、さらに露光・現像を行うことにより、レジ
スト膜５８を硬化させると同時にコンタクトホール５８
Ａを形成する。前記露光および現像工程の後、レジスト
膜５８はＮ2 雰囲気中、約４００°Ｃで１時間程度熱処
理し、硬化を進行させる。その結果、レジスト膜５８は
低誘電率有機層間絶縁膜に変換される。
（Ｇ）の構造上に、Ｓｉを含有するレジスト膜５８を、
スピンコーティングにより、典型的には６００ｎｍの厚
さに形成し、さらに露光・現像を行うことにより、レジ
スト膜５８を硬化させると同時にコンタクトホール５８
Ａを形成する。前記露光および現像工程の後、レジスト
膜５８はＮ2 雰囲気中、約４００°Ｃで１時間程度熱処
理し、硬化を進行させる。その結果、レジスト膜５８は
低誘電率有機層間絶縁膜に変換される。
【００３６】次に、図９（Ｉ）の工程で、図９（Ｈ）の
構造上にＴｉＮ膜５９およびＣｕ層６０をスパッタリン
グにより、それぞれ５０ｎｍおよび１０００ｎｍの厚さ
に形成し、さらに図９（Ｊ）の工程で、図９（Ｉ）の構
造をＨ2 雰囲気中、約３５０°Ｃで約５分間熱処理する
ことにより、Ｃｕ層６０をリフローさせる。かかるリフ
ローの結果、前記Ｃｕ層６０は前記コンタクトホール５
８Ａを充填する。
構造上にＴｉＮ膜５９およびＣｕ層６０をスパッタリン
グにより、それぞれ５０ｎｍおよび１０００ｎｍの厚さ
に形成し、さらに図９（Ｊ）の工程で、図９（Ｉ）の構
造をＨ2 雰囲気中、約３５０°Ｃで約５分間熱処理する
ことにより、Ｃｕ層６０をリフローさせる。かかるリフ
ローの結果、前記Ｃｕ層６０は前記コンタクトホール５
８Ａを充填する。
【００３７】さらに、図９（Ｋ）の工程で、図９（Ｊ）
のＣｕ層６０およびその下のＴｉＮ膜５９を化学機械研
磨により研磨し、前記層間絶縁膜５８の表面から除去す
る。その際にも、前記レジスト膜より形成された層間絶
縁膜５８は効果的な研磨ストッパとして作用する。さら
に、図９（Ｌ）の工程で、図７（Ｂ）〜図８（Ｇ）の工
程を繰り返し、図９（Ｋ）の構造上に上層配線構造を形
成する。
のＣｕ層６０およびその下のＴｉＮ膜５９を化学機械研
磨により研磨し、前記層間絶縁膜５８の表面から除去す
る。その際にも、前記レジスト膜より形成された層間絶
縁膜５８は効果的な研磨ストッパとして作用する。さら
に、図９（Ｌ）の工程で、図７（Ｂ）〜図８（Ｇ）の工
程を繰り返し、図９（Ｋ）の構造上に上層配線構造を形
成する。
【００３８】本実施例では、配線層を保持する層間絶縁
膜として、さらに誘電率の低い炭化水素系あるいは芳香
族系の有機絶縁膜を使えるため、多層配線構造の寄生容
量をさらに減少させることができる。その際、研磨スト
ッパとして使われるＳｉ含有レジスト膜を硬化させた絶
縁膜は、従来のＳｉＯ2 膜よりもはるかに小さい誘電率
を有するため、電気力線が集中したとしても、層間絶縁
膜全体としての誘電率は従来の構造におけるよりもはる
かに低くなる。
膜として、さらに誘電率の低い炭化水素系あるいは芳香
族系の有機絶縁膜を使えるため、多層配線構造の寄生容
量をさらに減少させることができる。その際、研磨スト
ッパとして使われるＳｉ含有レジスト膜を硬化させた絶
縁膜は、従来のＳｉＯ2 膜よりもはるかに小さい誘電率
を有するため、電気力線が集中したとしても、層間絶縁
膜全体としての誘電率は従来の構造におけるよりもはる
かに低くなる。
【００３９】以上、本発明を好ましい実施例について説
明したが、本発明はかかる特定の実施例に限定されるも
のではなく、特許請求の範囲に記載した要旨内において
様々な変形および変更が可能である。
明したが、本発明はかかる特定の実施例に限定されるも
のではなく、特許請求の範囲に記載した要旨内において
様々な変形および変更が可能である。
【００４０】
【発明の効果】請求項１〜１３記載の本発明の特徴によ
れば、多層配線構造を有する半導体装置において、Ｓｉ
を含有するレジスト膜を使うことにより、誘電率が低
く、金属膜の化学機械研磨に対して研磨ストッパとして
作用する層間絶縁膜が得られる。また、かかる層間絶縁
膜は露光・現像することにより、別のレジストマスクを
使うことなく直接にパターニングできるため、従来のフ
ォトリソグラフィーにおいて生じていた、レジストマス
クを使った層間絶縁膜のエッチングの際のパターンの変
形の問題が解決される。このため、本発明による層間絶
縁膜は、特にいわゆるディープサブハーフミクロンデバ
イスの製造に有効である。
れば、多層配線構造を有する半導体装置において、Ｓｉ
を含有するレジスト膜を使うことにより、誘電率が低
く、金属膜の化学機械研磨に対して研磨ストッパとして
作用する層間絶縁膜が得られる。また、かかる層間絶縁
膜は露光・現像することにより、別のレジストマスクを
使うことなく直接にパターニングできるため、従来のフ
ォトリソグラフィーにおいて生じていた、レジストマス
クを使った層間絶縁膜のエッチングの際のパターンの変
形の問題が解決される。このため、本発明による層間絶
縁膜は、特にいわゆるディープサブハーフミクロンデバ
イスの製造に有効である。
【図１】（Ａ）〜（Ｃ）は、従来の多層配線構造の形成
工程およびその問題点を説明する図（その１）である。
工程およびその問題点を説明する図（その１）である。
【図２】（Ａ）〜（Ｃ）は、従来の多層配線構造の形成
工程およびその問題点を説明する図（その２）である。
工程およびその問題点を説明する図（その２）である。
【図３】（Ａ）〜（Ｆ）は、本発明の第１実施例による
半導体装置の製造工程を示す図（その１）である。
半導体装置の製造工程を示す図（その１）である。
【図４】（Ｇ）〜（Ｊ）は、本発明の第１実施例による
半導体装置の製造工程を示す図（その２）である。
半導体装置の製造工程を示す図（その２）である。
【図５】（Ａ）〜（Ｆ）は、本発明の第２実施例による
半導体装置の製造工程を示す図（その１）である。
半導体装置の製造工程を示す図（その１）である。
【図６】（Ｇ）〜（Ｊ）は、本発明の第２実施例による
半導体装置の製造工程を示す図（その２）である。
半導体装置の製造工程を示す図（その２）である。
【図７】（Ａ）〜（Ｃ）は、本発明の第３実施例による
半導体装置の製造工程を示す図（その１）である。
半導体装置の製造工程を示す図（その１）である。
【図８】（Ｄ）〜（Ｇ）は、本発明の第３実施例による
半導体装置の製造工程を示す図（その２）である。
半導体装置の製造工程を示す図（その２）である。
【図９】（Ｈ）〜（Ｌ）は、本発明の第３実施例による
半導体装置の製造工程を示す図（その３）である。
半導体装置の製造工程を示す図（その３）である。
１１，２１，３１，５１ 基板
１２，１５ 層間絶縁膜
１２Ａ ＳｉＯ2 研磨ストッパ
１４，２６, ２９，３６，４０, ５７，６０ Ｃｕ層
１４Ａ，２６Ａ, ２６Ａ’，２９Ａ，３６Ａ，４０Ａ，
４０Ｂ，５７Ａ，６０ＡＣｕパターン １４Ｂ，２５, ２５’，２８，３５，３９，５６，５９
ＴｉＮ膜 １５Ａ 溝 １６ レジスト膜 １６Ａ レジスト開口部 ２２，３２，５２ ＣＶＤ−ＳｉＯ2 膜 ２３，３３，５３ ＣＶＤ−ＳｉＮ膜 ２４，２４’，２７，３４，３８，５５，５８ Ｓｉ含
有レジスト膜 ２４Ａ，３４Ａ，３７Ａ，３７Ｂ，３８Ａ，３８Ｂ，５
４Ａ 配線溝 ２７Ａ，５８Ａ コンタクトホール ３７，５４ 有機層間絶縁膜 ５５Ａ 開口部
４０Ｂ，５７Ａ，６０ＡＣｕパターン １４Ｂ，２５, ２５’，２８，３５，３９，５６，５９
ＴｉＮ膜 １５Ａ 溝 １６ レジスト膜 １６Ａ レジスト開口部 ２２，３２，５２ ＣＶＤ−ＳｉＯ2 膜 ２３，３３，５３ ＣＶＤ−ＳｉＮ膜 ２４，２４’，２７，３４，３８，５５，５８ Ｓｉ含
有レジスト膜 ２４Ａ，３４Ａ，３７Ａ，３７Ｂ，３８Ａ，３８Ｂ，５
４Ａ 配線溝 ２７Ａ，５８Ａ コンタクトホール ３７，５４ 有機層間絶縁膜 ５５Ａ 開口部
─────────────────────────────────────────────────────
フロントページの続き
(56)参考文献 特開 平９−36115（ＪＰ，Ａ)
特開 平２−114639（ＪＰ，Ａ)
特開 平４−181254（ＪＰ，Ａ)
特開 昭62−293239（ＪＰ，Ａ)
特開 平８−70000（ＪＰ，Ａ)
特開 平６−291273（ＪＰ，Ａ)
特開 平９−97836（ＪＰ，Ａ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01L 21/304
H01L 21/312
H01L 21/768
Claims (13)
- 【請求項１】 基板と、 前記基板上に形成された層間絶縁膜と、 前記層間絶縁膜中に形成された配線溝と、 前記配線溝を埋める導体パターンとを有し、 前記層間絶縁膜は、硬化した感光性Ｓｉ含有レジストよ
りなり、 前記導体パターンは、前記層間絶縁膜を研磨ストッパと
して用いた化学機械研磨により形成されていることを特
徴とする半導体装置。 - 【請求項２】 前記感光性Ｓｉ含有レジストは、Ｓｉ−
Ｏ結合を含むことを特徴とする請求項１記載の半導体装
置。 - 【請求項３】 前記感光性Ｓｉ含有レジストは、Ｓｉ−
Ｏ結合に、官能基と、Ｃ，Ｈ，ＯＨおよびベンゼン環よ
りなる群から選択される元素とが結合したシロキサンポ
リマーよりなることを特徴とする請求項１または２記載
の半導体装置。 - 【請求項４】 前記感光性Ｓｉ含有レジストは、Ｓｉ
に、官能基とベンゼン環とが結合したポリシランポリマ
ーよりなることを特徴とする請求項１記載の半導体装
置。 - 【請求項５】 前記層間絶縁膜上に、前記層間絶縁膜に
接するように、感光性Ｓｉ含有レジストよりなる別の層
間絶縁膜を形成したことを特徴とする請求項１〜４のう
ち、いずれか一項記載の半導体装置。 - 【請求項６】 前記別の層間絶縁膜中には、前記導体パ
ターンにコンタクトするようにコンタクトホールが形成
され、前記コンタクトホールは導体プラグで充填されて
いることを特徴とする請求項５記載の半導体装置。 - 【請求項７】 前記導体パターンはＣｕよりなることを
特徴とする請求項１〜６のうち、いずれか一項記載の半
導体装置。 - 【請求項８】 多層配線構造を有する半導体装置の製造
方法において、 基板上に、感光性Ｓｉ含有レジスト膜を形成する工程
と、 前記感光性Ｓｉ含有レジスト膜を露光・現像して、凹部
を有する層間絶縁膜を形成する工程と、 前記層間絶縁膜上に導体層を、前記凹部を埋めるように
堆積する工程と、 前記導体層を、化学機械研磨により、前記層間絶縁膜上
から除去する工程とを含み、 前記化学機械研磨工程は、前記層間絶縁膜を研磨ストッ
パとして使って実行されることを特徴とする半導体装置
の製造方法。 - 【請求項９】 前記感光性Ｓｉ含有レジスト膜は、Ｓｉ
−Ｏ結合を含むことを特徴とする請求項８記載の半導体
装置の製造方法。 - 【請求項１０】 前記感光性Ｓｉ含有レジスト膜は、Ｓ
ｉ−Ｏ結合に、官能基と、Ｃ，Ｈ，ＯＨおよびベンゼン
環よりなる群から選択される元素とが結合したシロキサ
ンポリマーよりなることを特徴とする請求項８または９
記載の半導体装置の製造方法。 - 【請求項１１】 前記感光性Ｓｉ含有レジスト膜は、Ｓ
ｉに、官能基とベンゼン環とが結合したポリシランポリ
マーよりなることを特徴とする請求項８記載の半導体装
置の製造方法。 - 【請求項１２】 前記導体パターンはＣｕよりなること
を特徴とする請求項８〜１１のうち、いずれか一項記載
の半導体装置の製造方法。 - 【請求項１３】 さらに、前記硬化した感光性Ｓｉ含有
レジスト膜を、加熱処理する工程を含むことを特徴とす
る請求項８〜１２のうち、いずれか一項記載の半導体装
置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07593798A JP3497725B2 (ja) | 1998-03-24 | 1998-03-24 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07593798A JP3497725B2 (ja) | 1998-03-24 | 1998-03-24 | 半導体装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11274121A JPH11274121A (ja) | 1999-10-08 |
| JP3497725B2 true JP3497725B2 (ja) | 2004-02-16 |
Family
ID=13590671
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP07593798A Expired - Fee Related JP3497725B2 (ja) | 1998-03-24 | 1998-03-24 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3497725B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004022748A (ja) * | 2002-06-14 | 2004-01-22 | Seimi Chem Co Ltd | 半導体集積回路の有機絶縁膜の研磨方法 |
-
1998
- 1998-03-24 JP JP07593798A patent/JP3497725B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11274121A (ja) | 1999-10-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7256136B2 (en) | Self-patterning of photo-active dielectric materials for interconnect isolation | |
| US7364836B2 (en) | Dual damascene process | |
| US6319821B1 (en) | Dual damascene approach for small geometry dimension | |
| JP4166576B2 (ja) | 多層スピンオン多孔性誘電体からなるｌｏｗ−ｋ配線構造 | |
| US6406995B1 (en) | Pattern-sensitive deposition for damascene processing | |
| EP0455031B1 (en) | Process for forming multi-level coplanar conductor/insulator films employing photosensitive polyimide polymer compositions | |
| JP2000068268A (ja) | 半導体基板上でのパタ―ン化された導電性多層装置の製造法、半導体製造の際のウェ―ハ基板の処理法並びに処理された製品 | |
| KR940001889B1 (ko) | 평탄화(平坦化) 표면을 가지는 반도체장치의 제조방법 | |
| US7049221B2 (en) | Method for manufacturing a semiconductor device having a multilayer interconnection structure | |
| EP1796159B1 (en) | Method for manufacturing a semiconductor device by using a dual damascene process | |
| US20080020327A1 (en) | Method of formation of a damascene structure | |
| KR20020010650A (ko) | 전자 디바이스 제조 방법 | |
| US6251788B1 (en) | Method of integrated circuit polishing without dishing effects | |
| US6465157B1 (en) | Dual layer pattern formation method for dual damascene interconnect | |
| JP2003163265A (ja) | 配線構造およびその製造方法 | |
| WO2001001480A1 (en) | Method of protecting an underlying wiring layer during dual damascene processing | |
| JP4278497B2 (ja) | 半導体装置の製造方法 | |
| US6861376B1 (en) | Photoresist scum free process for via first dual damascene process | |
| US20040038520A1 (en) | Method of manufacturing semiconductor device | |
| US20060068594A1 (en) | Method for line etch roughness (LER) reduction for low-k interconnect damascene trench etching | |
| JP3497725B2 (ja) | 半導体装置およびその製造方法 | |
| JP4082812B2 (ja) | 半導体装置の製造方法および多層配線構造の形成方法 | |
| JP2006133315A (ja) | 平坦化材料、反射防止膜形成材料、及びこれらを用いた半導体装置の製造方法 | |
| JP2002270691A (ja) | 配線構造 | |
| JP2002170882A (ja) | 配線構造の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20030819 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20031118 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081128 Year of fee payment: 5 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081128 Year of fee payment: 5 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091128 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101128 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101128 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111128 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111128 Year of fee payment: 8 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111128 Year of fee payment: 8 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111128 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121128 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |