JP2003163265A - 配線構造およびその製造方法 - Google Patents

配線構造およびその製造方法

Info

Publication number
JP2003163265A
JP2003163265A JP2001361482A JP2001361482A JP2003163265A JP 2003163265 A JP2003163265 A JP 2003163265A JP 2001361482 A JP2001361482 A JP 2001361482A JP 2001361482 A JP2001361482 A JP 2001361482A JP 2003163265 A JP2003163265 A JP 2003163265A
Authority
JP
Japan
Prior art keywords
wiring
insulating film
film
via hole
groove
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001361482A
Other languages
English (en)
Inventor
Munehiro Tada
宗弘 多田
Yoshihiro Hayashi
喜宏 林
Taku Ogura
卓 小倉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2001361482A priority Critical patent/JP2003163265A/ja
Publication of JP2003163265A publication Critical patent/JP2003163265A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

(57)【要約】 【課題】感光性絶縁膜を用いたダマシン配線法により、
微細で信頼性の高い多層配線構造を形成する。 【解決手段】感光性ポリシラザンを主成分とした感光性
絶縁膜で第1ビアホール6を有するビアホール用絶縁膜
7を形成し、全面にスピン塗布法で第2の感光性絶縁膜
8を形成する。そして、フォトリソグラフィ法による露
光/現像のみで上記第1ビアホール6の上部に配線溝9
あるいは第2ビアホール10を形成する。そして、この
配線溝9および第2ビアホール10に導電体材料を埋め
込んでデュアルダマシン配線を形成する。ここで、感光
性絶縁膜の下層に反射防止機能を有しそのまま層間絶縁
膜として使用できる絶縁膜を形成する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、配線構造およびそ
の製造方法に関し、特に、感光性の絶縁材料を層間絶縁
膜に用いた溝配線(ダマシン配線)構造とその製造方法
に関するものである。
【0002】
【従来の技術】従来、半導体高集積回路(LSI)の配
線材料にはアルミニウム(Al)もしくはAl合金が、
そして配線間および配線層間の絶縁膜にはシリコン酸化
膜(SiO2 膜)がそれぞれ広く用いられてきた。そし
て、LSIの微細化の進行に伴い、配線における信号伝
送の遅延を抑制あるいは低減するために、配線の低抵抗
化として配線材に銅(Cu)が、配線間の寄生容量の低
減化として配線間および配線層間の絶縁膜に誘電率の低
い有機物や空孔を含んだシリコン酸化膜が使用されるよ
うになってきた。しかし、Cuを主成分とする配線にお
いては、シリコン(Si)やSiO2 膜をはじめとする
絶縁膜中におけるCuの拡散がAlよりも速いことか
ら、トランジスタをはじめとする半導体素子部への侵入
および配線間の絶縁耐圧劣化等を防いで信頼性を確保す
るために、Cuの周囲に拡散を防止する拡散防止(バリ
ア)膜を形成することが必要となる。
【0003】このCuを用いたダマシン配線構造の形成
においては、工程の簡略化とプロセスコストダウンが必
要とされており、デュアルダマシン配線の実用化や、感
光性材料の提案などがなされている。以下、図面を参照
して従来のダマシン配線について説明する。
【0004】[従来例1]以下に、Cu膜の下面および
側面をCuのバリア膜となる導体膜で覆う配線構造とそ
の製造方法について説明する。図12と図13は、ダマ
シン配線の製造工程を示す工程順の断面図である。
【0005】現在一般に用いられるダマシン法を用いた
配線構造の製造方法に関しては、図12および図13に
示すように、半導体素子(図示せず)の形成されたシリ
コン基板101上にシリコン酸化膜102、シリコン窒
化膜103、シリコン酸化膜104を順次堆積し(図1
2(a))、シリコン酸化膜104上に配線溝パターン
を有する配線溝レジストマスク105(図12(b))
を形成する。そして配線溝レジストマスク105をマス
クにした反応性イオンエッチング(RIE)で、シリコ
ン窒化膜103をエッチングストッパーとしてシリコン
酸化膜104をドライエッチングし、更に、その後に上
記シリコン窒化膜103をエッチング除去し、配線溝レ
ジストマスク105を除去することでシリコン酸化膜1
04に配線溝106を形成する(図12(c))。
【0006】次に、全面に、導電体からなる導電性バリ
ア膜107を成膜後、Cu膜108を成膜する(図13
(a))。そして、化学機械研磨(CMP)法によって
配線溝106内部以外にあるシリコン酸化膜104上の
Cu膜108および導電性バリア膜107を順次に研磨
除去しダマシン配線109を形成する(図13
(b))。続いて、絶縁体からなる絶縁性バリア膜11
0を成膜し、更に層間絶縁膜としてシリコン酸化膜11
1を形成する。このようにして、ダマシン配線109の
下面および側面は導電性バリア膜で、その上面は絶縁性
バリア膜で覆われたダマシン配線構造が形成される(図
13(c))。
【0007】上記の導電性バリア膜には、Cuの拡散防
止能力が高いこと、下地となる絶縁物およびCuとの密
着性、プロセス上の熱的安定性等の理由から、高融点で
あるチタン(Ti)やタンタル(Ta)などの金属およ
びその窒化物、またはそれらにSiなどを添加した3元
系もしくは4元系の窒化物、もしくは、それらを積層し
たものが用いられる。一方、上面の絶縁性バリア膜に
は、同様にCuの拡散防止能力が高いこと、下地となる
絶縁物およびCuとの密着性、プロセス上の熱的安定性
等の理由から、Siの窒化物(SiN)などが用いられ
る。
【0008】[従来例2]次に、従来例2では、配線溝
とビアホールに同時に導電体の配線材を埋め込むこと
で、工程数と作業時間の短縮を可能とする、いわゆるデ
ュアルダマシン法を用いた配線構造の製造方法に関し
て、図14乃至図16を用いて説明する。
【0009】図14(a)に示しているように、上記の
従来例1で説明したのと同様なダマシン配線200上
に、シリコン窒化膜201、シリコン酸化膜202、シ
リコン窒化膜203、シリコン酸化膜204を順次に堆
積し(図14(b))、シリコン酸化膜204上にビア
パターンを有するビアレジストマスク205を形成する
(図14(c))。そして、ビアレジストマスク205
をマスクに異方性のドライエッチングによってシリコン
酸化膜204、シリコン窒化膜203、シリコン酸化膜
202順にエッチングした後、ビアレジストマスク20
5を除去することでビアホール206を形成する(図1
5(a))。ここで、上記シリコン窒化膜201は残存
させる。
【0010】次に、ビアホール206上部に配線溝レジ
ストマスク207を形成し(図15(b))、配線溝レ
ジストマスク207をマスクにシリコン酸化膜204を
ドライエッチングする。ここで、シリコン窒化膜201
はダマシン配線200を上記エッチングから保護する機
能を有し、シリコン窒化膜203はエッチングストッパ
ーとして機能する。そして、配線溝レジストマスク20
7を除去後、エッチングによってダマシン配線200上
面にあるシリコン窒化膜201等を除去しデュアルダマ
シン配線溝208を形成する(図15(c))。
【0011】次に、全面に、導電体からなる導電性バリ
ア膜209を成膜後、Cu膜210を成膜する(図16
(a))。そして、CMP法によってデュアルダマシン
配線溝208内部以外にあるシリコン酸化膜204上の
Cu膜210および導電性バリア膜209を順次に研磨
除去しデュアルダマシン配線211を形成する。そし
て、絶縁体からなる絶縁性バリア膜212を成膜し、デ
ュアルダマシン配線211の下面および側面は導電性バ
リア層で、その上面は絶縁性バリア膜212で覆われた
デュアルダマシン配線構造が形成される(図16
(b)))。
【0012】[従来例3]次に、現在提案されている感
光性材料をダマシン法に適用した配線構造の製造方法に
関して、図17と図18を用いて説明する。
【0013】半導体素子(図示せず)の形成されたシリ
コン基板301上に層間絶縁膜としてシリコン酸化膜3
02を堆積し(図17(a))、続いて、シリコン酸化
膜302上に感光性材料を塗布し、これをベークするこ
とで感光性絶縁膜303を形成する(図17(b))。
この感光性絶縁膜303は、ポリイミド、ポリアミド
酸、ベンゾシクロブテン、ポリベンゾオキサゾール(P
BO)などを基質としたベース材料にポジ型感光材を添
加した有機の感光性材料である。
【0014】ここでは、例えばPBOをベースとするポ
ジ型感光材として、住友ベークライト株式会社製のCR
C8300(商品名)を用いて説明する。図17(c)
に示すように所望の配線溝を形成するため、ステッパー
等を用いた公知の露光法で、感光性絶縁膜303に紫外
線を露光して潜像304aを形成する。ここでフォトマ
スク(レチクル)は、合成石英などから構成された透明
基板上にクロムなどの金属膜からなる遮光膜が所定のと
ころに形成され、遮光部と透過部から配線溝パターンが
形成される。ここではポジ型感光材を用いているため、
配線溝パターンは上記透過部で構成されている。続いて
現像で潜像304aを除去し感光性絶縁膜303に配線
溝304を形成する(図17(d))。ここで、現像に
はアルカリ水溶液の現像液を用いる。
【0015】次に、配線溝304が形成された感光性絶
縁膜303を硬化させるため、窒素雰囲気下で150℃
で30分加熱し、続けて310℃〜320℃の温度で3
0分間加熱する。このようにして、図18(a)に示す
ように、硬化処理されて感光性が消失した配線溝用絶縁
膜305を形成する。
【0016】そして、全面に導電性バリア膜306、C
u膜307を成膜し(図18(b))、CMP法によっ
て配線溝用絶縁膜305上の余剰なCu膜307および
導電性バリア膜306を除去し、ダマシン配線308を
形成する(図18(c))。
【0017】なお、このような感光性材料を用いたCu
のダマシン配線構造に関する提案は、例えば特開200
0−138219号公報等により公知となっている。
【0018】[従来例4]上記有機の感光性材料の耐熱
性の改善に関する技術として、特開2000−1810
69号公報では感光性絶縁膜として感光性ポリシラザン
を用いることで、良好な感光特性を有し、かつ膜の耐熱
性を改善する技術が開示されている。用いられているポ
リシラザンの一般式は下式にて示される。
【0019】
【化1】
【0020】(上記式中R1、R2、R3はそれぞれ単
独に水素原子、アルキル基などである) この場合は、ポリシラザン溶液をスピン塗布法にてシリ
コン酸化膜上に塗布形成させる。ここで、スピン回転数
とポリシラザン溶液の粘度を調節することで塗布膜厚を
制御することが可能である。光の照射によってポリシラ
ザンの上記Si−N結合が開裂し、大気放置によって雰
囲気中の水分との反応によりシラノール(Si−OH結
合)に変化し、シラノールが現像液に溶解することでパ
ターンを形成する。現像されたパターン部を再び大気放
置することで、雰囲気中の水分との反応によりシラノー
ル化し、その後400℃以上熱処理することで有機シル
セスキオキサンを形成することで安定化し、配線溝用絶
縁膜等の層間絶縁膜を形成することができる。
【0021】[従来例5]感光性ポリシラザンの層間絶
縁膜を使用して配線溝を形成する際、加湿・加熱処理に
よって微細なパターンの形成を可能にし、紫外線露光時
の定在波の低減対策として反射防止膜を感光性材料に適
用した公知例として、次に特願2000-367264
号に示された技術について説明する。
【0022】図19(a)に示すように、半導体素子
(図示せず)が形成されたシリコン基板上401におい
て、層間絶縁膜402に配線材Wプラグ403が形成さ
れた後に、感光性絶縁膜404を堆積する(図19
(b))。この時、層間絶縁膜402は、例えば化学気
相成長(CVD)法により成膜されたシリコン酸化膜で
あり、感光性絶縁膜404は比誘電率が3.0の絶縁膜
である。
【0023】次に、図19(c)に示すように、露光前
に、感光性絶縁膜404の表面に保護機能と反射防止機
能を有するコート膜405をコーティング形成し、図1
9(d)に示すようにフォトリソグラフィ技術の紫外線
露光により潜像406aを感光性絶縁膜404に形成す
る。その後、加湿と加熱同時処理を行い、続いて露光さ
れた潜像406aを現像で除去し、図20(a)に示す
ように、配線溝406を有する配線溝用絶縁膜407を
形成する。上記現像工程での現像液はテトラメチルアン
モニウムハイドロオキサイド(TMAH)などを用い
る。
【0024】そして、ウェハ全面に紫外線照射を5分程
度行い、感光性を消失させる。その後、再び加湿加熱処
理を行い、続いて硬化処理として400℃程度の温度で
30分加熱し、完全な配線溝406を形成する。
【0025】次に、図20(b)に示すように、全面に
導電性バリア膜408を成膜した後、スパッタ法による
Cuシード膜を堆積しこれを電極として電解メッキ法に
てCu膜409を形成する。その後200℃〜400℃
の温度範囲でCu膜の結晶化アニールを行う。
【0026】続いて、図20(c)に示すように、CM
P法によって余剰なCu膜409、導電性バリア膜40
8を研磨除去して、Cu配線410を形成する。そし
て、図20(d)に示すように、その上に絶縁性バリア
膜411を成膜する。
【0027】
【発明が解決しようとする課題】上述したような従来の
技術では、以下に示すような問題点があった。
【0028】従来例1では、配線間の層間絶縁膜(この
場合シリコン酸化膜およびシリコン窒化膜)の低誘電率
化が必要とされていた。また、製造の工程数が多く、加
えて製造装置も多くなり、半導体装置の製造コストが増
加する。
【0029】従来例2では、配線溝とビアホールに同時
に金属配線材を埋め込むことで、工程数と作業時間を短
縮を可能としているが、低誘電率の層間絶縁膜を用いた
場合には、ビアホールと配線溝の形成における層間絶縁
膜の加工法に課題があるとともに、その工程数が増加し
コストアップにつながっていた。
【0030】これらの課題を解決するため、従来例3に
示した、特に特開2000−138219号公報等によ
り公知である技術では、有機感光材料を感光性絶縁膜と
して用いることで、配線溝形成のための層間絶縁膜のド
ライエッチングおよびレジストマスクのアッシング工程
が不要になるアイデアを提案している。しかしながら、
第1に前述の公報に記される有機感光性材料では耐熱性
が低いため、実用的な多層配線における層間絶縁膜への
適用は不可能であった。第2には無機の絶縁性バリア膜
と感光性材料との組み合わせを想定していないため、微
細な配線において、配線間でのCuの拡散が生じ、配線
の信頼性が低下することが容易に予想されており、半導
体素子上に形成される多層配線構造として用いることが
できなかった。
【0031】そこで、耐熱性を改善する技術として、従
来例4に記される特開2000−181069号公報等
の公知の技術では、感光性の絶縁材料としてポリシラザ
ンを用いることで、良好な感光特性を有し、かつ膜の耐
熱性を改善する技術が記されている。
【0032】しかしながら、露光・現像条件の安定性の
問題、焼成後の耐熱性の問題、スループットの問題、紫
外線露光での下地からの光反射による定在波発生の問題
などと課題が多く、多層配線形成の量産適用には未だ不
十分な技術であった。更に詳しくは、加湿処理時に露光
部のシラノール化反応が進むことが望ましいが、未露光
部が大気時間中に雰囲気中の水分によってシラノール化
してしまうことが課題であり、さらにシラノール化が不
十分である場合には最終的に得られる膜からNH成分が
脱ガスとして発生し、耐熱性を劣化させる原因となって
いた。
【0033】上記の課題に対して、従来例5として示し
た、特願2000−367264号等での公知の技術で
は、ポリシラザンを用いた多層配線構造およびその製造
方法の技術に関して、加湿・加熱処理といった工程を備
えることで微細な配線パターンの形成を可能とし、更に
は、実用的なCu配線との組み合わせた構造と製造方法
を備えることで、半導体装置の量産において必要と思わ
れる課題を克服できる技術が提案されている。
【0034】しかし、従来例4および従来例5などで説
明した感光性材料を用いた上記技術を、デュアルダマシ
ン配線構造の形成に適用しようとすると以下に説明する
ような問題を有していた。
【0035】第1に、第1の感光性絶縁膜に形成された
先行ホールである第1ビアホールを被覆するように第2
の感光性絶縁膜が形成され、この第2の感光性絶縁膜に
配線溝と第2ビアホールが形成される、いわゆる、2層
の感光性絶縁膜を用いたデュアルダマシン配線構造の形
成において、配線溝と第2ビアホールを同時に形成する
際、ミスアライメントが生じた場合に、第2ビアホール
の口径寸法が所望の値よりも小さくなるという課題を有
していた。ここで、第1の感光性絶縁膜に形成されるビ
アホールを先行ホールあるいは第1ビアホールといい、
上記第1ビアホールを通し更に第2の感光性層間絶縁膜
に形成され、最終的に配線層間のビアプラグが形成され
ることになるビアホールを第2ビアホールという。
【0036】上記の問題について図21を用いて 、正
常アライメント時(図21(a))、ミスアライメント
時(図21(b))をそれぞれ比較して詳細に説明す
る。
【0037】図21(a)、(b)に示すように、絶縁
性バリア膜501上に層間絶縁膜502が形成され、層
間絶縁膜502に、上述した従来の技術により下層ダマ
シン配線503,503aが形成されている。更に、全
面に絶縁性バリア膜504が形成されている。
【0038】そして、例えば感光性ポリシラザンから成
る第1の感光性絶縁膜505に、従来例4,5で説明し
たのと同様にして第1ビアホール506,506aが形
成され、更に全面に第2の感光性絶縁膜507が形成さ
れる。この第2の感光性絶縁膜507の第1ビアホール
506上に配線溝508が形成され、第1ビアホール5
06a上には第2ビアホール509が形成される。
【0039】ミスアライメントが生じた場合(図21
(b))には、第1ビアホールと第2ビアホールの口径
寸法が同一であると、図21(b)に示すように第2の
感光性絶縁膜507が第1の感光性絶縁膜505で形成
される第1ビアホール506aの側壁に形成され、図に
示すように第2ビアホールの口径細りが生じ、設計値よ
りも実際のビアホール口径が小さくなるという問題が発
生する。そして、第2ビアホールの接続断面積が減少
し、抵抗増大、電流密度の増大を招き、それに伴う配線
信頼性の低下が生じ、デバイス特性および品質保証に劣
化を招く致命的な問題となっていた。
【0040】第2には、ドライエッチング技術を用いな
いでフォトリソグラフィ法の露光・現像のみでパターニ
ングする場合には、微細なパターンを形成することが困
難であった。これについて図22を参照して説明する。
【0041】図22(a)に示すように、絶縁性バリア
膜601上に層間絶縁膜602が形成され、層間絶縁膜
602に、上述した従来の技術により下層ダマシン配線
603が形成される。そして、全面に絶縁性バリア膜6
04が形成され、絶縁性バリア膜604上に感光性絶縁
膜605が形成される。
【0042】そして、図22(b)に示すように、露光
・現像のフォトリソグラフィ法のみによるパターニング
で感光性絶縁膜605にビアホール606が形成され、
図22(c)に示すように硬化処理が施されて、ビアホ
ール用絶縁膜607が形成される。しかし、紫外線を用
いて露光を行った場合、下地にある下層ダマシン配線溝
603のCu膜からの反射により多重干渉が生じ、定在
波がそのままビアホール606側壁に転写され、定在波
パターン608が形成される。この定在波の問題は、感
光性絶縁膜にビアホールを形成する場合に限定されず、
配線溝のパターンを形成する場合にも同様に生じる。こ
のために、微細パターンの形成や配線材の埋め込み、配
線性能、配線信頼性に課題を有していた。
【0043】従来例5では側壁に形成される定在波に関
する対策として、感光性ポリシラザンの上部に水溶性の
反射防止膜を塗布することで反射の効果を低減する方法
が提案されているものの、その効果としては不十分であ
った。
【0044】第3に、第1の感光性絶縁膜に形成された
第1ビアホール上に第2の感光性絶縁膜を形成し、この
第2の感光性絶縁膜に配線溝とビアホールを同時にパタ
ーニング形成する、いわゆるデュアルダマシン配線構造
の形成工程において、スピン塗布法で形成される第2の
感光性絶縁膜の膜厚が、第1ビアホールの粗密によって
変動するため、所望の高さを有する溝配線の形成が困難
であった。
【0045】上述したような理由から、半導体装置製品
のデュアルダマシン配線構造の形成に感光性絶縁膜を導
入することは容易ではなく、配線の性能と信頼性を向上
させるためには、新たな配線形成工程あるいは配線構造
が必要であり、感光性絶縁膜を用いる技術を最大限に活
用できる方法が要求されていた。
【0046】本発明の主目的は、上述したような問題を
解決し、感光性絶縁膜を用いたダマシン配線構造の形成
を容易にし量産適用ができるようにすることにある。ま
た、本発明の他の目的は、微細構造、高い性能、高い信
頼性を有する多層配線構造の製造を容易にすることであ
る。
【0047】
【課題を解決するための手段】このために本発明では、
半導体基板上の絶縁膜に形成される溝配線の構造におい
て、一配線層内で最小線幅となる溝配線は、前記最小線
幅値と同じ口径値のビアホールを通して下層配線に接続
され、同配線層内で最小線幅以上となる溝配線は、前記
最小線幅値より大きな口径値のビアホールで下層配線に
接続される。
【0048】あるいは、本発明の配線構造では、半導体
基板上の絶縁膜に形成される溝配線の構造において、下
層配線上に形成される感光性絶縁膜にフォトリソグラフ
ィ法でパターン転写された配線溝あるいはビアホールが
形成されている。
【0049】あるいは、本発明の配線構造では、半導体
基板上の絶縁膜に形成される溝配線の構造において、下
層配線上に第1のビアホールを有する第1の絶縁膜が形
成され、前記第1のビアホールの上部に位置する領域に
配線溝あるいは第2のビアホールを有する第2の絶縁膜
が形成され、前記第1のビアホール口径は第2のビアホ
ール口径より大きくなるように設定されている。
【0050】そして、前記絶縁膜、前記第1の絶縁膜あ
るいは第2の絶縁膜は電子線もしくは紫外光に対して感
光特性を有する絶縁材料から形成される。ここで、前記
感光性絶縁膜あるいは感光特性を有する絶縁材料は、ポ
リシラザンを主成分とした基質から成る。
【0051】また、本発明の配線構造では、前記感光性
絶縁膜、感光性を有する前記絶縁膜、前記第1の絶縁膜
あるいは第2の絶縁膜の下層部には、反射防止膜が形成
されている。そして、前記感光性絶縁膜、前記絶縁膜、
前記第1の絶縁膜あるいは第2の絶縁膜にフォトリソグ
ラフィ法でパターン転写する露光波長をλ、前記反射防
止膜の屈折率をn、正整数をmとして、反射防止膜は、
その膜厚dが、d=mλ/2nを満たすように形成され
ている。
【0052】ここで、前項反射防止膜は、ジビニルシロ
キサンベンゾシクロブテンあるいはその誘導体を骨格と
する有機高分子絶縁膜である。そして、前項ジビニルシ
ロキサンベンゾシクロブテンあるいはその誘導体を骨格
とする有機高分子絶縁膜は、プラズマ重合法にて作製さ
れる。
【0053】また、本発明の配線構造の製造方法では、
半導体素子が形成された半導体基板上の絶縁膜に設けら
れた配線溝およびビアホールに、導電体配線材を充填し
て形成する溝配線および接続プラグを有する配線構造の
形成において、下層配線の最小配線幅よりも口径の大き
い第1の絶縁膜に設けた先行ホール上に、電子線もしく
は紫外線に対して感光性を有する第2の絶縁膜を塗布形
成し、前記第2の絶縁膜にフォトリソグラフィ法で配線
溝およびビアホールを同時にパターニング形成する。こ
こで、前記フォトリソグラフィ法の露光によるパターン
転写において、前記露光の目合わせを前記先行ホールで
はなく前記第1の絶縁膜下に形成している下層配線に対
して行う。そして、前記先行ホールの寸法は、前記配線
溝幅あるいはビアホール寸法に前記フォトリソグラフィ
法での露光の目合わせ最大ズレ量の2倍だけ加えた値と
なっている。
【0054】あるいは、本発明の配線構造の製造方法で
は、前記導電体配線材がCuを含んでおり、前記Cuと
前記第2の絶縁膜とを同時に化学機械研磨することで、
前記第2の絶縁膜の膜厚を調整し溝配線の厚さを制御す
る。
【0055】本発明により、感光性の絶縁材料を用いた
デュアルダマシン配線構造が容易に形成できるようにな
り、量産製造に十分に適用できるようになる。そして、
微細構造、高い性能、高い信頼性を有する多層配線構造
の製造が容易になる。
【0056】上述した(多層)配線構造および配線構造
の形成方法からなる本発明を適用することで、以下のよ
うに技術の改善がなされる。
【0057】(1)先行ホール径を、下(上)層配線の
最小配線幅よりも大きくしておくことで、ミスアライメ
ント時のビアホール口径の細りを回避し、ビアプラグを
介した十分な配線間の接続ができるようになる。(2)
太幅配線を接続するビアホールは大きくし、最小幅の配
線を接続するビアホールは小さくして、大電流が流れる
配線に対して接続ビアプラグの断面積を大きくすること
で、電流密度増大を効果的に軽減し、大電流の流れない
微細配線に関しては最小配線ピッチにて微細なビアプラ
グ接続が得られるようになる。(3)上層配線のアライ
メントを直下の先行ホールではなく、下層配線に合わせ
ることで、ミスアライメント時にも十分な配線間の接続
が得られるようになる。(4)感光性絶縁膜の下層に、
紫外線反射防止機能を有する絶縁膜を備えることで、反
射によって形成される配線溝側壁あるいはビアホール側
壁の定在波を低減し、平滑な側壁を得て微細で均質なパ
ターンを形成できるようになる。(5)Cu膜−CMP
によって配線溝以外の余剰なCu膜を除去するが、この
時、感光性絶縁膜とCu膜、および導電性バリア膜を適
切に研磨することで、下層の先行ホールの粗密パターン
依存性によってばらついていた感光性絶縁膜で形成され
る配線の膜厚を均一に制御することできるようになる。
【0058】
【発明の実施の形態】[実施形態1]:デュアルダマシ
ン配線(DDI)形成工程でのミスアライメント対策。
【0059】本発明の第1の実施の形態について図1乃
至図4に基づいて説明する。ここで、図1と図2はデュ
アルダマシン配線構造の製造工程順の断面図であり、図
3と図4は、下層配線、上層配線、およびこれらを接続
するためのビアホールの平面図である。
【0060】下層配線上に接続するデュアルダマシン配
線構造の形成に感光性絶縁膜を適用する形態において、
予め先行ホールである第1ビアホールの口径を下層配線
幅の最小寸法よりも大きく(以下、拡大サイズともい
う)しておくことで、設計値通りのビアホールを形成す
る本発明の方法について、従来例と比較しながら図面を
参照して詳細に説明する。
【0061】図1(a)に示すように、絶縁性バリア膜
1上に層間絶縁膜2が形成され、層間絶縁膜2に、上述
した従来の技術により下層配線3,3aが形成される。
そして、全面に絶縁性バリア膜4が形成される。ここ
で、層間絶縁膜2は紫外線感応しない絶縁膜から形成さ
れており、例えばSiO2 膜、HSQ(ハイドロゲンシ
ルセスキオキサン(Hydrogen Silsesquioxane))膜、M
SQ(メチルシルセスキオキサン(Methyl Silsesquioxa
ne))膜、BCB(ジビニルシロキサンビスベンゾシク
ロブテン)膜あるいは芳香族を含む有機ポリマー膜など
でよく、下層配線を構成する配線材は、Cu、Ag、A
l、Ni、Co、W、Si、Ti、Taおよびこれらの
化合物などでよい。そして、絶縁性バリア膜4は、BC
B、SiC,SiN、SiCN、SiOCもしくはそれ
らに有機物を含んだ絶縁薄膜でもよい。
【0062】そして、例えば感光性ポリシラザンから成
る第1の感光性絶縁膜5をスピン塗布法を用いて膜厚
0.4μm程度に塗布する。
【0063】次に、図1(b)に示すように、露光・現
像のフォトリソグラフィ法のみにより、先行ホールとし
て第1ビアホール6のパターニングを行う。ここで、所
望の現像特性を得るために露光後であって現像前に加湿
と加熱同時処理を行う。加湿と加熱同時処理の条件は、
膜厚や溶剤、露光量、(遠)紫外線の波長などにもよる
が、湿度は20%〜100%、温度は室温〜90℃の範
囲で処理することが必要である。特に50%〜80%、
室温〜80℃の条件が好ましい。
【0064】このとき、先行ホールである第1ビアホー
ル6の露光寸法を下層配線3aの最小幅よりも予め大き
く形成しておくことが重要である。
【0065】そして、ウェハの全面に紫外線照射を4分
程度行い、感光性を消失させた後、硬化処理として40
0℃で30分加熱して、図1(c)に示すように第1の
感光性絶縁膜5をビアホール用絶縁膜7に変換する。
【0066】次に、図2(a)に示すように、感光性が
消失し第1ビアホールの形成されたビアホール用絶縁膜
7上に、スピン塗布法によって再び感光性ポリシラザン
から成る第2の感光性絶縁膜8を塗布形成する。
【0067】そして、上述したのと同様な(遠)紫外線
フォトリソグラフィ等の露光・現像により配線溝9と第
2ビアホール10のパターニングを行う。この時、第1
ビアホール6を有するビアホール用絶縁膜7は、既に感
光性を消失しているため、上記の露光処理による影響は
全く受けない。また、この時の現像液はアルカリ水溶性
の現像液TMAHを用いるが、第1ビアホール6は硬化
処理を受けているため、現像処理による影響は全く受け
ない。
【0068】続いて、図2(c)に示すように、加湿処
理、加熱処理を行うことで、配線溝9と第2ビアホール
10を有し感光性を消失した配線溝用絶縁膜11に変換
させる。
【0069】このとき、配線溝9幅が開口してある第1
ビアホール6口径よりも大きい場合には、第1ビアホー
ル6がそのまま露出する。そして、配線溝9下のビアホ
ールは、第1の感光性絶縁膜5に予め拡大サイズに形成
した第1ビアホール6から成る。
【0070】これに対して、第2ビアホール10口径は
第1ビアホール6口径より小さく設計されるために、図
2(c)に示すように第2の感光性絶縁膜8が第1ビア
ホール6の側壁にも形成され、大きめに設計される第1
ビアホール6口径は縮小され必要な口径寸法になる。
【0071】以下、図示しないが、公知のRIE法で第
1ビアホール底の絶縁性バリア膜4を選択的にエッチン
グ除去し、公知の方法で上記ビアホールと配線溝の側壁
に導電性バリア膜を形成し、ビアホールと配線溝内にC
u膜を充填して、デュアルダマシン配線を形成する。
【0072】以上の製造工程では、第2の感光性絶縁膜
5に配線溝と第2ビアホールを形成する場合について説
明した。ここで、第2ビアホール10を形成する代わり
に、配線溝9より幅寸法の小さな配線溝を形成してもよ
い。
【0073】次に、上述した本発明において、下層配線
の最小寸法幅よりも第1ビアホール口径を大きく拡大サ
イズに形成する効果について詳細に説明する。
【0074】初めに、具体的な設計寸法で試算する。所
望の下層配線の最小配線ピッチ:X(μm)、最小配線
幅:X/2(μm)、ビアホール口径:X/2(μm)
である場合(通常サイズ)に、アライメント時の許容最
大ズレ量を最小配線幅のa%とすると、形成する拡大サ
イズの第1ビアホール口径(Y)は、Y=X/2(μ
m)×(2a/100+1)で表される。例えば、所望
の下層配線の最小配線ピッチが0.2μm、最小配線幅
が0.1μm、ビアホール口径が0.1μmである場合
に、アライメント時の許容最大ズレ量を最小配線幅の3
0%とすると、拡大形成する第1ビアホール口径は上式
より0.16μmとなる。
【0075】続いて、図3および図4を用いて更に詳細
に説明する。
【0076】図3、図4はいずれも2層の配線構造の平
面図であり、下層配線と上層配線とのビアホール接続に
ついて示したものである。ここで、図3は、従来の方法
での上述したビアホール口径:X/2(μm)で接続す
る場合であり、図4は、上述の拡大形成する第1ビアホ
ール口径:Y(μm)で接続する場合である。
【0077】図3、図4に示すように、下層配線21が
配線ピッチXで形成され、その上層に配線幅の大きな上
層配線22、配線幅の小さな上層配線23が形成され
る。そして、図3においては、配線幅寸法がX/2とな
る下層配線21幅と同じ口径寸法X/2の第1ビアホー
ル24を通して、下層配線21と上層配線22,23が
それぞれ接続される。
【0078】これに対して、本発明の図4においては、
拡大サイズの第1ビアホール25すなわち先行ホールを
通して、下層配線21と上層配線22,23がそれぞれ
接続される。このために、図1、図2で説明したような
ミスアライメントによる第1ビアホール口径細りは回避
され、良好な配線材の埋め込み特性と低抵抗な接続を得
ることができる。
【0079】更に、配線幅の大きな上層配線22におい
ては拡大サイズの第1ビアホール25での接続となり、
配線幅の小さな上層配線23においては、図2(c)で
説明した縮小した第2ビアホールでの接続と同様にな
る。このようにして、配線幅の大きな上層配線22の電
流値の上昇に対応してビアホールの数を増やすことなく
自動的にビアホール断面積を拡大し接続抵抗を低減する
ことができる。
【0080】この時、ビアホールでの接続断面積は上層
配線と下層配線とのミスアライメント量に依存するた
め、上層配線の露光アライメントを直下の第1ビアホー
ルではなく、下層配線に合わせることで、接続断面積を
確保することも有効である。
【0081】かかる工程により、露光のミスアライメン
ト時にビアホール口径が細ることなく、必要とするビア
ホール口径を有する配線接続のビアプラグを得て、しか
も良好な下層配線と上層配線との接合を得ることができ
るようになる。
【0082】本発明において第1ビアホールを拡大サイ
ズにしても、第1ビアホールはフォトリソグラフィ法の
みでパターニング形成され、ドライエッチングは用いな
いために、下層にある絶縁性バリア膜4および層間絶縁
膜2のエッチングの心配は全く無い。また、上述した第
2ビアホール10を形成する代わりに、配線溝9より幅
寸法の小さな配線溝を形成する場合でも、配線溝は第2
の感光性絶縁膜8のみにフォトリソグラフィ法でパター
ニング形成されるために、従来の技術に比べてデュアル
ダマシン配線の工程は非常に簡単になる。
【0083】上記実施形態1では、第1の感光性絶縁膜
5を通常の感光性の無い絶縁膜にし、先行ホールである
第1ビアホールを公知のホトリソグラフィ技術とドライ
エッチング技術とでパターニング形成してもよい。但
し、この場合には、絶縁性バリア膜4がエッチングスト
ッパーとして機能するように絶縁膜材料を選択すること
が必要になる。
【0084】[実施形態2]:反射防止効果を有する絶
縁性バリア膜。
【0085】第2の実施の形態について図5に基づいて
説明する。図5は、ダマシン配線構造の一部の製造工程
順の断面図である。
【0086】図5(a)に示すように、絶縁性バリア膜
31上に層間絶縁膜32を形成し、この層間絶縁膜32
に形成した配線溝内に導電性バリア膜33、配線材のC
u膜34から形成される下層配線部を形成する。
【0087】そして、下層配線部を被覆するように絶縁
性の反射防止膜35を成膜する。更に、図5(b)に示
すように、反射防止膜35上に膜厚0.4μm程度の感
光性絶縁膜36を塗布形成する。ここで、層間絶縁膜3
2は(遠)紫外線感光性の無い絶縁膜、例えばSiO2
膜、HSQ膜、MSQ膜、等でよい。また、感光性絶縁
膜36は感光性ポリシラザン等の感光性を有する絶縁膜
である。
【0088】上記の塗布形成後にエッジ・バックリンス
を、例えばPGMEA/PGME(プロピレングリコー
ルモノメチルエーテルアセテート/プロピレングリコー
ルモノメチルエーテル)などを用いて行う。次に溶媒を
蒸発させるため、40℃〜150℃の範囲で加熱処理を
行うことが望ましく、低温では下地との密着性が不十分
であり、温度が高すぎると感光性が消失するため、添加
している光酸発生材の種類や濃度に応じて調節する必要
がある。
【0089】本発明では、上述した反射防止膜35は、
低屈折率であり、(遠)紫外線露光における反射を最大
限抑えるように、最適な屈折率と厚さとを有する絶縁層
となるようにする。これに対して、従来の技術では、反
射防止膜はシリコン窒化膜のような無機絶縁膜が使用さ
れていた。
【0090】本発明の上記反射防止膜35の最適な膜厚
は、反射防止膜の屈折率と露光波長とに依存し、(1)
式によって導き出すことが可能である。すなわち、反射
防止膜35の膜厚をd、その屈折率をnとし、露光波長
をλとすると、
【0091】
【数1】
【0092】ここで、mは正整数である。
【0093】例えば、ArF(λ=193nm)にて露
光する場合には、塗布直後の感光性絶縁膜34の屈折率
の屈折率が1.8とすると、例えばBCB膜から成る反
射防止膜35の屈折率を1.6とし、反射防止膜35の
最適な厚さは50〜70(好ましくは60〜65)nm
になる。なお、反射防止膜の屈折率は1.4〜1.7
(好ましくは1.5〜1.6)が反射防止には最適であ
る。そして、F2 (λ=約158nm)の露光では、反
射防止膜35の最適な厚さは45〜55(好ましくは4
8〜53)nmになる。さらには、KrF(λ=約24
8nm)の露光では、反射防止膜35の最適な厚さは7
0〜80(好ましくは77〜83)nmになる。
【0094】これらのの特性を満たす材料としては、B
CB膜の他にBCB膜の誘導体を骨格とする絶縁膜や、
芳香族ポリマーあるいはその誘導体を骨格とする有機高
分子絶縁膜(SiLK(登録商標)やFlare(登録
商標)等)や、CVD法によって成膜したSiC膜やS
iCN膜、SiOCH膜などを用いることで、反射によ
る定在波を低減し平滑な側壁を有する感光性ポリシラザ
ンからなる配線溝を形成することが可能となる。
【0095】ここで、上述のBCB膜あるいはその誘導
体は、プラズマ重合法で成膜するとよい。この方法を簡
単に説明すると以下のようである。すなわち、平行平板
電極を有する反応室内にHeガスを導入し、430kH
zの低周波電圧と13.56MHzの高周波電圧を印加
してHeプラズマを生成する。そして、このHeプラズ
マ中にジビニルシロキサンビスベンゾシクロブテンモノ
マーを気化させて導入する。ここで、成膜される基板を
加熱しておく。このようにすると、基板表面で重合反応
が進みBCB膜が形成される。ここで、このようなBC
B膜の比誘電率は2.4〜2.7となり、シリコン酸化
膜の比誘電率、約4程度よりも小さな値になる。
【0096】次に、(遠)紫外線フォトリソグラフィ、
好ましくはKrF(λ=約248nm)、ArF(λ=
193nm)、F2 (λ=約158nm)等のエキシマ
レーザーや、高圧水銀灯などの光源などによる露光で、
図5(b)に示すようなビアホール形状の潜像37aを
形成する。露光量は用いる(遠)紫外線の種類や、光酸
発生材の種類や量に大きく依存するが、0.1mJ/cm
2から1000mJ/cm2程度がよい。
【0097】その後、所望の現像特性を得るために加湿
と加熱同時処理を行う。この時の条件は、膜厚や溶剤、
露光量、(遠)紫外線の波長などにもよるが、湿度は2
5%〜100%、温度は室温〜80℃の範囲で処理する
ことが望ましい。特に65%〜95%、30℃〜80℃
の条件が好ましい。
【0098】そして、図5(c)に示すように、露光部
を現像し上記潜像37aを除去し、感光性絶縁膜36に
ビアホール37を形成する。この時、現像液はアルカリ
水溶性の現像液、例えば、TMAHなどを用いる。
【0099】次に、硬化処理として300℃〜400℃
の温度で30分加熱することでメチルシルセスキオキサ
ン化し、図5(d)に示すように、感光性の消失したビ
アホール用絶縁膜38に変換する。
【0100】本発明では、上記のような反射防止膜35
を感光性絶縁膜36下に形成することで、感光性絶縁膜
を用いた際の(遠)紫外線露光における反射による配線
溝側壁の定在波を低減することができる。このようにし
て、微細かつ平滑な側壁を有するビアホール37が形成
できるようになる。そして、N2 、H2 、CH22
混合ガスを用いたRIEでビアホール37底の反射防止
膜35を選択的にエッチング除去する。
【0101】なお、上記の反射防止膜35は、感光性絶
縁膜に配線溝を形成する場合でも同様に適用できる。
【0102】[実施形態3]:MSZ(メチルシルセス
キアザン(Methyl Silsesquiazane)膜、Cu膜の同時C
MP法。
【0103】第3の実施の形態について図6に基づいて
説明する。図6は、デュアルダマシン配線構造の製造工
程順の断面図である。
【0104】図6(a)は、Cuから成るダマシン配線
上に感光性絶縁膜で先行ホール(図1で説明したような
第1ビアホールに相当する)を形成したものであり、層
間絶縁膜41上にダマシン配線の下層配線部42を公知
の方法で形成する。
【0105】そして、図5で説明したように、下層配線
部42表面にBCB膜で反射防止膜44を形成する。更
に、第1の感光性絶縁膜45を形成し、実施形態1で説
明したように多数の第1ビアホール46を形成する。
【0106】次に、図6(b)に示すように、第2の感
光性絶縁膜47を塗布形成し、所定の領域をフォトリソ
グラフィ法のみでパターニングし配線溝48、第2ビア
ホール49を形成する。このとき、第1ビアホール46
の粗密の程度によって半導体チップ面内で第2の感光性
絶縁膜47の膜厚がばらつく。そして、ウェハの全面に
紫外線照射を4分程度行い、第2の感光性絶縁膜47の
感光性を消失させ、図6(c)に示すような配線溝用絶
縁膜50に変換させる。更に、硬化処理として加熱を行
う。
【0107】次に、N2 、H2 、CH22 の混合ガス
を用いたRIEで反射防止膜44を選択的にエッチング
除去し、下層配線部との接続部を開口した後、図6
(c)に示すように、導電性バリア膜51およびCu膜
52を順次に堆積させる。
【0108】そして、CMP法によって配線溝48およ
び第2ビアホール49以外の余剰なCu膜を除去する。
本発明の特徴は、この時、膜厚のバラツキを有する第2
感光性絶縁膜47から形成された配線溝用絶縁膜50
と、Cu膜52および導電性バリア膜51を適切に研磨
することで、図6(d)に示すように、上述した先行ホ
ールの粗密のパターン依存性によって生じていたバラツ
キを有する第2の感光性絶縁膜の膜厚を均一に制御する
ことが可能となる。
【0109】このようにして、表面が平坦化したデュア
ルダマシン配線構造の上層配線部53が形成される。そ
して、この平坦化した表面に絶縁性バリア膜54を形成
することになる。
【0110】かかる工程により、予め形成されている先
行ホール上に感光性絶縁膜を塗布した際生じる膜厚の分
布を改善し、CMP法によって配線の高さのばらつきを
低減することができることを確認している。
【0111】
【実施例】[実施例1]:感光性MSZのみを用いたD
DI。
【0112】次に、下層配線部が形成されている上層部
にダマシン配線法を用いて、多層配線を形成する実施例
を示す。
【0113】図7(a)に示すように、絶縁性バリア膜
61、層間絶縁膜62、Cu膜63からなる配線材、導
電性バリア膜64から形成された下層配線部の上部に、
反射防止膜65と第1の感光性絶縁膜66を形成する。
ここで、第1の感光性絶縁膜66は対紫外線感光特性を
有する絶縁膜から形成されており、導電性バリア膜64
は、例えばTa/TaNの積層バリア膜からなる。そし
て、反射防止膜65は、絶縁性バリア膜兼反射防止膜効
果を有するBCB膜にて形成されている。
【0114】なお、図7(a)の下層配線部において
は、例えば層間絶縁膜62はSiO2、HSQ、MS
Q、BCBあるいは芳香族を含む有機ポリマーなどでも
よく、配線材は、Cuの他にAg,Al、Ni、Co、
W、Si、Ti、Taおよびそれらの化合物などでもよ
く、反射防止膜65は、BCB、SiC,SiN、Si
CN、SiOCもしくはそれらに有機物を含んだものな
どでもよい。
【0115】第1の感光性絶縁膜66は感光性を有する
ポリシラザンがスピン塗布されたものでその膜厚は0.
4μm程度である。この場合に、塗布後にエッジ・バッ
クリンスを、例えばPGMEA/PGMEなどを用いて
行う。次に溶媒を蒸発させるため、60℃〜120℃の
範囲で加熱処理を行うが、60℃より低温では下地との
密着性が不十分であり、温度が高すぎると感光性が消失
するため、添加している光酸発生材の種類や濃度に応じ
て調節する必要がある。
【0116】次に、(遠)紫外線リソグラフィ工程にお
いて、好ましくはKrF、ArF、F2 等のエキシマレ
ーザーや、高圧水銀灯などの光源などによるパターン転
写を行い、その後所望の現像特性を得るために加湿と加
熱同時処理を25℃、80%の条件にて行う。この時、
露光時の反射により生じる定在波は下層の反射防止膜6
5の効果によって低減されることを確認している。
【0117】そして、上記露光部を現像し、図7(b)
に示すように、第1の感光性絶縁膜66に第1ビアホー
ル68をパターニングする。この時、現像液はアルカリ
水溶性の現像液、例えば、TMAHなどを用いる。次
に、ウェハの全面に紫外線照射を4分程度行い、感光性
を消失させた後、硬化処理として300℃〜400℃の
温度で30分加熱することで、メチルセルセスキオキサ
ンからなるビアホール用絶縁膜67を得る。ここで、ビ
アホール用絶縁膜67には、実施形態1で説明した先行
ホールとなる第1ビアホール68が形成される。
【0118】次に、図7(c)に示すように、第1ビア
ホール68を有するビアホール用絶縁膜67上に、スピ
ン塗布法によって第2の感光性絶縁膜69を形成する。
そして、前述の温度範囲にて露光前の加熱処理を行い、
続いてArFエキシマレーザーを用いたフォトリソグラ
フィ工程でパターン転写を行い、その後25℃、80%
での加湿加熱同時処理を1分間程度に行う。
【0119】次に、露光部を現像し、加湿処理、加熱処
理を前述の条件で行うことで、図8(a)に示すよう
に、先行ホールである第1ビアホールを有する第1の感
光性絶縁膜67上の第2の感光性絶縁膜69に配線溝7
0、第2ビアホール71を形成する。そして、上述した
ように第2の感光性絶縁膜69に硬化処理を施し、図8
(b)に示すように配線溝用絶縁膜72を形成すること
になる。
【0120】上記のフォトリソグラフィ工程でのパター
ン転写では、配線溝70は、第1ビアホール68のパタ
ーンでなく、導電性バリア膜63、Cu膜64から形成
された下層配線に位置合わせすることが重要である。な
お、上記現像での現像液はアルカリ水溶性の現像液TM
AHを用いるが、第1ビアホール68は硬化処理を行っ
ているため、現像処理による影響は全く受けない。
【0121】このとき、例えば所望の配線パターンが、
最小配線ピッチが0.2μm、最小配線幅が0.1μ
m、ビアホール口径が0.1μmである場合に、先行ホ
ールである第1ビアホール68の口径を最小配線幅より
大きい、例えば0.16μmの拡大ビアホールとしてお
くことで、0〜0.06μmのミスアライメントが生じ
た場合にも、良好なビア接続を得ることができる。
【0122】また、第1および第2の感光性絶縁膜に
は、同種類の感光性ポリシラザンからなる絶縁膜を用い
ることで、良好な密着性を確保することができる。
【0123】次に、図8(c)に示すように、RIE法
によるドライエッチングでビアホール底の反射防止膜6
5を選択的に除去し、導電性バリア膜とCu膜の堆積、
CMP法による研磨を施す。このようにして、下層配線
に接続するデュアルダマシン配線73、ビアプラグ74
を第2の感光性絶縁膜から形成された配線溝用絶縁膜7
2に設ける。
【0124】この実施例では、MSQ膜から成る下地の
層間絶縁膜62表面をCMP法で適切に研磨し平坦化す
ることで、先行ホールである第1ビアホール68パター
ンの粗密により発生する感光性絶縁膜66および69の
膜厚を揃えることが可能となる。
【0125】上述したような工程により、露光のミスア
ライメント時にビアホール口径が細ることなく、所望の
ビアホール口径を維持し、且つ、良好な下層配線とビア
プラグの接合を得ることができるようになる。
【0126】なお、露光には(遠)紫外線光を用いてい
るが、この全て、もしくは一部を電子線で置き換えて行
うことも可能である。
【0127】[実施例2]:感光性MSZでエッチング
を使ってDDI。
【0128】実施例2では、実施例1の方法において、
第1の感光性絶縁膜66の代わりに感光性の無い低誘電
率膜を用い、CMP法で上記低誘電率絶縁膜の表面を平
坦化する場合について示す。
【0129】図9(a)は、図7(a)と同様に、絶縁
性バリア膜81、層間絶縁膜82、導電性バリア膜8
3、配線材のCu膜84から形成された下層配線部を形
成する。更に、下層配線部を被覆するように絶縁性バリ
ア膜85と膜厚0.6μm程度の低誘電率膜86を積層
して形成する。
【0130】ここで、有機系の低誘電率膜には、有機ポ
リシラザン、BCB、ポリイミド、プラズマCFポリマ
ー、プラズマCHポリマー、SiLK(登録商標)、パ
リレンN(登録商標)、パリレンAF4(登録商標)、
ポリナフタレンNがある。
【0131】また、その他の低誘電率膜には、ALCA
TM(登録商標)膜のような多孔性の有機シリカ膜の他
に、シルセスキオキサン類の絶縁膜、あるいは、Si−
H結合、Si−CH3 結合、Si−F結合のうち少なく
とも1つの結合を含むシリカ膜で形成してもよい。な
お、これらの絶縁膜は多孔性を有していてもよい。ここ
で、シルセスキオキサン類の絶縁膜は、Si−Oベース
の誘電体膜であり、そのような絶縁膜としては、MSQ
膜の他にシルセスキオキサン類であるHSQ、メチレー
テッドハイドロゲンシルセスキオキサン(Methylated H
ydrogen Silsesquioxane)あるいはフルオリネーテッド
シルセスキオキサン(Furuorinated Silsesquioxane)
のような低誘電率の絶縁膜がある。
【0132】次に、図9(b)に示すように、通常のフ
ォトリソグラフィ技術で形成するレジストマスクをエッ
チングマスクにしたドライエッチングで、上記低誘電率
膜86の所定の領域に先行ホールである第1ビアホール
87を形成する。ここで、実施例1と同様に、あらかじ
め第1ビアホール87の口径を、配線溝の最小設計寸法
よりも大きい拡大ビアホールとしておくことで、ミスア
ライメントによるビア径の細りを回避することができ
る。
【0133】次に、この第1ビアホール87を有する低
誘電率膜86上に、スピン塗布法によって感光性MSZ
を塗布し感光性絶縁膜88を形成する。そして、前述の
温度範囲にて露光前の加熱処理を行い、続いてKrFエ
キシマレーザーにてパターン転写を行い、露光部を現像
し、図10(a)に示すように、第1ビアホール87直
上の感光性絶縁膜88に配線溝89を形成する。そし
て、感光性絶縁膜88に硬化処理を施し、図10(b)
に示すように配線溝用絶縁膜88aを形成することにな
る。
【0134】次に、RIE法によるドライエッチングで
第1ビアホール87底の絶縁性バリア膜85を選択的に
除去し、導電性バリア膜とCu膜の堆積、CMP法によ
る研磨を施す。このようにして、図10(c)に示すよ
うに、下層配線に接続するデュアルダマシン配線90を
形成する。
【0135】このようにして、低誘電率膜を層間絶縁膜
に用いた多層配線構造を形成できるようになる。この場
合も、露光のミスアライメント時にビアホール口径が細
ることなく、所望のビアホール口径を維持し、且つ、良
好な下層配線とビアプラグの接合を得ることができるよ
うになる。
【0136】[実施例3]:感光性MSZを用いた多層
配線構造の形成。
【0137】図11では、6層のCu膜/低誘電率膜の
多層配線構造を形成した例である。図11に示すよう
に、シリコン基板表面にMOSFET91を形成し、そ
の上部に層間絶縁膜92をシリコン酸化膜等で形成す
る。そして、上記MOSFET91のソース・ドレイン
拡散層に接続するコンタクトプラグ93を形成する。
【0138】そして、上述した実施形態1乃至3に示し
た技術を駆使して、第1層配線部94、第2層配線部9
5、第3層配線部96、第4層配線部97、第5層配線
部98、第6層配線部99を順次に形成していく。
【0139】ここで、第1層配線部94、第2層配線部
95、第3層配線部96には層間絶縁膜に低誘電率膜を
用いている。これらの低誘電率膜の比誘電率は2.0以
下となる、例えば、芳香族系のポーラス有機ポリマー、
あるいは有機シロキサン系のポーラス膜を用いることで
配線容量の低減を行っている。なお、第1層配線部94
ではEB露光を用い微細なパターニンを行い、第2層お
よび第3層配線部95,96には(遠)紫外線露光を用
いたパターニングを行う。
【0140】そして、第4層配線部97と第5層配線部
98では、感光性MSZを用いて感光性絶縁膜を形成
し、配線工程数の削減を行った。ここで、感光性ポリシ
ラザンから形成される層間絶縁膜の比誘電率は2.7程
度になる。このように、第4層および第5層配線部には
(遠)紫外線の露光・現像を用いたパターニングを行う
ことで、配線工程、プロセスコストを低減した。
【0141】そして、最上層となる第6層配線部99上
にはシリコン酸化膜を用いることで、多層配線構造の全
体の強度を確保することができる。多層配線構造におい
て、感光性ポリシラザンを選択的に層間絶縁膜として適
用することで、配線性能を高性能化するとともに、配線
形成の製造コスト、作業時間、スループットを総合的に
向上させることができる。
【0142】なお、本発明は上記の実施の形態(あるい
は実施例)に限定されず、本発明の技術思想の範囲内に
おいて、実施の形態が適宜変更され得る。
【0143】
【発明の効果】以上説明したように、本発明によれば、
低誘電率膜を層間絶縁膜に用いた多層配線構造におい
て、対紫外線感光特性を有する層間絶縁膜すなわち感光
性絶縁膜を有効に用いることで、配線溝あるいはビアホ
ール形成のための層間絶縁膜のドライエッチング工程や
レジストマスクのアッシング工程は不要になる。
【0144】そして、(デュアル)ダマシン配線を多層
化しても、層間絶縁膜の反りあるいはクラックの発生は
大幅に低減する。このようにして微細で高品質の多層配
線が形成できるようになる。
【0145】また、感光性絶縁膜を用いたデュアルダマ
シン配線の形成技術を容易にすることで、配線間の低寄
生容量化と、配線工程の簡略化、製造コストの低減化を
同時に達成すると共に量産適用を可能にすることができ
るようになる。
【図面の簡単な説明】
【図1】本発明の第1の実施の形態を説明するための配
線構造の製造工程順の断面図である。
【図2】上記製造工程の続きを示す製造工程順の断面図
である。
【図3】本発明の第1の実施の形態を説明するための配
線構造の平面図である。
【図4】本発明の第1の実施の形態を説明するための配
線構造の平面図である。
【図5】本発明の第2の実施の形態を説明するためのビ
アホールの製造工程順の断面図である。
【図6】本発明の第3の実施の形態の多層配線構造の製
造工程順の断面図である。
【図7】本発明の実施例を説明するための配線構造の製
造工程順の断面図である。
【図8】上記製造工程の続きを示す製造工程順の断面図
である。
【図9】本発明の別の実施例を説明するための配線構造
の製造工程順の断面図である。
【図10】上記製造工程の続きを示す製造工程順の断面
図である。
【図11】本発明の更に別の実施例を説明するための多
層配線構造の断面図である。
【図12】従来の技術を説明するための従来例1での配
線構造の製造工程順の断面図である。
【図13】上記製造工程の続きを示す製造工程順の断面
図である。
【図14】従来の技術を説明するための従来例2での配
線構造の製造工程順の断面図である。
【図15】上記製造工程の続きを示す製造工程順の断面
図である。
【図16】上記製造工程の続きを示す製造工程順の断面
図である。
【図17】従来の技術を説明するための従来例3での配
線構造の製造工程順の断面図である。
【図18】上記製造工程の続きを示す製造工程順の断面
図である。
【図19】従来の技術を説明するための従来例5での配
線構造の製造工程順の断面図である。
【図20】上記製造工程の続きを示す製造工程順の断面
図である。
【図21】従来の技術の課題を説明するための配線構造
の断面図である。
【図22】従来の技術の別の課題を説明するための配線
構造の製造工程順の断面図である。
【符号の説明】
1,4,31,54,61,81,85 絶縁性バリ
ア膜 2,32,41,62,82,92 層間絶縁膜 3,3a 下層配線 5,45,66 第1の感光性絶縁膜 6,24,25,46,68 第1ビアホール 7,38,67 ビアホール用絶縁膜 8,47,69 第2の感光性絶縁膜 9,35,48,70,89 配線溝 10,49,71 第2ビアホール 11,36,50,72,88a 配線溝用絶縁膜 21 下層配線 22,23 上層配線 33,51,63,83 導電性バリア膜 34,52,64,84 Cu膜 35,44,65 反射防止膜 36,88 感光性絶縁膜 37 ビアホール 37a 潜像 42 下層配線部 53 上層配線部 73,90 デュアルダマシン配線 74 ビアプラグ 86 低誘電率膜 91 MOSFET 93 コンタクトプラグ 94 第1層配線部 95 第2層配線部 96 第3層配線部 97 第4層配線部 98 第5層配線部 99 第6層配線部
フロントページの続き (72)発明者 小倉 卓 東京都港区芝五丁目7番1号 日本電気株 式会社内 Fターム(参考) 5F033 HH11 JJ01 JJ11 KK03 KK07 KK08 KK11 KK14 KK18 KK19 KK21 KK31 KK32 MM01 MM02 MM08 MM12 MM13 NN06 NN07 QQ01 QQ04 QQ09 QQ13 QQ48 QQ54 QQ74 RR01 RR04 RR05 RR06 RR21 RR22 RR23 RR24 RR25 RR27 RR29 SS11 SS15 SS22 TT04 WW02 XX03 XX09 XX15 XX33 XX34 5F046 DA11 PA00 PA07

Claims (13)

    【特許請求の範囲】
  1. 【請求項1】 半導体基板上の絶縁膜に形成される溝配
    線の構造において、一配線層内で最小線幅となる溝配線
    は、前記最小線幅値と同じ口径値のビアホールを通して
    下層配線に接続され、同配線層内で最小線幅以上となる
    溝配線は、前記最小線幅値より大きな口径値のビアホー
    ルで下層配線に接続されていることを特徴とする配線構
    造。
  2. 【請求項2】 半導体基板上の絶縁膜に形成される溝配
    線の構造において、感光性絶縁膜にフォトリソグラフィ
    法でパターニングされた配線溝あるいはビアホールが形
    成されていることを特徴とする配線構造。
  3. 【請求項3】 半導体基板上の絶縁膜に形成される溝配
    線の構造において、下層配線上に第1のビアホールを有
    する第1の絶縁膜が形成され、前記第1のビアホールの
    上部に位置する領域に配線溝あるいは第2のビアホール
    を有する第2の絶縁膜が形成され、前記第1のビアホー
    ル口径は第2のビアホール口径より大きくなるように設
    定されていることを特徴とする配線構造。
  4. 【請求項4】 前記絶縁膜、前記第1の絶縁膜あるいは
    第2の絶縁膜は電子線もしくは紫外光に対して感光性を
    有する絶縁材料から形成されることを特徴とする請求項
    1または請求項3記載の配線構造。
  5. 【請求項5】 前記感光性絶縁膜あるいは感光性を有す
    る絶縁材料は、ポリシラザンを主成分とした基質からな
    ることを特徴とする請求項2または請求項4記載の配線
    構造。
  6. 【請求項6】 前記感光性絶縁膜、前記絶縁膜、前記第
    1の絶縁膜あるいは第2の絶縁膜の下層部には、反射防
    止膜が形成されていることを特徴とする請求項2、請求
    項4または請求項5記載の配線構造。
  7. 【請求項7】 前記感光性絶縁膜、前記絶縁膜、前記第
    1の絶縁膜あるいは第2の絶縁膜にフォトリソグラフィ
    法でパターン転写する露光波長をλ、前記反射防止膜の
    屈折率をn、正整数をmとして、反射防止膜は、その膜
    厚dが、 d=mλ/2n を満たすように形成されていることを特徴とする請求項
    6記載の配線構造。
  8. 【請求項8】 前項反射防止膜は、ジビニルシロキサン
    ベンゾシクロブテンあるいはその誘導体を骨格とする有
    機高分子絶縁膜であることを特徴とする請求項6または
    請求項7記載の配線構造。
  9. 【請求項9】 前項ジビニルシロキサンベンゾシクロブ
    テンあるいはその誘導体を骨格とする有機高分子絶縁膜
    は、プラズマ重合法にて作製されることを特徴とする請
    求項8記載の配線構造。
  10. 【請求項10】 半導体素子が形成された半導体基板上
    の絶縁膜に設けられた配線溝およびビアホールに、導電
    体配線材を充填して形成する溝配線および接続プラグを
    有する配線構造の形成において、下層配線の最小配線幅
    よりも口径の大きい第1の絶縁膜に設けた先行ホール上
    に、電子線もしくは紫外線に対して感光性を有する第2
    の絶縁膜を塗布形成し、前記第2の絶縁膜にフォトリソ
    グラフィ法で配線溝およびビアホールを同時にパターニ
    ング形成することを特徴とする配線構造の製造方法。
  11. 【請求項11】 前記フォトリソグラフィ法の露光によ
    るパターン転写において、前記露光の目合わせを前記先
    行ホールではなく前記第1の絶縁膜下に形成している下
    層配線に対して行うことを特徴とする請求項10記載の
    配線構造の製造方法。
  12. 【請求項12】 前記先行ホールの寸法は、前記配線溝
    幅あるいはビアホール寸法に前記フォトリソグラフィ法
    での露光の目合わせ最大ズレ量の2倍だけ加えた値であ
    ることを特徴とする請求項10または請求項11記載の
    配線構造の製造方法。
  13. 【請求項13】 前記導電体配線材がCuを含んでお
    り、前記Cuと前記第2の絶縁膜とを同時に化学機械研
    磨することで、前記第2の絶縁膜の膜厚を調整し溝配線
    の厚さを制御することを特徴とする請求項10、請求項
    11または請求項12記載の配線構造の製造方法。
JP2001361482A 2001-11-27 2001-11-27 配線構造およびその製造方法 Pending JP2003163265A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001361482A JP2003163265A (ja) 2001-11-27 2001-11-27 配線構造およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001361482A JP2003163265A (ja) 2001-11-27 2001-11-27 配線構造およびその製造方法

Publications (1)

Publication Number Publication Date
JP2003163265A true JP2003163265A (ja) 2003-06-06

Family

ID=19172134

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001361482A Pending JP2003163265A (ja) 2001-11-27 2001-11-27 配線構造およびその製造方法

Country Status (1)

Country Link
JP (1) JP2003163265A (ja)

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004031918A (ja) * 2002-04-12 2004-01-29 Hitachi Ltd 半導体装置
JP2006019327A (ja) * 2004-06-30 2006-01-19 Fujitsu Ltd 半導体装置
JP2006179515A (ja) * 2004-12-20 2006-07-06 Oki Electric Ind Co Ltd 半導体素子の製造方法、及びエッチング方法
JP2007019187A (ja) * 2005-07-06 2007-01-25 Renesas Technology Corp 半導体集積回路装置および半導体集積回路装置の製造方法
JP2007534175A (ja) * 2004-04-21 2007-11-22 インテル・コーポレーション 感光性誘電体層を分解することによる相互接続構造の形成
US7622808B2 (en) 2003-07-18 2009-11-24 Nec Corporation Semiconductor device and having trench interconnection
US7772700B2 (en) 2002-04-12 2010-08-10 Renesas Technology Corp. Semiconductor device
US8013449B2 (en) 2003-10-15 2011-09-06 Megica Corporation Post passivation interconnection schemes on top of the IC chips
JP2011233864A (ja) * 2010-04-27 2011-11-17 International Business Maschines Corporation 空隙組込みの構造体及び方法
US8710565B2 (en) 2009-06-29 2014-04-29 Hiromitu OSHIMA Semiconductor device and manufacturing method
KR20160134927A (ko) * 2015-05-13 2016-11-24 삼성전자주식회사 반도체 소자의 제조 방법
JP2022082650A (ja) * 2011-01-14 2022-06-02 株式会社半導体エネルギー研究所 半導体装置
JP2023548821A (ja) * 2020-11-20 2023-11-21 メルク パテント ゲゼルシャフト ミット ベシュレンクテル ハフツング 窒化珪素質膜の製造方法
WO2024116264A1 (ja) * 2022-11-29 2024-06-06 日清紡マイクロデバイス株式会社 半導体装置

Cited By (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7772700B2 (en) 2002-04-12 2010-08-10 Renesas Technology Corp. Semiconductor device
JP2004031918A (ja) * 2002-04-12 2004-01-29 Hitachi Ltd 半導体装置
US7986041B2 (en) 2002-04-12 2011-07-26 Renesas Electronics Corporation Semiconductor device
US7622808B2 (en) 2003-07-18 2009-11-24 Nec Corporation Semiconductor device and having trench interconnection
US8013449B2 (en) 2003-10-15 2011-09-06 Megica Corporation Post passivation interconnection schemes on top of the IC chips
JP2007534175A (ja) * 2004-04-21 2007-11-22 インテル・コーポレーション 感光性誘電体層を分解することによる相互接続構造の形成
JP2006019327A (ja) * 2004-06-30 2006-01-19 Fujitsu Ltd 半導体装置
JP2006179515A (ja) * 2004-12-20 2006-07-06 Oki Electric Ind Co Ltd 半導体素子の製造方法、及びエッチング方法
US8581415B2 (en) 2005-07-06 2013-11-12 Renesas Electronics Corporation Semiconductor device and a method of manufacturing the same
US9899316B2 (en) 2005-07-06 2018-02-20 Renesas Electronics Corporation Semiconductor device and a method of manufacturing the same
US7932606B2 (en) 2005-07-06 2011-04-26 Renesas Electronics Corporation Semiconductor device and a method of manufacturing the same
US7557034B2 (en) 2005-07-06 2009-07-07 Renesas Technology Corp. Semiconductor device and a method of manufacturing the same
US7354855B2 (en) 2005-07-06 2008-04-08 Renesas Technology Corp. Semiconductor device and a method of manufacturing the same
US11600522B2 (en) 2005-07-06 2023-03-07 Renesas Electronics Corporation Semiconductor device and a method of manufacturing the same
US8487412B2 (en) 2005-07-06 2013-07-16 Renesas Electronics Corporation Semiconductor device and a method of manufacturing the same
US8518821B2 (en) 2005-07-06 2013-08-27 Renesas Electronics Corporation Semiconductor device and a method of manufacturing the same
JP2007019187A (ja) * 2005-07-06 2007-01-25 Renesas Technology Corp 半導体集積回路装置および半導体集積回路装置の製造方法
US8704373B2 (en) 2005-07-06 2014-04-22 Renesas Electronics Corporation Semiconductor device and a method of manufacturing the same
US11062938B2 (en) 2005-07-06 2021-07-13 Renesas Electronics Corporation Semiconductor device and a method of manufacturing the same
US9391022B2 (en) 2005-07-06 2016-07-12 Renesas Electronics Corporation Semiconductor device and a method of manufacturing the same
US10796953B2 (en) 2005-07-06 2020-10-06 Renesas Electronics Corporation Semiconductor device and a method of manufacturing the same
US7629251B2 (en) 2005-07-06 2009-12-08 Renesas Technology Corp. Semiconductor device and a method of manufacturing the same
US10141257B2 (en) 2005-07-06 2018-11-27 Renesas Electronics Corporation Semiconductor device and a method of manufacturing the same
US10600683B2 (en) 2005-07-06 2020-03-24 Renesas Electronics Corporation Semiconductor device and a method of manufacturing the same
US8710565B2 (en) 2009-06-29 2014-04-29 Hiromitu OSHIMA Semiconductor device and manufacturing method
JP2011233864A (ja) * 2010-04-27 2011-11-17 International Business Maschines Corporation 空隙組込みの構造体及び方法
JP2022082650A (ja) * 2011-01-14 2022-06-02 株式会社半導体エネルギー研究所 半導体装置
US11805637B2 (en) 2011-01-14 2023-10-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising first and second conductors
KR20160134927A (ko) * 2015-05-13 2016-11-24 삼성전자주식회사 반도체 소자의 제조 방법
KR102366804B1 (ko) * 2015-05-13 2022-02-25 삼성전자주식회사 반도체 소자의 제조 방법
JP2023548821A (ja) * 2020-11-20 2023-11-21 メルク パテント ゲゼルシャフト ミット ベシュレンクテル ハフツング 窒化珪素質膜の製造方法
JP7423861B2 (ja) 2020-11-20 2024-01-29 メルク パテント ゲゼルシャフト ミット ベシュレンクテル ハフツング 窒化珪素質膜の製造方法
WO2024116264A1 (ja) * 2022-11-29 2024-06-06 日清紡マイクロデバイス株式会社 半導体装置

Similar Documents

Publication Publication Date Title
US7256136B2 (en) Self-patterning of photo-active dielectric materials for interconnect isolation
US7364836B2 (en) Dual damascene process
US6319821B1 (en) Dual damascene approach for small geometry dimension
US6831005B1 (en) Electron beam process during damascene processing
CN100456447C (zh) 在集成电路器件中的形成互连结构的方法
US20040087164A1 (en) Scum solution for chemically amplified resist patterning in cu/low k dual damascene
US7432191B1 (en) Method of forming a dual damascene structure utilizing a developable anti-reflective coating
JP4104426B2 (ja) 半導体装置の製造方法
US11282712B2 (en) Method for preventing bottom layer wrinkling in a semiconductor device
JP2003163265A (ja) 配線構造およびその製造方法
JP4481902B2 (ja) 多層レジスト法によるパターン形成方法
JP2007017976A (ja) 多層リソグラフィプロセスにおいて用いられる複素環芳香族構造物を含む基層組成物、リソグラフィ構造物、材料層または材料要素を基板上に形成させる方法
US20080020327A1 (en) Method of formation of a damascene structure
US20070249164A1 (en) Method of fabricating an interconnect structure
JP2003509847A (ja) デュアルダマシンプロセスにおける低誘電率エッチストップ層
US7767386B2 (en) Method of patterning an organic planarization layer
US20080073321A1 (en) Method of patterning an anti-reflective coating by partial etching
US6716741B2 (en) Method of patterning dielectric layer with low dielectric constant
US7883835B2 (en) Method for double patterning a thin film
US6861376B1 (en) Photoresist scum free process for via first dual damascene process
JP2002270691A (ja) 配線構造
US7811747B2 (en) Method of patterning an anti-reflective coating by partial developing
JP2000138219A (ja) 配線構造の製造方法
JP2001345380A (ja) 半導体装置の製造方法および半導体装置
JP2002270690A (ja) 半導体装置における配線構造

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041015

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20050322

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060202

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20070115

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080115

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080314

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080507

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20080606

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080702

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080819