JP2006179515A - 半導体素子の製造方法、及びエッチング方法 - Google Patents

半導体素子の製造方法、及びエッチング方法 Download PDF

Info

Publication number
JP2006179515A
JP2006179515A JP2004368064A JP2004368064A JP2006179515A JP 2006179515 A JP2006179515 A JP 2006179515A JP 2004368064 A JP2004368064 A JP 2004368064A JP 2004368064 A JP2004368064 A JP 2004368064A JP 2006179515 A JP2006179515 A JP 2006179515A
Authority
JP
Japan
Prior art keywords
insulating film
hard mask
etching
resist pattern
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004368064A
Other languages
English (en)
Inventor
Toyokazu Sakata
豊和 坂田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP2004368064A priority Critical patent/JP2006179515A/ja
Priority to US11/306,205 priority patent/US20060205208A1/en
Publication of JP2006179515A publication Critical patent/JP2006179515A/ja
Priority to US12/110,479 priority patent/US7713863B2/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76835—Combinations of two or more different dielectric layers having a low dielectric constant
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76808—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving intermediate temporary filling with material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1005—Formation and after-treatment of dielectrics
    • H01L2221/101—Forming openings in dielectrics
    • H01L2221/1015—Forming openings in dielectrics for dual damascene structures
    • H01L2221/1031—Dual damascene by forming vias in the via-level dielectric prior to deposition of the trench-level dielectric

Abstract

【課題】デュアルダマシン多層配線構造の形成においてハードマスクの肩落ちを抑制する。
【解決手段】半導体基板１００上の第１配線層１０２上に無機系絶縁膜１０４を形成し、無機系絶縁膜上に開口部を有する第１レジストパターンを形成し、無機系絶縁膜をエッチングして無機系絶縁膜にビアホール１０６を形成し、第１レジストパターンを除去する。無機系絶縁膜上及びビアホールの内部を覆うように有機系絶縁膜１０７を形成する。有機系絶縁膜上にハードマスク１０８を形成し、ハードマスク上に開口部を有する第２レジストパターン１０９を形成してハードマスクパターン１０８ａを形成する。第２レジストパターン及びハードマスクパターンをエッチングマスクとしてビアホール内の有機系絶縁膜が除去されるまで有機系絶縁膜をエッチングしてビアホール上に配線溝１１０を形成し、第２レジストパターンを除去する。ビアホール及び配線溝に導電材料を充填する。
【選択図】図２

Description

本発明は、デュアルダマシン構造を有する半導体装置の製造方法、及びそのエッチング方法に関する。
近年、マイクロプロセッサにおける動作周波数はＧＨｚ域へ突入し、また、一つの半導体チップ上に異なる機能を有する複数の回路を搭載するシステムＬＳＩ、いわゆるシステムオンチップ（ＳＯＣ：Ｓｙｓｔｅｍ−Ｏｎ−ａ−Ｃｈｉｐ）が登場するなど、半導体装置のさらなる高性能化、高機能化が進んでいる。このような半導体装置においては、集積度を向上させるため、配線を半導体装置の厚さ方向に多層にわたって形成する多層配線構造が採用されている。特に最近では、低抵抗でエレクトロマイグレーション耐性に優れたＣｕ（銅）を配線材料とし、金属ＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）技術を利用して配線埋め込みを行うダマシン構造をさらに発展させたデュアルダマシンの多層配線構造の開発が進められている。デュアルダマシン法は、層間絶縁膜に配線溝とビアホールとを形成し、Ｃｕなどの導電材料を同時に埋め込んで上層配線とビアプラグとを一括形成するもので、配線溝とビアホールとを別々に形成する通常のダマシン法、いわゆるシングルダマシン法に比べて製造コストを低減することができる。
多層配線構造を有する半導体装置では、配線自体の抵抗値だけでなく、下層配線と上層配線との間に存在する層間絶縁膜によって形成される配線間容量も動作速度に大きな影響を及ぼす。従って、半導体装置の高速化を実現するためには、配線自体の低抵抗化と共に配線間容量も低減しなければならない。配線間容量を低減するには、層間絶縁膜に低誘電率膜、いわゆるＬｏｗ−ｋ膜を使用して絶縁膜自体の低誘電率化を図ることに加え、実効誘電率（ｋｅｆｆ）低減の観点からは配線構造についても配慮する必要がある。一般にデュアルダマシン構造は、配線部の絶縁膜とビアホール部の絶縁膜とに同種のＬｏｗ−ｋ膜を使用する単一構造、いわゆるホモジニアス構造と、配線部の絶縁膜とビアホール部の絶縁膜とに異種のＬｏｗ−ｋ膜を使用する異種構造、いわゆるハイブリッド構造とに大別される。ホモジニアス構造では、配線溝の深さ制御を行うため、誘電率の高いシリコン窒化膜（比誘電率：ｋ＝７．０）やシリコン炭化膜（ｋ＝４．５）をエッチングストッパ層として使用する必要があり、実効誘電率（ｋｅｆｆ）が高くなるという短所がある。それに対し、ハイブリッド構造では、異種Ｌｏｗ−ｋ膜材料間で容易にエッチングの選択比が取れるため、誘電率の高いシリコン窒化膜やシリコン炭化膜などのエッチングストッパ層を使用する必要がなく、ホモジニアス構造よりも配線構造全体の実効誘電率（ｋｅｆｆ）を低減できるという長所がある。
ハイブリッド型のデュアルダマシン構造を有する半導体装置の製造方法が、例えば、特許文献１に記載されている。一般に、デュアルダマシン構造の製造においては、層間絶縁膜のエッチング工程において配線溝及びビアホールの形成に使用するハードマスクの肩の部分が削れて斜めになる、いわゆる肩落ちを生じやすかった。ハードマスクに肩落ちを生じると、ハードマスクの配線寸法が設計値よりも広くなり、場合によっては隣接配線との間で短絡を引き起こし、信頼性の低下や歩留に影響を及ぼす虞がある。特許文献１に記載の半導体装置の製造方法では、ハードマスク上に最終的には構造中に残らないダミー膜を少なくとも１層以上形成することで、エッチング時のハードマスクの肩落ちを防止している。
特開２００２−１２４５６８号公報（第６−７頁、第２図）
上述したように、デュアルダマシン構造の製造においては、層間絶縁膜のエッチング工程においてハードマスクに肩落ちを生じるという問題がある。ハードマスクに肩落ちを生じると、その部分からエッチングが促進され、ハードマスクの後退現象を引き起こす。これにより、配線寸法を所望の設計値に形成することが困難となり、信頼性の低下や歩留に影響を及ぼす虞がある。
特許文献１に記載の半導体装置の製造方法では、配線溝及びビアホールの形成に必要なハードマスク上に更に保護用のハードマスクを形成しているため、製造工数及びコストがかかってしまう。
本発明に係る半導体装置の製造方法は、デュアルダマシン構造を有する半導体装置を製造する方法であって、半導体基板を準備する工程と、半導体基板の上方に第１配線層を形成する工程と、第１配線層上に無機系絶縁膜を形成する工程と、無機系絶縁膜上に開口部を有する第１レジストパターンを形成し第１レジストパターンをエッチングマスクとして無機系絶縁膜をエッチングして無機系絶縁膜にビアホールを形成する工程と、第１レジストパターンを除去する工程と、無機系絶縁膜上及びビアホールの内部を覆うように有機系絶縁膜を形成する工程と、有機系絶縁膜上にハードマスクを形成する工程と、ハードマスク上に開口部を有する第２レジストパターンを形成し第２レジストパターンをエッチングマスクとしてハードマスクをエッチングしてハードマスクパターンを形成する工程と、第２レジストパターン及びハードマスクパターンをエッチングマスクとしてビアホール内の有機系絶縁膜が除去されるまで有機系絶縁膜をエッチングしてビアホール上に配線溝を形成すると共に第２レジストパターンを除去する工程と、ビアホール及び配線溝に導電材料を充填する工程と、を含むことを特徴とする。
本発明に係る半導体装置の製造方法によれば、配線層間絶縁膜となる有機系絶縁膜を形成する前に、ビア層間絶縁膜となる無機系絶縁膜をエッチングしてビアホールを形成するため、ビアホールのパターニングにハードマスクを使用する必要がなくなり、ハードマスクがエッチングガスに曝される回数を減らすことができる。これにより、ハードマスクの肩落ちや後退が抑制されるため、配線寸法を所望の設計値で形成することができるようになり信頼性及び歩留が向上する。
（１）第１実施形態
図１乃至３は、本発明の第１実施形態に係るデュアルダマシン構造を有する半導体装置の製造方法を示す工程断面図である。
まず、図１（ａ）に示すように、主表面にトランジスタなどの半導体素子によって電子回路（図示せず）が構成された半導体基板１００を準備し、半導体基板１００上に絶縁膜１０１を介してＣｕからなる下層配線１０２を形成する。続いて、下層配線１０２上に拡散防止膜１０３を、例えば、膜厚５００Åのシリコン窒化膜で形成する。この拡散防止膜１０３は、下層配線１０２の配線材料であるＣｕの拡散を防止すると共に下層配線１０２に対するエッチングストッパ層としての機能を果たす。なお、拡散防止膜１０３は必ずしも必要ではなく、後の工程（図１（ｃ））でビアホール１０６をエッチング形成する際、下層配線１０２と、エッチング対象となる無機系絶縁膜１０４とのエッチング選択比を大きく設定できる場合には拡散防止膜１０３を省略することも可能である。続いて、後の工程（図１（ｃ））でビアホール１０６が形成されるビア層間絶縁膜となる無機系絶縁膜１０４を、例えば、膜厚３０００ÅのＭＳＱ（Ｍｅｔｈｙｌ−Ｓｉｌｓｅｑｕｉｏｘａｎｅ）膜で形成する。ＭＳＱ膜の形成は、例えば、ＭＳＱ材料をスピンコートし、Ｎ２などの不活性ガス雰囲気中で熱処理して硬化させる方法が使用できる。ＭＳＱ膜は無機Ｌｏｗ−ｋ膜の一種であり、比誘電率ｋが２．７〜２．９と低いため、無機系絶縁膜１０４にＭＳＱ膜を使用することで配線間容量の低減が実現できる。なお、無機系絶縁膜１０４の材料として、ＭＳＱ膜を使用する代わりにＨＳＱ（Ｈｙｄｒｏｇｅｎ−Ｓｉｌｓｅｑｕｉｏｘａｎｅ）膜などを使用することも可能である。
次に、図１（ｂ）に示すように、無機系絶縁膜１０４上にレジストを塗布し、ホトリソエッチングにより開口部１０５ａを有するレジストパターン１０５を形成する。開口部１０５ａの径は、例えば、０．１２μｍとする。
次に、図１（ｃ）に示すように、レジストパターン１０５をエッチングマスクとして無機系絶縁膜１０４をエッチングしてビアホール１０６を形成する。ビアホール１０６の径は開口部１０５ａの径とほぼ同じで、例えば、０．１２μｍである。無機系絶縁膜１０４のエッチングは、例えば、エッチングガスにＣ４Ｆ８（オクタフルオロシクロブテン）とＯ２（酸素）とＡｒ（アルゴン）とを使用し、エッチング条件を、ガス流量Ｃ４Ｆ８／Ｏ２／Ａ＝２０／１０／５００ｓｃｃｍ、ＲＦパワー１．５ｋＷ、チャンバー内圧力４０ｍＴｏｒｒとする。このビアホール１０６を形成するための無機系絶縁膜１０４のエッチングにおいて、拡散防止膜１０３が下層配線１０２に対するエッチングストッパ層として機能するため、下層配線１０２がエッチングされることはない。続いて、レジストパターン１０５をアッシング除去する。
次に、図２（ｄ）に示すように、後の工程（図２（ｆ））で配線溝１１０が形成される配線層間絶縁膜となる有機系絶縁膜１０７を、例えば、膜厚３０００ÅのＳｉＬＫＴＭ（Ｓｉｌｉｃｏｎ Ｌｏｗ−ｋ Ｐｏｌｙｍｅｒ：米国ダウケミカル社商標）膜により、無機系絶縁膜１０４上及びビアホール１０６内部を覆うように形成する。ＳｉＬＫＴＭ膜の形成は、例えば、ＳｉＬＫＴＭ材料をスピンコートし、Ｎ２などの不活性ガス雰囲気中で熱処理して硬化させる方法が使用できる。ＳｉＬＫＴＭ膜は有機Ｌｏｗ−ｋ膜の一種であり、比誘電率ｋが２．６〜２．８と低いため、有機系絶縁膜１０７にＳｉＬＫＴＭ膜を使用することで配線間容量の低減が実現できる。なお、有機系絶縁膜１０７の材料として、ＳｉＬＫＴＭ膜を使用する代わりにＧＸ−３ＴＭ（米国ハネウェル社商標）膜などを使用することも可能である。続いて、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法によりハードマスク１０８となるシリコン酸化膜を形成する。ここで、ハードマスク１０８の膜厚は、後の工程（図３（ｇ））で拡散防止膜１０３をエッチング除去した後においても、所定の膜厚が残存する程度の厚さにする。
次に、図２（ｅ）に示すように、ハードマスク１０８上にレジストを塗布し、ホトリソエッチングにより開口部１０９ａを有するレジストパターン１０９を形成する。続いて、レジストパターン１０９をエッチングマスクとして、ハードマスク１０８であるシリコン酸化膜をエッチングしてハードマスクパターン１０８ａを形成する。ハードマスク１０８のエッチングは、例えば、Ｃ４Ｆ８とＯ２とＡｒとを使用し、エッチング条件を、ガス流量Ｃ４Ｆ８／Ｏ２／Ａ＝２０／１０／５００ｓｃｃｍ、ＲＦパワー１．５ｋＷ、チャンバー内圧力４０ｍＴｏｒｒとする。
次に、図２（ｆ）に示すように、レジストパターン１０９及びハードマスクパターン１０８ａをエッチングマスクとして有機系絶縁膜１０７をエッチングして配線溝１１０を形成すると共に、ビアホール１０６内部に埋め込まれた有機系絶縁膜１０７も除去してビアホール１０６を露出させる。有機系絶縁膜１０７のエッチングは、例えば、エッチングガスにＮＨ３（アンモニア）を使用し、エッチング条件を、ガス流量ＮＨ３＝１００ｓｃｃｍ、ＲＦパワー５００Ｗ、チャンバー内圧力６０ｍＴｏｒｒとする。なお、このエッチング工程において、有機系絶縁膜１０７の材料であるＳｉＬＫＴＭ膜と同じ有機系のレジストパターン１０９も同時に除去することができる。これにより、レジストパターン１０９を除去するためのアッシング処理が不要となるため、製造工数を低減することができる。また、エッチング中は、ハードマスクパターン１０８ａが常にレジストパターン１０９で覆われた状態にあるため、エッチングガスによってハードマスクに肩落ちや後退が生じることを抑制できる。
次に、図３（ｇ）に示すように、ビアホール１０６の底部に露出したシリコン窒化膜からなる拡散防止膜１０３を除去する。拡散防止膜１０３のエッチングは、例えば、エッチングガスにＣＨＦ３とＯ２とＡｒとを使用し、エッチング条件を、ガス流量ＣＨＦ３／Ｏ２／Ａｒ＝３０／２／１５０ｓｃｃｍ、ＲＦパワー８００Ｗ、チャンバー内圧力３０ｍＴｏｒｒとする。この拡散防止膜１０３のエッチングにおいて、シリコン酸化膜からなるハードマスクパターン１０８ａも同時にエッチングされ、所定の膜厚まで薄膜化する。
次に、図３（ｈ）に示すように、ビアホール１０６内部及び配線溝１１０内部を覆うように、スパッタ法によりＣｕに対するバリア層１１１とシード層１１２とを順次形成する。バリア層１１１は、例えば、Ｔａ（タンタル）とＴａＮ（窒化タンタル）とを材料とする積層膜で、膜厚はＴａ／ＴａＮ／Ｔａ＝５０／４００／５０Åとする。シード層１１２は、例えば、Ｃｕを材料とし、膜厚は１０００Åとする。続いて、電界めっき法によりビアホール１０６内部及び配線溝１１０内部にＣｕを埋め込み、ＣＭＰ法により不要なＣｕを除去する。これにより、Ｃｕからなるビアプラグ１１３及び上層配線１１４が同時に形成される。
本実施形態では、半導体基板（半導体基板１００）上の第１配線層（下層配線１０２）と第２配線層（上層配線１１４）との間にデュアルダマシン構造を形成する方法について説明したが、それ以外の配線間においても本実施形態を適用することは可能であり、図１乃至３の工程を繰り返すことによって所望の多層配線構造を形成することができる。
〔作用効果〕
第１実施形態に係る半導体装置の製造方法によれば、配線層間絶縁膜となる有機系絶縁膜１０７を形成する前に、ビア層間絶縁膜となる無機系絶縁膜１０４をエッチングしてビアホール１０６を形成する（図１（ｃ））ため、ビアホール１０６のパターニングにハードマスクを使用する必要がなくなり、ハードマスクがエッチングガスに曝される回数を減らすことができる。これにより、ハードマスクパターン１０８ａの肩落ちや後退が抑制されるため、配線寸法を所望の設計値で形成することができるようになり信頼性及び歩留が向上する。また、有機系絶縁膜１０７をエッチング除去して配線溝１１０及びビアホール１０６を形成する工程（図２（ｆ））において、ハードマスクパターン１０８ａが常にレジストパターン１０９で覆われた状態にあるため、エッチングガスによってハードマスクパターンに肩落ちや後退が生じることをさらに抑制することができる。また、レジストパターン１０９は、ハードマスクパターン１０８ａのパターニングに使用する（図２（ｅ））と同時に、ハードマスクパターン１０８ａのエッチング保護膜としても使用する（図２（ｆ））ことができるため、ハードマスクパターン１０８ａの保護を目的とするダミー膜、例えば、第２のハードマスクパターンなどを別途形成する必要がなく、製造工数及びコストを低減することができる。また、有機系絶縁膜１０７をエッチング除去して配線溝１１０及びビアホール１０６を形成する工程（図２（ｆ））において、有機系絶縁膜１０７の材料であるＳｉＬＫＴＭ膜と同じ有機系のレジストパターン１０９も同時に除去することができるため、レジストパターン１０９を除去するためのアッシング処理が不要となり、さらに製造工数及びコストを低減することができる。
（２）第２実施形態
図４乃至６は、本発明の第２実施形態に係るデュアルダマシン構造を有する半導体装置の製造方法を示す工程断面図である。
まず、図４（ａ）に示すように、主表面にトランジスタなどの半導体素子によって電子回路（図示せず）が構成された半導体基板２００を準備し、半導体基板２００上に絶縁膜２０１を介してＣｕからなる下層配線２０２を形成する。続いて、下層配線２０２上に拡散防止膜２０３を、例えば、膜厚５００Åのシリコン窒化膜で形成する。この拡散防止膜２０３は、下層配線２０２の配線材料であるＣｕの拡散を防止すると共に、下層配線２０２に対するエッチングストッパ層としての機能を果たす。なお、拡散防止膜２０３は必ずしも必要ではなく、後の工程（図４（ｃ））でビアホール２０６をエッチング形成する際、下層配線２０２と、エッチング対象となる無機系絶縁膜２０４とのエッチング選択比を大きく設定できる場合には拡散防止膜２０３を省略することも可能である。続いて、後の工程（図４（ｃ））でビアホール２０６が形成されるビア層間絶縁膜となる無機系絶縁膜２０４を、例えば、膜厚３０００ÅのＭＳＱ（Ｍｅｔｈｙｌ−Ｓｉｌｓｅｑｕｉｏｘａｎｅ）膜で形成する。ＭＳＱ膜の形成は、例えば、ＭＳＱ材料をスピンコートし、Ｎ２などの不活性ガス雰囲気中で熱処理して硬化させる方法が使用できる。ＭＳＱ膜は無機Ｌｏｗ−ｋ膜の一種であり、比誘電率ｋが２．７〜２．９と低いため、無機系絶縁膜２０４にＭＳＱ膜を使用することで配線間容量の低減が実現できる。なお、無機系絶縁膜２０４の材料として、ＭＳＱ膜を使用する代わりにＨＳＱ（Ｈｙｄｒｏｇｅｎ−Ｓｉｌｓｅｑｕｉｏｘａｎｅ）膜などを使用することも可能である。
次に、図４（ｂ）に示すように、無機系絶縁膜２０４上にレジストを塗布し、ホトリソエッチングにより開口部２０５ａを有するレジストパターン２０５を形成する。開口部２０５ａの径は、例えば、０．１２μｍとする。
次に、図４（ｃ）に示すように、レジストパターン２０５をエッチングマスクとして無機系絶縁膜２０４をエッチングしてビアホール２０６を形成する。ビアホール２０６の径は開口部２０５ａの径とほぼ同じで、例えば、０．１２μｍである。無機系絶縁膜２０４のエッチングは、例えば、エッチングガスにＣ４Ｆ８（オクタフルオロシクロブテン）とＯ２（酸素）とＡｒ（アルゴン）とを使用し、エッチング条件を、ガス流量Ｃ４Ｆ８／Ｏ２／Ａ＝２０／１０／５００ｓｃｃｍ、ＲＦパワー１．５ｋＷ、チャンバー内圧力４０ｍＴｏｒｒとする。続いて、レジストパターン２０５をアッシング除去する。
次に、図５（ｄ）に示すように、後の工程（図５（ｆ））で配線溝２１１が形成される配線層間絶縁膜となる有機系絶縁膜２０７を、例えば、膜厚３０００ÅのＳｉＬＫＴＭ（Ｓｉｌｉｃｏｎ Ｌｏｗ−ｋ Ｐｏｌｙｍｅｒ：米国ダウケミカル社商標）膜により、無機系絶縁膜２０４上及びビアホール２０６内部を覆うように形成する。ＳｉＬＫＴＭ膜の形成は、例えば、ＳｉＬＫＴＭ材料をスピンコートし、Ｎ２などの不活性ガス雰囲気中で熱処理して硬化させる方法が使用できる。ＳｉＬＫＴＭ膜は有機Ｌｏｗ−ｋ膜の一種であり、比誘電率ｋが２．６〜２．８と低いため、有機系絶縁膜２０７にＳｉＬＫＴＭ膜を使用することで配線間容量の低減が実現できる。なお、有機系絶縁膜２０７の材料として、ＳｉＬＫＴＭ膜を使用する代わりにＧＸ−３ＴＭ（米国ハネウェル社商標）膜などを使用することも可能である。続いて、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法により下層ハードマスク２０８となるシリコン酸化膜、上層ハードマスク２０９となるシリコン窒化膜を順次形成する。下層ハードマスク２０８となるシリコン酸化膜の膜厚は、例えば、５００Åである。また、上層ハードマスク２０９となるシリコン窒化膜の膜厚は、拡散防止膜２０３の膜厚と同じで、例えば、５００Åである。
次に、図５（ｅ）に示すように、上層ハードマスク２０９上にレジストを塗布し、ホトリソエッチングにより開口部２１０ａを有するレジストパターン２１０を形成する。続いて、レジストパターン２１０をエッチングマスクとして、上層ハードマスク２０９であるシリコン窒化膜、及び下層ハードマスク２０８であるシリコン酸化膜を順次エッチングして上層ハードマスクパターン２０９ａ及び下層ハードマスクパターン２０８ａを形成する。上層ハードマスク２０９のエッチングは、例えば、エッチングガスにＣＨＦ３（トリフルオロメタン）とＯ２とＡｒとを使用し、エッチング条件を、ガス流量ＣＨＦ３／Ｏ２／Ａｒ＝３０／２／１５０ｓｃｃｍ、ＲＦパワー８００Ｗ、チャンバー内圧力３０ｍＴｏｒｒとする。下層ハードマスク２０８のエッチングは、例えば、Ｃ４Ｆ８とＯ２とＡｒとを使用し、エッチング条件を、ガス流量Ｃ４Ｆ８／Ｏ２／Ａ＝２０／１０／５００ｓｃｃｍ、ＲＦパワー１．５ｋＷ、チャンバー内圧力４０ｍＴｏｒｒとする。
次に、図５（ｆ）に示すように、レジストパターン２１０、上層ハードマスクパターン２０９ａ及び下層ハードマスクパターン２０８ａをエッチングマスクとして有機系絶縁膜２０７をエッチングして配線溝２１１を形成すると共に、ビアホール２０６内部に埋め込まれた有機系絶縁膜２０７も除去してビアホール２０６を露出させる。有機系絶縁膜２０７のエッチングは、例えば、エッチングガスにＮＨ３（アンモニア）を使用し、エッチング条件を、ガス流量ＮＨ３＝１００ｓｃｃｍ、ＲＦパワー５００Ｗ、チャンバー内圧力６０ｍＴｏｒｒとする。なお、このエッチング工程において、有機系絶縁膜２０７の材料であるＳｉＬＫＴＭ膜と同じ有機系のレジストパターン２１０も同時に除去することができる。これにより、レジストパターン２１０を除去するためのアッシング処理が不要となるため、製造工数を低減することができる。また、エッチング中は、上層ハードマスクパターン２０９ａ及び下層ハードマスクパターン２０８ａは常にレジストパターン２１０で覆われた状態にあるため、エッチングガスによってハードマスク、特に、シリコン窒化膜からなる上層ハードマスクパターン２０９ａに肩落ちや後退が生じることを抑制できる。
次に、図６（ｇ）に示すように、シリコン窒化膜からなる上層ハードマスクパターン２０９ａをエッチング除去すると同時に、ビアホール２０６の底部に露出したシリコン窒化膜からなる拡散防止膜２０３を除去する。上層ハードマスクパターン２０９ａ及び拡散防止膜２０３のエッチングは、例えば、エッチングガスにＣＨＦ３とＯ２とＡｒとを使用し、エッチング条件を、ガス流量ＣＨＦ３／Ｏ２／Ａｒ＝３０／２／１５０ｓｃｃｍ、ＲＦパワー８００Ｗ、チャンバー内圧力３０ｍＴｏｒｒとする。
次に、図６（ｈ）に示すように、ビアホール２０６内部及び配線溝２１１内部を覆うように、スパッタ法によりＣｕに対するバリア層２１２とシード層２１３とを順次形成する。バリア層２１２は、例えば、Ｔａ（タンタル）とＴａＮ（窒化タンタル）とを材料とする積層膜で、膜厚はＴａ／ＴａＮ／Ｔａ＝５０／４００／５０Åとする。シード層２１３は、例えば、Ｃｕを材料とし、膜厚は１０００Åとする。続いて、電界めっき法によりビアホール２０６内部及び配線溝２１１内部にＣｕを埋め込み、ＣＭＰ法により不要なＣｕを除去する。これにより、Ｃｕからなるビアプラグ２１４及び上層配線２１５が同時に形成される。
本実施形態では、半導体基板（半導体基板２００）上の第１配線層（下層配線２０２）と第２配線層（上層配線２１５）との間にデュアルダマシン構造を形成する方法について説明したが、それ以外の配線間においても本実施形態を適用することは可能であり、図４乃至６の工程を繰り返すことによって所望の多層配線構造を形成することができる。
〔作用効果〕
第２実施形態に係る半導体装置の製造方法によれば、第１実施形態と同様の効果を奏することができる。すなわち、配線層間絶縁膜となる有機系絶縁膜２０７を形成する前に、ビア層間絶縁膜となる無機系絶縁膜２０４をエッチングしてビアホール２０６を形成する（図４（ｃ））ため、ビアホール２０６のパターニングにハードマスクを使用する必要がなくなり、ハードマスクがエッチングガスに曝される回数を減らすことができる。これにより、ハードマスクパターン、特に、シリコン窒化膜からなる上層ハードマスクパターン２０９ａの肩落ちや後退が抑制されるため、配線寸法を所望の設計値で形成することができるようになり信頼性及び歩留が向上する。また、有機系絶縁膜２０７をエッチング除去して配線溝２１１及びビアホール２０６を形成する工程（図５（ｆ））において、上層ハードマスクパターン２０９ａ及び下層ハードマスクパターン２０８ａが常にレジストパターン２１０で覆われた状態にあるため、エッチングガスによってハードマスクパターンに肩落ちや後退が生じることをさらに抑制することができる。また、レジストパターン２１０は、上層ハードマスクパターン２０９ａ及び下層ハードマスクパターン２０８ａのパターニングに使用する（図５（ｅ））と同時に、上層ハードマスクパターン２０９ａ及び下層ハードマスクパターン２０８ａのエッチング保護膜としても使用する（図５（ｆ））ことができるため、上層ハードマスクパターン２０９ａ及び下層ハードマスクパターン２０８ａの保護を目的とするダミー膜、例えば、第３のハードマスクパターンなどを別途形成する必要がなく、製造工数及びコストを低減することができる。また、有機系絶縁膜２０７をエッチング除去して配線溝２１１及びビアホール２０６を形成する工程（図５（ｆ））において、有機系絶縁膜２０７の材料であるＳｉＬＫＴＭ膜と同じ有機系のレジストパターン２１０も同時に除去することができるため、レジストパターン２１０を除去するためのアッシング処理が不要となり、さらに製造工数及びコストを低減することができる。
（３）第３実施形態
図７乃至９は、本発明の第３実施形態に係るデュアルダマシン構造を有する半導体装置の製造方法を示す工程断面図である。
まず、図７（ａ）に示すように、主表面にトランジスタなどの半導体素子によって電子回路（図示せず）が構成された半導体基板３００を準備し、半導体基板３００上に絶縁膜３０１を介してＣｕからなる下層配線３０２を形成する。続いて、下層配線３０２上に拡散防止膜３０３を、例えば、膜厚５００Åのシリコン窒化膜で形成する。この拡散防止膜３０３は、下層配線３０２の配線材料であるＣｕの拡散を防止すると共に、下層配線３０２に対するエッチングストッパ層としての機能を果たす。なお、拡散防止膜３０３は必ずしも必要ではなく、後の工程（図７（ｃ））でビアホール３０６をエッチング形成する際、下層配線３０２と、エッチング対象となる有機系絶縁膜３０４とのエッチング選択比を大きく設定できる場合には拡散防止膜３０３を省略することも可能である。続いて、後の工程（図７（ｃ））でビアホール３０６が形成されるビア層間絶縁膜となる有機系絶縁膜３０４を、例えば、膜厚３０００ÅのＳｉＬＫＴＭ膜で形成する。ＳｉＬＫＴＭ膜の形成は、例えば、ＳｉＬＫＴＭ材料をスピンコートし、Ｎ２などの不活性ガス雰囲気中で熱処理して硬化させる方法が使用できる。ＳｉＬＫＴＭ膜は有機Ｌｏｗ−ｋ膜の一種であり、比誘電率ｋが２．６〜２．８と低いため、有機系絶縁膜３０４にＳｉＬＫＴＭ膜を使用することで配線間容量の低減が実現できる。なお、有機系絶縁膜３０４の材料として、ＳｉＬＫＴＭ膜を使用する代わりにＧＸ−３ＴＭ膜などを使用することも可能である。
次に、図７（ｂ）に示すように、有機系絶縁膜３０４上にレジストを塗布し、ホトリソエッチングにより開口部３０５ａを有するレジストパターン３０５を形成する。開口部３０５ａの径は、例えば、０．１２μｍとする。
次に、図７（ｃ）に示すように、レジストパターン３０５をエッチングマスクとして有機系絶縁膜３０４をエッチングしてビアホール３０６を形成する。ビアホール３０６の径は開口部３０５ａの径とほぼ同じで、例えば、０．１２μｍである。有機系絶縁膜３０４のエッチングは、例えば、エッチングガスにＮＨ３を使用し、エッチング条件を、ガス流量ＮＨ３＝１００ｓｃｃｍ、ＲＦパワー５００Ｗ、チャンバー内圧力６０ｍＴｏｒｒとする。このエッチング工程において、有機系絶縁膜３０４の材料であるＳｉＬＫＴＭ膜と同じ有機系のレジストパターン３０５も同時に除去することができる。これにより、レジストパターン３０５を除去するためのアッシング処理が不要となるため、製造工数を低減することができる。
次に、図８（ｄ）に示すように、有機系絶縁膜３０４をエッチングマスクとしてビアホール３０６の底部に露出したシリコン窒化膜からなる拡散防止膜３０３を除去する。拡散防止膜３０３のエッチングは、例えば、エッチングガスにＣＨＦ３とＯ２とＡｒとを使用し、エッチング条件を、ガス流量ＣＨＦ３／Ｏ２／Ａｒ＝３０／２／１５０ｓｃｃｍ、ＲＦパワー８００Ｗ、チャンバー内圧力３０ｍＴｏｒｒとする。なお、このエッチング工程において、有機系のＳｉＬＫＴＭ膜からなる有機系絶縁膜３０４の表面がプラズマ処理により表面改質し、改質層３０７が形成される。改質層３０７は、後の工程（図８（ｅ））で形成される無機系絶縁膜３０８との密着性を向上させる効果を奏する。
次に、図８（ｅ）に示すように、後の工程（図９（ｈ））で配線溝３１２が形成される配線層間絶縁膜となる無機系絶縁膜３０８を、例えば、膜厚３０００ÅのＭＳＱ膜により、有機系絶縁膜３０４上及びビアホール３０６内部を覆うように形成する。ＭＳＱ膜の形成は、例えば、ＭＳＱ材料をスピンコートし、Ｎ２などの不活性ガス雰囲気中で熱処理して硬化させる方法が使用できる。ＭＳＱ膜は無機Ｌｏｗ−ｋ膜の一種であり、比誘電率ｋが２．７〜２．９と低いため、無機系絶縁膜３０８にＭＳＱ膜を使用することで配線間容量の低減が実現できる。なお、無機系絶縁膜３０８の材料として、ＭＳＱ膜を使用する代わりにＨＳＱ膜などを使用することも可能である。続いて、ＣＶＤ法により下層ハードマスク３０９となるシリコン酸化膜、上層ハードマスク３１０となるシリコン窒化膜を順次形成する。下層ハードマスク３０９となるシリコン酸化膜の膜厚は、例えば、５００Åである。また、上層ハードマスク３１０となるシリコン窒化膜の膜厚は、拡散防止膜３０３の膜厚と同じで、例えば、５００Åである。
次に、図８（ｆ）に示すように、上層ハードマスク３１０上にレジストを塗布し、ホトリソエッチングにより開口部３１１ａを有するレジストパターン３１１を形成する。続いて、レジストパターン３１１をエッチングマスクとして、上層ハードマスク３１０であるシリコン窒化膜、及び下層ハードマスク３０９であるシリコン酸化膜を順次エッチングして上層ハードマスクパターン３１０ａ及び下層ハードマスクパターン３０９ａを形成する。上層ハードマスク３１０のエッチングは、例えば、エッチングガスにＣＨＦ３とＯ２とＡｒとを使用し、エッチング条件を、ガス流量ＣＨＦ３／Ｏ２／Ａｒ＝３０／２／１５０ｓｃｃｍ、ＲＦパワー８００Ｗ、チャンバー内圧力３０ｍＴｏｒｒとする。下層ハードマスク３０９のエッチングは、例えば、Ｃ４Ｆ８とＯ２とＡｒとを使用し、エッチング条件を、ガス流量Ｃ４Ｆ８／Ｏ２／Ａ＝２０／１０／５００ｓｃｃｍ、ＲＦパワー１．５ｋＷ、チャンバー内圧力４０ｍＴｏｒｒとする。
次に、図９（ｇ）に示すように、レジストパターン３１１をアッシング除去する。なお、ここでレジストパターン３１１を除去するのは、後の工程（図９（ｈ））でＭＳＱ膜からなる無機系絶縁膜３０８を除去した後にレジストパターン３１１のアッシング処理を行うと、ビアホール３０６の底部に露出しているＣｕを材料とする下層配線３０２がダメージを受ける虞があり、このアッシング処理による下層配線３０２のダメージを防止するためである。
次に、図９（ｈ）に示すように、上層ハードマスクパターン３１０ａ及び下層ハードマスクパターン３０９ａをエッチングマスクとして無機系絶縁膜３０８をエッチングして配線溝３１２を形成すると共に、ビアホール３０６内部に埋め込まれた無機系絶縁膜３０８も除去してビアホール３０６を露出させる。無機系絶縁膜３０８のエッチングは、例えば、エッチングガスにＣ４Ｆ８（オクタフルオロシクロブテン）とＯ２（酸素）とＡｒ（アルゴン）とを使用し、エッチング条件を、ガス流量Ｃ４Ｆ８／Ｏ２／Ａ＝２０／１０／５００ｓｃｃｍ、ＲＦパワー１．５ｋＷ、チャンバー内圧力４０ｍＴｏｒｒとする。なお、このエッチング工程において、シリコン窒化膜からなる上層ハードマスクパターン３１０ａも同時に除去される。また、このエッチング工程においては、ＭＳＱ膜からなる無機系絶縁膜３０８と、ＳｉＬＫＴＭ膜からなる有機系絶縁膜３０４とのエッチング選択比は５０以上あるため、ＭＳＱ膜からなる無機系絶縁膜３０８のみを効果的に除去することができる。
次に、図９（ｉ）に示すように、ビアホール３０６内部及び配線溝３１２内部を覆うように、スパッタ法によりＣｕに対するバリア層３１３とシード層３１４とを順次形成する。バリア層３１３は、例えば、ＴａとＴａＮとを材料とする積層膜で、膜厚はＴａ／ＴａＮ／Ｔａ＝５０／４００／５０Åとする。シード層３１４は、例えば、Ｃｕを材料とし、膜厚は１０００Åとする。続いて、電界めっき法によりビアホール３０６内部及び配線溝３１２内部にＣｕを埋め込み、ＣＭＰ法により不要なＣｕを除去する。これにより、Ｃｕからなるビアプラグ３１５及び上層配線３１６が同時に形成される。
本実施形態では、半導体基板（半導体基板３００）上の第１配線層（下層配線３０２）と第２配線層（上層配線３１６）との間にデュアルダマシン構造を形成する方法について説明したが、それ以外の配線間においても本実施形態を適用することは可能であり、図７乃至９の工程を繰り返すことにより、所望の多層配線構造を形成することができる。
〔作用効果〕
第３実施形態に係る半導体装置の製造方法によれば、配線層間絶縁膜となる無機系絶縁膜３０８を形成する前にビア層間絶縁膜となる有機系絶縁膜３０４をエッチングしてビアホール３０６を形成する（図７（ｃ））ため、ビアホール３０６のパターニングにハードマスクを使用する必要がなくなり、ハードマスクがエッチングガスに曝される回数を減らすことができる。これにより、ハードマスクパターン、特に、シリコン窒化膜からなる上層ハードマスクパターン３１０ａの肩落ちや後退が抑制されるため、配線寸法を所望の設計値で形成することができるようになり信頼性及び歩留が向上する。また、ビアホール３０６の底部に露出した拡散防止膜３０３を除去する工程（図８（ｄ））において、有機系のＳｉＬＫＴＭ膜からなる有機系絶縁膜３０４の表面をプラズマ処理で表面改質して改質層３０７を形成することにより、有機系絶縁膜３０４上に形成される無機系絶縁膜３０８との密着性を向上させることができ、さらに信頼性及び歩留が向上する。また、有機系絶縁膜３０４をエッチング除去してビアホール３０６を形成する工程（図７（ｃ））において、有機系絶縁膜３０４の材料であるＳｉＬＫＴＭ膜と同じ有機系のレジストパターン３０５も同時に除去することができるため、レジストパターン３０５を除去するためのアッシング処理が不要となり、製造工数及びコストを低減することができる。
第１実施形態に係る半導体装置の製造工程図。 第１実施形態に係る半導体装置の製造工程図。 第１実施形態に係る半導体装置の製造工程図。 第２実施形態に係る半導体装置の製造工程図。 第２実施形態に係る半導体装置の製造工程図。 第２実施形態に係る半導体装置の製造工程図。 第３実施形態に係る半導体装置の製造工程図。 第３実施形態に係る半導体装置の製造工程図。 第３実施形態に係る半導体装置の製造工程図。
符号の説明
１００、２００、３００・・・半導体基板
１０１、２０１、３０１・・・絶縁膜
１０２、２０２、３０２・・・下層配線
１０３、２０３、３０３・・・拡散防止膜
１０４、２０４・・・無機系絶縁膜（ビア層間絶縁膜）
１０５、１０９、２０５、２１０、３０５、３１１・・・レジストパターン
１０５ａ、１０９ａ、２０５ａ、２１０ａ、３０５ａ、３１１ａ・・・開口部
１０６、２０６、３０６・・・ビアホール
１０７、２０７・・・有機系絶縁膜（配線層間絶縁膜）
１０８・・・ハードマスク
１０８ａ・・・ハードマスクパターン
１１０、２１１、３１２・・・配線溝
１１１、２１２、３１３・・・バリア層
１１２、２１３、３１４・・・シード層
１１３、２１４、３１５・・・ビアプラグ
１１４、２１５、３１６・・・上層配線
２０８、３０９・・・下層ハードマスク
２０８ａ、３０９ａ・・・下層ハードマスクパターン
２０９、３１０・・・上層ハードマスク
２０９ａ、３１０ａ・・・下層ハードマスクパターン
３０４・・・有機系絶縁膜（ビア層間絶縁膜）
３０７・・・改質層
３０８・・・無機系絶縁膜（配線層間絶縁膜）

Claims (20)

  1. デュアルダマシン構造を有する半導体装置を製造する方法であって、
    半導体基板を準備する工程と、
    前記半導体基板の上方に第１配線層を形成する工程と、
    前記第１配線層上に無機系絶縁膜を形成する工程と、
    前記無機系絶縁膜上に開口部を有する第１レジストパターンを形成し前記第１レジストパターンをエッチングマスクとして前記無機系絶縁膜をエッチングして前記無機系絶縁膜にビアホールを形成する工程と、
    前記第１レジストパターンを除去する工程と、
    前記無機系絶縁膜上及び前記ビアホールの内部を覆うように有機系絶縁膜を形成する工程と、
    前記有機系絶縁膜上にハードマスクを形成する工程と、
    前記ハードマスク上に開口部を有する第２レジストパターンを形成し前記第２レジストパターンをエッチングマスクとして前記ハードマスクをエッチングしてハードマスクパターンを形成する工程と、
    前記第２レジストパターン及び前記ハードマスクパターンをエッチングマスクとして前記ビアホール内の前記有機系絶縁膜が除去されるまで前記有機系絶縁膜をエッチングして前記ビアホール上に配線溝を形成すると共に前記第２レジストパターンを除去する工程と、
    前記ビアホール及び前記配線溝に導電材料を充填する工程と、
    を含むことを特徴とする半導体装置の製造方法。
  2. デュアルダマシン構造を有する半導体装置を製造する方法であって、
    半導体基板を準備する工程と、
    前記半導体基板の上方に第１配線層を形成する工程と、
    前記第１配線層上に拡散防止膜を形成する工程と、
    前記拡散防止膜上に無機系絶縁膜を形成する工程と、
    前記無機系絶縁膜上に開口部を有する第１レジストパターンを形成し前記第１レジストパターンをエッチングマスクとして前記無機系絶縁膜をエッチングして前記無機系絶縁膜にビアホールを形成する工程と、
    前記第１レジストパターンを除去する工程と、
    前記無機系絶縁膜上及び前記ビアホールの内部を覆うように有機系絶縁膜を形成する工程と、
    前記有機系絶縁膜上にハードマスクを形成する工程と、
    前記ハードマスク上に開口部を有する第２レジストパターンを形成し前記第２レジストパターンをエッチングマスクとして前記ハードマスクをエッチングしてハードマスクパターンを形成する工程と、
    前記第２レジストパターン及び前記ハードマスクパターンをエッチングマスクとして前記ビアホール内の前記有機系絶縁膜が除去されるまで前記有機系絶縁膜をエッチングして前記ビアホール上に配線溝を形成すると共に前記第２レジストパターンを除去する工程と、
    前記ビアホールの底部に露出した前記拡散防止膜を除去する工程と、
    前記ビアホール及び前記配線溝に導電材料を充填する工程と、
    を含むことを特徴とする半導体装置の製造方法。
  3. 前記ハードマスクは第１ハードマスク及び第２ハードマスクからなり、前記ハードマスクパターンは第１ハードマスクパターン及び第２ハードマスクパターンからなることを特徴とする、請求項２に記載の半導体装置の製造方法。
  4. デュアルダマシン構造を有する半導体装置を製造する方法であって、
    半導体基板を準備する工程と、
    前記半導体基板の上方に第１配線層を形成する工程と、
    前記第１配線層上に有機系絶縁膜を形成する工程と、
    前記有機系絶縁膜上に開口部を有する第１レジストパターンを形成し前記第１レジストパターンをエッチングマスクとして前記有機系絶縁膜をエッチングして前記有機系絶縁膜にビアホールを形成すると共に前記第１レジストパターンを除去する工程と、
    前記有機系絶縁膜上及び前記ビアホールの内部を覆うように無機系絶縁膜を形成する工程と、
    前記無機系絶縁膜上に第１ハードマスク及び第２ハードマスクを形成する工程と、
    前記第２ハードマスク上に開口部を有する第２レジストパターンを形成し前記第２レジストパターンをエッチングマスクとして前記第１ハードマスク及び前記第２ハードマスクをエッチングして第１ハードマスクパターン及び第２ハードマスクパターンを形成する工程と、
    前記第２レジストパターンを除去する工程と、
    前記第１ハードマスクパターン及び前記第２ハードマスクパターンをエッチングマスクとして前記ビアホール内の前記無機系絶縁膜が除去されるまで前記無機系絶縁膜をエッチングして前記ビアホール上に配線溝を形成すると共に前記第２ハードマスクパターンを除去する工程と、
    前記ビアホール及び前記配線溝に導電材料を充填する工程と、
    を含むことを特徴とする半導体装置の製造方法。
  5. デュアルダマシン構造を有する半導体装置を製造する方法であって、
    半導体基板を準備する工程と、
    前記半導体基板の上方に第１配線層を形成する工程と、
    前記第１配線層上に拡散防止膜を形成する工程と、
    前記拡散防止膜上に有機系絶縁膜を形成する工程と、
    前記有機系絶縁膜上に開口部を有する第１レジストパターンを形成し前記第１レジストパターンをエッチングマスクとして前記有機系絶縁膜をエッチングして前記有機系絶縁膜にビアホールを形成すると共に前記第１レジストパターンを除去する工程と、
    前記ビアホールの底部に露出した前記拡散防止膜を除去する工程と、
    前記有機系絶縁膜上及び前記ビアホールの内部を覆うように無機系絶縁膜を形成する工程と、
    前記無機系絶縁膜上に第１ハードマスク及び第２ハードマスクを形成する工程と、
    前記第２ハードマスク上に開口部を有する第２レジストパターンを形成し前記第２レジストパターンをエッチングマスクとして前記第１ハードマスク及び前記第２ハードマスクをエッチングして第１ハードマスクパターン及び第２ハードマスクパターンを形成する工程と、
    前記第２レジストパターンを除去する工程と、
    前記第１ハードマスクパターン及び前記第２ハードマスクパターンをエッチングマスクとして前記ビアホール内の前記無機系絶縁膜が除去されるまで前記無機系絶縁膜をエッチングして前記ビアホール上に配線溝を形成すると共に前記第２ハードマスクパターンを除去する工程と、
    前記ビアホール及び前記配線溝に導電材料を充填する工程と、
    を含むことを特徴とする半導体装置の製造方法。
  6. 前記ハードマスクは、シリコン酸化膜であることを特徴とする、請求項１または２に記載の半導体装置の製造方法。
  7. 前記無機系絶縁膜は、ＭＳＱ（Ｍｅｔｈｙｌ−Ｓｉｌｓｅｑｕｉｏｘａｎｅ）膜であることを特徴とする、請求項１乃至５の何れかに記載の半導体装置の製造方法。
  8. 前記有機系絶縁膜は、ＳｉＬＫＴＭ（Ｓｉｌｉｃｏｎ Ｌｏｗ−ｋ Ｐｏｌｙｍｅｒ）膜であることを特徴とする、請求項１乃至５の何れかに記載の半導体装置の製造方法。
  9. 前記無機系絶縁膜はＭＳＱ（Ｍｅｔｈｙｌ−Ｓｉｌｓｅｑｕｉｏｘａｎｅ）膜であり、前記有機系絶縁膜はＳｉＬＫＴＭ（Ｓｉｌｉｃｏｎ Ｌｏｗ−ｋ Ｐｏｌｙｍｅｒ）膜であることを特徴とする、請求項１乃至５の何れかに記載の半導体装置の製造方法。
  10. 前記拡散防止膜は、シリコン窒化膜であることを特徴とする、請求項２、３または５に記載の半導体装置の製造方法。
  11. 前記第１ハードマスクはシリコン酸化膜であり、前記第２ハードマスクはシリコン窒化膜であることを特徴とする、請求項３乃至５に記載の半導体装置の製造方法。
  12. 前記拡散防止膜を除去する工程において、前記拡散防止膜の除去と同時に前記第２ハードマスクの除去が行われることを特徴とする、請求項３に記載の半導体装置の製造方法。
  13. 前記拡散防止膜を除去する工程において、前記拡散防止膜の除去と同時に前記有機系絶縁膜の表面をプラズマ処理して改質層を形成することを特徴とする、請求項５に記載の半導体装置の製造方法。
  14. 第１配線層上に順次積層される無機系絶縁膜と有機系絶縁膜とハードマスクとを被エッチング対象とするデュアルダマシン構造のエッチング方法であって、
    前記第１配線層上に前記無機系絶縁膜を形成した後に、前記無機系絶縁膜上に開口部を有する第１レジストパターンを形成し前記第１レジストパターンをエッチングマスクとして前記無機系絶縁膜をエッチングして前記無機系絶縁膜にビアホールを形成する工程と、
    前記第１レジストパターンを除去して前記無機系絶縁膜上及び前記ビアホールの内部を覆うように前記有機系絶縁膜を形成し前記有機系絶縁膜上に前記ハードマスクを形成した後に、前記ハードマスク上に開口部を有する第２レジストパターンを形成し前記第２レジストパターンをエッチングマスクとして前記ハードマスクをエッチングしてハードマスクパターンを形成する工程と、
    前記第２レジストパターン及び前記ハードマスクパターンをエッチングマスクとして前記ビアホール内の前記有機系絶縁膜が除去されるまで前記有機系絶縁膜をエッチングして前記ビアホール上に配線溝を形成すると共に前記第２レジストパターンを除去する工程と、
    を含むことを特徴とするエッチング方法。
  15. 第１配線層上に順次積層される拡散防止膜と無機系絶縁膜と有機系絶縁膜とハードマスクとを被エッチング対象とするデュアルダマシン構造のエッチング方法であって、
    前記第１配線層上に前記拡散防止膜と前記無機系絶縁膜とを順次形成した後に、前記無機系絶縁膜上に開口部を有する第１レジストパターンを形成し前記第１レジストパターンをエッチングマスクとして前記無機系絶縁膜をエッチングして前記無機系絶縁膜にビアホールを形成する工程と、
    前記１レジストパターンを除去して前記無機系絶縁膜上及び前記ビアホールの内部を覆うように前記有機系絶縁膜を形成し前記有機系絶縁膜上に前記ハードマスクを形成した後に、前記ハードマスク上に開口部を有する第２レジストパターンを形成し前記第２レジストパターンをエッチングマスクとして前記ハードマスクをエッチングしてハードマスクパターンを形成する工程と、
    前記第２レジストパターン及び前記ハードマスクパターンをエッチングマスクとして前記ビアホール内の前記有機系絶縁膜が除去されるまで前記有機系絶縁膜をエッチングして前記ビアホール上に配線溝を形成すると共に前記第２レジストパターンを除去する工程と、
    前記ビアホールの底部に露出した前記拡散防止膜を除去する工程と、
    を含むことを特徴とするエッチング方法。
  16. 前記ハードマスクは第１ハードマスク及び第２ハードマスクからなり、前記ハードマスクパターンは第１ハードマスクパターン及び第２ハードマスクパターンからなることを特徴とする、請求項１５に記載のエッチング方法。
  17. 前記拡散防止膜を除去する工程において、前記拡散防止膜の除去と同時に前記第２ハードマスクの除去が行われることを特徴とする、請求項１６に記載のエッチング方法。
  18. 第１配線層上に順次積層される有機系絶縁膜と無機系絶縁膜と第１ハードマスクと第２ハードマスクとを被エッチング対象とするデュアルダマシン構造のエッチング方法であって、
    前記第１配線層上に前記有機系絶縁膜を形成した後に、前記有機系絶縁膜上に開口部を有する第１レジストパターンを形成し前記第１レジストパターンをエッチングマスクとして前記有機系絶縁膜をエッチングして前記有機系絶縁膜にビアホールを形成すると共に前記第１レジストパターンを除去する工程と、
    前記有機系絶縁膜上及び前記ビアホールの内部を覆うように前記無機系絶縁膜を形成し前記無機系絶縁膜上に前記第１ハードマスク及び前記第２ハードマスクを形成した後に、前記第２ハードマスク上に開口部を有する第２レジストパターンを形成し前記第２レジストパターンをエッチングマスクとして前記第１ハードマスク及び前記第２ハードマスクをエッチングして第１ハードマスクパターン及び第２ハードマスクパターンを形成する工程と、
    前記第２レジストパターンを除去した後に、第１ハードマスクパターン及び第２ハードマスクパターンをエッチングマスクとして前記ビアホール内の前記無機系絶縁膜が除去されるまで前記無機系絶縁膜をエッチングして前記ビアホール上に配線溝を形成すると共に前記第２ハードマスクパターンを除去する工程と、
    を含むことを特徴とするエッチング方法。
  19. 第１配線層上に順次積層される拡散防止膜と有機系絶縁膜と無機系絶縁膜と第１ハードマスクと第２ハードマスクとを被エッチング対象とするデュアルダマシン構造のエッチング方法であって、
    前記第１配線層上に前記拡散防止膜と前記有機系絶縁膜とを順次形成した後に、前記有機系絶縁膜上に開口部を有する第１レジストパターンを形成し前記第１レジストパターンをエッチングマスクとして前記有機系絶縁膜をエッチングして前記有機系絶縁膜にビアホールを形成すると共に前記第１レジストパターンを除去する工程と、
    前記ビアホールの底部に露出した前記拡散防止膜を除去する工程と、
    前記有機系絶縁膜上及び前記ビアホールの内部を覆うように前記無機系絶縁膜を形成し前記無機系絶縁膜上に前記第１ハードマスク及び前記第２ハードマスクを形成した後に、前記第２ハードマスク上に開口部を有する第２レジストパターンを形成し前記第２レジストパターンをエッチングマスクとして前記第１ハードマスク及び前記第２ハードマスクをエッチングして第１ハードマスクパターン及び第２ハードマスクパターンを形成する工程と、
    前記第２レジストパターンを除去した後に、第１ハードマスクパターン及び第２ハードマスクパターンをエッチングマスクとして前記ビアホール内の前記無機系絶縁膜が除去されるまで前記無機系絶縁膜をエッチングして前記ビアホール上に配線溝を形成すると共に前記第２ハードマスクパターンを除去する工程と、
    を含むことを特徴とするエッチング方法。
  20. 前記拡散防止膜を除去する工程において、前記拡散防止膜の除去と同時に前記有機系絶縁膜の表面をプラズマ処理して改質層を形成することを特徴とする、請求項１９に記載のエッチング方法。
JP2004368064A 2004-12-20 2004-12-20 半導体素子の製造方法、及びエッチング方法 Pending JP2006179515A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2004368064A JP2006179515A (ja) 2004-12-20 2004-12-20 半導体素子の製造方法、及びエッチング方法
US11/306,205 US20060205208A1 (en) 2004-12-20 2005-12-20 Method for manufacturing a semiconductor device and method for etching the same
US12/110,479 US7713863B2 (en) 2004-12-20 2008-04-28 Method for manufacturing a semiconductor device and method for etching the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004368064A JP2006179515A (ja) 2004-12-20 2004-12-20 半導体素子の製造方法、及びエッチング方法

Publications (1)

Publication Number Publication Date
JP2006179515A true JP2006179515A (ja) 2006-07-06

Family

ID=36733363

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004368064A Pending JP2006179515A (ja) 2004-12-20 2004-12-20 半導体素子の製造方法、及びエッチング方法

Country Status (2)

Country Link
US (2) US20060205208A1 (ja)
JP (1) JP2006179515A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012156356A (ja) * 2011-01-27 2012-08-16 Elpida Memory Inc 半導体装置の製造方法
JPWO2015182138A1 (ja) * 2014-05-30 2017-04-20 日本ゼオン株式会社 酸化還元触媒、電極材料、電極、燃料電池用膜電極接合体、及び燃料電池
CN111092106A (zh) * 2019-11-28 2020-05-01 云谷（固安）科技有限公司 一种显示面板及其制备方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103377987B (zh) * 2012-04-17 2015-06-03 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法及处理方法
JP6061610B2 (ja) * 2012-10-18 2017-01-18 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US10522394B2 (en) * 2017-09-25 2019-12-31 Marvell World Trade Ltd. Method of creating aligned vias in ultra-high density integrated circuits
CN110556301A (zh) * 2018-05-30 2019-12-10 住友电工光电子器件创新株式会社 半导体器件及其制造方法
JP7070848B2 (ja) 2018-07-26 2022-05-18 住友電工デバイス・イノベーション株式会社 半導体装置の製造方法
CN111627968B (zh) * 2020-06-04 2022-12-09 京东方科技集团股份有限公司 柔性显示用基板及其制备方法、柔性显示装置
KR20220025394A (ko) * 2020-08-24 2022-03-03 삼성전자주식회사 배선 구조체 및 이를 포함하는 반도체 패키지

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000091422A (ja) * 1998-09-16 2000-03-31 Sony Corp 多層配線構造の製造方法
JP2002026122A (ja) * 2000-07-04 2002-01-25 Sony Corp 半導体装置の製造方法
JP2002124568A (ja) * 2000-10-18 2002-04-26 Tokyo Electron Ltd デュアルダマシン構造のエッチング方法
JP2003031652A (ja) * 2001-07-18 2003-01-31 Sony Corp 半導体装置およびその製造方法
JP2003163265A (ja) * 2001-11-27 2003-06-06 Nec Corp 配線構造およびその製造方法
JP2003303824A (ja) * 2002-04-12 2003-10-24 Sony Corp 半導体装置の製造方法
JP2004071705A (ja) * 2002-08-02 2004-03-04 Fujitsu Ltd 半導体装置及び半導体装置の製造方法
JP2004095902A (ja) * 2002-08-30 2004-03-25 Sony Corp 半導体装置の製造方法
JP2004207604A (ja) * 2002-12-26 2004-07-22 Toshiba Corp 半導体装置およびその製造方法
JP2004296476A (ja) * 2003-03-25 2004-10-21 Semiconductor Leading Edge Technologies Inc 半導体装置の製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6521524B1 (en) * 2001-02-07 2003-02-18 Advanced Micro Devices, Inc. Via filled dual damascene structure with middle stop layer and method for making the same
US6372631B1 (en) * 2001-02-07 2002-04-16 Advanced Micro Devices, Inc. Method of making a via filled dual damascene structure without middle stop layer
US6383919B1 (en) * 2001-02-07 2002-05-07 Advanced Micro Devices, Inc. Method of making a dual damascene structure without middle stop layer

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000091422A (ja) * 1998-09-16 2000-03-31 Sony Corp 多層配線構造の製造方法
JP2002026122A (ja) * 2000-07-04 2002-01-25 Sony Corp 半導体装置の製造方法
JP2002124568A (ja) * 2000-10-18 2002-04-26 Tokyo Electron Ltd デュアルダマシン構造のエッチング方法
JP2003031652A (ja) * 2001-07-18 2003-01-31 Sony Corp 半導体装置およびその製造方法
JP2003163265A (ja) * 2001-11-27 2003-06-06 Nec Corp 配線構造およびその製造方法
JP2003303824A (ja) * 2002-04-12 2003-10-24 Sony Corp 半導体装置の製造方法
JP2004071705A (ja) * 2002-08-02 2004-03-04 Fujitsu Ltd 半導体装置及び半導体装置の製造方法
JP2004095902A (ja) * 2002-08-30 2004-03-25 Sony Corp 半導体装置の製造方法
JP2004207604A (ja) * 2002-12-26 2004-07-22 Toshiba Corp 半導体装置およびその製造方法
JP2004296476A (ja) * 2003-03-25 2004-10-21 Semiconductor Leading Edge Technologies Inc 半導体装置の製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012156356A (ja) * 2011-01-27 2012-08-16 Elpida Memory Inc 半導体装置の製造方法
JPWO2015182138A1 (ja) * 2014-05-30 2017-04-20 日本ゼオン株式会社 酸化還元触媒、電極材料、電極、燃料電池用膜電極接合体、及び燃料電池
CN111092106A (zh) * 2019-11-28 2020-05-01 云谷（固安）科技有限公司 一种显示面板及其制备方法
CN111092106B (zh) * 2019-11-28 2022-07-08 云谷（固安）科技有限公司 一种显示面板及其制备方法

Also Published As

Publication number Publication date
US20060205208A1 (en) 2006-09-14
US7713863B2 (en) 2010-05-11
US20080318409A1 (en) 2008-12-25

Similar Documents

Publication Publication Date Title
US7871923B2 (en) Self-aligned air-gap in interconnect structures
US9330974B2 (en) Through level vias and methods of formation thereof
US8138082B2 (en) Method for forming metal interconnects in a dielectric material
JP3501280B2 (ja) 半導体装置の製造方法
US8110342B2 (en) Method for forming an opening
US7713863B2 (en) Method for manufacturing a semiconductor device and method for etching the same
JP2008294335A (ja) 半導体装置の製造方法
KR20160039525A (ko) 반도체 디바이스용 상호 접속 구조체를 형성하는 방법
US20070232048A1 (en) Damascene interconnection having a SiCOH low k layer
JP2003258090A (ja) 半導体装置の製造方法
KR100739975B1 (ko) 반도체 소자의 제조 방법
JP5047504B2 (ja) ビアキャッピング保護膜を使用する半導体素子のデュアルダマシン配線の製造方法
JP5178025B2 (ja) 半導体メモリ素子の製造方法
KR20050114784A (ko) 반도체 소자의 구리배선 형성방법
US11189562B1 (en) Interconnection structure having increased conductive features and method of manufacturing the same
US7622331B2 (en) Method for forming contacts of semiconductor device
US7704820B2 (en) Fabricating method of metal line
KR100909174B1 (ko) 듀얼 다마신 패턴 형성 방법
JP2008041783A (ja) 半導体装置の製造方法
KR100483838B1 (ko) 금속배선의 듀얼 다마신 방법
JP4797821B2 (ja) 半導体装置の製造方法
KR100439111B1 (ko) 반도체소자의 금속배선 형성방법
JP2002280450A (ja) 半導体装置とその製造方法
US20060281301A1 (en) Method for manufacturing dual damascene pattern
JP2004072107A (ja) 変形されたデュアルダマシン工程を利用した半導体素子の金属配線形成方法

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20070216

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20070206

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070615

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20081203

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20090205

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090601

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101207

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110207

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110517

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20111025