KR100483838B1 - 금속배선의 듀얼 다마신 방법 - Google Patents

금속배선의 듀얼 다마신 방법 Download PDF

Info

Publication number
KR100483838B1
KR100483838B1 KR10-2003-0012823A KR20030012823A KR100483838B1 KR 100483838 B1 KR100483838 B1 KR 100483838B1 KR 20030012823 A KR20030012823 A KR 20030012823A KR 100483838 B1 KR100483838 B1 KR 100483838B1
Authority
KR
South Korea
Prior art keywords
insulating film
film
interlayer insulating
dual damascene
gas
Prior art date
Application number
KR10-2003-0012823A
Other languages
English (en)
Other versions
KR20040077311A (ko
Inventor
장호선
하상록
김일구
박완재
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR10-2003-0012823A priority Critical patent/KR100483838B1/ko
Publication of KR20040077311A publication Critical patent/KR20040077311A/ko
Application granted granted Critical
Publication of KR100483838B1 publication Critical patent/KR100483838B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76808—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving intermediate temporary filling with material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners

Abstract

본 발명은 듀얼 다마신 방법을 개시한다. 본 발명의 방법은 하부 구리계 배선을 확산 방지막으로 덮고 그 위에 무기계 층간절연막, 식각저지막 및 층내절연막을 순차적으로 형성하고 비아 식각, 무기계 충전물로 비아 매립, 트렌치 식각, 비아 안의 무기계 충전물 및 확산방지막을 제거하여 하부 구리계 배선을 노출하는 공정을 포함하는 듀얼 다마신 방법에 있어서, 비아 내에 매립된 상기 무기계 충전물의 제거공정은 CxFy계 가스, 산소함유 가스 및 불활성 가스를 포함한 소스 가스의 플라즈마에 의한 드라이 식각으로 제거한다. 따라서, 저유전율막, 식각저지막 및 층간절연막의 노출 계면에서 무기계 충전물 제거공정시 언더컷 발생을 방지할 수 있어서 후속 장벽층이나 구리 시드 라이너 공정시 언더컷으로 인한 코팅불량 또는 보이드 생성을 방지할 수 있다.

Description

금속배선의 듀얼 다마신 방법{DUAL DAMASCENE PROCESS OF METAL WIRE}
본 발명은 반도체 집적회로소자의 금속배선에 관한 것으로, 특히 듀얼 다마신(dual damascene) 공정에 의한 반도체 소자의 금속배선 형성방법에 관한 것이다.
반도체 소자의 집적도가 증가함에 따라 다층 배선 구조를 가지는 금속 배선층도 증가하게 되므로 금속 배선 사이의 간격이 점차 좁아지게 되었다. 이에 따라, 동일층상에서 서로 인접한 금속배선층 사이 또는 상하로 인접한 각 배선층 사이에 존재하는 기생 저항 및 커패시턴스 성분들이 가장 중요한 문제로 되었다.
금속 배선 시스템에서 기생 저항 및 커패시턴스 성분들은 RC에 의해 유도되는 지연(delay)에 의하여 소자의 동작특성을 열하시킨다. 또한, 배선층간에 존재하는 기생 저항 및 커패시턴스 성분들은 칩의 총 전력 소모량을 증가시키고 신호 누설량을 증가시킨다. 따라서, 초고집적 반도체 집적회로 소자에 있어서 RC가 작은 다층 배선 기술을 개발하는 것이 매우 중요한 문제이다.
RC가 작은 고성능의 다층 배선 구조를 형성하기 위하여는 비저항이 낮은 금속을 사용하여 배선층을 형성하거나 유전율이 낮은 절연막을 사용할 필요가 있다. 금속 배선층에서의 저항을 낮추기 위하여, 금속 배선층을 형성하는 금속 재료로서 비저항이 낮은 금속, 예를 들면 구리를 사용하는 연구가 현재 활발하게 진행되고 있다.
구리 배선은 사진 식각 기술에 의하여 직접 패터닝하여 얻기는 어렵다. 따라서, 구리 배선을 형성하기 위하여 다마신 공정을 주로 이용하고 있다.
다마신 공정은 층간절연막을 먼저 형성하고 사진식각기술에 의해 층간절연막에 비아 및 홈을 형성한다. 이어서, 층간절연막 상에 금속을 증착하고 비아 및 홈에 매립된 금속만 남기고 나머지 금속은 화학 기계적 연마법으로 제거하여 금속배선을 형성한다. 따라서, 금속 식각공정이 회피된다.
다마신 공정에 의한 Cu 배선시는 싱글 다마신 공정의 고코스트와 성능저하를 극복하기 위한 듀얼 다마신 공정이 요구된다.
듀얼 다마신 공정에서는 트렌치를 먼저 형성하는 방식보다는 비아를 먼저 형성하는 방식이 사진식각기술상 유리하다.
비아 퍼스트 방식에서 저유전율막을 층내절연막으로 사용한 경우에는 트렌치 식각시 비아 바닥에 노출된 확산방지막에 대한 식각선택비를 고려하지 않으면 안된다.
이러한 문제로 BARC(BOTTOM ANTI REFLECT COAT)와 같은 유기막을 비아 매립물질로 사용하여 트렌치를 식각하는 방법이 사용되고 있다.
그러나, 층간절연막과 유기막의 식각선택비 문제로 폴리머와 같은 고유전물질이 비아 내측벽에 비아 팬스(Via fence)로 형성되는 것에 의하여 기생커패시턴스를 증가시키는 나쁜 영향을 끼친다.
따라서 층간절연막과 선택비가 비슷한 SOG(SPIN ON GLASS)계 무기막을 사용하여 비아 팬스 문제에 대응하고 있다.
그러나, 무기막을 사용할 때 트렌치 형성 후 매립 재료의 제거 방법에 있어서 일반적으로 불산(HF)과 같은 습식 케미컬을 이용한 화학적 스트립(Chemical Strip)방법을 사용하고 있기 때문에 이종막질의 계면에서 불산에 의한 언더컷이 발생하는 문제가 있다.
이와 같은 트렌치 및 비아 내측벽의 언더컷은 후속 장벽층 및 구리 시드 라이너 형성공정시 코팅불량 또는 보이드를 생성시키는 요인으로 작용하게 된다.
본 발명의 목적은 이와 같은 종래 기술의 문제점을 해결하기 위하여 비아 내부의 무기계의 매립물질을 건식 스트립방식으로 제거함으로써, 트렌치 및 비아 내측벽에 언더컷이 발생되지 않도록 하는 듀얼 다마신 공정을 제공하는 데 있다.
본 발명의 방법은 하부 구리계 배선을 확산 방지막으로 덮고 그 위에 무기계 층간절연막, 식각저지막, 층내 절연막을 순차적으로 형성하고 비아 식각, 무기계 충전물로 비아 매립, 트렌치 식각, 비아 안의 무기계 충전물 및 확산방지막을 제거하여 하부 구리계 배선을 노출하는 공정을 포함하는 듀얼 다마신 방법에 있어서, 비아 내에 매립된 상기 무기계 충전물의 제거공정은 CxFy계 가스, 산소함유 가스 및 불활성 가스를 포함한 소스 가스의 플라즈마에 의한 드라이 식각으로 제거한다.
본 발명에서 확산 방지막 또는 식각저지막 또는 식각 스톱막은 H, C 또는 N을 함유하는 비산화물계 절연막으로 SiN 또는 BN와 같은 질화막 또는 SiC와 같은 탄화막을 사용한다.
본 발명에서 층내절연막(INTRA IMD ; INTER METAL DIELECTRIC)은 도프드 산화물계 저유전율막으로 H, C 또는 CHx를 함유한다. 여기서, 층내 절연막은 동일 층에서 인접 배선들 사이를 절연하는 절연막을 의미한다. 즉, 층내절연막에 금속배선이 형성된다.
본 발명에서 층간절연막(INTER IMD) 또는 ILD(INTER LAYER DIELECTRIC)은 SiOC과 같은 저유전율막을 사용한다. 여기서 층간절연막은 상하 금속배선층 사이를 절연하는 절연막을 의미한다. 층간절연막에 비아가 형성된다.
본 발명에서 무기계 충전물은 HSQ(HYDROGEN SILSESQUIOXANES) 또는 MSQ(METHYL SILSESQUIOXANES)와 같은 SOD(SPIN ON DIELECTRIC)막을 사용한다.
본 발명에서 CxFy계 가스는 C/F의 비가 0.5 이상인 C4F8, C4F6 또는 C5F8을 사용한다. 산소함유 가스는 O2, CO, CO2 또는 N2O를 사용하고, 불활성 가스는 He, Ar 또는 Xe를 사용한다.
또한 본 발명의 방법은 하부 구리계 배선을 확산 방지막으로 덮고 그 위에 무기계 층간절연막, 식각저지막, 무기계 층내절연막을 순차적으로 형성하는 단계와, 상기 층내절연막, 식각저지막, 층간절연막을 순차적으로 선택 식각하여 비교적 좁은 개구부를 형성하는 단계와, 상기 개구부를 무기계 충전물로 매립하는 단계와, 상기 무기계 충전물과 상기 층내 절연막의 식각 선택비 없이 상기 개구부를 포함하는 층내절연막을 선택적으로 식각하여 상기 개구부에 비해 비교적 넓은 트렌치를 형성하는 단계와, 상기 트렌치 바닥에 노출되고 상기 개구부에 매립된 남겨진 무기계 충전물을 상기 층간절연막, 식각저지막 및 층내절연막에 대해 고선택비의 플라즈마 건식식각으로 제거하는 단계를 구비한다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시예를 상세하게 설명하기로 한다. 그러나, 이하의 실시예는 이 기술분야에서 통상적인 지식을 가진 자에게 본 발명이 충분히 이해되도록 제공되는 것으로서, 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 다음에 기술되는 실시예에 한정되는 것은 아니다. 이하의 설명에서 어떤 층이 다른 층의 위에 존재한다고 기술될 때, 이는 다른 층의 바로 위에 존재할 수도 있고, 그 사이에 제3의 층이 게재될 수도 있다. 또한 도면에서 각 층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되었다. 도면상에서 동일 부호는 동일한 요소를 지칭한다.
도 1을 참조하면, 반도체 기판(미도시) 상의 절연막(10)에 하부 구리계 배선층(12)이 형성되고, 하부 구리계 배선층(12)이 형성된 절연막(10) 상에 확산 방지막(14) 또는 식각저지막이 증착된다. 확산방지막(14)은 비산화물계 절연막으로 SiN, BN 또는 SiC 막으로 형성된다.
이어서, 층간절연막(16), 식각저지막(18), 층내절연막(20)을 순차적으로 증착한다. 층간절연막(16)은 SiOC과 같은 무기계 저유전율막을 사용한다. 식각저지막(18)은 질화막으로 트렌치 식각시 하부 층간절연막(16)의 식각을 저지한다. 층내절연막은 도프드 산화물계 저유전율막으로 H, C 또는 CHx를 함유한다.
도 2를 참조하면, 층내 절연막(20) 상에 통상의 사진공정으로 포토레지스트로 구성된 비아 오픈 패턴(22)을 형성한다.
도 3을 참조하면, 비아 오픈 패턴(22)을 식각 마스크로 사용하여 층내절연막(20), 식각저지막(18), 층간절연막(16)을 순차적으로 선택 식각하여 개구부(24)를 형성한다. 개구부(24) 바닥에는 확산방지막(14)이 노출된다. 이어서, 비아 오픈 패턴(22)을 아싱(ASHING) 공정으로 제거한다.
도 4를 참조하면, 결과물 상에 HSQ(HYDROGEN SILSESQUIOXANES) 또는 MSQ(METHYL SILSESQUIOXANES)와 같은 SOD(SPIN ON DIELECTRIC)막(26)을 증착하여 개구부(24)를 매립한다. 증착된 SOD막(26)의 표면은 화학 기계적 연마법에 의해 그 표면이 평탄하게 가공되고, 층내절연막(20) 상에 일정 두께로 남겨진다.
도 5를 참조하면, SOD막(26) 상에 통상의 사진공정으로 포토레지스트로 구성된 트렌치 오픈 패턴(28)을 형성한다.
도 6을 참조하면, 트렌치 오픈 패턴(28)을 식각 마스크로 사용하여 노출된 층내절연막(20) 및 SOD막(26)을 선택적으로 식각하여 트렌치(30)를 형성한다. 노출된 층내절연막(20) 및 SOD막(26)은 식각선택비 없이 제거된다. 트렌치(30) 바닥에는 개구부(28)에 매립되고 남겨진 SOD막(32)과 식각저지막(18)이 노출된다.
이어서, 트렌치 오픈 패턴(28)을 아싱(ASHING) 공정으로 제거한다.
도 7을 참조하면, 트렌치(30)의 바닥에 노출된 SOD막(32)과 층내절연막(20) 상에 남겨진 SOD막(32)을 층간절연막(16), 식각저지막(18) 및 층내절연막(20)에 대해 고선택비를 가진 건식 식각으로 제거한다. 남겨진 SOD막(32)에 대한 고선택비를 가진 건식식각은 C/F의 비가 0.5 이상인 C4F8, C4F6 또는 C5F8의 CxFy계 가스와 O2, CO, CO2 또는 N2O와 같은 산소함유 가스와 He, Ar 또는 Xe 불활성 가스를 소스가스로 하는 플라즈마 건식 식각이다. 이와 같은 건식식각은 남겨진 SOD막(32)을 고선택비로 제거함으로 트렌치나 개구부(28) 내의 측벽에 언더컷이 발생되지 않는다. 이어서, 개구부(28) 바닥에 노출된 확산방지막(14)을 제거하여 하부 구리계 배선층(12)의 상부면을 노출시켜서 비아(34)를 완성한다.
도 8을 참조하면, 상기 결과물의 프로파일을 따라 Ta 또는 TaN과 같은 장벽층 라이너(36), 시드층 라이너(38)를 순차적으로 형성한다. 언더컷이 발생되지 않으므로 장벽층 라이너(36) 및 시드층 라이너(38)가 프로파일을 따라 끊어짐이 없이 균일한 두께로 형성된다.
바람직하게, 장벽층 라이너(36)는 CVD 기술 또는 물리기상증착(PVD) 기술을 사용하여 증착될 수 있다. 본 발명의 장벽층 라이너(36)는 예를 들어 Ta, TaNX, Cr, CrNX, Ti, TiNX, W, WNX 및 이들을 1 종 이상 포함하는 다른 합금으로부터 선택된 물질을 포함하나, 이에 한정되는 것은 아니다. 또한, 장벽층라이너(36)의 두께는 약 30Å 내지 약 500Å일 수 있고, 바람직하게는 약 50Å 내지 약 300Å일 수 있다. 장벽층 라이너(36)이 본 발명과 관련하여 형성되는 인터커넥터의 어떤 부분을 차지하고, 장벽층(18)이 상대적으로큰 저항성을 가지기 때문에, 그 크기는 작아져야 한다. 그러나, 장벽층 라이너(36)의 두께는 구리의 외부확산을 감소시키고 개구 내부의 완전한 하부 및 측벽 커버리지를 제공하도록 충분히 커야 한다. 많은 CVD 기술 및 PVD 기술은 장벽층 라이너(36)를 형성하는 기술 분야의 당업자에게 잘 알려져 있다.
다음으로, 시드층 라이너(38)가 장벽층 라이너(36) 상에 증착된다. 시드층 라이너(38)는 바람직하게는 CVD 기술을 이용하여 증착되나, 무-전해(electroless) 기술 또는 다른 실질적인 증착 기술을 사용하여 증착될 수 있다. 많은 CVD 기술 및 무-전해 기술은 시드층 라이너(38)를 형성하는 기술 분야의 당업자에게 자명하다. 시드층 라이너(38)의 두께는 약 50Å 내지 약 500Å일 수 있고, 보다 바람직하게는 약 100Å 내지 약 300Å일 수 있다.
이어서, 무전극 전기도금법에 의해 구리를 증착한 후에 화학 기계적 연마법에 의해 층내절연막(20)이 드러나도록 표면을 평탄화하면, 트렌치(30) 내부에 상부 구리계 금속배선층(40)과 비아 콘택이 동시에 형성된다. 상부 배선층(40)과 하부 배선층(12) 사이는 비아 콘택에 의해 이루어진다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
따라서, 상술한 바와 같이 본 발명에서는 무기계 매립물을 불산을 사용한 습식 스트립방식으로 제거하는 것이 아니라 무기계 매립물에 대해 고선택비를 가진 플라즈마 건식식각법으로 제거함으로써 저유전율막, 식각저지막 및 층간절연막의 노출 계면에서 무기계 충전물 제거공정시 언더컷 발생을 방지할 수 있어서 후속 장벽층이나 구리 시드 라이너 공정시 언더컷으로 인한 후속 라이너의 코팅불량 또는 보이드 생성을 방지할 수 있다.
도 1 내지 도 8은 본 발명에 의한 듀얼 다마신 공정을 나타낸 도면들.
*도면의 주요 부분에 대한 부호의 간단한 설명*
10 : 절연막 12 : 하부 구리계 금속배선
14 : 확산방지막 16 : 층간절연막
18 : 식각저지막 20 : 층내절연막
22 : 비아 오픈 패턴 24 : 개구부
26 : 무기계 충전물 28 : 트렌치 오픈 패턴
30 : 트렌치 32 : 남겨진 무기계 충전물
34 : 비아 36 : 장벽층 라이너
38 : 시드층 라이너 40 : 상부 구리계 금속배선

Claims (14)

  1. 하부 구리계 배선을 확산 방지막으로 덮고 그 위에 무기계 층간절연막, 식각저지막, 도프드 산화물계 저유전율 절연막을 순차적으로 형성하고 비아 식각, 무기계 충전물로 비아 매립, 트렌치 식각, 비아 안의 무기계 충전물 및 확산방지막을 제거하여 하부 구리계 배선을 노출하는 공정을 포함하는 듀얼 다마신 방법에 있어서,
    상기 도프드 산화물계 저유전율 절연막로서는 H, C 또는 CHx를 함유하는 산화물계 절연막을 형성하고, 상기 층간절연막으로서는 SiOC를 포함하고, 상기 무기계 충전물로서는 HSQ 또는 MSQ을 포함하는 SOD막을 형성하고,
    상기 비아 내에 매립된 상기 무기계 충전물을 제거공정은 CxFy계 가스, 산소함유 가스 및 불활성 가스를 포함한 소스 가스의 플라즈마에 의한 드라이 식각으로 제거하는 것을 특징으로 하는 듀얼 다마신 방법.
  2. 제1항에 있어서, 상기 확산 방지막은 H, C 또는 N을 함유하는 비산화물계 절연막인 것을 특징으로 하는 듀얼 다마신 방법.
  3. 제2항에 있어서, 상기 확산 방지막은 SiN 또는 BN와 같은 질화막 또는 SiC와 같은 탄화막인 것을 특징으로 하는 듀얼 다마신 방법.
  4. 삭제
  5. 삭제
  6. 삭제
  7. 제1항에 있어서, 상기 CxFy계 가스는 C/F의 비가 0.5 이상인 것을 특징으로 하는 듀얼 다마신 방법.
  8. 제7항에 있어서, 상기 CxFy계 가스는 C4F8, C4F6 또는 C5F8인 것을 특징으로 하는 듀얼 다마신 방법.
  9. 제1항에 있어서, 상기 산소함유 가스는 O2, CO, CO2 또는 N2O인 것을 특징으로 하는 듀얼 다마신 방법.
  10. 제1항에 있어서, 상기 불활성 가스는 He, Ar 또는 Xe 인 것을 특징으로 하는 듀얼 다마신 방법.
  11. 하부 구리계 배선을 확산 방지막으로 덮고 그 위에 무기계 층간절연막, 식각저지막, 무기계 층내절연막을 순차적으로 형성하는 단계;
    상기 층내절연막, 식각저지막, 층간절연막을 순차적으로 선택 식각하여 비교적 좁은 개구부를 형성하는 단계;
    상기 개구부를 HSQ 또는 MSQ을 포함하는 SOD막으로 이루어지는 무기계 충전물로 매립하는 단계;
    상기 무기계 충전물과 상기 층내 절연막의 식각 선택비 없이 상기 개구부를 포함하는 층내절연막을 선택적으로 식각하여 상기 개구부에 비해 비교적 넓은 트렌치를 형성하는 단계;
    상기 트렌치 바닥에 노출되고 상기 개구부에 매립된 남겨진 무기계 충전물을 상기 층간절연막, 식각저지막 및 층내절연막에 대해 고선택비의 플라즈마 건식식각으로 제거하는 단계를 구비하는 것을 특징으로 하는 듀얼 다마신 방법.
  12. 제11항에 있어서, 상기 확산 방지막은 SiN 또는 BN와 같은 질화막 또는 SiC와 같은 탄화막인 것을 특징으로 하는 듀얼 다마신 방법.
  13. 삭제
  14. 제11항에 있어서, 상기 플라즈마 건식식각은 C/F의 비가 0.5 이상인 CxFy 가스, 산소함유 가스 및 불활성 가스를 소스가스로 하는 플라즈마를 발생하는 것을 특징으로 하는 듀얼 다마신 방법.
KR10-2003-0012823A 2003-02-28 2003-02-28 금속배선의 듀얼 다마신 방법 KR100483838B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2003-0012823A KR100483838B1 (ko) 2003-02-28 2003-02-28 금속배선의 듀얼 다마신 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2003-0012823A KR100483838B1 (ko) 2003-02-28 2003-02-28 금속배선의 듀얼 다마신 방법

Publications (2)

Publication Number Publication Date
KR20040077311A KR20040077311A (ko) 2004-09-04
KR100483838B1 true KR100483838B1 (ko) 2005-04-15

Family

ID=37363231

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-0012823A KR100483838B1 (ko) 2003-02-28 2003-02-28 금속배선의 듀얼 다마신 방법

Country Status (1)

Country Link
KR (1) KR100483838B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101392570B1 (ko) 2006-08-21 2014-05-08 램 리써치 코포레이션 삼중층 레지스트 유기층 에칭

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100731085B1 (ko) * 2005-09-28 2007-06-22 동부일렉트로닉스 주식회사 듀얼 다마신 공정을 이용한 구리 배선 형성 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101392570B1 (ko) 2006-08-21 2014-05-08 램 리써치 코포레이션 삼중층 레지스트 유기층 에칭

Also Published As

Publication number Publication date
KR20040077311A (ko) 2004-09-04

Similar Documents

Publication Publication Date Title
US6309801B1 (en) Method of manufacturing an electronic device comprising two layers of organic-containing material
US6352921B1 (en) Use of boron carbide as an etch-stop and barrier layer for copper dual damascene metallization
KR100702549B1 (ko) 반도체 인터커넥트 구조 상의 금속층 증착 방법
KR100487948B1 (ko) 이중 다마신 기술을 사용하여 비아콘택 구조체를 형성하는방법
US8138082B2 (en) Method for forming metal interconnects in a dielectric material
US7304386B2 (en) Semiconductor device having a multilayer wiring structure
KR100416596B1 (ko) 반도체 소자의 연결 배선 형성 방법
US6984577B1 (en) Damascene interconnect structure and fabrication method having air gaps between metal lines and metal layers
US20020173143A1 (en) Method for forming metal wiring layer of semiconductor device
US7790601B1 (en) Forming interconnects with air gaps
JP2005072384A (ja) 電子デバイスの製造方法
JP2011014904A (ja) ビアがガウジングされた相互接続構造体及びその製造方法
JP2006019480A (ja) 半導体装置の製造方法
US20050048765A1 (en) Sealed pores in low-k material damascene conductive structures
US7436009B2 (en) Via structures and trench structures and dual damascene structures
US5880030A (en) Unlanded via structure and method for making same
JP4340729B2 (ja) 半導体装置とその製造方法
US7968456B2 (en) Method of forming an embedded barrier layer for protection from chemical mechanical polishing process
KR20020025237A (ko) 적어도 하나의 금속화 평면을 구비한 집적회로의 생산 방법
JP2006216964A (ja) ビアキャッピング保護膜を使用する半導体素子のデュアルダマシン配線の製造方法
KR100483838B1 (ko) 금속배선의 듀얼 다마신 방법
KR101128705B1 (ko) 반도체 소자의 금속배선 형성방법
KR100399909B1 (ko) 반도체 소자의 층간 절연막 형성 방법
US7365025B2 (en) Methods of forming dual-damascene interconnect structures on semiconductor substrates using multiple planarization layers having different porosity characteristics
KR20040077307A (ko) 다마신 금속 배선 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee