JP2008294335A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2008294335A
JP2008294335A JP2007140217A JP2007140217A JP2008294335A JP 2008294335 A JP2008294335 A JP 2008294335A JP 2007140217 A JP2007140217 A JP 2007140217A JP 2007140217 A JP2007140217 A JP 2007140217A JP 2008294335 A JP2008294335 A JP 2008294335A
Authority
JP
Japan
Prior art keywords
film
semiconductor device
manufacturing
hard mask
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007140217A
Other languages
English (en)
Inventor
Akira Ueki
彰 植木
Takashi Harada
剛史 原田
Atsushi Ishii
敦司 石井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Panasonic Corp
Original Assignee
Renesas Technology Corp
Panasonic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp, Panasonic Corp filed Critical Renesas Technology Corp
Priority to JP2007140217A priority Critical patent/JP2008294335A/ja
Priority to US12/059,768 priority patent/US7741228B2/en
Publication of JP2008294335A publication Critical patent/JP2008294335A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76849—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned on top of the main fill metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)
  • Weting (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

【課題】歩留りが高く、且つエアギャップにより配線間の容量を十分に低減できる半導体装置の製造方法を提供する。
【解決手段】半導体基板１０１上に配線間絶縁膜１０３を堆積した後、配線間絶縁膜１０３に配線溝１０４を形成し、その後、配線溝１０４の内部に下部配線１０７を形成する。配線間絶縁膜１０３の上及び下部配線１０７の上に保護膜１０９を形成した後、保護膜１０９上にハードマスク膜１１０を形成し、その後、ハードマスク膜１１０をパターン化する。パターン化されたハードマスク膜１１０を用いて、保護膜１０９及び配線間絶縁膜１０３を部分的に除去することにより、エアギャップ溝１１２を形成し、その後、エアギャップ溝１１２の上部を塞ぐように層間絶縁膜１１３を形成することにより、エアギャップ１１４を形成する。
【選択図】図３

Description

本発明は、半導体装置の製造方法に関するものである。
近年の半導体集積回路素子の微細化に伴い、配線間隔が狭くなってきている。これにより、配線間容量が増加し、信号の伝搬速度の低下が引き起こされるという問題がある。そのため、配線間容量を低減する試みとして、配線間に誘電率の低い絶縁膜材料を埋め込むことが検討されている。一方で、配線間にエアギャップを形成することにより、配線間容量を低減する方法も検討されている。以下、特許文献１に示されている従来のエアギャップ形成方法について、図面を参照しながら説明する。
まず、図５（ａ）に示すように、半導体基板１の表面に絶縁膜２を形成する。
次に、図５（ｂ）に示すように、フォトリソグラフィー及びドライエッチングにより、絶縁膜２の上部に配線溝３を形成する。
次に、図５（ｃ）に示すように、配線溝３の内部を含む絶縁膜２の上にバリア膜４及びＣｕ膜５を順次堆積した後、配線溝３からはみ出したバリア膜４及びＣｕ膜５をＣＭＰ（chemical mechanical polishing ）により除去し、下部配線６を形成する。
次に、図５（ｄ）に示すように、ＣＶＤ（chemical vapor deposition ）又は無電解めっきにより、下部配線６の表面にキャップ膜７を選択的に成長させる。
次に、図６（ａ）に示すように、ＣＶＤにより、絶縁膜２の上及び下部配線６を覆うキャップ膜７の上に保護膜８を堆積する。
次に、図６（ｂ）に示すように、フォトリソグラフィーによって、保護膜８の上にパターン化したレジストマスク９を形成する。レジストマスク９はエアギャップ形成領域に開口を有しており、これによってエアギャップ形成領域を制限することができる。
次に、図６（ｃ）に示すように、レジストマスク９を用いて、エアギャップ形成領域に位置する部分の保護膜８を除去する。
次に、エアギャップ形成領域に位置する部分のキャップ膜７をレジストマスク９と共にマスクとして用いて、図７（ａ）に示すように、下部配線６間に位置する部分の絶縁膜２をドライエッチングにより除去することにより、エアギャップ溝１０を形成し、その後、レジストマスク９を除去する。
次に、図７（ｂ）に示すように、ＣＶＤにより、半導体基板１の上に全面に亘って絶縁膜１１を堆積する。これにより、エアギャップ溝１０の内部が絶縁膜１１によって満たされる前に、エアギャップ溝１０の上部が絶縁膜１１により塞がれ、それによってエアギャップ１２が形成される。
特開２００６−１２０９８８号公報
しかしながら、前述の従来の技術には、以下のような問題点がある。
第１の問題点は、図６（ｃ）に示す工程（保護膜８を除去する工程）で用いたレジストマスク９を除去したり又はポリマーを除去する際に、図８に示すように、キャップ膜７が酸化されたり又はダメージを受けることである。キャップ膜７が酸化されたり又はダメージを受けると、キャップ膜７が下部配線６を構成するＣｕ膜５の拡散防止膜としての役割を果たせなくなり、歩留まりが低下してしまうことが懸念される。尚、図８において↓は酸素プラズマを示している。
第２の問題点は、図７（ａ）に示す工程（エアギャップ溝１０を形成する工程）において、図８に示すように、下部配線６間に位置する部分の絶縁膜２をエッチングする際に保護膜８にダメージ層１３が形成されることである。このようにダメージ層１３が形成されると、図７（ｂ）に示す工程で堆積される絶縁膜１１と保護膜８との密着性が劣化したり、又はデバイスの信頼性が低下することが懸念される。
第３の問題点は、図６（ｃ）に示す工程（保護膜８を除去する工程）や図７（ａ）に示す工程（エアギャップ溝１０を形成する工程）で用いられるレジストマスク９のエッチング耐性が十分ではないことである。すなわち、保護膜８及び配線間の絶縁膜２を除去するのに十分なレジスト膜厚を確保できない場合、配線間の絶縁膜２のエッチング中にレジストマスク９が消失し、その結果、保護膜８が削られてしまい、デバイスの信頼性劣化につながることが懸念される。
本発明は、以上の従来技術の問題点を鑑みてなされたものであり、その目的は、歩留りが高く、且つエアギャップにより配線間の容量を十分に低減できる半導体装置の製造方法を提供することにある。
前記の目的を達成するために、本発明に係る半導体装置の製造方法は、基板上に第１の絶縁膜を形成する工程（ａ）と、前記第１の絶縁膜に配線溝を形成する工程（ｂ）と、前記配線溝の内部に配線を形成する工程（ｃ）と、前記第１の絶縁膜の上及び前記配線の上に保護膜を形成する工程（ｄ）と、前記保護膜上にハードマスク膜を形成する工程（ｅ）と、前記ハードマスク膜をパターン化する工程（ｆ）と、パターン化された前記ハードマスク膜を用いて、前記保護膜及び前記第１の絶縁膜を部分的に除去することにより、エアギャップ溝を形成する工程（ｇ）と、前記エアギャップ溝の上部を塞ぐように第２の絶縁膜を形成することにより、エアギャップを形成する工程（ｈ）とを備えている。
本発明の半導体装置の製造方法によると、保護膜上にハードマスク膜を形成するため、配線又はそのキャップ膜（拡散防止膜）を保護膜によって覆った状態で、言い換えると、配線又はそのキャップ膜が露出していない状態で、ハードマスク膜のパターン化に用いたレジストマスクを除去することできる。このため、レジスト除去やその後のポリマー除去の際に、配線又はそのキャップ膜が酸化されることを防止できるので、歩留まりの低下を防止することができる。
また、配線間に位置する絶縁膜（第１の絶縁膜）にエアギャップ溝を形成する際に、保護膜をハードマスク膜によって覆っているため、保護膜が直接エッチングされることがないので、保護膜のダメージを抑えることが可能となり、信頼性の低下を防止することができる。
さらに、保護膜の部分的な除去を含むエアギャップ溝形成においてレジストマスクではなくハードマスク膜を用いるため、エッチング中のレジスト膜減りに起因する種々の問題が生じなくなることは言うまでもない。
本発明によると、エアギャップにより配線間の容量を十分に低減できる半導体装置を歩留まり良く得ることができる。
（第１の実施形態）
以下、本発明の第１の実施形態に係る半導体装置の製造方法について、図面を参照しながら説明する。
図１（ａ）〜（ｄ）、図２（ａ）〜（ｄ）及び図３（ａ）〜（ｄ）は第１の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。
まず、図１（ａ）に示すように、半導体基板１０１上に層間絶縁膜１０２及び配線間絶縁膜１０３を形成する。尚、本実施形態では、層間絶縁膜１０２として例えばＳｉＯＣ膜、配線間絶縁膜１０３として例えばＴＥＯＳ（tetraethylorthosilicate ）膜を使用している。
次に、図１（ｂ）に示すように、フォトリソグラフィー及びドライエッチングにより、配線間絶縁膜１０３を貫通し且つ層間絶縁膜１０２の内部に達する配線溝１０４を形成する。
次に、図１（ｃ）に示すように、配線溝１０４の内部を含む配線間絶縁膜１０３上にバリア膜１０５及び導電膜１０６を順次堆積した後、配線溝１０４からはみ出したバリア膜１０５及び導電膜１０６を例えばＣＭＰにより除去することにより、配線溝１０４の内部に下部配線１０７を形成する。尚、本実施形態では、バリア膜１０５として例えばＴａＮ膜とＴａ膜とをこの順番で積層した膜、導電膜１０６として例えばＣｕ膜を使用している。
次に、図１（ｄ）に示すように、例えばＣＶＤ又は無電解メッキにより下部配線１０７の上面を覆うキャップ膜１０８を選択的に成長させる。尚、本実施形態では、キャップ膜１０８として例えば無電解めっきにより成長させたＣｏＷＰ（コバルトタングステンリン）膜を使用している。また、キャップ膜１０８の端部は、下部配線１０７の近傍に位置する部分の配線間絶縁膜１０３の上まで延びていてもよい。
次に、図２（ａ）に示すように、配線間絶縁膜１０３の上、及び下部配線１０７を覆うキャップ膜１０８の上に保護膜１０９を形成する。尚、本実施形態では、保護膜１０９として例えばＳｉＣＮ膜を用いている。
次に、図２（ｂ）に示すように、保護膜１０９上にハードマスク膜１１０を堆積する。すなわち、ハードマスク膜１１０は後述するエッチング工程でハードマスクとして機能する。尚、本実施形態では、ハードマスク膜１１０として例えばＴＥＯＳ膜を堆積している。
次に、図２（ｃ）に示すように、フォトリソグラフィーにより、エアギャップ形成領域に開口を有するレジストマスク１１１をハードマスク膜１１０上に形成する。これにより、後述するエアギャップ形成工程において、エアギャップ形成領域と非形成領域とを作り分けることができる。
次に、図２（ｄ）に示すように、ハードマスク膜１１０のうち、レジストマスク１１１により被覆されずに露出している部分をエッチングにより除去し、その後、アッシング及び洗浄によりレジストマスク１１１を除去する。この工程においては、キャップ膜１０８は保護膜１０９により被覆されているため、アッシング等により酸化されることはない。
次に、図３（ａ）に示すように、保護膜１０９のうちハードマスク膜１１０（パターン化されたハードマスク膜１１０：以下同じ）により被覆されずに露出している部分をエッチングにより除去する。
続いて、図３（ｂ）に示すように、ハードマスク膜１１０及びエアギャップ形成領域に位置するキャップ膜１０８をマスクとして、配線間絶縁膜１０３のうちハードマスク膜１１０により被覆されずに露出している部分をエッチングにより除去することによって、エアギャップ溝１１２を形成する。
さらに、図３（ｃ）に示すように、エアギャップ溝１１２の底部となる部分の層間絶縁膜１０２を例えば１００ｎｍ程度エッチングする。これにより、エアギャップ溝１１２を拡大することができるので、次工程でエアギャップ溝１１２に形成されるエアギャップを大きくすることができるので、配線（下部配線１０７）間の容量をさらに下げることができる。
尚、図３（ａ）〜図３（ｃ）に示す保護膜１０９、配線間絶縁膜１０３及び層間絶縁膜１０２のエッチングをウェットエッチング法を用いて連続的に行ってもよい。
次に、図３（ｄ）に示すように、例えばＣＶＤにより、半導体基板１０１の上に全面に亘って層間絶縁膜１１３を堆積する。これにより、エアギャップ溝１１２の内部が層間絶縁膜１１３によって満たされる前に、エアギャップ溝１１２の上部が層間絶縁膜１１３により塞がれ、それによってエアギャップ１１４が形成される。尚、本実施形態では、層間絶縁膜１１３として例えばＳｉＯＣ膜を用いている。
以上のように、本実施形態では、下部配線１０７を覆うキャップ膜１０８が露出した状態（図３（ａ）〜（ｃ）参照））においては、レジスト除去やポリマー除去等は行わないため、キャップ膜１０８が酸化されたり又はダメージを受けることはない。従って、歩留まりの低下を防止することができる。
以上の工程により形成された本実施形態の半導体装置の最終構造においては、図３（ｄ）に示すように、保護膜１０９の上にハードマスク膜１１０が堆積されていることが特徴となっている。
ここで、本発明の特徴であるハードマスク膜１１０の機能について述べる。ハードマスク膜１１０は、保護膜１０９及び配線間絶縁膜１０３をエッチングする際のマスクとして用いる。すなわち、レジストマスクのみによって保護膜１０９及び配線間絶縁膜１０３をエッチングするためにはレジストマスクのエッチング耐性が十分ではないと考えられるからである。言い換えると、ハードマスク膜１１０をマスクとして用いることにより、エッチング中のレジスト膜減りに起因する種々の問題を回避することができる。
また、ハードマスク膜１１０をマスクとして用いることにより、前述のように、レジストマスク除去時等にキャップ膜１０８（具体的にはキャップ膜１０８を構成するＣｏＷＰ）が酸化されることを防止することができ、それによって歩留まりの低下を防止することができる。
さらに、配線間絶縁膜１０３にエアギャップ溝１１２を形成する際に、保護膜１０９をハードマスク膜１１０によって覆っているため、保護膜１０９が直接エッチングされることがないので、保護膜１０９のダメージを抑えることが可能となり、信頼性の低下を防止することができる。
尚、本実施形態において、ハードマスク膜１１０としてＴＥＯＳ膜を用いたが、これに代えて、ＦＳＧ膜、ＳｉＯ2 膜、ＳｉＯＣ膜、ＳｉＮ膜、ＳｉＣＯ膜、ＳｉＣＮ膜又はＡｌＯ膜等を用いてもよい。或いは、これらの絶縁膜に代えて、Ｔｉ膜、Ｔａ膜又はＡｌ膜等の金属膜を用いてもよい。
また、本実施形態において、配線間絶縁膜１０３としてＴＥＯＳ膜を用いたが、これに代えて、ＦＳＧ（fluorine-doped silicate glass ）膜等を用いてもよい。
また、本実施形態において、保護膜１０９としてＳｉＣＮ膜を用いたが、これに代えて、ＳｉＮ膜又はＳｉＣ膜等を用いてもよい。
また、本実施形態において、バリア膜１０５として、ＴａＮ膜とＴａ膜とをこの順番で積層した膜を用いたが、バリア膜１０５は金属窒化物又は金属ケイ化窒化物を含むことが好ましく、当該金属窒化物又は当該金属ケイ化窒化物に含まれる金属はチタン、タンタル又はタングステンであることがさらに好ましい。
また、本実施形態において、キャップ膜１０８としてＣｏＷＰ膜を用いたが、キャップ膜１０８はタングステン又はタングステン合金を含むことが好ましく、当該タングステン合金はコバルトタングステンリン、コバルトタングステンボロン又はコバルトタングステンリンボロンであることがさらに好ましい。或いは、キャップ膜１０８は金属窒化物又は金属ケイ化窒化物を含むことが好ましく、当該金属窒化物又は当該金属ケイ化窒化物に含まれる金属はチタン、タンタル又はタングステンであることがさらに好ましい。
（第２の実施形態）
以下、本発明の第２の実施形態に係る半導体装置の製造方法について、図面を参照しながら説明する。尚、第２の実施形態についての説明は、前述の第１の実施形態と異なる部分についてのみ行うものとし、第１の実施形態と重複する説明については省略する。
図４（ａ）は第２の実施形態に係る半導体装置の製造方法の一工程を示す断面図である。本実施形態が第１の実施形態と異なっているのは、図３（ｃ）に示すエアギャップ溝１１２の形成工程と、図３（ｄ）に示すエアギャップ１１４の形成工程（層間絶縁膜１１３の形成工程）との間に、図４（ａ）に示すように、例えばウェットエッチング法によりハードマスク膜１１０を除去することである。これによって、図３（ｄ）に示すエアギャップ１１４の形成工程において、保護膜１０９上に層間絶縁膜１１３を直接堆積することが可能となるため、ハードマスク膜１１０を残存させたときに生じる膜厚ばらつき（ハードマスク膜１１０の有無に起因する層間絶縁膜１１３表面の段差）等を排除することができる。
また、本実施形態において、図４（ａ）に示す工程で、例えば、配線間絶縁膜１０３及びハードマスク膜１１０の両方のエッチングが可能な薬液を用いることによって、図４（ｂ）に示すように、エアギャップ形成領域の配線（下部配線１０７）間に残っている配線間絶縁膜１０３をさらに除去することが可能となる。すなわち、エアギャップ溝１１２の近傍に位置する部分の配線間絶縁膜１０３をさらに除去することにより、エアギャップ溝１１２を拡大することができ、その結果、エアギャップ１１４をより大きく形成することができるので、配線間領域のさらなる低誘電率化を実現することができる。
尚、第１又は第２の実施形態において、半導体基板直上の絶縁膜に埋め込まれた配線（いわゆるＭ１配線）間におけるエアギャップ形成について述べたが、さらに上層に形成された埋め込み配線間におけるエアギャップ形成に本発明を用いることによって同様の効果が得られることは言うまでもない。
本発明は、半導体装置の製造方法に関し、特に、配線間にエアギャップを形成する技術に適用した場合には、配線間の容量を十分に低減できる半導体装置を歩留り良く得られ、非常に有用である。
図１（ａ）〜（ｄ）は本発明の第１の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。 図２（ａ）〜（ｄ）は本発明の第１の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。 図３（ａ）〜（ｄ）は本発明の第１の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。 図４（ａ）は本発明の第２の実施形態に係る半導体装置の製造方法の一工程を示す断面図であり、図４（ｂ）は図４（ａ）に示す工程の変形例を示す断面図である。 図５（ａ）〜（ｄ）は従来の半導体装置の製造方法の各工程を示す断面図である。 図６（ａ）〜（ｃ）は従来の半導体装置の製造方法の各工程を示す断面図である。 図７（ａ）及び（ｂ）は従来の半導体装置の製造方法の各工程を示す断面図である。 図８は従来の半導体装置の製造方法における問題点を示す図である。
符号の説明
１ 半導体基板
２ 絶縁膜
３ 配線溝
４ バリア膜
５ Ｃｕ膜
６ 下部配線
７ キャップ膜
８ 保護膜
９ レジストマスク
１０ エアギャップ溝
１１ 絶縁膜
１２ エアギャップ
１３ 保護膜のダメージ層
１０１ 半導体基板
１０２ 層間絶縁膜
１０３ 配線間絶縁膜
１０４ 配線溝
１０５ バリア膜
１０６ Ｃｕ膜
１０７ 下部配線
１０８ キャップ膜
１０９ 保護膜
１１０ ハードマスク膜
１１１ レジストマスク
１１２ エアギャップ溝
１１３ 層間絶縁膜
１１４ エアギャップ

Claims (18)

  1. 基板上に第１の絶縁膜を形成する工程（ａ）と、
    前記第１の絶縁膜に配線溝を形成する工程（ｂ）と、
    前記配線溝の内部に配線を形成する工程（ｃ）と、
    前記第１の絶縁膜の上及び前記配線の上に保護膜を形成する工程（ｄ）と、
    前記保護膜上にハードマスク膜を形成する工程（ｅ）と、
    前記ハードマスク膜をパターン化する工程（ｆ）と、
    パターン化された前記ハードマスク膜を用いて、前記保護膜及び前記第１の絶縁膜を部分的に除去することにより、エアギャップ溝を形成する工程（ｇ）と、
    前記エアギャップ溝の上部を塞ぐように第２の絶縁膜を形成することにより、エアギャップを形成する工程（ｈ）とを備えていることを特徴とする半導体装置の製造方法。
  2. 請求項１に記載の半導体装置の製造方法において、
    前記第１の絶縁膜はＳｉＯ2 膜又はＦＳＧ膜であることを特徴とする半導体装置の製造方法。
  3. 請求項１又は２に記載の半導体装置の製造方法において、
    前記保護膜はＳｉＮ膜、ＳｉＣ膜又はＳｉＣＮ膜であることを特徴とする半導体装置の製造方法。
  4. 請求項１〜３のいずれか１項に記載の半導体装置の製造方法において、
    前記ハードマスク膜はＴＥＯＳ膜、ＳｉＯＣ膜、ＳｉＮ膜、ＳｉＣＯ膜又はＳｉＣＮ膜であることを特徴とする半導体装置の製造方法。
  5. 請求項１〜３のいずれか１項に記載の半導体装置の製造方法において、
    前記ハードマスク膜は金属膜であることを特徴とする半導体装置の製造方法。
  6. 請求項１〜５のいずれか１項に記載の半導体装置の製造方法において、
    前記工程（ｆ）は、
    前記ハードマスク膜上にレジストマスクを形成する工程と、
    前記レジストマスクを用いて、前記ハードマスク膜を部分的に除去することにより、前記ハードマスク膜をパターン化する工程と、
    前記レジストマスクを除去する工程とを含むことを特徴とする半導体装置の製造方法。
  7. 請求項１〜６のいずれか１項に記載の半導体装置の製造方法において、
    前記工程（ｇ）と前記工程（ｈ）との間に、前記ハードマスク膜を除去する工程（ｉ）をさらに備えていることを特徴とする半導体装置の製造方法。
  8. 請求項７に記載の半導体装置の製造方法において、
    前記工程（ｉ）において、ウェットエッチング法により前記ハードマスク膜を除去することを特徴とする半導体装置の製造方法。
  9. 請求項８に記載の半導体装置の製造方法において、
    前記工程（ｉ）において、前記エアギャップ溝の近傍に位置する部分の前記第１の絶縁膜を除去することにより、前記エアギャップ溝を拡大することを特徴とする半導体装置の製造方法。
  10. 請求項１〜９のいずれか１項に記載の半導体装置の製造方法において、
    前記工程（ｇ）において、ウェットエッチング法により前記第１の絶縁膜を部分的に除去することを特徴とする半導体装置の製造方法。
  11. 請求項１〜１０のいずれか１項に記載の半導体装置の製造方法において、
    前記工程（ｃ）は、
    前記配線溝の内部を含む前記第１の絶縁膜上にバリア膜及び導電膜を順次積層する工程と、
    前記配線溝からはみ出た前記バリア膜及び前記導電膜を除去する工程とを含むことを特徴とする半導体装置の製造方法。
  12. 請求項１１に記載の半導体装置の製造方法において、
    前記バリア膜は金属窒化物又は金属ケイ化窒化物を含むことを特徴とする半導体装置の製造方法。
  13. 請求項１２に記載の半導体装置の製造方法において、
    前記金属窒化物又は前記金属ケイ化窒化物に含まれる金属はチタン、タンタル又はタングステンであることを特徴とする半導体装置の製造方法。
  14. 請求項１〜１３のいずれか１項に記載の半導体装置の製造方法において、
    前記工程（ｃ）は、前記配線の上面を覆うキャップ膜を形成する工程を含むことを特徴とする半導体装置の製造方法。
  15. 請求項１４に記載の半導体装置の製造方法において、
    前記キャップ膜はタングステン又はタングステン合金を含むことを特徴とする半導体装置の製造方法。
  16. 請求項１５に記載の半導体装置の製造方法において、
    前記タングステン合金はコバルトタングステンリン、コバルトタングステンボロン又はコバルトタングステンリンボロンであることを特徴とする半導体装置の製造方法。
  17. 請求項１４に記載の半導体装置の製造方法において、
    前記キャップ膜は金属窒化物又は金属ケイ化窒化物を含むことを特徴とする半導体装置の製造方法。
  18. 請求項１７に記載の半導体装置の製造方法において、
    前記金属窒化物又は前記金属ケイ化窒化物に含まれる金属はチタン、タンタル又はタングステンであることを特徴とする半導体装置の製造方法。
JP2007140217A 2007-05-28 2007-05-28 半導体装置の製造方法 Pending JP2008294335A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2007140217A JP2008294335A (ja) 2007-05-28 2007-05-28 半導体装置の製造方法
US12/059,768 US7741228B2 (en) 2007-05-28 2008-03-31 Method for fabricating semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007140217A JP2008294335A (ja) 2007-05-28 2007-05-28 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2008294335A true JP2008294335A (ja) 2008-12-04

Family

ID=40088787

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007140217A Pending JP2008294335A (ja) 2007-05-28 2007-05-28 半導体装置の製造方法

Country Status (2)

Country Link
US (1) US7741228B2 (ja)
JP (1) JP2008294335A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009016790A (ja) * 2007-06-04 2009-01-22 Panasonic Corp 半導体装置および半導体装置の製造方法
KR20150116518A (ko) * 2014-04-07 2015-10-16 삼성전자주식회사 반도체 장치 및 이의 제조 방법
KR20150116516A (ko) * 2014-04-07 2015-10-16 삼성전자주식회사 반도체 장치 및 이의 제조 방법
KR101735912B1 (ko) * 2014-05-15 2017-05-15 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 공기 간극 구조를 구비한 반도체 장치 및 그 제조 방법
JP2017188644A (ja) * 2016-03-31 2017-10-12 東京エレクトロン株式会社 ハードマスクの形成方法、ハードマスクの形成装置及び記憶媒体
JP2017220642A (ja) * 2016-06-10 2017-12-14 株式会社日立国際電気 半導体装置の製造方法、基板処理装置、プログラムおよび記録媒体

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8084352B2 (en) * 2007-06-04 2011-12-27 Panasonic Corporation Method of manufacturing semiconductor device
US8994179B2 (en) 2008-08-29 2015-03-31 Infineon Technologies Ag Semiconductor device and method for making same
JP2011009581A (ja) * 2009-06-26 2011-01-13 Renesas Electronics Corp 半導体装置の製造方法及びその半導体装置
US8456009B2 (en) * 2010-02-18 2013-06-04 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structure having an air-gap region and a method of manufacturing the same
US8461683B2 (en) * 2011-04-01 2013-06-11 Intel Corporation Self-forming, self-aligned barriers for back-end interconnects and methods of making same
JP5734757B2 (ja) * 2011-06-16 2015-06-17 株式会社東芝 半導体装置及びその製造方法
CN107579038B (zh) * 2011-12-29 2021-02-26 英特尔公司 具有罩层的气隙互连以及形成的方法
KR102002815B1 (ko) 2012-09-05 2019-07-23 삼성전자주식회사 반도체 장치 및 이의 제조 방법
US9153479B2 (en) * 2013-03-11 2015-10-06 Taiwan Semiconductor Manufacturing Company, Ltd. Method of preventing a pattern collapse
KR102154112B1 (ko) 2013-08-01 2020-09-09 삼성전자주식회사 금속 배선들을 포함하는 반도체 장치 및 그 제조 방법
US9723716B2 (en) * 2013-09-27 2017-08-01 Infineon Technologies Ag Contact pad structure, an electronic component, and a method for manufacturing a contact pad structure
KR102146705B1 (ko) * 2013-12-23 2020-08-21 삼성전자주식회사 반도체 소자의 배선 구조물 및 그 형성 방법
KR102167603B1 (ko) 2014-01-06 2020-10-19 삼성전자주식회사 배선 구조물 형성 방법 및 반도체 장치의 제조 방법
KR102312269B1 (ko) * 2014-04-01 2021-10-12 어플라이드 머티어리얼스, 인코포레이티드 집적된 금속 스페이서 및 에어 갭 인터커넥트
KR102129602B1 (ko) 2014-05-15 2020-07-03 삼성전자주식회사 반도체 장치 및 그 제조 방법
US9496224B2 (en) * 2014-05-15 2016-11-15 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device having air gap structures and method of fabricating thereof
US9583380B2 (en) * 2014-07-17 2017-02-28 Globalfoundries Inc. Anisotropic material damage process for etching low-K dielectric materials
US9583434B2 (en) * 2014-07-18 2017-02-28 Taiwan Semiconductor Manufacturing Company, Ltd. Metal line structure and method
US9305836B1 (en) 2014-11-10 2016-04-05 International Business Machines Corporation Air gap semiconductor structure with selective cap bilayer
KR20160067349A (ko) 2014-12-04 2016-06-14 삼성전자주식회사 도전 구조물 형성 방법, 반도체 장치 및 반도체 장치의 제조 방법
US9449871B1 (en) * 2015-11-18 2016-09-20 International Business Machines Corporation Hybrid airgap structure with oxide liner
KR102334736B1 (ko) * 2015-12-03 2021-12-03 삼성전자주식회사 반도체 장치 및 그 제조 방법
JP6329199B2 (ja) * 2016-03-30 2018-05-23 株式会社日立国際電気 半導体装置の製造方法、基板処理装置およびプログラム
JP6318188B2 (ja) * 2016-03-30 2018-04-25 株式会社日立国際電気 半導体装置の製造方法、基板処理装置およびプログラム
US9831174B1 (en) * 2016-05-31 2017-11-28 Globalfoundries Inc. Devices and methods of forming low resistivity noble metal interconnect
KR102655189B1 (ko) * 2016-09-30 2024-04-04 삼성전자주식회사 반도체 장치 및 이의 제조 방법
KR102616489B1 (ko) 2016-10-11 2023-12-20 삼성전자주식회사 반도체 장치 제조 방법
KR20180061473A (ko) * 2016-11-28 2018-06-08 삼성전자주식회사 반도체 장치 및 그 제조 방법
US10529662B2 (en) * 2018-01-29 2020-01-07 International Business Machines Corporation Method and structure to construct cylindrical interconnects to reduce resistance
US11587870B2 (en) 2019-08-13 2023-02-21 Micron Technology, Inc. Apparatus comprising aluminum interconnections, memory devices comprising interconnections, and related methods

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6753250B1 (en) * 2002-06-12 2004-06-22 Novellus Systems, Inc. Method of fabricating low dielectric constant dielectric films
US7405147B2 (en) * 2004-01-30 2008-07-29 International Business Machines Corporation Device and methodology for reducing effective dielectric constant in semiconductor devices
TWI273671B (en) * 2004-03-18 2007-02-11 Imec Inter Uni Micro Electr Method of manufacturing a semiconductor device having damascene structures with air gaps
JP4106048B2 (ja) 2004-10-25 2008-06-25 松下電器産業株式会社 半導体装置の製造方法及び半導体装置

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009016790A (ja) * 2007-06-04 2009-01-22 Panasonic Corp 半導体装置および半導体装置の製造方法
KR20150116518A (ko) * 2014-04-07 2015-10-16 삼성전자주식회사 반도체 장치 및 이의 제조 방법
KR20150116516A (ko) * 2014-04-07 2015-10-16 삼성전자주식회사 반도체 장치 및 이의 제조 방법
KR102229206B1 (ko) * 2014-04-07 2021-03-18 삼성전자주식회사 반도체 장치 및 이의 제조 방법
KR102247918B1 (ko) * 2014-04-07 2021-05-06 삼성전자주식회사 반도체 장치 및 이의 제조 방법
KR101735912B1 (ko) * 2014-05-15 2017-05-15 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 공기 간극 구조를 구비한 반도체 장치 및 그 제조 방법
JP2017188644A (ja) * 2016-03-31 2017-10-12 東京エレクトロン株式会社 ハードマスクの形成方法、ハードマスクの形成装置及び記憶媒体
JP2017220642A (ja) * 2016-06-10 2017-12-14 株式会社日立国際電気 半導体装置の製造方法、基板処理装置、プログラムおよび記録媒体

Also Published As

Publication number Publication date
US20080299763A1 (en) 2008-12-04
US7741228B2 (en) 2010-06-22

Similar Documents

Publication Publication Date Title
JP2008294335A (ja) 半導体装置の製造方法
US7541276B2 (en) Methods for forming dual damascene wiring for semiconductor devices using protective via capping layer
JP5498808B2 (ja) 半導体装置の製造方法
US20070004189A1 (en) Manufacturing method of semiconductor device
JP2006019480A (ja) 半導体装置の製造方法
JP2009194286A (ja) 半導体装置及びその製造方法
US7855138B2 (en) Semiconductor device and method for manufacturing the same
JPWO2007078011A1 (ja) 多層配線の製造方法と多層配線構造
US7553757B2 (en) Semiconductor device and method of manufacturing the same
JP2007188919A (ja) 半導体装置の製造方法
JP5047504B2 (ja) ビアキャッピング保護膜を使用する半導体素子のデュアルダマシン配線の製造方法
JP2004014901A (ja) 半導体装置とその製造方法
JPH10261707A (ja) 半導体装置の製造方法
JP2006179515A (ja) 半導体素子の製造方法、及びエッチング方法
JP2010141024A (ja) 半導体装置の製造方法および半導体装置
JP2003282704A (ja) デュアルダマシンによる半導体装置の製造方法
JP3606272B2 (ja) 配線構造の形成方法
JP4207113B2 (ja) 配線構造の形成方法
JP4167672B2 (ja) 半導体装置の製造方法
JP2008041783A (ja) 半導体装置の製造方法
JP2009158657A (ja) 配線構造の製造方法および配線構造
KR100483838B1 (ko) 금속배선의 듀얼 다마신 방법
JP2010016236A (ja) 半導体装置の製造方法
JP2006294941A (ja) 半導体装置及びその製造方法
JP2007243025A (ja) 半導体装置及びその製造方法