JP2009158657A - 配線構造の製造方法および配線構造 - Google Patents

配線構造の製造方法および配線構造 Download PDF

Info

Publication number
JP2009158657A
JP2009158657A JP2007333796A JP2007333796A JP2009158657A JP 2009158657 A JP2009158657 A JP 2009158657A JP 2007333796 A JP2007333796 A JP 2007333796A JP 2007333796 A JP2007333796 A JP 2007333796A JP 2009158657 A JP2009158657 A JP 2009158657A
Authority
JP
Japan
Prior art keywords
trench
interlayer insulating
wiring
wiring layer
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007333796A
Other languages
English (en)
Inventor
Tadashi Ohashi
直史 大橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Priority to JP2007333796A priority Critical patent/JP2009158657A/ja
Publication of JP2009158657A publication Critical patent/JP2009158657A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】高集積化された半導体装置において、配線層間の容量を低減し耐圧を向上させた配線構造を提供する。
【解決手段】配線構造の製造方法が、基板上に層間絶縁層を形成する工程と、層間絶縁層をエッチングしてトレンチを形成する工程であって、トレンチは、その側壁が平坦面と外方に傾斜したファセット面とを有するように形成される工程と、トレンチを埋めるように、層間絶縁層上に配線層を堆積する工程と、CMP法を用いて、層間絶縁層上の配線層を除去し、トレンチ内に配線層を残す工程と、トレンチのファセット面が無くなるまで層間絶縁層の膜厚を減じる第1エッチング工程と、トレンチの平坦面を含む平面より外方に飛び出した配線層を部分的に除去する第2エッチング工程と、配線層を覆うように拡散防止膜を形成する拡散防止膜形成工程とを含む。
【選択図】図2

Description

本発明は、配線構造の製造方法および配線構造に関し、特に、配線層間の容量を低減し、耐圧を向上させた配線構造の製造方法および配線構造に関する。
半導体装置の微細化にともない配線層のピッチが小さくなり、隣接する配線間容量の増加に起因する信号応答速度の遅延が問題となっている。これに対して、テクノロジーノードが65nm程度の微細構造では、隣接する配線間容量を低くするために、層間絶縁膜に例えばSiOCからなるポーラス低誘電率(Low−k)膜が用いられる。このような微細構造では、半導体素子を覆う絶縁膜上に、SiCからなるCu拡散防止膜、ポーラスSiOCからなる低誘電率(Low−k)絶縁膜、SiCOからなるキャップ膜(kは約3.5)からなる積層構造が形成される。続いて、積層構造にトレンチをエッチングで設け、その中にTiNからなるバリアメタル層とCuからなる金属層が埋め込まれて配線層が形成される。
S.M.Jang et al., Prov. VLSI, pp.18 (2002)
金属層がCuからなる場合、Cu元素のエレクトロマイグレーション(EM)が発生し、信頼性が低下する。このため、Cuの金属層の上にCoやWからなる拡散防止膜を形成していた。しかしながら、高集積度に伴い配線層の間隔が狭くなると、配線層間の容量の増加や配線層間の耐圧の低下が顕著になってきた。
これに対して発明者が検討したところ、トレンチのエッチング工程でトレンチの上端が拡がり(図2(c)参照)、この結果、トレンチに埋め込んだ配線層の上端部が外方に延在し(図2(e)参照)、隣接する配線層間の距離が設計寸法より小さくなり、配線層間の容量の増加や耐圧の低下の原因となっていることを見出し、本発明を完成した。
即ち、本発明は、高集積化された半導体装置においても、配線層間の容量を低減し、耐圧を向上させた配線構造およびその製造方法の提供を目的とする。
本発明は、基板上に層間絶縁層を形成する工程と、層間絶縁層をエッチングしてトレンチを形成する工程であって、トレンチは、その側壁が平坦面と外方に傾斜したファセット面とを有するように形成される工程と、トレンチを埋めるように、層間絶縁層上に配線層を堆積する工程と、CMP法を用いて、層間絶縁層上の配線層を除去し、トレンチ内に配線層を残す工程と、トレンチのファセット面が無くなるまで層間絶縁層の膜厚を減じる第1エッチング工程と、トレンチの平坦面を含む平面より外方に飛び出した配線層を部分的に除去する第2エッチング工程と、配線層を覆うように拡散防止膜を形成する拡散防止膜形成工程とを含むことを特徴とする配線構造の製造方法である。
また、本発明は、基板上に形成された層間絶縁層と、層間絶縁層に形成されたトレンチと、層間絶縁層の表面より上部に突出した突出部を有するようにトレンチに埋め込まれた、銅を主成分とする配線層と、配線層を覆うように形成された拡散防止膜とを含み、配線層の突出部が、トレンチの側壁の平坦面を含む平面より内方にのみ設けられたことを特徴とする配線構造である。
本発明によれば、配線層間の容量を低減し、耐圧を向上させた配線構造の提供が可能となる。
以下に、図面を参照しながら、本発明の好適な実施の形態について説明する。なお、以下の説明では、「上」、「下」、「左」、「右」およびこれらの用語を含む名称を適宜使用するが、これらの方向は図面を参照した発明の理解を容易にするために用いるものであり、実施形態を上下反転、あるいは任意の方向に回転した形態も、当然に本願発明の技術的範囲に含まれる。
図1は、全体が100で表される、本発明の実施の形態にかかる半導体装置の断面図である。半導体装置100は、例えばトランジスタのような半導体素子10を含む。半導体素子10は、シリコン基板1を含み、シリコン基板1の上には、例えば酸化シリコンからなるゲート絶縁膜2を介して、例えばアルミニウムからなるゲート電極3が設けられている。ゲート電極3の側壁には、例えば酸化シリコンからなるサイドウォール4が設けられている。また、シリコン基板1には、ゲート電極3を挟むようにソース/ドレイン領域5が設けられている。半導体素子10の上は、例えば酸化シリコンからなる層間絶縁膜11で覆われている。
層間絶縁膜11の上には、例えばSiCからなる拡散防止膜12が設けられている。拡散防止膜12には、SiCの他にSiCO、SiCN、SiN等を用いることができ、誘電率kは約3.2〜8.0、膜厚は約25nmである。
拡散防止膜12の上には、例えばポーラスSiOCからなる低誘電率(low−k)絶縁膜(多孔質絶縁膜)13が設けられている。低誘電率絶縁膜13の誘電率は約2.7以下であり、膜厚は約100〜150nmである。ポーラスSiOCは、SiOC材料中に多数の気泡を形成し、誘電率を空気(k=1)に近づけるものであり、導入される気泡の量により誘電率が調整できる。低誘電率絶縁膜13の上には、例えばSiOやSiOCからなるキャップ絶縁膜14が設けられている。
拡散防止膜12、低誘電率絶縁膜13およびキャップ絶縁膜14の中には、層間絶縁膜11の表面が露出するようにトレンチ20が設けられている。トレンチ20の中には、例えばTaからなるバリアメタル層21と例えばCuからなる金属層22が設けられている。バリアメタル層21と金属層22から、配線層25が形成される。金属層22には、Cu−Al合金のようなCuを主成分とする他の金属を用いても構わない。バリアメタル層21には、Taの他にTaN、Ti、TiN等を用いても構わない。
金属層22の上端は、キャップ絶縁膜14の表面より、例えば10nm程度突出している。金属層22の突出部は、トレンチ20の側壁の平坦面を含む平面より内方にのみ設けられている。突出部は、側壁にファセット面122を有する順メサ形状であることが好ましい。
配線層25を覆うように拡散防止膜30が設けられている。拡散防止膜30は、例えば、CoやWのような高融点金属材料からなる。
図1に示すように、半導体装置100では、配線層25の突出部は、トレンチ20の側壁の平坦面を含む平面より内方に、順メサ形状となるように設けられている。このため、拡散防止膜30は突出部に沿うように形成され、外方(図1では左右方向)に延びない。このため、高集積化された半導体装置100においても、配線層間、特に隣接する拡散防止膜30の間の距離を、トレンチ間の距離と同程に大きくできる。この結果、配線層間の容量を低減し、耐圧を向上させた配線構造を得ることができる。
次に、図2を参照しながら、本実施の形態にかかる半導体装置の製造方法について説明する。図2中、図1と同一符号は同一又は相当箇所を示し、層間絶縁膜11の下部に形成される半導体素子10については省略してある。かかる製造方法は、以下の工程1〜8を含む。
工程1:図2(a)に示すように、半導体素子(図示せず)の上に、例えば酸化シリコンからなる層間絶縁膜11を、CVD法を用いて堆積する。
続いて、例えばSiCからなる拡散防止膜12、ポーラスSiOCからなる低誘電率絶縁膜13を順次形成する。拡散防止膜12、低誘電率絶縁膜13の形成には、例えばPE−CVD(Plasma Enhanced-CVD)法のようなCVD法が用いられる。
更に、低誘電率絶縁膜13の上に、例えばSiOやSiOCからなるキャップ絶縁膜14がCVD法で形成される。キャップ絶縁膜14の上には、フォトレジスト等からなるエッチングマスク15を形成する。
工程2:図2(b)に示すように、エッチングマスク15を用いて、キャップ絶縁膜14、低誘電率絶縁膜13、および拡散防止膜12をエッチングし、トレンチ20を形成する。エッチングは、例えばドライエッチングで行われ、低誘電率絶縁膜13に比較してエッチング速度の遅い拡散防止膜12が、エッチングストッパ層として働く。エッチングは、層間絶縁膜11の表面が露出するまで行われる。図2(b)に示すように、このエッチング工程では、エッチングマスク15も若干エッチングされる。
工程3:図2(c)に示すように、H/He混合ガスを用いたプラズマアッシングにより、エッチングマスク15を除去する。かかるアッシング工程では低誘電率絶縁膜13の表面はキャップ絶縁膜14に覆われているため、低誘電率絶縁膜13にはダメージが入らない。
上述のように、エッチングマスク15がエッチングされた結果、キャップ絶縁膜14は、トレンチ20の上端において、外方に向かって傾斜したファセット面114を有するようになる。
工程4:図2(d)に示すように、全面を覆うように、例えばTiからなるバリアメタル層21を形成した後、例えばCuからなる金属層22を、トレンチ20を埋めるように形成する。バリアメタル層21、金属層22の形成には、スパッタ法や蒸着法が用いられる。金属層22には、Cuの他、Cu−Al合金のようなCuを主成分とする金属が用いられる。
工程5:図2(e)に示すように、CMP法を用いて、バリアメタル層21、金属層22を上方から研磨除去し、トレンチ20に埋め込まれるようにバリアメタル層21、金属層22を残す。バリアメタル層21と金属層22から、配線層25が形成される。研磨除去工程は、低誘電率絶縁膜13上にキャップ絶縁膜14が残った状態で終了する。これにより研磨除去工程で低誘電率絶縁膜13にダメージが入るのを防止できる。
キャップ絶縁膜14がファセット面114を有するため、配線層25は、トレンチ20の上部で外方に拡がった形状となる。従来は、配線層25の上部が外方に拡がった状態で、配線層25上に拡散防止膜30を形成していたため、隣接する配線層25や、隣接する拡散防止膜30の間隔が、隣接するトレンチ20の間隔より狭くなり、容量の増加や耐圧の低下の原因となっていた。
工程6:図2(f)に示すように、例えばCF、CCl等のCF系ガスを用いたドライエッチングにより、ファセット面114が無くなるまでキャップ絶縁膜14を選択的に除去する。
この結果、配線層25は、キャップ絶縁膜14より上部に突出した形状となる。配線層25の上部には、トレンチ22の側壁を含む平面より外方に飛び出した突起部125が形成されている。
工程7:図2(g)に示すように、例えばArスパッタエッチングを全面に行うことにより、突起部125が優先的に除去される。この結果、キャップ絶縁膜14より上部に突出した、配線層25の突出部は、トレンチ22の側壁を含む平面より内方のみに位置するようになる。好ましくは、図2(g)に示すような、順メサ形状となる。突出部の高さは、例えば10nm以上である。
なお、エッチングガスを調整することにより、キャップ絶縁膜14のエッチング工程(工程6)と、突起部125の除去工程(工程7)とを一の工程で行っても構わない。これにより製造工程の簡略化が可能となる。
工程8:図2(h)に示すように、例えば選択めっき法等を用いて、配線層25の上面を覆うように拡散防止膜30を形成する。拡散防止膜30は、例えばCoやWのような高融点金属からなる。
以上の工程により、図1に示すような、本実施の形態にかかる半導体装置100が完成する。
本実施の形態では、層間絶縁層が、拡散防止膜12、低誘電率絶縁膜13、およびキャップ絶縁膜14からなる場合について説明したが、層間絶縁層が、例えばSiOの一層構造である場合にも適用することができる。
本発明の実施の形態にかかる半導体装置の断面図である。 本発明の実施の形態にかかる半導体装置の製造工程の断面図である。
符号の説明
1 シリコン基板、2 ゲート絶縁膜、3 ゲート電極、4 サイドウォール、5 ソース/ドレイン領域、10 半導体素子、11 層間絶縁膜、12 拡散防止膜、13 低誘電率絶縁膜、14 キャップ絶縁膜、15エッチングマスク、20 トレンチ、21 バリアメタル層、22 金属層、25 配線層、30 拡散防止膜、100 半導体装置、114 ファセット面、125 突起部。

Claims (9)

  1. 基板上に層間絶縁層を形成する工程と、
    該層間絶縁層をエッチングしてトレンチを形成する工程であって、該トレンチは、その側壁が平坦面と外方に傾斜したファセット面とを有するように形成される工程と、
    該トレンチを埋めるように、該層間絶縁層上に配線層を堆積する工程と、
    CMP法を用いて、該層間絶縁層上の該配線層を除去し、該トレンチ内に該配線層を残す工程と、
    該トレンチの該ファセット面が無くなるまで該層間絶縁層の膜厚を減じる第1エッチング工程と、
    該トレンチの該平坦面を含む平面より外方に飛び出した該配線層を部分的に除去する第2エッチング工程と、
    該配線層を覆うように拡散防止膜を形成する拡散防止膜形成工程とを含むことを特徴とする配線構造の製造方法。
  2. 上記層間絶縁層は、上記基板上に順次積層される拡散防止膜、多孔質絶縁膜、およびキャップ絶縁膜を含むことを特徴とする請求項1に記載の製造方法。
  3. 上記配線層が、上記トレンチの内壁を覆うように形成されたバリアメタル層と、その上に堆積された銅を主成分とする金属層からなることを特徴とする請求項1に記載の製造方法。
  4. 上記第1エッチング工程と上記第2エッチング工程が、同一工程で行われることを特徴とする請求項1に記載の製造方法。
  5. 上記第2エッチング工程が、スパッタエッチング工程であることを特徴とする請求項1に記載の製造方法。
  6. 上記拡散防止膜形成工程が、上記配線層上に上記拡散防止膜を選択的に形成する選択めっき工程であることを特徴とする請求項1に記載の製造方法。
  7. 基板上に形成された層間絶縁層と、
    該層間絶縁層に形成されたトレンチと、
    該層間絶縁層の表面より上部に突出した突出部を有するように該トレンチに埋め込まれた、銅を主成分とする配線層と、
    該配線層を覆うように形成された拡散防止膜とを含み、
    該配線層の突出部が、該トレンチの側壁の平坦面を含む平面より内方にのみ設けられたことを特徴とする配線構造。
  8. 上記配線層の突出部が、順メサ形状であることを特徴とする請求項7に記載の配線構造。
  9. 上記層間絶縁層は、上記基板上に順次積層される拡散防止膜、多孔質絶縁膜、およびキャップ絶縁膜を含むことを特徴とする請求項7に記載の配線構造。
JP2007333796A 2007-12-26 2007-12-26 配線構造の製造方法および配線構造 Pending JP2009158657A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007333796A JP2009158657A (ja) 2007-12-26 2007-12-26 配線構造の製造方法および配線構造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007333796A JP2009158657A (ja) 2007-12-26 2007-12-26 配線構造の製造方法および配線構造

Publications (1)

Publication Number Publication Date
JP2009158657A true JP2009158657A (ja) 2009-07-16

Family

ID=40962370

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007333796A Pending JP2009158657A (ja) 2007-12-26 2007-12-26 配線構造の製造方法および配線構造

Country Status (1)

Country Link
JP (1) JP2009158657A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012146752A (ja) * 2011-01-07 2012-08-02 Fujitsu Ltd 半導体装置及びその製造方法
KR20140028376A (ko) * 2012-08-28 2014-03-10 삼성전자주식회사 반도체 장치 및 그 제조 방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012146752A (ja) * 2011-01-07 2012-08-02 Fujitsu Ltd 半導体装置及びその製造方法
KR20140028376A (ko) * 2012-08-28 2014-03-10 삼성전자주식회사 반도체 장치 및 그 제조 방법
KR101994237B1 (ko) * 2012-08-28 2019-06-28 삼성전자 주식회사 반도체 장치 및 그 제조 방법

Similar Documents

Publication Publication Date Title
US8138082B2 (en) Method for forming metal interconnects in a dielectric material
US8629560B2 (en) Self aligned air-gap in interconnect structures
US9793212B2 (en) Interconnect structures and methods of forming same
JP2008294335A (ja) 半導体装置の製造方法
US11594419B2 (en) Reduction of line wiggling
JP2006019480A (ja) 半導体装置の製造方法
US20110237070A1 (en) Manufacturing method of semiconductor device
JP2006005190A (ja) 半導体装置
US20080299718A1 (en) Damascene process having retained capping layer through metallization for protecting low-k dielectrics
US20120199980A1 (en) Integrated circuits having interconnect structures and methods for fabricating integrated circuits having interconnect structures
JP5047504B2 (ja) ビアキャッピング保護膜を使用する半導体素子のデュアルダマシン配線の製造方法
JPH10261707A (ja) 半導体装置の製造方法
JP2009158657A (ja) 配線構造の製造方法および配線構造
US10453794B2 (en) Interconnect structure for semiconductor devices
JP2010141024A (ja) 半導体装置の製造方法および半導体装置
JP2008300385A (ja) 配線構造およびその製造方法
JP2010080607A (ja) 半導体装置の製造方法
JPH10335461A (ja) 半導体装置及び半導体装置の製造方法
US20230178379A1 (en) Film deposition for patterning process
US10964647B2 (en) Dielectric crack stop for advanced interconnects
JP2006005010A (ja) 半導体装置及びその製造方法
JP2010080606A (ja) 半導体装置の製造方法
JP4102159B2 (ja) 半導体装置の製造方法
JP2006140373A (ja) 半導体装置の製造方法
JP2006120672A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Effective date: 20100512

Free format text: JAPANESE INTERMEDIATE CODE: A712