JP2006005190A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2006005190A
JP2006005190A JP2004180455A JP2004180455A JP2006005190A JP 2006005190 A JP2006005190 A JP 2006005190A JP 2004180455 A JP2004180455 A JP 2004180455A JP 2004180455 A JP2004180455 A JP 2004180455A JP 2006005190 A JP2006005190 A JP 2006005190A
Authority
JP
Japan
Prior art keywords
insulating film
semiconductor device
film
wiring
copper
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004180455A
Other languages
English (en)
Inventor
Hiromi Shimazu
ひろみ 島津
Tomio Iwasaki
富生 岩▲崎▼
Hiroyuki Ota
裕之 太田
Kensuke Ishikawa
憲輔 石川
Osamu Inoue
修 井上
Takafumi Oshima
隆文 大島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Priority to JP2004180455A priority Critical patent/JP2006005190A/ja
Priority to TW094113466A priority patent/TWI260067B/zh
Priority to CNB2005100780184A priority patent/CN100397637C/zh
Priority to US11/155,272 priority patent/US7459786B2/en
Publication of JP2006005190A publication Critical patent/JP2006005190A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76835—Combinations of two or more different dielectric layers having a low dielectric constant
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76832—Multiple layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1005—Formation and after-treatment of dielectrics
    • H01L2221/101—Forming openings in dielectrics
    • H01L2221/1015—Forming openings in dielectrics for dual damascene structures
    • H01L2221/1036—Dual damascene with different via-level and trench-level dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】 銅を主構成材料とする配線構造において、ストレスマイグレーションによるボイドの発生を抑制し、信頼性の高い半導体装置を提供する
【解決手段】 半導体基板上の絶縁膜上に形成される多層配線構造において、主構成材料が銅からなる第１の配線の上面に接するように、下から順にバリア性が高く、かつ圧縮応力を有する第１の絶縁膜、引張応力を有する第２の絶縁膜、前記第１の絶縁膜と前記第2の絶縁膜よりも誘電率の低い第３の絶縁膜が少なくとも積層されており、前記第１の絶縁膜、前記第２の絶縁膜、および前記第３の絶縁膜を貫通し前記第１の配線に接するようにビアホールが設けられている配線構造とする。
【選択図】 図１

Description

本発明は、半導体装置に関し、特に、埋込配線の主配線材料として銅を主成分とする導体膜を用いる半導体装置に関するものである。
近年、ＬＳＩの高集積化、高速化を目的としたトランジスタの微細化に伴って、配線の信号遅延が顕在化してきており、これに伴い、配線抵抗の低減と配線間容量の低減とが望まれている。そこで、配線抵抗の低減のため、配線材料として従来のアルミニウム合金よりも低抵抗で、マイグレーション耐性に優れた銅（Ｃｕ）を用いた銅配線技術が開発されつつある。また、配線間容量を低減するために、層間絶縁膜材料としては低誘電率絶縁膜の適用が検討されている。
これらの銅配線構造は埋込配線技術によって形成される。埋込配線技術は、例えば次の通りである。まず、絶縁膜に配線溝や孔等のような配線開口部を形成した後、その配線開口部内を含む絶縁膜上に導電性バリア膜および銅を主成分とする導体膜を下方から順に堆積する。続いて、化学機械研磨法等によって余分な導体膜および導電性バリア膜を研磨することにより、配線開口部内に埋込配線を形成する。その後、洗浄処理を施した後、その絶縁膜および埋込配線の上面上に、例えば窒化シリコン膜等からなる拡散防止絶縁膜を形成する。その後、拡散防止絶縁膜上面上に低誘電率膜を堆積する。
しかしＣｕ配線構造の開発過程において予想外にストレスマイグレーションに弱いことが明らかとなり、銅配線内やビア内部にストレスマイグレーションによるボイドが形成されることが懸念され、以下の技術が開示されている。
例えば、特開２００３−３０３８８０号公報には、上層配線とビアとの接続部分の応力を緩和するために、層間絶縁膜を積層構造とする技術が開示されている（ビア内部のストレスマイグレーションを防止する技術）。
さらに、例えば、特開２００３−２５７９７９号公報には、配線用の銅中に不純物原子を添加する技術が開示されている（銅配線のストレスマイグレーションを防止する技術）。
特開２００３−３０３８８０号公報 特開２００３−２５７９７９号公報
しかし、上記の銅配線構造を有する半導体装置においては、配線間を接続するビアホールの下部の配線において、ストレスマイグレーション不良が発生する問題がある。この問題は、ビアホール径が小さい場合に特に顕著である。これにより、ビアホール下部付近の配線部においてボイドが発生し、配線抵抗が増大したり断線不良が生じることが懸念されている。
そこで、本発明の目的は、銅を主構成材料とする配線構造において、ストレスマイグレーションによるボイドの発生を抑制し、信頼性の高い半導体装置を提供することにある。
本発明の前記並びにその他の目的と新規な特徴は、本明細書の記述及び添付図面によって明らかになるであろう。
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、下記のとおりである。
上記の目的は、半導体基板上の絶縁膜上に形成される多層配線構造において、主構成材料が銅からなる第１の配線の上面に接するように、下から順にバリア性が高く、かつ圧縮応力を有する第１の絶縁膜、引張応力を有する第２の絶縁膜、前記第１の絶縁膜と前記第２の絶縁膜よりも誘電率の低い第３の絶縁膜が少なくとも積層されており、前記第１の絶縁膜、前記第２の絶縁膜、および前記第３の絶縁膜を貫通し前記第１の配線に接するようにビアが設けられ、ビアを介して第２の配線が接続されている配線構造とすることにより達成される。
上記において、好ましくは、前記第１の絶縁膜の膜厚が、前記第２の絶縁膜の膜厚よりも小さいことを特徴とする。
上記において、好ましくは、前記第１の絶縁膜のヤング率が前記第２の絶縁膜のヤング率よりも大きく、なおかつ前記第１の絶縁膜の膜厚が、前記第２の絶縁膜の膜厚よりも小さいことを特徴とする。
上記において、好ましくは、前記第２の絶縁膜がバリア性の高い絶縁膜であることを特徴とする。
上記において、好ましくは、前記第１の絶縁膜が少なくとも窒素原子を含む絶縁膜からなることを特徴とする。
上記において、好ましくは、前記第３の絶縁膜が引張応力を有する低誘電率絶縁膜であることを特徴とする。
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記のとおりである。
本発明によれば、銅を主構成材料とした金属膜からなる配線において、ビアホール底部付近の応力勾配を低減することができ、これによりストレスマイグレーションによるボイドの発生を抑制できるため、信頼性の高い半導体装置が提供される。
以下、本発明の実施の形態について図を参照して説明する。
（実施形態１）
まず、本発明における第１の実施形態を図１により説明する。本実施形態による半導体装置の主要部の断面構造を図１に示す。
図１に示す本実施形態１の半導体装置においては、半導体基板として例えば単結晶シリコンからなるシリコン基板１の主面（素子形成面，回路形成面）にトランジスタが形成されており、前記トランジスタは、例えばゲート絶縁膜３、ゲート電極４および拡散層（図示せず）等で構成されている。それぞれのトランジスタは、酸化シリコンや窒化シリコンなどからなる素子分離膜２によって素子分離されている。また、前記ゲート電極４および、拡散層上面にはシリサイド７が形成されている。
前記ゲート絶縁膜３は、例えば酸化シリコン、窒化シリコン、酸化チタン、酸化ジルコニウム、酸化ハフニウム、五酸化タンタル等の誘電体膜あるいはこれらの積層構造からなり、例えば化学気相蒸着法、スパッタリング法などを用いて形成される。また、前記ゲート電極４は、例えば多結晶シリコン膜や金属膜、シリコンゲルマニウム膜あるいは金属シリサイド膜あるいはこれらの積層構造からなり、例えば、化学気相蒸着法、スパッタリング法などを用いて形成される。
前記ゲート絶縁膜３、ゲート電極４、シリサイド７の側壁には酸化シリコンや窒化シリコン等からなるサイドウォール６が形成されている。
前記トランジスタを含むシリコン基板１の主面の上部全面は、絶縁膜８で覆われている。ここで、絶縁膜８は、例えば低誘電絶縁膜（ＳｉＯＣ、ＳｉＯＦもしくはＳｉＯＣやＳｉＯ2のポーラス材料等）やＢＰＳＧ（Ｂoron−doped Ｐhospho Ｓilicate Ｇlass）膜やＳＯＧ（Ｓpin Ｏn Ｇlass）膜、あるいはテトラエトキシシランを原料としたＣＶＤ法により形成した酸化シリコン膜（以下ＴＥＯＳ（Tetra-Ｅthoxy-Ｓilicate）膜という）、あるいは化学気相蒸着法やスパッタ法で形成したシリコン酸化膜や窒化膜等からなる。あるいは、これらの積層構造からなる。絶縁膜であれば、これに限定されるものではない。
さらに、前記絶縁膜８の上面には、第１の線間絶縁膜９が形成されている。前記第１の線間絶縁膜９は、前記絶縁膜８と同様、低誘電絶縁膜（ＳｉＯＣ、ＳｉＯＦもしくはＳｉＯＣやＳｉＯ2のポーラス材料等）やＢＰＳＧ膜やＳＯＧ膜、ＴＥＯＳ膜、あるいは化学気相蒸着法やスパッタ法で形成したシリコン酸化膜や窒化膜等からなる。あるいは、これらの積層構造からなる。絶縁膜であれば、これに限定されるものではない。
例えば、第１の線間絶縁膜９を、下層から順にＴＥＯＳ膜、低誘電絶縁膜、ＴＥＯＳ膜の積層構造とすることによって、これらの低誘電率絶縁膜の機械的強度を確保することができる。しかし、もちろんＴＥＯＳ膜の代わりに、前述のＣＶＤ法を用いて形成した低誘電絶縁膜を用いてもよい。
前記第１の線間絶縁膜９には、配線を形成するための配線溝１０が形成されている。前記配線溝１０内には、例えば下から順にスパッタ法により形成された窒化タンタル膜（ＴａＮ）およびタンタル膜（Ｔａ）を含むバリア膜１１が設けられている。このバリア膜１１の形成方法としては、ＣＶＤ法を用いてもよいし、また、スパッタ法の一種であるイオン化スパッタ法を用いてもよい。このイオン化スパッタ法は、バリア膜を構成する金属をイオン化し、さらに、基板にバイアスを印加することによって、金属イオンに指向性を持たせるものであり、微細な溝の内部においても被覆性良く膜を堆積させることができる。
バリア膜１１としては、前述のＴａＮおよびＴａとの積層膜に限定されるものではなく、例えば、Ｔａ、ＴａＮ、ＴａＳｉＮ、Ｗ、窒化タングステン（ＷＮ）、ＷＳｉＮ、Ｔｉ、ＴｉＮもしくはＴｉＳｉＮからなる単層膜や、これらの積層膜を用いても良い。また、バリア膜１１として、Ｒｕ、Ｔｉを添加したＲｕからなる単層膜や、ＲｕとＴｉＮの積層膜、ＲｕとＴａＮの積層膜を用いてもよい。バリア膜１１としてＲｕを用いた場合には、ＲｕとＣｕとの密着性を向上させ、マイグレーションを防止する効果もさらに得られる。
次いで、前記配線溝１０内のバリア膜１１上には、第１の銅配線１２が形成されている。前記第１の銅配線１２は、例えば、電界メッキ用のシード膜とめっき膜の積層からなる。シード膜は例えばイオン化スパッタ法などのスパッタ法を用いて形成する。
シリコン基板１の主面に形成された拡散層と、シリコン基板１の主面上に形成された第１の銅配線１２とは、前記絶縁膜８に設けられたコンタクトプラグ５を介して、電気的に接続されている。
次に、前記第１の線間絶縁膜９、および第１の銅配線１２の上面には、拡散防止絶縁膜１３が形成されている。拡散防止絶縁膜１３は、銅原子が層間絶縁膜中に拡散するのを防止するためのバリア膜として形成されている。ここで、前記拡散防止絶縁膜１３は、銅の拡散に対するバリア性が酸化シリコンより高く、かつ圧縮応力を有する絶縁膜である。
ここで、前記配線拡散防止絶縁膜１３として、例えばＳｉＮ膜（窒化シリコン膜）、ＳｉＯＮ（酸窒化シリコン膜）、ＳｉＣ膜（炭化シリコン膜）もしくはＳｉＣＮ膜（炭窒化シリコン膜）等を用いてもよい。
さらに、前記拡散防止絶縁膜１３の上面には、第１の層間絶縁膜１４が形成されている。ここで、前記第１の層間絶縁膜１４は、引張応力を有する膜である。
さらに、前記第１の層間絶縁膜１４の上面には、第２の層間絶縁膜１５が形成されている。
ここで、前記第２の層間絶縁膜１５は、例えば低誘電率絶縁膜である。低誘電率絶縁膜は、例えば、ＳｉＯＣを主成分とする膜、あるいはＳｉＯＦを主成分とする膜、ＳｉＣを主成分とする膜や、芳香族炭化水素構造の有機ポリマー膜（ＣとＨを含有する膜）や、上記各種膜やＳｉＯ2（酸化シリコン膜）等の膜中に空孔を導入（ポーラス化）することにより誘電率を下げることができる。これらの膜は、ＣＶＤ法を用いて形成することができる。さらに低誘電率絶縁膜は、例えば芳香族ポリマー材料を塗布し、熱処理を施すことにより形成することができる。また、低誘電絶縁膜として、有機系のシリカガラスを用いてもよい。この場合も、材料を塗布した後熱処理を施す。この有機系のシリカガラスの組成は、主にＳｉＯＣＨである。また、他の有機ポリマー材料や、上記の各種材料に空孔を導入した材料を用いることもできる。
このような低誘電絶縁膜の誘電率は、酸化シリコン膜（例えば、ＴＥＯＳ膜）より低く（誘電率が３．７以下であり）、その結果、配線間の寄生容量が低減されるため半導体装置の動作の高速化を図ることができる。
次に、前記第２の層間絶縁膜１５の上面には、第２の線間絶縁膜１６が形成されている。
ここで、前記第２の線間絶縁膜１６は、前記第１の線間絶縁膜９と同様に、例えば低誘電絶縁膜（ＳｉＯＣ、ＳｉＯＦもしくはＳｉＯＣやＳｉＯ2のポーラス材料等）やＢＰＳＧ膜やＳＯＧ膜、ＴＥＯＳ膜、あるいは化学気相蒸着法やスパッタ法で形成したシリコン酸化膜や窒化膜等からなる。あるいは、これらの積層構造からなる。絶縁膜であれば、これに限定されるものではない。
前記第２の線間絶縁膜１６、前記第２の層間絶縁膜１５、前記第１の層間絶縁膜１４、および前記拡散防止絶縁膜１３、を貫通するように、ビアホール（接続孔）１７ｂおよび配線溝１７ａが形成されている。ビアホール１７ｂは、第１の銅配線１２と配線溝１７ａとの間に配置されており、第２の層間絶縁膜１５、第１の層間絶縁膜１４及び拡散防止絶縁膜１３を貫通し、かつ配線溝１７ａ及び第１の銅配線１２に連なっている。
前記ビアホール１７ｂおよび配線溝１７ａ内には、例えば下から順にスパッタ法により形成された窒化タンタル膜（ＴａＮ）およびタンタル膜（Ｔａ）を含むバリア膜１８が設けられている。このバリア膜１８の形成方法としては、ＣＶＤ法を用いてもよいし、また、スパッタ法の一種であるイオン化スパッタ法を用いてもよい。このイオン化スパッタ法は、バリア膜を構成する金属をイオン化し、さらに、基板にバイアスを印加することによって、金属イオンに指向性を持たせるものであり、微細な溝の内部においても被覆性良く膜を堆積させることができる。
前記バリア膜１８としては、前述のＴａＮおよびＴａとの積層膜に限定されるものではなく、例えば、Ｔａ、ＴａＮ、ＴａＳｉＮ、Ｗ、窒化タングステン（ＷＮ）、ＷＳｉＮ、Ｔｉ、ＴｉＮもしくはＴｉＳｉＮからなる単層膜や、これらの積層膜を用いても良い。また、バリア膜１８として、Ｒｕ、Ｔｉを添加したＲｕからなる単層膜や、ＲｕとＴｉＮの積層膜、ＲｕとＴａＮの積層膜を用いてもよい。バリア膜１８としてＲｕを用いた場合には、ＲｕとＣｕとの密着性を向上させ、マイグレーションを防止する効果もさらに得られる。
次いで、前記ビアホール１７ｂおよび配線溝１７ａ内の前記バリア膜１８上には、主構成材料が銅膜からなるビア１９、および第２の銅配線２０が形成されている。前記ビア１９、および第２の銅配線２０は、例えば、電界メッキ用のシード膜とめっき膜の積層からなる。シード膜は例えばイオン化スパッタ法などのスパッタ法を用いて形成する。
ここで、ビア１９とは、銅配線２０の一部からなり、銅配線２０と下層の銅配線１２とを電気的に接続するための部分である。
次いで、前記第２の線間絶縁膜１６、および第２の銅配線２０の上面には、絶縁膜２１、絶縁膜２２などが形成されている。
その後、所望の工程により、半導体装置が完成される。
本実施形態においては、２層配線構造の場合について説明したが、前記拡散防止絶縁膜１３の層から前記第２の線間絶縁膜１６までの層を形成する前述の工程を、必要な配線層分繰り返すことで多層配線構造を得ることができる。
本発明による配線構造は多層配線構造内において、少なくとも一層に使用されていればよく必ずしも全層に用いる必要はない。
ビア下部の配線におけるストレスマイグレーションはビア径が小さくなるほど加速されるため、多層配線構造において、最小ビア径が相対的に小さい、下層部分のビアが形成される層間絶縁膜部分にのみ、本発明による配線構造を適用することにより、工程数の増加を防ぐことができ、かつストレスマイグレーションによる抵抗上昇を防止することが可能である。
つぎに、上記構成の本実施形態１による半導体装置の作用効果を以下に説明する。従来の主構成材料が銅膜である配線においては、ビア下部においてストレスマイグレーションによってボイドが発生し、抵抗が増大することが懸念されていた。本願発明者らは、実験と解析により、ビア下部配線におけるボイドによる抵抗増大は、ビア下部銅膜応力勾配の増大によって加速されていることを明らかにした。
本願発明者らは、本発明者らは、主構成材料が銅からなる第１の配線の上面に第２の配線を接続するためのビアホールが形成された部分における絶縁膜構造の応力を抑制することにより、ビア下銅膜応力勾配を低減でき、ビア下配線ボイドによる抵抗増大を防止できることを見出した。
すなわち、前記拡散防止絶縁膜１３が圧縮応力を有する場合には、前記第１の銅配線１２はビアホール１７ｂの側壁から圧縮の力を受け、ビア下付近の応力勾配が生じる。そこで、前記拡散防止絶縁膜１３とは逆符号の引張応力を有する第１の層間絶縁膜を設けることにより、銅配線に作用する圧縮応力を低減でき、ビア下部に発生する応力勾配を低減することができる。これにより、ビア下部においてストレスマイグレーションによるボイドの成長が抑制され、抵抗上昇が防止される。したがって、信頼性の高い半導体装置が得られる。
この場合、前記拡散防止絶縁膜１３の膜厚が、前記第１の層間絶縁膜１４の膜厚よりも小さい方が好ましい。これは、銅配線の上面から離れるに従い、銅配線に及ぼす影響が小さくなるため、銅配線上に直接設けられる、拡散防止絶縁膜１３よりも、さらにその上面に形成される第１の層間絶縁膜１４の膜厚を厚くすることにより、より高い効果が得られる。
また、前記拡散防止絶縁膜１３のヤング率が、前記第１の層間絶縁膜１４のヤング率よりも大きい材料とすることが好ましい。これは、ヤング率が高い材料は原子間の結合が強く緻密な膜であるため、銅配線から銅原子が絶縁膜に拡散するのを防止する効果が高くなるためである。この場合には、前記拡散防止絶縁膜１３の膜厚が、前記第１の層間絶縁膜１４の膜厚よりも小さい方が好ましい。これは、前述した理由のほかに、ヤング率が小さいほど下の材料に作用する力が小さくなるため、拡散防止絶縁膜の圧縮応力の作用を抑制するには、前記拡散防止絶縁膜の膜厚よりも厚くした方がより高い効果が得られる。
また、前記第１の層間絶縁膜１４を銅原子の拡散に対してバリア性の高い絶縁膜とすれば、前記拡散防止絶縁膜１３の膜厚を薄くすることができる。圧縮応力を有する緻密な絶縁膜は誘電率が相対的に高くなる。したがって、圧縮応力を有する拡散防止絶縁膜上面に設ける第１の層間絶縁膜１４を、前記拡散防止絶縁膜よりも誘電率が低く、かつ引張応力を有し、かつバリア性の高い絶縁膜とすることにより、配線間容量を低減する効果も得られる。第１の層間絶縁膜１４の膜厚を、前記拡散防止絶縁膜よりも厚くすることにより、配線間容量を低減することができる。
また、前記拡散防止絶縁膜１３が、例えばＳｉＣＮやＳｉＮなど、少なくとも窒素原子を含む絶縁膜とすることにより銅配線との密着性を向上することができ、銅配線と拡散防止絶縁膜界面でのはく離を防止する効果も得られる。
また、前記第２の層間絶縁膜１５が引張応力を有する低誘電率絶縁膜とすることにより、前記第１の層間絶縁膜１４の引張応力と同じ向きの応力であるため、前記第１の層間絶縁膜１４と前記第２の層間絶縁膜１５との界面応力が低減され、この界面でのはく離を防止する効果も得られる。
なお、前記拡散防止絶縁膜１３自体の圧縮応力を低減することによっても、第１の銅配線１２に作用する圧縮応力を低減でき、ビア下部に発生する応力勾配を低減することができる。しかし、拡散防止絶縁膜１３の応力を成膜条件などにより変化させると、膜の緻密性が損なわれ銅原子拡散のバリア性が低下することが懸念されるため、拡散防止絶縁膜はバリア性を考慮した膜質とする必要がある。したがって、応力の作用を抑制するための拡散防止絶縁膜１３の上面に設けられる第１の層間絶縁膜１４の膜応力を拡散防止絶縁膜１３とは反対符号とすることにより、バリア性を低下させることなく、銅配線内のボイドの形成を抑制することができ、信頼性の高い銅配線構造を有する半導体装置が得られる。
（実施形態２）
次に、本発明における第２の実施形態を図２により説明する。図２は本実施形態による半導体装置の主要部の断面構造を示しており、第１の実施形態と共通の部分には同一の符号を付している。
図２に示す本実施形態２の半導体装置においては、第１の実施形態による図１の構造の、前記第２の層間絶縁膜１５と前記第２の線間絶縁膜１６の界面に、下層から順に絶縁膜２３、絶縁膜２４が設けられた構造となっている。その他の点はほぼ同一構造であり、第１の実施形態と同様の効果が得られる。
なお、前記絶縁膜２３は、低誘電率膜からなる前記第２の層間絶縁膜１５のキャップ用の絶縁膜である。例えば、この絶縁膜２３は、例えば二酸化シリコン（ＳｉＯ2）に代表される酸化シリコン（ＳｉＯx）膜からなり、例えば化学機械研磨処理（ＣＭＰ；Ｃhemical Ｍechanical Ｐolishing）時における、前記第２の層間絶縁膜１５の機械的強度を確保することができ、また、表面保護および耐湿性の確保することが可能である。
絶縁膜２３の厚さは、前記第２の層間絶縁膜１５よりも相対的に薄く、例えば２５ｎｍ〜１００ｎｍ程度、好ましくは、例えば５０ｎｍ程度である。
前記絶縁膜２３は、酸化シリコン膜に限定されるものではなく種々変更可能であり、例えば窒化シリコン（ＳｉxＮy）膜、炭化シリコン（ＳｉＣ）膜または炭窒化シリコン（ＳｉＣＮ）膜を用いても良い。
絶縁膜２４は、エッチングストッパ用の絶縁膜である。第２の線間絶縁膜１６と絶縁膜２４のエッチング選択比を大きくとることで、この絶縁膜２４の表面でエッチングを一旦停止させた後、絶縁膜２４を選択的にエッチング除去する。これにより、配線溝１７ａの形成深さ精度を向上させることができ、配線溝１７ａの掘り過ぎを防止できる。
絶縁膜２３の厚さは、前記第２の層間絶縁膜１５よりも相対的に薄く、例えば２５ｎｍ〜１００ｎｍ程度、好ましくは、例えば５０ｎｍ程度である。
（実施形態３）
次に、本発明における第３の実施形態を図３により説明する。図３は本実施形態３による半導体装置の主要部の断面構造を示しており、第１の実施形態と共通の部分には同一の符号を付している。
図３に示す本実施形態３の半導体装置においては、第１の実施形態による図１の構造の、前記第２の層間絶縁膜１５と前記第２の線間絶縁膜１６の界面に、絶縁膜２３のみが設けられた構造となっている。その他の点はほぼ同一構造であり、第１の実施形態と同様の効果が得られる。
なお、前記絶縁膜２３は、低誘電率膜からなる前記第２の層間絶縁膜１５のキャップ用の絶縁膜である。例えば、この絶縁膜２３は、例えば二酸化シリコン（ＳｉＯ2）に代表される酸化シリコン（ＳｉＯx）膜からなり、例えば化学機械研磨処理（ＣＭＰ；Ｃhemical Ｍechanical Ｐolishing）時における、前記第２の層間絶縁膜１５の機械的強度を確保することができ、また、表面保護および耐湿性の確保することが可能である。
絶縁膜２３の厚さは、前記第２の層間絶縁膜１５よりも相対的に薄く、例えば２５ｎｍ〜１５０ｎｍ程度である。前記絶縁膜２３は、酸化シリコン膜に限定されるものではなく種々変更可能であり、例えば窒化シリコン（ＳｉxＮy）膜、炭化シリコン（ＳｉＣ）膜または炭窒化シリコン（ＳｉＣＮ）膜を用いても良い。
図２に示した第２の実施形態における、エッチングストッパ用の絶縁膜としての機能も兼ねている。第２の実施形態における絶縁膜２４を省略している分工程数を減らすことができる。
（実施形態４）
次に、本発明における第４の実施形態を図４により説明する。図４は本実施形態による半導体装置の主要部の断面構造を示しており、第１の実施形態と共通の部分には同一の符号を付している。
図４に示す本実施形態４の半導体装置においては、第１の実施形態による図１の構造の、圧縮応力を有する拡散防止絶縁膜１３に変わって、引張応力を有する拡散防止絶縁膜２６が設けられている。なおかつ、図１の構造の、前記第１の層間絶縁膜１４に変わって、圧縮応力を有する第１の層間絶縁膜２７が設けられた構造となっている。その他の点は同一構造であり、第１の実施形態と同様の効果が得られる。
図４に示すように、第１の銅配線１２の上面に設けられる前記拡散防止絶縁膜２６が引張応力を有する場合には、前記第１の銅配線１２はビアホール１７ｂの側壁から引張の力を受け、ビア下付近の応力勾配が生じる。
そこで、前記拡散防止絶縁膜２６とは逆符号の圧縮応力を有する第１の層間絶縁膜２７を設けることにより、銅配線に作用する引張応力を低減でき、ビア下部に発生する応力勾配を低減することができる。これにより、ビア下部においてストレスマイグレーションによるボイドの成長が抑制され、抵抗上昇が防止される。したがって、信頼性の高い半導体装置が得られる。
また、通常前記第１の銅配線１２は引張応力を有するため、その上面に引張応力を有する拡散防止絶縁膜２６を設けることにより、前記第１の銅配線１２と前記拡散防止絶縁膜２６との界面応力を低減することができ、ストレスマイグレーションを抑制する効果がさらに得られる。
また、引張応力を有する前記拡散防止絶縁膜２６の膜厚が、圧縮応力を有する前記第１の層間絶縁膜２７の膜厚よりも小さくすることにより、効果的に銅配線に生じる応力勾配を抑制できる。これは、銅配線の上面から離れるに従い、銅配線に及ぼす影響が小さくなるため、銅配線上に直接設けられる、拡散防止絶縁膜２６よりよりも、さらにその上面に形成される第１の層間絶縁膜２７の膜厚を厚くする必要があるためである。
前記第１の層間絶縁膜２７を銅原子の拡散に対してバリア性の高い絶縁膜とすれば、前記拡散防止絶縁膜２６の膜厚をさらに薄くすることができる。これにより、ビア深さが同じ場合には、低誘電率絶縁膜からなる第２の層間絶縁膜１５の膜厚を厚くすることができ、配線間容量を低減することが可能である。
また、前記第１の層間絶縁膜２７を銅原子の拡散に対してバリア性の高い絶縁膜とした場合、前記拡散防止絶縁膜２６のヤング率が、前記第１の層間絶縁膜２７のヤング率よりも小さい材料とし、引張応力を有する前記拡散防止絶縁膜２６の膜厚を、圧縮応力を有する前記第１の層間絶縁膜２７の膜厚よりも大きくすることにより、配線間容量を低減することができる。
また、図２に示す実施形態２や図３に示す実施形態３に示した場合と同様に、本実施形態においても、前記第２の層間絶縁膜１５と前記第２の線間絶縁膜１６の界面に、絶縁膜２３、および絶縁膜２４の積層構造、あるいは絶縁膜２３の単層が設けられた構造とした場合には、前記第２の層間絶縁膜１５の機械的強度を確保することができ、また、表面保護および耐湿性の確保することが可能である。また、エッチングストッパ用の絶縁膜としての機能の効果が得られる。
（実施形態５）
次に、本発明における第５の実施形態を図５により説明する。図５は本実施形態による半導体装置の主要部の断面構造を示しており、第１の実施形態と共通の部分には同一の符号を付している。
図５に示す本実施形態の半導体装置においては、第１の実施形態による図１の構造の、前記第１の銅配線１２と前記拡散防止絶縁膜１３の界面に、窒化銅層２８が設けられた構造となっている。その他の点は同一構造であり、第１の実施形態と同様の効果が得られる。
前記第１の銅配線１２と前記拡散防止絶縁膜１３の界面に、窒化銅層２８を設けることにより、銅原子の絶縁膜中への拡散に対するバリア性を向上させることができ、さらに信頼性の高い半導体装置が得られる。
また、窒化銅層２８により銅原子の拡散に対するバリア性を確保することができるので、前記拡散防止絶縁膜１３の膜厚を薄くすることができ、前記拡散防止絶縁膜１３より誘電率の低い第２の層間絶縁膜の膜厚を、より厚くすることができ、配線間容量を低減することが可能である。
図５における実施形態５においては、前記第１の銅配線１２と前記拡散防止絶縁膜１３の界面にのみ、窒化銅層２８が設けられた場合について示したが、図６の実施形態６に示すように、前記第１の銅配線１２とビア１９との界面にも窒化銅層２８を設けてもよい。
ただし、ビアと配線のコンタクト抵抗低減という観点では、前記第１の銅配線１２と前記拡散防止絶縁膜１３の界面にのみ、窒化銅層２８が設けられた場合の方が好ましい。
（実施形態７）
次に、本発明における第７の実施形態を図７により説明する。図７は本実施形態による半導体装置の主要部の断面構造を示しており、第２の実施形態と共通の部分には同一の符号を付している。
図７に示す本実施形態７の半導体装置においては、第２の実施形態による図２の構造の、前記第１の銅配線１２と前記拡散防止絶縁膜２６の界面に、窒化銅層２８が設けられた構造となっている。その他の点はほぼ同一構造であり、第２の実施形態と同様の効果が得られる。
前記第１の銅配線１２と前記拡散防止絶縁膜２６の界面に、窒化銅層２８を設けることにより、銅原子の絶縁膜中への拡散に対するバリア性を向上させることができ、さらに信頼性の高い半導体装置が得られる。
また、窒化銅層２８により銅原子の拡散に対するバリア性を確保することができるので、前記拡散防止絶縁膜２６の膜厚を薄くすることができ、前記拡散防止絶縁膜２６より誘電率の低い第２の層間絶縁膜１５の膜厚を、より厚くすることができ、配線間容量を低減することが可能である。
図７における実施形態７においては、前記第１の銅配線１２と前記拡散防止絶縁膜２６の界面にのみ、窒化銅層２８が設けられた場合について示したが、前記第１の銅配線１２とビア１９との界面にも窒化銅層２８が設けられてもよい。
ただし、ビアと配線のコンタクト抵抗低減という観点では、前記第１の銅配線１２と前記拡散防止絶縁膜１３の界面にのみ、窒化銅層２１が設けられた場合の方が好ましい。
（実施形態８）
次に、本発明における第８の実施形態を図８により説明する。図８は本実施形態による半導体装置の主要部の断面構造を示しており、第２の実施形態と共通の部分には同一の符号を付している。
図８に示す本実施形態８の半導体装置においては、第２の実施形態による図２の構造の、第２の層間絶縁膜１５のすくなくとも一部に空間部２９を設けた構造となっている。その他の点は同一構造であり、第２の実施形態と同様の効果が得られる。
また、層間絶縁膜の少なくとも一部に空間部２９を設けることにより、配線間容量をさらに低減する効果も得られる。
（実施形態９）
次に、本発明における第９の実施形態を図９により説明する。図９は本実施形態による半導体装置の主要部の断面構造を示しており、第８の実施形態と共通の部分には同一の符号を付している。
図９に示す本実施形態の半導体装置においては、第８の実施形態による図８の構造の、空間部２９が第２の層間絶縁膜１５の層だけではなく、第１の層間絶縁膜１４に設けた構造となっている。その他の点は同一構造であり、第８の実施形態と同様の効果が得られる。
また、第１の層間絶縁膜１４にも空間部２９を設けることにより、配線間容量を第８の実施形態よりもさらに低減する効果が得られる。
このようにビアが形成されるビアホール側壁に接する領域で、第１の銅配線１２上に、圧縮応力を有する拡散防止絶縁膜１３、引張応力を有する第１の層間絶縁膜１４が積層された構造となっていれば、効果的に銅配線の応力勾配を抑制することができ、ボイドによる抵抗増大を防止することができる。
（実施形態１０）
次に、本発明における第１０の実施形態を図１０により説明する。図１０は本実施形態１０による半導体装置の主要部の断面構造を示しており、第８の実施形態と共通の部分には同一の符号を付している。
図１０に示す本実施形態１０の半導体装置においては、第８の実施形態による図８の構造の、第２の層間絶縁膜１５が、その上面に絶縁膜２３に食い込むように形成された構造となっている。その他の点は同一構造であり、第８の実施形態と同様の効果が得られる。
また、第２の層間絶縁膜１５が、その上面に絶縁膜２３に食い込むように形成された構造とすることにより、前記第２の層間絶縁膜１５と絶縁膜２３との界面でのはく離を防止することができ、さらに信頼性の高い半導体装置が得られる。
（実施形態１１）
次に、本発明における第１１の実施形態を図１１により説明する。図１１は本実施形態１１による半導体装置の主要部の断面構造を示しており、第１０の実施形態と共通の部分には同一の符号を付している。
図１１に示す本実施形態１１の半導体装置においては、第１０の実施形態による図１０の構造の、絶縁膜２４がなく、絶縁膜２３が低誘電率膜１５の拡散防止絶縁膜とエッチングストッパ膜の両方の役割をするような構造となっている。その他の点は同一構造であり、第１０の実施形態と同様の効果が得られる。
また、本実施形態においては、絶縁膜２４を省略することにより、工程数を減少できるという効果も得られる。
（実施形態１２）
次に、本発明における第１２の実施形態を図１２により説明する。図１２は本実施形態１２による半導体装置の主要部の断面構造を示しており、第１１の実施形態と共通の部分には同一の符号を付している。
図１２に示す本実施形態の半導体装置においては、第１１の実施形態による図１１の構造の、空間部２９が第１の層間絶縁膜１４に食い込むように形成された構造となっている。その他の点は同一構造であり、第１１の実施形態と同様の効果が得られる。
また、この場合、空間部２９が第１の層間絶縁膜１４に食い込むように形成された構造とすることにより、第１の層間絶縁膜１４と第２の層間絶縁膜１５との界面でのはく離を防止することができ、さらに信頼性の高い半導体装置が得られる。
（実施形態１３）
次に、本発明における第１３の実施形態を図１３により説明する。図１３は本実施形態による半導体装置の主要部の断面構造を示しており、第８の実施形態と共通の部分には同一の符号を付している。
図１３に示す本実施形態１３の半導体装置においては、第８の実施形態による図８の構造の、空間部２９がビアホール１７ｂに隣接した構造となっている。その他の点は同一構造であり、第８の実施形態と同様の効果が得られる。
また、空間部２９がビアホール１７ｂに隣接した構造とすることにより、配線間容量をさらに低減する効果が得られる。
このように、ビア１９が形成されるビアホール１７ｂの側壁に接する領域で、ビア１９に隣接して空間部２９が設けられる場合、第１の銅配線１２上に設けられた、圧縮応力を有する拡散防止絶縁膜１３によって発生する銅配線の応力勾配を抑制するためには、引張応力を有する第１の層間絶縁膜１４が積層された構造とすることにより効果的に銅配線の応力勾配を抑制することができ、ボイドによる抵抗増大を防止することができる。
（実施形態１４）
次に、本発明における第１４の実施形態を図１４により説明する。図１４は本実施形態１４による半導体装置の主要部の断面構造を示しており、第１の実施形態と共通の部分には同一の符号を付している。
図１４に示す本実施形態１４の半導体装置においては、第１の実施形態による図１の構造が、ビア１９と第２の銅配線２０が同じ銅膜で形成されたデュアルダマシン銅配線構造であったのに対し、シングルダマシンプロセスによって形成されたシングルダマシン銅配線構造となっている。ビア１９と第２の銅配線２０がバリア膜１８を介して接合された構造となっている。この場合にも、第１の実施形態と同様の効果が得られる。
なお、その他の実施形態においても、デュアルダマシン銅配線構造の場合についてしめしたが、シングルダマシン銅配線構造とした場合でも同様の効果が得られる。
なお、上記各実施形態に示した半導体装置は、これに限定されるものではなく、配線層数も２層に限定されるものではない。また、この半導体装置をＤＲＡＭ（Ｄynamic Ｒandom Ａccess Ｍemory）、ＳＲＡＭ（Ｓtatic Ｒandom Ａccess Ｍemory）、あるいはマイコン等に使用することが可能である。
以上、本発明者によってなされた発明を、前記実施の形態に基づき具体的に説明したが、本発明は、前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは勿論である。
本発明の第１の実施形態による半導体装置の主要部の断面構造を示す図である。 本発明の第１の実施形態による半導体装置の主要部の断面構造を示す図である。 本発明の第３の実施形態による半導体装置の主要部の断面構造を示す図である。 本発明の第４の実施形態による半導体装置の主要部の断面構造を示す図である。 本発明の第５の実施形態による半導体装置の主要部の断面構造を示す図である。 本発明の第６の実施形態による半導体装置の主要部の断面構造を示す図である。 本発明の第７の実施形態による半導体装置の主要部の断面構造を示す図である。 本発明の第８の実施形態による半導体装置の主要部の断面構造を示す図である。 本発明の第９の実施形態による半導体装置の主要部の断面構造を示す図である。 本発明の第１０の実施形態による半導体装置の主要部の断面構造を示す図である。 本発明の第１１の実施形態による半導体装置の主要部の断面構造を示す図である。 本発明の第１２の実施形態による半導体装置の主要部の断面構造を示す図である。 本発明の第１３の実施形態による半導体装置の主要部の断面構造を示す図である。 本発明の第１４の実施形態による半導体装置の主要部の断面構造を示す図である。
符号の説明
１…シリコン基板、２…素子分離膜、３…ゲート絶縁膜、４…ゲート電極、５…コンタクトプラグ、６…サイドウォール、７…シリサイド膜、８…絶縁膜、９…第１の線間絶縁膜、１０…配線溝、１１…バリア膜、１２…第１の銅配線、１３…拡散防止絶縁膜、１４…第１の層間絶縁膜、１５…第２の層間絶縁膜、１６…第２の線間絶縁膜、１７ａ…配線溝、１７ｂ…ビアホール、１８…バリア膜、１９…ビア、２０…第２の銅配線、２１…絶縁膜、２２…絶縁膜、２３…絶縁膜、２４…絶縁膜、２５…絶縁膜、２６…拡散防止絶縁膜、２７…第１の層間絶縁膜、２８…窒化銅層、２９…空間部

Claims (13)

  1. 半導体基板上に絶縁膜を介在して設けられ、主構成材料が銅からなる第１の配線と、
    前記第１の配線上に設けられ、前記第１の配線の銅に対してバリア性を持つ第１の絶縁膜と、
    前記第１の絶縁膜上に設けられ、前記第１の絶縁膜の膜応力に対して逆符号の応力を持つ第２の絶縁膜と、
    前記第２の絶縁膜上に設けられた第３の絶縁膜と、
    前記第３乃至第１の絶縁膜を貫通して前記第１の配線上に設けられたビアと、
    前記ビアを介して前記第１の配線に接続された第２の配線とを有することを特徴とする半導体装置。
  2. 請求項１に記載の半導体装置において、
    前記第１の絶縁膜は、圧縮応力を有し、
    前記第２の絶縁膜は、引張応力を有することを特徴とする半導体装置。
  3. 請求項１に記載の半導体装置において、
    前記第１の絶縁膜は、引張応力を有し、
    前記第２の絶縁膜は、圧縮応力を有することを特徴とする半導体装置。
  4. 請求項１に記載の半導体装置において、
    前記第１の絶縁膜の膜厚は、前記第２の絶縁膜の膜厚よりも小さいことを特徴とする半導体装置。
  5. 請求項１に記載の半導体装置において、
    前記第１の絶縁膜は、前記第２の絶縁膜よりもヤング率が大きく、前記第２の絶縁膜よりも膜厚が小さいことを特徴とする半導体装置。
  6. 請求項１に記載の半導体装置において、
    前記第２の絶縁膜は、前記第１の配線の銅に対して酸化シリコン膜よりもバリア性が高い絶縁膜であることを特徴とする半導体装置。
  7. 請求項１に記載の半導体装置において、
    前記第３の絶縁膜は、前記第１及び第２の絶縁膜よりも誘電率が低い絶縁膜からなることを特徴とする半導体装置。
  8. 請求項２又は請求項３に記載の半導体装置において、
    前記第1の絶縁膜は、少なくとも窒素原子を含む絶縁膜からなることを特徴とする半導体装置。
  9. 請求項２又は請求項３に記載の半導体装置において、
    前記第３の絶縁膜は、引張応力を有する低誘電率絶縁膜であることを特徴とする半導体装置。
  10. 請求項１に記載の半導体装置において、
    前記第１の配線と前記第１の絶縁膜との間に、少なくとも一部が窒化された銅からなる層を有することを特徴とする半導体装置。
  11. 請求項１０に記載の半導体装置において、
    前記少なくとも一部が窒化された銅からなる層の厚さは、前記第１の絶縁膜の膜厚よりも小さいことを特徴とする半導体装置。
  12. 請求項１に記載の半導体装置において、
    前記第３の絶縁膜の少なくとも一部に空間部が設けられていることを特徴とする半導体装置。
  13. 請求項１２に記載の半導体装置において、
    前記空間部は、前記ビアの側壁に隣接することを特徴とする半導体装置。
JP2004180455A 2004-06-18 2004-06-18 半導体装置 Pending JP2006005190A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2004180455A JP2006005190A (ja) 2004-06-18 2004-06-18 半導体装置
TW094113466A TWI260067B (en) 2004-06-18 2005-04-27 Semiconductor device
CNB2005100780184A CN100397637C (zh) 2004-06-18 2005-06-10 半导体器件
US11/155,272 US7459786B2 (en) 2004-06-18 2005-06-17 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004180455A JP2006005190A (ja) 2004-06-18 2004-06-18 半導体装置

Publications (1)

Publication Number Publication Date
JP2006005190A true JP2006005190A (ja) 2006-01-05

Family

ID=35540457

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004180455A Pending JP2006005190A (ja) 2004-06-18 2004-06-18 半導体装置

Country Status (4)

Country Link
US (1) US7459786B2 (ja)
JP (1) JP2006005190A (ja)
CN (1) CN100397637C (ja)
TW (1) TWI260067B (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008047675A (ja) * 2006-08-15 2008-02-28 Oki Electric Ind Co Ltd 半導体装置及び半導体装置の製造方法
JP2008047886A (ja) * 2006-07-21 2008-02-28 Toshiba Corp 半導体装置の製造方法及び半導体装置
JP2008066678A (ja) * 2006-09-11 2008-03-21 Samsung Electronics Co Ltd 配線構造と配線形成方法及び薄膜トランジスタ基板とその製造方法
WO2008117582A1 (ja) * 2007-03-28 2008-10-02 Tokyo Electron Limited カルボニル原料を使った金属膜の成膜方法、多層配線構造の形成方法、半導体装置の製造方法、成膜装置
JP2009027061A (ja) * 2007-07-23 2009-02-05 Ulvac Japan Ltd 薄膜形成方法

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007194469A (ja) * 2006-01-20 2007-08-02 Renesas Technology Corp 半導体装置の製造方法
KR20080008562A (ko) * 2006-07-20 2008-01-24 삼성전자주식회사 어레이 기판의 제조방법, 어레이 기판 및 이를 갖는표시장치
TW200814156A (en) 2006-07-21 2008-03-16 Toshiba Kk Method for manufacturing semiconductor device and semiconductor device
US8178436B2 (en) * 2006-12-21 2012-05-15 Intel Corporation Adhesion and electromigration performance at an interface between a dielectric and metal
FR2911432A1 (fr) * 2007-01-11 2008-07-18 Stmicroelectronics Crolles Sas Interconnexions d'un circuit electronique integre
US8154107B2 (en) * 2007-02-07 2012-04-10 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and a method of fabricating the device
US7858532B2 (en) * 2007-08-06 2010-12-28 United Microelectronics Corp. Dielectric layer structure and manufacturing method thereof
US8049305B1 (en) * 2008-10-16 2011-11-01 Intermolecular, Inc. Stress-engineered resistance-change memory device
CN102760684A (zh) * 2011-04-26 2012-10-31 中芯国际集成电路制造(上海)有限公司 金属互连方法
US8723392B2 (en) * 2011-07-15 2014-05-13 International Business Machines Corporation Saw filter having planar barrier layer and method of making
US9142507B1 (en) 2014-02-28 2015-09-22 Freescale Semiconductor, Inc. Stress migration mitigation utilizing induced stress effects in metal trace of integrated circuit device
US9455220B2 (en) 2014-05-31 2016-09-27 Freescale Semiconductor, Inc. Apparatus and method for placing stressors on interconnects within an integrated circuit device to manage electromigration failures
US9466569B2 (en) 2014-11-12 2016-10-11 Freescale Semiconductor, Inc. Though-substrate vias (TSVs) and method therefor
CN109192737B (zh) * 2018-09-10 2021-11-30 京东方科技集团股份有限公司 显示基板及其制备方法、显示面板
JP7321730B2 (ja) * 2019-03-14 2023-08-07 キオクシア株式会社 半導体装置の製造方法
CN112599483B (zh) * 2020-12-11 2024-02-27 武汉新芯集成电路制造有限公司 半导体器件及其制作方法、芯片
KR20230125384A (ko) * 2022-02-21 2023-08-29 삼성전자주식회사 반도체 장치 및 이의 제조 방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004158832A (ja) * 2002-10-17 2004-06-03 Renesas Technology Corp 半導体装置およびその製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08306780A (ja) * 1995-05-11 1996-11-22 Toshiba Corp 半導体装置の製造方法
JP2836542B2 (ja) * 1995-10-17 1998-12-14 日本電気株式会社 半導体装置の製造方法
JPH09307106A (ja) * 1996-05-20 1997-11-28 Nec Corp 半導体装置の製造方法
US6219125B1 (en) * 1996-07-26 2001-04-17 Canon Kabushiki Kaisha Electrode plate, process for producing the plate, for an LCD having a laminated electrode with a metal nitride layer
JP3676185B2 (ja) * 2000-04-14 2005-07-27 シャープ株式会社 半導体装置
JP4535629B2 (ja) * 2001-02-21 2010-09-01 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP2003257979A (ja) 2001-12-25 2003-09-12 Nec Electronics Corp 銅配線構造およびその製造方法
JP2003303880A (ja) 2002-04-10 2003-10-24 Nec Corp 積層層間絶縁膜構造を利用した配線構造およびその製造方法
CN100352036C (zh) * 2002-10-17 2007-11-28 株式会社瑞萨科技 半导体器件及其制造方法
JP4454242B2 (ja) * 2003-03-25 2010-04-21 株式会社ルネサステクノロジ 半導体装置およびその製造方法
US7138332B2 (en) * 2003-07-09 2006-11-21 Asm Japan K.K. Method of forming silicon carbide films

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004158832A (ja) * 2002-10-17 2004-06-03 Renesas Technology Corp 半導体装置およびその製造方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008047886A (ja) * 2006-07-21 2008-02-28 Toshiba Corp 半導体装置の製造方法及び半導体装置
JP4498391B2 (ja) * 2006-07-21 2010-07-07 株式会社東芝 半導体装置の製造方法
JP2008047675A (ja) * 2006-08-15 2008-02-28 Oki Electric Ind Co Ltd 半導体装置及び半導体装置の製造方法
JP4634977B2 (ja) * 2006-08-15 2011-02-16 Ｏｋｉセミコンダクタ株式会社 半導体装置及び半導体装置の製造方法
JP2008066678A (ja) * 2006-09-11 2008-03-21 Samsung Electronics Co Ltd 配線構造と配線形成方法及び薄膜トランジスタ基板とその製造方法
WO2008117582A1 (ja) * 2007-03-28 2008-10-02 Tokyo Electron Limited カルボニル原料を使った金属膜の成膜方法、多層配線構造の形成方法、半導体装置の製造方法、成膜装置
JP2008244298A (ja) * 2007-03-28 2008-10-09 Tokyo Electron Ltd 金属膜の成膜方法、多層配線構造の形成方法、半導体装置の製造方法、成膜装置
KR101188503B1 (ko) 2007-03-28 2012-10-05 도쿄엘렉트론가부시키가이샤 카보닐 원료를 사용한 금속막의 성막 방법, 다층 배선 구조의 형성 방법, 반도체 장치의 제조 방법 및 성막 장치
JP2009027061A (ja) * 2007-07-23 2009-02-05 Ulvac Japan Ltd 薄膜形成方法

Also Published As

Publication number Publication date
CN100397637C (zh) 2008-06-25
US20060006543A1 (en) 2006-01-12
US7459786B2 (en) 2008-12-02
CN1716589A (zh) 2006-01-04
TWI260067B (en) 2006-08-11
TW200601495A (en) 2006-01-01

Similar Documents

Publication Publication Date Title
TWI260067B (en) Semiconductor device
US8072075B2 (en) CuSiN/SiN diffusion barrier for copper in integrated-circuit devices
US8368220B2 (en) Anchored damascene structures
JP2004158832A (ja) 半導体装置およびその製造方法
JP2003332418A (ja) 半導体装置及びその製造方法
US8102051B2 (en) Semiconductor device having an electrode and method for manufacturing the same
KR100266749B1 (ko) 반도체 장치의 콘택 플러그 형성 방법
US20080232025A1 (en) Mim capacitor and method of making same
JP2006344965A (ja) 配線構造の形成方法，配線構造およびデュアルダマシン構造
EP1610376B1 (en) Semiconductor device
US8188602B2 (en) Semiconductor device having multilevel copper wiring layers and its manufacture method
JP2003347403A (ja) 半導体装置及びその製造方法
JP2001015595A (ja) 半導体装置
JP2010123586A (ja) 半導体装置、半導体装置の製造方法
JP3526289B2 (ja) 半導体装置の製造方法
KR100771370B1 (ko) 반도체 장치의 금속 배선 및 그 형성 방법
US20090001577A1 (en) Metal line of semiconductor device with a triple layer diffusion barrier and method for forming the same
US20050064629A1 (en) Tungsten-copper interconnect and method for fabricating the same
JP2007220738A (ja) 半導体装置の製造方法
JP4383262B2 (ja) 半導体装置及びその製造方法
JP4108189B2 (ja) 配線構造、及びその形成方法
JP2004172337A (ja) 半導体装置およびその製造方法
JP2001230254A (ja) 半導体装置およびその製造方法
JP2009158657A (ja) 配線構造の製造方法および配線構造
JP5424551B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061010

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081201

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20100511

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20100512

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101124

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110405