JP2003332418A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JP2003332418A
JP2003332418A JP2002133055A JP2002133055A JP2003332418A JP 2003332418 A JP2003332418 A JP 2003332418A JP 2002133055 A JP2002133055 A JP 2002133055A JP 2002133055 A JP2002133055 A JP 2002133055A JP 2003332418 A JP2003332418 A JP 2003332418A
Authority
JP
Japan
Prior art keywords
insulating film
layer
film
semiconductor device
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002133055A
Other languages
English (en)
Other versions
JP3944838B2 (ja
Inventor
Noriyoshi Shimizu
紀嘉 清水
Yoshiyuki Nakao
嘉幸 中尾
Hiromoto Kondo
博基 近藤
Takashi Suzuki
貴志 鈴木
Nobuyuki Nishikawa
伸之 西川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2002133055A priority Critical patent/JP3944838B2/ja
Priority to US10/352,149 priority patent/US7042093B2/en
Publication of JP2003332418A publication Critical patent/JP2003332418A/ja
Priority to US11/362,872 priority patent/US7256500B2/en
Priority to US11/822,463 priority patent/US20070252280A1/en
Application granted granted Critical
Publication of JP3944838B2 publication Critical patent/JP3944838B2/ja
Priority to US12/232,944 priority patent/US8067309B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76832—Multiple layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76811—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving multiple stacked pre-patterned masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76813—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving a partial via etch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76849—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned on top of the main fill metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76873—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/318—Inorganic layers composed of nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 【課題】 層間絶縁膜を低誘電率化しても、層間絶縁膜
を容易に加工することが可能な半導体装置を提供する。 【解決手段】 半導体基板の上に第１の絶縁膜が形成さ
れている。第1の絶縁膜の上に、絶縁性の金属窒化物か
らなる第２の絶縁膜が形成されている。第２の絶縁膜を
貫通し、第１の絶縁膜の上面よりも深い位置まで達する
が凹部が形成されている。この凹部内に導電部材が埋め
込まれている。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体装置及びそ
の製造方法に関し、特に半導体基板上の絶縁膜に形成さ
れた凹部に導電部材を埋め込んだ配線構造を有する半導
体装置及びその製造方法に関する。
【０００２】
【従来の技術】半導体集積回路装置（ＬＳＩ）の加工技
術の進歩に伴って、個々の半導体素子がますます微細化
されている。また、ＬＳＩ内の配線も高密度化、多層
化、薄層化され、配線にかかる応力や、配線に流れる電
流密度が増加の一途をたどっている。配線に流れる電流
密度が増加すると、エレクトロマイグレーション（Ｅ
Ｍ）と呼ばれる配線の破断現象が生じやすくなる。エレ
クトロマイグレーションは、配線内を輸送される電子
が、配線を構成する金属原子に衝突し、金属原子が移動
及び拡散することにより生じると考えられている。半導
体素子の微細化に伴い、エレクトロマイグレーションに
よる素子の劣化現象がますます深刻化するため、高密度
の電流を流してもエレクトロマイグレーションの生じに
くい信頼性の高い配線材料及び配線構造の開発が必要と
なっている。
【０００３】アルミニウムよりもエレクトロマイグレー
ションの生じにくい配線材料として銅が挙げられる。と
ころが、銅層は、アルミニウム層に比べて微細加工しに
くい。このため、銅配線を作製する有効な手法としてダ
マシン法が実用化されている。ダマシン法は、絶縁膜内
に予め配線用の溝を形成しておき、この溝内に銅を埋め
込み、余分な銅を除去することにより配線を形成する方
法である。配線用の溝と、上下の配線の接続用のための
ビアホールとを形成しておき、配線用の溝とビアホール
内に同時に配線部材を埋め込むデュアルダマシン法も知
られている。
【０００４】
【発明が解決しようとする課題】ＬＳＩの高集積化及び
微細化に伴って、配線を伝搬する電気信号の遅延が顕在
化する。電気信号の伝搬遅延を少なくするために、配線
材料の低抵抗化とともに、層間絶縁膜の低誘電率化が重
要である。層間絶縁膜の材料として低誘電率のものを使
用すると、従来の層間絶縁膜材料であるアンドープドシ
リケートガラス（酸化シリコン、以下、ＵＳＧと記す）
やフッ素ドープドシリケートガラス（ＳｉＯＦ、以下、
ＦＳＧと記す）を使用した場合に比べて、配線用溝やビ
アホールの形成が困難になる。
【０００５】低誘電率の絶縁膜材料として、炭素を主成
分とする有機ポリマ、炭素含有酸化シリコン、及びこれ
らを多孔質化した材料が知られている。層間絶縁膜にこ
のような低誘電率絶縁材料を使用すると、以下のような
問題が生じ得る。
【０００６】第１に、エッチング停止層、キャップ層、
化学機械研磨（ＣＭＰ）時の犠牲膜、ハードマスク等の
絶縁膜やバリアメタル層と、層間絶縁膜との密着性が低
下する。このため、ＣＭＰ、熱処理、ボンディング等の
工程で熱力学的応力が発生すると、膜の剥がれが生じや
すい。
【０００７】第２に、窒化シリコン、酸化シリコン、炭
化シリコン等のエッチング停止層やハードマスクと、層
間絶縁膜とのエッチング選択比が小さい。このため、低
誘電率絶縁材料からなる層間絶縁膜をパターン加工し難
い。
【０００８】第３に、層間絶縁膜を低誘電率化すること
によって、絶縁膜自体の機械的強度や熱的安定性が失わ
れる。これにより、製造途中に絶縁膜の破壊が生じる場
合がある。
【０００９】第４に、層間絶縁膜に多孔質材料を用いる
場合、大気中の水分の吸収や、細孔を通じた酸化等によ
り、経時変化や劣化が生じやすい。本発明の目的は、層
間絶縁膜を低誘電率化しても、層間絶縁膜を容易に加工
することが可能な半導体装置及びその製造方法を提供す
ることである。
【００１０】
【課題を解決するための手段】本発明の一観点による
と、半導体基板の上に形成された第1の絶縁膜と、前記
第1の絶縁膜の上に形成され、絶縁性の金属窒化物から
なる第２の絶縁膜と、前記第２の絶縁膜を貫通し、前記
第１の絶縁膜の上面よりも深い位置まで達する凹部と、
前記凹部内に埋め込まれた導電部材とを有する半導体装
置が提供される。
【００１１】金属窒化物からなる第２の絶縁膜をマスク
として、第１の絶縁膜に凹部を形成することにより、上
記構成の半導体装置が得られる。本発明の他の観点によ
ると、半導体基板の上に形成され、複数の配線を含む下
側配線層と、前記下側配線層の上に配置され、複数の配
線を含む上側配線層と、前記下側配線層と前記上側配線
層との間に配置され、絶縁性の金属窒化物からなる層間
絶縁膜とを有する半導体装置が提供される。
【００１２】層間絶縁膜の材料として金属窒化物を用い
ることにより、酸化シリコンを用いる場合に比べて、層
間絶縁膜の誘電率を低くすることが可能になる。また、
他の絶縁膜との密着性も高いため、半導体装置の信頼性
を高めることができる。
【００１３】本発明の他の観点によると、半導体基板の
上に、絶縁材料からなる第１の絶縁膜を形成する工程
と、前記第１の絶縁膜の上に、絶縁性の金属窒化物から
なる第２の絶縁膜を形成する工程と、前記第２の絶縁膜
をパターニングする工程と、パターニングされた前記第
２の絶縁膜をマスクとして、前記第１の絶縁膜をエッチ
ングする工程とを有する半導体装置の製造方法が提供さ
れる。
【００１４】金属窒化物からなる層間絶縁膜は、シリコ
ンや炭素を主成分とした絶縁膜に対してエッチング選択
比を大きくすることができる。金属窒化物からなる層間
絶縁膜を容易に加工することができる。
【００１５】金属窒化物からなる層間絶縁膜は、シリコ
ンや炭素を主成分とした絶縁膜に対してエッチング選択
比を大きくすることができる。金属窒化物からなる層間
絶縁膜を容易に加工することができる。
【００１６】本発明の他の観点によると、半導体基板の
上に、少なくとも表層部が絶縁性の金属窒化物で形成さ
れた第１の絶縁膜を形成する工程と、前記第１の絶縁膜
の上に、シリコンを含む無機絶縁材料からなる第２の絶
縁膜を形成する工程と、前記第２の絶縁膜及び第１の絶
縁膜の積層構造に凹部を形成する工程と、前記凹部内を
埋め込むように、前記第２の絶縁膜の上に導電材料から
なる導電膜を堆積させる工程と、前記第２の絶縁膜が露
出するまで、前記導電膜を研磨し、前記凹部内に前記導
電膜の一部を残す工程とを有する半導体装置の製造方法
が提供される。
【００１７】導電膜を研磨する際に、金属窒化物からな
る第１の絶縁膜が第２の絶縁膜で覆われている。このた
め、第１の絶縁膜が研磨液等に晒されることを防止でき
る。
【００１８】
【発明の実施の形態】図１に、本発明の第１の実施例に
よる半導体装置の断面図を示す。ｐ型シリコンからなる
半導体基板１の表面上に素子分離絶縁膜２が形成され、
素子分離絶縁膜２によって活性領域が画定されている。
活性領域内にＭＯＳトランジスタ３が形成されている。
ＭＯＳトランジスタ３は、ゲート絶縁膜３ａ、ゲート電
極３ｂ、不純物拡散領域３ｃ及び３ｄを含んで構成され
る。不純物拡散領域３ｃ及び３ｄの一方がソース領域で
あり、他方がドレイン領域である。
【００１９】不純物拡散領域３ｃ及び３ｄは、ゲート電
極３ｂの両側の基板表層部に形成され、低濃度ドレイン
（ＬＤＤ）構造を有する。ゲート電極３ｂの側面上に絶
縁性のサイドウォールスペーサ３ｅが形成されている。
サイドウォールスペーサ３ｅは、不純物拡散領域３ｃ及
び３ｄの高濃度部にイオン注入する際のマスクとなる。
【００２０】半導体基板１の上に、ＭＯＳトランジスタ
３を覆うように、酸化シリコン（ＳｉＯ2）からなる第
１の層間絶縁膜４が形成されている。不純物拡散領域３
ｃ及び３ｄに対応する位置に、それぞれ第１の層間絶縁
膜４を貫通するコンタクトホール４ａ及び４ｂが形成さ
れている。コンタクトホール４ａ及び４ｂ内に、それぞ
れ導電性のプラグ５ａ及び５ｂが埋め込まれている。プ
ラグ５ａ及び５ｂは、側面及び底面を被覆する窒化チタ
ン（ＴｉＮ）からなるバリアメタル層と、バリアメタル
層の上に形成されたタングステン部材とを含んで構成さ
れる。
【００２１】第１の層間絶縁膜４の上に、アルミニウム
からなる第１層目の配線７が形成されている。この配線
７は、プラグ５ｂを介してＭＯＳトランジスタ３の不純
物拡散領域３ｄに接続されている。
【００２２】第１の層間絶縁膜４の上に、第１層目の配
線７を覆うように第２の層間絶縁膜８が形成されてい
る。第２の層間絶縁膜８は、酸化シリコン、ボロフォス
フォシリケートガラス（ＢＰＳＧ）、またはフォスフォ
シリケートガラス（ＰＳＧ）で形成されている。プラグ
５ａに対応する位置に、第２の層間絶縁膜８を貫通する
コンタクトホール８ａが形成されている。このコンタク
トホール８ａ内に、導電性のプラグ９が埋め込まれてい
る。
【００２３】ここまでの構造は、周知の薄膜形成技術、
フォトリソグラフィ、イオン注入、化学機械研磨（ＣＭ
Ｐ）等を用いて作製することができる。第２の層間絶縁
膜８の上に低誘電率絶縁材料からなる第３の層間絶縁膜
１０、及び高抵抗窒化ジルコニウムからなる第１のマス
ク層１１が形成されている。低誘電率絶縁材料として、
有機ポリマ、炭素含有酸化シリコン、またはこれらを多
孔質化した材料が挙げられる。第３の層間絶縁膜１０及
び第１のマスク層１１に、配線用溝１０ａ及び１０ｂが
形成されている。配線用溝１０ａ及び１０ｂ内に、それ
ぞれ第２層目の配線１２ａ及び１２ｂが埋め込まれてい
る。
【００２４】配線１２ａ及び１２ｂは、配線用溝１０ａ
及び１０ｂの側面及び底面を覆うバリアメタル層、バリ
アメタル層の表面を覆うシード層、シード層を覆い配線
用溝内に充填された主配線部材の３層構造を有する。バ
リアメタル層は、タンタル（Ｔａ）、窒化タンタル（Ｔ
ａＮ）、窒化チタン（ＴｉＮ）等で形成されている。な
お、バリアメタル層がＴａ層とＴａＮ層との積層構造と
される場合もある。シード層及び主配線部材は、銅また
は銅を主成分とする合金で形成されている。
【００２５】配線１２ａ、１２ｂ、及び第１のマスク層
１１の上に、エッチングストッパ層１５、第４の層間絶
縁膜１６、及び第２のマスク層１７がこの順番に積層さ
れている。エッチングストッパ層１５は、炭化シリコン
（ＳｉＣ）または窒化シリコン（ＳｉＮ）で形成されて
いる。第４の層間絶縁膜１６は、低誘電率絶縁材料で形
成されている。第２のマスク層１７は、高抵抗窒化ジル
コニウムで形成されている。
【００２６】第２のマスク層１７及び第４の層間絶縁膜
１６に、第４の層間絶縁膜１６の厚さ方向の途中まで達
する配線用溝１８が形成されている。さらに、第４の層
間絶縁膜１６及びエッチングストッパ層１５に、配線用
溝１８の底面と第２層目の配線１２ａの上面とを接続す
るビアホール１９が形成されている。
【００２７】配線用溝１８及びビアホール１９内に、第
３層目の配線２０が埋め込まれている。第３層目の配線
２０は、配線用溝１８及びビアホール１９の側面及び底
面を覆うバリアメタル層、このバリアメタル層を覆うシ
ード層、及びシード層を覆い配線用溝１８とビアホール
１９との内部に充填された主配線部材で構成される。バ
リアメタル層、シード層、及び主配線部材の材料は、第
２層目の配線１２ａのこれらの材料と同じである。
【００２８】第２のマスク層１７及び第３層目の配線２
０の上に、窒化ジルコニウムからなるカバー層２１が形
成されている。カバー層２１のうち配線２０の上の部分
２１ｂが低抵抗であり、第２のマスク層１７の上の部分
２１ａが高抵抗である。このため、低抵抗の部分２１ｂ
を介して、第３層目の配線２０を、それよりも上層の配
線に電気的に接続することができる。
【００２９】次に、図２〜図５を参照して、上記第１の
実施例による半導体装置の製造方法について説明する。
図２（Ａ）に示すように、第２の層間絶縁膜８及びプラ
グ９の上に、低誘電率絶縁材料からなる第３の層間絶縁
膜１０を形成する。低誘電率絶縁材料として有機ポリマ
を使用する場合には、有機溶媒に溶解させたポリマを基
板表面に回転塗布することにより形成することができ
る。また、低誘電率絶縁材料として炭素含有酸化シリコ
ンを使用する場合には、プラズマ励起化学気相成長（Ｐ
Ｅ−ＣＶＤ）により第３の層間絶縁膜１０を形成するこ
とができる。また、低誘電率絶縁材料として多孔質化し
た絶縁物を使用する場合には、ゾルゲル法による加水分
解と縮重合、不安定成分の熱分解と鋳型中間構造物の形
成、及び鋳型中間構造物の熱分解を経て、膜中に中空体
を形成することにより第３の層間絶縁膜１０を作製する
ことができる。この熱分解のために、４００℃程度の熱
処理が必要となる。
【００３０】第３の層間絶縁膜１０の上に、窒化ジルコ
ニウムからなる第１のマスク層１１を、ＣＶＤにより形
成する。使用する原料は、テトラキスジエチルアミノジ
ルコニウム（Ｚｒ（Ｎ（Ｃ2Ｈ5）2）4）とアンモニア
（ＮＨ3）である。成膜温度は３００〜４００℃であ
る。なお、アンモニアは必ずしも添加しなくてもよい。
この条件で、窒化酸化シリコン、窒化シリコン、フッ化
酸化シリコン、または低誘電率有機ポリマの上に窒化ジ
ルコニウムを成長させると、形成された窒化ジルコニウ
ムは絶縁体になる。なお、後述するように、金属表面の
上に、この条件で窒化ジルコニウムを成長させると、形
成された窒化ジルコニウムは導電性を示す。
【００３１】図２（Ｂ）に示すように、第１のマスク層
１１に、図１に示した第２層目の配線１２ａ、１２ｂに
対応する開口１１ａを形成する。第１のマスク層１１の
エッチングは、塩素（Ｃｌ2）系または臭化水素（ＨＢ
ｒ）系のガスを用いたドライエッチングにより行うこと
ができる。
【００３２】図２（Ｃ）に示すように、第１のマスク層
１１をマスクとして、第３の層間絶縁膜１０をエッチン
グし、配線用溝１０ａを形成する。第３の層間絶縁膜１
０が有機ポリマで形成されている場合には、例えば水素
と窒素との混合ガスのプラズマを用いて第３の層間絶縁
膜１０をエッチングすることができる。
【００３３】図３（Ｄ）に示すように、配線用溝１０ａ
の側面、底面、及び第１のマスク層１１の上面を覆うＴ
ａ、ＴａＮ、ＴｉＮ等からなるバリアメタル層１２Ａ
を、スパッタリングにより形成する。バリアメタル層１
２Ａの上に、銅からなるシード層１２Ｂをスパッタリン
グにより形成する。なお、シード層１２Ｂを、ステップ
カバレッジの良好な自己イオン化プラズマを用いたスパ
ッタリングにより形成してもよい。シード層１２Ｂの表
面に電解めっきを施すことにより、銅層１２Ｃを形成す
る。
【００３４】図３（Ｅ）に示すように、ＣＭＰを行っ
て、銅層１２Ｃ、シード層１２Ｂ、及びバリアメタル層
１２Ａのうち不要部分を除去する。配線用溝１０ａ内
に、バリアメタル層１２Ａ、シード層１２Ｂ、及び主配
線部材１２Ｃからなる第２層目の配線１２が残る。
【００３５】図２（Ｆ）に示すように、第１のマスク層
１１及び第２層目の配線１２の上に、エッチングストッ
パ層１５、第４の層間絶縁膜１６、第２のマスク層１
７、及び第３のマスク層２５をこの順番に形成する。
【００３６】炭化シリコンまたは窒化シリコンからなる
エッチングストッパ層１５は、ＰＥ−ＣＶＤにより形成
することができる。炭化シリコン膜を形成する場合に
は、原料ガスとしてメチルシラン系の有機シランを用
い、必要に応じてメタン、アンモニア、窒素、ヘリウム
等のガスを添加する。窒化シリコン膜を形成する場合に
は、シリコン原料としてモノシラン、ジシラン、有機シ
ラン等を使用し、窒素原料として窒素ガスまたはアンモ
ニアを使用することができる。
【００３７】第４の層間絶縁膜１６は、図２（Ａ）を参
照して説明した第３の層間絶縁膜１０と同様の方法で形
成することができる。窒化ジルコニウムからなる第２の
マスク層１７は、図２（Ａ）を参照して説明した第１の
マスク層１１と同様の方法で形成することができる。
【００３８】第３のマスク層２５は、炭化シリコンまた
は窒化シリコンで形成されている。第３のマスク層２５
の成膜方法は、エッチングストッパ層１５の形成方法と
同様である。
【００３９】図４（Ｇ）に示すように、第３のマスク層
２５の上にレジストパターンを形成して第３のマスク層
２５を部分的にエッチングすることにより、図１に示し
た配線用溝１８に対応する開口２５ａを形成する。開口
２５ａを形成するためのマスクとして用いたレジストパ
ターンを除去し、新たに第２のマスク層１７及び第３の
マスク層２５の上にマスクパターンを形成する。このマ
スクパターンをマスクとして第２のマスク層１７をエッ
チングすることにより、図１に示したビアホール１９に
対応する開口１７ａを形成する。開口１７ａを形成した
後、マスクとして使用したレジストパターンを除去す
る。
【００４０】図４（Ｈ）に示すように、第２のマスク層
１７及び第３のマスク層２５をマスクとして、開口１７
ａの底面に露出した第４の層間絶縁膜１６を、その厚さ
方向の途中までエッチングする。これにより、凹部１６
ａが形成される。第４の層間絶縁膜１６のエッチング
は、図２（Ｃ）を参照して説明した第３の層間絶縁膜１
０のエッチングと同様の方法で行うことができる。
【００４１】図５（Ｉ）に示すように、第３のマスク層
２５をマスクとして、開口２５ａの底面に露出している
第２のマスク層１７をエッチングする。図５（Ｊ）に示
すように、第３のマスク層２５及び第２のマスク層１７
をマスクとして第４の層間絶縁膜１６をエッチングす
る。図５（Ｉ）に示した凹部１６ａがさらに深くなり、
ビアホール１９が形成される。この段階では、ビアホー
ル１９の底面にエッチングストッパ膜１５が残ってい
る。また、凹部１６ａが形成されていなかった領域にお
いては、第４の層間絶縁膜１６の厚さ方向の途中までエ
ッチングが進み、配線用溝１８が形成される。
【００４２】ビアホール１９の底面に露出したエッチン
グストッパ膜１５を除去して、第２層目の配線１２の上
面を露出させる。エッチングストッパ膜１５の除去は、
弗化炭素系ガスを主としたドライエッチングにより行う
ことができる。このとき、第３のマスク層２５も除去さ
れる。
【００４３】図１に示すように、配線用溝１８及びビア
ホール１９内に第３層目の配線２０を埋め込む。配線２
０の形成は、図３（Ｄ）及び図３（Ｅ）を参照して説明
した第２層目の配線１２の形成と同様の方法で行うこと
ができる。
【００４４】第２のマスク層１７及び第３層目の配線２
０の上に、窒化ジルコニウムからなるカバー層２１を形
成する。カバー層２１の形成は、図２（Ａ）を参照して
説明した第１のマスク層１１の形成と同様の方法で行
う。この方法で窒化ジルコニウム膜を形成すると、配線
２０の上の部分２１ｂが低抵抗になり、第２のマスク層
１７の上の部分２１ａが高抵抗になる。低抵抗の部分２
１ｂは実質的に導電性を示し、高抵抗の部分２１ａは実
質的に絶縁性を示す。
【００４５】以下、実際に窒化ジルコニウム膜を形成し
て電気抵抗を測定した結果について説明する。原料ガス
としてテトラキスジエチルアミノジルコニウムとアンモ
ニアを使用したＣＶＤにより、酸化シリコン膜及び窒化
チタン膜の上に、窒化ジルコニウム膜を形成した。窒化
ジルコニウム膜の成長温度は３８０℃とした。
【００４６】酸化シリコン膜の上に厚さが２０ｎｍ以下
になるように窒化ジルコニウム膜を形成すると、その比
抵抗が数千μΩｃｍ以上の絶縁膜になった。これに対
し、窒化チタン膜上に厚さが２０ｎｍ以下になるように
窒化ジルコニウム膜を形成すると、その比抵抗が約３０
０μΩｃｍ以下の導電膜になった。なお、下地導電層の
材料が窒化チタンではなく銅である場合にも、同様に窒
化ジルコニウム膜は導電膜になる。この性質は、窒化ジ
ルコニウム膜をＣＶＤではなく、スパッタリングや蒸着
等により形成する場合でも同様である。
【００４７】上記第１の実施例では、図２（Ｃ）を参照
して説明した第３の層間絶縁膜１０のエッチング工程
で、マスクとして、窒化ジルコニウムからなる第１のマ
スク層１１が使用される。このため、従来の窒化シリコ
ン等のマスクを使用する場合に比べて、エッチング選択
比を大きくすることができる。これにより、低誘電率絶
縁材料からなる層間絶縁膜の加工を容易に行うことが可
能になる。
【００４８】従来は、図１に示した第１のマスク層１１
の材料として、例えば窒化シリコンが使用されていた。
窒化シリコンの比誘電率は酸化シリコンに比べて高い。
このため、第３の層間絶縁膜１０を低誘電率絶縁材料で
形成する効果が減殺されてしまう。これに対し、ＵＳＧ
膜上に形成した厚さ約１５ｎｍ及び約３０ｎｍの窒化ジ
ルコニウム膜の比誘電率は、それぞれ２〜３、及び３.
５〜４であった。これは、酸化シリコンの比誘電率相当
またはそれ以下である。このため、配線間の寄生容量低
減効果を高めることができる。
【００４９】上記第１の実施例では、第１のマスク層１
１を窒化ジルコニウムで形成したが、その外に、ジルコ
ニウム、チタニウム、またはハフニウムを構成元素とし
て含む窒化物で形成してもよい。
【００５０】図６に、本発明の第２の実施例による半導
体装置の断面図を示す。以下、図１に示した第１の実施
例による半導体装置との相違点について説明する。第１
の実施例では、第４の層間絶縁膜１６にビアホール１９
を形成するときのエッチングストッパ層１５の材料とし
て炭化シリコンまたは窒化シリコンが使用されていた。
第２の実施例では、エッチングストッパ層１５の代わり
に、窒化ジルコニウムからなるエッチングストッパ層３
０が配置されている。エッチングストッパ層３０は、カ
バー膜２１と同様に、配線１２ａの上の部分３０ｂにお
いて低抵抗になり、第１のマスク層１１の上の部分３０
ａにおいて高抵抗になる。
【００５１】第１の実施例では、ビアホール１９の底面
に露出したエッチングストッパ層１５が除去されている
が、第２の実施例では、ビアホール１９の底面にエッチ
ングストッパ層３０が残されている。配線１２ａの上の
部分３０ｂが低抵抗であるため、エッチングストッパ層
３０を残した状態でも、第２層目の配線１２ａと第３層
目の配線２０とを電気的に接続することができる。
【００５２】エッチングストッパ層３０を窒化ジルコニ
ウムで形成することにより、低誘電率絶縁材料からなる
第４の層間絶縁膜１６とエッチングストッパ層３０との
エッチング選択比を大きくすることができる。
【００５３】また、第２の実施例では、第２層目の配線
１２ａと第４の層間絶縁膜１６との間に、窒化ジルコニ
ウムからなるエッチングストッパ層３０が配置される。
このエッチングストッパ層３０が接着層として働き、銅
からなる配線１２ａと第４の層間絶縁膜１６との密着性
を高めることができる。実際に、銅表面上に厚さ５ｎｍ
及び１５ｎｍの窒化ジルコニウム膜を形成し、その上に
ダウケミカル社製の低誘電率有機ポリマであるＳｉＬＫ
（ダウケミカル社の商標）からなる絶縁膜を形成し、テ
ープテストを行ったところ、ＳｉＬＫ絶縁膜の剥がれは
生じなかった。なお、ＳｉＬＫ絶縁膜は、ＳｉＬＫの塗
布後、真空中において、３２０℃で９０秒間のベーキン
グ及び４００℃で３０分間のキュアを行うことにより形
成した。
【００５４】また、第２の実施例では、第２層目の配線
１２ａの上面が窒化ジルコニウムからなるエッチングス
トッパ層３０で被覆されている。このエッチングストッ
パ層３０は、配線１２ａを構成する銅が第４の層間絶縁
膜１６内へ拡散することを防止するバリア層としても機
能する。以下、図１１及び図１２を参照して、窒化ジル
コニウム膜のバリア機能について説明する。
【００５５】図１１に、ＵＳＧ膜、及びＵＳＧ膜と窒化
ジルコニウム膜との積層構造の耐圧特性を示す。横軸は
電界を単位「ＭＶ／ｃｍ」で表し、縦軸はリーク電流を
単位「Ａ」で表す。
【００５６】シリコン基板上に、ＵＳＧ膜及び銅電極を
順番に形成した第１の試料、及びシリコン基板上にＵＳ
Ｇ膜、窒化ジルコニウム膜、及び銅電極を順番に形成し
た第２の試料を準備した。第１の試料のＵＳＧ膜の厚さ
は４７ｎｍである。第２の試料のＵＳＧ膜の厚さは４７
ｎｍであり、窒化ジルコニウム膜の厚さは３．５ｎｍで
ある。図中の黒四角が第１の試料のリーク電流を示し、
黒丸が第２の試料のリーク電流を示す。
【００５７】第１の試料においては、電界が７．４ＭＶ
／ｃｍまで増加した時点で絶縁破壊が生じている。な
お、電界の増加速度は、０．１ＭＶ／ｃｍ・ｓである。
絶縁破壊は、銅電極中の銅原子がＵＳＧ膜中に拡散する
ことにより生ずると考えられる。これに対し、第２の試
料では、絶縁破壊の生じる電界が１１．６ＭＶ／ｃｍで
ある。このように、銅電極とＵＳＧ膜との間に窒化ジル
コニウム膜を挟むことにより、耐圧を高めることができ
る。この結果は、窒化ジルコニウム膜が、銅電極からＵ
ＳＧ膜への銅の拡散を抑制していることを示している。
【００５８】また、窒化ジルコニウム膜を挿入すること
により、リーク電流自体を低減させることもできる。図
１２に、第３〜第５の試料で絶縁破壊が生ずるまでの平
均時間を示す。第３の試料は、シリコン基板上に厚さ４
７ｎｍのＵＳＧ膜、及び銅電極を順番に形成した構造を
有する。第４の試料は、シリコン基板上に厚さ１００ｎ
ｍの熱酸化膜（Ｔｏｘ）及び銅電極を順番に形成した構
造を有する。第５の試料は、シリコン基板上に厚さ４７
ｎｍのＵＳＧ膜、厚さ３．５ｎｍの窒化ジルコニウム
膜、及び銅電極を順番に形成した構造を有する。
【００５９】図１２の横軸は電界を単位「ＭＶ／ｃｍ」
で表し、縦軸は絶縁破壊が発生するまでの平均時間を単
位「秒」で表す。なお、環境温度は１５０℃とした。Ｕ
ＳＧ膜と銅電極との間に窒化ジルコニウム膜を挟むこと
により、電界の強さが同一の条件の下で、絶縁破壊まで
の平均時間が長くなっている。これは、窒化ジルコニウ
ム膜が、銅の拡散を抑制しているためである。
【００６０】図７に、本発明の第３の実施例による半導
体装置の断面図を示す。以下、図１に示した第１の実施
例による半導体装置との相違点について説明する。第１
の実施例では、図１に示したように、第１のマスク層１
１とエッチングストッパ層１５とが直接接触していた。
第３の実施例では第１のマスク層１１とエッチングスト
ッパ層１５との間に、構成元素としてシリコンを含んだ
無機絶縁材料、例えばＵＳＧ、炭化シリコン、または窒
化シリコン等からなる犠牲膜３５が配置されている。以
下、図８及び図９を参照して、第３の実施例による半導
体装置の製造方法について説明する。
【００６１】図８（Ａ）に示すように、図２（Ａ）を参
照して説明した第１の実施例による方法と同様の方法
で、第１のマスク層１１までを形成する。第１のマスク
層１１の上に、ＵＳＧからなる犠牲膜３５を形成する。
ＵＳＧ膜の形成は、原料ガスとしてシランまたはテトラ
エトキシシラン（ＴＥＯＳ）、酸化性ガスとして酸素
（Ｏ2）またはＮ2Ｏ、キャリアガスとしてアルゴン（Ａ
ｒ）または窒素（Ｎ2）を使用したＣＶＤにより行うこ
とができる。なお、犠牲膜３５を炭化シリコンまたは窒
化シリコンで形成してもよい。
【００６２】図８（Ｂ）に示すように、犠牲膜３５及び
第１のマスク層１１に、配線用溝を形成するための開口
１１ａを形成する。図８（Ｃ）に示すように、犠牲膜３
５及び第１のマスク層１１をマスクとして、第３の層間
絶縁膜１０をエッチングし、配線用溝１０ａを形成す
る。
【００６３】図９（Ｄ）に示すように、配線用溝１０ａ
の内面上及び犠牲膜３５の表面上に、バリアメタル層１
２Ａ、シード層１２Ｂを形成する。配線溝１０ａ内を埋
め込むように、シード層１２Ｂの表面上に主配線部材１
２Ｃをめっきにより形成する。
【００６４】図９（Ｅ）に示すように、ＣＭＰを行い、
主配線部材１２Ｃ、シード層１２Ｂ、及びバリアメタル
層１２Ａの余分な部分を除去する。配線用溝１０ａ内に
配線１２が残る。このとき、窒化ジルコニウムからなる
第１のマスク層１１が犠牲膜３５で被覆されているた
め、第１のマスク層１１がＣＭＰの環境に晒されること
を防止できる。このとき、第１のマスク層１１は、第３
の層間絶縁膜１０と犠牲膜３５との密着性を高める働き
をする。
【００６５】実際に、熱酸化により形成した酸化シリコ
ン膜上に、厚さ１５０ｎｍ及び厚さ４５０ｎｍのＳｉＬ
Ｋ絶縁膜を形成した２種類の試料について密着強度試験
（ｍＥＬＴ：modified edge lift off test）を行った
ところ、Ｋバリューはそれぞれ０．２１及び０．３０程
度であった。これに対し、熱酸化による酸化シリコン膜
の上に厚さ４ｎｍの窒化ジルコニウム膜を形成し、その
上に厚さ２５０ｎｍのＳｉＬＫ絶縁膜を形成した試料の
Ｋバリューは０．４８以上であった。このように、窒化
ジルコニウム膜が、酸化シリコン膜とＳｉＬＫ絶縁膜と
の密着性を高めていることがわかる。
【００６６】図１０に、本発明の第４の実施例による半
導体装置の断面図を示す。第４の実施例による半導体装
置の断面形状は、図１に示した第１の実施例による半導
体装置の断面形状と同一である。第１の実施例では、第
３の層間絶縁膜１０及び第４の層間絶縁膜１６が、Ｓｉ
ＬＫ等の低誘電率絶縁材料で形成されていた。第４の実
施例では、第３の層間絶縁膜１０及び第４の層間絶縁膜
１６が、高抵抗の窒化ジルコニウムで形成されている。
【００６７】これに伴い、第１のマスク層１１がＵＳ
Ｇ、炭化シリコン、または窒化シリコンで形成される。
第１のマスク層１１をマスクとして、窒化ジルコニウム
からなる第３の層間絶縁膜１０をエッチングすることに
より、配線用溝１０ａを形成することができる。窒化ジ
ルコニウムのエッチングは、塩素（Ｃｌ2）系ガスまた
は臭化水素（ＨＢｒ）系ガスを用いたドライエッチング
により行うことができる。
【００６８】第３層目の配線２０は、図４（Ｆ）〜図５
（Ｊ）を参照して説明したデュアルダマシン法を用いて
形成される。第４の実施例の場合には、図４（Ｆ）〜図
５（Ｉ）に示した第３のマスク層２５が、エッチングス
トッパ層１５と同じ材料で形成され、第２のマスク層１
７が、ＵＳＧ、炭化シリコン、及び窒化シリコンのう
ち、第３のマスク層２５の材料とは異なる材料で形成さ
れる。
【００６９】第４の実施例では、第３及び第４の層間絶
縁膜の材料として窒化ジルコニウムが使用されている。
窒化ジルコニウムの誘電率は、酸化シリコンの誘電率よ
りも低くすることができる。このため、配線間の寄生容
量の低減を図ることが可能になる。
【００７０】第２層目の配線１２ａと同じ配線層内に配
置された他の配線と、第３層目の配線２０と同じ配線層
内に配置された他の配線とが交差する箇所において、両
者が、エッチングストッパ層１５及び第３の層間絶縁膜
１０の積層により絶縁される。両者の間の十分な寄生容
量低減効果を得るために、両者の交差部分において、第
３の層間絶縁膜１０が両者の間隔の１／２以上を占める
ような構成とすることが好ましい。
【００７１】また、窒化ジルコニウムは、プラズマを使
用しないで成膜することができるため、製造工程を簡略
化することができる。窒化ジルコニウム膜の代わりに、
ジルコニウム、チタニウム、またはハフニウムを構成元
素として含む窒化物からなる膜を使用してもよい。
【００７２】以上実施例に沿って本発明を説明したが、
本発明はこれらに制限されるものではない。例えば、種
々の変更、改良、組み合わせ等が可能なことは当業者に
自明であろう。
【００７３】上記実施例から、以下の付記に示された発
明が導出される。 （付記１） 半導体基板の上に形成された第1の絶縁膜
と、前記第1の絶縁膜の上に形成され、絶縁性の金属窒
化物からなる第２の絶縁膜と、前記第２の絶縁膜を貫通
し、前記第１の絶縁膜の上面よりも深い位置まで達する
凹部と、前記凹部内に埋め込まれた導電部材とを有する
半導体装置。
【００７４】（付記２） さらに、前記第２の絶縁膜及
び前記導電部材の上に形成され、前記導電部材上の部分
と、前記第２の絶縁膜上の部分との構成元素が同一であ
り、かつ前記導電部材上の部分の電気抵抗が前記第２の
絶縁膜上の部分の電気抵抗よりも低いキャップ層と、前
記キャップ層の上に形成され、該キャップ層のうち前記
導電部材上の部分に電気的に接続された上層配線とを有
する付記１に記載の半導体装置。
【００７５】（付記３） さらに、前記第２の絶縁膜の
上に形成された第３の絶縁膜であって、前記凹部が、前
記第３の絶縁膜を貫通しており、構成元素としてシリコ
ンを含む無機絶縁材料からなる第３の絶縁膜を有する付
記１または２に記載の半導体装置。
【００７６】（付記４） 前記第１の絶縁膜が、前記第
３の絶縁膜よりも誘電率の低い絶縁材料で形成されてお
り、前記第１の絶縁膜の上に前記第３の絶縁膜を直接配
置した場合よりも、該第１の絶縁膜と第３の絶縁膜との
間に前記第２の絶縁膜が挿入されている場合の方が、前
記第３の絶縁膜の密着強度が高くなるように、前記第１
〜第３の絶縁膜の材料が選択されている付記３に記載の
半導体装置。
【００７７】（付記５） 前記第２の絶縁膜が、構成元
素として、ジルコニウム、チタニウム、及びハフニウム
からなる群より選択された１つの元素を含む窒化物であ
る付記１〜４のいずれかに記載の半導体装置。
【００７８】（付記６） 前記導電部材が銅または銅を
主成分とする合金である付記１〜５のいずれかに記載の
半導体装置。 （付記７） 半導体基板の上に形成され、複数の配線を
含む下側配線層と、前記下側配線層の上に配置され、複
数の配線を含む上側配線層と、前記下側配線層と前記上
側配線層との間に配置され、絶縁性の金属窒化物からな
る層間絶縁膜とを有する半導体装置。
【００７９】（付記８） 前記上側配線層の配線と前記
下側配線層の配線との交差部分において、両者の間隔の
１／２以上を前記層間絶縁膜が占めている付記７に記載
の半導体装置。
【００８０】（付記９） 半導体基板の上に、絶縁材料
からなる第１の絶縁膜を形成する工程と、前記第１の絶
縁膜の上に、絶縁性の金属窒化物からなる第２の絶縁膜
を形成する工程と、前記第２の絶縁膜をパターニングす
る工程と、パターニングされた前記第２の絶縁膜をマス
クとして、前記第１の絶縁膜をエッチングする工程とを
有する半導体装置の製造方法。
【００８１】（付記１０） 前記第２の絶縁膜が、構成
元素として、ジルコニウム、チタニウム、及びハフニウ
ムからなる群より選択された１つの元素を含む窒化物で
ある付記９に記載の半導体装置の製造方法。
【００８２】（付記１１） 半導体基板の上に、少なく
とも表層部が絶縁性の金属窒化物で形成された第１の絶
縁膜を形成する工程と、前記第１の絶縁膜の上に、シリ
コンを含む無機絶縁材料からなる第２の絶縁膜を形成す
る工程と、前記第２の絶縁膜及び第１の絶縁膜の積層構
造に凹部を形成する工程と、前記凹部内を埋め込むよう
に、前記第２の絶縁膜の上に導電材料からなる導電膜を
堆積させる工程と、前記第２の絶縁膜が露出するまで、
前記導電膜を研磨し、前記凹部内に前記導電膜の一部を
残す工程とを有する半導体装置の製造方法。
【００８３】（付記１２） 前記第１の絶縁膜が、前記
第２の絶縁膜よりも誘電率の低い絶縁材料で形成された
低誘電率膜と、該低誘電率膜の上に形成された絶縁性の
金属窒化物からなる窒化物層とを含む付記１１に記載の
半導体装置の製造方法。
【００８４】（付記１３） 前記絶縁性の金属窒化物
が、構成元素として、ジルコニウム、チタニウム、及び
ハフニウムからなる群より選択された１つの元素を含む
窒化物である付記１１または１２に記載の半導体装置の
製造方法。
【００８５】
【発明の効果】以上説明したように、本発明によれば、
低誘電率絶縁材料からなる絶縁膜をエッチングするとき
のマスクとして、絶縁性の金属窒化物を使用することに
より、エッチング選択比を大きくし、容易に絶縁膜をエ
ッチングすることができる。
【図面の簡単な説明】
【図１】 第１の実施例による半導体装置の断面図であ
る。
【図２】 第１の実施例による半導体装置の製造方法を
説明するための基板の断面図（その１）である。
【図３】 第１の実施例による半導体装置の製造方法を
説明するための基板の断面図（その２）である。
【図４】 第１の実施例による半導体装置の製造方法を
説明するための基板の断面図（その３）である。
【図５】 第１の実施例による半導体装置の製造方法を
説明するための基板の断面図（その４）である。
【図６】 第２の実施例による半導体装置の断面図であ
る。
【図７】 第３の実施例による半導体装置の断面図であ
る。
【図８】 第３の実施例による半導体装置の製造方法を
説明するための基板の断面図（その１）である。
【図９】 第３の実施例による半導体装置の製造方法を
説明するための基板の断面図（その２）である。
【図１０】 第４の実施例による半導体装置の断面図で
ある。
【図１１】 シリコン／ＵＳＧ／銅構造、及びシリコン
／ＵＳＧ／ＺｒＮ／銅構造の耐圧特性を示すグラフであ
る。
【図１２】 シリコン／ＵＳＧ／銅構造、シリコン／熱
酸化膜／銅構造、及びシリコン／ＵＳＧ／ＺｒＮ／銅構
造の絶縁破壊に至るまでの平均時間を示すグラフであ
る。
【符号の説明】
１ 半導体基板 ２ 素子分離絶縁膜 ３ ＭＯＳトランジスタ ４ 第１の層間絶縁膜 ４ａ、４ｂ、８ａ コンタクトホール ５ａ、５ｂ、９ プラグ ７ 第１層目の配線 ８ 第２の層間絶縁膜 １０ 第３の層間絶縁膜 １０ａ、１０ｂ、１８ 配線用溝 １１ 第１のマスク層 １２ａ、１２ｂ 第２層目の配線 １５ エッチングストッパ層 １６ 第４の層間絶縁膜 １７ 第２のマスク層 １９ ビアホール ２０ 第３層目の配線 ２１ カバー層
───────────────────────────────────────────────────── フロントページの続き (72)発明者 近藤 博基 神奈川県川崎市中原区上小田中４丁目１番 １号 富士通株式会社内 (72)発明者 鈴木 貴志 神奈川県川崎市中原区上小田中４丁目１番 １号 富士通株式会社内 (72)発明者 西川 伸之 神奈川県川崎市中原区上小田中４丁目１番 １号 富士通株式会社内 Ｆターム(参考） 5F033 HH08 HH11 HH12 HH21 HH32 HH33 JJ01 JJ11 JJ12 JJ19 JJ21 JJ32 JJ33 KK11 KK12 KK21 KK32 KK33 MM01 MM02 MM08 MM12 MM13 NN06 NN07 PP02 PP06 PP15 PP19 PP27 QQ09 QQ10 QQ11 QQ12 QQ24 QQ25 QQ28 QQ37 QQ48 QQ56 RR01 RR03 RR04 RR05 RR06 RR08 RR11 RR14 RR15 RR21 RR29 SS01 SS03 SS04 SS15 SS21 TT02 XX01 XX24 XX28 XX33

Claims (10)

    【特許請求の範囲】
  1. 【請求項１】 半導体基板の上に形成された第1の絶縁
    膜と、 前記第1の絶縁膜の上に形成され、絶縁性の金属窒化物
    からなる第２の絶縁膜と、 前記第２の絶縁膜を貫通し、前記第１の絶縁膜の上面よ
    りも深い位置まで達する凹部と、 前記凹部内に埋め込まれた導電部材とを有する半導体装
    置。
  2. 【請求項２】 さらに、前記第２の絶縁膜及び前記導電
    部材の上に形成され、前記導電部材上の部分と、前記第
    ２の絶縁膜上の部分との構成元素が同一であり、かつ前
    記導電部材上の部分の電気抵抗が前記第２の絶縁膜上の
    部分の電気抵抗よりも低いキャップ層と、 前記キャップ層の上に形成され、該キャップ層のうち前
    記導電部材上の部分に電気的に接続された上層配線とを
    有する請求項１に記載の半導体装置。
  3. 【請求項３】 さらに、前記第２の絶縁膜の上に形成さ
    れた第３の絶縁膜であって、前記凹部が、前記第３の絶
    縁膜を貫通しており、構成元素としてシリコンを含む無
    機絶縁材料からなる第３の絶縁膜を有する請求項１また
    は２に記載の半導体装置。
  4. 【請求項４】 前記第１の絶縁膜が、前記第３の絶縁膜
    よりも誘電率の低い絶縁材料で形成されており、前記第
    １の絶縁膜の上に前記第３の絶縁膜を直接配置した場合
    よりも、該第１の絶縁膜と第３の絶縁膜との間に前記第
    ２の絶縁膜が挿入されている場合の方が、前記第３の絶
    縁膜の密着強度が高くなるように、前記第１〜第３の絶
    縁膜の材料が選択されている請求項３に記載の半導体装
    置。
  5. 【請求項５】 前記第２の絶縁膜が、構成元素として、
    ジルコニウム、チタニウム、及びハフニウムからなる群
    より選択された１つの元素を含む窒化物である請求項１
    〜４のいずれかに記載の半導体装置。
  6. 【請求項６】 半導体基板の上に形成され、複数の配線
    を含む下側配線層と、 前記下側配線層の上に配置され、複数の配線を含む上側
    配線層と、 前記下側配線層と前記上側配線層との間に配置され、絶
    縁性の金属窒化物からなる層間絶縁膜とを有する半導体
    装置。
  7. 【請求項７】 半導体基板の上に、絶縁材料からなる第
    １の絶縁膜を形成する工程と、 前記第１の絶縁膜の上に、絶縁性の金属窒化物からなる
    第２の絶縁膜を形成する工程と、 前記第２の絶縁膜をパターニングする工程と、 パターニングされた前記第２の絶縁膜をマスクとして、
    前記第１の絶縁膜をエッチングする工程とを有する半導
    体装置の製造方法。
  8. 【請求項８】 前記第２の絶縁膜が、構成元素として、
    ジルコニウム、チタニウム、及びハフニウムからなる群
    より選択された１つの元素を含む窒化物である請求項７
    に記載の半導体装置の製造方法。
  9. 【請求項９】 半導体基板の上に、少なくとも表層部が
    絶縁性の金属窒化物で形成された第１の絶縁膜を形成す
    る工程と、 前記第１の絶縁膜の上に、シリコンを含む無機絶縁材料
    からなる第２の絶縁膜を形成する工程と、 前記第２の絶縁膜及び第１の絶縁膜の積層構造に凹部を
    形成する工程と、前記凹部内を埋め込むように、前記第
    ２の絶縁膜の上に導電材料からなる導電膜を堆積させる
    工程と、 前記第２の絶縁膜が露出するまで、前記導電膜を研磨
    し、前記凹部内に前記導電膜の一部を残す工程とを有す
    る半導体装置の製造方法。
  10. 【請求項１０】 前記絶縁性の金属窒化物が、構成元素
    として、ジルコニウム、チタニウム、及びハフニウムか
    らなる群より選択された１つの元素を含む窒化物である
    請求項９に記載の半導体装置の製造方法。
JP2002133055A 2002-05-08 2002-05-08 半導体装置及びその製造方法 Expired - Lifetime JP3944838B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2002133055A JP3944838B2 (ja) 2002-05-08 2002-05-08 半導体装置及びその製造方法
US10/352,149 US7042093B2 (en) 2002-05-08 2003-01-28 Semiconductor device using metal nitride as insulating film
US11/362,872 US7256500B2 (en) 2002-05-08 2006-02-28 Semiconductor device using metal nitride as insulating film
US11/822,463 US20070252280A1 (en) 2002-05-08 2007-07-06 Semiconductor device using metal nitride as insulating film
US12/232,944 US8067309B2 (en) 2002-05-08 2008-09-26 Semiconductor device using metal nitride as insulating film and its manufacture method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002133055A JP3944838B2 (ja) 2002-05-08 2002-05-08 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2003332418A true JP2003332418A (ja) 2003-11-21
JP3944838B2 JP3944838B2 (ja) 2007-07-18

Family

ID=29696260

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002133055A Expired - Lifetime JP3944838B2 (ja) 2002-05-08 2002-05-08 半導体装置及びその製造方法

Country Status (2)

Country Link
US (4) US7042093B2 (ja)
JP (1) JP3944838B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007094044A1 (ja) * 2006-02-14 2007-08-23 Fujitsu Limited 半導体装置の製造方法、及び半導体製造装置
JP2009071040A (ja) * 2007-09-13 2009-04-02 Ulvac Japan Ltd 半導体装置の製造装置
WO2011059035A1 (ja) * 2009-11-12 2011-05-19 株式会社 アルバック 半導体装置の製造方法
JP2013080813A (ja) * 2011-10-04 2013-05-02 Sony Corp 半導体装置および半導体装置の製造方法

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3944838B2 (ja) * 2002-05-08 2007-07-18 富士通株式会社 半導体装置及びその製造方法
JP2004247337A (ja) * 2003-02-10 2004-09-02 Toshiba Corp 半導体装置及びその製造方法
US20040245636A1 (en) * 2003-06-06 2004-12-09 International Business Machines Corporation Full removal of dual damascene metal level
US7365001B2 (en) * 2003-12-16 2008-04-29 International Business Machines Corporation Interconnect structures and methods of making thereof
US6949457B1 (en) * 2004-01-21 2005-09-27 Kla-Tencor Technologies Corporation Barrier enhancement
KR20050114784A (ko) * 2004-06-01 2005-12-07 동부아남반도체 주식회사 반도체 소자의 구리배선 형성방법
JP2005347511A (ja) * 2004-06-03 2005-12-15 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
KR100641553B1 (ko) * 2004-12-23 2006-11-01 동부일렉트로닉스 주식회사 반도체 소자에서 패턴 형성 방법
US7875547B2 (en) * 2005-01-12 2011-01-25 Taiwan Semiconductor Manufacturing Co., Ltd. Contact hole structures and contact structures and fabrication methods thereof
US8229570B2 (en) * 2006-01-30 2012-07-24 Medtronic, Inc. Implantable electrodes having zirconium nitride coatings
JP2008108860A (ja) * 2006-10-25 2008-05-08 Elpida Memory Inc 半導体装置の製造方法
JP2008227360A (ja) * 2007-03-15 2008-09-25 Elpida Memory Inc 半導体装置の製造方法
US8317505B2 (en) 2007-08-21 2012-11-27 Johnson & Johnson Vision Care, Inc. Apparatus for formation of an ophthalmic lens precursor and lens
US8313828B2 (en) 2008-08-20 2012-11-20 Johnson & Johnson Vision Care, Inc. Ophthalmic lens precursor and lens
US8318055B2 (en) 2007-08-21 2012-11-27 Johnson & Johnson Vision Care, Inc. Methods for formation of an ophthalmic lens precursor and lens
US7981308B2 (en) 2007-12-31 2011-07-19 Robert Bosch Gmbh Method of etching a device using a hard mask and etch stop layer
US9417464B2 (en) 2008-08-20 2016-08-16 Johnson & Johnson Vision Care, Inc. Method and apparatus of forming a translating multifocal contact lens having a lower-lid contact surface
KR20100077535A (ko) * 2008-12-29 2010-07-08 주식회사 하이닉스반도체 콘택 구조체, 그것의 제조방법, 그것을 구비한 상변화 메모리 장치 및 그 제조방법
US8586472B2 (en) * 2010-07-14 2013-11-19 Infineon Technologies Ag Conductive lines and pads and method of manufacturing thereof
JP2012256671A (ja) * 2011-06-08 2012-12-27 Toshiba Corp 半導体装置およびその製造方法
US9645412B2 (en) 2014-11-05 2017-05-09 Johnson & Johnson Vision Care Inc. Customized lens device and method
US10359643B2 (en) 2015-12-18 2019-07-23 Johnson & Johnson Vision Care, Inc. Methods for incorporating lens features and lenses having such features
US11069526B2 (en) 2018-06-27 2021-07-20 Taiwan Semiconductor Manufacturing Co., Ltd. Using a self-assembly layer to facilitate selective formation of an etching stop layer
US10685876B2 (en) * 2018-09-18 2020-06-16 International Business Machines Corporation Liner and cap structures for reducing local interconnect vertical resistance without compromising reliability
US11997863B2 (en) * 2018-11-20 2024-05-28 Sony Semiconductor Solutions Corporation Display device, method for manufacturing display device, and electronic device
US11227833B2 (en) * 2019-09-16 2022-01-18 Taiwan Semiconductor Manufacturing Co., Ltd. Interconnect structure and method for forming the same
US11364696B2 (en) 2020-09-18 2022-06-21 Johnson & Johnson Vision Care, Inc Apparatus for forming an ophthalmic lens

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5635423A (en) * 1994-10-11 1997-06-03 Advanced Micro Devices, Inc. Simplified dual damascene process for multi-level metallization and interconnection structure
JPH09246375A (ja) 1996-03-07 1997-09-19 Hitachi Ltd 配線形成方法および半導体装置の製造方法
US6291891B1 (en) * 1998-01-13 2001-09-18 Kabushiki Kaisha Toshiba Semiconductor device manufacturing method and semiconductor device
US6180514B1 (en) * 1999-11-12 2001-01-30 Wen-Kuan Yeh Method for forming interconnect using dual damascene
JP4733804B2 (ja) 2000-02-18 2011-07-27 富士通セミコンダクター株式会社 配線の形成方法
JP4850332B2 (ja) 2000-10-18 2012-01-11 東京エレクトロン株式会社 デュアルダマシン構造のエッチング方法
JP4350337B2 (ja) * 2001-04-27 2009-10-21 富士通マイクロエレクトロニクス株式会社 半導体装置
US6605874B2 (en) * 2001-12-19 2003-08-12 Intel Corporation Method of making semiconductor device using an interconnect
JP3944838B2 (ja) * 2002-05-08 2007-07-18 富士通株式会社 半導体装置及びその製造方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007094044A1 (ja) * 2006-02-14 2007-08-23 Fujitsu Limited 半導体装置の製造方法、及び半導体製造装置
JP2009071040A (ja) * 2007-09-13 2009-04-02 Ulvac Japan Ltd 半導体装置の製造装置
WO2011059035A1 (ja) * 2009-11-12 2011-05-19 株式会社 アルバック 半導体装置の製造方法
JP5362029B2 (ja) * 2009-11-12 2013-12-11 株式会社アルバック 半導体装置の製造方法
JP2013080813A (ja) * 2011-10-04 2013-05-02 Sony Corp 半導体装置および半導体装置の製造方法
US9293411B2 (en) 2011-10-04 2016-03-22 Sony Corporation Semiconductor device and manufacturing method of the same
US9425142B2 (en) 2011-10-04 2016-08-23 Sony Corporation Semiconductor device and manufacturing method of the same

Also Published As

Publication number Publication date
US7256500B2 (en) 2007-08-14
US8067309B2 (en) 2011-11-29
US20090042386A1 (en) 2009-02-12
US20060145348A1 (en) 2006-07-06
JP3944838B2 (ja) 2007-07-18
US20040004287A1 (en) 2004-01-08
US7042093B2 (en) 2006-05-09
US20070252280A1 (en) 2007-11-01

Similar Documents

Publication Publication Date Title
JP3944838B2 (ja) 半導体装置及びその製造方法
JP4198906B2 (ja) 半導体装置および半導体装置の製造方法
KR101389191B1 (ko) 반도체 장치 및 그 제조 방법
US7109127B2 (en) Manufacturing method of semiconductor device
US20080185722A1 (en) Formation process of interconnect structures with air-gaps and sidewall spacers
US7052990B2 (en) Sealed pores in low-k material damascene conductive structures
TW201013779A (en) Semiconductor device, and manufacturing method thereof
JP3780189B2 (ja) 半導体装置の製造方法及び半導体装置
JP2006005190A (ja) 半導体装置
US7256118B2 (en) Semiconductor device using low-K material as interlayer insulating film and its manufacture method
JP2000091422A (ja) 多層配線構造の製造方法
JP3967196B2 (ja) 半導体装置及びその製造方法
CN100452387C (zh) 具有多层铜线路层的半导体器件及其制造方法
JP2000183158A (ja) 半導体集積回路装置及びその製造方法
KR100399909B1 (ko) 반도체 소자의 층간 절연막 형성 방법
JP3097839B2 (ja) 半導体装置およびその製造方法
JP2006319116A (ja) 半導体装置およびその製造方法
JP2001044202A (ja) 半導体装置及びその製造方法
JP2005203568A (ja) 半導体装置の製造方法及び半導体装置
US6563221B1 (en) Connection structures for integrated circuits and processes for their formation
US20070293034A1 (en) Unlanded via process without plasma damage
JP2002093798A (ja) 多層配線形成方法
KR20040077042A (ko) 다마신 금속 배선 형성방법
JP2002050688A (ja) 半導体装置およびその製造方法
KR20030097493A (ko) 반도체 소자의 금속 플러그 형성방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050324

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20061025

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061031

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061228

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070227

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070329

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100420

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110420

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110420

Year of fee payment: 4

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110420

Year of fee payment: 4

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120420

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130420

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130420

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140420

Year of fee payment: 7

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350