JP2008108860A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2008108860A
JP2008108860A JP2006289442A JP2006289442A JP2008108860A JP 2008108860 A JP2008108860 A JP 2008108860A JP 2006289442 A JP2006289442 A JP 2006289442A JP 2006289442 A JP2006289442 A JP 2006289442A JP 2008108860 A JP2008108860 A JP 2008108860A
Authority
JP
Japan
Prior art keywords
film
semiconductor wafer
nitride film
forming
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006289442A
Other languages
English (en)
Inventor
Masayoshi Saito
政良 齊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Memory Japan Ltd
Original Assignee
Elpida Memory Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Elpida Memory Inc filed Critical Elpida Memory Inc
Priority to JP2006289442A priority Critical patent/JP2008108860A/ja
Priority to US11/973,947 priority patent/US20080102630A1/en
Publication of JP2008108860A publication Critical patent/JP2008108860A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】ＣＭＰ（化学的機械研磨）法による金属膜の研磨をウエハ全体で過不足なく行うことが可能な半導体装置の製造方法を提供する。
【解決手段】半導体装置の製造方法は、窪み５ａが設けられた絶縁膜５の上にバリア層６を形成する工程Ｓ５と、金属膜７の一部７ａが窪み５ａに埋め込まれるようにバリア層６の上に金属膜７を形成する工程Ｓ６と、一部７ａを残すように金属膜６をＣＭＰ法により研磨する工程Ｓ７とを具備する。バリア層６は、その配向性が半導体ウエハ１のウエハ面の全体で一様になるように形成される。よって、金属膜７の配向性がウエハ面の全体で一様になる。金属膜の結晶構造は、下地材料の表面状態の影響を受けるためである。金属膜の配向性の違いによりＣＭＰ法による研磨速度が異なるから、金属膜７の配向性がウエハ面の全体で一様であるとＣＭＰ法による研磨に過不足が生じることが防がれる。ゆえに、チップ歩留まりが向上する。
【選択図】図１

Description

本発明は、半導体装置の製造方法に関し、特に、１枚の半導体ウエハから複数の半導体装置を製造する半導体装置の製造方法に関する。
従来、半導体装置における下層配線と上層配線との接続にはタングステン（Ｗ）よりなるプラグ（タングステンプラグ）が使用されている。タングステンプラグを形成する方法について説明する。はじめに、ヴィアホール（層間接続孔）が形成された層間絶縁膜の上にチタン膜（Ｔｉ膜）及び窒化チタン膜（ＴｉＮ膜）を含むバリア層を形成する。次に、バリア層の上にＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法によりタングステン膜（Ｗ膜）を形成する。次に、バリア層及びタングステン膜のヴィアホールに埋め込まれた部分を残すように余分な部分（層間絶縁膜の平坦部上に存在する部分）をＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）法により除去する。
タングステンプラグを形成する方法においては、バリア層及びタングステン膜の層間絶縁膜の平坦部上に存在する部分をＣＭＰ法により除去する工程の終点を精度良く検出することが重要である。工程を終了するタイミングが遅過ぎる場合、研磨過多によりタングステンプラグの接続抵抗が増加する。工程を終了するタイミングが早過ぎる場合、研磨不足により隣り合うタングステンプラグどうしが短絡する。
特許文献１は、ＣＭＰ法によりタングステン膜を除去する工程の終点を精度良く検出するために、結晶面が（１１０）面に配向した多結晶膜としてタングステン膜を形成する技術を開示している。さらに、特許文献１には、Ｉｎ−ｐｌａｎｅ型Ｘ線回折装置を用いた２θ法で測定した場合、窒化チタン膜における結晶面が（２２０）面に２°以下の半値幅となるように配向していると、タングステン膜の結晶配向性が確実に向上することが記載されている。
ところで、特許文献２は、チタン膜が（００２）配向し、その上の窒化チタン膜が（１１１）配向していると、チタン膜をアニールにより窒化するときのアニール温度を低くできることを開示している。チタンの（００２）面は比較的活性であるために窒化されやすく、且つ、窒化チタンの（１１１）面の法線方向には窒素が拡散しやすいためである。
特許文献３は、チタン層の上に窒化チタン層を形成する場合、スパッタリングにより形成すると窒化チタン層が（１１１）配向となり、ＣＶＤにより形成すると窒化チタン層が（２００）配向となることを開示している。
特開２００２−２０３８５８号公報 特開平８−１６２５３０号公報 特開２００３−１４２５７７号公報
本発明の目的は、ＣＭＰ法による金属膜の研磨をウエハ全体で過不足なく行うことが可能な半導体装置の製造方法を提供することである。
以下に、（発明を実施するための最良の形態）で使用される番号を用いて、課題を解決するための手段を説明する。これらの番号は、（特許請求の範囲）の記載と（発明を実施するための最良の形態）との対応関係を明らかにするために付加されたものである。ただし、それらの番号を、（特許請求の範囲）に記載されている発明の技術的範囲の解釈に用いてはならない。
本発明の半導体装置の製造方法は、窪み（５ａ、１１）が設けられた絶縁膜（５、９及び１０）の上にバリア層（６、１２）を形成する工程（Ｓ５、Ｓ１２）と、金属膜（７、１３）の第１部分（７ａ、１３ａ）が前記窪みに埋め込まれるように前記バリア層の上に前記金属膜を形成する工程（Ｓ６、Ｓ１３）と、前記第１部分を残すように前記金属膜をＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）法により研磨する工程（Ｓ７、Ｓ１４）とを具備する。前記絶縁膜は、半導体ウエハ（１）に形成されている。前記バリア層を形成する前記工程において、前記バリア層は、その配向性が前記半導体ウエハのウエハ面の全体で一様になるように形成される。
したがって、バリア層の上に形成される金属膜の配向性は、ウエハ面の全体で一様になる。金属膜の結晶構造は、下地材料の表面状態の影響を受けるためである。金属膜の配向性の違いによりＣＭＰ法による研磨速度が異なるから、金属膜の配向性がウエハ面の全体で一様であるとＣＭＰ法による研磨に過不足が生じることが防がれる。ゆえに、チップ歩留まりが向上する。なお、バリア層の配向性がウエハ面の全体で一様であるとは、バリア層がウエハ面の全体で特定の配向性を主配向として有する場合と、バリア層がウエハ面の全体で主配向を実質的に有さない場合とを含む。
本発明の半導体装置の製造方法においては、前記バリア層が高融点金属の窒化物膜としての金属窒化物膜を含むことが好ましい。前記バリア層を形成する前記工程は、配向性が前記ウエハ面の全体で一様になるように前記金属窒化物膜を形成する工程を含む。
本発明の半導体装置の製造方法における前記金属窒化物膜を形成する前記工程において、前記金属窒化物膜は反応性スパッタ法により形成されることが好ましい。前記反応性スパッタ法において、前記半導体ウエハと前記高融点金属のターゲット（２４）とが互いに対向するように反応室（２１）内に配置される。アルゴンガスと窒素ガスとを含む混合ガスが、前記半導体ウエハの周辺部から中心部に向かう方向に流れるように、前記半導体ウエハと前記ターゲットとの間に導入される。前記ターゲットに直流の負電位が印加される。前記半導体ウエハに高周波電力が印加される。前記混合ガスが含む窒素ガスの比率としての窒素ガス流量比は、０％より大きく１００％より小さい範囲から所定の範囲を除いた範囲に属する。前記所定の範囲は、前記窒素ガス流量比の変化に対する前記金属窒化物膜の成膜速度の変化において履歴現象が観察される範囲である。
本発明の半導体装置の製造方法は、前記所定の範囲を予備実験により求める工程を具備することが好ましい。前記所定の範囲を予備実験により求める前記工程は、前記半導体ウエハとは別の半導体ウエハを、前記別の半導体ウエハと前記ターゲットとが対向するように前記反応室内に配置する工程と、アルゴンガスと窒素ガスとを含む予備実験用の混合ガスを、前記別の半導体ウエハの周辺部から中心部に向かう方向に流れるように、前記別の半導体ウエハと前記ターゲットとの間に導入する工程と、前記ターゲットに直流の負電位を印加する工程と、前記別の半導体ウエハに高周波電力を印加する工程と、前記別の半導体ウエハ上に形成される前記高融点金属の窒化物膜の成膜速度を測定する工程と、前記成膜速度に基づいて前記所定の範囲を決定する工程とを含む。前記別の半導体ウエハと前記ターゲットとの間に導入する前記工程は、前記予備実験用の混合ガスが含む窒素ガスの比率を増加させながら前記予備実験用の混合ガスを導入する工程と、前記予備実験用の混合ガスが含む窒素ガスの比率を減少させながら前記予備実験用の混合ガスを導入する工程とを含む。
本発明の半導体装置の製造方法においては、前記金属窒化物膜が窒化チタン膜であり、前記金属膜がタングステン膜であることが好ましい。前記金属膜を形成する前記工程において、前記タングステン膜がＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法により形成される。
本発明の半導体装置の製造方法における前記金属窒化物膜を形成する前記工程において、自己イオン化プラズマを用いたスパッタ法により前記窒化チタン膜が形成されることが好ましい。
本発明の半導体装置の製造方法における前記スパッタ法において、前記半導体ウエハとチタンターゲット（２４）とが反応室内（２１）に配置され、前記半導体ウエハの基板温度が室温より高く５０℃より低くなるように制御され、アルゴンガスと窒素ガスとを含む混合ガスが前記反応室内に導入され、前記チタンターゲットに直流の負電位が印加され、前記半導体ウエハに高周波電力が印加され、前記高周波電力の周波数が４０ＭＨｚより高く２００ＭＨｚより低くなるように制御され、前記反応室内の圧力が０．５ｍＴｏｒｒより高く２ｍＴｏｒｒより低くなるように制御されることが好ましい。
本発明の半導体装置の製造方法においては、前記バリア層はチタン膜を含むことが好ましい。前記バリア層を形成する前記工程は、自己イオン化プラズマを用いたスパッタ法により前記チタン膜を形成する工程を含む。前記チタン膜を形成する前記工程は、前記高融点金属の窒化物膜を形成する前記工程の前に実行される。
本発明の半導体装置の製造方法においては、前記窪みは、多層配線のヴィアホールであることが好ましい。
本発明の半導体装置の製造方法においては、前記窪みは、配線を形成するための溝であることが好ましい。
本発明の半導体装置の製造方法においては、前記金属膜は銅膜であることが好ましい。
本発明の半導体装置の製造方法においては、前記高融点金属の窒化物膜は窒化タンタル膜であることが好ましい。
本発明によれば、ＣＭＰ法による金属膜の研磨をウエハ全体において過不足なく行うことが可能な半導体装置の製造方法が提供される。
添付図面を参照して、本発明による半導体装置の製造方法を実施するための最良の形態を以下に説明する。
はじめに、図１及び図２Ａから２Ｆを参照して、本発明の実施形態に係る半導体装置の製造方法の概要を説明する。
図１は、本発明の実施形態に係る半導体装置の製造方法を示すフロー図である。図１には、トランジスタが形成された半導体ウエハ１に多層配線を形成する工程が示されている。半導体ウエハ１は、多層配線が形成された後、パッシベーションが形成され、複数の半導体チップにダイシングされる。各々の半導体チップは、リードフレームに固定され、半導体チップの電極パッドとリードフレームの端子とが結線され、樹脂でモールドされる。その後、検査工程を経て半導体装置（半導体集積回路）が完成する。半導体装置としては、揮発性メモリ、不揮発性メモリ、及びロジック集積回路が例示される。
図２Ａから２Ｆは、本発明の実施形態に係る半導体製造装置の製造方法において、タングステンプラグ７ａを含む多層配線を形成する工程を説明するための半導体ウエハ１の断面図である。
（工程Ｓ１）
図２Ａに示される半導体ウエハ１に下層配線層４を形成する。図２Ａに示される半導体ウエハ１は、基板２上に素子分離領域（図示されず）を形成し、トランジスタ（図示されず）を形成し、絶縁膜３を堆積し、絶縁膜３を平坦化し、絶縁膜３の上にコンタクト層（図示されず）を形成することで準備された。下層配線層４は、絶縁膜３の上に形成される。下層配線層４は、図２Ｂに示されるように、Ｔｉ膜上にＴｉＮ膜を積層したＴｉＮ／Ｔｉ膜４ａ、ＡｌＣｕ膜４ｂ及びＴｉＮ膜４ｃからなる積層構造を有している。下層配線層４の中で、ＴｉＮ／Ｔｉ膜４ａは絶縁膜３に近い側に配置され、ＴｉＮ膜４ｃは絶縁膜３に遠い側に配置され、ＡｌＣｕ膜４ｂはＴｉＮ／Ｔｉ膜４ａとＴｉＮ膜４ｃとの間に配置されている。ＴｉＮ／Ｔｉ膜４ａは、絶縁膜３により近いチタン膜（Ｔｉ膜）とその上に配置された窒化チタン膜（ＴｉＮ膜）とを含んでいる。例えば、ＴｉＮ／Ｔｉ膜４ａのチタン膜の厚さは２０ｎｍ、ＴｉＮ／Ｔｉ膜４ａの窒化チタン膜の厚さは３０ｎｍ、ＡｌＣｕ膜４ｂの厚さは３００ｎｍ、ＴｉＮ膜４ｃの厚さは５０ｎｍである。
（工程Ｓ２）
次に、層間絶縁膜としての絶縁膜５を半導体ウエハ１に形成する。絶縁膜５は、例えば、プラズマＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法により形成されるシリコン酸化膜（ＳｉＯ２膜）である。
（工程Ｓ３）
次に、ＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）法により絶縁膜５を平坦化する。
（工程Ｓ４）
次に、絶縁膜５の窪み（凹部）としてのヴィアホール５ａを形成する。ヴィアホール５ａが形成された半導体ウエハ１が図２Ｃに示されている。ヴィアホール５ａの底には下層配線層４が露出している。ヴィアホール５ａが形成されていない絶縁膜５の部分は平坦部５ｂである。
（工程Ｓ５）
次に、絶縁膜５の上にバリア層６を形成する。バリア層６は、反応性スパッタ法で形成される窒化チタン膜（ＴｉＮ膜）である。窒化チタン膜は、平坦部５ｂ上の部分の膜厚が５０ｎｍになるように形成される。バリア層６は、窒化チタン膜の下地としてのチタン膜（Ｔｉ膜）を含んでもよい。バリア層６は、後の工程において耐熱性が要求されるため、高融点金属の窒化物膜であることが好ましい。高融点金属とは、例えば、チタン（Ｔｉ）、タングステン（Ｔａ）及びモリブデン（Ｍｏ）である。
（工程Ｓ６）
次に、バリア層６の上にタングステン膜（Ｗ膜）７を形成する。タングステン膜７は、ＣＶＤ法により堆積される、図２Ｄはタングステン膜７が形成された半導体ウエハ１を示している。タングステン膜７は、その一部がヴィアホール５ａに埋め込まれ、他の部分が平坦部５ｂの上に配置されている。タングステン膜７は、他の部分の膜厚が４００ｎｍになるように形成される。ところで、タングステン膜７をＣＶＤ法により形成する際には、六フッ化タングステン（ＷＦ６）を含む原料ガスが用いられる。バリア層６により、ＷＦ６と下層配線層４が反応することが防がれる。また、絶縁膜５の上に直接タングステン膜７を形成した場合には絶縁膜５とタングステン膜７の密着性が問題となるが、これらの間にバリア層６が介在すると良好な密着性が得られる。
（工程Ｓ７）
次に、タングステン膜７をＣＭＰ法により研磨し、平坦部５ｂの上に配置されている他の部分を除去する。これにより、図２Ｅに示されるように、ヴィアホール５ａに埋め込まれたタングステンプラグ７ａが形成される。
（工程Ｓ８）
次に、図２Ｆに示されるように、絶縁膜５の上に上層配線層８を形成する。上層配線層８は、タングステンプラグ７ａに接続されるように形成される。上層配線層８は、ＴｉＮ／Ｔｉ膜８ａ、ＡｌＣｕ膜８ｂ及びＴｉＮ膜８ｃからなる積層構造を有している。上層配線層８の中で、ＴｉＮ／Ｔｉ膜８ａは絶縁膜５に近い側に配置され、ＴｉＮ膜８ｃは絶縁膜５に遠い側に配置され、ＡｌＣｕ膜８ｂはＴｉＮ／Ｔｉ膜８ａとＴｉＮ膜８ｃとの間に配置されている。ＴｉＮ／Ｔｉ膜８ａは、絶縁膜５により近いチタン膜（Ｔｉ膜）とその上に配置された窒化チタン膜（ＴｉＮ膜）とを含んでいる。
次に、図３から図１２を参照して、本発明の実施形態に係る半導体装置の製造方法を詳細に説明する。
図３は、バリア層６を形成する工程（工程Ｓ５）に用いられる反応性スパッタ装置２０の概略図である。反応性スパッタ装置２０は、ガス導入口２１ａ及びガス導出口２１ｂが設けられた反応室２１と、直流電源２６及び２７と、高周波電源２８と、高周波電源２８を介して接地されたサセプタ２２と、直流電源２７を介して接地されたシールド２３と、直流電源２６を介して接地されたターゲット２４と、反応室２１内に磁場を発生するマグネット２５とを備えている。反応室２１は、接地され、真空ポンプ（図示されず）により減圧自在である。サセプタ２２、シールド２３、及びターゲット２４は、反応室２１内に配置されている。ターゲット２４はチタンターゲットである。サセプタ２２は、半導体ウエハ１がターゲット２４に対向するように半導体ウエハ１を保持する。直流電源２６は、ターゲット２４に直流の負電位を印加する。すなわち、直流電源２６は、ターゲット２４の電位を接地電位よりも低くする。直流電源２７は、シールド２３に直流の負電位を印加する。すなわち、直流電源２７は、シールド２３の電位を接地電位よりも低くする。高周波電源２８は、高周波電力としてのＲＦ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ）バイアスをサセプタ２２に保持された半導体ウエハ１に印加する。また、温度制御装置（図示されず）により基板２の温度が制御される。
工程Ｓ５においては、アルゴンガス（Ａｒガス）と窒素ガス（Ｎ２ガス）とを含む混合ガスをガス導入口２１ａから反応室２１内に供給する。混合ガスを半導体ウエハ１の周辺部から中心部に向かう方向に流れるように半導体ウエハ１とターゲット２４との間に導入しながら、半導体ウエハ１にＲＦバイアスを印加する。すると、反応室２１内にプラズマが発生し、半導体ウエハ１上に窒化チタン膜が形成される。プラズマは、マグネット２５が発生する磁場により一定の領域に閉じ込められる。窒化チタン膜の組成や結晶方位（配向性）のような膜質は、成膜条件によって異なる。導入された混合ガスに含まれる窒素ガスの一部はターゲット２４中のチタンと結びついて消費される。窒素ガスの濃度が減少した（Ａｒガスの比率が増加した）混合ガスは、半導体ウエハ１とターゲット２４との間を半導体ウエハ１の中心部から周辺部に向かう方向に拡散し、ガス導出口２１ｂから排出される。したがって、半導体ウエハ１とターゲット２４との間には、半導体ウエハ１の周辺部に対応する領域で高く中心部に対応する領域で低い窒素ガス分圧の同心円状の分布が生じる。この窒素ガス分圧の分布は、ガス導入口２１ａから導入される混合ガスの総流量が小さいほど、また、半導体ウエハ１の直径Ｄが大きいほど顕著になる。半導体ウエハ１の直径Ｄが１２インチ（３００ｍｍ）以上の場合、窒素ガス分圧の分布は特に顕著になる。
図４は、本発明の実施形態に係る半導体装置の製造方法における窒化チタン膜の成膜条件としての第１条件及び第３条件を示している。第２条件は、第１条件と比較するための成膜条件である。各条件について、成膜する窒化チタン膜の膜厚（膜厚）、成膜に要する時間（時間）、高周波電源２８が印加するＲＦバイアスのパワー（パワー）、混合ガスの総流量中の窒素ガスの流量の比率（Ｎ２流量比）、混合ガス中のアルゴンガスの流量（Ａｒ流量）、混合ガス中の窒素ガスの流量（Ｎ２流量）、半導体ウエハ１とターゲット２４との間隔Ｈ（Ｈ）、及び半導体ウエハ１の直径Ｄ（Ｄ）が設定されている。
はじめに、第２条件でバリア層６としての窒化チタン膜を成膜した場合について説明する。第２条件においては、膜厚は５０ｎｍ、時間は３９ｓｅｃ、パワーは１２ｋＷ、Ｎ２流量比は８０．０％、Ａｒ流量は２４ｓｃｃｍ、Ｎ２流量は９６ｓｃｃｍ、間隔Ｈは８６ｍｍ、直径Ｄは３００ｍｍである。
図５Ａは、第２条件で成膜された窒化チタン膜のＸ線回折スペクトルを半導体ウエハ１の中心部で測定した結果を示すグラフである。図５Ｂは、第２条件で成膜された窒化チタン膜のＸ線回折スペクトルを半導体ウエハ１の周辺部で測定した結果を示すグラフである。ここで、窒化チタン膜は、チタンターゲットを用いた反応性ＤＣマグネトロンスパッタ法で形成された。図５Ａ及び５Ｂにおいて、縦軸はＸ線回折強度、横軸はＸ線回折角２θである。半導体ウエハ１の中心部においては、図５Ａに示されるように、２θが約３６．５度のところにＴｉＮ（１１１）の配向性を示すピークが観察され、２θが約４２．５度のところにＴｉＮ（２００）の配向性を示すピークが観察された。半導体ウエハ１の中心部においては、ＴｉＮ（１１１）の配向性を示すピークにおけるＸ線回折強度は３８ｃｏｕｎｔ／ｓ、ＴｉＮ（２００）の配向性を示すピークにおけるＸ線回折強度は８２ｃｏｕｎｔ／ｓであった。半導体ウエハ１の周辺部においては、図５Ｂに示されるよに、ＴｉＮ（１１１）の配向性を示すピークは検出されず、２θが約４２．５度のところにＴｉＮ（２００）の配向性を示すピークが観察された。半導体ウエハ１の周辺部においては、ＴｉＮ（２００）の配向性を示すピークにおけるＸ線回折強度は１４０ｃｏｕｎｔ／ｓであった。すなわち、第２条件で成膜された窒化チタン膜は、半導体ウエハ１の中心部においてはＴｉＮ（１１１）の配向性とＴｉＮ（２００）の配向性とを有していたが、半導体ウエハ１の周辺部においてはＴｉＮ（１１１）の配向性を有さず、ＴｉＮ（２００）の配向性をより強く有していた。
図６Ａは、第２条件で成膜した窒化チタン膜の上に重ねて形成したタングステン膜７のＸ線回折スペクトルを半導体ウエハ１の中心部で測定した結果を示すグラフである。図６Ｂは、第２条件で成膜した窒化チタン膜の上に重ねて形成したタングステン膜７のＸ線回折スペクトルを半導体ウエハ１の周辺部で測定した結果を示すグラフである。ここで、タングステン膜７はＣＶＤ法で堆積された。図６Ａ及び６Ｂにおいて、縦軸はＸ線回折強度、横軸はＸ線回折角２θである。タングステン膜７においては、図６Ａ及び６Ｂに示されるように、２θが約４０度のところにＷ（１１０）の配向性を示すピークが観察され、２θが約５８．５度のところにＷ（２００）の配向性を示すピークが観察された。半導体ウエハ１の中心部においては、図６Ａに示されるように、Ｗ（１１０）の配向性を示すピークにおけるＸ線回折強度が３１６９ｃｏｕｎｔ／ｓであったのに対し、Ｗ（２００）の配向性を示すピークにおけるＸ線回折強度は５９２ｃｏｕｎｔ／ｓと僅かであった。半導体ウエハ１の周辺部においては、図６Ｂに示されるように、Ｗ（１１０）の配向性を示すピークにおけるＸ線回折強度は１５１８ｃｏｕｎｔ／ｓ、Ｗ（２００）の配向性を示すピークにおけるＸ線回折強度は４４６１ｃｏｕｎｔ／ｓであった。すなわち、半導体ウエハ１の中心部においてはＷ（１１０）の配向性が主配向であったのに対し、半導体ウエハ１の周辺部においてはＷ（１１０）の配向性が弱くＷ（２００）の配向性が強かった。
図７は、第２条件で窒化チタン膜を成膜し、その上にタングステン膜７を成膜し、タングステン膜７にＣＭＰを行った場合の半導体ウエハ１の上面図である。ここで、ＣＭＰは、半導体ウエハ１の中心部のタングステン膜７がジャストポリッシュされたところで終了した。ＣＭＰに要した時間は５０秒であった。半導体ウエハ１全体に同じＣＭＰ処理を施したにも関わらず、ウエハの周辺部でタングステン膜７の膜残りが発生した。これは、同一のＣＭＰの処理条件におけるタングステン膜７の研磨速度がＷ（１１０）の配向性を有する部分とＷ（２００）の配向性を有する部分とで異なるためである。この処理条件におけるタングステン膜７の研磨速度は、Ｗ（２００）の配向性を有する部分では２００ｍｍ／ｍｉｎ、Ｗ（１１０）の配向性を有する部分ではその２．５倍程度であった。したがって、タングステン膜７の配向性を半導体ウエハ１のウエハ面内において揃えることが均一な研磨速度を達成する上で重要である。すなわち、タングステン膜７の配向性を半導体ウエハ１のウエハ面内において一様にすることが重要である。
なお、半導体ウエハ１の周辺部のタングステン膜７を除去するためにＣＭＰの処理時間を長く設定することは以下の理由から好ましくない。ＣＭＰの処理時間を長く設定すると、半導体ウエハ１の中心部においては絶縁膜５が研磨されて薄くなり、ヴィアホール５ａの周囲で凹み（ディッシング）が大きくなる。その結果、下層配線層４と上層配線層８との間の寄生容量が増加し、下層配線層４及び上層配線層８を含む電気回路のＲＣ時定数（Ｒｅｓｉｓｔｉｖｅ−Ｃａｐａｃｉｔｉｖｅ ｔｉｍｅ ｃｏｎｓｔａｎｔ）が増加して信号伝播が遅延する。また、ディッシングにより半導体ウエハ１の被処理面（ウエハ面）に凹凸が形成されるため、露光プロセスにおける解像不良や、その後の加工プロセスにおける加工不良等の問題が生じる。
次に、第１条件でバリア層６としての窒化チタン膜を成膜した場合について説明する。第１条件においては、膜厚は５０ｎｍ、時間は２８ｓｅｃ、パワーは１１ｋＷ、Ｎ２流量比は７３．５％、Ａｒ流量は１８ｓｃｃｍ、Ｎ２流量は５０ｓｃｃｍ、間隔Ｈは５６ｍｍ、直径Ｄは３００ｍｍである。第１条件におけるＮ２流量比は、第２条件におけるＮ２流量比よりも小さい。第１条件で成膜すると、ストイキオメトリーよりもややチタンリッチな組成の窒化チタン膜が成膜される。
図８Ａは、第１条件で成膜された窒化チタン膜のＸ線回折スペクトルを半導体ウエハ１の中心部で測定した結果を示すグラフである。図８Ｂは、第１条件で成膜された窒化チタン膜のＸ線回折スペクトルを半導体ウエハ１の周辺部で測定した結果を示すグラフである。ここで、窒化チタン膜は、チタンターゲットを用いた反応性ＤＣマグネトロンスパッタ法で形成された。図８Ａ及び８Ｂにおいて、縦軸はＸ線回折強度、横軸はＸ線回折角２θである。図８Ａ及び８Ｂに示されるように、２θが約３６．５度のところにＴｉＮ（１１１）の配向性を示すピークが観察され、２θが約４２．５度のところにＴｉＮ（２００）の配向性を示すピークが観察された。半導体ウエハ１の中心部においては、図８Ａに示されるように、ＴｉＮ（１１１）の配向性を示すピークにおけるＸ線回折強度は９３ｃｏｕｎｔ／ｓ、ＴｉＮ（２００）の配向性を示すピークにおけるＸ線回折強度は２５ｃｏｕｎｔ／ｓであった。半導体ウエハ１の周辺部においては、図８Ｂに示されるように、ＴｉＮ（１１１）の配向性を示すピークにおけるＸ線回折強度は４９ｃｏｕｎｔ／ｓ、ＴｉＮ（２００）の配向性を示すピークにおけるＸ線回折強度は６９ｃｏｕｎｔ／ｓであった。すなわち、第１条件で成膜された窒化チタン膜は、半導体ウエハ１の中心部と周辺部の両方においてＴｉＮ（１１１）の配向性を有していた。
図９Ａは、第１条件で成膜した窒化チタン膜の上に重ねて形成したタングステン膜７のＸ線回折スペクトルを半導体ウエハ１の中心部で測定した結果を示すグラフである。図９Ｂは、第１条件で成膜した窒化チタン膜の上に重ねて形成したタングステン膜７のＸ線回折スペクトルを半導体ウエハ１の周辺部で測定した結果を示すグラフである。ここで、タングステン膜７はＣＶＤ法で堆積された。図９Ａ及び９Ｂにおいて、縦軸はＸ線回折強度、横軸はＸ線回折角２θである。タングステン膜７においては、図９Ａ及び９Ｂに示されるように、２θが約４０度のところにＷ（１１０）の配向性を示すピークが観察され、２θが約５８．５度のところにＷ（２００）の配向性を示すピークが観察された。半導体ウエハ１の中心部においては、図９Ａに示されるように、Ｗ（１１０）の配向性を示すピークにおけるＸ線回折強度が６４０９ｃｏｕｎｔ／ｓ、Ｗ（２００）の配向性を示すピークにおけるＸ線回折強度は３２１ｃｏｕｎｔ／ｓであった。半導体ウエハ１の周辺部においては、図９Ｂに示されるように、Ｗ（１１０）の配向性を示すピークにおけるＸ線回折強度は３１２３ｃｏｕｎｔ／ｓ、Ｗ（２００）の配向性を示すピークにおけるＸ線回折強度は４０９ｃｏｕｎｔ／ｓであった。すなわち、半導体ウエハ１の中心部と周辺部との両方において、Ｗ（１１０）の配向性が主配向であった。
図１０は、第１条件で窒化チタン膜を成膜し、その上にタングステン膜７を成膜し、タングステン膜７にＣＭＰを行った場合の半導体ウエハ１の上面図である。ここで、ＣＭＰは、半導体ウエハ１の中心部のタングステン膜７がジャストポリッシュされたところで終了した。図１０に示されるように、タングステン膜７の膜残りは発生せず、半導体ウエハ１のウエハ面全体において絶縁膜５又はバリア層６が露出した。
次に、バリア層６としての窒化チタン膜を成膜する第３条件について説明する。第３条件においては、膜厚は５０ｎｍ、時間は３６ｓｅｃ、パワーは１２ｋＷ、Ｎ２流量比は７０．０％、Ａｒ流量は６０ｓｃｃｍ、Ｎ２流量は１４０ｓｃｃｍ、間隔Ｈは５５ｍｍ、直径Ｄは３００ｍｍである。第３条件における混合ガスの総流量（Ａｒ流量とＮ２流量とを合わせた流量）は、第１条件における混合ガスの総流量よりも大きい。混合ガスの総流量が大きいと半導体ウエハ１とターゲット２４との間に生じる窒素ガス分圧の分布が緩和されるから、第３条件で成膜される窒化チタン膜は第１条件で成膜される窒化チタン膜よりも配向性が一様になる。
一般的には、工程Ｓ５における窒化チタン膜の成膜条件を以下のようにして設定することができる。工程Ｓ５における窒化チタン膜の成膜条件を設定する方法について、図１１を参照して説明する。図１１において、縦軸は窒化チタン膜の成膜速度、横軸はＮ２流量比である。反応性スパッタ装置２０を用いて窒化チタン膜を成膜する際に、混合ガスの総流量及びＲＦバイアスを一定に保ちながら、Ｎ２流量比を変化させながら窒化チタン膜の成膜速度を測定すると曲線３１及び３２が観察される。曲線３１は、Ｎ２流量比が増加しているときの成膜速度の変化を示す。曲線３２は、Ｎ２流量比が減少しているときの成膜速度の変化を示す。Ｎ２流量比が０％より大きくＰ％より小さい範囲では、曲線３１及び曲線３２は互いに一致している。Ｎ２流量比が０％より大きくＰ％より小さい範囲をメタリックモードの範囲という。Ｎ２流量比がＰ％と等しいか大きく、且つ、Ｑ％より小さいか等しい範囲では、曲線３１及び曲線３２は互いに一致しないでヒステリシスループを形成している。ここで、０＜Ｐ＜Ｑ＜１００である。Ｎ２流量比がＰ％と等しいか大きく、且つ、Ｑ％より小さいか等しい範囲を遷移モードの範囲という。Ｎ２流量比がＱ％より大きく１００％より小さい範囲では、曲線３１及び曲線３２は互いに一致している。Ｎ２流量比がＱ％より大きく１００％より小さい範囲をナイトライドモードの範囲という。
ところで、Ｎ２流量比が大きいほど、ターゲット２４の表面が窒化されて窒化チタン（ＴｉＮ）が形成される。ターゲット２４の表面が窒化されるとターゲット２４のスパッタ率Ｓが低下し、半導体ウエハ１に堆積する窒化チタン膜の成膜速度が低下する。ここでスパッタ率Ｓは、ターゲット２４に入射した粒子（イオン）の数をｎｉとし、粒子によりスパッタされたターゲット２４の原子（または分子）の数をｎｓとした場合、Ｓ＝ｎｓ／ｎｉで定義される。したがって、遷移モードの範囲においては、ターゲット２４の表面状態の影響により曲線３１と曲線３２とが一致しない履歴現象が観察される。遷移モードの範囲となる成膜条件で半導体ウエハ１に窒化チタン膜を形成すると、ターゲット２４の周辺部で窒化が強く中心部で窒化が弱いため、窒化チタン膜の膜質がウエハ面全体で一様になりにくい。より具体的には、半導体ウエハ１の中心部と周辺部とで窒化チタン膜の配向性が異なり易い。半導体ウエハ１の直径が大きいと、半導体ウエハ１の中心部と周辺部とで窒化チタン膜の膜質が顕著に異なり易い。
ナイトライドモードの範囲となる成膜条件で半導体ウエハ１に窒化チタン膜を形成すると、窒化チタン膜はストイキオメトリーに近い組成となる。一方、メタリックモードの範囲となる成膜条件で半導体ウエハ１に窒化チタン膜を形成すると、窒化チタン膜はチタンリッチな組成となる。窒化チタン膜の下地である絶縁膜６がアモルファスのシリコン酸化膜（ＳｉＯ２膜）の場合、ナイトライドモードの範囲となる成膜条件で成膜するとウエハ面全体でＴｉＮ（２００）が主配向となりやすく、メタリックモードの範囲となる成膜条件で成膜するとウエハ面全体で組成がチタンリッチとなり且つ主配向がＴｉＮ（１１１）となりやすい。したがって、予備実験により図１１に示されるデータを得ておいて、Ｎ２流量比が０％より大きく１００％より小さい範囲から遷移モードの範囲を除いた範囲（メタリックモードの範囲又はナイトライドモードの範囲）となる成膜条件で窒化チタン膜を成膜すればよい。ウエハ面の全体で配向が一様な窒化チタン膜を形成するためには、導入される混合ガスの総流量、スパッタ圧力（反応室１内の圧力）、及び基板温度（基板２の温度）を、ターゲット２４全体が一様に窒化された状態に保たれるように制御することが好ましい。このように、ウエハ面の全体で主配向が一様になるように窒化チタン膜を形成し、その上にＣＶＤ法でタングステン膜７を形成すると、タングステン膜７のＣＭＰによる研磨速度がウエハ面の全体で一様になる。ゆえに、タングステン膜７の膜残りが防がれる。
バリア層６としての窒化チタン膜をウエハ面の全体で主配向が実質的に認められないように形成することでタングステン膜７の膜残りを防ぐことも可能である。主配向が実質的に認められないとは、主配向が認められないか、または極めて弱い主配向しか認められないことを意味する。
バリア層６としての窒化チタン膜をウエハ面の全体で主配向が実質的に認められないように形成する方法として、高イオン化スパッタ法を用いた場合について説明する。高イオン化スパッタ法は、プラズマを用いる反応性スパッタ法である。高イオン化スパッタ法では、反応室内の圧力を低く制御し、イオン化率が高い条件で成膜する。高イオン化スパッタ法では、反応性スパッタ装置２０を用い、反応室２１内の圧力が０．５ｍＴｏｒｒより高く２ｍＴｏｒｒより低い圧力になるように制御し、半導体ウエハ１の基板温度が室温より高く５０℃より低くなるように制御し、マグネット２５によりターゲット２４の表面近くに強い磁場を形成し、ＲＦバイアスの周波数を４０ＭＨｚより高く２００ＭＨｚより低くなるように制御し、イオン化率を高めて窒化チタン膜を半導体ウエハ１に成膜する。周波数を２００ＭＨｚより高くすることも可能であるが、その場合には反射波を抑えるためにインピーダンスのマッチングを調整することが重要となる。図１２Ａ及び１２Ｂは、反応室２１内の圧力が２ｍＴｏｒｒをやや下回る低い圧力となるように制御し、半導体ウエハ１の基板温度が室温程度になるように制御した高イオン化スパッタ法により成膜した窒化チタン膜のＸ線回折スペクトルのグラフを示している。図１２Ａは、半導体ウエハ１の中心部で測定した結果を示している。図１２Ｂは、半導体ウエハ１の周辺部で測定した結果を示している。図１２Ａ及び１２Ｂにおいて、縦軸はＸ線回折強度、横軸はＸ線回折角２θである。ＴｉＮ（１１１）の配向性及びＴｉＮ（２００）の配向性に対応するＸ線回折角２θが、矢印で示されている。ウエハの中央部及び周辺部の両方において、特定の配向性は認められなかった。
このように形成された窒化チタン膜の上にＣＶＤ法でタングステン膜７を形成すると、体心立方格子が最密構造であるタングステン膜７はウエハ面全体で弱いＷ（１１０）の配向性を有するように形成された。この場合も、タングステン膜７に対してＣＭＰを行うと、第１条件で窒化チタン膜を成膜した場合と同様にタングステン膜７の膜残りは発生しなかった。
高イオン化スパッタ法には、自己イオン化スパッタ法が含まれる。ヴィアホール５ａにおいてバリア層６のカバレジ（被覆率）を適切にすることが可能であれば、通常のマグネトロンスパッタ法、ターゲットと基板との間隔を大きくして低圧で成膜する高指向性スパッタ法、コリメータを使用するスパッタ法、フラックスの指向性を電界で制御するスパッタ法を用いてもよい。
これまで述べたように、ウエハ面の全体で膜質（配向性）が一様になるように窒化チタン膜をバリア層６として形成し、その上にタングステン膜７を形成することでウエハ面の全体でタングステン膜７の膜質（配向性）が一様になる。タングステン膜７の結晶構造は、下地材料の表面状態の影響を受けるためである。したがって、タングステン膜７に対してＣＭＰを行うと、半導体ウエハ１の中心部と周辺部とにおいて同じ研磨速度でタングステン膜７が除去される。研磨不足によるタングステン膜７の膜残り、及び過剰研磨によるヴィアホール５ａの周囲におけるディッシングの問題が解決される。ゆえに、チップ歩留まりが向上する。
窒化チタン膜は、ＣＶＤ法により形成することも可能である。ＣＶＤ法では原料ガスに由来する残留不純物の処理に注意を払う必要がある。チタンの有機物を含む原料ガスを用いると残留不純物としてカーボンが残るので、その後にプラズマ処理や加熱処理が必要である。チタンの塩化物を含む原料ガスを用いると塩素が窒化チタン膜の中に残留するので、その後に水素ガスを含む雰囲気中でのプラズマ処理が必要である。これらの処理を適切に行うことにより、ＣＶＤ法をバリア層６の形成方法として適用できる。
次に、図１３及び図１４を参照して、本発明の実施形態に係る半導体装置の製造方法の変形例について説明する。
図１３は、本発明の実施形態に係る半導体製造装置の製造方法の変形例を示すフロー図である。図１３に示された工程Ｓ９から工程Ｓ１４は、図１に示された工程Ｓ８のかわりに実行される。工程Ｓ９から工程Ｓ１４は、上層配線層８のかわりに上層配線層１３ａを形成する工程である。上層配線層１３ａは、ダマシン法により形成される銅配線である。
図１４Ａから１４Ｄは、本発明の実施形態に係る半導体製造装置の製造方法の変形例において、上層配線層１３ａを形成する工程を説明するための半導体ウエハの断面図である。
（工程Ｓ９）
図２Ｅに示された半導体ウエハ１に絶縁膜９を形成する。絶縁膜９は、シリコン酸化膜であり、タングステンプラグ７ａを覆うように絶縁膜５の上に形成される。
（工程Ｓ１０）
次に、絶縁膜９の上にシリコン窒化膜（ＳｉＮ膜）１０を形成する。
（工程Ｓ１１）
次に、絶縁膜９及びＳｉＮ膜１０の窪み（凹部）としての配線溝１１を形成する。絶縁膜９及びＳｉＮ膜１０に配線溝１１が形成された半導体ウエハ１が図１４Ａに示されている。配線溝１１の底にはタングステンプラグ７ａが露出している。配線溝１１が形成されていないＳｉＮ膜１０の部分は平坦部１０ｂである。
（工程Ｓ１２）
次に、図１４Ｂに示されるように、ＳｉＮ膜１０の上にバリア層１２を形成する。バリア層１２は、反応性スパッタ法で形成される窒化タンタル膜（ＴａＮ膜）である。バリア層１２は、上述の窒化チタン膜を形成する方法と同様の方法により、配向性がウエハ面の全体で一様になるように形成される。この場合、タンタル（Ｔａ）のターゲット２４が用いられる。
（工程Ｓ１３）
次に、図１４Ｃに示されるように、バリア層１２の上に銅膜１３を形成する。銅膜１３は、メッキ法又はスパッタ法により形成される。銅膜１３は、その一部が配線溝１１に埋め込まれ、他の部分が平坦部１０ｂの上に配置されている。銅膜１３は、その結晶構造が下地であるバリア層１２の状態の影響を受けるため、配向性がウエハ面の全体で一様になるように形成される。
（工程Ｓ１４）
次に、銅膜１３をＣＭＰ法により研磨し、平坦部１０ｂの上に配置されている他の部分を除去する。これにより、図１４Ｄに示されるように、配線溝１１に埋め込まれた上層配線層１３ａが形成される。上層配線層１３ａは、タングステンプラグ７ａと接続されている。このとき、銅膜１３の配向性がウエハ面の全体で一様であるため、半導体ウエハ１の中心部と周辺部とにおいて同じ研磨速度で銅膜１３が除去される。したがって、研磨不足による銅膜１３の膜残り、及び過剰研磨による配線溝１１の周囲におけるディッシングの問題が解決される。ゆえに、チップ歩留まりが向上する。
タングステンプラグ７ａ及び上層配線層１３ａをデュアルダマシン法により形成してもよい。
図１は、本発明の実施形態に係る半導体製造装置の製造方法を示すフロー図である。 図２Ａは、本発明の実施形態に係る半導体製造装置の製造方法において、タングステンプラグを含む多層配線を形成する工程を説明するための半導体ウエハの断面図である。 図２Ｂは、本発明の実施形態に係る半導体製造装置の製造方法において、タングステンプラグを含む多層配線を形成する工程を説明するための半導体ウエハの断面図である。 図２Ｃは、本発明の実施形態に係る半導体製造装置の製造方法において、タングステンプラグを含む多層配線を形成する工程を説明するための半導体ウエハの断面図である。 図２Ｄは、本発明の実施形態に係る半導体製造装置の製造方法において、タングステンプラグを含む多層配線を形成する工程を説明するための半導体ウエハの断面図である。 図２Ｅは、本発明の実施形態に係る半導体製造装置の製造方法において、タングステンプラグを含む多層配線を形成する工程を説明するための半導体ウエハの断面図である。 図２Ｆは、本発明の実施形態に係る半導体製造装置の製造方法において、タングステンプラグを含む多層配線を形成する工程を説明するための半導体ウエハの断面図である。 図３は、本発明の実施形態に係る半導体製造装置の製造方法に用いられる反応性スパッタ装置の概略図である。 図４は、本発明の実施形態に係る半導体装置の製造方法において、反応性スパッタ法により窒化チタン膜を成膜するときの成膜条件を示す図である。 図５Ａは、図４の第２条件で成膜された窒化チタン膜のＸ線回折スペクトルを半導体ウエハの中心部で測定した結果を示すグラフである。 図５Ｂは、図４の第２条件で成膜された窒化チタン膜のＸ線回折スペクトルを半導体ウエハの周辺部で測定した結果を示すグラフである。 図６Ａは、図４の第２条件で成膜された窒化チタン膜の上に成膜されたタングステン膜のＸ線回折スペクトルを半導体ウエハの中心部で測定した結果を示すグラフである。 図６Ｂは、図４の第２条件で成膜された窒化チタン膜の上に成膜されたタングステン膜のＸ線回折スペクトルを半導体ウエハの周辺部で測定した結果を示すグラフである。 図７は、図４の第２条件で窒化チタン膜を成膜し、その上にタングステン膜を成膜し、タングステン膜にＣＭＰを行った場合の半導体ウエハの上面図である。 図８Ａは、図４の第１条件で成膜された窒化チタン膜のＸ線回折スペクトルを半導体ウエハの中心部で測定した結果を示すグラフである。 図８Ｂは、図４の第１条件で成膜された窒化チタン膜のＸ線回折スペクトルを半導体ウエハの周辺部で測定した結果を示すグラフである。 図９Ａは、図４の第１条件で成膜された窒化チタン膜の上に成膜されたタングステン膜のＸ線回折スペクトルを半導体ウエハの中心部で測定した結果を示すグラフである。 図９Ｂは、図４の第１条件で成膜された窒化チタン膜の上に成膜されたタングステン膜のＸ線回折スペクトルを半導体ウエハの周辺部で測定した結果を示すグラフである。 図１０は、図４の第１条件で窒化チタン膜を成膜し、その上にタングステン膜を成膜し、タングステン膜にＣＭＰを行った場合の半導体ウエハの上面図である。 図１１は、反応性スパッタ法により窒化チタン膜を成膜する場合のスパッタレートと導入ガスの窒素ガス流量比との関係を示すグラフである。 図１２Ａは、高イオン化スパッタ法により成膜された窒化チタン膜のＸ線回折スペクトルを半導体ウエハの中心部で測定した結果を示すグラフである。 図１２Ｂは、高イオン化スパッタ法により成膜された窒化チタン膜のＸ線回折スペクトルを半導体ウエハの周辺部で測定した結果を示すグラフである。 図１３は、本発明の実施形態に係る半導体製造装置の製造方法の変形例を示すフロー図である。 図１４Ａは、本発明の実施形態に係る半導体製造装置の製造方法の変形例において、上層配線層を形成する工程を説明するための半導体ウエハの断面図である。 図１４Ｂは、本発明の実施形態に係る半導体製造装置の製造方法の変形例において、上層配線層を形成する工程を説明するための半導体ウエハの断面図である。 図１４Ｃは、本発明の実施形態に係る半導体製造装置の製造方法の変形例において、上層配線層を形成する工程を説明するための半導体ウエハの断面図である。 図１４Ｄは、本発明の実施形態に係る半導体製造装置の製造方法の変形例において、上層配線層を形成する工程を説明するための半導体ウエハの断面図である。
符号の説明
１…半導体ウエハ
２…基板
３、５、９…絶縁膜
４…下層配線層
４ａ…ＴｉＮ／Ｔｉ膜
４ｂ…ＡｌＣｕ膜
４ｃ…ＴｉＮ膜
５ａ…ヴィアホール
５ｂ…平坦部
６、１２…バリア層
７…タングステン膜
７ａ…タングステンプラグ
８…上層配線層
８ａ…ＴｉＮ／Ｔｉ膜
８ｂ…ＡｌＣｕ膜
８ｃ…ＴｉＮ膜
１０…ＳｉＮ膜
１０ｂ…平坦部
１１…配線溝
１３…銅膜
１３ａ…上層配線層
２０…反応性スパッタ装置
２１…反応室
２１ａ…ガス導入口
２１ｂ…ガス導出口
２２…サセプタ
２３…シールド
２４…ターゲット
２５…マグネット
２６、２７…直流電源
２８…高周波電源
３１、３２…曲線

Claims (12)

  1. 窪みが設けられた絶縁膜の上にバリア層を形成する工程と、
    金属膜の第１部分が前記窪みに埋め込まれるように前記バリア層の上に前記金属膜を形成する工程と、
    前記第１部分を残すように前記金属膜をＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）法により研磨する工程と
    を具備し、
    前記絶縁膜は、半導体ウエハに形成され、
    前記バリア層を形成する前記工程において、前記バリア層は、その配向性が前記半導体ウエハのウエハ面の全体で一様になるように形成される
    半導体装置の製造方法。
  2. 前記バリア層は、高融点金属の窒化物膜としての金属窒化物膜を含み、
    前記バリア層を形成する前記工程は、配向性が前記ウエハ面の全体で一様になるように前記金属窒化物膜を形成する工程を含む
    請求項１に記載の半導体装置の製造方法。
  3. 前記金属窒化物膜を形成する前記工程において、前記金属窒化物膜は反応性スパッタ法により形成され、
    前記反応性スパッタ法において、
    前記半導体ウエハと前記高融点金属のターゲットとが互いに対向するように反応室内に配置され、
    アルゴンガスと窒素ガスとを含む混合ガスが、前記半導体ウエハの周辺部から中心部に向かう方向に流れるように、前記半導体ウエハと前記ターゲットとの間に導入され、
    前記ターゲットに直流の負電位が印加され、
    前記半導体ウエハに高周波電力が印加され、
    前記混合ガスが含む窒素ガスの比率としての窒素ガス流量比は、０％より大きく１００％より小さい範囲から所定の範囲を除いた範囲に属し、
    前記所定の範囲は、前記窒素ガス流量比の変化に対する前記金属窒化物膜の成膜速度の変化において履歴現象が観察される範囲である
    請求項２に記載の半導体装置の製造方法。
  4. 前記所定の範囲を予備実験により求める工程を具備し、
    前記所定の範囲を予備実験により求める前記工程は、
    前記半導体ウエハとは別の半導体ウエハを、前記別の半導体ウエハと前記ターゲットとが対向するように前記反応室内に配置する工程と、
    アルゴンガスと窒素ガスとを含む予備実験用の混合ガスを、前記別の半導体ウエハの周辺部から中心部に向かう方向に流れるように、前記別の半導体ウエハと前記ターゲットとの間に導入する工程と、
    前記ターゲットに直流の負電位を印加する工程と、
    前記別の半導体ウエハに高周波電力を印加する工程と、
    前記別の半導体ウエハ上に形成される前記高融点金属の窒化物膜の成膜速度を測定する工程と、
    前記成膜速度に基づいて前記所定の範囲を決定する工程と
    を含み、
    前記別の半導体ウエハと前記ターゲットとの間に導入する前記工程は、前記予備実験用の混合ガスが含む窒素ガスの比率を増加させながら前記予備実験用の混合ガスを導入する工程と、前記予備実験用の混合ガスが含む窒素ガスの比率を減少させながら前記予備実験用の混合ガスを導入する工程とを含む
    請求項３に記載の半導体装置の製造方法。
  5. 前記金属窒化物膜は窒化チタン膜であり、
    前記金属膜はタングステン膜であり、
    前記金属膜を形成する前記工程において、
    前記タングステン膜がＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法により形成される
    請求項２に記載の半導体装置の製造方法。
  6. 前記金属窒化物膜を形成する前記工程において、自己イオン化プラズマを用いたスパッタ法により前記窒化チタン膜が形成される
    請求項５に記載の半導体装置の製造方法。
  7. 前記スパッタ法において、
    前記半導体ウエハとチタンターゲットとが反応室内に配置され、
    前記半導体ウエハの基板温度が室温より高く５０℃より低くなるように制御され、
    アルゴンガスと窒素ガスとを含む混合ガスが前記反応室内に導入され、
    前記チタンターゲットに直流の負電位が印加され、
    前記半導体ウエハに高周波電力が印加され、
    前記高周波電力の周波数が４０ＭＨｚより高く２００ＭＨｚより低くなるように制御され、
    前記反応室内の圧力が０．５ｍＴｏｒｒより高く２ｍＴｏｒｒより低くなるように制御される
    請求項６に記載の半導体装置の製造方法。
  8. 前記バリア層はチタン膜を含み、
    前記バリア層を形成する前記工程は、自己イオン化プラズマを用いたスパッタ法により前記チタン膜を形成する工程を含み、
    前記チタン膜を形成する前記工程は、前記高融点金属の窒化物膜を形成する前記工程の前に実行される
    請求項６又は７に記載の半導体装置の製造方法。
  9. 前記窪みは、多層配線のヴィアホールである
    請求項１乃至８のいずれか１項に記載の半導体装置の製造方法。
  10. 前記窪みは、配線を形成するための溝である
    請求項２に記載の半導体装置の製造方法。
  11. 前記金属膜は銅膜である
    請求項１０に記載の半導体装置の製造方法。
  12. 前記高融点金属の窒化物膜は窒化タンタル膜である
    請求項１１に記載の半導体装置の製造方法。
JP2006289442A 2006-10-25 2006-10-25 半導体装置の製造方法 Pending JP2008108860A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2006289442A JP2008108860A (ja) 2006-10-25 2006-10-25 半導体装置の製造方法
US11/973,947 US20080102630A1 (en) 2006-10-25 2007-10-11 Method of manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006289442A JP2008108860A (ja) 2006-10-25 2006-10-25 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2008108860A true JP2008108860A (ja) 2008-05-08

Family

ID=39330761

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006289442A Pending JP2008108860A (ja) 2006-10-25 2006-10-25 半導体装置の製造方法

Country Status (2)

Country Link
US (1) US20080102630A1 (ja)
JP (1) JP2008108860A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011222963A (ja) * 2010-01-15 2011-11-04 Rohm Co Ltd 半導体装置およびその製造方法
KR20190113580A (ko) * 2018-03-27 2019-10-08 에이에스엠 아이피 홀딩 비.브이. 기판 상에 전극을 형성하는 방법 및 전극을 포함하는 반도체 소자 구조

Families Citing this family (220)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101923221B1 (ko) 2007-12-07 2018-11-28 에바텍 아크티엔게젤샤프트 Ｈｉｐｉｍｓ를 이용한 반응성 스퍼터링
WO2011013374A1 (ja) * 2009-07-29 2011-02-03 キヤノンアネルバ株式会社 半導体装置およびその製造方法
WO2011053288A1 (en) 2009-10-28 2011-05-05 Hewlett-Packard Development Company, L.P. Protective coating for print head feed slots
US20130023129A1 (en) 2011-07-20 2013-01-24 Asm America, Inc. Pressure transmitter for a semiconductor processing environment
US10714315B2 (en) 2012-10-12 2020-07-14 Asm Ip Holdings B.V. Semiconductor reaction chamber showerhead
US20160376700A1 (en) 2013-02-01 2016-12-29 Asm Ip Holding B.V. System for treatment of deposition reactor
US11015245B2 (en) 2014-03-19 2021-05-25 Asm Ip Holding B.V. Gas-phase reactor and system having exhaust plenum and components thereof
US10941490B2 (en) 2014-10-07 2021-03-09 Asm Ip Holding B.V. Multiple temperature range susceptor, assembly, reactor and system including the susceptor, and methods of using the same
US10276355B2 (en) 2015-03-12 2019-04-30 Asm Ip Holding B.V. Multi-zone reactor, system including the reactor, and method of using the same
US10458018B2 (en) 2015-06-26 2019-10-29 Asm Ip Holding B.V. Structures including metal carbide material, devices including the structures, and methods of forming same
US10211308B2 (en) 2015-10-21 2019-02-19 Asm Ip Holding B.V. NbMC layers
US11139308B2 (en) 2015-12-29 2021-10-05 Asm Ip Holding B.V. Atomic layer deposition of III-V compounds to form V-NAND devices
US10529554B2 (en) 2016-02-19 2020-01-07 Asm Ip Holding B.V. Method for forming silicon nitride film selectively on sidewalls or flat surfaces of trenches
US10367080B2 (en) 2016-05-02 2019-07-30 Asm Ip Holding B.V. Method of forming a germanium oxynitride film
US11453943B2 (en) 2016-05-25 2022-09-27 Asm Ip Holding B.V. Method for forming carbon-containing silicon/metal oxide or nitride film by ALD using silicon precursor and hydrocarbon precursor
US10612137B2 (en) 2016-07-08 2020-04-07 Asm Ip Holdings B.V. Organic reactants for atomic layer deposition
US9859151B1 (en) 2016-07-08 2018-01-02 Asm Ip Holding B.V. Selective film deposition method to form air gaps
US9887082B1 (en) 2016-07-28 2018-02-06 Asm Ip Holding B.V. Method and apparatus for filling a gap
US9812320B1 (en) 2016-07-28 2017-11-07 Asm Ip Holding B.V. Method and apparatus for filling a gap
KR102532607B1 (ko) 2016-07-28 2023-05-15 에이에스엠 아이피 홀딩 비.브이. 기판 가공 장치 및 그 동작 방법
US11532757B2 (en) 2016-10-27 2022-12-20 Asm Ip Holding B.V. Deposition of charge trapping layers
US10714350B2 (en) 2016-11-01 2020-07-14 ASM IP Holdings, B.V. Methods for forming a transition metal niobium nitride film on a substrate by atomic layer deposition and related semiconductor device structures
KR102546317B1 (ko) 2016-11-15 2023-06-21 에이에스엠 아이피 홀딩 비.브이. 기체 공급 유닛 및 이를 포함하는 기판 처리 장치
KR20180068582A (ko) 2016-12-14 2018-06-22 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
US11581186B2 (en) 2016-12-15 2023-02-14 Asm Ip Holding B.V. Sequential infiltration synthesis apparatus
US11447861B2 (en) 2016-12-15 2022-09-20 Asm Ip Holding B.V. Sequential infiltration synthesis apparatus and a method of forming a patterned structure
KR20180070971A (ko) 2016-12-19 2018-06-27 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
US10269558B2 (en) 2016-12-22 2019-04-23 Asm Ip Holding B.V. Method of forming a structure on a substrate
US11390950B2 (en) 2017-01-10 2022-07-19 Asm Ip Holding B.V. Reactor system and method to reduce residue buildup during a film deposition process
US10468261B2 (en) 2017-02-15 2019-11-05 Asm Ip Holding B.V. Methods for forming a metallic film on a substrate by cyclical deposition and related semiconductor device structures
US10529563B2 (en) 2017-03-29 2020-01-07 Asm Ip Holdings B.V. Method for forming doped metal oxide films on a substrate by cyclical deposition and related semiconductor device structures
US10770286B2 (en) 2017-05-08 2020-09-08 Asm Ip Holdings B.V. Methods for selectively forming a silicon nitride film on a substrate and related semiconductor device structures
US11306395B2 (en) 2017-06-28 2022-04-19 Asm Ip Holding B.V. Methods for depositing a transition metal nitride film on a substrate by atomic layer deposition and related deposition apparatus
KR20190009245A (ko) 2017-07-18 2019-01-28 에이에스엠 아이피 홀딩 비.브이. 반도체 소자 구조물 형성 방법 및 관련된 반도체 소자 구조물
US11018002B2 (en) 2017-07-19 2021-05-25 Asm Ip Holding B.V. Method for selectively depositing a Group IV semiconductor and related semiconductor device structures
US10541333B2 (en) 2017-07-19 2020-01-21 Asm Ip Holding B.V. Method for depositing a group IV semiconductor and related semiconductor device structures
US11374112B2 (en) 2017-07-19 2022-06-28 Asm Ip Holding B.V. Method for depositing a group IV semiconductor and related semiconductor device structures
US10590535B2 (en) 2017-07-26 2020-03-17 Asm Ip Holdings B.V. Chemical treatment, deposition and/or infiltration apparatus and method for using the same
US10770336B2 (en) 2017-08-08 2020-09-08 Asm Ip Holding B.V. Substrate lift mechanism and reactor including same
US10692741B2 (en) 2017-08-08 2020-06-23 Asm Ip Holdings B.V. Radiation shield
US11769682B2 (en) 2017-08-09 2023-09-26 Asm Ip Holding B.V. Storage apparatus for storing cassettes for substrates and processing apparatus equipped therewith
US11139191B2 (en) 2017-08-09 2021-10-05 Asm Ip Holding B.V. Storage apparatus for storing cassettes for substrates and processing apparatus equipped therewith
US11830730B2 (en) 2017-08-29 2023-11-28 Asm Ip Holding B.V. Layer forming method and apparatus
KR102491945B1 (ko) 2017-08-30 2023-01-26 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
US11295980B2 (en) 2017-08-30 2022-04-05 Asm Ip Holding B.V. Methods for depositing a molybdenum metal film over a dielectric surface of a substrate by a cyclical deposition process and related semiconductor device structures
US11056344B2 (en) 2017-08-30 2021-07-06 Asm Ip Holding B.V. Layer forming method
US10658205B2 (en) 2017-09-28 2020-05-19 Asm Ip Holdings B.V. Chemical dispensing apparatus and methods for dispensing a chemical to a reaction chamber
US10403504B2 (en) 2017-10-05 2019-09-03 Asm Ip Holding B.V. Method for selectively depositing a metallic film on a substrate
US11022879B2 (en) 2017-11-24 2021-06-01 Asm Ip Holding B.V. Method of forming an enhanced unexposed photoresist layer
KR102633318B1 (ko) 2017-11-27 2024-02-05 에이에스엠 아이피 홀딩 비.브이. 청정 소형 구역을 포함한 장치
WO2019103613A1 (en) 2017-11-27 2019-05-31 Asm Ip Holding B.V. A storage device for storing wafer cassettes for use with a batch furnace
US10872771B2 (en) 2018-01-16 2020-12-22 Asm Ip Holding B. V. Method for depositing a material film on a substrate within a reaction chamber by a cyclical deposition process and related device structures
US11482412B2 (en) 2018-01-19 2022-10-25 Asm Ip Holding B.V. Method for depositing a gap-fill layer by plasma-assisted deposition
TW202325889A (zh) 2018-01-19 2023-07-01 荷蘭商Ａｓｍ 智慧財產控股公司 沈積方法
US11081345B2 (en) 2018-02-06 2021-08-03 Asm Ip Holding B.V. Method of post-deposition treatment for silicon oxide film
EP3737779A1 (en) 2018-02-14 2020-11-18 ASM IP Holding B.V. A method for depositing a ruthenium-containing film on a substrate by a cyclical deposition process
US10896820B2 (en) 2018-02-14 2021-01-19 Asm Ip Holding B.V. Method for depositing a ruthenium-containing film on a substrate by a cyclical deposition process
KR102636427B1 (ko) 2018-02-20 2024-02-13 에이에스엠 아이피 홀딩 비.브이. 기판 처리 방법 및 장치
US10975470B2 (en) 2018-02-23 2021-04-13 Asm Ip Holding B.V. Apparatus for detecting or monitoring for a chemical precursor in a high temperature environment
US11473195B2 (en) 2018-03-01 2022-10-18 Asm Ip Holding B.V. Semiconductor processing apparatus and a method for processing a substrate
US11629406B2 (en) 2018-03-09 2023-04-18 Asm Ip Holding B.V. Semiconductor processing apparatus comprising one or more pyrometers for measuring a temperature of a substrate during transfer of the substrate
US11114283B2 (en) 2018-03-16 2021-09-07 Asm Ip Holding B.V. Reactor, system including the reactor, and methods of manufacturing and using same
US11230766B2 (en) 2018-03-29 2022-01-25 Asm Ip Holding B.V. Substrate processing apparatus and method
US11088002B2 (en) 2018-03-29 2021-08-10 Asm Ip Holding B.V. Substrate rack and a substrate processing system and method
TWI811348B (zh) 2018-05-08 2023-08-11 荷蘭商Ａｓｍ 智慧財產控股公司 藉由循環沉積製程於基板上沉積氧化物膜之方法及相關裝置結構
KR102596988B1 (ko) 2018-05-28 2023-10-31 에이에스엠 아이피 홀딩 비.브이. 기판 처리 방법 및 그에 의해 제조된 장치
US11718913B2 (en) 2018-06-04 2023-08-08 Asm Ip Holding B.V. Gas distribution system and reactor system including same
US11270899B2 (en) 2018-06-04 2022-03-08 Asm Ip Holding B.V. Wafer handling chamber with moisture reduction
US11286562B2 (en) 2018-06-08 2022-03-29 Asm Ip Holding B.V. Gas-phase chemical reactor and method of using same
KR102568797B1 (ko) 2018-06-21 2023-08-21 에이에스엠 아이피 홀딩 비.브이. 기판 처리 시스템
US10797133B2 (en) 2018-06-21 2020-10-06 Asm Ip Holding B.V. Method for depositing a phosphorus doped silicon arsenide film and related semiconductor device structures
KR20210027265A (ko) 2018-06-27 2021-03-10 에이에스엠 아이피 홀딩 비.브이. 금속 함유 재료를 형성하기 위한 주기적 증착 방법 및 금속 함유 재료를 포함하는 막 및 구조체
US11492703B2 (en) 2018-06-27 2022-11-08 Asm Ip Holding B.V. Cyclic deposition methods for forming metal-containing material and films and structures including the metal-containing material
US10612136B2 (en) 2018-06-29 2020-04-07 ASM IP Holding, B.V. Temperature-controlled flange and reactor system including same
US10388513B1 (en) 2018-07-03 2019-08-20 Asm Ip Holding B.V. Method for depositing silicon-free carbon-containing film as gap-fill layer by pulse plasma-assisted deposition
US10755922B2 (en) 2018-07-03 2020-08-25 Asm Ip Holding B.V. Method for depositing silicon-free carbon-containing film as gap-fill layer by pulse plasma-assisted deposition
US11053591B2 (en) 2018-08-06 2021-07-06 Asm Ip Holding B.V. Multi-port gas injection system and reactor system including same
US11430674B2 (en) 2018-08-22 2022-08-30 Asm Ip Holding B.V. Sensor array, apparatus for dispensing a vapor phase reactant to a reaction chamber and related methods
US11024523B2 (en) 2018-09-11 2021-06-01 Asm Ip Holding B.V. Substrate processing apparatus and method
KR20200030162A (ko) 2018-09-11 2020-03-20 에이에스엠 아이피 홀딩 비.브이. 박막 증착 방법
US11049751B2 (en) 2018-09-14 2021-06-29 Asm Ip Holding B.V. Cassette supply system to store and handle cassettes and processing apparatus equipped therewith
CN110970344A (zh) 2018-10-01 2020-04-07 Asm Ip控股有限公司 衬底保持设备、包含所述设备的系统及其使用方法
US11232963B2 (en) 2018-10-03 2022-01-25 Asm Ip Holding B.V. Substrate processing apparatus and method
KR102592699B1 (ko) 2018-10-08 2023-10-23 에이에스엠 아이피 홀딩 비.브이. 기판 지지 유닛 및 이를 포함하는 박막 증착 장치와 기판 처리 장치
KR102605121B1 (ko) 2018-10-19 2023-11-23 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치 및 기판 처리 방법
KR102546322B1 (ko) 2018-10-19 2023-06-21 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치 및 기판 처리 방법
USD948463S1 (en) 2018-10-24 2022-04-12 Asm Ip Holding B.V. Susceptor for semiconductor substrate supporting apparatus
US11087997B2 (en) 2018-10-31 2021-08-10 Asm Ip Holding B.V. Substrate processing apparatus for processing substrates
KR20200051105A (ko) 2018-11-02 2020-05-13 에이에스엠 아이피 홀딩 비.브이. 기판 지지 유닛 및 이를 포함하는 기판 처리 장치
US11572620B2 (en) 2018-11-06 2023-02-07 Asm Ip Holding B.V. Methods for selectively depositing an amorphous silicon film on a substrate
US11031242B2 (en) 2018-11-07 2021-06-08 Asm Ip Holding B.V. Methods for depositing a boron doped silicon germanium film
US10818758B2 (en) 2018-11-16 2020-10-27 Asm Ip Holding B.V. Methods for forming a metal silicate film on a substrate in a reaction chamber and related semiconductor device structures
US10847366B2 (en) 2018-11-16 2020-11-24 Asm Ip Holding B.V. Methods for depositing a transition metal chalcogenide film on a substrate by a cyclical deposition process
US11217444B2 (en) 2018-11-30 2022-01-04 Asm Ip Holding B.V. Method for forming an ultraviolet radiation responsive metal oxide-containing film
KR102636428B1 (ko) 2018-12-04 2024-02-13 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치를 세정하는 방법
US11158513B2 (en) 2018-12-13 2021-10-26 Asm Ip Holding B.V. Methods for forming a rhenium-containing film on a substrate by a cyclical deposition process and related semiconductor device structures
TW202037745A (zh) 2018-12-14 2020-10-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成裝置結構之方法、其所形成之結構及施行其之系統
TW202405220A (zh) 2019-01-17 2024-02-01 荷蘭商Ａｓｍ Ｉｐ 私人控股有限公司 藉由循環沈積製程於基板上形成含過渡金屬膜之方法
KR20200091543A (ko) 2019-01-22 2020-07-31 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
CN111524788B (zh) 2019-02-01 2023-11-24 Asm Ip私人控股有限公司 氧化硅的拓扑选择性膜形成的方法
CN111593319B (zh) 2019-02-20 2023-05-30 Asm Ip私人控股有限公司 用于填充在衬底表面内形成的凹部的循环沉积方法和设备
KR102626263B1 (ko) 2019-02-20 2024-01-16 에이에스엠 아이피 홀딩 비.브이. 처리 단계를 포함하는 주기적 증착 방법 및 이를 위한 장치
KR20200102357A (ko) 2019-02-20 2020-08-31 에이에스엠 아이피 홀딩 비.브이. 3-d nand 응용의 플러그 충진체 증착용 장치 및 방법
TW202044325A (zh) 2019-02-20 2020-12-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 填充一基板之一表面內所形成的一凹槽的方法、根據其所形成之半導體結構、及半導體處理設備
JP2020133004A (ja) 2019-02-22 2020-08-31 エーエスエム・アイピー・ホールディング・ベー・フェー 基材を処理するための基材処理装置および方法
KR20200108243A (ko) 2019-03-08 2020-09-17 에이에스엠 아이피 홀딩 비.브이. SiOC 층을 포함한 구조체 및 이의 형성 방법
KR20200108242A (ko) 2019-03-08 2020-09-17 에이에스엠 아이피 홀딩 비.브이. 실리콘 질화물 층을 선택적으로 증착하는 방법, 및 선택적으로 증착된 실리콘 질화물 층을 포함하는 구조체
KR20200108248A (ko) 2019-03-08 2020-09-17 에이에스엠 아이피 홀딩 비.브이. SiOCN 층을 포함한 구조체 및 이의 형성 방법
KR20200116033A (ko) 2019-03-28 2020-10-08 에이에스엠 아이피 홀딩 비.브이. 도어 개방기 및 이를 구비한 기판 처리 장치
KR20200116855A (ko) 2019-04-01 2020-10-13 에이에스엠 아이피 홀딩 비.브이. 반도체 소자를 제조하는 방법
US11447864B2 (en) 2019-04-19 2022-09-20 Asm Ip Holding B.V. Layer forming method and apparatus
KR20200125453A (ko) 2019-04-24 2020-11-04 에이에스엠 아이피 홀딩 비.브이. 기상 반응기 시스템 및 이를 사용하는 방법
KR20200130121A (ko) 2019-05-07 2020-11-18 에이에스엠 아이피 홀딩 비.브이. 딥 튜브가 있는 화학물질 공급원 용기
KR20200130118A (ko) 2019-05-07 2020-11-18 에이에스엠 아이피 홀딩 비.브이. 비정질 탄소 중합체 막을 개질하는 방법
KR20200130652A (ko) 2019-05-10 2020-11-19 에이에스엠 아이피 홀딩 비.브이. 표면 상에 재료를 증착하는 방법 및 본 방법에 따라 형성된 구조
JP2020188254A (ja) 2019-05-16 2020-11-19 エーエスエム アイピー ホールディング ビー．ブイ． ウェハボートハンドリング装置、縦型バッチ炉および方法
JP2020188255A (ja) 2019-05-16 2020-11-19 エーエスエム アイピー ホールディング ビー．ブイ． ウェハボートハンドリング装置、縦型バッチ炉および方法
USD947913S1 (en) 2019-05-17 2022-04-05 Asm Ip Holding B.V. Susceptor shaft
USD975665S1 (en) 2019-05-17 2023-01-17 Asm Ip Holding B.V. Susceptor shaft
USD935572S1 (en) 2019-05-24 2021-11-09 Asm Ip Holding B.V. Gas channel plate
USD922229S1 (en) 2019-06-05 2021-06-15 Asm Ip Holding B.V. Device for controlling a temperature of a gas supply unit
KR20200141002A (ko) 2019-06-06 2020-12-17 에이에스엠 아이피 홀딩 비.브이. 배기 가스 분석을 포함한 기상 반응기 시스템을 사용하는 방법
KR20200143254A (ko) 2019-06-11 2020-12-23 에이에스엠 아이피 홀딩 비.브이. 개질 가스를 사용하여 전자 구조를 형성하는 방법, 상기 방법을 수행하기 위한 시스템, 및 상기 방법을 사용하여 형성되는 구조
USD944946S1 (en) 2019-06-14 2022-03-01 Asm Ip Holding B.V. Shower plate
USD931978S1 (en) 2019-06-27 2021-09-28 Asm Ip Holding B.V. Showerhead vacuum transport
KR20210005515A (ko) 2019-07-03 2021-01-14 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치용 온도 제어 조립체 및 이를 사용하는 방법
JP7499079B2 (ja) 2019-07-09 2024-06-13 エーエスエム・アイピー・ホールディング・ベー・フェー 同軸導波管を用いたプラズマ装置、基板処理方法
CN112216646A (zh) 2019-07-10 2021-01-12 Asm Ip私人控股有限公司 基板支撑组件及包括其的基板处理装置
KR20210010307A (ko) 2019-07-16 2021-01-27 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
KR20210010816A (ko) 2019-07-17 2021-01-28 에이에스엠 아이피 홀딩 비.브이. 라디칼 보조 점화 플라즈마 시스템 및 방법
KR20210010820A (ko) 2019-07-17 2021-01-28 에이에스엠 아이피 홀딩 비.브이. 실리콘 게르마늄 구조를 형성하는 방법
US11643724B2 (en) 2019-07-18 2023-05-09 Asm Ip Holding B.V. Method of forming structures using a neutral beam
CN112242296A (zh) 2019-07-19 2021-01-19 Asm Ip私人控股有限公司 形成拓扑受控的无定形碳聚合物膜的方法
TW202113936A (zh) 2019-07-29 2021-04-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於利用n型摻雜物及/或替代摻雜物選擇性沉積以達成高摻雜物併入之方法
CN112309899A (zh) 2019-07-30 2021-02-02 Asm Ip私人控股有限公司 基板处理设备
CN112309900A (zh) 2019-07-30 2021-02-02 Asm Ip私人控股有限公司 基板处理设备
US11227782B2 (en) 2019-07-31 2022-01-18 Asm Ip Holding B.V. Vertical batch furnace assembly
US11587814B2 (en) 2019-07-31 2023-02-21 Asm Ip Holding B.V. Vertical batch furnace assembly
US11587815B2 (en) 2019-07-31 2023-02-21 Asm Ip Holding B.V. Vertical batch furnace assembly
CN112323048B (zh) 2019-08-05 2024-02-09 Asm Ip私人控股有限公司 用于化学源容器的液位传感器
USD965524S1 (en) 2019-08-19 2022-10-04 Asm Ip Holding B.V. Susceptor support
USD965044S1 (en) 2019-08-19 2022-09-27 Asm Ip Holding B.V. Susceptor shaft
JP2021031769A (ja) 2019-08-21 2021-03-01 エーエスエム アイピー ホールディング ビー．ブイ． 成膜原料混合ガス生成装置及び成膜装置
USD949319S1 (en) 2019-08-22 2022-04-19 Asm Ip Holding B.V. Exhaust duct
USD940837S1 (en) 2019-08-22 2022-01-11 Asm Ip Holding B.V. Electrode
KR20210024423A (ko) 2019-08-22 2021-03-05 에이에스엠 아이피 홀딩 비.브이. 홀을 구비한 구조체를 형성하기 위한 방법
USD930782S1 (en) 2019-08-22 2021-09-14 Asm Ip Holding B.V. Gas distributor
USD979506S1 (en) 2019-08-22 2023-02-28 Asm Ip Holding B.V. Insulator
US11286558B2 (en) 2019-08-23 2022-03-29 Asm Ip Holding B.V. Methods for depositing a molybdenum nitride film on a surface of a substrate by a cyclical deposition process and related semiconductor device structures including a molybdenum nitride film
KR20210024420A (ko) 2019-08-23 2021-03-05 에이에스엠 아이피 홀딩 비.브이. 비스(디에틸아미노)실란을 사용하여 peald에 의해 개선된 품질을 갖는 실리콘 산화물 막을 증착하기 위한 방법
KR20210029090A (ko) 2019-09-04 2021-03-15 에이에스엠 아이피 홀딩 비.브이. 희생 캡핑 층을 이용한 선택적 증착 방법
KR20210029663A (ko) 2019-09-05 2021-03-16 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
US11562901B2 (en) 2019-09-25 2023-01-24 Asm Ip Holding B.V. Substrate processing method
CN112593212B (zh) 2019-10-02 2023-12-22 Asm Ip私人控股有限公司 通过循环等离子体增强沉积工艺形成拓扑选择性氧化硅膜的方法
CN112635282A (zh) 2019-10-08 2021-04-09 Asm Ip私人控股有限公司 具有连接板的基板处理装置、基板处理方法
KR20210042810A (ko) 2019-10-08 2021-04-20 에이에스엠 아이피 홀딩 비.브이. 활성 종을 이용하기 위한 가스 분배 어셈블리를 포함한 반응기 시스템 및 이를 사용하는 방법
KR20210043460A (ko) 2019-10-10 2021-04-21 에이에스엠 아이피 홀딩 비.브이. 포토레지스트 하부층을 형성하기 위한 방법 및 이를 포함한 구조체
US12009241B2 (en) 2019-10-14 2024-06-11 Asm Ip Holding B.V. Vertical batch furnace assembly with detector to detect cassette
TWI834919B (zh) 2019-10-16 2024-03-11 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 氧化矽之拓撲選擇性膜形成之方法
US11637014B2 (en) 2019-10-17 2023-04-25 Asm Ip Holding B.V. Methods for selective deposition of doped semiconductor material
KR20210047808A (ko) 2019-10-21 2021-04-30 에이에스엠 아이피 홀딩 비.브이. 막을 선택적으로 에칭하기 위한 장치 및 방법
KR20210050453A (ko) 2019-10-25 2021-05-07 에이에스엠 아이피 홀딩 비.브이. 기판 표면 상의 갭 피처를 충진하는 방법 및 이와 관련된 반도체 소자 구조
US11646205B2 (en) 2019-10-29 2023-05-09 Asm Ip Holding B.V. Methods of selectively forming n-type doped material on a surface, systems for selectively forming n-type doped material, and structures formed using same
KR20210054983A (ko) 2019-11-05 2021-05-14 에이에스엠 아이피 홀딩 비.브이. 도핑된 반도체 층을 갖는 구조체 및 이를 형성하기 위한 방법 및 시스템
US11501968B2 (en) 2019-11-15 2022-11-15 Asm Ip Holding B.V. Method for providing a semiconductor device with silicon filled gaps
KR20210062561A (ko) 2019-11-20 2021-05-31 에이에스엠 아이피 홀딩 비.브이. 기판의 표면 상에 탄소 함유 물질을 증착하는 방법, 상기 방법을 사용하여 형성된 구조물, 및 상기 구조물을 형성하기 위한 시스템
CN112951697A (zh) 2019-11-26 2021-06-11 Asm Ip私人控股有限公司 基板处理设备
KR20210065848A (ko) 2019-11-26 2021-06-04 에이에스엠 아이피 홀딩 비.브이. 제1 유전체 표면과 제2 금속성 표면을 포함한 기판 상에 타겟 막을 선택적으로 형성하기 위한 방법
CN112885692A (zh) 2019-11-29 2021-06-01 Asm Ip私人控股有限公司 基板处理设备
CN112885693A (zh) 2019-11-29 2021-06-01 Asm Ip私人控股有限公司 基板处理设备
JP2021090042A (ja) 2019-12-02 2021-06-10 エーエスエム アイピー ホールディング ビー．ブイ． 基板処理装置、基板処理方法
KR20210070898A (ko) 2019-12-04 2021-06-15 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
TW202125596A (zh) 2019-12-17 2021-07-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成氮化釩層之方法以及包括該氮化釩層之結構
US11527403B2 (en) 2019-12-19 2022-12-13 Asm Ip Holding B.V. Methods for filling a gap feature on a substrate surface and related semiconductor structures
TW202140135A (zh) 2020-01-06 2021-11-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 氣體供應總成以及閥板總成
US11993847B2 (en) 2020-01-08 2024-05-28 Asm Ip Holding B.V. Injector
US11551912B2 (en) 2020-01-20 2023-01-10 Asm Ip Holding B.V. Method of forming thin film and method of modifying surface of thin film
TW202130846A (zh) 2020-02-03 2021-08-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成包括釩或銦層的結構之方法
TW202146882A (zh) 2020-02-04 2021-12-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 驗證一物品之方法、用於驗證一物品之設備、及用於驗證一反應室之系統
US11776846B2 (en) 2020-02-07 2023-10-03 Asm Ip Holding B.V. Methods for depositing gap filling fluids and related systems and devices
TW202146715A (zh) 2020-02-17 2021-12-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於生長磷摻雜矽層之方法及其系統
TW202203344A (zh) 2020-02-28 2022-01-16 荷蘭商Ａｓｍ Ｉｐ控股公司 專用於零件清潔的系統
US11876356B2 (en) 2020-03-11 2024-01-16 Asm Ip Holding B.V. Lockout tagout assembly and system and method of using same
KR20210116240A (ko) 2020-03-11 2021-09-27 에이에스엠 아이피 홀딩 비.브이. 조절성 접합부를 갖는 기판 핸들링 장치
CN113394086A (zh) 2020-03-12 2021-09-14 Asm Ip私人控股有限公司 用于制造具有目标拓扑轮廓的层结构的方法
KR20210124042A (ko) 2020-04-02 2021-10-14 에이에스엠 아이피 홀딩 비.브이. 박막 형성 방법
TW202146689A (zh) 2020-04-03 2021-12-16 荷蘭商Ａｓｍ Ｉｐ控股公司 阻障層形成方法及半導體裝置的製造方法
TW202145344A (zh) 2020-04-08 2021-12-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於選擇性蝕刻氧化矽膜之設備及方法
US11821078B2 (en) 2020-04-15 2023-11-21 Asm Ip Holding B.V. Method for forming precoat film and method for forming silicon-containing film
US11996289B2 (en) 2020-04-16 2024-05-28 Asm Ip Holding B.V. Methods of forming structures including silicon germanium and silicon layers, devices formed using the methods, and systems for performing the methods
KR20210132605A (ko) 2020-04-24 2021-11-04 에이에스엠 아이피 홀딩 비.브이. 냉각 가스 공급부를 포함한 수직형 배치 퍼니스 어셈블리
KR20210132600A (ko) 2020-04-24 2021-11-04 에이에스엠 아이피 홀딩 비.브이. 바나듐, 질소 및 추가 원소를 포함한 층을 증착하기 위한 방법 및 시스템
US11898243B2 (en) 2020-04-24 2024-02-13 Asm Ip Holding B.V. Method of forming vanadium nitride-containing layer
KR20210134226A (ko) 2020-04-29 2021-11-09 에이에스엠 아이피 홀딩 비.브이. 고체 소스 전구체 용기
KR20210134869A (ko) 2020-05-01 2021-11-11 에이에스엠 아이피 홀딩 비.브이. Foup 핸들러를 이용한 foup의 빠른 교환
KR20210141379A (ko) 2020-05-13 2021-11-23 에이에스엠 아이피 홀딩 비.브이. 반응기 시스템용 레이저 정렬 고정구
TW202147383A (zh) 2020-05-19 2021-12-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 基材處理設備
KR20210145078A (ko) 2020-05-21 2021-12-01 에이에스엠 아이피 홀딩 비.브이. 다수의 탄소 층을 포함한 구조체 및 이를 형성하고 사용하는 방법
TW202200837A (zh) 2020-05-22 2022-01-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於在基材上形成薄膜之反應系統
TW202201602A (zh) 2020-05-29 2022-01-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 基板處理方法
TW202218133A (zh) 2020-06-24 2022-05-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成含矽層之方法
TW202217953A (zh) 2020-06-30 2022-05-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 基板處理方法
TW202202649A (zh) 2020-07-08 2022-01-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 基板處理方法
TW202219628A (zh) 2020-07-17 2022-05-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於光微影之結構與方法
TW202204662A (zh) 2020-07-20 2022-02-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於沉積鉬層之方法及系統
TW202212623A (zh) 2020-08-26 2022-04-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成金屬氧化矽層及金屬氮氧化矽層的方法、半導體結構、及系統
USD990534S1 (en) 2020-09-11 2023-06-27 Asm Ip Holding B.V. Weighted lift pin
USD1012873S1 (en) 2020-09-24 2024-01-30 Asm Ip Holding B.V. Electrode for semiconductor processing apparatus
US12009224B2 (en) 2020-09-29 2024-06-11 Asm Ip Holding B.V. Apparatus and method for etching metal nitrides
TW202229613A (zh) 2020-10-14 2022-08-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 於階梯式結構上沉積材料的方法
KR20220053482A (ko) 2020-10-22 2022-04-29 에이에스엠 아이피 홀딩 비.브이. 바나듐 금속을 증착하는 방법, 구조체, 소자 및 증착 어셈블리
TW202223136A (zh) 2020-10-28 2022-06-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於在基板上形成層之方法、及半導體處理系統
KR20220076343A (ko) 2020-11-30 2022-06-08 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치의 반응 챔버 내에 배열되도록 구성된 인젝터
CN114639631A (zh) 2020-12-16 2022-06-17 Asm Ip私人控股有限公司 跳动和摆动测量固定装置
TW202231903A (zh) 2020-12-22 2022-08-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 過渡金屬沉積方法、過渡金屬層、用於沉積過渡金屬於基板上的沉積總成
USD980813S1 (en) 2021-05-11 2023-03-14 Asm Ip Holding B.V. Gas flow control plate for substrate processing apparatus
USD981973S1 (en) 2021-05-11 2023-03-28 Asm Ip Holding B.V. Reactor wall for substrate processing apparatus
USD980814S1 (en) 2021-05-11 2023-03-14 Asm Ip Holding B.V. Gas distributor for substrate processing apparatus
USD1023959S1 (en) 2021-05-11 2024-04-23 Asm Ip Holding B.V. Electrode for substrate processing apparatus
USD990441S1 (en) 2021-09-07 2023-06-27 Asm Ip Holding B.V. Gas flow control plate

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3944838B2 (ja) * 2002-05-08 2007-07-18 富士通株式会社 半導体装置及びその製造方法
US7048837B2 (en) * 2002-09-13 2006-05-23 Applied Materials, Inc. End point detection for sputtering and resputtering
US7297247B2 (en) * 2003-05-06 2007-11-20 Applied Materials, Inc. Electroformed sputtering target
US6811662B1 (en) * 2003-08-22 2004-11-02 Powership Semiconductor Corp. Sputtering apparatus and manufacturing method of metal layer/metal compound layer by using thereof
US7220642B2 (en) * 2004-11-12 2007-05-22 Spansion Llc Protection of active layers of memory cells during processing of other elements

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011222963A (ja) * 2010-01-15 2011-11-04 Rohm Co Ltd 半導体装置およびその製造方法
KR20190113580A (ko) * 2018-03-27 2019-10-08 에이에스엠 아이피 홀딩 비.브이. 기판 상에 전극을 형성하는 방법 및 전극을 포함하는 반도체 소자 구조
KR102646467B1 (ko) * 2018-03-27 2024-03-11 에이에스엠 아이피 홀딩 비.브이. 기판 상에 전극을 형성하는 방법 및 전극을 포함하는 반도체 소자 구조

Also Published As

Publication number Publication date
US20080102630A1 (en) 2008-05-01

Similar Documents

Publication Publication Date Title
JP2008108860A (ja) 半導体装置の製造方法
US8846451B2 (en) Methods for depositing metal in high aspect ratio features
US20140057459A1 (en) Plasma processing method and plasma processing system
JP4228560B2 (ja) キャパシタ素子及びその製造方法
TW200832552A (en) Amorphous carbon film, semiconductor device, film forming method, film forming apparatus and storage medium
JP2002009016A (ja) 基板を処理するめの方法
JP2014060440A (ja) べベル端部エッチングプラズマチャンバにおける端部除外制御のためのガス調整
JP6025735B2 (ja) マイクロ波プラズマを用いる誘電膜堆積方法
CN109964303A (zh) 经由物理气相沉积沉积非晶硅层或碳氧化硅层的方法
US20070238254A1 (en) Method of etching low dielectric constant films
CN102301454A (zh) 成膜方法和等离子体成膜装置
JPH10280154A (ja) プラズマ化学気相成長装置
KR101713336B1 (ko) 라이너의 제거 처리 방법
JP2006253290A (ja) ＳｉＣ系膜の成膜方法及び半導体装置の製造方法
KR20190051082A (ko) Pvd 루테늄을 사용하는 방법들 및 디바이스들
US6759347B1 (en) Method of forming in-situ SRO HDP-CVD barrier film
JP3266492B2 (ja) 半導体装置の製造方法
TW201220400A (en) Silicon nitride film-forming device and method
JP2000243830A (ja) 半導体装置の製造方法
JP3601988B2 (ja) 絶縁膜の形成方法
KR20050071760A (ko) 콘택홀 채움 정도를 개선할 수 있는 텅스텐을 이용한반도체 소자의 콘택 플러그 형성방법
US9076793B2 (en) Semiconductor device and manufacturing method thereof
US11674216B2 (en) Methods and apparatus for depositing aluminum by physical vapor deposition (PVD) with controlled cooling
TWI828904B (zh) 用於填充設置在基板中的特徵的方法與設備
US20210057186A1 (en) Methods and apparatus for depositing aluminum by physical vapor deposition (pvd)

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090325

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090330

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090803