TW202202649A - 基板處理方法 - Google Patents

基板處理方法 Download PDF

Info

Publication number
TW202202649A
TW202202649A TW110113549A TW110113549A TW202202649A TW 202202649 A TW202202649 A TW 202202649A TW 110113549 A TW110113549 A TW 110113549A TW 110113549 A TW110113549 A TW 110113549A TW 202202649 A TW202202649 A TW 202202649A
Authority
TW
Taiwan
Prior art keywords
film
reactant
processing method
substrate processing
thin film
Prior art date
Application number
TW110113549A
Other languages
English (en)
Inventor
李承泫
崔丞佑
金顯哲
具𠯋炫
Original Assignee
荷蘭商Ａｓｍ Ｉｐ私人控股有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 filed Critical 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司
Publication of TW202202649A publication Critical patent/TW202202649A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C23C16/042—Coating on selected surface areas, e.g. using masks using masks
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/24—Deposition of silicon only
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • C23C16/402—Silicon dioxide
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45536—Use of plasma, radiation or electromagnetic fields
    • C23C16/45542—Plasma being used non-continuously during the ALD reactions
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0338—Process specially adapted to improve the resolution of the mask

Abstract

一種防止一下部圖案化結構受損之基板處理方法包括：藉由執行一第一循環複數次，來形成具有一特定厚度之一第一薄膜，第一循環包括在一結構上供應一第一反應物及吹掃一殘餘物、及藉由改變具有特定厚度之第一薄膜的一化學組成來形成一第二薄膜。

Description

基板處理方法
一或多個實施例係關於基板處理方法，且更具體地，係關於圖案化基板上所形成之結構的基板處理方法。
當使用電漿在基板上之圖案化結構上沉積薄膜時，自由基活性物種可使圖案化結構受損。例如，在圖案化結構（諸如旋塗式硬遮罩（spin-on-hardmask，SOH））包括聚合材料的情況下，可能會發生旋塗式硬遮罩膜的損壞。更詳細地，當在其上形成旋塗式硬遮罩膜之基板上使用氧沉積薄膜時，藉由電漿施加而產生氧自由基活性物種，且薄膜下之旋塗式硬遮罩膜與氧自由基起反應，從而改變膜品質或導致旋塗式硬遮罩膜之實體損壞。導因於下部圖案化結構之損壞，圖案之間的間距在後續圖案化製程中可以是非恆定的。
一或多個實施例包括一種藉由防止一下部圖案化結構損壞，而改善一圖案化製程的臨界尺寸均勻性之方法。
額外的態樣將在下列描述中部分地提出，且部分將從描述中明白，或者可藉由實行本揭露所提出的實施例而習得。
根據一或多個實施例，一種基板處理方法包括藉由執行一第一循環複數次，來形成具有一特定厚度的一第一薄膜，第一循環包括在一結構上供應一第一反應物及吹掃一殘餘物；及藉由改變具有特定厚度之第一薄膜的一化學組成，來形成一第二薄膜。
根據基板處理方法之一實例，第一反應物可包括一含矽源氣體。
根據基板處理方法之另一實例，可在第一循環之至少一部分期間施加電漿，且第一反應物可藉由電漿解離以吸附此結構上之第一薄膜。
根據基板處理方法之另一實例，在第一循環期間，供應不與此結構起反應的一第二反應物，且第一薄膜可藉由第二反應物來緻密化（densified）。
根據基板處理方法之另一實例，一第二循環係在形成第二薄膜期間執行複數次，其中第二循環可包括在具有特定厚度的第一薄膜上供應一第三反應物、藉由施加電漿來誘發第一薄膜與第三反應物之間的一反應、及吹掃一殘餘物。
根據基板處理方法之另一實例，第三反應物包括氧，且在誘發反應期間，第一薄膜可被氧化。
根據基板處理方法之另一實例，第三反應物可與此結構具有反應性。
根據基板處理方法之另一實例，第一薄膜可具有大於或等於一特定厚度的一厚度，此厚度允許在第三反應物與第一薄膜起反應的同時所發生的此結構之一損耗小於一特定值。
根據基板處理方法之另一實例，特定厚度可以是至少15埃（Angstroms）。
根據基板處理方法之另一實例，在第二循環期間所吹掃的殘餘物可包括CH4 、C2 H5 、N(C2 H5 )2 、CO2 、NO、H2 O、及H2 中之至少一者。
根據基板處理方法之另一實例，第一薄膜包括構成第一反應物之元素的一混合物，且第一薄膜可藉由使混合物吸附在此結構上而形成。
根據基板處理方法之另一實例，第一薄膜可包括一化學鍵，其係藉由混合物之一元素與構成此結構之元素中的至少一者起反應而形成。
根據基板處理方法之另一實例，基板處理方法可更包括移除第二薄膜的至少一部分，以形成用於此結構之一間隔物圖案、移除此結構、及使用間隔物圖案作為一遮罩，來圖案化一下部結構。
根據基板處理方法之另一實例，間隔物圖案可包括從下部結構突出之一第一突出部、一第二突出部、及一第三突出部，且第一突出部與第二突出部之間的一第一距離及第二突出部與第三突出部之間的一第二距離之一差值可小於5埃。
根據基板處理方法之另一實例，基板處理方法可更包括在第二薄膜上形成具有與第二薄膜相同成分的一第三薄膜。
根據基板處理方法之另一實例，基板處理方法可更包括藉由在第二薄膜及第三薄膜上執行回蝕（etch-back），來使此結構暴露、移除此結構、及使用第二薄膜及第三薄膜之剩餘部分作為一遮罩來圖案化下部結構。
根據基板處理方法之另一實例，在形成第三薄膜期間執行一第三循環複數次，其中第三循環可包括在第二薄膜上供應第一反應物、吹掃第一反應物之殘餘物、在一電漿大氣（plasma atmosphere）下供應第三反應物、及吹掃第三反應物之一殘餘物。
根據一或多個實施例，一種基板處理方法包括藉由在具有一圖案化結構之一基板上供應一第一反應物及一第二反應物來形成一第一薄膜、供應一第三反應物、及將第一薄膜轉化成一第二薄膜。
根據基板處理方法之一實例，基板處理方法可更包括藉由供應第一反應物及第三反應物，而在第二薄膜上形成一第三薄膜。
根據一或多個實施例，一種基板處理方法包括藉由執行一第一循環複數次，來形成吸附在圖案化旋塗式硬遮罩結構上之具有一特定厚度的一第一薄膜，第一循環包括在一圖案化旋塗式硬遮罩（SOH）結構上供應一含矽源氣體及吹掃一殘餘物；藉由執行一第二循環複數次，來改變第一薄膜之一化學組成而形成一第二薄膜，第二循環包括供應與圖案化旋塗式硬遮罩結構起反應，並與含矽源氣體起反應之一反應氣體及吹掃一殘餘物；及藉由執行一第三循環複數次，而在第二薄膜上形成具有與第二薄膜相同成分之一第三薄膜，第三循環包括供應含矽源氣體及供應反應氣體。
現將詳細地參照實施例，其等之實例係繪示於隨附圖式中，其中通篇之相似的參考數字係指相似的元件。在此點上，本實施例可具有不同形式，且不應解譯為受限於本文中所提出的描述。因此，下文僅藉由參照圖式來描述實施例以解釋本說明書的態樣。如本文中所使用，用語「及/或（and/or）」包括相關聯列表項目中之一或多者的任何及所有組合。當諸如「…中之至少一者（at least one of）」之表述居於元件列表之前時，其修飾整個元件列表而非修飾列表之個別元件。
在下文中，將參照隨附圖式更完整地描述一或多個實施例。
在此點上，本實施例可具有不同形式，且不應解譯為受限於本文中所提出的描述。反而，這些實施例係被提供，使得本揭露將周密且完整，且將向所屬技術領域中具有通常知識者完整地傳達本揭露之範疇。
本文中所使用之用語係用於描述具體實施例的目的，且並非意欲限制本揭露。除非上下文中另有清楚指示，如本文中所使用，單數形式「一（a/an）」及「該（the）」亦意欲包括複數形式。將進一步瞭解，本文中所使用之用語「包括（includes/including）」及/或「包含（comprises/comprising）」述明所述特徵、整數、步驟、製程、構件、組件、及/或其等之群組的存在，但並未排除一或多個其他特徵、整數、步驟、製程、構件、組件、及/或其等之群組的存在或添加。如本文中所使用，用語「及/或（and/or）」包括相關聯列表項目中之一或多者的任何及所有組合。
將瞭解，雖然可在本文中使用用語「第一（first）」、「第二（second）」等以描述各種構件、組件、區域、層、及/或區段，這些構件、組件、區域、層、及/或區段不應受到這些用語的限制。這些用語不表示任何順序、數量、或重要性，而是僅用以區別一個組件、區域、層、及/或區段與另一組件、區域、層、及/或區段。因此，在不偏離實施例之教義的情況下，下文所討論之第一構件、組件、區域、層、或區段可稱為第二構件、組件、區域、層、或區段。
在本揭露中，「氣體」可包括蒸發之固體及/或液體，並可包括單一氣體或氣體混合物。在本揭露中，藉由噴淋頭引入反應室中之製程氣體可包括前驅物氣體及添加劑氣體。前驅物氣體及添加劑氣體一般可作為混合氣體引入或可分開地引入反應空間中。前驅物氣體可與載體氣體（諸如惰性氣體）一起引入。添加劑氣體可包括稀釋氣體（諸如反應氣體及惰性氣體）。反應氣體及稀釋氣體可混合或分開地引入反應空間中。前驅物可包括二或更多個前驅物，且反應氣體可包括二或更多個反應氣體。前驅物可以是化學吸附至基板上且一般含有構成介電膜基質（matrix of a dielectric film）之主結構之類金屬（metalloid）或金屬元素的氣體，而用於沉積的反應氣體可以是當激發以將原子層或單層固定在基板上時，與化學吸附至基板上之前驅物起反應的氣體。用語「化學吸附（chemisorption）」可指化學飽和吸附。可將有別於製程氣體之氣體（也就是未穿過噴淋頭而引入之氣體）用以密封反應空間，且其可包括密封氣體（諸如惰性氣體）。在一些實施例中，用語「膜（film）」可指用以覆蓋整個靶材（target）或相關表面之實質上不具有針孔（pinholes）之在垂直於厚度方向的方向上連續地延伸的層，或者可指單純覆蓋靶材或相關表面的層。在一些實施例中，用語「層（layer）」可指形成在表面上之具有任何厚度的結構或者膜或非膜結構之同義詞。膜或層可包括離散（discrete）單一膜或層或者具有一些特性的多個膜或層，且相鄰的膜或層之間的界線可以是清楚或不清楚的，並可基於相鄰的膜或層之物理、化學、及/或一些其他特性、形成製程或序列、及/或功能或目的而設定。
在本揭露中，「含有Si-O鍵（containing a Si-O bond）」的表述可稱為特徵在於一個Si-O鍵或多個Si-O鍵，其具有實質上由一個Si-O鍵或多個Si-O鍵構成的主骨架（skeleton）及/或具有實質上由一或多個Si-O鍵構成的取代基。氮化矽層可以是含有Si-O鍵的介電層，並可包括氧化矽層（SiN）及氮氧化矽層（SiON）。
在本揭露中，「相同材料（same material）」的表述應解譯為意指主成分（成分）相同。例如，當第一層及第二層兩者都係氮化矽層並由相同材料形成時，第一層可選自由Si2 N、SiN、Si3 N4 、及Si2 N3 所組成之群組，且第二層亦可選自上述群組，但此第二層之具體的膜品質可不同於第一層的膜品質。
此外，在本揭露中，根據可操作範圍可基於一般工作來判定，任何兩個變數可構成變數之可操作範圍，且任何指示範圍可包括或排除端點。此外，任何指示變數的數值可指精確值或近似值且可包括等效值（不管此等數值是否以「約」來指示），並可指平均值、中間值、代表值、多數值、或類似者。
在本揭露中未具體指明條件及/或結構之處，所屬技術領域中具有通常知識者可鑒於本揭露而憑借慣例實驗輕易地提供這些條件及/或結構。在所述的所有實施例中，一實施例中所用的任何組件可以其任何等效組件取代，包括針對預定用途在本文中明確地、必要地、或基本上予以描述者，且除此之外，本揭露可類似地應用至裝置及方法。
在下文中將參照隨附圖式描述本揭露之實施例。在圖式中，由於例如製造技術及/或公差而可預期所繪示之形狀的變體。因此，本揭露之實施例不應解譯為受限於本文中所繪示的特定區域形狀，而可包括例如由製造製程所導致的形狀偏差。
第1圖至第6圖係繪示根據實施例之製造半導體裝置之方法的剖視圖。
參照第1圖，在基板100上形成第一層110，其係欲蝕刻的膜。欲蝕刻的膜可以是絕緣層（諸如氮化矽層）或用於圖案化下部層之遮罩層（諸如非晶碳層（amorphous carbon layer，ACL））。
其後，第二層係形成在第一層110上。第二層可包括作為硬遮罩之聚合材料，其可藉由灰化及/或剝膜製程輕易地移除。例如，第二層可包括旋塗式硬遮罩（spin-on-hardmask，SOH）膜或碳旋塗式硬遮罩（carbon spin-on-hardmask，C-SOH）膜。接著，將第二層圖案化，以使第一層110之至少一部分暴露。因此，可提供基板100，其包括作為欲蝕刻膜之第一層110及形成在第一層110上之第一圖案化結構120。
參照第2圖，具有特定厚度之第一薄膜130係形成在第一層110之暴露表面及作為第二層之第一圖案化結構120上。第一薄膜130可藉由執行第一循環複數次來形成，此第一循環包括將第一反應物供應至第一圖案化結構120上、及吹掃殘餘物。第一薄膜130的厚度可隨著第一循環的重複而增加。
在一些實施例中，可調整第一薄膜130之厚度，以達成特定目的。例如，在形成第一薄膜130之後，第一薄膜130可藉由與第三反應物起反應，而改變成第二薄膜135（第3圖）。可調整第一薄膜130之厚度，以防止下伏第一圖案化結構120受損，其可發生在將第一薄膜130改變成第二薄膜135之製程中（參照第3圖）。此將參照第4圖詳細地描述。
用以形成第一薄膜130之第一反應物可包括含矽源氣體。在一實例中，含矽源氣體係供應至第一圖案化結構120上，使得吸附（例如化學吸附）在結構上的含矽材料層可形成為第一薄膜130。
例如，第一反應物可以是胺基矽烷基含矽源氣體，其含有烷基（諸如甲基（-Cn H2n+1 ）或乙基（-Cn H2n+2 ））。也就是說，第一反應物可包括含有碳元素之矽源。因此，由第一反應物形成的材料層可包括矽元素及碳元素。
在一些實例中，第一薄膜130可包括構成第一反應物之元素的混合物。第一薄膜130可藉由使混合物吸附在第一圖案化結構120上而形成。
例如，當第一反應物包括矽元素及碳元素時，可形成包括矽元素及碳元素之混合物的第一薄膜130。由第一薄膜130組成之混合物可包括元素之間的鍵結結構，在其中破壞Si源分子片段，或者可包括構成第一反應物之個別元素（例如Si、C、N、或H）。換言之，混合物可以是由弱於化學鍵之物理鍵組成的弱鍵（weak bonds）之混合物。
在一些實施例中，可在第一循環之至少一部分期間施加電漿，以形成第一薄膜130。第一反應物係藉由電漿來解離，且第一薄膜130可吸附在第一圖案化結構120上。
在一些實施例中，為了促進第一反應物之解離及/或使第一薄膜130緻密化，可在第一循環期間供應第二反應物。例如，在施加上述電漿期間，可供應不與第一圖案化結構120起反應的第二反應物。例如，第二反應物可包括惰性元素（諸如氬（Ar））。藉由供應第二反應物，可使第一薄膜130緻密化。
在一些實施例中，在形成第一薄膜130的同時，第一薄膜130的一部分可與下伏的第一圖案化結構120起反應。例如，第一薄膜130可包括由構成第一薄膜130之混合物中的一個元素所形成的化學鍵，其與構成第一圖案化結構120之元素中的至少一者起反應。
作為一更特定的實例，第一反應物可包括矽元素，且因此由第一反應物形成之第一薄膜130的混合物可包括矽元素。與此同時，第一薄膜130下方之第一圖案化結構120可包括氧元素。在此情況下，第一薄膜130之厚度的一部分可含有Si-O鍵。具體地，Si-O鍵可形成在第一薄膜130相鄰於第一圖案化結構120的一部分中。
Si-O鍵並非在使第一圖案化結構120氧化的製程中形成，而係藉由使氧元素的一些者（例如，O2 封端位點（terminated site）的一些氧元素或懸鍵（dangling bonded）氧元素）鍵結在第一圖案化結構120的頂部上而形成，其中矽成分在第一薄膜130的頂部處。因此，可在不損壞第一圖案化結構120的情況下形成具有Si-O鍵之第一薄膜130。
此外，Si-O鍵可充當保護膜protective film （），以防止第一圖案化結構120在將第一薄膜130改變成第二薄膜135之後續製程中受損。換言之，形成在第一薄膜130之部分厚度範圍中的氧化矽層係在不損壞第一圖案化結構120的情況下形成，且氧化矽層可在後續製程期間保護第一圖案化結構120。
在一些實施例中，當第一圖案化結構120係旋塗式硬遮罩結構時，可在圖案化旋塗式硬遮罩結構上供應含矽源氣體。當由於供應含矽源氣體而形成第一薄膜130之一部分時，殘餘物可被吹掃。藉由將這些操作（氣體供應及吹掃）作為一個循環執行，並執行此循環複數次，可形成吸附在圖案化旋塗式硬遮罩結構上之具有特定厚度的第一薄膜130。
參照第3圖，在形成具有特定厚度的第一薄膜130之後，藉由改變第一薄膜130的化學組成，來執行第二薄膜135之形成。例如，可供應與第一薄膜130起反應的第三反應性材料。第一薄膜130可由於供應第三反應物而改變成第二薄膜135。
在形成第二薄膜135期間，可執行第二循環複數次。第二循環可包括將第三反應物供應至具有特定厚度之第一薄膜130及吹掃殘餘物。為了促進第三反應材料與第一薄膜130之間的反應，可施加電漿。也就是說，在第二循環期間，可額外執行藉由施加電漿，來誘發第一薄膜130與第三反應物之間的反應。
在一實例中，第三反應物可包括氧。在此情況下，第二薄膜135可藉由在誘發反應期間使第一薄膜130氧化而形成。例如，當第一圖案化結構120係旋塗式硬遮罩結構並供應含矽源氣體以形成第一薄膜130時，第一薄膜130的化學成分可藉由供應與含矽源氣體起反應的反應氣體（例如氧氣體）而改變（例如氧化）。
第三反應物可具有與第一圖案化結構120之反應性。例如，如上文所述，第三反應材料可包括氧，且因此，當第一圖案化結構120係旋塗式硬遮罩結構時，第三反應材料可氧化旋塗式硬遮罩結構的下部層。
當藉由供應第三反應材料來形成第二薄膜135時，有必要防止第一薄膜130下方之旋塗式硬遮罩結構氧化。為此目的，可形成第一薄膜130以具有大於或等於特定厚度的厚度。特定厚度可允許在第三反應物與第一薄膜130起反應的同時所發生之下伏第一圖案化結構120的損耗（loss）小於特定值。例如，第一薄膜130之特定厚度可以是至少15埃（參見第15圖）。
另一方面，可調整第二循環之重複次數，以防止第一圖案化結構120受損。例如，在其中供應氧氣以使具有特定厚度的第一薄膜130氧化、及供應電漿之第二循環的情況下，過度重複第二循環可導致第一圖案化結構120氧化。因此，第二循環可在不發生第一圖案化結構120之氧化的範圍內重複。例如，第二循環可重複1至10次，且在一特定實例中，第二循環可重複1至5次（參見下表1）。
在執行以形成第二薄膜135之第二循環期間吹掃的殘餘物可包括第一薄膜130之成分元素。例如，第一薄膜130可包括元素之間的鍵結結構在其中破壞之Si源分子片段（例如Si-N-、Si-C-、Si-H-、及Si-Cn H2n+1 ），或者個別元素（例如Si、C、N、及H）。在此情況下，可在第二循環期間吹掃包括CH4 、C2 H5 、N(C2 H5 )2 、CO2 、NO、H2 O、及H2 中之至少一者的殘餘物。
參照第4圖，在第二薄膜135上形成第三薄膜140。為了形成第三薄膜140，可使用原子層沉積（atomic layer deposition，ALD）製程。例如，可藉由重複第三循環複數次來形成具有想要的厚度之第三薄膜140，此第三循環包括源供應操作、源吹掃操作、反應物供應操作、及反應物吹掃操作。在另一實例中，使用第一反應物及第三反應物之化學氣相沉積（chemical vapor deposition，CVD）製程可用以形成第三薄膜140。可在化學氣相沉積製程期間使用循環化學氣相沉積製程。
在使用原子層沉積製程之一些實施例中，上述之第一反應物（例如含矽源氣體）可用作源，且第三反應物（例如，與源氣體起反應之反應性氣體（諸如氧氣））可用作反應物。因此，第三薄膜140可包括與第二薄膜135相同的成分。
例如，第三循環可包括在第二薄膜135上供應第一反應物及在電漿大氣下供應第三反應物。當使用原子層沉積製程以形成第三薄膜140時，第三循環可更包括在供應第一反應物之後吹掃殘餘物、及在供應第三反應物之後吹掃殘餘物。
參照第5圖，形成用於結構之間隔物圖案SP。為此目的，可移除第二薄膜135之至少一部分。更詳細地，藉由移除第二薄膜135及第三薄膜140之至少一部分來形成用於第一圖案化結構120之間隔物圖案SP。例如，藉由在第二薄膜135及第三薄膜140上執行濕式蝕刻製程，可藉由回蝕形成在第一圖案化結構120上之第二薄膜135及第三薄膜140來形成間隔物圖案SP。
參照第6圖，其後，移除第一圖案化結構120。因此，作為欲蝕刻膜的第一層110可使用第二薄膜135及第三薄膜140之剩餘部分（亦即，間隔物圖案SP）作為遮罩進行蝕刻。如上文所述，根據一些實施例，下部結構之圖案化可藉由使用具有雙重結構（亦即，第二薄膜135及第三薄膜140）之薄膜形成間隔物圖案SP及藉由使用間隔物圖案SP作為遮罩（mask）來執行。
在一些其他實施例中，可僅使用第二薄膜135形成間隔物圖案SP'（第9圖）。在此情況下，將移除第二薄膜135之至少一部分以形成間隔物圖案（參見第9圖）。在使用具有雙重結構（double structure）之薄膜形成間隔物圖案SP（第5圖）及僅使用具有單層結構（single layer structure）之薄膜形成間隔物圖案SP'（第9圖）的兩種情況下，應注意，至少一部分的第二薄膜135係移除以形成間隔物圖案。
如上述般形成之間隔物圖案SP可包括作為下部結構之從第一層110突出之第一突出部P1、第二突出部P2、及第三突出部P3。在此情況下，第一突出部P1與第二突出部P2之間的第一距離d1及第二突出部P2與第三突出部P3之間的第二距離d2之差值可小於5埃。
如上文所述，由於雙重圖案化技術（double patterning technology，DPT）間隔物圖案係藉由在形成具有足以使與第一圖案化結構120之反應性最小化之厚度的第一薄膜130之後，將第一薄膜130改變成第二薄膜135來形成，其有可能防止其中雙重圖案化技術製程之硬遮罩受損的問題。結果，由殘餘間隔物形成之遮罩可具有均勻的內部空間臨界尺寸（critical dimension，CD）及外部空間臨界尺寸，且特徵可對準使得成品之良率可獲得改善並可達成產品的良好特性。
第7圖至第10圖係繪示根據實施例之基板處理方法的視圖。根據實施例之基板處理方法可以是根據上述實施例之基板處理方法的變體。在下文中，本文中將不再提供實施例之重複描述。
第1圖至第6圖繪示使用具有雙重結構（亦即，第二薄膜135（第6圖）及第三薄膜140（第6圖））之薄膜形成間隔物圖案SP之製程，而第7圖至第10圖所示之實施例繪示使用具有單層結構（亦即，第二薄膜135）之薄膜形成間隔物圖案SP'之製程。
參照第7圖，具有特定厚度之第一薄膜130係形成在第一層110之暴露表面及作為第二層之第一圖案化結構120上。在此情況下，第一薄膜130可形成為具有形成間隔物圖案所需的厚度。
參照第8圖，藉由改變具有特定厚度之第一薄膜130的化學組成來形成第二薄膜135。為此目的，可供應第三反應物，且如上文所述，藉由形成具有等於或大於特定值之厚度的第一薄膜130，可最小化第三反應材料與下伏的第一圖案化結構120之間的反應。此外，在形成第一薄膜130之製程中，藉由在第一薄膜130與第一圖案化結構120之間形成具有化學鍵（例如Si-O鍵）的層（例如氧化矽層），可防止由於供應第三反應物而使下伏第一圖案化結構120受損。
其後，如第9圖所示，移除第二薄膜135的至少一部分，以形成用於第一圖案化結構120之間隔物圖案SP'。同樣地，如第10圖所示，移除第一圖案化結構120，以將間隔物圖案SP'用作遮罩。此單層結構之間隔物遮罩與上述實施例之雙層結構的間隔物遮罩有所區別，但在兩情況下，應注意共同之處在於，第一薄膜130係由具有充足厚度之弱鍵的混合物形成，且第一薄膜130係轉化成第二薄膜135，以形成間隔物遮罩之至少一部分。
第11圖係繪示當在圖案化製程中藉由在圖案化結構上供應氧自由基而沉積SiO2 膜時，由於氧自由基及相關聯問題而使SiO2 膜下方之旋塗式硬遮罩膜受損的視圖。
在第11圖中，在欲形成圖案之基板上，作為在圖案化結構（諸如旋塗式硬遮罩膜）上用於圖案形成之遮罩膜，SiO2 膜係藉由電漿增強原子層沉積（PEALD）方法均勻地沉積在旋塗式硬遮罩膜上。隨後，藉由選擇性蝕刻製程，移除圖案化結構並餘留遮罩膜，且當蝕刻製程在其後繼續時，圖案化結構最終係留在基板上。
在一理想情況下，遮罩膜之間的間距（亦即，臨界尺寸）係相同的（A=B=C）。然而，實際上，如第11圖所示，旋塗式硬遮罩膜在沉積SiO2 膜的初始階段與氧自由基（其係反應氣體）起反應，從而喪失原始形狀，且遮罩膜之間的間距（亦即，臨界尺寸）不同（A#B#C），其導致半導體裝置缺陷。
因此，本揭露案提供一種在圖案化結構上使用活性自由基沉積薄膜時能夠使下部層之損耗或變形最小化之方法。第12圖例示性地顯示此一基板處理方法。第12圖之操作可描述如下。
操作101：將在其上形成圖案化結構之基板安裝在反應器上。圖案化結構可以是用於在基板上形成圖案之遮罩膜（mask film）。例如，遮罩膜之材料可以是旋塗式硬遮罩或用於形成遮罩膜之聚合材料。
操作201：在圖案化結構上供應第一反應物及第二反應物以形成第一膜。第二反應物可以是針對第一反應物及圖案化結構不起反應的材料。在一實施例中，第二反應物可以是藉由施加至反應空間之高頻功率活化的惰性氣體（例如Ar自由基）。第一反應物係包括薄膜成分材料之材料，且可以是液體材料，並可藉由載體氣體以蒸氣狀態供應至基板。在一實施例中，第一反應物可以是含有Si元素之源材料。在接連供應第一反應物及第二反應物的同時可形成第一薄膜，且此製程係重複若干次。在第二操作中，由於第二反應物與第一反應物不具有化學反應性，欲沉積之第一薄膜可包括藉由施加高頻功率而解離之第一反應物（諸如源材料之成分材料），且同時係藉由第二反應物而在基板上緻密化。例如，當第一反應材料係含有碳、氮、及氫成分之Si源材料時，第一薄膜可包括成分元素之間的鍵結結構在其中破壞Si源分子片段，及/或第一反應材料可包括個別的Si、碳、氮、氫元素、對應元素之隨機混合物、或具有弱於化學鍵之物理鍵的弱鍵之混合物。
操作301：在第二操作（步驟2）中形成之第一薄膜上供應第三反應物。第三反應物係與第一反應物具有化學反應性之材料，並可以是例如含氧之活化氣體。
操作401：藉由在第二操作（步驟2）中形成於基板上之第一薄膜與在第三操作（步驟3）中所供應的第三反應物之間的化學反應，來使第一薄膜轉化成第二薄膜。在一實施例中，轉化可以是使第一薄膜氧化之製程。例如，當第一薄膜係含有Si元素之混合物且第三反應物係氧自由基時，第二薄膜可以是SiO2 。在第四操作中，在第一薄膜與第三反應物之間的反應中所生成之副產物係移除及排出反應器。
操作501：在第二薄膜上形成第三薄膜。第三薄膜可具有與第二薄膜相同的膜品質，且例如，第三薄膜可以是SiO2 薄膜。可藉由交替且接連地供應第一反應物及第三反應物來形成第三薄膜。在一實施例中，第三薄膜可以是由電漿增強原子層沉積方法形成之SiO2 膜。
第13圖係繪示根據實施例之基板處理方法的視圖。根據實施例之基板處理方法可以是根據上述實施例之基板處理方法的變體。在下文中，本文中將不再提供實施例之重複描述。
參照第13圖，使用第一反應物、第二反應物、及第三反應物處理基板。在下文中，將在第一反應物含有Si源材料（例如前驅物）、第二反應物含有Ar、及第三反應物含有氧（O2 ）的前提下進行描述。
步驟1：執行保護層形成步驟。在步驟1中，於交替地供應Si源材料及Ar氣的同時，第一薄膜係形成在旋塗式硬遮罩圖案化結構上。當供應Ar氣時，高頻功率係供應至反應空間，以解離Si源氣體及Ar氣。由於Si源材料及Ar電漿不起化學反應，第一薄膜包括藉由施加高頻功率而解離的Si源材料。當Si源材料係由氮及烷基（Cn H2n+1 ）組成之胺基矽烷（aminosilane）氣體（例如二異丙基胺基矽烷（diisopropylaminosilane，DIPAS））時，Si源材料可以是成分元素之間的鍵結結構在其中破壞之Si源分子片段、個別的Si、碳、氮、及氫元素、或對應元素之混合物。Si源材料可以是由弱於化學鍵之物理鍵組成之弱鍵的混合物。然而，吸附在圖案化結構上之Si源材料的最外層可與下部圖案化結構之表面上的H封端位點起反應，以形成-Si-O-化學鍵。
在步驟1中，由於Ar自由基之離子轟擊效應，第一薄膜在旋塗式硬遮罩圖案化結構上可更加緻密化。藉由活化有別於氧氣的Ar氣，以在旋塗式硬遮罩圖案化結構上形成第一薄膜，其具有防止下伏旋塗式硬遮罩圖案化結構變形的技術效果。
重複步驟1若干次（m次）以形成具有特定厚度之第一薄膜。第一薄膜的厚度必須具有的厚度範圍可在氧自由基穿透第一薄膜時，不使旋塗式硬遮罩結構變形的情況下，轉化成具有SiO2 成分的第二薄膜，且其詳細描述稍後將在下文中描述。
步驟2：在步驟1之後，執行氧處理（oxygen treatment）及氧化步驟。在步驟2中，在供應氧氣的同時，第一薄膜係轉化成第二薄膜（也就是SiO2 膜）。當供應作為第三反應物之氧氣時，高頻功率係施加至反應空間以形成氧自由基，且氧自由基與第一薄膜中之Si鍵結分子片段起化學反應以形成SiO2 薄膜。例如，含有Si元素的分子片段（諸如Si-N-、Si-C-、Si-H-、及Si-Cn H2n+1 ）及氧自由基彼此可起化學反應以形成SiO2 膜。作為化學反應之副產物之一實例，可有各種副產物組合（諸如CH4 、C2 H5 、N(C2 H5 )2 、CO2 、NO、H2 O、H2 等），其等係藉由Ar吹掃氣體吹掃並從反應空間移除。因此，步驟2具有將第一薄膜轉化成SiO2 膜，同時最小化氧自由基由於第一薄膜的特定厚度，而使旋塗式硬遮罩下部膜變形的技術效應。
步驟3：在步驟2之後的SiO2 膜形成。在步驟3中，第三薄膜係化學沉積在第二薄膜上。在步驟3中，於交替且接連地供應為第一反應物之Si源材料及為第三反應物之氧自由基的同時，SiO2 之第三薄膜係化學沉積在第二薄膜上。較佳地，第二薄膜及第三薄膜具有相同的膜品質，並可防止諸如在後續熱處理製程中可發生之第二薄膜及第三薄膜的剝離之問題。
下文的表1顯示實驗條件的一實例，在此等條件下執行上述之第12圖的實施例。
表1
項目 條件
製程溫度（°C） 室溫至550 °C（較佳地50 °C至300 °C）
製程壓力（Torr） 1.0 Torr至5.0 Torr（較佳地2.0 Torr至3.0 Torr）
Si前驅物 DIPAS（二異丙基胺基矽烷）
反應物 O2
吹掃氣體 Ar
第一步驟（保護膜形成步驟）
製程時間（秒） 源供應（S1） 0.05秒至2.0秒（較佳地0.1秒至1.0秒）
源吹掃（S2） 0.05秒至2.0秒（較佳地0.1秒至1.0秒）
電漿施加（S3） 0.05秒至2.0秒（較佳地0.1秒至1.0秒）
吹掃（S4） 0.05秒至2.0秒（較佳地0.1秒至1.0秒）
重複S1循環至S4循環 50次至200次（較佳地100次至150次）
氣體流量率（sccm） 源載體（Ar） 100 sccm至10,000 sccm（較佳地600 sccm至1,200 sccm）
吹掃氣體（Ar） 1,000 sccm至10,000 sccm（較佳地3,000 sccm至6,000 sccm）
電漿條件 RF功率（W） 100 W至 1,000 W（較佳地200 W至400 W）
RF頻率 13 MHz至100 MHz（較佳地27 MHz至60 MHz）
第二步驟（氧處理及氧化步驟）
製程時間（秒） 預吹掃（S5） 0.05秒至5.0秒（較佳地0.5秒至5.0秒）
電漿施加（S6） 0.05秒至3.0秒（較佳地0.1秒至2.0秒）
吹掃（S7） 0.05秒至2.0秒（較佳地0.1秒至1.0秒）
重複S5循環及S6循環 1次至10次（較佳地1次至5次）
氣體流量率（sccm） 反應氣體（O2 ） 50 sccm至1000 sccm（較佳地200 sccm至500 sccm）
吹掃氣體（Ar） 1,000 sccm至10,000 sccm（較佳地3,000 sccm至6,000 sccm）
電漿條件 RF功率（W） 100 W至 1,000 W（較佳地200 W至400 W）
RF頻率 13 MHz至100 MHz（較佳地27 MHz至60 MHz）
第三步驟（SO膜形成步驟）
製程時間（秒） 源供應（S8） 0.05秒至2.0秒（較佳地0.1秒至1.0秒）
源吹掃（S9） 0.05秒至2.0秒（較佳地0.1秒至1.0秒）
電漿施加（S10） 0.05秒至2.0秒（較佳地0.1秒至2.0秒）
吹掃（S11） 0.05秒至2.0秒（較佳地0.1秒至1.0秒）
重複S8循環至S11循環 1次至10次（較佳地1次至5次）
氣體流量率（sccm） 源載體（Ar） 100 sccm至10,000 sccm（較佳地600 sccm至1,200 sccm）
反應氣體（O2 ） 50 sccm至1000 sccm（較佳地200 sccm至500 sccm）
吹掃氣體（Ar） 1,000 sccm至10,000 sccm（較佳地3,000 sccm至6,000 sccm）
電漿條件 RF功率（W）    100 W至 1,000 W（較佳地200 W至400 W）
RF頻率 13 MHz至100 MHz（較佳地27 MHz至60 MHz）
第14圖係根據實施例之基板處理方法的流程圖。根據實施例之基板處理方法可以是根據上述實施例之基板處理方法的變體。在下文中，本文中將不再提供實施例之重複描述。
參照第14圖，製備旋塗式硬遮罩圖案化結構1 （14（a）），並供應Si源材料至旋塗式硬遮罩圖案化結構1，以在圖案化結構1上形成第一薄膜2 （14（b））。其後，供應氧自由基，以將第一薄膜2轉化成具有SiO2 成分之第二薄膜3（14（c））。其後，具有SiO2 成分之第三薄膜4係形成在第二薄膜3上（14（d））。藉由此製程，可最小化旋塗式硬遮罩圖案化結構1之導因於氧自由基的變形或損耗。
第15圖顯示下伏旋塗式硬遮罩膜的損耗程度，取決於根據上述製程所形成之第一薄膜的厚度。參照第15圖，可見到當第一薄膜係至少15埃時，旋塗式硬遮罩膜的損耗程度係減少至5埃或更少，其係容許範圍。因此，在上述實施例中所執行之第一薄膜的形成中，較佳地重複循環使得第一薄膜具有至少15埃之厚度。
在一些實施例中，可不額外形成第三薄膜，且第一薄膜可形成為較厚並接著轉化成第二薄膜。在此情況下，藉由增加用於施加高頻功率的時間或增加功率的量，而使第二反應材料與第一薄膜充分地起化學反應。
應瞭解，本文中所述之實施例應僅視為描述意義而非用於限制目的。各實施例內的特徵或態樣之描述一般應視為可用於其他實施例中之其他類似特徵或態樣。雖然已參照圖式描述一或多個實施例，所屬技術領域中具有通常知識者將瞭解，在不偏離本揭露由下列申請專利範圍所定義的精神及範疇的情況下，可於其中作出各種形式及細節的變化。
1:圖案化結構 2:第一薄膜 3:第二薄膜 4:第三薄膜 100:基板 101:操作 110:第一層 120:第一圖案化結構 130:第一薄膜 135:第二薄膜 140:第三薄膜 201:操作 301:操作 401:操作 501:操作 A:間距 B:間距 C:間距 d1:距離 d2:距離 P1:第一突出部 P2:第二突出部 P3:第三突出部 SP:間隔物圖案 SP':間隔物圖案
本揭露之某些實施例的上述及其他態樣、特徵、及優點將從結合隨附圖式的下列描述而更加明白，其中： 第1圖至第6圖係繪示根據實施例製造半導體裝置之方法的剖視圖； 第7圖至第10圖係繪示根據實施例之基板處理方法的視圖； 第11圖係繪示在圖案化製程中藉由在圖案化結構上供應氧自由基而沉積SiO2 膜時，導因於氧自由基及相關聯問題之下伏（underlying）旋塗式硬遮罩膜受損的視圖； 第12圖係繪示方法的流程圖，此方法能夠在圖案化結構上使用活性自由基沉積薄膜時最小化下部膜的損耗或變形； 第13圖係繪示根據實施例之基板處理方法的視圖； 第14圖係根據實施例之基板處理方法的流程圖；以及 第15圖係針對第一薄膜之各厚度繪示下伏旋塗式硬遮罩膜之損耗程度的圖。
100:基板
110:第一層
135:第二薄膜
140:第三薄膜
d1:距離
d2:距離
P1:第一突出部
P2:第二突出部
P3:第三突出部
SP:間隔物圖案

Claims (20)

  1. 一種基板處理方法，包括： 藉由執行一第一循環複數次來形成具有一特定厚度的一第一薄膜，該第一循環包括將一第一反應物供應至一結構上及吹掃一殘餘物複數次；以及 藉由改變具有該特定厚度之該第一薄膜的一化學組成來形成一第二薄膜。
  2. 如請求項1之基板處理方法，其中該第一反應物包括一含矽源氣體。
  3. 如請求項1之基板處理方法，其中 一電漿係在該第一循環之至少一部分期間施加，且 該第一反應物係藉由該電漿解離，以吸附該結構上之該第一薄膜。
  4. 如請求項3之基板處理方法，其中 在該第一循環期間供應不與該結構起反應之一第二反應物，且 藉由該第二反應物來緻密化該第一薄膜。
  5. 如請求項1之基板處理方法，其中在形成該第二薄膜之該步驟期間，執行一第二循環複數次， 其中該第二循環包括： 在具有該特定厚度之該第一薄膜上供應一第三反應物； 施加一電漿以誘發該第一薄膜與該第三反應物之間的一反應；以及 吹掃一殘餘物。
  6. 如請求項5之基板處理方法，其中 該第三反應物包括氧，且 在該反應的誘發期間使該第一薄膜氧化。
  7. 如請求項5之基板處理方法，其中該第三反應物係與該結構起反應。
  8. 如請求項7之基板處理方法，其中該第一薄膜具有大於或等於一特定厚度的一厚度，該厚度允許在該第三反應物與該第一薄膜起反應的同時所發生的該結構之一損耗小於一特定值。
  9. 如請求項7之基板處理方法，其中該特定厚度係至少15埃。
  10. 如請求項5之基板處理方法，其中在該第二循環期間所吹掃的該殘餘物包括CH4 、C2 H5 、N(C2 H5 )2 、CO2 、NO、H2 O、及H2 中之至少一者。
  11. 如請求項1之基板處理方法，其中該第一薄膜包括構成該第一反應物之元素的一混合物，且該第一薄膜係藉由使該混合物吸附在該結構上而形成。
  12. 如請求項11之基板處理方法，其中該第一薄膜包括一化學鍵，係藉由該混合物之一元素與構成該結構之元素中的至少一者起反應而形成。
  13. 如請求項1之基板處理方法，更包括： 移除該第二薄膜之至少一部分，以形成用於該結構之一間隔物圖案； 移除該結構；以及 使用該間隔物圖案作為一遮罩，來圖案化一下部結構。
  14. 如請求項13之基板處理方法，其中 該間隔物圖案包括從該下部結構突出之一第一突出部、一第二突出部、及一第三突出部， 且該第一突出部與該第二突出部之間的一第一距離、及該第二突出部與該第三突出部之間的一第二距離之一差值係小於5埃。
  15. 如請求項1之基板處理方法，更包括在該第二薄膜上形成具有與該第二薄膜相同成分的一第三薄膜。
  16. 如請求項15之基板處理方法，更包括： 藉由在該第二薄膜及該第三薄膜上執行回蝕，來使該結構暴露； 移除該結構；以及 使用該第二薄膜及該第三薄膜之剩餘部分作為一遮罩來圖案化一下部結構。
  17. 如請求項15之基板處理方法，其中在該形成該第三薄膜期間執行一第三循環複數次， 其中該第三循環包括： 在該第二薄膜上供應該第一反應物； 吹掃該第一反應物之一殘餘物； 在一電漿大氣下供應該第三反應物；以及 吹掃該第三反應物之一殘餘物。
  18. 一種基板處理方法，包括： 藉由在具有一圖案化結構之一基板上供應一第一反應物及一第二反應物來形成一第一薄膜； 供應一第三反應物；以及 將該第一薄膜轉化成一第二薄膜。
  19. 如請求項18之基板處理方法，更包括藉由供應該第一反應物及該第三反應物，而在該第二薄膜上形成一第三薄膜。
  20. 一種基板處理方法，包括： 藉由執行一第一循環複數次來形成吸附在一圖案化旋塗式硬遮罩結構上之具有一特定厚度的一第一薄膜，該第一循環包括在該圖案化旋塗式硬遮罩結構上供應一含矽源氣體及吹掃該殘餘物； 藉由執行一第二循環複數次來改變該第一薄膜之一化學組成而形成一第二薄膜，該第二循環包括供應與該圖案化旋塗式硬遮罩結構起反應並與該含矽源氣體起反應之一反應氣體、及吹掃一殘餘物；以及 藉由執行一第三循環複數次而在該第二薄膜上形成具有與該第二薄膜相同成分之一第三薄膜，該第三循環包括供應該含矽源氣體及供應該反應氣體。
TW110113549A 2020-07-08 2021-04-15 基板處理方法 TW202202649A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US202063049572P 2020-07-08 2020-07-08
US63/049,572 2020-07-08

Publications (1)

Publication Number Publication Date
TW202202649A true TW202202649A (zh) 2022-01-16

Family

ID=79173800

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110113549A TW202202649A (zh) 2020-07-08 2021-04-15 基板處理方法

Country Status (4)

Country Link
US (1) US20220013358A1 (zh)
KR (1) KR20220006455A (zh)
CN (1) CN113913777A (zh)
TW (1) TW202202649A (zh)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9685320B2 (en) * 2010-09-23 2017-06-20 Lam Research Corporation Methods for depositing silicon oxide
US9343317B2 (en) * 2013-07-01 2016-05-17 Micron Technology, Inc. Methods of forming silicon-containing dielectric materials and semiconductor device structures
US20150064361A1 (en) * 2013-09-04 2015-03-05 Intermolecular Inc. UV treatment for ALD film densification
US10410857B2 (en) * 2015-08-24 2019-09-10 Asm Ip Holding B.V. Formation of SiN thin films
US10134579B2 (en) * 2016-11-14 2018-11-20 Lam Research Corporation Method for high modulus ALD SiO2 spacer
US10950426B2 (en) * 2018-08-14 2021-03-16 Taiwan Semiconductor Manufacturing Co., Ltd. Dielectric layer, interconnection structure using the same, and manufacturing method thereof
KR20220021863A (ko) * 2020-08-14 2022-02-22 에이에스엠 아이피 홀딩 비.브이. 기판 처리 방법

Also Published As

Publication number Publication date
US20220013358A1 (en) 2022-01-13
KR20220006455A (ko) 2022-01-17
CN113913777A (zh) 2022-01-11

Similar Documents

Publication Publication Date Title
US20230250531A1 (en) Method of forming structures using a neutral beam, structures formed using the method and reactor system for performing the method
US11127589B2 (en) Method of topology-selective film formation of silicon oxide
KR100660890B1 (ko) Ａｌｄ를 이용한 이산화실리콘막 형성 방법
US20210043444A1 (en) Method for reforming amorphous carbon polymer film
TW202143328A (zh) 用於調整膜應力之方法
US10655221B2 (en) Method for depositing oxide film by thermal ALD and PEALD
CN112309850A (zh) 使用氟去除形成结构的方法
KR101147728B1 (ko) 사이클릭 박막 증착 방법
US7923386B2 (en) Method to improve the step coverage and pattern loading for dielectric films
US7780865B2 (en) Method to improve the step coverage and pattern loading for dielectric films
WO2007118026A2 (en) Step coverage and pattern loading for dielectric films
CN110265298B (zh) 半导体器件的制造方法、衬底处理装置
US20220051935A1 (en) Substrate processing method
TW202202649A (zh) 基板處理方法
TW202044342A (zh) 使用犧牲性遮罩的選擇性蝕刻
US11658035B2 (en) Substrate processing method
US20230343551A1 (en) Substrate processing method
TWI834919B (zh) 氧化矽之拓撲選擇性膜形成之方法
WO2023112320A1 (ja) 成膜方法およびプラズマ処理方法
CN116779417A (zh) 半导体器件的形成方法
KR20210066080A (ko) 기판 처리 장치의 시즈닝 방법 및 기판 처리 방법
JP2023539678A (ja) 高密度かつ高引張応力の膜を堆積するためのシステム及び方法
KR20230166329A (ko) 기판 처리 장치 및 기판 처리 방법
KR20220123984A (ko) 기판처리방법 및 이를 포함하는 반도체 소자 제조방법
KR20180121096A (ko) 질소를 함유하는 실리콘 박막의 플라즈마 원자층 증착 방법 및 반도체 소자의 더블 패터닝 방법