KR20220021863A - 기판 처리 방법 - Google Patents

기판 처리 방법 Download PDF

Info

Publication number
KR20220021863A
KR20220021863A KR1020210098905A KR20210098905A KR20220021863A KR 20220021863 A KR20220021863 A KR 20220021863A KR 1020210098905 A KR1020210098905 A KR 1020210098905A KR 20210098905 A KR20210098905 A KR 20210098905A KR 20220021863 A KR20220021863 A KR 20220021863A
Authority
KR
South Korea
Prior art keywords
thin film
gap
gas
reactant gas
forming
Prior art date
Application number
KR1020210098905A
Other languages
English (en)
Inventor
김현철
최승우
신우식
김기헌
구예현
Original Assignee
에이에스엠 아이피 홀딩 비.브이.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에이에스엠 아이피 홀딩 비.브이. filed Critical 에이에스엠 아이피 홀딩 비.브이.
Publication of KR20220021863A publication Critical patent/KR20220021863A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76237—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials introducing impurities in trench side or bottom walls, e.g. for forming channel stoppers or alter isolation behavior
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76837—Filling up the space between adjacent conductive structures; Gap-filling properties of dielectrics
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45534—Use of auxiliary reactants other than used for contributing to the composition of the main film, e.g. catalysts, activators or scavengers
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45536—Use of plasma, radiation or electromagnetic fields
    • C23C16/4554—Plasma being used non-continuously in between ALD reactions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02167—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon carbide not containing oxygen, e.g. SiC, SiC:H or silicon carbonitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02323—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of oxygen
    • H01L21/02326—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of oxygen into a nitride layer, e.g. changing SiN to SiON
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Analytical Chemistry (AREA)
  • Electromagnetism (AREA)
  • Formation Of Insulating Films (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

갭 구조물의 손상을 최소화하면서 갭 내의 공극이나 균열이 없이 갭 구조물을 충진할 수 있는 기판 처리 방법이 제공된다. 상기 기판 처리 방법은 갭을 포함하는 구조물 상에 제1 반응 기체를 공급하는 단계 및 잔여물을 퍼지하는 단계를 포함하는 제1 사이클을 복수 회 수행함으로써, 상기 구조물 상에 제1 박막을 형성하는 단계; 상기 제1 박막의 화학 성분을 변화시켜 제2 박막을 형성하는 단계; 및 상기 갭을 충진시키면서, 상기 제2 박막 상에 상기 제2 박막과 동일한 성분을 갖는 제3 박막을 형성하는 단계를 형성하는 포함한다.

Description

기판 처리 방법{Method for processing a substrate}
본 발명은 기판 처리 방법에 관한 것으로, 보다 구체적으로 기판 상의 구조물에 형성된 갭을 충진하는 기판 처리 방법에 관한 것이다.
반도체 집적 회로 제조를 위한 금속 배선 공정(metallization)시에 금속막 상에 금속 회로를 형성하기 위해 패터닝 공정 및 갭 충진 공정(gap fill process)을 진행한다(cut-mask 공정). 그러나, 구조물에 형성된 갭 내부를 플라즈마를 이용한 공정으로 충진할 때 라디칼 이온에 의해 갭 주변의 구조물(예를 들어, 마스크 층)이 손상을 입는 경우가 발생한다. 구조물의 형상을 따라 박막이 증착되는 원자층 증착의 특징으로 인해, 갭을 충진함에 따라 갭 내부에는 공극이 형성된다. 갭 내부에 형성된 공극으로 인해, 후속 건식 식각 공정에서 보호되어야 할 스페이서 마스크 층이 손상을 받게 되고, 이는 이후 금속막 패터닝 공정의 불량의 원인이 된다.
본 발명이 해결하고자 하는 과제들 중 하나는, 금속 패터닝 공정을 위한 갭 충진 공정에 있어서 라디칼 이온에 의한 갭 주변의 손상을 최소화하면서, 공극이나 균열 생성 없이 갭을 충진하는 것이다.
추가적인 측면들은 다음의 설명에서 부분적으로 설명될 것이고, 부분적으로는 설명으로부터 명백하거나, 또는 본 개시서의 제시된 실시예들의 실시에 의해 학습될 수 있다.
본 발명의 기술적 사상에 의한 실시예들의 일부 측면에 따르면, 기판 처리 방법은 갭을 포함하는 구조물 상에 제1 반응 기체를 공급하는 단계 및 잔여물을 퍼지하는 단계를 포함하는 제1 사이클을 복수 회 수행함으로써, 상기 구조물 상에 제1 박막을 형성하는 단계; 상기 제1 박막의 화학 성분을 변화시켜 제2 박막을 형성하는 단계; 및 상기 갭을 충진시키면서, 상기 제2 박막 상에 상기 제2 박막과 동일한 성분을 갖는 제3 박막을 형성하는 단계를 포함할 수 있다.
상기 기판 처리 방법의 일 예에 따르면, 상기 기판 처리 방법은 상기 제3 박막을 형성하는 단계 전에, 상기 갭에 형성된 상기 제2 박막 상에 박막 형성 억제 기체를 공급하여 비활성화 층(passivation layer)을 형성하는 단계를 더 포함할 수 있다.
상기 기판 처리 방법의 다른 예에 따르면, 상기 박막 형성 억제 기체는 펄스 형태의 고주파 전력하에서 공급될 수 있다.
상기 기판 처리 방법의 다른 예에 따르면, 상기 비활성화 층은 상기 갭의 상부의 제2 박막 상에 형성될 수 있다.
상기 기판 처리 방법의 다른 예에 따르면, 상기 비활성화 층은 상기 제1 반응 기체와 결합하는 상기 제2 박막 상의 결합 사이트(bonding site)를 제거하여, 상기 갭의 상부의 제2 박막 상에 상기 제3 박막이 형성되는 것을 억제할 수 있다.
상기 기판 처리 방법의 다른 예에 따르면, 상기 제3 박막을 형성하는 동안 저주파 전력이 공급될 수 있다.
상기 기판 처리 방법의 다른 예에 따르면, 상기 제3 박막은 상기 갭의 중간 및 하부부터 형성되면서 상기 갭을 충진할 수 있다.
상기 기판 처리 방법의 다른 예에 따르면, 상기 갭을 충진하는 동안, 상기 갭 상부의 입구의 폭은 상기 갭의 하부 폭보다 넓게 유지될 수 있다.
상기 기판 처리 방법의 다른 예에 따르면, 상기 갭 내에 공극들을 생성하지 않으면서 상기 갭을 충진할 수 있다.
상기 기판 처리 방법의 다른 예에 따르면, 상기 제1 사이클의 적어도 일부 동안 플라즈마가 인가되고, 상기 플라즈마에 의해 상기 제1 반응 기체가 해리되어 상기 구조물 상에 상기 제1 박막이 흡착될 수 있다.
상기 기판 처리 방법의 다른 예에 따르면, 상기 제1 사이클 동안, 상기 제1 반응 기체와 반응성을 갖지 않는 제2 반응 기체가 공급되고, 상기 제2 반응 기체에 의해 상기 제1 박막이 치밀화될 수 있다.
상기 기판 처리 방법의 다른 예에 따르면, 상기 제1 박막을 형성하는 동안 상기 구조물의 손상을 최소화하기 위해, 상기 플라즈마는 펄스 형태의 저주파 저전력으로 공급될 수 있다.
상기 기판 처리 방법의 다른 예에 따르면, 상기 저주파 저전력에 의해 해리되는 제1 반응 기체는 상기 갭의 하부까지 도달할 수 있다.
본 발명의 기술적 사상에 의한 실시예들의 일부 측면에 따르면, 기판 처리 방법은 갭을 포함하는 구조물 상에 제1 반응 기체를 공급하는 단계, 상기 제1 반응 기체와 반응성을 갖지 않는 제2 반응 기체를 공급하는 단계, 플라즈마를 인가하는 단계 및 잔여물을 퍼지하는 단계를 포함하는 제1 사이클을 복수 회 수행함으로써, 제1 박막을 형성하는 제1 단계; 상기 제1 박막 상에 제3 반응 기체를 공급하는 단계, 플라즈마를 인가하여 상기 제1 박막과 상기 제3 반응 기체 간의 반응을 유도하는 단계 및 잔여물을 퍼지하는 단계를 포함하는 제2 사이클을 복수 회 수행함으로써, 상기 제1 박막의 화학 성분을 변화시켜 제2 박막을 형성하는 제2 단계; 상기 갭 내부의 상기 제2 박막 상에 박막 형성 억제 기체를 공급하는 단계 및 플라즈마를 인가하는 단계를 포함하는 제3 사이클을 복수 회 수행함으로써, 상기 갭 내부의 상기 제2 박막 상에 비활성화 층(passivation layer)을 형성하는 제3 단계; 및 상기 제2 박막 상에 상기 제1 반응 기체를 공급하는 단계, 상기 제3 반응 기체를 공급하는 단계, 플라즈마를 인가하는 단계 및 잔여물을 퍼지하는 단계를 포함하는 제4 사이클을 복수 회 수행함으로써, 상기 제2 박막 상에 제3 박막을 형성하는 제4 단계를 포함할 수 있다.
상기 기판 처리 방법의 일 예에 따르면, 상기 제3 사이클의 플라즈마는 펄스 형태의 고주파 전력으로 공급되며, 상기 제3 사이클 동안 상기 박막 형성 억제 기체는 고주파 전력으로 활성화되어, 상기 갭의 상부 영역에 도달하며, 상기 제4 사이클의 플라즈마는 펄스 형태의 저주파 전력으로 공급되며, 상기 제4 사이클 동안 상기 제3 반응 기체는 저주파 전력으로 활성화되어, 상기 갭의 하부까지 도달할 수 있다.
상기 기판 처리 방법의 다른 예에 따르면, 상기 제3 단계 및 상기 제4 단계는 상기 갭이 충진될 때까지 반복적으로 수행될 수 있다.
상기 기판 처리 방법의 다른 예에 따르면, 상기 구조물 상에 제1 박막을 형성하는 제1 단계 및 상기 제1 박막의 화학 성분을 변화시켜 제2 박막을 형성하는 제2 단계에서 공급되는 인가 전력의 크기는 상기 제2 박막 상에 비활성화 층(passivation layer)을 형성하는 제3 단계 및 상기 제3 박막을 형성하는 제4 단계에서 공급되는 인가 전력보다 작아서, 상기 구조물의 손상을 최소화할 수 있다.
상기 기판 처리 방법의 다른 예에 따르면, 상기 제1 단계, 상기 제2 단계 및 상기 제 4 단계 중 적어도 하나의 단계 동안 질소 기체가 추가로 공급되며, 상기 질소 기체는 박막을 형성하는 동안 플라즈마 생성을 억제함으로써 상기 구조물의 손상을 최소화할 수 있다.
상기 기판 처리 방법의 다른 예에 따르면, 상기 방법은 : 상기 구조물, 상기 제2 박막 및 상기 제3 박막의 적어도 일부에 대해 에치백을 수행하여 상기 구조물을 노출시키는 단계를 더 포함하며, 상기 에치백을 수행하는 동안, 상기 갭 내의 제2 박막 및 제3 박막은 제거되지 않을 수 있다.
상기 기판 처리 방법의 다른 예에 따르면, 상기 에치백을 수행하는 동안, 상기 갭 내에 위치한 제2 박막은 상기 갭 하부의 구조물을 보호하는 보호막 기능을 할 수 있다.
본 개시서의 특정 실시예들의 상기 및 다른 측면들, 특징들 및 이점들은 첨부 도면과 함께 취해진 다음의 설명으로부터 더 명백할 것이다.
도 1은 금속 배선 공정을 위한 금속 패터닝 및 갭 충진 공정을 개략적으로 도시한 단면도이다.
도 2는 종래 기술을 사용하여 충진된 갭, 그리고 갭에 형성된 공극의 횡단면을 도시한다.
도 3은 도 1의 갭 충진 공정시에 갭 내부를 플라즈마 공정을 이용하여 산화막으로 충진할 때 산소 라디칼에 의한 갭 주변 구조물의 손상 및 그에 따른 문제점을 보여준다.
도 4 내지 도 8은 본 발명의 기술적 사상에 의한 실시예들에 따른 반도체 장치의 제조 방법을 개략적으로 도시한 단면도이다.
도 9a 내지 도 9e는 도 8의 제3 박막 형성 단계를 구체적으로 도시한다.
도 10은 금속 패터닝 공정을 위한 갭 충진 공정시에 라디칼 이온에 의한 갭 주변의 손상을 최소화하면서, 공극이나 균열 생성 없이 갭을 충진할 수 있는 방법을 개시한다.
도 11은 본 발명의 기술적 사상에 의한 실시예들에 따른 기판 처리 방법을 개략적으로 도시한다.
도 12는 본 발명의 기술적 사상에 의한 실시예들에 따른 기판 처리 방법을 개략적으로 도시한다.
도 13은 본 발명의 기술적 사상에 의한 실시예들에 따른 기판 처리 방법을 개략적으로 도시한다.
도 14는 서로 다른 조건으로 갭 충진 공정 수행시 하부 SOH 마스크 층이 손실되는 정도를 나타낸다.
이제 실시예들을 상세히 참조할 것이며, 실시예들의 그 예들은 첨부 도면에 도시되어 있다. 첨부 도면에서, 유사한 참조번호들은 전체에 걸쳐 유사한 요소들을 지칭한다. 이와 관련하여, 본 실시예들 서로 다른 형태를 가질 수 있으며, 여기에서 설명하는 설명에 한정되는 것으로 해석되어서는 안된다. 따라서, 실시예들은 본 설명의 양태들을 설명하기 위해 도면을 참조하여 이하에서 기술될 뿐이다. 본 명세서에서 사용된 바와 같이, "및/또는"이란 용어는 관련된 나열 항목들 중 하나 이상의 임의의 그리고 모든 조합들을 포함한다. "다음 중 적어도 하나"와 같은 표현은 요소들 목록 앞에 올 때 요소들의 전체 목록을 수정하고 목록의 개별 요소들을 수정하지 않는다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하기로 한다.
본 발명의 실시예들은 당해 기술 분야에서 통상의 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위하여 제공되는 것이며, 아래의 실시예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래의 실시예들로 한정되는 것은 아니다. 오히려, 이들 실시예는 본 개시를 더욱 충실하고 완전하게 하며 당업자에게 본 발명의 사상을 완전하게 전달하기 위하여 제공되는 것이다.
본 명세서에서 사용된 용어는 특정 실시예를 설명하기 위하여 사용되며, 본 발명을 제한하기 위한 것이 아니다. 본 명세서에서 사용된 바와 같이 단수 형태는 문맥상 다른 경우를 분명히 지적하는 것이 아니라면, 복수의 형태를 포함할 수 있다. 또한, 본 명세서에서 사용되는 경우 "포함한다(comprise)" 및/또는 "포함하는(comprising)"은 언급한 형상들, 숫자, 단계, 동작, 부재, 요소 및/또는 이들 그룹의 존재를 특정하는 것이며, 하나 이상의 다른 형상, 숫자, 동작, 부재, 요소 및/또는 그룹들의 존재 또는 부가를 배제하는 것이 아니다. 본 명세서에서 사용된 바와 같이, 용어 "및/또는"은 해당 열거된 항목 중 어느 하나 및 하나 이상의 모든 조합을 포함한다.
본 명세서에서 제1, 제2 등의 용어가 다양한 부재, 영역 및/또는 부위들을 설명하기 위하여 사용되지만, 이들 부재, 부품, 영역, 층들 및/또는 부위들은 이들 용어에 의해 한정되어서는 안됨은 자명하다. 이들 용어는 특정 순서나 상하, 또는 우열의 의미하지 않으며, 하나의 부재, 영역 또는 부위를 다른 부재, 영역 또는 부위와 구별하기 위하여만 사용된다. 따라서, 이하 상술할 제1 부재, 영역 또는 부위는 본 발명의 가르침으로부터 벗어나지 않고서도 제2 부재, 영역 또는 부위를 지칭할 수 있다.
본 개시서에서, "기체(가스)"는 증발된 고체 및/또는 액체를 포함할 수 있으며, 단일 기체 또는 기체들의 혼합물로 구성될 수 있다. 본 개시서에서, 샤워헤드를 통하여 반응 챔버로 도입된 공정 기체는 전구체 기체 및 부가성 기체를 포함할 수 있다. 상기 전구체 기체 및 상기 부가성 기체는 전형적으로 혼합 기체로서 또는 별도로 반응 공간으로 도입될 수 있다. 상기 전구체 기체는 불활성 기체와 같은 캐리어 기체와 함께 도입될 수 있다. 상기 부가성 기체는 반응물 기체 및 불활성 기체와 같은 희석 기체를 포함할 수 있다. 상기 반응물 기체 및 상기 희석 기체는 혼합하여 또는 별도로 반응 공간으로 도입될 수 있다. 전구체는 둘 이상의 전구체들로 구성될 수 있으며, 그리고 반응물 기체는 둘 이상의 반응물 기체들로 구성될 수 있다. 상기 전구체는 기판 상에 화학흡착된 그리고 유전체 막의 매트릭스의 주요 구조를 구성하는 전형적으로 메탈로이드(metalloid) 또는 금속 원소를 함유하는 기체며, 퇴적을 위한 상기 반응물 기체는 상기 기체가 상기 기판 상에서 원자층 또는 단층(monolayer)을 고정하기 위해 여기될 때 기판 상에 화학흡착된 상기 전구체와 반응하는 기체이다. "화학흡착(chemisorption)"은 화학적 포화 흡착을 지칭한다. 상기 공정 기체 외의 기체, 즉 상기 샤워헤드를 통하여 통과하지 않고 도입된 기체가 상기 반응 공간을 실링(sealing)하기 위해 사용될 수 있으며, 이것은 불활성 기체와 같은 시일 기체(seal gas)를 포함한다. 일부 실시예들에서, "막(film)"은 전체 타겟 또는 관련된 표면을 피복하도록 실질적으로 핀홀들 없이 두께 방향에 수직한 방향으로 연속적으로 연장되는 층, 또는 단순히 타겟 또는 관련된 표면을 피복하는 층을 지칭한다. 일부 실시예들에서 "층(layer)"은 표면 상에 형성된 어떠한 두께를 갖는 구조물, 또는 막의 동의어, 또는 비막(non-film) 구조물을 지칭한다. 막 또는 층은 어떠한 특성들을 갖는 불연속적 단일 막 또는 층, 또는 다중의 막들 또는 층들로 구성될 수 있으며, 그리고 인접한 막들 또는 층들 사이의 경계는 분명하거나 또는 분명하지 않을 수 있으며, 그리고 물리적, 화학적, 및/또는 어떤 다른 특성들, 형성 공정들 또는 시퀀스, 및/또는 인접한 막들 또는 층들의 기능들 또는 목적들에 기초하여 설정될 수 있다.
본 개시서에서, "Si-O 결합을 함유하는"이라는 표현은 Si-O 결합 또는 Si-O 결합들에 의해 실질적으로 구성된 주요 골격을 갖는, 및/또는 Si-O 결합 또는 Si-O 결합들에 의해 실질적으로 구성된 치환기를 갖는, Si-O 결합 또는 Si-O 결합들에 의해 특징되는 것으로 지칭할 수 있다. 실리콘 산화층은 Si-O 결합을 함유하는 유전체 층일 수 있으며, 실리콘 산화층(SiO) 및 실리콘 산질화층(SiON)을 포함할 수 있다.
본 개시서에서, "동일한 물질"이라는 표현은, 주요 구성 성분이 동일함을 의미하는 것으로 해석되어야 한다. 예를 들어, 제1 층과 제2 층은 모두 실리콘 질화층이고 동일한 물질로 형성될 경우, 제1 층은 Si2N, SiN, Si3N4 및 Si2N3을 포함하는 그룹으로부터 선택될 수 있고, 제2 층 역시 상기 그룹으로부터 선택될 수 있으나 그 구체적인 막질은 제1 층과 상이할 수 있다.
부가적으로, 본 개시서에서, 실행 가능한 범위가 정례적인 작업에 기초하여 결정될 수 있다는 것에 따라서 어떠한 두 가지의 변수가 상기 변수의 실행가능한 범위를 구성할 수 있으며, 어떠한 지시된 범위는 종료점들을 포함하거나 배제할 수 있다. 부가적으로, 어떠한 지시된 변수들의 값들은(그것들이 "약(about)"으로 지시되었거나 아니거나 상관없이) 정확한 값들 또는 근사값들을 지칭할 수 있으며, 등가물을 포함할 수 있으며, 그리고 일부 실시예들에서 평균값, 중앙값, 대표값, 다수값 등을 지칭할 수 있다.
조건들 및/또는 구조들이 특정되지 않은 본 개시서에서, 통상의 기술자는 관례적인 실험의 문제로서, 본 개시서의 견지에서 이러한 조건들 및/또는 구조들을 용이하게 제공할 수 있다. 모든 개시된 실시예들에서, 하나의 실시예에서 사용된 어떠한 구성 요소는 의도된 목적들을 위해, 여기에 명시적으로, 필연적으로 또는 본질적으로 개시된 것들을 포함하여, 그것에 등가적인 어떠한 구성 요소들로 대체될 수 있다, 나아가, 본 발명은 장치들 및 방법들에 동일하게 적용될 수 있다.
이하, 본 발명의 기술적 사상에 따른 실시예들을 개략적으로 도시하는 도면들을 참조하여 설명한다. 도면들에 있어서, 예를 들면, 제조 기술 및/또는 공차에 따라, 도시된 형상의 변형들이 예상될 수 있다. 따라서, 본 발명의 실시예는 본 명세서에 도시된 영역의 특정 형상에 제한된 것으로 해석되어서는 아니 되며, 예를 들면 제조상 초래되는 형상의 변화를 포함하여야 한다.
도 1은 반도체 집적 회로(Integrated Circuit; IC) 제조를 위한 금속 배선 공정시에, 금속막 상에 금속 회로 형성을 위한 종래의 패터닝 및 갭 충진 공정(cut-mask 공정)을 개략적으로 도시한 단면도이다.
도 1의 (a)를 참조하면, 기판(1) 상에 식각 대상막인 금속막(2)을 형성한다. 상기 금속막(2)은 알루미늄(Al), 구리(Cu), 텅스텐(W), 질화 티타늄(TiN) 또는 전도성 막 중 적어도 하나일 수 있다. 일부 실시예에서, 상기 기판(1)과 상기 금속막(2) 사이에 절연막(미도시)이 추가될 수 있으며, 이러한 절연막은 기판(1)과 금속막(2) 간의 반응을 차단하거나 금속막(2)의 금속 이온이 기판(1)으로 확산하는 것을 차단할 수 있다.
이후, 금속막(2) 상에 패턴 형성을 위한 지지물(예를 들어, mandrel)(3)을 형성한 후, 그 위에 스페이서 마스크 막(4)을 균일하게 증착한다. 상기 스페이서 마스크 막(4)은 산화막, 예를 들어 SiO2 또는 TiO2일 수 있고, 하부의 층(2)을 패터닝하는데 이용하는 마스크 층일 수 있다. 지지물(3) 패턴 구조 상에 균일하게 증착되기 위해, 상기 스페이서 마스크 막(4)은 플라즈마 원자층 증착으로 증착된다. 이에 따라, 지지물(3) 사이에는 갭(G)이 존재한다.
도 1의 (b)를 참조하면, 스페이서 마스크 막(4) 상에 마스크 층(6)을 형성하며, 상기 마스크 층(6) 위에 하드 마스크 막(7)을 형성한다. 마스크 층(6)은 하드마스크일 수 있으며, 특히 탄소를 포함하는 하드마스크일 수 있다. 예를 들어, 마스크 층(6)은 스핀 온 하드마스크(Spin-on-Hardmask; SOH) 막질 또는 탄소 스핀 온 하드 마스크(C-SOH) 막질로 이루어질 수 있다. 마스크 층(6) 상에 형성되는 하드 마스크 막(7)은 실리콘 산질화막(SiON)일 수 있다.
이후, 하드 마스크 막(7)의 일부(도 1 (b)의 점선 부분)가 리소그래피 공정을 통해 식각되어 제거된다. 제거된 하드 마스크 막(7)의 하부에 있는 마스크 층(6)은 산소 플라즈마를 이용한 애싱 공정(ashing)을 통해 제거된다. 마스크 층(6)은 탄소 성분으로 이루어져 있으므로, 산소 플라즈마와 반응하여 제거될 수 있다. 마스크 층(6)의 일부(도 1 (b)의 점선 부분)가 제거됨으로써, 스페이서 마스크 막(4)과 제거된 마스크 층(6) 사이에 갭(5a, 5b; 5)이 생성된다. 따라서, 갭(5)을 포함하는 구조물이 기판(1) 상에 마련될 수 있다.
도 1의 (c)를 참조하면, 마스크 층(6)이 제거되어 생성된 갭(5)을 산화막(8)으로 충진하는 단계(이하, 단계 (c))가 수행된다. 상기 산화막(8)은 SiO2일 수 있다. 상기 산화막(8)은 플라즈마를 이용한 공정, 예를 들어 PEALD 또는 PECVD 공정으로 증착되어 갭(5)을 충진할 수 있다. 플라즈마 원자층 증착법을 적용한 증착-식각-증착(deposition-etch-deposition) 방식으로 상기 산화막(8)으로 상기 갭(5)을 충진할 수 있다.
도 1의 (d)를 참조하면, 스페이서 마스크 막(4) 상에 형성된 산화막(8), 하드 마스크 막(7) 및 마스크 층(6)이 에치백(etch back)되는 단계가 수행된다(이하, 단계 (d)). 예를 들어, CMP(Chemical-Mechanical Polishing) 방법으로 스페이서 마스크 막(4) 상부에 형성된 막들, 즉 산화막(8), 하드 마스크 막(7) 및 마스크 층(6)이 제거된다. 이 때, 스페이서 마스크 막(4) 사이의 갭(5a)에 위치한 산화막(9)은 제거되지 않는다. 스페이서 마스크 막(4) 사이에 남아있는 산화막(9)은 후속하는 식각 단계(도 1의 (e))에서 스페이서 마스크 층의 일부(R)를 보호하는 보호막 역할을 할 것이다.
도 1의 (e)를 참조하면, 건식 식각을 이용하여 지지물(3) 상부에 형성된 스페이서 마스크 막(4), 그리고 지지물(3) 사이의 갭(G) 하부에 형성된 스페이서 마스크 막(4)이 제거되는 단계가 수행된다(이하, 단계 (e)). 이 때, 상기 갭들(G) 중 갭(5a) 사이에 남아있는 산화막(9)으로 인해, 그 밑에 있는 스페이서 마스크 막(R)은 제거되지 않으며, 이후 금속막(2)에 대한 마스크로서 이용될 수 있다.
도 1의 (f)를 참조하면, 건식 식각을 이용하여 상기 갭(5a)에 남아있는 산화막(9)을 제거하는 단계가 수행된다(이하, 단계 (f)). 예를 들어, 산화막(9)과 선택적 반응을 하는 식각 기체를 이용하여 산화막(9)을 건식 식각한다.
도 1의 (g)를 참조하면, 금속막(2)을 패터닝하기 위한 스페이서 패턴(SP)을 형성하는 단계가 수행된다(이하, 단계 (g)). 이를 위해, 지지물(3)이 제거된다. 따라서, 식각 대상막인 금속막(2) 및 상기 금속막(2) 상에 형성된 스페이서 패턴(SP)을 포함하는 기판(1)이 마련될 수 있다.
도 1의 (h)를 참조하면, 스페이서 마스크 막(4)의 잔존하는 부분(즉, 도 1 (g)의 스페이서 패턴(SP))을 마스크로 이용하여 식각 대상막인 금속막(2)이 건식 식각되는 단계가 수행된다(이하, 단계 (h)).
그러나, 일반적으로, 종래의 갭 충진 공정 기술을 사용하여 갭을 충진하면 갭 내부에 공극이 생기는 문제점이 발생한다. 도 2는 그러한 종래 기술의 문제점을 나타낸다.
도 2는 산화물을 이용하여 플라즈마 공정(예를 들어, PEALD)에 의해 충진된 갭(20)의 횡단면도를 도시한다. 일반적으로, 산화물을 이용하여 갭(20)을 충진할 때, 갭(20)의 양 측벽에 산화물이 증착되면서 산화물 벽이 형성되고 두께가 증가하면서 산화물 벽 사이의 폭이 감소하게 된다. 산화물 벽 사이의 물리적 거리(폭, width)가 감소함으로 인해 반응 기체가 갭의 하부로 유입되는 것이 점차 어려워지고 갭의 상부 영역에 증착이 집중되게 됨으로 인해 갭 내부, 상기 산화물 벽 사이에 공극(void, 13) 혹은 균열(seam)(미도시)을 남기게 된다. 이러한 공극은 도 3을 참조하여 후술하는 바와 같이 금속막 패터닝 공정의 불량의 원인이 된다.
또한, 도 1의 단계 (c)에서 스페이서 마스크 막(4) 사이에 그리고 제거된 마스크 층(6) 사이에 형성된 갭(5a, 5b; 5) 내부를 플라즈마 공정을 이용하여 산화막(8)으로 충진할 때, 활성화된 산소 라디칼 등에 의해 구조물의 일부가 손상을 입는 경우도 발생한다. 구체적으로, 산소를 이용해서 갭(5) 내부를 충진할 때, 플라즈마 인가에 의해 산소 라디칼 활성종이 발생하고, 갭(5) 주변의 마스크 층(즉, SOH 막)(6) 및 스페이서 마스크 막(즉, 스페이서 산화막)(4)의 일부가 산소 라디칼과 반응하여 막질이 바뀌거나 혹은 기체로 환원되어 휘발하거나 혹은 물리적 손상을 입어 물리적 형상 변화가 발생할 수 있다. 이후, 손상된 마스크 층(6)과 스페이서 마스크 막(4) 사이에 충진된 막에는 공극이 형성된다. 도 3은 그러한 종래 기술의 문제점을 나타낸다.
도 3은 도 1의 갭 충진 공정시에 갭 내부를 PEALD 공정을 이용하여 산화막으로 충진할 때 산소 라디칼에 의한 갭 주변 구조물의 손상 및 그에 따른 문제점을 보여준다.
도 3의 (c)에 도시된 바와 같이, 도 1의 단계 (c)에서 갭(5) 내부를 플라즈마 공정을 이용하여 산화막(8)으로 충진할 때, 갭(5) 주변의 구조물, 특히 마스크 층(6)의 측벽(15)이 손상을 받는다. 도 2를 참조하여 설명한 바와 같이 박막이 증착되는 대상 구조물의 형상(profile)을 따라 박막이 균일하게 증착되는 원자층 증착의 특징으로 인해, 갭(5) 내부에는 공극(14)이 형성된다. 이러한 공극(14)으로 인해 참조번호 16으로 표시된 바와 같이 갭(5) 하부에 위치한 스페이서 마스크 막(4)이 직접 노출되거나, 공극(14)은 스페이서 마스크 막(4)을 뚫고 그 내부까지 확대될 수 있다. 이러한 경우, 도 1의 단계 (d) 수행시, 식각 공정에 대해 보호되어야할 스페이서 마스크 막(R)의 일부가 노출되게 된다(도 3의 (d)). 이후 단계 (e)에 의해 스페이서 마스크 막 일부에 대해 식각 공정 수행시, 노출된 스페이서 마스크 막(R)의 일부가 식각되고(도 3의 (e)의 참조번호 17), 이는 이후 금속막(2) 패터닝 공정의 불량의 원인이 된다(도 3의 (g) 및 (h) 참조).
이러한 종래 기술의 문제점을 해결하기 위해, 본 발명은 금속 패터닝 공정을 위한 패터닝 및 갭 충진 공정(cut-mask 공정)에서 산화물로 갭을 충진할 때 활성 라디칼로부터 갭 주변의 구조물을 보호하고, 갭 내부에 공극(void)이나 균열(seam)을 생성하지 않으면서 갭을 충진하는 방법을 제안한다.
도 4 내지 도 8은 본 발명의 기술적 사상에 의한 실시예들에 따른 반도체 장치의 제조 방법을 개략적으로 도시한 단면도이다.
도 4를 참조하면, 갭 구조물(100)을 포함하는 기판(1)을 기판 지지대(미도시)에 탑재하는 단계가 수행된다. 도 4의 갭 구조물(100)은 도 1의 (b)의 갭 구조물과 동일하며, 구체적으로, 금속막(2), 지지물(3), 스페이서 마스크 막(4), 마스크 층(6), 하드 마스크 막(7) 및 상기 스페이서 마스크 막(4) 사이에 그리고 상기 마스크 층(6) 사이에 형성된 갭(5)을 포함한다. 상기 기판 지지대는 히팅 블록일 수 있다.
도 5를 참조하면, 상기 갭 구조물(100) 상에 제1 박막(110)을 형성하는 단계가 수행된다. 갭(5)을 포함하는 갭 구조물(100) 상에 제1 반응 기체를 공급하는 단계 및 잔여물을 퍼지하는 단계를 포함하는 제1 사이클을 복수 회 수행함으로써, 상기 갭 구조물(100) 상에 제1 박막(110)이 형성될 수 있다. 상기 제1 사이클은 1회 이상 반복될 수 있으며, 제1 사이클이 반복됨에 따라 제1 박막(110)의 두께가 증가할 수 있다. 이러한 제1 박막(110)은 후술하는 바와 같이 하부막(예를 들어, 마스크 층(6) 및 스페이서 마스크 막(4))이 플라즈마 라디칼에 의해 손상되는 것을 방지하는 보호막(protective layer)의 역할을 할 수 있다.
제1 박막(110)을 형성하는데 이용되는 제1 반응 기체는 실리콘-함유 소스 기체를 포함할 수 있다. 일 예에서, 상기 갭 구조물(100) 상에 실리콘-함유 소스 기체가 공급되어 상기 갭 구조물(100) 상에 흡착(예를 들어, 화학흡착)된 실리콘-함유 물질 층이 제1 박막(110)으로서 형성될 수 있다. 예를 들어, 상기 제1 반응 기체는 메틸기(-CnH2n+1) 또는 에틸기(-CnH2n+2)를 포함하는 아미노실란 계열의 실리콘-함유 소스 기체일 수 있다. 즉, 제1 반응 기체는 탄소 원소를 포함하는 실리콘 소스를 포함할 수 있다. 따라서, 제1 반응 기체에 의해 형성된 물질 층(110)은 실리콘 원소 및 탄소 원소를 포함할 수 있다.
일부 예에서, 제1 박막(110)은 상기 제1 반응 기체를 구성하는 원소들(예를 들어, 실리콘(Si), 질소(N), 수소(H), 탄소(C), 알킬기(-CnH2n+1) 및 리간드 조각들) 중 적어도 하나의 혼합물을 포함할 수 있다. 이러한 혼합물이 상기 갭 구조물(100) 상에 흡착됨으로써, 제1 박막(110)이 형성될 수 있다.
일부 실시예에서, 제1 박막(110)을 형성하기 위한 제1 사이클의 적어도 일부 동안, 플라즈마가 인가될 수 있다. 상기 플라즈마에 의해 상기 제1 반응 기체가 해리되어, 상기 갭 구조물(100) 상에 제1 박막(110)이 흡착될 수 있다. 예를 들어, 상기 제1 박막(110)은 PEALD 증착법으로 형성될 수 있다.
일부 실시예에서, 제1 반응 기체의 해리를 촉진하기 위해 그리고/또는 제1 박막(110)을 치밀화하기 위해, 상기 제1 사이클 동안, 제2 반응 기체가 공급될 수 있다. 상기 제1 사이클 동안, 상기 갭 구조물(100)에 제1 반응 기체와 제2 반응 기체가 교대로 그리고 순차적으로 공급될 수 있다. 예를 들어 전술한 플라즈마의 인가 동안 제1 반응 기체와 반응성을 갖지 않는 제2 반응 기체가 공급될 수 있다. 예를 들어 제2 반응 기체는 아르곤(Ar), 헬륨(He)과 같은 적어도 하나의 비활성 원소를 포함할 수 있다. 상기 제2 반응 기체는 플라즈마로 활성화될 수 있으나 상기 화학 흡착된 제1 박막(110)과 화학적으로 반응하지 않을 수 있다. 상기 화학 흡착된 제1 박막(110)은 상기 활성화된 제2 반응 기체의 이온 포격(ion bombardment effect)에 의해 분해되고 치밀화될 수 있다.
제1 박막(110)을 형성하는 동안 플라즈마에 의해 활성화된 라디칼로부터 하부막(즉, 하드 마스크 막(7), 마스크 층(6) 및 스페이서 마스크 막(4))을 보호하기 위해, 제1 반응 기체 및/또는 제2 반응 기체를 활성화하기 위한 플라즈마는 저전력으로 공급될 수 있다. 또한, 플라즈마는 펄스 형태로(pulsed plasma) 공급됨으로써 하부막에 대한 손상을 더욱 낮출 수 있다. 펄스 형태로 인가 전력을 공급할 시에, 인가 전력은 30% 내지 70%의 듀티비의 펄스 형태로 공급될 수 있다. 이에 따라, 제1 반응 기체 및/또는 제2 반응 기체를 활성화하기 위한 플라즈마는 펄스 형태의 저전력으로 공급되어, 하부막의 손상을 최소화할 수 있다. 또한, 갭(5a)의 하부 영역까지 제1 박막(110)을 형성하기 위해, 플라즈마는 저주파 전력으로 공급될 수 있다. 저주파 전력하에서 이온의 밀도가 낮은 대신, 이온의 평균 자유 행로(mean free path; MFP)가 길어, 저주파 전력에 의해 해리되는 제1 반응 기체 및/또는 제2 반응 기체는 갭(5a)의 하부까지 도달할 수 있으며, 이로써, 갭(5a)의 하부 영역까지 제1 박막(110)이 형성될 수 있다. 따라서, 제1 박막(110)을 형성할 시에, 플라즈마는 펄스 형태의 저주파 저전력으로 공급되는 것이 바람직하다.
일부 실시예에서, 제1 박막(110)이 형성되는 동안, 제1 박막(110)의 일부는 하부의 갭 구조물(100)과 반응할 수 있다. 예를 들어, 제1 박막(110)은, 제1 박막(110)을 구성하는 혼합물의 일 원소가 상기 갭 구조물(100)을 구성하는 원소들 중 적어도 하나와 반응하여 형성된 화학적 결합을 포함할 수 있다.
보다 구체적인 예로서, 제1 반응 기체는 실리콘 원소를 포함할 수 있고, 따라서 제1 반응 기체에 의해 형성된 제1 박막(110)의 혼합물은 실리콘 원소를 포함할 수 있다. 한편 제1 박막(110) 하부의 스페이서 마스크 막(4) 및/또는 마스크 층(6)은 산소 원소를 포함할 수 있다. 이 경우 제1 박막(110)의 일부는 Si-O 결합을 함유할 수 있다. 특히, 제1 박막(110) 중 스페이서 마스크 막(4) 및/또는 마스크 층(6)에 인접한 부분에서 Si-O 결합이 형성될 수 있다.
이러한 Si-O 결합의 형성은 스페이서 마스크 막(4) 및/또는 마스크 층(6)을 산화시키는 과정에서 생성된 것이 아니고, 갭(5) 부근의 스페이서 마스크 막(4) 및/또는 마스크 층(6)에 있는 산소 원소들의 일부, 가령 O2-종결점(terminated site)의 산소 원소 또는 물리적 결합 상태의 산소 원소들(dangling bonded oxygen)의 일부가 제1 박막(110)의 실리콘 성분과 결합하여 형성된 것이다. 따라서 스페이서 마스크 막(4) 및/또는 마스크 층(6)의 손실 없이 Si-O 결합을 갖는 제1 박막(110)이 형성될 수 있다.
나아가, 이러한 Si-O 결합은, 후속하는 제1 박막(110)의 제2 박막(120)으로의 변화 과정에서, 스페이서 마스크 막(4) 및/또는 마스크 층(6)의 손상을 방지하는 보호막으로서의 역할을 할 수도 있다. 다시 말해 제1 박막(110)의 일부에서 형성된 실리콘 산화층은 스페이서 마스크 막(4) 및/또는 마스크 층(6)의 손상 없이 형성된 것이며, 상기 실리콘 산화층은 후속 공정 동안 스페이서 마스크 막(4) 및/또는 마스크 층(6)을 보호하는 기능을 수행할 수 있다.
도 6을 참조하면, 제1 박막(110)을 형성하는 단계 이후, 상기 박막(110)의 화학 성분을 변화시켜 제2 박막(120)을 형성하는 단계가 수행된다. 예를 들어, 제1 박막(110)과 반응성을 갖는 제3 반응 기체가 공급될 수 있다. 상기 제3 반응 기체의 공급으로 인해 제1 박막(110)이 제2 박막(120)으로 변화될 수 있다.
제2 박막(120)을 형성하는 단계 동안, 제2 사이클이 복수 회 수행될 수 있다. 상기 제2 사이클은, 제1 박막(110) 상에 제3 반응 기체를 공급하는 단계 및 잔여물을 퍼지하는 단계를 포함할 수 있다. 제3 반응 기체와 제1 박막(110)의 반응을 촉진하기 위해, 플라즈마가 인가될 수 있다. 즉, 제2 사이클 동안, 플라즈마를 인가하여 제1 박막(110)과 제3 반응 기체 간의 반응을 유도하는 단계가 추가로 수행될 수 있다. 이 때, 상기 제3 반응 기체는 플라즈마로 활성화되어, 상기 제1 박막(110)과 화학적으로 반응할 수 있다.
일 예에서, 상기 제3 반응 기체는 산소를 포함할 수 있다. 이 경우, 전술한 제1 박막(110)과 제3 반응 기체 간의 반응을 유도하는 단계 동안, 제1 박막(110)이 산화되어 제2 박막(120)이 형성될 수 있다. 예를 들어, 실리콘-함유 소스 기체가 공급되어 제1 박막(110)이 형성된 경우, 상기 실리콘-함유 소스 기체와 반응성을 갖는 반응 기체(예를 들어, 산소 기체)를 공급하여 제1 박막(110)의 화학 성분을 변화(예를 들어, 산화)시킬 수 있다. 이 경우, 제1 박막(110)은 실리콘 옥사이드(SiO2)의 제2 박막(120)으로 전환될 수 있다.
제3 반응 기체는 갭 구조물(100)과 반응성을 가질 수 있다. 예를 들어, 전술한 바와 같이 상기 제3 반응 기체는 산소를 포함할 수 있으며, 따라서, 제3 반응 기체는 SOH 층(6)을 산화시킬 수 있다.
따라서, 제3 반응 기체를 공급하여 제2 박막(120)을 형성하는 동안, 제1 박막(110) 하부의 SOH 층(6)의 산화를 방지하는 것이 필요하다. 즉, 제2 박막(120)을 형성하는 동안 플라즈마에 의해 활성화된 제3 반응 기체로부터 SOH 층(6)을 보호할 필요가 있다. 이를 위해, 제3 반응 기체를 활성화하기 위한 플라즈마는 저전력으로 공급될 수 있다. 또한, 플라즈마는 펄스 형태로(pulsed plasma) 공급됨으로써 하부막(즉, 마스크 층(6))에 대한 손상을 더욱 낮출 수 있다. 펄스 형태로 인가 전력을 공급할 시에, 인가 전력은 30% 내지 70%의 듀티비의 펄스 형태로 공급될 수 있다. 이에 따라, 제3 반응 기체를 활성화하기 위한 플라즈마는 펄스 형태의 저전력으로 공급되어, 마스크 층(6)의 손상(즉, 산화)을 최소화할 수 있다. 또한, 갭(5a)의 하부 영역에 있는 제1 박막(110)을 제2 박막(120)으로 전환시키기 위하여, 플라즈마는 저주파 전력으로 공급될 수 있다. 저주파 전력에 의해 해리되는 제3 반응 기체는 갭(5a)의 하부까지 도달할 수 있다.
다른 한편으로, 마스크 층(6)의 손상을 방지하기 위하여, 제2 사이클의 반복 횟수가 조절될 수 있다. 예를 들어 소정 두께의 제1 박막(110)을 산화시키기 위해 산소 기체가 공급되고 플라즈마가 인가되는 제2 사이클이 과도하게 반복될 경우, 이러한 제2 사이클의 과도한 반복은 마스크 층(6)의 산화를 야기할 수 있다. 따라서 마스크 층(6)의 산화가 일어나지 않는 범위 내에서, 제2 사이클이 반복될 수 있다. 예를 들어, 제2 사이클은 1 내지 50회 반복될 수 있으며, 바람직하게는, 제2 사이클은 1 내지 20회 반복될 수 있다(아래 표 1 참조).
제2 박막(120)을 형성하기 위해 수행되는 제2 사이클 동안 퍼지되는 잔여물은, 제1 박막(110)의 구성 원소를 포함할 수 있다. 예를 들어 제1 박막(110)은 원소간의 결합 구조가 파괴된 Si 소스 분자 조각(예를 들어, Si-N-, Si-C-, Si-H-, Si-CnH2n+1) 내지 개별 원소들(예를 들어, Si, C, N, H)을 포함할 수도 있는데, 이 경우 제2 사이클 동안 CH4, C2H5, N(C2H5)2, CO2, NO, H2O, H2 중 적어도 하나를 포함하는 잔여물이 퍼지될 수 있다.
이와 같이 형성된 제2 박막(120)은 추후에 상기 갭 구조물(100), 제2 박막(120) 및 제3 박막(도 8의 130)의 적어도 일부에 대한 에치백을 수행하여 상기 구조물(100)을 노출시킬 때, 갭(5a) 하부의 스페이서 마스크 막(4)을 보호하는 보호막 기능을 할 수 있다.
도 7을 참조하면, 제2 박막(120)과 동일한 성분을 갖는 제3 박막(도 8의 130)으로 갭(5)을 충진시키기 전에, 갭(5)에 형성된 제2 박막(120) 상에 박막 형성 억제 기체(inhibitor gas)를 공급하여 비활성화 층(passivation layer)을 형성하는 단계가 수행될 수 있다. 갭(5a) 내부의 제2 박막(120) 상에 박막 형성 억제 기체를 국부적으로 공급하는 단계 및 잔여물을 퍼지하는 단계를 포함하는 제3 사이클이 복수 회 수행됨으로써, 갭(5a) 내부의 제2 박막(120) 상에 비활성화 층이 형성될 수 있다.
이러한 비활성화 층은 제2 박막(120) 상에 형성되어, 제1 반응 기체 및/또는 제3 반응 기체와 결합하는 제2 박막 상의 결합 사이트(bonding site)를 제거할 수 있다. 예를 들어, 상기 제1 반응 기체와 결합할 수 있는 제2 박막 상의 수소 층(hydrogen-terminated sites)을 제거할 수 있다. 따라서 이후에 제1 반응 기체를 이용하여 갭(5)을 충진할 때, 비활성화 층이 형성된 제2 박막(120)은 제1 반응 기체와 결합하지 않을 것이며, 그곳에는 제1 반응 기체가 증착되지 않을 것이다.
이러한 비활성화 층은 갭(5a)의 상부(U)의 제2 박막(120) 상에 형성되어, 이들의 결합 사이트를 제거하는 것이 바람직하다. 왜냐하면, 도 2를 참조하여 전술한 바와 같이 갭(5)을 충진시킬 때 충진 기체(이 경우, 제1 반응 기체 및 제3 반응 기체)가 갭(5)의 상부에 집중될 수 있는데, 갭(5)의 상부에 비활성화 층이 생성된다면, 이러한 상부-집중 현상을 제거할 수 있기 때문이다. 즉, 갭(5a)의 상부(U)에 형성된 비활성화 층은 제1 반응 기체 및 제3 반응 기체가 갭(5)의 하부보다 상부에 먼저 증착되어 갭(5)을 폐쇄하는 현상을 방지할 수 있다(도 9a 내지 도 9c 참조).
일부 실시예에서, 상기 박막 형성 억제 기체를 활성화하기 위해, 제3 사이클의 적어도 일부 동안, 플라즈마가 인가될 수 있다(도 11 및 도 12 참조). 특히, 갭(5a)의 상부(U)에 비활성화 층을 형성하기 위해, 플라즈마는 고주파 전력으로 공급될 수 있다. 이 때, 상기 박막 형성 억제 기체는 고주파 전력 하에서 공급되어, 갭(5a)의 상부(U) 영역에 도달할 수 있다. 고주파 전력 하에서 활성화된 박막 형성 억제 기체의 이온 밀도가 증가하고, 그 이온의 평균 자유 행로는 짧아지므로, 박막 형성 억제 기체의 도달 영역을 갭(5a)의 상부 영역(U)으로 한정할 수 있으며, 박막 형성 억제 기체가 갭(5a)의 하부 영역에 도달하는 것을 최소화할 수 있다. 또한, 플라즈마는 펄스 형태로 공급됨으로써 하부막에 대한 손상을 낮출 수 있다. 펄스 형태로 인가 전력을 공급할 시에, 인가 전력은 30% 내지 70%의 듀티비의 펄스 형태로 공급될 수 있다. 따라서, 갭(5a)의 상부 영역(U)에 비활성화 층을 형성할 시에, 박막 형성 억제 기체는 펄스 형태의 고주파 전력 하에서 공급되는 것이 바람직하다. 일 예에서, 상기 박막 형성 억제 기체는 질소를 포함할 수 있다. 이 경우, 전술한 플라즈마 인가 동안 질소 기체는 플라즈마로 활성화될 수 있다.
도 8을 참조하면, 갭(5)을 충진시키면서, 제2 박막(120) 상에 제3 박막(130)을 형성하는 단계가 수행된다. 제3 박막(130)을 형성하기 위해, 원자층 증착(ALD) 공정이 이용될 수 있다. 예를 들어, 소스 공급 단계, 소스 퍼지 단계, 반응물 공급 단계, 및 반응물 퍼지 단계를 포함하는 제4 사이클을 복수 회 반복하여, 갭(5)을 충진시키면서 제3 박막(130)이 형성될 수 있다. 다른 예에서, 제3 박막(130)을 형성하기 위해, 제1 반응 기체 및 제3 반응 기체를 이용한 화학기상 증착(CVD) 공정이 이용될 수 있다.
원자층 증착 공정을 이용한 일부 실시예에서, 상기 소스로서 전술한 제1 반응 기체(예를 들어, 실리콘-함유 소스 기체)가 이용될 수 있고, 상기 반응물로서 제3 반응 기체(예를 들어, 산소 기체와 같은 소스 기체와 반응성을 갖는 반응 기체)가 이용될 수 있다. 따라서, 제3 박막(130)은 제2 박막(120)과 동일한 성분을 포함할 수 있다. 예를 들어, 제2 박막(120) 및 제3 박막(130)은 실리콘 옥사이드(SiO2) 박막일 수 있다.
예를 들어, 제4 사이클은, 제2 박막(120) 상에 제1 반응 기체를 공급하는 단계 및 제3 반응 기체를 공급하는 단계를 포함할 수 있다(도 11 및 도 12 참조). 제3 박막(130) 형성을 위해 원자층 증착 공정이 이용될 경우, 제4 사이클은 상기 제1 반응 기체를 공급하는 단계 이후 잔여물을 퍼지하는 단계 및 제3 반응 기체를 공급하는 단계 이후 잔여물을 퍼지하는 단계를 더 포함할 수 있다.
따라서, 도 5 및 도 6을 참조하여 설명한 단계와 마찬가지로, 제2 박막(120) 상에 제1 반응 기체가 증착하여 제1 박막을 형성하고, 제3 반응 기체의 공급으로 인해 제1 박막이 제3 박막(130)으로 변화될 수 있다. 전술한 바와 같이 제3 박막(130)은 제2 박막(120)과 동일한 성분을 포함할 수 있다.
제1 박막과 제3 반응 기체와 반응을 촉진하기 위해, 플라즈마가 인가될 수 있다. 즉, 제4 사이클의 적어도 일부 동안, 플라즈마를 인가하여 제1 박막과 제3 반응 기체 간의 반응을 유도하는 단계가 추가로 수행될 수 있다. 이 때, 상기 제3 반응 기체는 플라즈마로 활성화되어, 상기 제1 박막과 화학적으로 반응할 수 있다. 특히, 갭(5a)의 하부 영역까지 제3 박막(130)을 형성하기 위해, 플라즈마는 저주파 전력으로 공급될 수 있다. 저주파 전력하에서 이온의 밀도가 낮은 대신, 이온의 평균 자유 행로(mean free path; MFP)가 길어, 저주파 전력에 의해 해리되는 제1 반응 기체 및/또는 제3 반응 기체는 갭(5a)의 하부까지 도달할 수 있으며, 이로써, 갭(5a)의 하부 영역까지 제3 박막(130)이 형성될 수 있다. 일례에서, 제4 사이클 동안의 제3 반응 기체는 제3 사이클 동안의 박막 형성 억제 기체보다 상대적으로 낮은 주파수로 활성화될 수 있다. 또한, 플라즈마는 펄스 형태로 공급됨으로써 하부막에 대한 손상을 낮출 수 있다. 펄스 형태로 인가 전력을 공급할 시에, 인가 전력은 30% 내지 70%의 듀티비의 펄스 형태로 공급될 수 있다. 따라서, 제3 박막(130)을 형성할 시에, 제1 반응 기체 및/또는 제3 반응 기체는 펄스 형태의 저주파 전력 하에서 공급되는 것이 바람직하다.
일 예에서, 상기 제3 반응 기체는 산소를 포함할 수 있다. 이 경우, 전술한 제1 박막과 제3 반응 기체 간의 반응을 유도하는 단계 동안, 제1 박막이 산화되어 제3 박막이 형성될 수 있다. 예를 들어, 실리콘-함유 소스 기체가 공급되어 제1 박막이 형성된 경우, 상기 실리콘-함유 소스 기체와 반응성을 갖는 반응 기체(예를 들어, 산소 기체)를 공급하여 제1 박막의 화학 성분을 변화(예를 들어, 산화)시킬 수 있다.
도 9a 내지 도 9e는 도 8의 제3 박막 형성 단계를 구체적으로 도시한다.
도 9a를 참조하면, 제1 반응 기체를 공급하는 단계가 수행된다. 이 때, 도 7의 제3 사이클에 의해, 갭(5a)의 상부(U)의 제2 박막(120) 상에 비활성화 층이 형성되어 있다. 이러한 비활성화 층은 제1 반응 기체와 결합하는 제2 박막 상의 결합 사이트를 제거하여, 갭(5a)의 상부(U)의 제2 박막(120) 상에 제1 박막 또는 제3 박막이 형성되는 것을 억제할 수 있다. 도 2를 참조하여 전술한 바와 같이 갭(5a)을 충진시킬 때 충진 기체(이 경우, 제1 반응 기체)가 갭(5a)의 상부에 집중될 수 있는데, 비활성화 층이 제2 박막(120) 상의 결합 사이트를 제거하였기 때문에, 제1 반응 기체는 갭(5a)의 상부의 제2 박막(120) 상에 증착되지 않는다. 또한, 전술한 바와 같이, 제1 반응 기체는 저주파 전력 하에서 공급되어, 갭(5a)의 하부까지 도달할 수 있다. 이에 따라, 도 9b에 도시된 바와 같이, 갭(5a)의 하부의 제2 박막(120) 상에 제1 박막(110a)이 증착될 수 있다.
도 9c를 참조하면, 제3 반응 기체를 공급하는 단계가 수행된다. 마찬가지로, 제3 반응 기체는 저주파 전력 하에서 공급되어 갭(5a)의 하부까지 도달할 수 있다. 이에 따라, 제3 반응 기체와 제1 박막(110a)이 화학적으로 반응하여, 제1 박막(110a)이 제3 박막(130)으로 변화될 수 있다. 전술한 바와 같이 제3 박막(130)은 제2 박막(120)과 동일한 성분을 포함할 수 있다. 갭(5a)의 상부에는 제1 박막(110a)이 증착되어 있지 않기 때문에 제3 박막(130) 또한 형성되지 않는다.
제1 반응 기체 및 제3 반응 기체를 교대로 그리고 순차적으로 공급함에 따라, 제3 박막(130)을 형성하면서 갭(5a)을 충진할 수 있다. 이 때, 도 9c 내지 도 9e에 도시된 바와 같이, 제3 박막(130)은 갭(5a)의 중간 및 하부 영역부터 상부 영역으로 bottom-up 형태로 형성되면서 갭(5a)을 충진할 수 있다.
이와 같이, 갭(5a)의 상부(U)에 형성된 비활성화 층으로 인해, 제1 반응 기체 및 제3 반응 기체가 갭(5a)의 하부보다 상부에 먼저 증착되어 갭(5a)이 폐쇄되는 현상을 방지할 수 있다. 즉, 비활성화 층으로 인해, 갭(5a)의 상부(U)의 입구의 폭을 갭(5a)의 하부 폭보다 넓게 유지할 수 있으며, 이로써 갭(5a)이 폐쇄되는 현상을 방지할 수 있다. 따라서, 본 방법에 따르면, 공극이나 균열 생성 없이 갭(5a)을 충진할 수 있다. 이후, 도 8의 단계에 의해 갭이 충진된 구조물에 대해, 도 1의 단계 (d) 내지 (h)가 수행될 수 있다. 특히, 단계 (d)가 수행되어 갭 구조물(100), 제2 박막(120) 및 제3 박막(130)의 적어도 일부에 대해 에치백을 수행하여 상기 갭 구조물(100)을 노출시킬 수 있다. 이러한 에치백을 수행하는 동안, 갭(5a) 내의 제2 박막(120) 및 제3 박막(130)은 제거되지 않고 남아 있으며, 상기 갭의 하부 구조물(여기서는, 갭(5a) 하부의 스페이서 마스크 막(4))을 보호하는 보호막 기능을 할 수 있다.
도 7 내지 도 9에서는 비활성화 층을 형성한 후 제3 박막(130)이 형성되는 실시예를 도시하였지만, 본 발명은 이에 제한되지 않는다. 일부 실시예에서는, 제3 사이클 및 제4 사이클을 적어도 1회 반복하는 그룹 사이클을 구성하여, 갭(5)을 충진할 때까지 이를 반복할 수 있다. 일부 실시예에서, 제3 사이클 및 제4 사이클은 일정 비율로 반복될 수 있다. 예를 들어, 제3 사이클은 1번, 그리고 제4 사이클은 5번 반복되는 것으로 하는 그룹 사이클(group cycle) 또는 수퍼 사이클(super cycle)을 구성하여 이를 반복할 수 있다. 다른 예로, 제3 사이클과 제4 사이클은 1:10 또는 1:20의 비율로 반복될 수 있다. 이에 따라, 비활성화 층 형성과 제3 박막 형성이 반복적으로 수행되면서 갭을 충진시킬 수 있다. 비활성화 층을 주기적으로 생성함에 따라, 갭(5a) 상부에 제1 박막(110a)이 형성되는 현상을 더욱 효과적으로 방지할 수 있다.
도 10은 본 발명의 기술적 사상에 의한 실시예들에 따른 기판 처리 방법을 개략적으로 도시한다. 특히, 도 10은 금속 패터닝 공정을 위한 갭 충진 공정시에 라디칼 이온에 의한 갭 주변의 구조물의 손상을 최소화하면서 공극이나 균열 생성 없이 갭 구조물의 갭을 충진하는 방법을 개략적으로 도시한다. 도 12의 단계들은 다음과 같이 설명될 수 있다.
기판 준비 단계(1000) : 갭을 포함하는 구조물이 형성된 기판을 기판 지지대에 탑재한다. 상기 구조물은 갭, 패턴 구조물, 그리고 마스크 막을 포함할 수 있다. 예를 들어 상기 마스크 막의 재료는 SOH(Spin-on-Hardmask)일 수 있다. 상기 기판 지지대는 히팅 블록일 수 있다.
제1 단계(1001) : 상기 갭을 포함하는 구조물 상에 제1 반응 기체와 제2 반응 기체를 공급하여 제1 박막을 형성한다. 상기 제 2 반응 기체는 상기 제 1 반응 기체 및 상기 갭 구조물에 대해 반응성이 없는 기체일 수 있다. 한 실시예에서 상기 제 2 반응 기체는 반응 공간에 인가된 저주파 저전력에 의해 활성화된 비활성 기체일 수 있으며, 예를 들어 Ar 라디칼일 수 있다. 상기 제 1 반응 기체는 박막 구성 물질을 포함하는 물질일 수 있으며 운반 기체(carrier gas)에 의해 기판에 공급될 수 있다. 일 실시예에서 상기 제 1 반응 기체는 Si을 원소를 포함하는 소스 물질일 수 있다. 상기 제 1 박막 형성은 상기 제 1 반응 기체와 제 2 반응 기체를 순차적으로 공급하면서 형성될 수 있으며 적어도 1회 반복된다. 제1 단계에서 상기 제 2 반응 기체는 상기 제 1 반응 물질과 화학적 반응성이 없으므로, 증착되는 제 1 박막은 인가된 저주파 전력에 의해 해리된 제 1 반응 기체, 예를 들어 소스 물질의 구성 물질로 이루어질 수 있으며, 동시에 제 2 반응 기체에 의해 기판 상에서 치밀화된다. 예를 들어, 제 1 반응 기체가 탄소, 질소 및 수소 성분을 포함하는 Si 소스 물질인 경우 상기 제 1 박막은 구성 원소간의 결합 구조가 파괴된 Si 소스 분자 조각(molecular fragment) 혹은 개별 Si, 탄소, 질소 및 수소 원소들 혹은 해당 원소들 간의 혼합물(random mixtures)일 수 있으며 화학 결합보다 약한 물리적 결합(physical bonding)으로 이루어진 약한 결합의 혼합물일 수 있다.
제2 단계(1002) : 상기 제1 단계(1001)에서 형성된 제 1 박막상에 제 3 반응 기체를 공급함으로써, 제1 박막을 제2 박막으로 전환한다. 상기 제 3 반응 기체는 상기 제 1 반응 기체와 화학 반응성을 갖는 물질이며, 가령 산소를 포함하는 활성화된 기체일 수 있다. 구체적으로, 상기 제1 단계(1001)에서 형성된 제 1 박막과 제2 단계(1002)에서 공급된 제 3 반응 기체 간의 화학 반응으로 상기 제1 박막이 제2 박막으로 전환된다. 일부 실시예들에서, 상기 전환은 상기 제1 박막을 산화(oxidation)시키는 과정일 수 있다. 예를 들어, 상기 제1 박막이 Si 원소를 포함하는 혼합물이고 상기 제3 반응 기체가 산소 라디칼인 경우, 상기 제 2 박막은 실리콘 옥사이드(SiO2) 박막일 수 있다. 제2 단계(1002)에서 상기 제1 박막과 상기 제3 반응 기체 간의 반응 부산물은 제거되면서 반응기 밖으로 배기될 수 있다. 본 단계는 적어도 1회 반복될 수 있다.
제3 단계(1003) : 갭에 형성된 제2 박막 상에 박막 형성 억제 기체를 공급하여 상기 제2 박막 상에 비활성화 층을 형성한다. 상기 박막 형성 억제 기체는 고주파 전력 하에서 공급되어, 갭의 상부 영역에 도달할 수 있다. 상기 비활성화 층은 특히 갭의 상부의 제2 박막 상에 형성되어, 제1 반응 기체와 결합할 수 있는 제2 박막 상의 결합 사이트를 제거할 수 있다. 상기 박막 형성 억제 기체는 질소 함유 기체일 수 있으며, 보다 바람직하게는 질소 기체일 수 있다. 상기 박막 형성 억제 기체는 플라즈마로 활성화될 수 있다. 본 단계는 적어도 1회 반복될 수 있다.
제4 단계(1004) : 상기 갭을 충진시키면서 상기 제2 박막 상에 제3 박막을 형성할 수 있다. 제3 박막은 제2 박막과 동일 막질일 수 있으며, 예를 들어 실리콘 옥사이드(SiO2) 박막일 수 있다. 상기 제2 박막상에 제 1 반응 기체와 제 3 반응 기체를 교대로 그리고 순차적으로 공급하여 상기 3 박막을 형성하고 갭을 충진할 수 있다. 일부 실시예들에서, 상기 제 3 박막은 PEALD방법으로 형성된 SiO2 막일 수 있다. 상기 제3 단계(1003)에서 갭의 상부 영역에 비활성화 층(즉, 박막 형성 억제 층)이 형성되었으므로, 제4 단계(1004)에서 제1 반응 기체와 제3 반응 기체는 갭의 중간 및 하부 영역부터 제3 박막을 형성하면서 갭을 충진한다. 또한, 제4 단계(1004) 동안, 제1 반응 기체와 제3 반응 기체는 저주파 전력으로 활성화되어 갭의 하부영역까지 쉽게 도달할 수 있다. 본 단계는 적어도 1회 반복될 수 있다.
제5 단계(1005) : 상기 제3 단계(1003) 및 상기 제4 단계(1004)는 일정 비율로 적어도 1회 반복될 수 있다. 예를 들어, 제3 사이클은 1번, 그리고 제4 사이클은 5번 반복되는 것으로 하는 그룹 사이클(group cycle) 또는 수퍼 사이클(super cycle)을 구성하여 이를 반복할 수 있다. 다른 예로, 제3 사이클과 제4 사이클은 1:10 또는 1:20의 비율로 반복될 수 있다. 이에 따라, 비활성화 층 형성과 제3 박막 형성이 반복적으로 수행되면서 갭을 충진시킬 수 있다. 비활성화 층을 주기적으로 생성함에 따라, 갭의 상부의 입구의 폭을 갭의 하부 폭보다 넓게 유지할 수 있으며, 이에 따라, 갭 구조물 내에 공극이나 균열을 생성하지 않으면서 갭을 충진할 수 있다.
도 11은 본 발명의 기술적 사상에 의한 실시예들에 따른 기판 처리 방법을 개략적으로 나타낸다. 이 실시예들에 따른 기판 처리 방법은 전술한 실시예들에 따른 기판 처리 방법의 변형예일 수 있다. 이하 실시예들간 중복되는 설명은 생략하기로 한다.
도 11을 참조하면, 제1 반응 기체, 제2 반응 기체, 제3 반응 기체 및 박막 형성 억제 기체를 이용하여 기판이 처리된다. 이하에서는 제1 반응 기체가 Si 소스 기체를 포함하고, 제 2 반응 기체는 Ar을 포함하며, 제3 반응 기체는 산소함유 기체, 보다 구체적으로는 N2O를 포함하며, 박막 형성 억제 기체는 질소 기체를 포함함을 전제로 설명하기로 한다.
제1 단계: 먼저 제1 박막 형성 단계가 수행된다. 제1 단계에서는 Si 소스 기체와 Ar 기체를 교대로 공급하면서 갭 구조물상에 제1 박막을 형성한다. Ar 기체가 공급될 때는 반응 공간에 저주파 전력이 공급되어 Si 소스 기체와 Ar기체의 해리(dissociation)가 이루어진다. Si 소스 기체와 Ar 플라즈마는 화학적 반응성이 없으므로 상기 제1 박막은 인가된 저주파 저전력에 의해 해리된 Si 소스 물질로 이루어진다. Si 소스 기체는 질소와 알킬기(CnH2n+1)로 이루어진 아미노실란 기체, 가령 DIPAS(diisopropylaminosilane) 기체일 수 있으며, 이 경우, Si 소스 기체는 구성 원소간의 결합 구조가 파괴된 Si 소스 분자 조각(molecular fragments) 혹은 개별 Si, 탄소, 질소 및 수소 원소들 혹은 해당 원소들 간의 혼합물(mixture)일 수 있다. 이러한 Si 소스 기체는 화학 결합보다 약한 물리적 결합(physical bonding)으로 이루어진 약한 결합의 혼합물일 수 있다. 그러나 상기 갭 구조물상에 흡착된 Si 소스 기체의 첫번째 층(the very first layer)은 하부 갭 구조물 표면의 H-종결 사이트(H-terminated site)와 반응하여 -Si-O-화학적 결합을 형성할 수 있다.
제1 단계에서 Ar 라디칼의 이온 포격 효과(ion bombardment effect)에 의해 제1 박막은 갭 구조물 상에서 보다 치밀해질 수 있다. 산소 기체가 아닌 Ar 기체를 활성화하여 갭 구조물상에 상기 제1 박막을 형성함으로써 하부 구조물의 변형을 방지하는 기술적 효과를 가진다. 제1 단계에서 플라즈마는 50%의 듀티비로 공급되었다(즉, d1/d = 0.5). 일부 실시예에서, 제1 박막을 형성하는 동안 하부 구조물의 손상을 방지하기 위해, 플라즈마는 도 12에 도시된 바와 같이 펄스 형태로 공급될 수 있다.
Ar 기체는 제2 기체뿐만 아니라, 퍼지 기체의 역할도 하며, 반응 부산물들은 Ar 퍼지 기체에 의해 반응 공간으로부터 퍼지되어 제거된다.
제1 단계는 수회(m회) 반복되면서 일정 두께의 제1 박막을 형성한다.
제2 단계: 제1 단계 이후, 산소 처리 및 산화 단계(oxygen treatment and oxidation step)가 수행된다. 제2 단계에서는 산소 함유 기체를 공급하면서 상기 제1 박막을 제2 박막, 즉 SiO2 막으로 전환한다. 제3 반응 기체인 산소 함유 기체가 공급될 때 반응 공간에 저주파 전력이 인가되어 산소 라디칼을 형성하고, 산소 라디칼은 상기 제1 박막 내의 Si- 결합 분자 조각들(molecular fragments)과 화학반응을 하여 SiO2 박막을 형성한다. 가령 Si-N-, Si-C-, Si-H-, Si-CnH2n+1 등과 같이 Si원소를 포함하는 분자 조각들과 산소 라디칼이 화학반응을 하여 SiO2막을 형성할 수 있다. 화학반응의 부산물의 한 예로서 CH4, C2H5, N(C2H5)2, CO2, NO, H2O, H2 등과 같이 다양한 조합의 부산물이 있을 수 있으며, Ar 퍼지 기체에 의해 반응 공간으로부터 퍼지되어 제거된다.
제2 단계에서 플라즈마는 50%의 듀티비로 공급되었다(즉, d2/d = 0.5). 일부 실시예에서, 제2 박막을 형성하는 동안 하부 구조물의 손상을 방지하기 위해, 플라즈마는 도 12에 도시된 바와 같이 펄스 형태로 공급될 수 있다.
제2 단계는 수회(n회) 반복되면서 제2 박막을 형성한다.
제3 단계: 제2 단계 이후, 비활성화 층 형성 단계가 수행된다. 제3 단계에서는 박막 형성 억제 기체로서 질소 기체를 공급하면서 제2 박막 상의 결합 사이트인 수소 종결 사이트(H-terminated sites)를 제거하여, 제4 단계에서 제3 박막이 형성되는 것을 억제할 수 있다.
박막 형성 억제 기체인 질소 기체가 공급될 때 반응 공간에 고주파 전력이 인가되어 질소 라디칼을 생성하고, 고주파 전력으로 활성화된 질소 라디칼의 평균 자유 행로는 짧으므로, 그 도달 영역이 갭의 상부 영역으로 한정될 수 있다. 이에 따라, 박막 형성 억제 기체는 갭의 상부에 위치한 제2 박막 상의 수소 종결 사이트를 제거할 수 있다.
제3 단계에서 플라즈마는 50%의 듀티비로 공급되었다(즉, d3/d = 0.5). 일부 실시예에서, 비활성화 층을 형성하는 동안 하부 구조물의 손상을 방지하기 위해, 플라즈마는 도 12에 도시된 바와 같이 펄스 형태로 공급될 수 있다.
제3 단계는 수회(x회) 반복되면서 비활성화 층을 형성한다.
제4 단계: 제3 박막을 형성하여 갭을 충진한다. 제4 단계에서는 상기 제2 박막 위에 제3 박막을 형성하면서 갭을 충진한다. 제4 단계에서는 제1 반응 기체인 Si 소스 기체와 제3 반응 기체를 교대로, 순차적으로 공급하면서 상기 제2 박막 위에 SiO2 제3 박막을 증착한다. 상기 제2 박막과 제3 박막은 동일한 막질로 구성하는 것이 바람직하며 후속 열처리 공정에서 발생할 수 있는 제2 박막과 제3 박막의 박리(delamination)와 같은 문제를 방지할 수 있다. Si 소스 기체는 하부 구조물 표면의 H-종결 사이트(H-terminated site)와 반응하여 -Si-O-화학적 결합을 형성하여 증착하는데, 상기 제3 단계에서 갭의 상부에 위치한 제2 박막 상의 수소 종결 사이트 제거되었기 때문에, 제4 단계 동안 공급되는 Si 소스 기체는 갭의 중간 및 하부 영역부터 증착한다. 제3 반응 기체인 산소 함유 기체가 공급될 때 반응 공간에 저주파 전력이 인가되어 산소 라디칼을 형성하고, 저주파 전력으로 활성화된 산소 라디칼은 갭의 중간 및 하부영역까지 도달하여 그곳에 제3 박막을 형성할 수 있다.
제4 단계에서 플라즈마는 50%의 듀티비로 공급되었다(즉, d4/d = 0.5). 일부 실시예에서, 제3 박막을 형성하는 동안 하부 구조물의 손상을 방지하기 위해, 플라즈마는 도 12에 도시된 바와 같이 펄스 형태로 공급될 수 있다.
제4 단계는 수회(y회) 반복되면서 비활성화 층을 형성한다.
제5 단계 : 제3 단계와 제4 단계를 반복함으로써, 갭을 충진하는 단계가 수행될 수 있다. 제3 단계와 제4 단계는 일정 반복 비율로 그룹 사이클을 이루어 반복될 수 있다. 예를 들어, 제3 단계와 제4 단계의 반복 비율(x회 : y회)은 1:5 또는 1:10 또는 1:20의 비율로 수회(z회) 반복되면서, 상향(bottom-up) 방식으로 갭을 충진할 수 있다.
일부 실시예들에서, 갭 구조물과 직접 접하는 제1 박막 및 제2 박막이 형성되는 제1 단계 및 제2 단계에서 공급되는 인가 전력의 크기는 제3 단계 및 제4 단계에서 공급되는 인가 전력보다 작을 수 있다. 이는 하부 구조물에 대한 라디칼의 영향을 감소시키기 위함이다. 구체적으로, 도 11에 도시된 바와 같이, 제1 단계 및 제2 단계의 플라즈마 펄스 구간의 플라즈마 전력의 크기(W1)는 제3 단계 및 제4 단계의 플라즈마 전력의 크기(W2) 보다 작을 수 있다. 예를 들어, 제1 단계 및 제2 단계의 플라즈마 전력의 크기는 200W이고, 제3 단계 및 제4 단계의 플라즈마 전력의 크기는 600W일 수 있다.
아래 표 1은 전술한 도 11의 실시예가 수행되는 실험 조건의 일 예를 나타낸다.
항목 조건
공정 온도(℃) 실온 ~ 150℃ (바람직하게는 50 ~ 150℃)
공정 압력(Torr) 1.0 ~ 5.0Torr(바람직하게는 2.0 ~ 3.0Torr)
Si 전구체 DIPAS(diisopropylaminosilane)
반응물 산소 함유 기체, 예를 들어, O2, N2O, CO2 또는 이들의 혼합물
퍼지 기체 Ar
박막 형성 억제 기체 N2, NH3
제1 단계(제1 박막 형성 단계)
공정 시간
(sec)		 소스 공급(S1) 0.05 ~ 2.0sec(바람직하게는 0.1 ~ 1.0sec)
소스 퍼지(S2) 0.05 to 2.0sec(바람직하게는 0.1 ~ 1.0sec)
플라즈마 인가(S3) 0.05 to 2.0sec(바람직하게는 0.1 ~ 1.0sec)
퍼지(S4) 0.05 to 2.0sec(바람직하게는 0.1 ~ 1.0sec)
S1~S4 사이클 반복 50 ~ 200 사이클(바람직하게는 70 ~ 110 사이클)
기체 흐름 속도(sccm) 소스 캐리어(Ar) 100 ~ 10,000sccm(바람직하게는 600 ~ 1,200sccm)
퍼지기체(Ar) 1,000 ~ 10,000sccm(바람직하게는 3,000 ~ 6,000sccm)
플라즈마 조건 RF 전력(W) 100 ~ 400W(바람직하게는 100 ~ 200W)
RF 주파수(MHz) 13 ~ 27MHz
펄스 듀티비(%) 30 ~ 70%(바람직하게는 40 ~ 60%)
제2 단계(제1 박막을 제2 박막으로 전환)
공정 시간
(sec)		 소스 공급(S5) 0.05 ~ 2.0sec(바람직하게는 0.1 ~ 1.0sec)
소스 퍼지(S6) 0.05 ~ 2.0sec(바람직하게는 0.1 ~ 1.0sec)
플라즈마 인가(S7) 0.05 ~ 2.0sec(바람직하게는 0.1 ~ 1.0sec)
퍼지(S8) 0.05 ~ 2.0sec(바람직하게는 0.1 ~ 1.0sec)
S5~S8 사이클 1 ~ 50사이클(바람직하게는 10 ~ 20 사이클)
기체 흐름 속도(sccm) 소스 캐리어(Ar) 100 ~ 10,000sccm(바람직하게는 600 ~ 1,200sccm)
반응물(N2O) 50 ~ 1000sccm(바람직하게는 200 ~ 600sccm)
퍼지(Ar) 1,000 ~ 10,000sccm(바람직하게는 3,000 ~ 6,000sccm)
플라즈마 조건 RF 전력(W) 100 ~ 400W(바람직하게는 100 ~ 200W)
RF 주파수(MHz) 13 ~ 27MHz
펄스 듀티비(%) 30 ~ 70%(바람직하게는 40 ~ 60%)
제3 단계(제2 박막 상에 비활성화 층 형성)
박막 형성 억제 기체 공정 시간
(sec)		 반응물 퍼지(S9) 0.5 ~ 10.0sec(바람직하게는 1.0 ~ 5.0sec)
플라즈마 인가(S10) 0.5 ~ 10.0sec(바람직하게는 1.0 ~ 5.0sec)
퍼지(S11) 0.05 ~ 5.0sec(바람직하게는 0.1 ~ 1.0sec)
S9~S11 사이클 1사이클
증착 공정 시간
(sec)		 소스 공급(S12) 0.05 ~ 2.0sec(바람직하게는 0.1 ~ 1.0sec)
소스 퍼지(S13) 0.05 ~ 2.0sec(바람직하게는 0.1 ~ 1.0sec)
플라즈마 인가(S14) 0.05 ~ 2.0sec(바람직하게는 0.1 ~ 1.0sec)
퍼지(S15) 0.05 ~ 2.0sec(바람직하게는 0.1 ~ 1.0sec)
S12~S15 사이클 1 ~ 10사이클(바람직하게는 1 ~ 5사이클)
기체 흐름 속도(sccm) 소스 캐리어(Ar) 100 ~ 10,000sccm(바람직하게는 600 ~ 1,200sccm)
반응물(N2O) 50 ~ 1,000sccm(바람직하게는 200 ~ 600sccm)
퍼지(Ar) 1,000 ~ 10,000sccm(바람직하게는 3,000 ~ 6,000sccm)
박막 형성 억제 기체(N2) 500 ~ 5,000sccm(바람직하게는 1,000 ~ 2,000sccm)
플라즈마 조건 RF 전력(W) 400 ~ 1,000W(바람직하게는 400 ~ 600W)
RF 주파수(MHz) 60 ~ 100MHz(바람직하게는 60MHz)
펄스 듀티비(%) 30 ~ 70%(바람직하게는 40 ~ 60%)
제4 단계(갭 충진)
증착 공정 시간
(sec)		 소스 공급(S12) 0.05 ~ 2.0sec(바람직하게는 0.1 ~ 1.0sec)
소스 퍼지(S13) 0.05 ~ 2.0sec(바람직하게는 0.1 ~ 1.0sec)
플라즈마 인가(S14) 0.05 ~ 2.0sec(바람직하게는 0.1 ~ 1.0sec)
퍼지(S15) 0.05 ~ 2.0sec(바람직하게는 0.1 ~ 1.0sec)
S12~S15 사이클 1 ~ 10사이클(바람직하게는 1 ~ 5사이클)
기체 흐름 속도(sccm) 소스 캐리어(Ar) 100 ~ 10,000sccm(바람직하게는 600 ~ 1,200sccm)
반응물(N2O) 50 ~ 1,000sccm(바람직하게는 200 ~ 600sccm)
퍼지(Ar) 1,000 ~ 10,000sccm(바람직하게는 3,000 ~ 6,000sccm)
플라즈마 조건 RF 전력(W) 400 ~ 1,000W(바람직하게는 400 ~ 600W)
RF 주파수(MHz) 27MHz
펄스 듀티비(%) 30 ~ 70%(바람직하게는 40 ~ 60%)
상기 표 1에서, 제1 반응 기체로서 DIPAS precursor를 사용하였다. 그러나, 제1 반응 기체는 이에 한정되지 않는다. 예를 들어, 제1 반응 기체로서 TSA, (SiH3)3N; DSO, (SiH3)2; DSMA, (SiH3)2NMe; DSEA, (SiH3)2NEt; DSIPA, (SiH3)2N(iPr); DSTBA, (SiH3)2N(tBu); DEAS, SiH3NEt2; DTBAS, SiH3N(tBu)2; BDEAS, SiH2(NEt2)2; BDMAS, SiH2(NMe2)2; BTBAS, SiH2(NHtBu)2; BITS, SiH2(NHSiMe3)2; TEOS, Si(OEt)4; SiCl4; HCD, Si2Cl6; 3DMAS, SiH(N(Me)2)3; BEMAS, Si H2[N(Et)(Me)]2; AHEAD, Si2 (NHEt)6; TEAS, Si(NHEt)4; Si3H8 ; DCS, SiH2Cl2; SiHI3; SiH2I2 또는 그 유도체 및 그룹, 또는 그 혼합물 중에 적어도 하나를 사용할 수 있다. 또한 상기 표 1에서, 제3 반응 기체로서 N2O 기체를 사용하였다. 그러나, 제3 반응 기체는 이에 한정되지 않는다. 예를 들어, 제3 반응 기체로서 O2, O3, CO2, H2O, NO2, N2O 또는 그 혼합물 중 적어도 하나를 사용할 수 있다.
도 13은 본 발명의 기술적 사상에 의한 실시예들에 따른 기판 처리 방법을 개략적으로 나타낸다. 이 실시예들에 따른 기판 처리 방법은 전술한 실시예들에 따른 기판 처리 방법의 변형예일 수 있다. 이하 실시예들간 중복되는 설명은 생략하기로 한다.
도 13은 본 발명에 따른 또 다른 실시예로서, 제1 단계, 제2 단계, 제3 단계 및 제4 단계를 통한 갭 충진 공정을 도식적으로 나타낸다. 도 13은 제1 단계, 제2 단계 및 제4 단계에서 질소 기체가 Ar 기체와 함께 공급된다는 점을 제외하고 도 11의 갭 충진 공정과 동일하다. 질소 기체는 이온화 에너지가 높아 플라즈마 생성이 어렵다. 따라서, 제1 단계, 제2 단계 및 제4 단계에서 플라즈마 억제 기체로서 질소 기체를 추가하여 플라즈마 생성을 억제함으로써, 제1 박막, 제2 박막 및 제3 박막 형성 동안 라디칼에 의한 하부막의 손상을 더욱 감소시킬 수 있다.
도 13에서, 제1 단계는 90회 반복(즉, m=60), 제2 단계는 18회 반복(즉, n=18), 1:5 사이클 비율의 제3 단계 및 제4 단계(즉, x:y=1:5)로 이루어진 그룹 사이클을 260회(즉, z=260) 진행하였다.
도 14는 서로 다른 조건으로 갭 충진 공정 수행시 하부 SOH 마스크 층이 손실되는 정도를 나타낸다. 하부 SOH 마스크 층은 도 4에서의 SOH 마스크 층(6)일 수 있다.
도 14에서의 조건은 다음과 같다.
조건 1 : 제1 단계(도 10의 1001) 및 제2 단계(도 10의 1002)를 실행하지 않고 갭을 충진하기
조건 2 : 제1 단계(도 10의 1001) 및 제2 단계(도 10의 1002)를 실행하여 갭을 충진하지만, 제1 단계 및 제2 단계 동안 질소 기체를 공급하지 않음(도 10 및 도 11와 관련하여 설명된 방법)
조건 3 : 제1 단계(도 10의 1001) 및 제2 단계(도 10의 1002)를 실행하여 갭을 충진하고, 제1 단계 및 제2 단계 동안 질소 기체를 공급함(도 13과 관련하여 설명된 방법)
도 15를 참조하면, 본 발명에 따른 제1 단계 및 제2 단계에 의해 갭 상에 제2 박막을 형성하지 않고 갭을 충진할 경우(조건 1), 즉 도 1 내지 도 3을 참조하여 설명된 바와 같이 종래의 갭 충진 방법을 사용할 경우, 하부막(도 4의 마스크 층(6)) 손실이 45Å 임을 알 수 있다.
그러나, 본 발명에 따른 제1 단계 및 제2 단계에 의해 갭 상에 제2 박막을 형성한 후 갭을 충진할 경우(조건 2), 하부막의 손실은 23Å로, 조건 1보다 약 50 % 감소한 것을 알 수 있다. 이로부터, 본 발명에 따른 제1 단계 및 제2 단계에 의해 형성된 제2 박막이 하부막에 대한 보호막으로서 기능함을 알 수 있다.
또한, 조건 2에 추가하여 제1 단계 및 제2 단계 동안 플라즈마 억제 기체로서 질소 기체를 공급하는 경우(조건 3), 하부막의 손실은 8Å로, 조건 1보다 무려 82% 감소함을 알 수 있다. 이로부터, 질소 기체를 추가로 공급하여 플라즈마 생성을 억제함으로써, 박막 형성 동안 라디칼에 의한 하부막의 손상을 더욱 감소시킬 수 있음을 알 수 있다.
따라서, 전술한 실시예들에서 수행되는 제1 박막 및 제2 박막 형성 단계 동안 질소 기체를 추가로 공급하여, 하부막(특히, 도 4의 마스크 층(6)의 측벽)의 손상을 보다 최소화하면서 갭 충진 공정을 진행할 수 있다.
본 발명을 명확하게 이해시키기 위해 첨부한 도면의 각 부위의 형상은 예시적인 것으로 이해하여야 한다. 도시된 형상 외의 다양한 형상으로 변형될 수 있음에 주의하여야 할 것이다. 도면들에 기재된 동일한 번호는 동일한 요소를 지칭할 수 있다.
이상에서 설명한 본 발명이 전술한 실시예 및 첨부된 도면에 한정되지 않으며, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것은, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.

Claims (21)

  1. 갭을 포함하는 구조물 상에 제1 반응 기체를 공급하는 단계 및 잔여물을 퍼지하는 단계를 포함하는 제1 사이클을 복수 회 수행함으로써, 상기 구조물 상에 제1 박막을 형성하는 단계;
    상기 제1 박막의 화학 성분을 변화시켜 제2 박막을 형성하는 단계; 및
    상기 갭을 충진시키면서, 상기 제2 박막 상에 상기 제2 박막과 동일한 성분을 갖는 제3 박막을 형성하는 단계를 포함하는, 기판 처리 방법.
  2. 청구항 1에 있어서,
    상기 제3 박막을 형성하는 단계 전에, 상기 갭에 형성된 상기 제2 박막 상에 박막 형성 억제 기체를 공급하여 비활성화 층(passivation layer)을 형성하는 단계를 더 포함하는, 기판 처리 방법.
  3. 청구항 2에 있어서,
    상기 박막 형성 억제 기체는 펄스 형태의 고주파 전력하에서 공급되는, 기판 처리 방법.
  4. 청구항 3에 있어서,
    상기 비활성화 층은 상기 갭의 상부의 제2 박막 상에 형성되는, 기판 처리 방법.
  5. 청구항 4에 있어서,
    상기 비활성화 층은 상기 제1 반응 기체와 결합하는 상기 제2 박막 상의 결합 사이트(bonding site)를 제거하여, 상기 갭의 상부의 제2 박막 상에 상기 제3 박막이 형성되는 것을 억제하는, 기판 처리 방법.
  6. 청구항 4에 있어서,
    상기 제3 박막을 형성하는 동안 저주파 전력이 공급되는, 기판 처리 방법.
  7. 청구항 6에 있어서,
    상기 제3 박막은 상기 갭의 중간 및 하부부터 형성되면서 상기 갭을 충진하는, 기판 처리 방법.
  8. 청구항 7에 있어서,
    상기 갭을 충진하는 동안, 상기 갭 상부의 입구의 폭은 상기 갭의 하부 폭보다 넓게 유지되는, 기판 처리 방법.
  9. 청구항 8에 있어서,
    상기 갭 내에 공극들을 생성하지 않으면서 상기 갭을 충진할 수 있는, 기판 처리 방법.
  10. 청구항 1에 있어서,
    상기 제1 사이클의 적어도 일부 동안 플라즈마가 인가되고,
    상기 플라즈마에 의해 상기 제1 반응 기체가 해리되어 상기 구조물 상에 상기 제1 박막이 흡착되는, 기판 처리 방법.
  11. 청구항 10에 있어서,
    상기 제1 사이클 동안, 상기 제1 반응 기체와 반응성을 갖지 않는 제2 반응 기체가 공급되고, 상기 제2 반응 기체에 의해 상기 제1 박막이 치밀화되는, 기판 처리 방법.
  12. 청구항 10에 있어서,
    상기 제1 박막을 형성하는 동안 상기 구조물의 손상을 최소화하기 위해, 상기 플라즈마는 펄스 형태의 저주파 저전력으로 공급되는, 기판 처리 방법.
  13. 청구항 12에 있어서,
    상기 저주파 저전력에 의해 해리되는 제1 반응 기체는 상기 갭의 하부까지 도달하는, 기판 처리 방법.
  14. 갭을 포함하는 구조물 상에 제1 반응 기체를 공급하는 단계, 상기 제1 반응 기체와 반응성을 갖지 않는 제2 반응 기체를 공급하는 단계, 플라즈마를 인가하는 단계 및 잔여물을 퍼지하는 단계를 포함하는 제1 사이클을 복수 회 수행함으로써, 제1 박막을 형성하는 제1 단계;
    상기 제1 박막 상에 제3 반응 기체를 공급하는 단계, 플라즈마를 인가하여 상기 제1 박막과 상기 제3 반응 기체 간의 반응을 유도하는 단계 및 잔여물을 퍼지하는 단계를 포함하는 제2 사이클을 복수 회 수행함으로써, 상기 제1 박막의 화학 성분을 변화시켜 제2 박막을 형성하는 제2 단계;
    상기 갭 내부의 상기 제2 박막 상에 박막 형성 억제 기체를 공급하는 단계 및 플라즈마를 인가하는 단계를 포함하는 제3 사이클을 복수 회 수행함으로써, 상기 갭 내부의 상기 제2 박막 상에 비활성화 층(passivation layer)을 형성하는 제3 단계; 및
    상기 제2 박막 상에 상기 제1 반응 기체를 공급하는 단계, 상기 제3 반응 기체를 공급하는 단계, 플라즈마를 인가하는 단계 및 잔여물을 퍼지하는 단계를 포함하는 제4 사이클을 복수 회 수행함으로써, 상기 제2 박막 상에 제3 박막을 형성하는 제4 단계를 포함하는, 기판 처리 방법.
  15. 청구항 14에 있어서,
    상기 제3 사이클의 플라즈마는 펄스 형태의 고주파 전력으로 공급되며,
    상기 제3 사이클 동안 상기 박막 형성 억제 기체는 고주파 전력으로 활성화되어, 상기 갭의 상부 영역에 도달하며,
    상기 제4 사이클의 플라즈마는 펄스 형태의 저주파 전력으로 공급되며,
    상기 제4 사이클 동안 상기 제3 반응 기체는 저주파 전력으로 활성화되어, 상기 갭의 하부까지 도달하는, 기판 처리 방법.
  16. 청구항 15에 있어서,
    상기 제3 단계 및 상기 제4 단계는 상기 갭이 충진될 때까지 반복적으로 수행되는, 기판 처리 방법.
  17. 청구항 14에 있어서,
    상기 구조물 상에 제1 박막을 형성하는 제1 단계 및 상기 제1 박막의 화학 성분을 변화시켜 제2 박막을 형성하는 제2 단계에서 공급되는 인가 전력의 크기는 상기 제2 박막 상에 비활성화 층(passivation layer)을 형성하는 제3 단계 및 상기 제3 박막을 형성하는 제4 단계에서 공급되는 인가 전력보다 작아서, 상기 구조물의 손상을 최소화하는, 기판 처리 방법.
  18. 청구항 14에 있어서,
    상기 제1 단계, 상기 제2 단계 및 상기 제 4 단계 중 적어도 하나의 단계 동안 질소 기체가 추가로 공급되며,
    상기 질소 기체는 박막을 형성하는 동안 플라즈마 생성을 억제함으로써 상기 구조물의 손상을 최소화하는, 기판 처리 방법.
  19. 청구항 14에 있어서,
    상기 방법은 :
    상기 구조물, 상기 제2 박막 및 상기 제3 박막의 적어도 일부에 대해 에치백을 수행하여 상기 구조물을 노출시키는 단계를 더 포함하며,
    상기 에치백을 수행하는 동안, 상기 갭 내의 제2 박막 및 제3 박막은 제거되지 않는, 기판 처리 방법.
  20. 청구항 19에 있어서,
    상기 에치백을 수행하는 동안, 상기 갭 내에 위치한 제2 박막은 상기 갭 하부의 구조물을 보호하는 보호막 기능을 하는, 기판 처리 방법.
  21. 청구항 14에 있어서,
    상기 제 3 단계와 상기 제 4 단계의 사이클 비율은 적어도 1:5인, 기판 처리 방법.
KR1020210098905A 2020-08-14 2021-07-28 기판 처리 방법 KR20220021863A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US202063066094P 2020-08-14 2020-08-14
US63/066,094 2020-08-14

Publications (1)

Publication Number Publication Date
KR20220021863A true KR20220021863A (ko) 2022-02-22

Family

ID=80223067

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210098905A KR20220021863A (ko) 2020-08-14 2021-07-28 기판 처리 방법

Country Status (4)

Country Link
US (1) US20220051935A1 (ko)
KR (1) KR20220021863A (ko)
CN (1) CN114078741A (ko)
TW (1) TW202209506A (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220006455A (ko) * 2020-07-08 2022-01-17 에이에스엠 아이피 홀딩 비.브이. 기판 처리 방법
KR20220012474A (ko) * 2020-07-22 2022-02-04 주식회사 원익아이피에스 박막 증착 방법 및 이를 이용한 반도체 소자의 제조방법

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6673701B1 (en) * 2002-08-27 2004-01-06 Micron Technology, Inc. Atomic layer deposition methods
US9163310B2 (en) * 2011-02-18 2015-10-20 Veeco Ald Inc. Enhanced deposition of layer on substrate using radicals
US10043661B2 (en) * 2015-07-13 2018-08-07 Asm Ip Holding B.V. Method for protecting layer by forming hydrocarbon-based extremely thin film
JP6548586B2 (ja) * 2016-02-03 2019-07-24 東京エレクトロン株式会社 成膜方法
US10109478B2 (en) * 2016-09-09 2018-10-23 Lam Research Corporation Systems and methods for UV-based suppression of plasma instability
US10361112B2 (en) * 2017-06-29 2019-07-23 Taiwan Semiconductor Manufacturing Co., Ltd. High aspect ratio gap fill
JP2023521755A (ja) * 2020-04-10 2023-05-25 ラム リサーチ コーポレーション 原子層堆積中の損失防止

Also Published As

Publication number Publication date
CN114078741A (zh) 2022-02-22
TW202209506A (zh) 2022-03-01
US20220051935A1 (en) 2022-02-17

Similar Documents

Publication Publication Date Title
US20210035854A1 (en) Method of forming a structure using fluorine removal
KR102457289B1 (ko) 박막 증착 방법 및 반도체 장치의 제조 방법
KR102434504B1 (ko) 토폴로지상 제한된 플라즈마-강화 순환 증착의 방법
US7923386B2 (en) Method to improve the step coverage and pattern loading for dielectric films
US9627221B1 (en) Continuous process incorporating atomic layer etching
US8445075B2 (en) Method to minimize wet etch undercuts and provide pore sealing of extreme low k (k<2.5) dielectrics
KR100660890B1 (ko) Ａｌｄ를 이용한 이산화실리콘막 형성 방법
US20220051935A1 (en) Substrate processing method
CN113555315A (zh) 在半导体衬底上的三维结构中填充间隙的方法
US11069568B2 (en) Ultra-thin diffusion barriers
KR102046163B1 (ko) 반도체 소자의 제조방법
US8334204B2 (en) Semiconductor device and manufacturing method therefor
KR20230001517A (ko) 기판 처리 방법
US20230343551A1 (en) Substrate processing method
KR20220006455A (ko) 기판 처리 방법
US20230395370A1 (en) Substrate processing method
US20230096453A1 (en) Substrate processing method
KR20220133793A (ko) 기판 처리 방법
KR20220041751A (ko) 반도체 처리 방법
KR20230093782A (ko) 반도체 소자의 갭필 방법
KR20220123984A (ko) 기판처리방법 및 이를 포함하는 반도체 소자 제조방법
KR20240011631A (ko) 기판 처리 방법
KR20220002123A (ko) 기판 처리 방법
JP2023541836A (ja) 間隙充填用アモルファスカーボン
KR100955930B1 (ko) 산화막 증착방법