KR100955930B1 - 산화막 증착방법 - Google Patents

산화막 증착방법 Download PDF

Info

Publication number
KR100955930B1
KR100955930B1 KR1020060083805A KR20060083805A KR100955930B1 KR 100955930 B1 KR100955930 B1 KR 100955930B1 KR 1020060083805 A KR1020060083805 A KR 1020060083805A KR 20060083805 A KR20060083805 A KR 20060083805A KR 100955930 B1 KR100955930 B1 KR 100955930B1
Authority
KR
South Korea
Prior art keywords
gas
oxide film
chamber
etching process
power
Prior art date
Application number
KR1020060083805A
Other languages
English (en)
Other versions
KR20080020384A (ko
Inventor
윤양한
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020060083805A priority Critical patent/KR100955930B1/ko
Publication of KR20080020384A publication Critical patent/KR20080020384A/ko
Application granted granted Critical
Publication of KR100955930B1 publication Critical patent/KR100955930B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76837—Filling up the space between adjacent conductive structures; Gap-filling properties of dielectrics

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은, HDP(High Density Plasma) 방식을 이용한 산화막의 형성시 재증착량을 최소화하여 갭-필(Gap-Fill) 능력을 향상시킴과 아울러 상기 산화막의 질을 개선시킬 수 있는 산화막 증착방법을 개시한다. 개시된 본 발명의 산화막 증착방법은, 증착과 식각 공정을 반복 수행하는 HDP(High Density Plasma) 방식을 이용한 산화막 증착시, 기판 상으로의 재증착을 방지하기 위한 산화막 증착 방법에 있어서, 상기 식각 공정은 상기 챔버 상단에 걸리는 MF(Middle Frequency) 파워와 챔버 중심부에 걸리는 LF(Low Frequency) 파워의 전체 합을 1500∼3500W로 하고, 식각 가스로서 NF3 가스를 플로우시키되, 상기 NF3 가스의 유량은 200∼800sccm으로 하여 수행하는 것을 특징으로 한다.

Description

산화막 증착방법{METHOD FOR DEPOSITING OXIDE LAYER}
도 1은 챔버에 인가되는 토탈 파워와 재증착량의 관계를 도시한 그래프.
도 2는 LF 파워와 MF 파워의 비에 따른 재증착량을 도시한 그래프.
도 3은 챔버 내로 유입되는 NF3 가스의 양과 재증착량의 관계를 도시한 그래프.
본 발명은 산화막 증착방법에 관한 것으로, 보다 상세하게는, HDP(High Density Plasma) 방식을 이용한 산화막의 증착시 재증착량을 최소화하여 갭-필(Gap-Fill) 능력을 향상시킴과 아울러 상기 산화막의 질을 개선시킬 수 있는 산화막 증착방법에 관한 것이다.
주지된 바와 같이, 소자들 사이의 전기적 분리를 위한 소자분리용 산화막 및 도전 패턴들 사이를 매립하기 위한 갭-필용 산화막의 증착방법으로서, 단차피복성이 우수한 HDP 공정이 제안되었다.
상기 HDP 공정은 반도체 기판이 안착된 공정 챔버 내에 소오스 가스로서 SiH4, O2, He 및 H2 가스를 유입시켜 상기 기판 상에 산화막(SiO2)을 증착한 다음, 상기 챔버 내로 식각 가스로서 NF3 가스를 추가로 유입시켜 상기 산화막의 일부 두께를 식각하는 공정을 포함하며, 상기 증착과 식각 공정을 반복 수행함으로써 막을 형성하는 방식이다.
이때, 상기 H2 가스의 유량은 1000sccm 정도로, 상기 He 가스의 유량은 50∼500sccm 정도로, NF3 가스의 유량은 100sccm 정도로 하고, 상기 식각 공정시 챔버에 플라즈마를 생성하기 위한 파워로서 챔버 상단에 걸리는 MF 파워는 1000W 정도로 하며, 챔버 중심부에 걸리는 LF 파워는 4500W 정도로 한다.
여기서, 상기 NF3 가스는 화학적 식각제로서 작용하여, 상기 식각 공정시 재증착(Redeposition)을 감소시키는 역할을 한다. 즉, 상기 NF3 가스가 산화막(SiO2)을 식각하여 생성된 SiF4, N2 및 O2 등이 플라즈마에 의해 Si, F, N 및 O 원자로 분해되며, 상기 원자들 중 Si와 O가 반응하여 SiO2가 재생성되어 기판 상에 재증착되는데, 이때, 상기 NF3 가스가 재생성된 SiO2를 다시 분해하는 역할을 하므로 재증착을 감소시킨다.
그러나, 전술한 종래의 HDP 방식의 경우에는 상기 식각 공정시 재증착량이 식각량 보다 많아져 산화막의 갭-필 능력이 저하된다는 문제점이 있다.
자세하게, 상기 산화막의 증착은 기판 상에 뿐 아니라, 챔버 내벽의 표면 상에도 수행되는데, 식각 공정시 NF3 가스가 챔버 내벽의 표면 상에 증착되어 있는 산화막도 함께 식각하게 됨에 따라 재생성되는 SiO2의 양이 증가하며, 이 때문에, 상기 재증착량이 식각량 보다 증가되어 산화막의 갭-필 능력이 저하된다.
또한, 상기 재증착된 산화막 내에는 플루오르(Fluorine : F) 성분이 많이 함유되어 있기 때문에 산화막의 질을 열화시킨다는 다른 문제점이 있다.
따라서, 본 발명은 상기와 같은 종래의 문제점들을 해결하기 위해 안출된 것으로서, HDP 방식을 이용한 산화막의 증착시 챔버 내벽으로부터 기판 상으로의 재증착량을 최소화할 수 있는 산화막 증착방법을 제공함에 그 목적이 있다.
또한, 본 발명은 상기 챔버 내벽으로부터 기판 상으로의 재증착량을 최소화함으로써 산화막의 갭-필(Gap-Fill) 능력을 향상시킴과 아울러 상기 산화막의 질을 개선시킬 수 있는 산화막 증착방법을 제공함에 그 다른 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명의 산화막 증착방법은, 증착과 식각 공정을 반복 수행하는 HDP(High Density Plasma) 방식을 이용한 산화막 증착시, 기판 상으로의 재증착을 방지하기 위한 산화막 증착 방법에 있어서, 상기 식각 공 정은 상기 챔버 상단에 걸리는 MF(Middle Frequency) 파워와 챔버 중심부에 걸리는 LF(Low Frequency) 파워의 전체 합을 1500∼3500W로 하여 수행하는 것을 특징으로 한다.
여기서, 상기 MF 파워는 상기 LF 파워 보다 크게 하는 것을 특징으로 한다.
상기 MF 파워는 1000∼2500W로 하며, 상기 LF 파워는 500∼1000W로 하는 것을 특징으로 한다.
또한, 상기와 같은 목적을 달성하기 위한 본 발명의 산화막 증착방법은, 증착과 식각 공정을 반복 수행하는 HDP(High Density Plasma) 방식을 이용한 산화막 증착시, 기판 상으로의 재증착을 방지하기 위한 산화막 증착 방법에 있어서, 상기 식각 공정은 식각 가스로서 NF3 가스를 플로우시키되, 상기 NF3 가스의 유량은 200∼800sccm으로 하여 수행하는 것을 특징으로 한다.
여기서, 상기 식각 공정은 상기 NF3 가스와 함께 H2 가스 및 He 가스를 플로우시키면서 수행하는 것을 특징으로 한다.
상기 H2 가스의 유량은 1∼1000sccm으로 하며, 그리고, 상기 He 가스의 유량은 50∼500sccm으로 하는 것을 특징으로 한다.
게다가, 상기와 같은 목적을 달성하기 위한 본 발명의 산화막 증착방법은, 증착과 식각 공정을 반복 수행하는 HDP(High Density Plasma) 방식을 이용한 산화막 증착시, 기판 상으로의 재증착을 방지하기 위한 산화막 증착 방법에 있어서, 상기 식각 공정은 상기 챔버 상단에 걸리는 MF(Middle Frequency) 파워와 챔버 중심 부에 걸리는 LF(Low Frequency) 파워의 전체 합을 1500∼3500W로 하고, 식각 가스로서 NF3 가스를 플로우시키되, 상기 NF3 가스의 유량은 200∼800sccm으로 하여 수행하는 것을 특징으로 한다.
여기서, 상기 MF 파워는 상기 LF 파워 보다 크게 하는 것을 특징으로 한다.
상기 MF 파워는 1000∼2500W로 하며, 상기 LF 파워는 500∼1000W로 하는 것을 특징으로 한다.
상기 식각 공정은 상기 NF3 가스와 함께 H2 가스 및 He 가스를 플로우시키면서 수행하는 것을 특징으로 한다.
상기 H2 가스의 유량은 1∼1000sccm으로 하며, 그리고, 상기 He 가스의 유량은 50∼500sccm으로 하는 것을 특징으로 한다.
(실시예)
이하, 첨부된 도면에 의거하여 본 발명의 바람직한 실시예를 상세하게 설명하도록 한다.
먼저, 본 발명의 기술적인 원리를 간략히 설명하면, 본 발명은 증착과 식각 공정을 반복 수행하여 산화막을 증착하는 HDP 공정 중 상기 식각 공정시 공정 챔버에 인가하는 토탈 파워, 자세하게, 챔버 상단에 걸리는 MF(Middle Frequency) 파워와 챔버 중심부에 걸리는 LF(Low Frequency) 파워를 합한 토탈 파워를 종래 보다 작게 유지하면서, 상기 챔버 내로 유입되는 식각 가스인 NF3 가스를 종래 보다 많은 유량으로 유지한다.
이렇게 하면, 상기 식각 공정시 플라즈마를 형성하기 위한 파워가 감소함에 따라 챔버 내의 플라즈마 형성영역이 감소되어 챔버 내벽의 표면 상에 증착된 산화막이 식각량을 감소시켜 기판 상으로의 재증착량을 최소시킬 수 있으며, 식각 가스인 NF3 가스의 유입량이 증가함에 따라 재생성된 산화막을 다시 분해할 수 있으므로 기판 상으로의 재증착량을 최소화시킬 수 있다.
따라서, 본 발명은 상기 재증착량을 감소시킴으로써 산화막의 갭-필(Gap-Fill) 능력을 향상시킬 수 있으며, 또한, 산화막의 질을 개선시킬 수 있다.
이하에서는 첨부된 도면을 참조하여 본 발명의 실시예에 따른 산화막 증착방법을 보다 구체적으로 설명하도록 한다.
우선, 본 발명은 공정 챔버 내에 반도체 기판을 안착시킨 후, 상기 챔버 내로 소오스 가스로서 SiH4, O2, He 및 H2 가스를 유입시켜 기판 상에 산화막(SiO2)을 증착한다. 이때, 상기 산화막은 기판 상에 뿐 아니라, 챔버 내벽의 표면 상에도 형성된 상태이다.
그 다음, 상기 챔버 상단에 걸리는 MF 파워와 챔버 중심부에 걸리는 LF 파워를 합한 토탈 파워를 3500W 이하, 바람직하게는, 1500∼3500W 만큼 가하면서 식각 공정을 수행한다.
여기서, 상기 챔버 내에 종래 보다 작은 토탈 파워가 인가되면 챔버 내의 플라즈마의 형성 영역이 감소되어 챔버 내벽의 표면 상에 증착된 산화막의 식각량을 감소시킬 수 있다.
도 1은 챔버에 인가되는 토탈 파워와 재증착량의 관계를 도시한 그래프로서, 도시된 바와 같이, 챔버 내벽의 표면 상으로부터 기판 상으로의 재증착량을 최소화시킬 수 있다.
이때, 상기 식각 공정시 MF 파워를 LF 파워 보다 크게 하면, 재증착량을 더욱 감소시킬 수 있다.
자세하게, 도 2는 토탈 파워가 2500W 일 경우에 LF 파워와 MF 파워의 비에 따른 산화막의 재증착량을 도시한 그래프이다. 도시된 바와 같이, 동일한 크기의 토탈 파워가 인가될 경우에 상기 LF 파워에 비해 MF 파워가 증가함에 따라 산화막의 재증착량이 감소하는 것을 알 수 있다.
또한, 본 발명은 상기 식각 공정시 챔버 내로 200sccm 이상, 바람직하게는, 250∼800sccm 정도의 NF3 가스와 1∼1000sccm 정도의 H2 가스 및 50∼500sccm 정도의 He 가스를 유입시킨다. 상기 NF3 가스는 산화막을 분해하는 식각 가스로 유입되는 것이고, 상기 H2 가스는 식각 속도를 감소시키는 역할을 하며, 상기 He 가스는 캐리어 가스의 역할을 한다.
여기서, 본 발명은 식각 가스로서 유입되는 NF3 가스를 종래 보다 많은 양으로 유입시킴으로써 보다 많은 양의 산화막(SiO2)을 분해할 수 있으며, 또한, 상기 플라즈마에 의해 분해된 Si, F, N 및 O 원자 중 Si와 O가 서로 반응하여 재생성된 산화막(SiO2)을 상기 NF3 가스가 다시 분해할 수 있다.
도 3은 챔버 내로 유입되는 NF3 가스의 양과 재증착량의 관계를 도시한 그래프로서, 도시된 바와 같이, NF3 가스의 유입량을 증가시킴으로써 산화막의 재증착량을 최소화시킬 수 있다.
따라서, 본 발명은 HDP 공정을 이용한 산화막의 증착시 공정 챔버에 종래 보다 낮은 토탈 파워를 인가하면서 식각 가스로서 종래 보다 많은 양의 NF3 가스를 유입시킴으로써, 상기 공정 챔버의 내벽으로부터 기판 상으로의 재증착량을 종래의 수백 Å에서 최소 50Å 이하로까지 감소시킬 수 있으며, 이를 통해, 산화막의 갭-필 능력을 향상시킬 수 있다.
또한, 상기 재증착된 산화막은 플루오르(Fluorine : F) 성분을 포함하고 있는데, 본 발명은 토탈 파워의 감소와 NF3 가스 유량의 증가를 통해 기판 상으로의 재증착량을 최소화시킴으로써 산화막 내의 플루오르 성분을 많이 감소시킬 수 있으며, 그 결과, 산화막의 질을 개선시킬 수 있다.
이상, 여기에서는 본 발명을 특정 실시예에 관련하여 도시하고 설명하였지만, 본 발명이 그에 한정되는 것은 아니며, 이하의 특허청구의 범위는 본 발명의 정신과 분야를 이탈하지 않는 한도 내에서 본 발명이 다양하게 개조 및 변형될 수 있다는 것을 당업계에서 통상의 지식을 가진 자가 용이하게 알 수 있다.
이상에서와 같이, 본 발명은 HDP 공정에 따른 산화막의 형성시 공정 챔버에 인가되는 토탈 파워를 감소시키고 상기 챔버 내로 유입되는 NF3 가스의 양을 증가시킴으로써, 상기 챔버 내벽의 표면상으로부터 기판 상으로의 산화막 재증착량을 최소화할 수 있다.
또한, 본 발명은 상기 산화막의 재증착량을 최소화함으로써 산화막의 갭-필(Gap-Fill) 능력을 향상시킬 수 있으며, 또한, 산화막 내의 플루오르 성분을 감소시킴으로써 산화막의 질을 개선시킬 수 있다.

Claims (11)

  1. 증착과 식각 공정을 반복 수행하는 HDP(High Density Plasma) 방식을 이용한 산화막 증착시, 기판 상으로의 재증착을 방지하기 위한 산화막 증착 방법에 있어서,
    상기 식각 공정은 상기 기판이 안착되는 챔버의 상단에 걸리는 MF(Middle Frequency) 파워와 상기 챔버의 중심부에 걸리는 LF(Low Frequency) 파워의 전체 합이 1500∼3500W가 되도록, 상기 MF 파워는 1000∼2500W로 하고 상기 LF 파워는 500∼1000W로 하여 수행하는 것을 특징으로 하는 산화막 증착방법.
  2. 삭제
  3. 삭제
  4. 증착과 식각 공정을 반복 수행하는 HDP(High Density Plasma) 방식을 이용한 산화막 증착시, 기판 상으로의 재증착을 방지하기 위한 산화막 증착 방법에 있어서,
    상기 식각 공정은 식각 가스로서 NF3 가스를 플로우시키되, 상기 NF3 가스의 유량은 250∼800sccm으로 하여 수행하는 것을 특징으로 하는 산화막 증착방법.
  5. 제 4 항에 있어서,
    상기 식각 공정은 상기 NF3 가스와 함께 H2 가스 및 He 가스를 플로우시키면서 수행하는 것을 특징으로 하는 산화막 증착방법.
  6. 제 5 항에 있어서,
    상기 H2 가스의 유량은 1∼1000sccm으로 하며, 그리고, 상기 He 가스의 유량은 50∼500sccm으로 하는 것을 특징으로 하는 산화막 증착방법.
  7. 증착과 식각 공정을 반복 수행하는 HDP(High Density Plasma) 방식을 이용한 산화막 증착시, 기판 상으로의 재증착을 방지하기 위한 산화막 증착 방법에 있어서,
    상기 식각 공정은 상기 기판이 안착되는 챔버의 상단에 걸리는 MF(Middle Frequency) 파워와 상기 챔버의 중심부에 걸리는 LF(Low Frequency) 파워의 전체 합을 1500∼3500W가 되도록, 상기 MF 파워는 1000∼2500W로 하고 상기 LF 파워는 500∼1000W로 하여 수행하고,
    식각 가스로서 NF3 가스를 플로우시키되, 상기 NF3 가스의 유량은 250∼800sccm으로 하여 수행하는 것을 특징으로 하는 산화막 증착방법.
  8. 삭제
  9. 삭제
  10. 제 7 항에 있어서,
    상기 식각 공정은 상기 NF3 가스와 함께 H2 가스 및 He 가스를 플로우시키면서 수행하는 것을 특징으로 하는 산화막 증착방법.
  11. 제 10 항에 있어서,
    상기 H2 가스의 유량은 1∼1000sccm으로 하며, 그리고, 상기 He 가스의 유량은 50∼500sccm으로 하는 것을 특징으로 하는 산화막 증착방법.
KR1020060083805A 2006-08-31 2006-08-31 산화막 증착방법 KR100955930B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060083805A KR100955930B1 (ko) 2006-08-31 2006-08-31 산화막 증착방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060083805A KR100955930B1 (ko) 2006-08-31 2006-08-31 산화막 증착방법

Publications (2)

Publication Number Publication Date
KR20080020384A KR20080020384A (ko) 2008-03-05
KR100955930B1 true KR100955930B1 (ko) 2010-05-03

Family

ID=39395414

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060083805A KR100955930B1 (ko) 2006-08-31 2006-08-31 산화막 증착방법

Country Status (1)

Country Link
KR (1) KR100955930B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040008421A (ko) * 2002-07-18 2004-01-31 주식회사 하이닉스반도체 반도체소자의 형성방법
KR20050120969A (ko) * 2004-06-21 2005-12-26 주식회사 하이닉스반도체 디이디 방식을 이용한 반도체소자의 갭필 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040008421A (ko) * 2002-07-18 2004-01-31 주식회사 하이닉스반도체 반도체소자의 형성방법
KR20050120969A (ko) * 2004-06-21 2005-12-26 주식회사 하이닉스반도체 디이디 방식을 이용한 반도체소자의 갭필 방법

Also Published As

Publication number Publication date
KR20080020384A (ko) 2008-03-05

Similar Documents

Publication Publication Date Title
JP3659933B2 (ja) 高アスペクト比の開口をエッチングする方法
KR100536604B1 (ko) 고밀도 플라즈마 증착법을 이용한 갭필 방법
US6110836A (en) Reactive plasma etch cleaning of high aspect ratio openings
US7071113B2 (en) Process for removal of photoresist mask used for making vias in low K carbon-doped silicon oxide dielectric material, and for removal of etch residues from formation of vias and removal of photoresist mask
CN101064244B (zh) 形成用于高孔径比应用的各向异性特征图形的蚀刻方法
US6090718A (en) Dry etching method for semiconductor substrate
US7238393B2 (en) Method of forming silicon carbide films
CN112309850A (zh) 使用氟去除形成结构的方法
KR102550244B1 (ko) 유전체 재료의 식각을 위한 사전 세척
KR20080106984A (ko) 유전체막들에 대한 스텝 커버리지 및 패턴 로딩 개선 방법
KR100555539B1 (ko) 고밀도 플라즈마 화학기상증착 공정에 의한 갭 충전방법및 그 충전방법을 포함하는 집적 회로 소자의 제조방법
US6329261B1 (en) Method for forming a shallow trench isolation structure
US20050009356A1 (en) Method of manufacturing semiconductor device and method of cleaning plasma etching apparatus used therefor
US20070059900A1 (en) Multi-step depositing process
KR100955930B1 (ko) 산화막 증착방법
KR20070063019A (ko) 선택 Ｗ―ＣＶＤ법 및 Ｃｕ 다층 배선 제작법
JP2003297817A (ja) 半導体装置の製造方法、半導体装置、そのためのプラズマｃｖｄ装置
JP2874233B2 (ja) ドライエッチング方法
JPH0878408A (ja) 半導体装置の製造方法
JPH1012734A (ja) 半導体装置の製造方法
US20230096453A1 (en) Substrate processing method
KR20020044001A (ko) 반도체 장치의 미세 패턴들간의 갭을 채우는 절연층형성방법
KR20230001517A (ko) 기판 처리 방법
KR20050073305A (ko) 반도체 소자의 소자 분리막 형성 방법
KR100513805B1 (ko) 반도체 소자의 갭매립 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee