JP2003297817A - 半導体装置の製造方法、半導体装置、そのためのプラズマｃｖｄ装置 - Google Patents

Abstract

(57)【要約】 【課題】 プラズマＣＶＤ装置を用いた半導体装置の製
造方法において、パーティクルの発生原因となるチタン
や銅の反応室内壁への付着を抑制し、クリーニングレー
トの低下を防止することにより、半導体デバイスの歩留
りを向上する。 【解決手段】 プラズマを発生させるために高周波が印
加されるコイルを有するとともに、半導体基板を設置す
るステージにバイアスの高周波を印加できるように構成
されたプラズマＣＶＤ装置を用いて、金属配線が形成さ
れた半導体基板に層間絶縁膜を堆積する。その際の、バ
イアスＲＦを用いてシリコン酸化膜を堆積する工程にお
いて、前記金属配線によって形成される段差の上部の斜
め方向に成長する部分の堆積レートを、この段差の上部
の斜め方向に成長する部分のスパッタエッチレートと等
しくするか、もしくはより速い条件とする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、プラズマを用いて
ＣＶＤ膜を形成することによる半導体装置の製造方法、
半導体装置、そのためのプラズマＣＶＤ装置に関するも
のである。

【０００２】

【従来の技術】半導体集積回路の素子パターンの微細化
に伴って、配線間の高アスペクト比スペースを層間絶縁
膜によって如何にしてボイドの発生なく埋めるか、また
配線間の容量を低誘電率膜によって如何にして低減し配
線遅延を低減させるか、が重要になってきている。この
ためのプラズマＣＶＤ技術として、成膜とＡｒによるス
パッタエッチとを同時に実施することができ、絶縁膜な
どの埋め込み特性を向上できるだけでなく、低誘電率化
のためにフッ素を添加しても高品質の絶縁膜を形成でき
るプラズマを発生させるために、高周波を印加するコイ
ルを有するとともに半導体基板を設置するステージにバ
イアスの高周波が印加できるプラズマＣＶＤ技術が必須
となってきている。

【０００３】図１８は、従来のプラズマＣＶＤ装置の例
を示す断面図である。この従来のプラズマＣＶＤ装置
は、フッ素添加シリコン酸化膜を形成する目的でプラズ
マを発生させるために高周波を印加するコイルと、半導
体基板を設置するステージであってバイアスの高周波が
印加できるものとを有する。すなわち、図１８におい
て、１は半導体基板である。２は静電チャックであり、
半導体基板１にバイアスＲＦ（高周波）電力を印加でき
るようになっている。また、この静電チャック２は、Ｈ
ｅ冷却機能を有している。詳細には、静電チャック２の
内部に空洞が設けられ、外部配管を通じてこの空洞へＨ
ｅが送り込まれ、静電チャック２の上面の開口（図示せ
ず）からＨｅが半導体基板１の裏面に吹き付けられ、バ
イアスＲＦ電力の印加による温度上昇を抑えるなど冷却
に用いられる。３はソースＲＦ（高周波）電力供給コイ
ルで、膜を堆積するためのプラズマを発生させることが
でき、トップコイル３ａとサイドコイル３ｂとを有し、
これらトップコイル３ａとサイドコイル３ｂとは、それ
ぞれ別々に制御できる。４ａはトップガスノズル、４ｂ
はサイドガスノズル、５は反応室（セラミックドー
ム）、６はスロットルバルブ、７はターボポンプ、８は
ゲートバルブである。

【０００４】図１９は従来のフッ素添加シリコン酸化膜
を形成するためのフローチャートであり、以下、これを
用いて説明する。第一工程として、反応室５内のクリー
ニングとプリコートを実施する。

【０００５】具体的に説明すると、 （ステップＳ−１）：図１８には図示していない別の場
所にてプラズマ化された三フッ化窒素（ＮＦ₃）を反応
室としてのセラミックドーム５内に導入し、この反応室
５内のクリーニングを７０ｓｅｃ間実施する。この時の
三フッ化窒素の流量は１１００ｓｃｃｍ 、反応室圧力
は３Ｔｏｒｒである。

【０００６】（ステップＳ−２）：モノシラン（ＳｉＨ
₄）、アルゴン（Ａｒ）、酸素（Ｏ₂）を、トップガスノ
ズル４ａもしくは複数のサイドガスノズル４ｂを通して
反応室５内に導入し、ソースＲＦ電力（２ＭＨｚ）をコ
イル３によって反応室５の外部から印加して、反応室５
内にシリコン酸化膜を３０ｓｅｃ間形成する。この時、
トップガスノズル４ａから導入されるガスの流量は、モ
ノシラン７.５ｓｃｃｍ、アルゴン１６ｓｃｃｍ、酸素
３０ｓｃｃｍであり、またサイドガスノズル４ｂから導
入されるガスの流量は、モノシラン８５ｓｃｃｍ、アル
ゴン１１０ｓｃｃｍ、酸素１３５ｓｃｃｍである。反応
室５の圧力は６ｍＴｏｒｒである。コイル３に印加され
るパワーは、トップコイル３ａに９００Ｗ、サイドコイ
ル３ｂに２３００Ｗである。ここで形成したシリコン酸
化膜は、プリコート膜と呼ばれ、反応室５の内壁からの
パーティクルの発生を抑制する役割を担っている。

【０００７】第二工程として、反応室５内に半導体基板
１を搬送し、フッ素添加シリコン酸化膜を形成する。具
体的に説明すると、次の通りである。すなわち、 （ステップＳ−１１）：アルゴン、酸素を反応室５内で
プラズマ化し、反応室５内のヒートアップを１０ｓｅｃ
間実施する。この時、トップガスノズル４ａから導入さ
れるガスの流量は、アルゴン１６ｓｃｃｍ、酸素１６ｓ
ｃｃｍであり、またサイドガスノズル４ｂから導入され
るガスの流量は、アルゴン１１０ｓｃｃｍ、酸素１１０
ｓｃｃｍである。反応室５の圧力は約６ｍＴｏｒｒであ
る。コイル３に印加されるパワーは、トップコイル３ａ
に１７００Ｗ、サイドコイル３ｂに３５００Ｗである。

【０００８】（ステップＳ−１２）：モノシラン（Ｓｉ
Ｈ₄）、アルゴン（Ａｒ）、酸素（Ｏ₂）を、トップガス
ノズル４ａもしくは複数のサイドガスノズル４ｂを通し
て反応室５内に導入し、ソースＲＦ電力（２ＭＨｚ）を
コイル３によって反応室５の外部から印加して、半導体
基板上にシリコン酸化膜を５ｓｅｃ間形成する。この
時、トップガスノズル４ａから導入されるガスの流量
は、モノシラン６ｓｃｃｍ、アルゴン１６ｓｃｃｍ、酸
素１６ｓｃｃｍであり、またサイドガスノズル４ｂから
導入されるガスの流量は、モノシラン３０ｓｃｃｍ、ア
ルゴン１１０ｓｃｃｍ、酸素１１０ｓｃｃｍである。反
応室圧力は６ｍＴｏｒｒである。コイル３に印加される
パワーは、トップコイル３ａに１５００Ｗ、サイドコイ
ル３ｂに３１００Ｗである。ここで形成したシリコン酸
化膜はライナー層と呼ばれる。

【０００９】（ステップＳ−１３）：モノシラン（Ｓｉ
Ｈ₄）、アルゴン（Ａｒ）、酸素（Ｏ₂）、四フッ化珪素
（ＳｉＦ₄）を、トップガスノズル４ａもしくは複数の
サイドガスノズル４ｂを通して反応室５内に導入し、ソ
ースＲＦ電力（２ＭＨｚ）をコイル３によって反応室５
の外部から印加すると共に、静電チャック２にバイアス
ＲＦ電力（１３.５６ＭＨｚ）を印加して、半導体基板
１上にフッ素添加シリコン酸化膜（ＳｉＯＦ）を１３０
ｓｅｃ間形成する。この時、トップガスノズル４ａから
導入されるガスの流量は、モノシラン５ｓｃｃｍ、アル
ゴン９ｓｃｃｍ、酸素６ｓｃｃｍであり、サイドガスノ
ズル４ｂから導入されるガスの流量は、モノシラン４５
ｓｃｃｍ、アルゴン４６ｓｃｃｍ、酸素８６ｓｃｃｍ、
四フッ化珪素２７.５ｓｃｃｍである。反応室圧力は６
ｍＴｏｒｒである。コイル３に印加されるパワーは、ト
ップコイル３ａに９００Ｗ、サイドコイル３ｂに２３０
０Ｗである。静電チャック２に印加されるパワーは２３
５０Ｗである。

【００１０】バイアスＲＦ電力は、アルゴンスパッタエ
ッチングを膜形成と同時に行うことによって、フッ素添
加シリコン酸化膜の埋め込み特性を改善すると共に、成
膜温度を上昇させ、緻密なフッ素添加シリコン酸化膜を
形成するために用いている。

【００１１】半導体基板１の温度を測定することは困難
であるが、バイアスＲＦの印加により、本ステップにお
いては、基板１の裏面をヘリウムにより冷却していて
も、約２００℃の温度が約４２０〜４３０℃の温度にま
で上昇していると推定される。

【００１２】（ステップＳ−１４）：モノシラン（Ｓｉ
Ｈ₄）、四フッ化珪素（ＳｉＦ₄）ガスの供給と、バイア
スＲＦの印加とを停止し、シリコン酸化膜を形成する。
この時、トップガスノズル４ａから導入されるガスの流
量は、アルゴン１６ｓｃｃｍ、酸素１６ｓｃｃｍであ
り、サイドガスノズル４ｂから導入されるガスの流量
は、アルゴン１１０ｓｃｃｍ、酸素１１０ｓｃｃｍであ
る。反応室圧力は６ｍＴｏｒｒである。コイル３に印加
されるパワーは、トップコイル３ａに１０００Ｗ、サイ
ドコイル３ｂに２０００Ｗである。このとき、モノシラ
ン（ＳｉＨ₄）、四フッ化珪素（ＳｉＦ₄）ガスの供給は
停止しているが、配管に残留するガスにより若干のシリ
コン酸化膜が形成される。ここで形成されるシリコン酸
化膜はキャップ層と呼ばれ、前記ステップで形成したフ
ッ素添加シリコン酸化膜からフッ素が上層に拡散して半
導体装置の信頼性が低下することを防止している。

【００１３】第三工程として、反応室５内から半導体基
板１を取り出すと共に、上記の第一工程で実施した反応
室５内のクリーニングとプリコートとを実施する（ステ
ップＳ−１５、Ｓ−１６）。

【００１４】以下、第二工程のフッ素添加シリコン酸化
膜の形成と第三工程のクリーニングおよびプリコートと
を１サイクルとして、５０枚目まで繰り返す。以上が通
常行われているプロセスフローである。

【００１５】図２０に、上記のフッ素を添加したシリコ
ン酸化膜を用いた半導体装置の配線構造を示す。０.５
％の銅を含有するアルミ配線１５の上下に窒化チタン１
４、チタン１３の２層構造のキャップメタルとバリアメ
タルが形成されており、アルミ配線１５上に、第一の層
間絶縁膜としてフッ素が添加されたシリコン酸化膜１
７、第二の層間絶縁膜としてシリコン酸化膜１８が形成
されている。第一の層間絶縁膜１７は、先に述べたよう
に、ライナー層１７ａ、フッ素が添加されたシリコン酸
化膜（ＳｉＯＦ）１７ｂ、キャップ層１７ｃの３層で構
成されている。

【００１６】

【発明が解決しようとする課題】しかしながら、上記し
た従来のＣＶＤ膜形成方法、形成装置、あるいは配線構
造では、パーティクルが多く発生し、半導体デバイスの
歩留り低下を来たすという問題があった。

【００１７】本発明は上記問題を解決するもので、パー
ティクルの発生を抑制し、半導体デバイスの歩留りを向
上できるプラズマＣＶＤ膜の形成方法、形成装置、ある
いは配線構造を提供することを目的とする。

【００１８】

【課題を解決するための手段】上記課題を解決するため
に研究を重ねたところ、パーティクルの発生は、フッ素
添加酸化膜の形成時のスパッタエッチングにより、下地
の金属配線をエッチングしていることが主原因であるこ
とが判明した。下地の金属配線をスパッタによりエッチ
ングしてしまうと、金属配線中に含まれるチタンや銅が
反応室の内壁に付着し、クリーニング時のレート低下を
引き起こし、パーティクルが発生する原因となってい
た。

【００１９】これは、近年の半導体装置の微細化に伴
い、配線の上部をフッ素添加酸化膜形成時のスパッタに
よりエッチングされることなしに、配線間にフッ素添加
酸化膜を形成することがますます困難になってきている
ことも大きく影響している。

【００２０】このため本発明では、チタンや銅がフッ素
添加酸化膜形成装置の反応室内壁に付着しないようにす
るか、もしくは、付着しても除去できるようにする高密
度プラズマＣＶＤ膜の形成方法、形成装置、あるいは配
線構造を提供するものである。

【００２１】すなわち請求項１に記載の本発明の半導体
装置の製造方法は、プラズマを発生させるために高周波
が印加されるコイルを有するとともに、半導体基板を設
置するステージにバイアスの高周波を印加できるように
構成されたプラズマＣＶＤ装置を用いて、金属配線が形
成された半導体基板に層間絶縁膜を堆積するに際し、バ
イアスＲＦを用いてシリコン酸化膜を堆積する工程にお
いて、前記金属配線によって形成される段差の上部の斜
め方向に成長する部分の堆積レートを、この段差の上部
の斜め方向に成長する部分のスパッタエッチレートと等
しくするか、もしくはより速い条件とするものである。

【００２２】請求項２に記載の本発明の半導体装置の製
造方法は、金属配線が形成された半導体基板に、プラズ
マＣＶＤ装置を用いて層間絶縁膜を堆積することにより
半導体装置を形成するための方法において、バイアスＲ
Ｆを用いて堆積する工程が、前記金属配線によって形成
される段差の上部の斜め方向に成長する部分のスパッタ
エッチレートよりも、この段差の上部の斜め方向に成長
する部分の堆積レートが速い条件を用いて、第１のシリ
コン酸化膜を堆積する工程と、前記段差の上部の斜め方
向に成長する部分のスパッタエッチレートよりも、この
段差の上部の斜め方向に成長する部分の堆積レートが遅
い条件を用いて、前記第１のシリコン酸化膜上に第２の
シリコン酸化膜を堆積する工程とを有するものである。

【００２３】請求項３に記載の本発明の半導体装置の製
造方法は、金属配線が形成された半導体基板に、プラズ
マＣＶＤ装置を用いて層間絶縁膜を堆積する半導体装置
の形成方法であって、前記プラズマＣＶＤ装置の同一チ
ャンバーで、バイアスＲＦを用いずに第１のシリコン酸
化膜を堆積する工程と、バイアスＲＦを用いて第２のシ
リコン酸化膜を前記第１のシリコン酸化膜上に堆積する
工程とを連続して行い、前記バイアスＲＦを用いて第２
のシリコン酸化膜を堆積する工程において、前記金属配
線によって形成される段差の上部の斜め方向に成長する
部分のスパッタエッチレートよりも、この段差の上部の
斜め方向に成長する部分の堆積レートを遅くするととも
に、バイアスＲＦを用いて所定の膜厚の第２のシリコン
酸化膜を堆積する間に段差の上部の斜め方向にエッチン
グする膜厚よりも、バイアスＲＦを用いずに堆積する第
１のシリコン酸化膜の膜厚を厚く形成するものである。

【００２４】請求項４に記載の発明の半導体装置の製造
方法は、プラズマＣＶＤ装置において、反応室内壁をア
ルゴンスパッタ法にてクリーニングするものである。請
求項５に記載の本発明の半導体装置の製造方法は、プラ
ズマＣＶＤ装置において、反応室内壁を塩素系ガスを用
いてクリーニングするものである。

【００２５】請求項６に記載の本発明の半導体装置の製
造方法は、塩素系ガスを、塩素、塩化水素、塩化ホウ素
としたものである。請求項７に記載の本発明の半導体装
置の製造方法は、プラズマＣＶＤ装置において、反応室
内にて反応ガスを直接プラズマ化して実施する反応室内
壁のクリーニング工程と、反応室とは別の場所にてプラ
ズマ化した反応ガスを用いて実施する反応室内壁のクリ
ーニング工程とを有するようにしたものである。

【００２６】請求項８に記載の本発明の半導体装置の製
造方法は、プラズマＣＶＤ装置において、反応室内壁に
シリコン酸化膜を成長させる工程と、前記シリコン酸化
膜上にフッ素を添加したシリコン酸化膜を形成する工程
とを有するものである。

【００２７】請求項９に記載の本発明の半導体装置は、
半導体基板上に形成された第１のシリコン酸化膜と、こ
の第１のシリコン酸化膜の上に設けられた金属配線と、
この金属配線の上に設けられた第２のシリコン酸化膜
と、前記金属配線および第２のシリコン酸化膜を覆うよ
うにプラズマＣＶＤ装置で形成された第３のシリコン酸
化膜とを有した半導体装置において、第２のシリコン酸
化膜の膜厚を、第３のシリコン酸化膜の形成時の堆積工
程におけるアルゴンスパッタにより斜め方向にエッチン
グする膜厚よりも厚くしたものである。

【００２８】請求項１０に記載の本発明の半導体装置
は、半導体基板上に形成された第１のシリコン酸化膜
と、この第１のシリコン酸化膜の上に設けられた金属配
線と、この金属配線の側壁に形成された第２のシリコン
酸化膜と、前記金属配線と第２のシリコン酸化膜とを覆
うように形成された第３のシリコン酸化膜と、この第３
のシリコン酸化膜の上にプラズマＣＶＤ装置で形成され
た第４のシリコン酸化膜とを有するものである。

【００２９】請求項１１に記載の本発明の半導体装置
は、半導体基板上に形成された第１のシリコン酸化膜
と、この第１のシリコン酸化膜の上に設けられた金属配
線と、この金属配線の上に形成された金属膜と、これら
金属配線と金属膜とを覆うようにプラズマＣＶＤ装置で
形成された第２のシリコン酸化膜とを有するものであ
る。

【００３０】請求項１２に記載の本発明の半導体装置
は、金属膜が、タングステン、タングステンシリサイ
ド、もしくは窒化タングステンであるようにしたもので
ある。

【００３１】

【発明の実施の形態】以下、本発明の実施の形態のプラ
ズマＣＶＤ膜の形成方法、形成装置、及び、配線構造
を、図面に基づいて具体的に説明する。

【００３２】（実施の形態１）以下本発明の実施の形態
１について、図面を参照しながら説明する。

【００３３】図１は本発明の実施の形態１におけるフッ
素添加シリコン酸化膜を形成するための方法についての
フローチャート、図２は本発明の実施の形態１における
フッ素添加シリコン酸化膜の成長工程の模式図である。
プラズマＣＶＤ装置は、従来例として説明した図１８の
ものと同様の構成であるので、ここでは、図１８を参照
して説明する。

【００３４】先ず、第一工程として、反応室５内のクリ
ーニングとプリコートを実施する。具体的に説明する
と、 （ステップＳ−１０１）：図１８には図示していない別
の場所にてプラズマ化された三フッ化窒素（ＮＦ₃）を
反応室５内に導入し、７０ｓｅｃ間、反応室５内のクリ
ーニングを実施する。この時の三フッ化窒素の流量は１
１００ｓｃｃｍ、反応室５内の圧力は３Ｔｏｒｒであ
る。

【００３５】（ステップＳ−１０２）：モノシラン（Ｓ
ｉＨ₄）、アルゴン（Ａｒ）、酸素（Ｏ₂）を、トップガ
スノズル４ａもしくは複数のサイドガスノズル４ｂを通
して反応室５内に導入し、ソースＲＦ電力（２ＭＨｚ）
をコイル３によって反応室５の外部から印加して、反応
室５内にシリコン酸化膜を３０ｓｅｃ間形成する。この
時、トップガスノズル４ａから導入されるガスの流量
は、モノシラン７.５ｓｃｃｍ、アルゴン１６ｓｃｃ
ｍ、酸素３０ｓｃｃｍであり、サイドガスノズル４ｂか
ら導入されるガスの流量は、モノシラン８５ｓｃｃｍ、
アルゴン１１０ｓｃｃｍ、酸素１３５ｓｃｃｍである。
反応室圧力は６ｍＴｏｒｒである。コイル３に印加され
るパワーは、トップコイル３ａに９００Ｗ、サイドコイ
ル３ｂに２３００Ｗである。ここで形成したシリコン酸
化膜はプリコート膜と呼ばれ、反応室５の内壁からのパ
ーティクル発生を抑制する役割を担っている。

【００３６】第二工程として、反応室５内に半導体基板
１を搬入し、フッ素添加シリコン酸化膜を形成する。こ
の時、搬入された半導体基板１１には、図２に示すよう
に、ボロンリン添加シリコン酸化膜１２上に、チタン１
３、窒化チタン１４、０.５％の銅を含有するアルミニ
ウム１５、チタン１３、窒化チタン１４を積層した積層
構造の金属配線１６が形成されている（図２（ａ））。

【００３７】プロセスフローを具体的に説明すると、次
のようになる。すなわち、 （ステップＳ−１１１）：アルゴン、酸素を反応室５内
でプラズマ化し、反応室５内のヒートアップを実施す
る。例えば、図１８に示すトップガスノズル４ａから導
入されるガスの流量は、アルゴン１６ｓｃｃｍ、酸素１
６ｓｃｃｍとし、サイドガスノズル４ｂから導入される
ガスの流量は、アルゴン１１０ｓｃｃｍ、酸素１１０ｓ
ｃｃｍとする。反応室５の圧力は６ｍＴｏｒｒとする。
これを１０ｓ間実施する。コイル３に印加されるパワー
は、トップコイル３ａに１７００Ｗ、サイドコイル３ｂ
に３５００Ｗである。

【００３８】（ステップＳ−１１２）：モノシラン（Ｓ
ｉＨ₄）、アルゴン（Ａｒ）、酸素（Ｏ₂）を反応室内に
導入し、ソースＲＦ電力（２ＭＨｚ）を印加し、バイア
スＲＦを印加せずに、半導体基板１１上にボロンリン添
加シリコン酸化膜１２を介して形成された金属配線１６
を覆うようにシリコン酸化膜１７ａ形成する（図２
（ｂ））。例えばこの時、図１８に示したトップガスノ
ズル４ａから導入されるガスの流量は、モノシラン６ｓ
ｃｃｍ、アルゴン１６ｓｃｃｍ、酸素１６ｓｃｃｍと
し、サイドガスノズル４ｂから導入されるガスの流量
は、モノシラン３０ｓｃｃｍ、アルゴン１１０ｓｃｃ
ｍ、酸素１１０ｓｃｃｍとする。反応室５の圧力は６ｍ
Ｔｏｒｒとする。コイル３に印加されるＲＦパワーは、
トップコイル３ａに１５００Ｗ、サイドコイル３ｂに３
１００Ｗである。ここで形成したシリコン酸化膜１７ａ
はライナー層と呼ばれる。このライナー層１７ａは、次
のステップにてフッ素添加酸化膜１７ｂ（図２（ｃ））
を形成する際、アルゴンスパッタエッチングを実施する
が、その際に金属配線１６がエッチングによって削られ
ることを防止する保護膜としての役割を担う。

【００３９】（ステップＳ−１１３）：モノシラン（Ｓ
ｉＨ₄）、アルゴン（Ａｒ）、酸素（Ｏ₂）、四フッ化珪
素（ＳｉＦ₄）を反応室５内に導入し、ソースＲＦ電力
（２ＭＨｚ）を印加すると共に、バイアスＲＦ電力（１
３.５６ＭＨｚ）を印加し、ライナー層１７ａ上にフッ
素添加酸化膜（ＳｉＯＦ）１７ｂを形成する（図２
（ｃ））。ここでは、金属配線１６により形成される段
差の上部の斜め方向に成長する部分２７の堆積レート
が、この段差の上部の斜め方向に成長する部分２７のス
パッタエッチレートと等しいか、もしくはより速い条件
となる。

【００４０】この条件は、図３のプラズマＣＶＤ膜の堆
積形状の条件依存性を示す図から明らかなように、モノ
シランと酸素の流量を高くするか（同図（ａ））、また
はバイアスＲＦ電力を低くすることで実現できる（同図
（ｂ））。例えば、モノシランと酸素の流量を高くした
条件とすると、図１８に示したトップガスノズル４ａか
ら導入されるガスの流量は、モノシラン６ｓｃｃｍ、ア
ルゴン９ｓｃｃｍ、酸素１２ｓｃｃｍとなり、サイドガ
スノズル４ｂから導入されるガスの流量は、モノシラン
６０ｓｃｃｍ、アルゴン４６ｓｃｃｍ、酸素１２０ｓｃ
ｃｍ、四フッ化珪素２７.５ｓｃｃｍとなり、反応室圧
力は６ｍＴｏｒｒとなる。コイル３に印加されるパワー
は、例えば、トップコイル３ａに９００Ｗ、サイドコイ
ル３ｂに２３００Ｗであり、静電チャック２に印加され
るパワーは２３５０Ｗである。

【００４１】バイアスＲＦ電力は、アルゴンスパッタエ
ッチングを膜形成と同時に行うことによって、フッ素添
加酸化膜１７ｂの埋め込み特性を改善すると共に、成膜
温度を上昇させ、緻密なフッ素添加シリコン酸化膜を形
成するために用いられる。

【００４２】（ステップＳ−１１４）：モノシラン（Ｓ
ｉＨ₄）ガスの供給と、四フッ化珪素（ＳｉＦ₄）ガスの
供給と、バイアスＲＦの印加とを停止し、シリコン酸化
膜１７ｃを形成する（図２（ｄ））。例えば、トップガ
スノズル４ａから導入されるガスの流量は、アルゴン１
６ｓｃｃｍ、酸素１６ｓｃｃｍであり、サイドガスノズ
ル４ｂから導入されるガスの流量は、アルゴン１１０ｓ
ｃｃｍ、酸素１１０ｓｃｃｍであり、反応室５の圧力は
６ｍＴｏｒｒである。コイル３に印加されるパワーは、
例えば、トップコイル３ａに１０００Ｗ、サイドコイル
３ｂに２０００Ｗである。

【００４３】このとき、モノシラン（ＳｉＨ₄）ガスと
四フッ化珪素（ＳｉＦ₄）ガスとの供給は停止している
が、配管に残留するガスにより若干のシリコン酸化が形
成される。ここで形成されるシリコン酸化膜１７ｃはキ
ャップ層と呼ばれ、前記ステップとＳ−１１３で形成し
たフッ素添加シリコン酸化膜１７ｂから、フッ素が上層
に拡散して半導体装置の信頼性が低下することを防止す
る。

【００４４】第三工程として、反応室５内から半導体基
板１１を取り出すと共に、第一工程で実施したのと同様
の反応室内のクリーニングとプリコートを実施する（ス
テップＳ−１１５、Ｓ−１１６）。

【００４５】以下、第二工程のフッ素添加シリコン酸化
膜の形成と、第三工程のクリーニングとプリコートを１
サイクルとして、５０枚目まで繰り返す。以上が本発明
の実施の形態１におけるプロセスフローである。

【００４６】次に、本発明の実施の形態１において、段
差の上部の斜め方向に成長する部分２７の堆積レートが
段差の上部の斜め方向に成長する部分２７のスパッタエ
ッチレートと等しいかもしくはより速い条件をフッ素添
加酸化膜１７ｂの形成条件とした理由について説明す
る。

【００４７】本発明者らは、従来の技術におけるパーテ
ィクルの発生原因について調査を重ねた結果、パーティ
クルの発生原因は反応室５の内壁に銅やチタンが付着し
ていることが原因で、銅やチタンの付着は、フッ素添加
酸化膜１７ｂの形成時のアルゴンスパッタにより、下地
金属配線１６の上部の角をエッチングしていることが真
の原因であることを見いだした。

【００４８】図５に、ＴＯＦ―ＳＩＭＳ法を用いて反応
室５の内壁の分析を実施した結果を示す。従来例では反
応室５の内壁に多くのチタンや銅が検出されているのに
対し、本発明についての分析結果では、チタン、銅によ
る汚染が２桁以上低減されている。

【００４９】表１に三フッ化窒素によるクリーニング時
のエッチングレートの比較を示す。従来例では、エッチ
ングレートが約１３０ｎｍ／ｍｉｎであるのに対し、本
発明の実施例では約２００ｎｍ／ｍｉｎと高い。

【００５０】

【表１】

【００５１】図５にクリーニングレートの低下メカニズ
ムを示す。図５（ａ）に示すように、チャンバーに導入
されたフッ素ラジカルは、下記に示す式１の反応にもと
づき、ＳｉＯ₂膜をエッチングする。

【００５２】 ＳｉＯ₂ ＋ Ｆ* → ＳｉＦｘ↑ ＋ Ｏ₂ （１） チタン、銅等に汚染されていない本実施の形態１のもの
では、図５（ｂ）に示すように、クリーニングで、反応
室５の内壁に堆積したＳｉＯ₂膜は完全に除去される。

【００５３】しかし、反応室５の内壁に銅やチタンの汚
染があると、式２および式３に示す反応も同時に進行す
る。 Ｔｉ ＋ Ｆ* → ＴｉＦｘ （２） Ｃｕ ＋ Ｆ* → ＣｕＦｘ （３） よって、クリーニング時のフッ素ラジカルが反応室５の
内壁に付着しているチタンや銅にくわれ、ＳｉＯ₂を除
去するのに必要なフッ素ラジカルが減少していると考え
られる。このため、図５（ｃ）に示すように、ＳｉＯ₂
膜を完全に除去できず、パーティクルの発生原因となっ
ていると推定できる。

【００５４】このように、本発明の実施の形態１におい
ては、フッ素添加酸化膜１７ｂの形成時に下地の金属配
線１６がエッチングされないような条件にしたことによ
り、プラズマＣＶＤ装置の反応室５の内壁にチタンや銅
の付着が発生することはない。このため、クリーニング
レートの変動やパーティクルの増加も発生することはな
い。

【００５５】ここでは、プラズマＣＶＤ装置で形成した
膜種としてフッ素添加シリコン酸化膜１７ｂを用いた
が、フッ素を添加しないシリコン酸化膜、あるいは、リ
ンをドープしたシリコン酸化膜でも同様の効果が得られ
る。ここでは、アルミニウム１５は０.５％の銅を含有
しているとしたが、必ずしも銅を含有している必要はな
く、アルミニウム１５上にチタンを含有するキャップメ
タルが形成されていれば同様の効果を得ることができ
る。

【００５６】（実施の形態２）以下本発明の実施の形態
２について、図面を参照しながら説明する。

【００５７】図６は本発明の実施の形態２におけるフッ
素添加シリコン酸化膜を形成するための方法についての
フローチャート、図７はフッ素添加シリコン酸化膜成長
工程の模式図である。なお、ここでも、プラズマＣＶＤ
装置は、従来例として説明した図１８のものと同様の構
成であるので、この図１８を参照して説明する。

【００５８】先ず、第一工程として、反応室５内のクリ
ーニングとプリコートを実施する。具体的に説明する
と、次のようになる。すなわち、（ステップＳ−２０
１）：図１８には図示していない別の場所にてプラズマ
化された三フッ化窒素（ＮＦ₃）を反応室５内に導入
し、７０ｓｅｃ間反応室内のクリーニングを実施する。
この時の三フッ化窒素の流量は１１００ｓｃｃｍ、反応
室圧力は３Ｔｏｒｒである。

【００５９】（ステップＳ−２０２）：モノシラン（Ｓ
ｉＨ₄）、アルゴン（Ａｒ）、酸素（Ｏ₂）を、トップガ
スノズル４ａもしくは複数のサイドガスノズル４ｂを通
して反応室５内に導入し、ソースＲＦ電力（２ＭＨｚ）
をコイル３によって反応室５の外部から印加して、反応
室５内にシリコン酸化膜を３０ｓｅｃ間形成する。この
時、トップガスノズル４ａから導入されるガスの流量
は、モノシラン７.５ｓｃｃｍ、アルゴン１６ｓｃｃ
ｍ、酸素３０ｓｃｃｍであり、サイドガスノズル４ｂか
ら導入されるガスの流量は、モノシラン８５ｓｃｃｍ、
アルゴン１１０ｓｃｃｍ、酸素１３５ｓｃｃｍである。
反応室圧力は６ｍＴｏｒｒである。コイル３に印加され
るパワーは、トップコイル３ａに９００Ｗ、サイドコイ
ル３ｂに２３００Ｗである。ここで形成したシリコン酸
化膜はプリコート膜と呼ばれ、反応室５の内壁からのパ
ーティクルの発生を抑制する役割を担っている。

【００６０】第二工程として、反応室５内に半導体基板
１１を搬入し、フッ素添加シリコン酸化膜を形成する。
この時、搬送された半導体基板１１には、ボロンリン添
加シリコン酸化膜１２上に、チタン１３、窒化チタン１
４、０.５％の銅を含有するアルミニウム１５、チタン
１３、窒化チタン１４の積層構造で形成された金属配線
１６が形成されている（図７（ａ））。

【００６１】プロセスフローを具体的に説明すると、次
のようになる。すなわち、 （ステップＳ−２１１）：アルゴン、酸素を反応室５内
でプラズマ化し、反応室５内のヒートアップを実施す
る。例えば、図１８に示すトップガスノズル４ａから導
入されるガスの流量は、アルゴン１６ｓｃｃｍ、酸素１
６ｓｃｃｍであり、サイドガスノズル４ｂから導入され
るガスの流量は、アルゴン１１０ｓｃｃｍ、酸素１１０
ｓｃｃｍである。反応室圧力は６ｍＴｏｒｒである。こ
の処理を１０ｓ間実施する。コイル３に印加されるパワ
ーは、トップコイル３ａに１７００Ｗ、サイドコイル３
ｂに３５００Ｗである。

【００６２】（ステップＳ−２１２）：モノシラン（Ｓ
ｉＨ₄）、アルゴン（Ａｒ）、酸素（Ｏ₂）を反応室５内
に導入し、ソースＲＦ電力（２ＭＨｚ）を印加し、バイ
アスＲＦを印加せずに、半導体基板１１上に、ボロンリ
ン添加シリコン酸化膜１２を介して形成された金属配線
１６を覆うように、シリコン酸化膜１７ａを形成する
（図７（ｂ））。例えばこの時、図１８に示したトップ
ガスノズル４ａから導入されるガスの流量は、モノシラ
ン６ｓｃｃｍ、アルゴン１６ｓｃｃｍ、酸素１６ｓｃｃ
ｍであり、サイドガスノズル４ｂから導入されるガスの
流量は、モノシラン３０ｓｃｃｍ、アルゴン１１０ｓｃ
ｃｍ、酸素１１０ｓｃｃｍであり、反応室圧力は６ｍＴ
ｏｒｒとする。コイル３に印加されるＲＦパワーは、ト
ップコイル３ａに１５００Ｗ、サイドコイル３ｂに３１
００Ｗである。ここで形成したシリコン酸化膜１７ａは
ライナー層と呼ばれる。このライナー層１７ａは、次の
ステップにてフッ素添加シリコン酸化膜１７ｂを形成す
る際にアルゴンスパッタエッチングを実施するが、その
際に金属配線１６がエッチングによって削られることを
防止する保護膜としての役割を担っている。

【００６３】（ステップＳ−２１３）：次に、モノシラ
ン（ＳｉＨ₄）、アルゴン（Ａｒ）、酸素（Ｏ₂）、四フ
ッ化珪素（ＳｉＦ₄）を反応室５内に導入し、ソースＲ
Ｆ電力（２ＭＨｚ）を印加すると共に、バイアスＲＦ電
力（１３.５６ＭＨｚ）を印加して、シリコン酸化膜１
７ａ上にフッ素添加酸化膜（ＳｉＯＦ）１７ｂを形成す
る（図７（ｃ））。

【００６４】ここでは、金属配線１６による段差の上部
の斜め方向に成長する部分２７の堆積レートが段差の上
部の斜め方向に成長する部分２７のスパッタエッチレー
トより速い条件となる。この条件は、図３のプラズマＣ
ＶＤ装置を用いて堆積したシリコン酸化膜の堆積形状の
条件依存性で示したように、モノシランと酸素の流量を
高くするか、またはバイアスＲＦ電力を低くすることで
実現できる。例えば、モノシランと酸素の流量を高くし
た条件とすると、図１８に示したトップガスノズル４ａ
から導入されるガスの流量は、モノシラン６ｓｃｃｍ、
アルゴン９ｓｃｃｍ、酸素１２ｓｃｃｍ、サイドガスノ
ズル４ｂから導入されるガスの流量は、モノシラン６０
ｓｃｃｍ、アルゴン４６ｓｃｃｍ、酸素１２０ｓｃｃ
ｍ、四フッ化珪素２７.５ｓｃｃｍである。反応室圧力
は６ｍＴｏｒｒである。コイル３に印加されるパワー
は、例えば、トップコイル３ａに９００Ｗ、サイドコイ
ル３ｂに２３００Ｗであり、静電チャック２に印加され
るパワーは２３５０Ｗである。

【００６５】（ステップＳ−２１４）：モノシラン（Ｓ
ｉＨ₄）、アルゴン（Ａｒ）、酸素（Ｏ₂）、四フッ化珪
素（ＳｉＦ₄）を反応室５内に導入し、ソースＲＦ電力
（２ＭＨｚ）を印加すると共に、バイアスＲＦ電力（１
３.５６ＭＨｚ）を印加し、フッ素添加酸化膜１７ｂ上
に第２のフッ素添加酸化膜（ＳｉＯＦ）１７ｄを形成す
る（図７（ｄ））。ここでは、金属配線１６による段差
の上部の斜め方向に成長する部分２７の堆積レートが、
段差の上部の斜め方向に成長する部分２７のスパッタエ
ッチレートより遅い条件となる。この条件は、図３のプ
ラズマＣＶＤ装置を用いて堆積したシリコン酸化膜の堆
積形状の条件依存性で示したように、モノシランと酸素
の流量を低くするか、またはバイアスＲＦ電力を高くす
ることで実現できる。例えば、モノシランと酸素の流量
を低くした条件とすると、図１８に示したトップガスノ
ズル４ａから導入されるガスの流量は、モノシラン４ｓ
ｃｃｍ、アルゴン９ｓｃｃｍ、酸素８ｓｃｃｍであり、
サイドガスノズル４ｂから導入されるガスの流量は、モ
ノシラン４０ｓｃｃｍ、アルゴン４６ｓｃｃｍ、酸素８
０ｓｃｃｍ、四フッ化珪素２７.５ｓｃｃｍであり、反
応室圧力は６ｍＴｏｒｒである。コイル３に印加される
パワーは、例えば、トップコイル３ａに９００Ｗ、サイ
ドコイル３ｂに２３００Ｗであり、静電チャック２に印
加されるパワーは２３５０Ｗである。

【００６６】（ステップＳ−２１５）：モノシラン（Ｓ
ｉＨ₄）、四フッ化珪素（ＳｉＦ₄）ガスの供給と、バイ
アスＲＦの印加とを停止し、シリコン酸化膜１７ｃを形
成する（図７（ｅ））。例えば、トップガスノズル４ａ
から導入されるガスの流量は、アルゴン１６ｓｃｃｍ、
酸素１６ｓｃｃｍであり、サイドガスノズル４ｂから導
入されるガスの流量は、アルゴン１１０ｓｃｃｍ、酸素
１１０ｓｃｃｍであり、反応室圧力は６ｍＴｏｒｒであ
る。コイル３に印加されるパワーは、例えば、トップコ
イル３ａに１０００Ｗ、サイドコイル３ｂに２０００Ｗ
である。モノシラン（ＳｉＨ₄）、四フッ化珪素（Ｓｉ
Ｆ₄）ガスの供給は停止しているが、配管に残留するガ
スにより若干のシリコン酸化膜が形成される。ここで形
成されるシリコン酸化膜１７ｃはキャップ層と呼ばれ、
既に形成したフッ素添加酸化膜１７ｂからフッ素が上層
に拡散して半導体装置の信頼性が低下することを防止す
る。

【００６７】次に、この実施の形態２において、段差の
上部の斜め方向に成長する部分２７の堆積レートが段差
の上部の斜め方向に成長する部分２７のスパッタエッチ
レートより速い条件でフッ素添加酸化膜１７ｂを形成す
るとともに、第二のステップにて段差の上部の斜め方向
に成長する部分２７の堆積レートが段差の上部の斜め方
向に成長する部分２７のスパッタエッチレートより遅い
条件でフッ素添加酸化膜１７ｄを形成した理由について
説明する。

【００６８】先ず、段差の上部の斜め方向に成長する部
分２７の堆積レートが段差の上部の斜め方向に成長する
部分２７のスパッタエッチレートより速い条件でフッ素
添加酸化膜１７ｂを形成することにより、金属配線１６
上部の角では、堆積レートの方がスパッタエッチレート
より勝ることとなり、金属配線１６の上部をアルゴンス
パッタによりエッチングすることはなくなる。また、次
のステップにて段差の上部の斜め方向に成長する部分２
７の堆積レートを段差の上部の斜め方向に成長する部分
２７のスパッタエッチレートより遅くしたため、高アス
ペクト比の配線間を埋め込み可能な成膜条件でフッ素添
加酸化膜１７ｄを形成しても、先に形成したフッ素添加
酸化膜１７ｂがあるため、金属配線１６の上部をアルゴ
ンスパッタによりエッチングすることはない。よって、
より微細な半導体デバイスにおいても、高密度プラズマ
ＣＶＤ装置の反応室５の内部をチタン、銅等で汚染する
ことがなく、従来例で説明したようなクリーニングレー
ト低下やパーティクルの増加は発生しない。

【００６９】この実施の形態２では、プラズマＣＶＤ装
置で形成した膜種としてフッ素添加シリコン酸化膜を用
いたが、フッ素を添加しないシリコン酸化膜、あるい
は、リンをドープしたシリコン酸化膜でも同様の効果が
得られる。

【００７０】また、アルミニウムは０.５％の銅を含有
しているとしたが、必ずしも銅を含有している必要はな
く、アルミニウム上にチタンを含有するキャップメタル
が形成されていれば同様の効果を得ることができる。

【００７１】（実施の形態３）以下本発明の実施の形態
３について、図面を参照しながら説明する。

【００７２】図８は本発明の実施の形態３におけるフッ
素添加シリコン酸化膜を形成するための方法についての
フローチャート、図９は本発明の実施の形態３における
フッ素添加シリコン酸化膜の成長工程の模式図である。
なお、ここでも、プラズマＣＶＤ装置は、従来例として
説明した図１８のものと同様の構成であるので、この図
１８を参照して説明する。

【００７３】先ず、第一工程として、反応室５内のクリ
ーニングとプリコートを実施する。具体的に説明する
と、次の通りである。すなわち、 （ステップＳ−３０１）：図１８には図示していない別
の場所にてプラズマ化された三フッ化窒素（ＮＦ₃）を
反応室５内に導入し、７０ｓｅｃ間反応室内のクリーニ
ングを実施する。この時の三フッ化窒素の流量は１１０
０ｓｃｃｍ、反応室圧力は３Ｔｏｒｒである。

【００７４】（ステップＳ−３０２）：モノシラン（Ｓ
ｉＨ₄）、アルゴン（Ａｒ）、酸素（Ｏ₂）をトップガス
ノズル４ａ、もしくは複数のサイドガスノズル４ｂを通
して反応室（セラミックドーム）５内に導入し、ソース
ＲＦ電力（２ＭＨｚ）をコイル３によって反応室５の外
部から印加して、反応室５内にシリコン酸化膜を３０ｓ
ｅｃ間形成する。この時、トップガスノズル４ａから導
入されるガスの流量はモノシラン７.５ｓｃｃｍ、アル
ゴン１６ｓｃｃｍ、酸素３０ｓｃｃｍであり、サイドガ
スノズル４ｂから導入されるガスの流量は、モノシラン
８５ｓｃｃｍ、アルゴン１１０ｓｃｃｍ、酸素１３５ｓ
ｃｃｍである。反応室圧力は６ｍＴｏｒｒである。コイ
ル３に印加されるパワーは、トップコイル３ａに９００
Ｗ、サイドコイル３ｂに２３００Ｗである。ここで形成
したシリコン酸化膜は反応室５の内壁からのパーティク
ル発生を抑制するプリコート膜としての役割を担ってい
る。

【００７５】第二工程として、反応室５内に半導体基板
１１を搬入し、フッ素添加シリコン酸化膜を形成する。
この時、半導体基板１１には、ボロンリン添加シリコン
酸化膜１２上に、チタン１３、窒化チタン１４、０.５
％の銅を含有するアルミニウム１５、チタン１３、窒化
チタン１４の積層構造で形成された金属配線１６が形成
されている（図９（ａ））。

【００７６】プロセスフローを具体的に説明すると、次
の通りとなる。すなわち、 （ステップＳ−３１１）：アルゴン、酸素を反応室５内
でプラズマ化し、反応室５内のヒートアップを実施す
る。例えば、図１８に示すトップガスノズル４ａから導
入されるガスの流量は、アルゴン１６ｓｃｃｍ、酸素１
６ｓｃｃｍであり、サイドガスノズル４ｂから導入され
るガスの流量は、アルゴン１１０ｓｃｃｍ、酸素１１０
ｓｃｃｍであり、反応室圧力は６ｍＴｏｒｒであり、こ
れを１０ｓ間実施する。コイル３に印加されるパワー
は、トップコイル３ａに１７００Ｗ、サイドコイル３ｂ
に３５００Ｗである。

【００７７】（ステップＳ−３１２）：モノシラン（Ｓ
ｉＨ₄）、アルゴン（Ａｒ）、酸素（Ｏ₂）を反応室５内
に導入し、ソースＲＦ電力（２ＭＨｚ）を印加し、バイ
アスＲＦを印加せずに、半導体基板１１上にボロンリン
添加シリコン酸化膜１２を介して形成された金属配線１
６を覆うように、シリコン酸化膜１７ａ形成する（図９
（ｂ））。ここでは、次のステップ３でシリコン酸化膜
１７ｂを堆積する工程において所定の膜厚を堆積する間
に段差の上部に斜め方向にエッチングする膜厚よりも、
シリコン酸化膜１７ａの膜厚を厚く形成する。例えば、
図１８に示したトップガスノズル４ａから導入されるガ
スの流量は、モノシラン６ｓｃｃｍ、アルゴン１６ｓｃ
ｃｍ、酸素１６ｓｃｃｍであり、サイドガスノズル４ｂ
から導入されるガスの流量は、モノシラン３０ｓｃｃ
ｍ、アルゴン１１０ｓｃｃｍ、酸素１１０ｓｃｃｍであ
り、反応室圧力は６ｍＴｏｒｒとする。コイル３に印加
されるＲＦパワーは、トップコイル３ａに１５００Ｗ、
サイドコイル３ｂに３１００Ｗである。ここで形成した
シリコン酸化膜１７ａはライナー層と呼ばれ、次のステ
ップＳ−３１３のシリコン酸化膜１７ｂを堆積する工程
において所定の膜厚を堆積する間に段差の上部の斜め方
向にエッチングする膜厚よりも、シリコン酸化膜１７ａ
の膜厚を厚く形成する。このため、次のステップＳ−３
１３にてフッ素添加酸化膜１７ｂを形成する際にアルゴ
ンスパッタエッチングを実施するが、シリコン酸化膜１
７ａは、その際に金属配線１６がエッチングによって削
られることを防止する保護膜としての役割を担う。 （ステップＳ−３１３）：モノシラン（ＳｉＨ₄）、ア
ルゴン（Ａｒ）、酸素（Ｏ₂）、四フッ化珪素（Ｓｉ
Ｆ₄）を反応室５内に導入し、ソースＲＦ電力（２ＭＨ
ｚ）を印加すると共に、バイアスＲＦ電力（１３.５６
ＭＨｚ）を印加し、シリコン酸化膜１７ａ上にフッ素添
加酸化膜（ＳｉＯＦ）１７ｂを形成する（図９
（ｃ））。ここでは、段差の上部の斜め方向に成長する
部分２７の堆積レートが段差の上部の斜め方向に成長す
る部分２７のスパッタエッチレートより遅い条件で堆積
する。この条件は、図３の、プラズマＣＶＤ装置を用い
て堆積したシリコン酸化膜の堆積形状の条件依存性で示
したように、モノシランと酸素の流量を低くするか、ま
たはバイアスＲＦ電力を高くすることで実現できる。例
えば、モノシランと酸素の流量を低くした条件とする
と、図１８に示したトップガスノズル４ａから導入され
るガスの流量は、モノシラン４ｓｃｃｍ、アルゴン９ｓ
ｃｃｍ、酸素８ｓｃｃｍであり、サイドガスノズル４ｂ
から導入されるガスの流量は、モノシラン４０ｓｃｃ
ｍ、アルゴン４６ｓｃｃｍ、酸素８０ｓｃｃｍ、四フッ
化珪素２７.５ｓｃｃｍである。反応室圧力は６ｍＴｏ
ｒｒである。コイル３に印加されるパワーは、例えば、
トップコイル３ａに９００Ｗ、サイドコイル３ｂに２３
００Ｗであり、静電チャック２に印加されるパワーは２
３５０Ｗである。バイアスＲＦ電力は、アルゴンスパッ
タエッチングを膜形成と同時に行うことによって、フッ
素添加シリコン酸化膜１７ｂの埋め込み特性を改善する
と共に、成膜温度を上昇させ、緻密なフッ素添加シリコ
ン酸化膜１７ｂを形成するために用いる。

【００７８】（ステップＳ−３１４）：モノシラン（Ｓ
ｉＨ₄）、四フッ化珪素（ＳｉＦ₄）ガスの供給と、バイ
アスＲＦの印加とを停止し、シリコン酸化膜１７ｃを形
成する（図９（ｄ））。例えば、トップガスノズル４ａ
から導入されるガスの流量は、アルゴン１６ｓｃｃｍ、
酸素１６ｓｃｃｍであり、サイドガスノズル４ｂから導
入されるガスの流量は、アルゴン１１０ｓｃｃｍ、酸素
１１０ｓｃｃｍであり、反応室圧力は６ｍＴｏｒｒであ
る。コイル３に印加されるパワーは、例えば、トップコ
イル３ａに１０００Ｗ、サイドコイル３ｂに２０００Ｗ
である。モノシラン（ＳｉＨ₄）、四フッ化珪素（Ｓｉ
Ｆ₄）ガスの供給は停止しているが、配管に残留するガ
スにより若干のシリコン酸化が形成される。ここで形成
されるシリコン酸化膜１７ｃはキャップ層と呼ばれ、前
記ステップで形成したフッ素添加シリコン酸化膜１７ｂ
からフッ素が上層に拡散して半導体装置の信頼性が低下
することを防止する。

【００７９】この実施の形態３では、フッ素添加シリコ
ン酸化膜１７ａの形成時のステップＳ−３１２におい
て、次のステップＳ−３１３で堆積するシリコン酸化膜
１７ｂの形成時に段差の上部で斜め方向にエッチングす
る膜厚よりシリコン酸化膜１７ａの膜厚を厚く形成す
る。このため、ステップＳ−３１３において段差の上部
の斜め方向に成長する部分２７の堆積レートが段差の上
部の斜め方向に成長する部分２７のスパッタエッチレー
トより遅い条件で堆積しても、金属配線１６上部の角で
は、ステップ２において堆積したシリコン酸化膜１７ａ
に覆われているため、金属配線１６の角をエッチングす
ることがなくなる。よって、より微細な半導体デバイス
においても、プラズマＣＶＤ装置の反応室内部をチタ
ン、銅等で汚染することがなく、従来例で説明したよう
なクリーニングレート低下やパーティクルの増加は発生
しない。

【００８０】ここでは、プラズマＣＶＤ装置で形成した
膜種としてフッ素添加シリコン酸化膜１７ａを用いた
が、フッ素を添加しないシリコン酸化膜、あるいは、リ
ンをドープしたシリコン酸化膜でも同様の効果が得られ
る。またここでは、アルミニウム１６は０.５％の銅を
含有しているとしたが、必ずしも銅を含有している必要
はなく、アルミニウム上にチタンを含有するキャップメ
タルが形成されていれば同様の効果を得ることができ
る。

【００８１】（実施の形態４）以下、本発明の実施の形
態４について、図面を参照しながら説明する。

【００８２】図１０は本発明の実施の形態４におけるプ
ラズマＣＶＤ膜形成装置の断面図である。図において、
１は半導体基板、２は静電チャックであり、バイアスＲ
Ｆ（高周波）電力を印加できるようになっている。静電
チャック２は、Ｈｅ冷却機能を有している。すなわち静
電チャック２の内部に空洞が設けられ、外部配管を通じ
てこの空洞へＨｅが送り込まれ、静電チャック２の上面
の開口（図示せず）からＨｅが半導体基板１の裏面に吹
き付けられ、ＲＦ印加による温度上昇を抑えるなどの冷
却に用いられる。３はソースＲＦ電力供給コイルで、膜
を堆積するためのプラズマを発生させることができる。
コイル３はトップコイル３ａとサイドコイル３ｂとを有
し、これらはそれぞれ別々に制御できる。４ａはトップ
ガスノズル、４ｂはサイドガスノズル、５は反応室（セ
ラミックドーム）、６はスロットルバルブ、７はターボ
ポンプ、８はゲートバルブである。９はバイアスＲＦ
（高周波）電力供給コイルで、アルゴンを衝突させるた
めのバイアス電力を印加するためのもので、トップバイ
アスコイル９ａとサイドバイアスコイル９ｂとを有し、
これらはそれぞれ別々に制御できる。

【００８３】以上のように、本実施の形態４では、従来
のプラズマ装置の構造に加えて、反応室５側にもバイア
ス電力を印加できるコイル９を備えている。これは、反
応室５の内壁をアルゴンスパッタエッチングによりクリ
ーニングするためのものであり、以下にこのクリーニン
グ方法について説明する。

【００８４】第一工程として、アルゴンを３０ｓｃｃｍ
反応室５内に導入し、６ｍＴｏｒｒに制御する。第二工
程として、トップコイル３ａとサイドコイル３ｂを用い
てソースＲＦ（２ＭＨｚ）を印加し、アルゴンをプラズ
マ化する。コイルに印加されるパワーはトップコイル３
ａに９００Ｗ、サイドコイル３ｂに２３００Ｗである。

【００８５】第三工程として、トップバイアスコイル９
ａ、サイドバイアスコイル９ｂにバイアスＲＦ（１３．
５６ＭＨｚ）を印加する。コイル９に印加されるパワー
は、トップバイアスコイル９ａに５００Ｗ、サイドバイ
アスコイル９ｂに１５００Ｗである。このバイアスＲＦ
を印加することにより、プラズマ化したアルゴンが反応
室５の内壁側へ加速され、これが反応室５の内壁に衝突
することにより、反応室５の内壁のクリーニングを実施
する。

【００８６】従来の技術による反応室５内のクリーニン
グ方法では、プラズマ化された三フッ化窒素ガスを導入
し、内壁に付着したフッ素添加シリコン酸化膜を反応さ
せて除去していたが、反応室５の内壁に付着してしまっ
たチタンや銅を取り除くことは出来なかった。

【００８７】しかし、本発明の実施の形態４にあるよう
なプラズマＣＶＤ装置の構造とし、反応室５の内壁をア
ルゴンスパッタすれば、反応室５の内壁に付着したチタ
ンや銅を物理的に除去することが可能となる。

【００８８】このため、従来例で説明したようなクリー
ニングレート低下やパーティクルの増加は、発生するこ
とはない。本実施の形態４では、アルミニウムは０.５
％の銅を含有しているとしたが、必ずしも銅を含有して
いる必要はなく、アルミニウム上にチタンを含有するキ
ャップ層１７ｃが形成されていれば、同様の効果を得る
ことができる。

【００８９】（実施の形態５）以下に、本発明の実施の
形態５について、図面を参照しながら説明する。

【００９０】図１１は本発明の実施の形態５におけるフ
ッ素添加シリコン酸化膜を形成するための方法について
のフローチャートである。フッ素添加シリコン酸化膜を
形成するプラズマＣＶＤ装置は、図１０の構造のものを
用いる。

【００９１】先ず、第一工程として、反応室５内のクリ
ーニングとプリコートを実施する（ステップＳ−５０
１、Ｓ−５０２）。次に、第二工程として、反応室５内
に半導体基板１を搬入し、フッ素添加シリコン酸化膜を
形成する（ステップＳ−５１１〜Ｓ−５１４）。

【００９２】上記した第一工程のクリーニングとプリコ
ート、及び第二工程のフッ素添加シリコン酸化膜の形成
は、具体的には従来例と全く同じであるため、ここでは
その詳細な説明を省略する。

【００９３】第三工程として、反応室５内から半導体基
板１を取り出すと共に、第一工程で実施した反応室５内
のクリーニングとプリコートを実施する。以下、第二工
程のフッ素添加シリコン酸化膜の形成と、第三工程のク
リーニングおよびプリコートとを１サイクルとして、５
０枚目まで繰り返す。

【００９４】第四工程として、５０枚目の処理が終了し
た後に、図１１においてステップＳ−５９０で示す第２
のクリーニングを実施する。

【００９５】この第２のクリーニングを具体的に説明す
る。まず、最初の工程として、アルゴンを３０ｓｃｃｍ
反応室５内に導入し、６ｍＴｏｒｒに制御する。次の工
程として、トップコイル３ａとサイドコイル３ｂとを用
いてソースＲＦ（２ＭＨｚ）を印加し、アルゴンをプラ
ズマ化する。コイル３に印加されるパワーは、トップコ
イル３ａに９００Ｗ、サイドコイル３ｂに２３００Ｗで
ある。

【００９６】さらに次の工程として、トップバイアスコ
イル９ａ、サイドバイアスコイル９ｂにバイアスＲＦ
（１３．５６ＭＨｚ）を印加する。コイル９に印加され
るパワーは、トップバイアスコイル９ａに５００Ｗ、サ
イドバイアスコイル９ｂに１５００Ｗである。このバイ
アスＲＦを印加することにより、プラズマ化したアルゴ
ンが反応室５の内壁側に加速され、反応室５の内壁に衝
突することにより、反応室５の内壁のクリーニングを実
施する。

【００９７】従来の技術による反応室５内のクリーニン
グ方法は、プラズマ化された三フッ化窒素ガスを導入
し、内壁に付着したフッ素添加シリコン酸化膜を反応さ
せて除去していたが、反応室５の内壁に付着してしまっ
たチタンや銅を取り除くことは出来なかった。

【００９８】しかし、本実施の形態５にあるように反応
室５の内壁をアルゴンスパッタすれば、反応室５の内壁
に付着したチタンや銅を物理的に除去することが可能で
ある。

【００９９】このため、従来例で説明したようなクリー
ニングレートの低下やパーティクルの増加は、発生する
ことがない。ここでは、プラズマＣＶＤ装置で形成した
膜種としてフッ素添加シリコン酸化膜を用いたが、フッ
素を添加しないシリコン酸化膜、あるいは、リンをドー
プしたシリコン酸化膜でも同様の効果が得られる。本実
施の形態５では、半導体基板５０枚のプラズマＣＶＤ膜
形成後に、第２のクリーニングを実施したが、通常のク
リーニングを実施後に第２のクリーニングを実施すれ
ば、よりいっそうの効果が得られる。

【０１００】本実施の形態５では、半導体基板５０枚に
プラズマＣＶＤ膜を形成するごとに、第２のクリーニン
グを実施したが、１００枚〜５００枚のプラズマＣＶＤ
膜を形成するごとに実施しても同等の効果が得られる。

【０１０１】ここでは、アルミニウムは０.５％の銅を
含有しているとしたが、必ずしも銅を含有している必要
はなく、アルミニウム上にチタンを含有するキャップメ
タルが形成されていれば、同様の効果を得ることができ
る。

【０１０２】（実施の形態６）以下に、本発明の実施の
形態６について、図面を参照しながら説明する。

【０１０３】図１２は本発明の第６の実施の形態におけ
るフッ素添加シリコン酸化膜を形成するための処理のフ
ローチャートである。なお、ここでも、プラズマＣＶＤ
装置は、従来例として説明した図１８のものと同様の構
成であるので、この図１８を参照して説明する。

【０１０４】先ず、第一工程として、反応室５内のクリ
ーニングとプリコートを実施する（ステップＳ−６０
１、Ｓ−６０２）。次に、第二工程として、反応室５内
に半導体基板１を搬入し、フッ素添加シリコン酸化膜を
形成する（ステップＳ−６１１〜Ｓ−６１４）。

【０１０５】上記第一工程のクリーニングとプリコー
ト、及び第二工程のフッ素添加シリコン酸化膜形成につ
いての具体的な手法は、従来例と全く同じであるため、
ここではその詳細な説明を省略する。

【０１０６】第三工程として、反応室５内から半導体基
板１を取り出すと共に、第一工程で実施した反応室内の
クリーニングとプリコートを実施する。以下、第二工程
としてのフッ素添加シリコン酸化膜の形成と、第三工程
としてのクリーニングおよびプリコートとを１サイクル
として、５０枚目まで繰り返す。

【０１０７】第四工程として、５０枚目の処理が終了し
た後に、図１２においてステップＳ−６９０で示す第２
のクリーニングを実施する。ここでの第２のクリーニン
グには、塩素（Ｃｌ₂）を用いている。

【０１０８】図１８には図示していない別の場所にてプ
ラズマ化された塩素を反応室内に導入し、６０ｓｅｃ間
クリーニングを実施する。この時の塩素の流量は例えば
３００ｓｃｃｍ、反応室圧力は３００ｍＴｏｒｒであ
る。

【０１０９】以上が本発明の実施の形態６におけるプロ
セスフローである。本発明の実施の形態６にて塩素を用
いたのは、反応室５の内壁に付着しているチタンや銅を
容易に除去するためである。塩素は一般的にチタンやア
ルミ等のエッチングガスとして知られており、銅もエッ
チングすることが可能である。プラズマ化した塩素が反
応室５の内壁に付着しているチタンや銅と反応し、Ｔｉ
ＣｌやＣｕＣｌ₂を形成するが、このＴｉＣｌやＣｕＣ
ｌ₂は蒸気圧が高く、ガスとなって反応室５の内壁から
離れ、排気されると考えられる。

【０１１０】このように塩素を用い、反応室５の内壁を
クリーニングすれば、反応室５の内壁に付着したチタン
や銅を除去することが可能である。このため、従来のよ
うなクリーニングレートの低下やパーティクルの増加
は、発生することがない。

【０１１１】ここでは、第２のクリーニングに塩素を用
いたが、塩化水素（ＨＣｌ）、三塩化ホウ素（ＢＣ
ｌ₃）を用いることも可能である。また、ここでは、プ
ラズマＣＶＤ装置で形成した膜種としてフッ素添加シリ
コン酸化膜を用いたが、フッ素を添加しないシリコン酸
化膜、あるいは、リンをドープしたシリコン酸化膜でも
同様の効果が得られる。

【０１１２】ここでは、半導体基板５０枚のプラズマＣ
ＶＤ膜形成後に、第２のクリーニングを実施したが、通
常のクリーニングを実施した後に第２のクリーニングを
実施すれば、よりいっそうの効果が得られる。

【０１１３】ここでは、半導体基板５０枚にプラズマＣ
ＶＤ膜を形成するごとに、第２のクリーニングを実施し
たが、１００枚〜５００枚のプラズマＣＶＤ膜を形成す
るごとに実施しても、同等の効果が得られる。

【０１１４】また本実施の形態６では、アルミニウムは
０.５％の銅を含有しているとしたが、必ずしも銅を含
有している必要はなく、アルミニウム上にチタンを含有
するキャップメタルが形成されていれば、同様の効果を
得ることができる。

【０１１５】（実施の形態７）以下に本発明の実施の形
態７について、図面を参照しながら説明する。

【０１１６】図１３は本発明の実施の形態７におけるフ
ッ素添加シリコン酸化膜を形成するための処理のフロー
チャートである。なお、ここでも、プラズマＣＶＤ装置
は、従来例として説明した図１８のものと同様の構成で
あるので、この図１８を参照して説明する。

【０１１７】先ず、第一工程として、反応室５内のクリ
ーニングとプリコートを実施する（ステップＳ−７０
１、Ｓ−７０２）。次に、第二工程として、反応室５内
に半導体基板１を搬入し、フッ素添加シリコン酸化膜を
形成する（ステップＳ−７１１〜Ｓ−７１４）。

【０１１８】上記第一工程のクリーニングとプリコー
ト、及び第二工程のフッ素添加シリコン酸化膜形成の具
体的な処理は、従来例のものと全く同じであるため、こ
こでは詳細な説明を省略する。

【０１１９】第三工程として、反応室５内から半導体基
板１を取り出すと共に、第一工程で実施した反応室５内
のクリーニングとプリコートを実施する。以下、第二工
程のフッ素添加シリコン酸化膜の形成と、第三工程のク
リーニングおよびプリコートとを１サイクルとして、５
０枚目まで繰り返す。

【０１２０】第四工程として、５０枚目の処理が終了し
た後に、図１３においてステップＳ−７９０で示す第２
のクリーニングを実施する。ここでの第２のクリーニン
グには、六フッ化炭素（Ｃ₂Ｆ₆）と酸素（Ｏ₂）を用い
ている。六フッ化炭素を直接反応室５に導入し、図１８
に示すトップコイル３ａとサイドコイル３ｂにＲＦを印
加することによりプラズマ化し、反応室５内のクリーニ
ングを実施する。例えば、この時の六フッ化炭素の流量
は２５０ｓｃｃｍ、酸素の流量は２００ｓｃｃｍ、反応
室の圧力は１Ｔｏｒｒ、コイル３に印加されるパワー
は、トップコイル３ａに１０００Ｗ、サイドコイル３ｂ
に２０００Ｗである。

【０１２１】以上が本実施の形態７におけるプロセスフ
ローである。本実施の形態７において、反応室５内で直
接プラズマ化してクリーニングを実施する方法を併用し
たのは、クリーニングによる反応室５の内壁のクリーニ
ング効果を向上させるためである。従来のクリーニング
方法は、別の場所でプラズマ化された三フッ化窒素（Ｎ
Ｆ₃）ガスを反応室内に導入してクリーニングを実施し
ているだけであった。このため、反応室５の内壁に付着
した酸化膜を除去するに際して、反応室５の内壁等に与
えるダメージが少なくパーツの寿命も長いという利点を
有している。しかし、反応室５までの距離が長いため、
プラズマ化した有効なフッ素ラジカルが次第に減少し、
また反応室内壁の温度が十分上昇しないことにより、反
応室５内のクリーニング効果が弱く、反応室５内にチタ
ンや銅が付着すると除去できないという課題があった。
このため、本発実施の形態７では、反応室５内で直接プ
ラズマを発生させてクリーニングを実施する方法を併用
し、フッ素ラジカルの減少を防止すると共に、反応室５
の内壁の温度を上昇させた。これにより、クリーニング
効率を上昇させることができ、従来のクリーニング方法
では除去できなかったチタンや銅を除去することが可能
となった。

【０１２２】このため、従来例で説明したようなクリー
ニングレートの低下やパーティクルの増加は、発生する
ことがない。また、懸念されたパーツの寿命について
も、本実施の形態７のように５０枚に一回程度の第２の
クリーニングの実施であれば、従来のパーツ寿命と同程
度であることも確認している。

【０１２３】本実施の形態７では、プラズマＣＶＤ装置
で形成した膜種としてフッ素添加シリコン酸化膜を用い
たが、フッ素を添加しないシリコン酸化膜、あるいは、
リンをドープしたシリコン酸化膜でも同様の効果が得ら
れる。本実施の形態７では、半導体基板５０枚にプラズ
マＣＶＤ膜を形成した後に、第２のクリーニングを実施
したが、通常のクリーニングを実施した後に第２のクリ
ーニングを実施すれば、よりいっそうの効果が得られ
る。

【０１２４】本実施の形態７では、半導体基板５０枚に
プラズマＣＶＤ膜を形成するごとに、第２のクリーニン
グを実施したが、１００枚〜５００枚のプラズマＣＶＤ
膜を形成するごとに実施しても、同等の効果が得られ
る。

【０１２５】本実施の形態７では、アルミニウムは０.
５％の銅を含有しているとしたが、必ずしも銅を含有し
ている必要はなく、チタンを含有するキャップメタルが
アルミニウム上に形成されていれば、同様の効果を得る
ことができる。

【０１２６】（実施の形態８）以下に、本発明の実施の
形態８について、図面を参照しながら説明する。

【０１２７】図１４は本発明の実施の形態８におけるフ
ッ素添加シリコン酸化膜を形成するための処理のフロー
チャートである。なお、ここでも、プラズマＣＶＤ装置
は、従来例として説明した図１８のものと同様の構成で
あるので、この図１８を参照して説明する。

【０１２８】第一工程として、反応室５内のクリーニン
グとプリコート及び第２のプリコートを実施する（ステ
ップＳ−８０１、Ｓ−８０２）。具体的に説明すると、
以下のようになる。すなわち、 （ステップＳ−８０１）：図１８には図示していない別
の場所にてプラズマ化された三フッ化窒素（ＮＦ₃）を
反応室５内に導入し、７０ｓｅｃ間、反応室５内のクリ
ーニングを実施する。この時の三フッ化窒素の流量は１
１００ｓｃｃｍ、反応室５の圧力は３Ｔｏｒｒである。

【０１２９】（ステップＳ−８０２）：モノシラン（Ｓ
ｉＨ₄）、アルゴン（Ａｒ）、酸素（Ｏ₂）をトップガス
ノズル４ａもしくは複数のサイドガスノズル４ｂを通し
て反応室５内に導入し、ソースＲＦ電力（２ＭＨｚ）を
コイル３によって反応室５の外部から印加して、反応室
５内にシリコン酸化膜を１５ｓｅｃ間形成する（プリコ
ート）。この時、トップガスノズル４ａから導入される
ガスの流量は、モノシラン７.５ｓｃｃｍ、アルゴン１
６ｓｃｃｍ、酸素３０ｓｃｃｍであり、サイドガスノズ
ル４ｂから導入されるガスの流量は、モノシラン８５ｓ
ｃｃｍ、アルゴン１１０ｓｃｃｍ、酸素１３５ｓｃｃｍ
である。反応室５の圧力は６ｍＴｏｒｒである。コイル
３に印加されるパワーは、トップコイル３ａに９００
Ｗ、サイドコイル３ｂに２３００Ｗである。

【０１３０】（ステップＳ−８０３）：モノシラン（Ｓ
ｉＨ₄）、アルゴン（Ａｒ）、酸素（Ｏ₂）を、トップガ
スノズル４ａもしくは複数のサイドガスノズル４ｂを通
して反応室５内に導入し、ソースＲＦ電力（２ＭＨｚ）
をコイル３によって反応室５の外部から印加して、反応
室５内にフッ素を含有するシリコン酸化膜を１５ｓｅｃ
間形成する（第２のプリコート）。この時、トップガス
ノズル４ａから導入されるガスの流量は、モノシラン
７.５ｓｃｃｍ、アルゴン１６ｓｃｃｍ、酸素３０ｓｃ
ｃｍであり、サイドガスノズル４ｂから導入されるガス
の流量は、モノシラン８５ｓｃｃｍ、アルゴン１１０ｓ
ｃｃｍ、酸素１３５ｓｃｃｍ、四フッ化珪素２５ｓｃｃ
ｍであり、反応室５の圧力は６ｍＴｏｒｒである。コイ
ル３に印加されるパワーは、トップコイル３ａに９００
Ｗ、サイドコイル３ｂに２３００Ｗである。

【０１３１】第二工程として、反応室５内に半導体基板
１を搬入し、フッ素添加シリコン酸化膜を形成する。具
体的に説明すると、次の通りとなる。すなわち、 （ステップＳ−８１１）：アルゴン、酸素を反応室５内
でプラズマ化し、反応室５内のヒートアップを１０ｓｅ
ｃ間実施する。この時、トップガスノズル４ａから導入
されるガスの流量は、アルゴン１６ｓｃｃｍ、酸素１６
ｓｃｃｍであり、サイドガスノズル４ｂから導入される
ガスの流量は、アルゴン１１０ｓｃｃｍ、酸素１１０ｓ
ｃｃｍであり、反応室５の圧力は約６ｍＴｏｒｒであ
る。コイル３に印加されるパワーは、トップコイル３ａ
に１７００Ｗ、サイドコイル３ｂに３５００Ｗである。

【０１３２】（ステップＳ−８１２）：モノシラン（Ｓ
ｉＨ₄）、アルゴン（Ａｒ）、酸素（Ｏ₂）をトップガス
ノズル４ａもしくは複数のサイドガスノズル４ｂを通し
て反応室５内に導入し、コイル３によってソースＲＦ電
力（２ＭＨｚ）を反応室５の外部から印加して、半導体
基板１上にシリコン酸化膜を５ｓｅｃ間形成する。この
時、トップガスノズル４ａから導入されるガスの流量
は、モノシラン６ｓｃｃｍ、アルゴン１６ｓｃｃｍ、酸
素１６ｓｃｃｍであり、サイドガスノズル４ｂから導入
されるガスの流量は、モノシラン３０ｓｃｃｍ、アルゴ
ン１１０ｓｃｃｍ、酸素１１０ｓｃｃｍである。反応室
５の圧力は６ｍＴｏｒｒである。コイル３に印加される
パワーは、トップコイル３ａに１５００Ｗ、サイドコイ
ル３ｂに３１００Ｗである。ここで形成したシリコン酸
化膜は、ライナー層と呼ばれる。

【０１３３】（ステップＳ−８１３）：モノシラン（Ｓ
ｉＨ₄）、アルゴン（Ａｒ）、酸素（Ｏ₂）、四フッ化珪
素（ＳｉＦ₄）を、トップガスノズル４ａもしくは複数
のサイドガスノズル４ｂを通して反応室５内に導入し、
コイル３によってソースＲＦ電力（２ＭＨｚ）を反応室
５の外部から印加すると共に、静電チャック２にバイア
スＲＦ電力（１３.５６ＭＨｚ）を印加して、半導体基
板１上にフッ素添加シリコン酸化膜（ＳｉＯＦ）を１３
０ｓｅｃ間形成する。この時、トップガスノズル４ａか
ら導入されるガスの流量は、モノシラン５ｓｃｃｍ、ア
ルゴン９ｓｃｃｍ、酸素６ｓｃｃｍ、サイドガスノズル
４ｂから導入されるガスの流量は、モノシラン４５ｓｃ
ｃｍであり、アルゴン４６ｓｃｃｍ、酸素８６ｓｃｃ
ｍ、四フッ化珪素２７.５ｓｃｃｍであり、反応室圧力
は６ｍＴｏｒｒである。コイル３に印加されるパワー
は、トップコイル３ａに９００Ｗ、サイドコイル３ｂに
２３００Ｗである。静電チャック２に印加されるパワー
は２３５０Ｗである。

【０１３４】バイアスＲＦ電力の供給により、アルゴン
スパッタエッチングを膜形成と同時に行うことによっ
て、フッ素添加シリコン酸化膜の埋め込み特性を改善す
ると共に、成膜温度を上昇させ、緻密なフッ素添加シリ
コン酸化膜を形成している。

【０１３５】半導体基板１の温度を測定することは困難
であるが、バイアスＲＦの印加により、本ステップ中に
おいて、基板の裏面をヘリウムにより冷却していても、
約２００℃の温度が約４２０〜４３０℃の温度にまで上
昇していると推定できる。

【０１３６】（ステップＳ−８１４）：モノシラン（Ｓ
ｉＨ₄）、四フッ化珪素（ＳｉＦ₄）ガスの供給と、バイ
アスＲＦの印加とを停止し、シリコン酸化膜を形成す
る。この時、トップガスノズル４ａから導入されるガス
の流量は、アルゴン１６ｓｃｃｍ、酸素１６ｓｃｃｍで
あり、サイドガスノズル４ｂから導入されるガスの流量
は、アルゴン１１０ｓｃｃｍ、酸素１１０ｓｃｃｍであ
り、反応室５の圧力は６ｍＴｏｒｒである。コイル３に
印加されるパワーは、トップコイル３ａに１０００Ｗ、
サイドコイル３ｂに２０００Ｗである。モノシラン（Ｓ
ｉＨ₄）、四フッ化珪素（ＳｉＦ₄）ガスの供給は停止し
ているが、配管に残留するガスにより若干のシリコン酸
化膜が形成される。ここで形成されるシリコン酸化膜は
キャップ層と呼ばれ、前記ステップで形成したフッ素添
加シリコン酸化膜からフッ素が上層に拡散して半導体装
置の信頼性が低下することを防止している。

【０１３７】第三工程として、反応室５内から半導体基
板１を取り出すと共に、第一工程で実施した反応室５内
のクリーニングと、第１のプリコート、第２のプリコー
トとを実施する。

【０１３８】以下、第二工程のフッ素添加シリコン酸化
膜の形成と、第三工程のクリーニングとプリコートとを
１サイクルとして、５０枚目まで繰り返す。以上が本実
施の形態８により行われるプロセスフローである。

【０１３９】次に、本実施の形態８において、シリコン
酸化膜の第１のプリコートと、フッ素を含有したシリコ
ン酸化膜の第２のプリコートとを形成した理由について
説明する。

【０１４０】本実施の形態８においては、反応室５の内
壁の状態を鑑みた時、第一工程が終了した状態では、第
２のプリコートにより、シリコン酸化膜上に、フッ素を
含有するシリコン酸化膜が形成される。このため、第二
工程におけるフッ素添加シリコン酸化膜の形成時に、フ
ッ素を含有するシリコン酸化膜上に銅やチタンが付着す
る。このシリコン酸化膜上に付着した銅やチタンは、従
来では第三工程の反応室５内のクリーニングでは完全に
除去することが困難であった。その原因としては、反応
室５の内壁に付着した銅やチタンが三フッ化窒素のクリ
ーニングにて除去できないこと、さらに、プリコート膜
であるシリコン酸化膜のエッチング速度が遅く除去しに
くいことが考えられる。このため、本実施の形態８で
は、銅やチタンの下地膜であるプリコート膜のエッチン
グ速度を早くするため、フッ素を含有するシリコン酸化
膜を形成する方法を検討した。

【０１４１】表２は、三フッ化窒素を用いてクリーニン
グを実施した際のエッチングレートを示す。表２より、
フッ素を含有したシリコン酸化膜のエッチングレートは
２３４ｎｍ/ｍｉｎで、フッ素を含まないシリコン酸化
膜のエッチングレートである１３２ｎｍ/ｍｉｎと比較
して、約２倍のエッチング速度を有していること分か
る。

【０１４２】

【表２】

【０１４３】このような方法により、下地膜のエッチン
グレートを早めることで、表面に付着する銅やチタンを
同時に除去してしまうことが可能となった。このため、
従来例で説明したようなクリーニングレート低下やパー
ティクルの増加は発生することはない。

【０１４４】本実施の形態８では、プラズマＣＶＤ装置
で形成した膜種としてフッ素添加シリコン酸化膜を用い
たが、フッ素を添加しないシリコン酸化膜、あるいは、
リンをドープしたシリコン酸化膜でも同様の効果が得ら
れる。本実施の形態８では、アルミニウムは０.５％の
銅を含有しているとしたが、必ずしも銅を含有している
必要はなく、チタンを含有するキャップメタルがアルミ
ニウム上に形成されていれば、同様の効果を得ることが
できる。

【０１４５】（実施の形態９）以下に、本発明の実施の
形態９について、図面を参照しながら説明する。

【０１４６】図１５は、本発明の実施の形態９における
半導体装置の断面構造を示す。ここで、１２はボロンリ
ン添加シリコン酸化膜、１３はチタン、１４は窒化チタ
ン、１５はアルミニウム、１７はフッ素添加シリコン酸
化膜、１８はシリコン酸化膜、１９はシリコン酸化膜で
ある。また、フッ素添加シリコン酸化膜１７において、
１７ａはライナー層、１７ｂはフッ素添加酸化膜、１７
ｃはキャップ層である。

【０１４７】０.５％の銅を含有するアルミニウム１５
の上下に、窒化チタン１４、チタン１３の２層構造のキ
ャップメタルとバリアメタルが形成されており、この上
に金属配線パターンの形成時に使用したシリコン酸化膜
１９が形成されている。そのシリコン酸化膜１９の上に
第１の層間絶縁膜としてフッ素添加シリコン酸化膜１７
が堆積され、さらに第２の層間絶縁膜としてシリコン酸
化膜１８が堆積されている。

【０１４８】次に、本実施の形態９において金属配線１
５上にシリコン酸化膜１９を形成した理由について説明
する。本実施の形態９の構造によれば、フッ素添加シリ
コン酸化膜１７の形成時にシリコン酸化膜１９の上部は
アルゴンスパッタによりエッチングされるものの、金属
配線、すなわちアルミニウム１５ならびに窒化チタン１
４、チタン１３はエッチングされない。この目的を満た
すために必要なシリコン酸化膜１９の膜厚は、フッ素添
加酸化膜１７ｂの成膜時のアルゴンスパッタにより斜め
方向にエッチングされる膜厚よりも、シリコン酸化膜１
９ならびにライナー層１７ａの斜め方向の膜厚の和が大
きいことが条件である。

【０１４９】このため、反応室５の内壁にチタンや銅が
付着することはなく、従来例で説明したようなクリーニ
ングレートの低下やパーティクルの増加は、発生するこ
とはない。

【０１５０】本実施の形態９では、プラズマＣＶＤ装置
で形成した膜種としてフッ素添加シリコン酸化膜１７を
用いたが、フッ素を添加しないシリコン酸化膜、あるい
は、リンをドープしたシリコン酸化膜でも同様の効果が
得られる。

【０１５１】本実施の形態９では、アルミニウム１５は
０.５％の銅を含有しているとしたが、必ずしも銅を含
有している必要はなく、アルミニウム１５上にチタンを
含有するキャップメタルが形成されていれば同様の効果
を得ることができる。

【０１５２】（実施の形態１０）以下に、本発明の実施
の形態１０について、図面を参照しながら説明する。

【０１５３】図１６は本発明の第１０の実施の形態にお
ける半導体装置の断面構造を示す。ここで、１２はボロ
ンリン添加シリコン酸化膜、１３はチタン、１４は窒化
チタン、１５はアルミニウム、１７はフッ素添加シリコ
ン酸化膜、１８はシリコン酸化膜、２０ａはシリコン酸
化膜、２０ｂはシリコン酸化膜である。また、フッ素添
加シリコン酸化膜１７において、１７ａはライナー層、
１７ｂはフッ素添加酸化膜、１７ｃはキャップ層であ
る。

【０１５４】０．５％の銅を含有するアルミニウム１５
の上下に窒化チタン１４、チタン１３の２層構造のキャ
ップメタルとバリアメタルが形成されており、そのまわ
りに保護膜としてシリコン酸化膜２０ａ、２０ｂを形成
している。

【０１５５】この上に、第１の層間絶縁膜としてシリコ
ン酸化膜１７が形成され、さらに第２の層間絶縁膜とし
てシリコン酸化膜１８が堆積されている。シリコン酸化
膜１７は、フッ素が添加されたものであって、プラズマ
を発生させるために高周波を印加するコイルを有すると
ともに半導体基板を設置するステージにバイアスの高周
波が印加できるプラズマＣＶＤ装置で形成されたもので
ある。

【０１５６】次に、本実施の形態１０において、金属配
線１３、１４、１５のまわりにサイドウオール型のシリ
コン酸化膜２０ａ、２０ｂを形成した理由について説明
する。

【０１５７】シリコン酸化膜２０ａの形状をサイドウォ
ール型にすることで、層間絶縁膜１７の成膜時において
ボイドの発生を防止して埋め込み性を向上させ、さらに
その上にシリコン酸化膜２０ｂを堆積させることで厚膜
化している。このため、フッ素添加シリコン酸化膜１７
の形成時のアルゴンスパッタから金属配線を保護するこ
とができる。

【０１５８】ここでは、フッ素添加シリコン酸化膜１７
ｂの成膜の際のアルゴンスパッタエッチング中にエッチ
ングされる膜厚よりも、シリコン酸化膜２０ａ、２０ｂ
ならびにライナー層１７ａのアルゴンスパッタエッチン
グによる各エッチングレートと各層のアルゴンスパッタ
によるエッチング時間の積の和が大きいことが条件であ
る。

【０１５９】このような配線構造により、シリコン酸化
膜２０ａ、２０ｂが保護膜として働き、フッ素添加酸化
膜１７ｂの成膜中にシリコン酸化膜２０ａ、２０ｂなら
びにライナー層１７ａはアルゴンスパッタエッチングさ
れるが、アルミニウム１５ならびに窒化チタン１４、チ
タン１３はアルゴンスパッタエッチングされず、高密度
プラズマＣＶＤ装置の反応室５の内壁にチタンや銅が付
着することはない。

【０１６０】このため、従来例で説明したようなクリー
ニングレートの低下やパーティクルの増加は、発生する
ことがない。本実施の形態１０では、プラズマＣＶＤ装
置で形成した膜種としてフッ素添加シリコン酸化膜を用
いたが、フッ素を添加しないシリコン酸化膜、あるい
は、リンをドープしたシリコン酸化膜でも同様の効果が
得られる。シリコン酸化膜２０ａ、２０bは必ずしも同
一のプラズマ酸化膜である必要はなく、シリコン窒化
膜、シリコン酸窒化を組み合わせても良い。

【０１６１】本実施の形態１０では、アルミニウムは
０.５％の銅を含有しているとしたが、必ずしも銅を含
有している必要はなく、アルミニウム上にチタンを含有
するキャップメタルが形成されていれば同様の効果を得
ることができる。

【０１６２】（実施の形態１１）以下に、本発明の実施
の形態１１について、図面を参照しながら説明する。

【０１６３】図１７は本発明の実施の形態１１における
半導体装置の断面構造を示す。ここで、１２はボロンリ
ン添加シリコン酸化膜、１３はチタン、１４は窒化チタ
ン、１５はアルミニウム、１７はフッ素添加シリコン酸
化膜、１８はシリコン酸化膜、２１は金属膜としてのタ
ングステンである。また、フッ素添加シリコン酸化膜１
７において、１７ａはライナー層、１７ｂはフッ素添加
酸化膜、１７ｃはキャップ層である。

【０１６４】図において、０.５％の銅を含有するアル
ミニウム１５の上下に、窒化チタン１４、チタン１３の
２層構造のキャップメタルとバリアメタルが形成されて
おり、さらにキャップメタル上にはタングステン２１が
形成されている。また、前記したアルミニウム１５の配
線上に、第１の層間絶縁膜としてフッ素が添加されたシ
リコン酸化膜１７と、第２の層間絶縁膜としてシリコン
酸化膜１８が形成されている。第１の層間絶縁膜として
のフッ素添加シリコン酸化膜１７は、ライナー層１７
ａ、フッ素添加酸化膜（ＳｉＯＦ）１７ｂ、キャップ層
１７ｃの３層で構成されている。

【０１６５】以下に、本実施の形態１１において、金属
配線上にタングステン２１を用いた構造とした理由につ
いて説明する。従来、フッ素添加シリコン酸化膜１７を
形成する際には、下地のアルミニウム１５の配線、及び
キャップメタルの窒化チタン１４、チタン１３を、アル
ゴンスパッタエッチングによりエッチングしていた。と
ころが、本実施の形態１１の構造の場合は、タングステ
ン２１をエッチングすることになる。つまり、反応室１
５の内壁に付着する物質は、従来の銅やチタンと異な
り、タングステンとなることが分かる。

【０１６６】しかし、タングステンは三フッ化窒素クリ
ーニングでのエッチングレートが銅やチタンと比べて非
常に早いことが一般的に知られており、従来から実施し
ている反応室５の内壁のクリーニングの際に容易に除去
可能である。

【０１６７】このため、反応室５の内壁にはクリーニン
グ時のフッ素ラジカルを減少させてしまうような物質は
存在せず、従来例で説明したようなクリーニングレート
の低下やパーティクルの増加は発生することがない。

【０１６８】ここでは、プラズマＣＶＤ装置で形成した
膜種としてフッ素添加シリコン酸化膜１７を用いたが、
フッ素を添加しないシリコン酸化膜、あるいは、リンを
ドープしたシリコン酸化膜でも同様の効果が得られる。
ここでは、キャップメタル上に積層する金属をタングス
テン２１としたが、タングステンシリサイド、あるい
は、窒化タングステンであってもかまわない。

【０１６９】ここでは、アルミニウム１５は０.５％の
銅を含有しているとしたが、必ずしも銅を含有している
必要はなく、アルミニウム１５上にチタンを含有するキ
ャップメタルが形成されていれば同様の効果を得ること
ができる。

【０１７０】

【発明の効果】以上のように本発明によれば、チタンや
銅を反応室内壁に付着しないようにするか、もしくは、
付着しても除去することができ、クリーニングレートの
低下によるパーティクルの発生を抑制できる。このた
め、半導体デバイスの歩留りの向上を実現することがで
きる。

【図面の簡単な説明】

【図１】本発明の第１の実施の形態の半導体装置の製造
方法のフローチャート

【図２】本発明の第１の実施の形態の半導体装置の製造
方法を説明する模式図

【図３】本発明にもとづくプラズマＣＶＤ膜の堆積条件
依存性を説明する図

【図４】ＴＯＦ−ＳＩＭＳ法による反応室内壁の分析結
果を示す図

【図５】クリーニングレートの低下メカニズムを示す図

【図６】本発明の第２の実施の形態の半導体装置の製造
方法のフローチャート

【図７】本発明の第２の実施の形態の半導体装置の製造
方法を説明する模式図

【図８】本発明の第３の実施の形態の半導体装置の製造
方法のフローチャート

【図９】本発明の第３の実施の形態の半導体装置の製造
方法を説明する模式図

【図１０】本発明の第４の実施の形態のプラズマＣＶＤ
装置の概略断面図

【図１１】本発明の第５の実施の形態の半導体装置の製
造方法を説明する模式図

【図１２】本発明の第６の実施の形態の半導体装置の製
造方法を説明する模式図

【図１３】本発明の第７の実施の形態の半導体装置の製
造方法を説明する模式図

【図１４】本発明の第８の実施の形態の半導体装置の製
造方法を説明する模式図

【図１５】本発明の第９の実施の形態の半導体装置の配
線構造を示す断面図

【図１６】本発明の第１０の実施の形態の半導体装置の
配線構造を示す断面図

【図１７】本発明の第１１の実施の形態の半導体装置の
配線構造を示す断面図

【図１８】本発明に適用可能な従来のプラズマＣＶＤ装
置の概略断面図

【図１９】従来の半導体装置の製造方法のフローチャー
ト

【図２０】従来の半導体装置の配線構造を示す断面図

【符号の説明】

１１ 半導体基板 １６ 金属配線 １７ フッ素添加シリコン酸化膜（第１の層間絶縁
膜） １７ａ ライナー層 １７ｂ フッ素添加酸化膜 １７ｃ キャップ層 １７ｄ 第２のフッ素添加酸化膜 １８ シリコン酸化膜（第２の層間絶縁膜） ２７ 斜め方向に成長する部分

───────────────────────────────────────────────────── フロントページの続き (72)発明者 上田 聡 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 高橋 慶輔 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 藤 寿成 京都府長岡京市神足焼町１番地 松下半導 体エンジニアリング株式会社内 Ｆターム(参考） 4K030 AA06 AA14 BA44 FA04 JA01 JA04 JA12 KA20 KA30 LA02 LA15 5F004 AA15 BA20 BB11 BB13 BD04 CA02 CA03 DA00 DA02 DA04 DA17 DA23 DA26 DA29 DB03 EB03 5F033 HH09 HH18 HH19 HH28 HH33 HH34 MM08 MM15 RR04 RR11 SS01 SS02 SS15 SS19 TT02 5F045 AA08 AB32 AC01 AC03 AC11 AC16 AE15 BB08 BB15 DP03 DP04 EB06 EH03 EH04 EH11 EH20

Claims (12)

【特許請求の範囲】
1. 【請求項１】 プラズマを発生させるために高周波が印
   加されるコイルを有するとともに、半導体基板を設置す
   るステージにバイアスの高周波を印加できるように構成
   されたプラズマＣＶＤ装置を用いて、金属配線が形成さ
   れた半導体基板に層間絶縁膜を堆積するに際し、バイア
   スＲＦを用いてシリコン酸化膜を堆積する工程におい
   て、前記金属配線によって形成される段差の上部の斜め
   方向に成長する部分の堆積レートを、この段差の上部の
   斜め方向に成長する部分のスパッタエッチレートと等し
   くするか、もしくはより速い条件とすることを特徴とす
   る半導体装置の製造方法。
2. 【請求項２】 金属配線が形成された半導体基板に、プ
   ラズマＣＶＤ装置を用いて層間絶縁膜を堆積することに
   より半導体装置を形成するための方法であって、バイア
   スＲＦを用いて堆積する工程が、前記金属配線によって
   形成される段差の上部の斜め方向に成長する部分のスパ
   ッタエッチレートよりも、この段差の上部の斜め方向に
   成長する部分の堆積レートが速い条件を用いて、第１の
   シリコン酸化膜を堆積する工程と、前記段差の上部の斜
   め方向に成長する部分のスパッタエッチレートよりも、
   この段差の上部の斜め方向に成長する部分の堆積レート
   が遅い条件を用いて、前記第１のシリコン酸化膜上に第
   ２のシリコン酸化膜を堆積する工程とを有することを特
   徴とする半導体装置の製造方法。
3. 【請求項３】 金属配線が形成された半導体基板に、プ
   ラズマＣＶＤ装置を用いて層間絶縁膜を堆積する半導体
   装置の形成方法であって、前記プラズマＣＶＤ装置の同
   一チャンバーで、バイアスＲＦを用いずに第１のシリコ
   ン酸化膜を堆積する工程と、バイアスＲＦを用いて第２
   のシリコン酸化膜を前記第１のシリコン酸化膜上に堆積
   する工程とを連続して行い、前記バイアスＲＦを用いて
   第２のシリコン酸化膜を堆積する工程において、前記金
   属配線によって形成される段差の上部の斜め方向に成長
   する部分のスパッタエッチレートよりも、この段差の上
   部の斜め方向に成長する部分の堆積レートを遅くすると
   ともに、バイアスＲＦを用いて所定の膜厚の第２のシリ
   コン酸化膜を堆積する間に段差の上部の斜め方向にエッ
   チングする膜厚よりも、バイアスＲＦを用いずに堆積す
   る第１のシリコン酸化膜の膜厚を厚く形成することを特
   徴とする半導体装置の製造方法。
4. 【請求項４】 反応室内壁をアルゴンスパッタ法にてク
   リーニングすることを特徴とする請求項１から３までの
   いずれか１項記載の半導体装置の製造方法。
5. 【請求項５】 反応室内壁を塩素系ガスを用いてクリー
   ニングすることを特徴とする請求項１から３までのいず
   れか１項記載の半導体装置の製造方法。
6. 【請求項６】 塩素系ガスが、塩素、塩化水素、もしく
   は塩化ホウ素であることを特徴とする請求項５記載の半
   導体装置の製造方法。
7. 【請求項７】 プラズマＣＶＤ装置において、反応室内
   にて反応ガスを直接プラズマ化して実施する反応室内壁
   のクリーニング工程と、反応室とは別の場所にてプラズ
   マ化した反応ガスを用いて実施する反応室内壁のクリー
   ニング工程とを有することを特徴とする半導体装置の製
   造方法。
8. 【請求項８】 プラズマＣＶＤ装置において、反応室内
   壁にシリコン酸化膜を成長させる工程と、前記シリコン
   酸化膜上にフッ素を添加したシリコン酸化膜を形成する
   工程とを有することを特徴とする半導体装置の製造方
   法。
9. 【請求項９】 半導体基板上に形成された第１のシリコ
   ン酸化膜と、この第１のシリコン酸化膜の上に設けられ
   た金属配線と、この金属配線の上に設けられた第２のシ
   リコン酸化膜と、前記金属配線および第２のシリコン酸
   化膜を覆うようにプラズマＣＶＤ装置で形成された第３
   のシリコン酸化膜とを有した半導体装置であって、第２
   のシリコン酸化膜の膜厚を、第３のシリコン酸化膜の形
   成時の堆積工程におけるアルゴンスパッタにより斜め方
   向にエッチングする膜厚よりも厚くしたことを特徴とす
   る半導体装置。
10. 【請求項１０】 半導体基板上に形成された第１のシリ
    コン酸化膜と、この第１のシリコン酸化膜の上に設けら
    れた金属配線と、この金属配線の側壁に形成された第２
    のシリコン酸化膜と、前記金属配線と第２のシリコン酸
    化膜とを覆うように形成された第３のシリコン酸化膜
    と、この第３のシリコン酸化膜の上にプラズマＣＶＤ装
    置で形成された第４のシリコン酸化膜とを有することを
    特徴とする半導体装置。
11. 【請求項１１】 半導体基板上に形成された第１のシリ
    コン酸化膜と、この第１のシリコン酸化膜の上に設けら
    れた金属配線と、この金属配線の上に形成された金属膜
    と、これら金属配線と金属膜とを覆うようにプラズマＣ
    ＶＤ装置で形成された第２のシリコン酸化膜とを有する
    ことを特徴とする半導体装置。
12. 【請求項１２】 金属膜が、タングステン、タングステ
    ンシリサイド、もしくは窒化タングステンであることを
    特徴とする請求項１１記載の半導体装置。