JP2015076550A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2015076550A
JP2015076550A JP2013212803A JP2013212803A JP2015076550A JP 2015076550 A JP2015076550 A JP 2015076550A JP 2013212803 A JP2013212803 A JP 2013212803A JP 2013212803 A JP2013212803 A JP 2013212803A JP 2015076550 A JP2015076550 A JP 2015076550A
Authority
JP
Japan
Prior art keywords
layer
processing chamber
reaction product
lift
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013212803A
Other languages
English (en)
Other versions
JP5740447B2 (ja
Inventor
佐々木　俊行
Toshiyuki Sasaki
俊行 佐々木
大村　光広
Mitsuhiro Omura
光広 大村
一仁 古本
Kazuhito Furumoto
一仁 古本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2013212803A priority Critical patent/JP5740447B2/ja
Priority to US14/202,696 priority patent/US9093261B2/en
Publication of JP2015076550A publication Critical patent/JP2015076550A/ja
Application granted granted Critical
Publication of JP5740447B2 publication Critical patent/JP5740447B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H01L21/02071—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers the processing being a delineation, e.g. RIE, of conductive layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32798—Further details of plasma apparatus not provided for in groups H01J37/3244 - H01J37/32788; special provisions for cleaning or maintenance of the apparatus
    • H01J37/32853—Hygiene
    • H01J37/32862—In situ cleaning of vessels and/or internal parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Epidemiology (AREA)
  • Public Health (AREA)
  • Analytical Chemistry (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

【課題】エッチング装置内壁に沸点が高い反応生成物が堆積した際に、これを容易に取り除くことが可能な半導体装置の製造方法を提供する。
【解決手段】実施形態は、少なくとも難エッチング材上に上層膜を有する半導体基板を、処理チャンバーを有するプラズマエッチング装置を用いてエッチング加工する半導体装置の製造方法である。半導体基板を処理チャンバーに搬入後、上層膜をエッチングし、半導体基板を処理チャンバーに搬入した状態で処理チャンバー内壁にリフトオフ層を形成する。難エッチング材をエッチングし、半導体基板をプラズマエッチング装置から搬出した後、処理チャンバー内壁に対してクリーニング処理を行う。難エッチング材のエッチング工程では、難エッチング材の反応生成物が、リフトオフ層の形成された処理チャンバー内壁に堆積する。クリーニング処理では、リフトオフ層を除去することで、反応生成物層を除去する。
【選択図】図８

Description

本発明の実施形態は、半導体装置の製造方法に関する。
半導体装置の製造工程におけるパターン形成には広くＲＩＥ（Reactive Ion Etching、反応性イオンエッチング）法が用いられている。このＲＩＥ法において、被加工膜とエッチングガスとの反応生成物の沸点が高い場合、当該反応生成物がエッチング装置内壁に堆積した際に、これを取り除くことが困難であるという問題がある。
特開平６−２６７８９７号公報
エッチング装置内壁に沸点が高い反応生成物が堆積した際に、これを容易に取り除くことが可能な半導体装置の製造方法を提供する。
本実施形態の半導体装置の製造方法は、少なくとも難エッチング材上に上層膜を有する半導体基板を、処理チャンバーを有するプラズマエッチング装置を用いてエッチング加工する半導体装置の製造方法である。半導体基板を処理チャンバーに搬入した後、上層膜をエッチングする工程と、半導体基板を処理チャンバーに搬入した状態で処理チャンバー内壁にリフトオフ層を形成する工程と、を有している。難エッチング材をエッチングする工程と、半導体基板をプラズマエッチング装置から搬出した後処理チャンバー内壁に対してクリーニング処理を行う工程を有している。難エッチング材をエッチングする工程では、難エッチング材の反応生成物が、リフトオフ層の形成された処理チャンバー内壁に堆積し、クリーニング処理では、リフトオフ層を除去することにより、反応生成物層を除去する。
第１の実施形態において使用するプラズマエッチング装置の一例を模式的に示す断面図 （ａ）は第１の実施形態におけるプラズマエッチング装置の構成を各工程毎に示す縦断面図の一例、（ｂ）は第１の実施形態における半導体装置の構成を各工程毎に示す縦断面図の一例 （ａ）は第１の実施形態におけるプラズマエッチング装置の構成を各工程毎に示す縦断面図の一例、（ｂ）は第１の実施形態における半導体装置の構成を各工程毎に示す縦断面図の一例 （ａ）は第１の実施形態におけるプラズマエッチング装置の構成を各工程毎に示す縦断面図の一例、（ｂ）は第１の実施形態における半導体装置の構成を各工程毎に示す縦断面図の一例 （ａ）は第１の実施形態におけるプラズマエッチング装置の構成を各工程毎に示す縦断面図の一例、（ｂ）は第１の実施形態における半導体装置の構成を各工程毎に示す縦断面図の一例 第１の実施形態におけるプラズマエッチング装置の構成を各工程毎に示す縦断面図の一例 リフトオフ層の堆積レートとセルフバイアスとの関係を示したグラフ 第１の実施形態における処理手順を示すフロー図 （ａ）は第２の実施形態におけるプラズマエッチング装置の構成を各工程毎に示す縦断面図の一例、（ｂ）は第２の実施形態における半導体装置の構成を各工程毎に示す縦断面図の一例 （ａ）は第２の実施形態におけるプラズマエッチング装置の構成を各工程毎に示す縦断面図の一例、（ｂ）は第２の実施形態における半導体装置の構成を各工程毎に示す縦断面図の一例 （ａ）は第２の実施形態におけるプラズマエッチング装置の構成を各工程毎に示す縦断面図の一例、（ｂ）は第２の実施形態における半導体装置の構成を各工程毎に示す縦断面図の一例 （ａ）は第２の実施形態におけるプラズマエッチング装置の構成を各工程毎に示す縦断面図の一例、（ｂ）は第２の実施形態における半導体装置の構成を各工程毎に示す縦断面図の一例 （ａ）は第２の実施形態におけるプラズマエッチング装置の構成を各工程毎に示す縦断面図の一例、（ｂ）は第２の実施形態における半導体装置の構成を各工程毎に示す縦断面図の一例 第２の実施形態における処理手順を示すフロー図 （ａ）は第３の実施形態におけるプラズマエッチング装置の構成を各工程毎に示す縦断面図の一例、（ｂ）は第３の実施形態における半導体装置の構成を各工程毎に示す縦断面図の一例 （ａ）は第３の実施形態におけるプラズマエッチング装置の構成を各工程毎に示す縦断面図の一例、（ｂ）は第３の実施形態における半導体装置の構成を各工程毎に示す縦断面図の一例 （ａ）は第３の実施形態におけるプラズマエッチング装置の構成を各工程毎に示す縦断面図の一例、（ｂ）は第３の実施形態における半導体装置の構成を各工程毎に示す縦断面図の一例 （ａ）は第３の実施形態におけるプラズマエッチング装置の構成を各工程毎に示す縦断面図の一例、（ｂ）は第３の実施形態における半導体装置の構成を各工程毎に示す縦断面図の一例 （ａ）は第３の実施形態におけるプラズマエッチング装置の構成を各工程毎に示す縦断面図の一例、（ｂ）は第３の実施形態における半導体装置の構成を各工程毎に示す縦断面図の一例 第３の実施形態における処理手順を示すフロー図 第４の実施形態において使用するプラズマエッチング装置の一例を模式的に示す断面図 第５の実施形態において使用するプラズマエッチング装置の一例を模式的に示す断面図
（第１の実施形態）
以下、第１の実施形態について、図１から図８を参照して説明する。なお、図面は模式的なものであり、厚みと平面寸法との関係、各層の厚みの比率等は現実のものとは必ずしも一致しない。また、上下左右の方向についても、後述する半導体基板における回路形成面側を上とした場合の相対的な方向を示し、必ずしも重力加速度方向を基準としたものとは一致しない。
図１は第１の実施形態において使用する容量結合(CCP:Capacitive Coupled Plasma）型のプラズマエッチング装置の一例を模式的に示す断面図である。プラズマエッチング装置は処理チャンバー１２を有している。処理チャンバー１２は例えば表面が陽極酸化処理されたアルミニウムにより構成されている。処理チャンバー１２は例えば略円筒状に構成されており、側面部１２ａ、上面部１２ｂ及び底面部１２ｃを有している。処理チャンバー１２は上面部１２ｂにおいてアース１８に接続されている。処理チャンバー１２内部は気密に封止されている。処理チャンバー１２（上面部１２ｂ）はプラズマ処理中にはプラズマエッチング装置の上部電極となる。なお、処理チャンバー１２がアース１８に接続（接地）されている例を示したが、これに限らず、処理チャンバー１２は電位的に浮遊状態であっても良い。
処理チャンバー１２内にはステージ１０が配置されている。ステージ１０にはブロッキングコンデンサ１４ａ及び高周波電源１６ａが直列に接続されている。高周波電源１６ａはアース１８に接続されている。また、ステージ１０にはブロッキングコンデンサ１４ｂ及び高周波電源１６ｂが直列に接続されている。高周波電源１６ｂはアース１８に接続されている。高周波電源１６ａは例えばバイアスパワーを供給するための高周波電源である。高周波電源１６ｂは、例えばプラズマ生成用の高周波電源であり、ソースパワーを供給する。ステージ１０はプラズマエッチング装置の下部電極であり、例えばアルミニウムやステンレス鋼等の導電性材料で形成されている。
ステージ１０は図示しない絶縁部材により囲まれている。これによりステージ１０は処理チャンバー１２から絶縁されている。ステージ１０はプラズマ処理中にはカソードとなる。ステージ１０は静電チャック（electrostatic chuck）となっており、後述するエッチング処理中においては、半導体基板２２をクーロン力(静電気力)により吸着固定する。以上が、第１の実施形態において用いられるプラズマエッチング装置の概要である。
次に、本実施形態における一連の工程手順について説明する。図２から図６に、プラズマエッチング装置と、加工対象となる半導体装置２０の各製造工程における構成を説明するための縦断面図の一例を示す。各図（ａ）はプラズマエッチング装置の各工程における構成、特に処理チャンバー１２内壁に堆積する堆積物の構成を示すための縦断面図の一例である。各図（ａ）においては、処理チャンバー１２の一部（図において丸印で囲んだ部分）を拡大し、処理チャンバー１２内壁面の詳細な構成を示している。各図（ａ）においてはブロッキングコンデンサ１４ａ、１４ｂ、高周波電源１６ａ、１６ｂ、及びアース１８は省略して示している。各図（ｂ）は、本実施形態におけるエッチング加工の各工程における半導体装置２０の構成を示すための縦断面図の一例である。図８は本実施形態の処理手順を示すフロー図である。第１の実施形態においては、図１において示した容量結合型のプラズマエッチング装置を使用する場合について説明する。
図２（ｂ）は本実施形態における処理の直前の半導体装置２０の構成を示す縦断面図の一例である。半導体基板２２上には絶縁膜２４が形成されている。絶縁膜２４上に、第２導電膜層２６及び第１導電膜層２８が形成されており、第１導電膜層２８上にパターニングされたエッチングマスク層３０が形成されている。半導体基板２２には例えばボロンがドープされたｐ型シリコン基板を用いることができる。絶縁膜２４には例えばＴＥＯＳ（Tetraethyl orthosilicate、テトラエトキシシラン）をソースガスとして成膜したシリコン酸化膜を用いることができる。
第２導電膜層２６には例えば銀（Ａｇ）を用いることができる。銀に代えて、鉄（Ｆｅ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、銅（Ｃｕ）、クロム（Ｃｒ）、マンガン（Ｍｎ）、マグネシウム（Ｍｇ）、白金（Ｐｔ）、金（Ａｕ）、イリジウム（Ｉｒ）等を用いても良い。これらの化学種は、後述するエッチング工程において用いられるプロセスガスとの反応生成物の沸点が高い（すなわち蒸気圧が低い、揮発性が低い）物質である。プロセスガスとしては例えば弗素（Ｆ２）、塩素（Ｃｌ２）、臭素（Ｂｒ２）、及びこれらハロゲン元素の化合物等を用いることができる。以下、上記弗素等のプロセスガスとの反応生成物の沸点が高い化学種を難エッチング材と称する。例えばシリコンフッ化物（ＳｉＦ４）の沸点は１気圧において−９５．１℃であるのに対して、フッ化銀（ＡｇＦ）の沸点は１気圧において１１５０℃である。これによれば、シリコンの反応生成物に比較して、銀の反応生成物の揮発性が低いことが分かる。
エッチング工程中、難エッチング材と弗素等のハロゲンとの反応生成物がプラズマエッチング装置の処理チャンバー１２内壁に堆積する場合がある。当該反応生成物の沸点が高い場合、処理チャンバー１２内壁に堆積した反応生成物をクリーニング処理によって除去することが困難となる。例えば弗素（Ｆ）と銀（Ａｇ）との反応生成物はフッ化銀（ＡｇＦ）を主成分とするものであると考えられ、当該反応生成物の沸点は高いため、クリーニング処理によって除去され難い。
上層膜の第１導電膜層２８としては例えばタングステン（Ｗ）を用いることができる。タングステンに代えて、モリブデン（Ｍｏ）、チタン（Ｔｉ）又はアルミニウム（Ａｌ）を用いることも可能である。これら化学種と弗素等のハロゲンとの反応生成物は比較的沸点が低く、揮発性は比較的高くなっている。これら反応生成物は処理チャンバー１２内壁に堆積する場合があるが、クリーニング処理により除去可能である。
エッチングマスク層３０としてはシリコン酸化膜を用いることができる。シリコン酸化膜は、例えばシラン（ＳｉＨ４）をソースガスとして用いたプラズマＣＶＤ(Chemical Vapor Deposition)法によって形成することができる。エッチングマスク層３０は成膜したシリコン酸化膜に、リソグラフィ法及びＲＩＥ法を施してパターニングすることにより形成することができる。後述するように、本実施形態におけるエッチング工程において、エッチングマスク層３０をエッチングマスクとして用い、第１導電膜層２８及び第２導電膜層２６をエッチングする。
次に、本実施形態における一連の工程手順について順を追って説明する。先ず、図２（ａ）に示すように、半導体基板２２をプラズマエッチング装置に搬入する前に、処理チャンバー１２内にプレコート層４０を形成する（図８：Ｓ１１）。プレコート層４０は、テトラクロロシラン（ＳｉＣl４）と酸素（Ｏ２）を含むガスをプロセスガスとして用いて形成する。高周波電源１６ｂには例えば周波数１００ＭＨｚで印加電圧５００Ｗ以下の高周波ソースパワーを印加する。これにより処理チャンバー１２内にプラズマを発生させてプロセスガスを反応させ、プレコート層４０を形成することができる。プレコート層４０はＳｉＣｌＯｘを主成分とする反応生成物であると考えられる。プレコート層４０は後述するクリーニング処理により除去可能である。エッチング対象である半導体基板２２は未だプラズマエッチング装置内に搬送されておらず、ステージ１０上に半導体基板２２は載置されていない。
ここで、ステージ１０（カソード、下部電極）とプラズマの電位差をＶｃ、処理チャンバー１２（上部電極）内壁とプラズマとの電位差をＶａとした場合、上述の高周波ソースパワー条件に設定すると、Ｖｃ≒Ｖａ（ＶｃとＶａが略等しい）の関係を実現することができる。プラズマ生成用高周波電源である高周波電源１６ｂがステージ１０に接続されているため、高周波ソースパワーのＶａへの寄与は小さい。また、上記条件下ではステージ１０側のセルフバイアスも小さい。プレコート層４０はステージ１０の表面及び処理チャンバー１２の内壁表面に形成される。仮に、Ｖｃ＞Ｖａとなる条件下でプレコート層４０を形成すると、ステージ１０上にプレコート層４０が形成され難くなる。また、ステージ１０上に半導体基板２２が載置されていないため、プラズマによって生成したイオンがセルフバイアスにより加速されてステージ１０にアタックし、これによってステージ１０がエッチング若しくはスパッタリングされて損傷する可能性がある。本実施形態のように、Ｖｃ≒Ｖａと設定すればこれを防止することができる。なお、Ｖｃ及びＶａは、プラズマ中に微小なプローブを挿入して行うプローブ法により測定することが可能である。
次に、リソグラフィ法及びＲＩＥ法によりエッチングマスク層３０が加工された半導体基板２２（図２（ｂ）に示す半導体装置２０）を処理チャンバー１２内に搬送する（図８：Ｓ１２）。
次に、図３（ａ）及び（ｂ）に示すように、エッチングマスク層３０をマスクとして、上層膜である第１導電膜層２８をエッチングする（図８：Ｓ１３）。エッチングは例えば異方性条件によるＲＩＥ法を用いて行う。エッチングプロセスガスとして、例えばＮＦ３及びＣｌ２を含むガスを用いることができる。第１導電膜層２８（例えばタングステン）を、上記プロセスガスを用いてエッチング加工すると、タングステンとエッチングプロセスガスとの反応生成物４２が形成される。反応生成物４２としては主としてタングステン弗化物（ＷＦｘ）及びタングステン塩化物（ＷＣｌｘ）を含む物質であると考えられている。反応生成物４２は処理チャンバー１２の内壁に堆積する。これにより、処理チャンバー１２の内壁には、プレコート層４０及び反応生成物４２が積層して形成される。以下、処理チャンバー１２に近い側を下層側、表面側を上層側と称する。
次に、図４（ａ）及び（ｂ）に示すように、リフトオフ層４４を形成する（図８：Ｓ１４）。リフトオフ層４４の形成は、炭素を構成元素として含むガス若しくはハロゲン化珪素を含むガスと希ガスを含む混合ガスを用いることができる。炭素を構成元素として含むガスとしては、例えばメタン（ＣＨ４）、一酸化炭素（ＣＯ）等を用いることができる。ハロゲン化珪素を含むガスとしては、例えばテトラクロロシラン（ＳｉＣl４）等を用いることができる。希ガスとしては、例えばヘリウム（Ｈｅ）、アルゴン（Ａｒ）、ネオン（Ｎｅ）、クリプトン（Ｋｒ）又はキセノン（Ｘｅ）等を用いることができる。
リフトオフ層４４の形成においては、高周波電源１６ｂに周波数１００ＭＨｚで、印加電圧１０００〜２０００Ｗの高周波ソースパワーを印加する。これにより。処理チャンバー１２内にプラズマが生成する。このとき、周波数１００ＭＨｚの電源電圧を用い、周波数１３．５６ＭＨｚの電源電圧は用いない。また、高周波電源１６ａのバイアスパワーは０Ｗとし、パワーを供給しない。これによりステージ１０（カソード）以外の処理チャンバー１２内壁に選択的にリフトオフ層４４を堆積させることができる。リフトオフ層４４はカーボンを主成分とした膜であり、後述するクリーニング処理において除去することができる。
本実施形態においては、上述のように、周波数１００ＭＨｚの高周波電源を印加することによって、ステージ１０（カソード）上に設置された半導体基板２２とプラズマの電位差（Ｖｃ）と、それ以外の処理チャンバー１２内壁とプラズマとの電位差（Ｖａ）において、Ｖｃ＞Ｖａの関係を実現することができる。これにより、処理チャンバー１２内壁に選択的にリフトオフ層４４を形成し、ステージ１０（半導体基板２２）上にリフトオフ層４４を形成しないようにすることができる。図４（ａ）に示すように、処理チャンバー１２内壁に、プレコート層４０、反応生成物４２及びリフトオフ層４４が積層して形成される。図４（ｂ）に示すように、リフトオフ層４４は半導体基板２２上には形成されない。
図７はリフトオフ層４４の堆積レートとセルフバイアスとの関係を示したグラフである。グラフにおいて、横軸はセルフバイアス、縦軸はリフトオフ層４４の堆積レートを示している。堆積レートは、セルフバイアス０Ｖからセルフバイアスが大きくなるに従い減少し、セルフバイアスＶ１以上では堆積レートはゼロとなる。従って、０＜Ｖａ＜Ｖ１、及びＶｃ＞Ｖ１となるように設定すれば、上述のように、Ｖｃ＞Ｖａの関係を実現することができる。これにより、処理チャンバー１２内壁に選択的にリフトオフ層４４を形成することができる。
次に、図５（ａ）及び（ｂ）に示すように、第２導電膜層２６のエッチングを行う（図８：Ｓ１５）。エッチングは例えば異方性条件によるＲＩＥ法を用いて行う。第２導電膜層２６のエッチングは例えばエッチングガスとして塩素（Ｃｌ２）を含むガスにより行う。このエッチング工程中に、第２導電膜層２６はエッチングガス（塩素）と反応し、銀と塩素との反応生成物４６が生じる。反応生成物４６は塩化銀（ＡｇＣl）を主成分とする物質であると考えられる。反応生成物４６は、処理チャンバー１２近傍に輸送され、処理チャンバー１２内壁に堆積する。これにより、処理チャンバー１２内壁には、下層側から上層側に向けて、プレコート層４０、反応生成物４２、リフトオフ層４４及び反応生成物４６が積層して堆積する。ここで、第２導電膜層２６は難エッチング材として例えば銀（Ａｇ)を含んで形成されている。従って、第２導電膜層２６と塩素との反応生成物４６は沸点が高い物質であり、後述するクリーニング工程において除去することが困難である。
次に、図６に示すように、半導体基板２２をプラズマエッチング装置内から搬出する（図８：Ｓ１６）。次いで、処理チャンバー１２内壁に堆積した堆積物に対してクリーニング処理を行う（図８：Ｓ１７）。クリーニング処理は、圧力５０ｍＴｏｒｒ、 周波数１００ＭＨｚ、印加電圧１５００Ｗの条件でＲＦ（radio frequency）パワーを高周波電源１６ｂに印加して行う。プロセスガスとして弗素（Ｆ２）又は酸素（Ｏ２）を構成ガスとして含むガスを用いることができる。例えば、ＮＦ３/Ｏ２混合ガスを用いることができる。
クリーニング処理においては、処理チャンバー１２内壁に形成したプレコート層４０及びリフトオフ層４４を容易に除去することができる。すなわち、反応生成物４６は上述のようにクリーニング処理によって除去され難い。従って、処理チャンバー１２内壁に堆積した反応生成物４６は、下層側を除去することによるリフトオフ効果によって除去することが望まれるが、プレコート層４０上に反応生成物４２、４６が積層して堆積すると、クリーニング処理によってプレコート層４０を除去することが困難となるおそれが生じる。
一方、本実施形態においては、反応生成物４６の下層側にクリーニング処理で除去されやすいリフトオフ層４４（カーボン層）が形成されているので、上述のクリーニング処理で反応生成物４６の直下のリフトオフ層４４を除去することによって、反応生成物４６はリフトオフ効果により除去される。
また、反応生成物４２は反応生成物４６よりも沸点が低く、クリーニング処理により除去されやすいが、その下層側のプレコート層４０は反応生成物４２よりも除去されやすい。従って、反応生成物４２は下層側のプレコート層４０が除去されることによるリフトオフ効果によって除去され得ることになる。このように、クリーニング処理により除去が困難な反応生成物４６の下層側にクリーニング処理により除去可能なリフトオフ層４４をあらかじめ形成しておくことで、反応生成物４６を除去することが容易となる。すなわち、エッチング装置内壁に沸点が高い反応生成物が堆積した際に、これを容易に取り除くことが可能となる。また、さらに、反応生成物４２の下層側に、クリーニング処理により除去可能なプレコート層４０をあらかじめ形成しておくことにより、反応生成物４２、ひいては反応生成物４６をリフトオフ効果によって除去することが容易となる。すなわち、処理チャンバー１２内壁に堆積する反応生成物４６の除去効果を高めることができる。
（第２の実施形態）
次に、第２の実施形態について、図９〜図１４を参照して説明する。第１の実施形態と共通する部分には第１の実施形態において用いた符号を用い、共通する工程においては第１の実施形態において用いた図を用いる。図９〜図１３の各図（ａ）はプラズマエッチング装置の各工程における構成、特に処理チャンバー１２内壁に堆積する堆積物の構成を示すための縦断面図の一例である。各図（ａ）においては、処理チャンバー１２の一部を拡大し、処理チャンバー１２内壁面の詳細な構成を示している。各図（ａ）においてはブロッキングコンデンサ１４ａ、１４ｂ、高周波電源１６ａ、１６ｂ、及びアース１８は省略して示している。各図（ｂ）は、本実施形態におけるエッチング加工の各工程における半導体装置２０の構成を示すための縦断面図の一例である。図１４は本実施形態の処理手順を示すフロー図である。第２の実施形態においては、図１において示した容量結合型のプラズマエッチング装置を使用する場合について説明する。
図９（ｂ）に本実施形態における処理の直前の半導体装置２０の構成を示す。本実施形態が第１の実施形態と異なる点は、難エッチング材層が２層に形成されている点である。すなわち、絶縁膜２４上に、下部の第１の難エッチング材層として第３導電膜層３２が形成され、その上部の第２の難エッチング材層として、第２導電膜層２６が第３導電膜層３２上に積層形成されている。第２導電膜層２６上には第１導電膜層２８が形成されている。他の点は第１の実施形態における図２（ｂ）に示した構造と同じである。
第３導電膜層３２としては、例えば鉄（Ｆｅ）が用いられる。第３導電膜層３２は第２導電膜層２６と同じく難エッチング材であり、鉄の他に銀（Ａｇ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、銅（Ｃｕ）、クロム（Ｃｒ）、マンガン（Ｍｎ）、マグネシウム（Ｍｇ）、白金（Ｐｔ）、金（Ａｕ）、イリジウム（Ｉｒ）等を用いることができる。すなわち、第３導電膜層３２は、エッチング工程において用いられるプロセスガスとの反応生成物の沸点が高い物質である。第２導電膜層２６には例えば銀（Ａｇ）を用いることができる。第１導電膜層２８としては例えばタングステン（Ｗ）を用いることができる。
エッチングマスク層３０は成膜したシリコン酸化膜に、リソグラフィ法及びＲＩＥ法を施してパターニングすることにより形成されている。後述するように、本実施形態におけるエッチング工程において、エッチングマスク層３０をエッチングマスクとして用い、第１導電膜層２８、第２導電膜層２６及び第３導電膜層３２をエッチングする。
次に、本実施形態における一連の工程手順について順を追って説明する。先ず、図９（ａ）に示すように、半導体基板２２をプラズマエッチング装置に搬入する前に、処理チャンバー１２内にプレコート層４０を形成する（図１４：Ｓ２１）。プレコート層４０の形成は第１の実施形態と同じ条件を用いて行う。
次に、図９（ｂ）に示す半導体基板２２を処理チャンバー１２内に搬送する（図１４：Ｓ２２）。次いで、図１０（ａ）及び（ｂ）に示すように、エッチングマスク層３０をマスクとして、第１導電膜層２８を異方性条件によるＲＩＥ法を用いてエッチングする（図１４：Ｓ２３）。第１導電膜層２８のエッチングにおいては、第１の実施形態において第１導電膜層２８をエッチングした条件と同じ条件を用いることができる。これにより、処理チャンバー１２の内壁には、プレコート層４０及び第１導電膜層２８のエッチングにより生成した反応生成物４２が積層して形成される。
次に、図１１（ａ）及び（ｂ）に示すように、反応生成物４２上に第１リフトオフ層４４ａを形成する（図１４：Ｓ２４）。第１リフトオフ層４４ａの形成は、第１の実施形態におけるリフトオフ層４４の形成と同じ条件によって行う。これにより、処理チャンバー１２内壁に選択的に第１リフトオフ層４４ａを形成することができる。第１リフトオフ層４４ａは、カーボンを主成分とした膜であり、後述するクリーニング処理によって除去することができる。
次に、図１２（ａ）及び（ｂ）に示すように、第２導電膜層２６のエッチングを行う（図１４：Ｓ２５）。第２導電膜層２６のエッチングは第１の実施形態における第２導電膜層２６のエッチングと同じ条件を用いることができる。このエッチング工程中に、第２導電膜層２６はエッチングガス（塩素）と反応し、銀と塩素との第１反応生成物４６ａが生じる。第１反応生成物４６ａは、処理チャンバー１２近傍に輸送され、処理チャンバー１２内壁に堆積する。これにより、処理チャンバー１２内壁には、下層側から上層側に向けて、プレコート層４０、反応生成物４２、第１リフトオフ層４４ａ及び第１反応生成物４６ａが積層して堆積する。ここで、第１反応生成物４６ａは沸点が高い物質であり、クリーニング工程において除去することが困難である。
次に、図１３（ａ）及び（ｂ）に示すように、第２リフトオフ層４４ｂを形成する（図１４：Ｓ２６）。第２リフトオフ層４４ｂの形成は、第１リフトオフ層４４ａの形成と同じ条件にて行うことができる。これにより、処理チャンバー１２内壁に選択的に第２リフトオフ層４４ｂを形成することができる。次いで、第３導電膜層３２のエッチングを行う（図１４：Ｓ２７）。本実施形態において第３導電膜層３２としては上述のように例えば鉄を用いた例を示している。
第３導電膜層３２のエッチングにおいては、エッチングガスとして例えば塩素（Ｃｌ２）を含むガスにより行う。このエッチング工程中に、第３導電膜層３２はエッチングガスと反応し、鉄と塩素との反応生成物である第２反応生成物４６ｂが生じる。第２反応生成物４６ｂは、処理チャンバー１２近傍に輸送され、処理チャンバー１２内壁に堆積する。
これにより、図１３（ａ）に示すように、処理チャンバー１２内壁には、下層側から上層側に向けて、プレコート層４０、反応生成物４２、第１リフトオフ層４４ａ、第１反応生成物４６ａ、第２リフトオフ層４４ｂ及び第２反応生成物４６ｂが積層して堆積する。ここで、第１反応生成物４６ａ及び第２反応生成物４６ｂは沸点が高い物質であり、後のクリーニング工程において除去することが困難である。
次に、図６に示すように、半導体基板２２をプラズマエッチング装置内から搬出する（図１４：Ｓ２８）。次いで、クリーニング処理を行う（図１４：Ｓ２９）。クリーニング処理は第１の実施形態と同じ条件で行うことができる。このクリーニング処理においては、第２リフトオフ層４４ｂ、第１リフトオフ層４４ａ及びプレコート層４０を容易に除去することができる。このように、第１リフトオフ層４４ａ及び第２リフトオフ層４４ｂが除去されることによるリフトオフ効果により、クリーニング処理によって除去され難い第１反応生成物４６ａ及び第２反応生成物４６ｂを除去することが容易となる。
また、第１の実施形態と同様に、下層側のプレコート層４０が除去されることによるリフトオフ効果によって、反応生成物４２、第１リフトオフ層４４ａ及び第２リフトオフ層４４ｂも除去されやすくなる。このように、本実施形態では、第１反応生成物４６ａ及び第２反応生成物４６ｂのそれぞれに対して、それらの下層側にクリーニング処理により除去されやすい第１リフトオフ層４４ａ及び第２リフトオフ層４４ｂを形成する。これにより、クリーニング処理により除去が困難な第１反応生成物４６ａ及び第２反応生成物４６ｂを除去することが容易となる。
また、さらに、反応生成物４２の下層側に、クリーニング処理により除去されやすいプレコート層４０を形成することにより、反応生成物４２、ひいてはその上層側の第１反応生成物４６ａ及び第２反応生成物４６ｂをリフトオフ効果によって除去することが容易となる。すなわち、処理チャンバー１２内壁に堆積する難エッチング材の反応生成物の除去効果を高めることができる。
（第３の実施形態）
次に、第３の実施形態について、図１５〜図２０を参照して説明する。第１及び第２の実施形態と共通する部分には同じ符号を用い、共通する工程においては第１及び第２の実施形態において用いた図を用いる。図１５〜図１９の各図（ａ）はプラズマエッチング装置の各工程における構成、特に処理チャンバー１２内壁に堆積する膜の構成を示すための縦断面図の一例である。各図（ａ）においては、処理チャンバー１２の一部を拡大し、処理チャンバー１２内壁面の詳細な構成を示している。各図（ａ）においてはブロッキングコンデンサ１４ａ、１４ｂ、高周波電源１６ａ、１６ｂ、及びアース１８は省略して示している。各図（ｂ）は、本実施形態におけるエッチング加工の各工程における半導体装置２０の構成を示すための縦断面図の一例である。図２０は本実施形態の処理手順を示すフロー図である。第３の実施形態において、図１に示した容量結合型のプラズマエッチング装置を用いる。
図１５（ｂ）に本実施形態における処理の直前の半導体装置２０の構成を示す。本実施形態が第１の実施形態と異なる点は、難エッチング材により形成された第２導電膜層２６の膜厚が大きい（厚い）点である。すなわち、絶縁膜２４上に、難エッチング材層である第２導電膜層２６が形成されており、その膜厚は第１の実施形態における膜厚よりも厚くなっている。他の点は第１の実施形態における図２（ｂ）に示した構造と同じである。
次に、本実施形態における一連の工程手順について順を追って説明する。先ず、図１５（ａ）に示すように、半導体基板２２をプラズマエッチング装置に搬入する前に、処理チャンバー１２内にプレコート層４０を形成する（図２０：Ｓ３１）。プレコート層４０の形成は第１の実施形態と同じ条件を用いて行う。
次に、図１５（ｂ）に示す半導体基板２２を処理チャンバー１２内に搬送する（図２０：Ｓ３２）。次いで、図１６（ａ）及び（ｂ）に示すように、エッチングマスク層３０をマスクとして、第１導電膜層２８をエッチングする（図２０：Ｓ３３）。処理内容は第１の実施形態の図３において説明した内容と同じである。これにより、処理チャンバー１２の内壁には、プレコート層４０及び反応生成物４２が積層して形成される。
次に、図１７（ａ）及び（ｂ）に示すように、第１リフトオフ層４４ａを形成する（図２０：Ｓ３４）。第１リフトオフ層４４ａの形成は、第１の実施形態におけるリフトオフ層４４の形成と同じ条件によって行う。これにより、処理チャンバー１２内壁に選択的に第１リフトオフ層４４ａを形成することができる。第１リフトオフ層４４ａは、カーボンを主成分とした膜であり、後述するクリーニング処理によって除去することができる。
次に、図１８（ａ）及び（ｂ）に示すように、第２導電膜層２６の上部（略上半分）をエッチングする（図２０：Ｓ３５）。第２導電膜層２６のエッチングは第１の実施形態における第２導電膜層２６のエッチングと同じ条件を用いることができる。このエッチング工程中に、第２導電膜層２６はエッチングガス（塩素）と反応し、銀と塩素との第１反応生成物４６ａが生じる。第１反応生成物４６ａは処理チャンバー１２内壁に堆積する。これにより、処理チャンバー１２内壁には、下層側から上層側に向けて、プレコート層４０、反応生成物４２、第１リフトオフ層４４ａ及び第１反応生成物４６ａが積層して堆積する。
次に、図１９（ａ）及び（ｂ）に示すように、第２リフトオフ層４４ｂを形成する（図２０：Ｓ３６）。第２リフトオフ層４４ｂの形成は、第１リフトオフ層４４ａの形成と同じ条件にて行うことができる。これにより、処理チャンバー１２内壁に選択的に第２リフトオフ層４４ｂを形成することができる。次いで、第２導電膜層２６の下部（略下半分）のエッチングを行う（図２０：Ｓ３７）。エッチング条件は第２導電膜層２６の上部と同じ条件を用いることができる。このエッチング工程中に、第２反応生成物４６ｂが生成し、処理チャンバー１２内壁に堆積する。これにより、処理チャンバー１２内壁には、下層側から上層側に向けて、プレコート層４０、反応生成物４２、第１リフトオフ層４４ａ、第１反応生成物４６ａ、第２リフトオフ層４４ｂ及び第２反応生成物４６ｂが積層して堆積する。
ここで、第１反応生成物４６ａ及び第２反応生成物４６ｂは共に第２導電膜層２６とエッチングプロセスガスとの反応生成物である。本実施形態においては、第２導電膜層２６としては銀を用い、エッチングプロセスガスとしては塩素を含むガスを用いた一例として説明している。従って、第１反応生成物４６ａ及び第２反応生成物４６ｂは共に塩化銀（ＡｇＣl）を主成分とするものと考えられる。すなわち、第１反応生成物４６ａ及び第２反応生成物４６ｂは沸点が高い物質であり、後述するクリーニング工程において除去することが困難である。
次に、図６に示すように、半導体基板２２を搬出する（図２０：Ｓ３８）。次いで、第１の実施形態と同じ条件でクリーニング処理を行う（図２０：Ｓ３９）。このクリーニング処理においては、第２リフトオフ層４４ｂ、第１リフトオフ層４４ａ及びプレコート層４０を容易に除去することができる。これにより、クリーニング処理によって除去され難い第１反応生成物４６ａ及び第２反応生成物４６ｂが、第１リフトオフ層４４ａ及び第２リフトオフ層４４ｂが除去されることによるリフトオフ効果により除去される。また、第１の実施形態と同様に、下層側のプレコート層４０が除去されることによるリフトオフ効果によって、反応生成物４２、第１リフトオフ層４４ａ及び第２リフトオフ層４４ｂも除去されることになる。このように、本実施形態では、第２導電膜層２６の膜厚が厚い場合に、第２導電膜層２６のエッチングを複数回に分割し、それぞれのエッチングの前にリフトオフ層の形成を行う。
仮に、膜厚の厚い第２導電膜層２６を一気にエッチングすれば、処理チャンバー１２内壁に厚い反応生成物（第１反応生成物４６ａ及び第２反応生成物４６ｂに相当）が形成される。この反応生成物層はクリーニング処理により除去し難いものである。従って、クリーニング処理において、厚い反応生成物層に阻止され、その下層側のリフトオフ層の除去が困難となり、ひいては厚い反応生成物層の除去が困難となる。本実施形態では、第２導電膜層２６のエッチングを複数回に分割する。これにより、第１反応生成物４６ａ及び第２反応生成物４６ｂのそれぞれの膜厚を小さく（薄く）し、難エッチング材の反応生成物の膜厚が大きく（厚く）ならないようにする。さらに、第１反応生成物４６ａ及び第２反応生成物４６ｂのそれぞれの下層側にクリーニング処理により除去可能な第１リフトオフ層４４ａ及び第２リフトオフ層４４ｂを形成する。
上述のように、第２導電膜層２６のエッチングを複数回に分割することにより難エッチング材の反応生成物の膜厚が大きくならないようにしている。これにより、クリーニング処理により除去が困難な第１反応生成物４６ａ及び第２反応生成物４６ｂを除去することができる。また、反応生成物４２の下層側に、クリーニング処理により除去可能なプレコート層４０を形成することにより、反応生成物４２、ひいてはその上層側の第１反応生成物４６ａ及び第２反応生成物４６ｂをリフトオフ効果によって除去することができる。すなわち、処理チャンバー１２内壁に堆積する難エッチング材の反応生成物の除去効果を高めることができる。なお、本実施形態においては第２導電膜層２６のエッチングを２回に分割したが、これに限らず、さらに多くの回数に分割し、それぞれの下層側にリフトオフ層を形成することとしてもよい。
（第４の実施形態）
第４の実施形態では、プラズマエッチング装置として、図２１に示す容量結合型のプラズマエッチング装置を用いる。本実施形態における一連の工程手順は、第１、第２及び第３の実施形態と同じである。使用するプラズマエッチング装置の構造が異なるため、第１、第２及び第３の実施形態とは、プレコート層４０及びリフトオフ層４４の形成時の高周波電源の印加条件が異なる。
図２１は第４の実施形態において使用する容量結合型のプラズマエッチング装置の一例を模式的に示す断面図である。本実施形態において用いるプラズマエッチング装置と第１、第２及び第３の実施形態において用いるプラズマエッチング装置の異なる点は、プラズマ生成用高周波電源である高周波電源１６ｂが処理チャンバー１２の上面部１２ｂに接続されている点である。その他は第１、第２及び第３の実施形態において使用するプラズマエッチング装置と同じである。
本実施形態におけるプレコート層４０の形成条件は以下のとおりである。すなわち、プレコート層４０は、テトラクロロシラン（ＳｉＣl４）と酸素（Ｏ２）を含むガスをプロセスガスとして用いて形成する。高周波電源１６ｂには例えば周波数１３．５６ＭＨｚで印加電圧５００Ｗ以下の高周波ソースパワーを印加する。このソースパワー条件に設定すると、Ｖｃ≒Ｖａ（ＶｃとＶａが略等しい）の関係を実現することができる。これにより処理チャンバー１２内にプラズマを発生させてプロセスガスを反応させ、処理チャンバー１２内壁にプレコート層４０を形成することができる。プレコート層４０はＳｉＣｌＯｘを主成分とするものと考えられる。仮に、印加電圧を、５００Ｗを越える高い高周波パワーに設定すれば、上部電極である処理チャンバー１２側に高いセルフバイアスが発生し、Ｖａが上昇してプレコート層４０が堆積し難くなる。従って印加電圧は５００Ｗ以下とすることが望ましい。
また、本実施形態におけるリフトオフ層４４（第１リフトオフ層４４ａ、第２リフトオフ層４４ｂを含む）の形成条件は以下のとおりである。すなわち、リフトオフ層４４の形成は、ガス種としてＣＨ４/Ａｒを用いて、高周波電源１６ｂに周波数１３．５６ＭＨｚで、印加電圧５００Ｗ程度のソースパワーを印加する。高周波電源１６ａには、周波数１３．５６ＭＨｚで、印加電圧５０Ｗ以下のバイアスパワーを印加する。これによりＶｃ＞Ｖａの関係を実現することができ、リフトオフ層４４を処理チャンバー１２壁面に選択的に形成することができる。
高周波電源１６ａのバイアスパワーを５０Ｗ以下とするのは、仮に、バイアスパワーを例えば１００Ｗ以上と高くすると、半導体基板２２のエッチングが生じやすくなるためである。また、容量結合型のプラズマエッチング装置では、処理チャンバー１２（上部電極）側にソースパワーを印加すると、ステージ１０（カソード）側にも電極面積比に応じた電圧が分配されるので、高周波電源１６ａについては、後述する誘導結合型のプラズマエッチング装置より低いバイアスパワーを設定する方が望ましい。
（第５の実施形態）
第５の実施形態では、プラズマエッチング装置として、図２２に示す誘導結合 (ICP:Inductive Coupled Plasma）型のプラズマエッチング装置を用いる。本実施形態における一連の工程手順は、第１、第２及び第３の実施形態と同じである。使用するプラズマエッチング装置の構造が異なるため、第１、第２及び第３の実施形態とは、プレコート層４０及びリフトオフ層４４の形成時の高周波電源の印加条件が異なる。
図２２は第５の実施形態において使用する容量結合型のプラズマエッチング装置の一例を模式的に示す断面図である。プラズマエッチング装置は処理チャンバー１２を有している。処理チャンバー１２は例えば表面が陽極酸化処理されたアルミニウムにより構成されている。処理チャンバー１２は例えば略円筒状に構成されており、側面部１２ａ、上面部１２ｂ及び底面部１２ｃを有している。処理チャンバー１２内部は気密に封止されている。上面部１２ｂには例えば石英により形成されたウィンドウ１２ｄが設けられている。ウィンドウ１２ｄの上面には誘導アンテナ３４が設けられている。誘導アンテナ３４は例えば渦巻状のコイルにより形成されている。
ウィンドウ１２ｄは、処理チャンバー１２（プラズマ処理室）の上部を気密に封止し、誘導アンテナ３４で生成された誘導磁場を処理チャンバー１２内に透過させる誘導体窓として作用する。誘導アンテナ３４の一端にはソースバイアス用の高周波電源１６ｂが接続されており、他端にはアース１８が接続されている。高周波電源１６ｂはアース１８に接続されている。誘導アンテナ３４のコイルは例えば二重の渦巻状に設けられていても良い。
処理チャンバー１２内にはステージ１０が配置されている。ステージ１０にはブロッキングコンデンサ１４ａ及び高周波電源１６ａが直列に接続されている。高周波電源１６ａはアース１８に接続されている。高周波電源１６ａは例えばバイアスパワーを供給するための高周波電源である。ステージ１０はプラズマエッチング装置の下部電極であり、例えばアルミニウムやステンレス鋼等の導電性材料で形成されている。ステージ１０は図示しない絶縁部材により囲まれている。ステージ１０は処理チャンバー１２から絶縁されている。これによりステージ１０はカソードとなる。ステージ１０は静電チャックとなっており、エッチング工程中においては、半導体基板２２をクーロン力(静電気力)により吸着固定する。
以上が、第５の実施形態において用いられるプラズマエッチング装置の概要である。
本実施形態におけるプレコート層４０の形成条件は以下のとおりである。すなわち、プレコート層４０は、テトラクロロシラン（ＳｉＣl４）と酸素（Ｏ２）を含むガスをプロセスガスとして用いて形成する。高周波電源１６ｂには例えば周波数１３．５６ＭＨｚで印加電圧１０００〜２０００Ｗの高周波ソースパワーを印加する。このソースパワー条件に設定すると、Ｖｃ≒Ｖａ（ＶｃとＶａが略等しい）の関係を実現することができる。これにより処理チャンバー１２内にプラズマを発生させてプロセスガスを反応させ、処理チャンバー１２内壁にプレコート層４０を形成することができる。プレコート層４０はＳｉＣｌＯｘを主成分とするものと考えられる。
本実施形態におけるリフトオフ層４４（第１リフトオフ層４４ａ、第２リフトオフ層４４ｂを含む）の形成条件は以下のとおりである。すなわち、リフトオフ層４４の形成は、例えば、ガス種としてＣＨ４/Ａｒを用いて、高周波電源１６ｂに周波数１３．５６ＭＨｚで、印加電圧１０００〜２０００Ｗのソースパワーを印加する。高周波電源１６ａには、例えば、周波数１３．５６ＭＨｚで、印加電圧５０〜１００Ｗ程度のバイアスパワーを印加する。これによりＶｃ＞Ｖａの関係を実現することができ、リフトオフ層４４を処理チャンバー１２壁面に選択的に形成することができる。高周波電源１６ａのバイアスパワーを５０〜１００Ｗ程度とするのは、仮に、バイアスパワーを例えば２００Ｗ以上となるように高くすると、半導体基板２２のエッチングが生じやすくなるためである。なお、処理チャンバー１２はアース１８に接続（接地）されていても良いし、電位的に浮遊状態となっていても良い。
（他の実施形態）
上記に説明した実施形態では、プラズマエッチング装置として、容量結合型、及び誘導結合型を例示して説明したが、これに限らず、ＥＣＲ (electron cyclotron resonance;電子サイクロトロン共鳴) 型、ヘリコン波型又はその他の形式のプラズマエッチング装置を用いることができる。プレコート層４０の形成ではＶｃ≒Ｖａの関係を実現することができ、リフトオフ層４４の形成では、プレコート層４０形成時よりもステージ１０上と処理チャンバー１２内壁とのセルフバイアス差を増大して、Ｖｃ＞Ｖａの関係を実現することができれば、どのような方式のエッチング装置を用いても良い。また、高周波電源１６ａと１６ｂの２電源を有するプラズマエッチング装置を例示して説明したが、単一の高周波電源を有するプラズマエッチング装置を用いても良い。
また、反応生成物４６（４６ａ、４６ｂを含む）は、難エッチング材とハロゲンとの反応生成物と、金属、合金、半導体、酸化物、窒化物、炭化物、珪化物その他の物質との混合膜であっても良い。
上記に説明した実施形態は、ＮＡＮＤ型又はＮＯＲ型のフラッシュメモリ、ＥＥＰＲＯＭ、あるいはＤＲＡＭ、ＳＲＡＭ、その他の半導体記憶装置、あるいは種々のロジックデバイス、その他の半導体装置の製造方法に適用しても良い。
上述のように、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
図面中、１２は処理チャンバー、２０は半導体装置、２２は半導体基板、２６は第２導電膜層、２８は第１導電膜層、４０はプレコート層、４２は反応生成物、４４はリフトオフ層、４４ａは第１リフトオフ層、４４ｂは第２リフトオフ層、４６は反応生成物、４６ａは第１反応生成物、４６ｂは第２反応生成物である。
本実施形態の半導体装置の製造方法は、少なくとも難エッチング材上に上層膜を有する半導体基板を、処理チャンバーを有するプラズマエッチング装置を用いてエッチング加工する半導体装置の製造方法である。半導体基板を処理チャンバーに搬入した後、上層膜をエッチングする工程と、半導体基板を処理チャンバーに搬入した状態で処理チャンバー内壁に選択的にリフトオフ層を堆積させる工程と、を有している。難エッチング材をエッチングする工程と、半導体基板をプラズマエッチング装置から搬出した後処理チャンバー内壁に対してクリーニング処理を行う工程を有している。難エッチング材をエッチングする工程では、難エッチング材の反応生成物が、リフトオフ層の形成された処理チャンバー内壁に堆積し、クリーニング処理では、リフトオフ層を除去することにより、反応生成物を除去する。

Claims (5)

  1. 少なくとも難エッチング材上に上層膜を有する半導体基板を、処理チャンバーを有するプラズマエッチング装置を用いてエッチング加工する半導体装置の製造方法であって、
    前記半導体基板を前記処理チャンバーに搬入した後、前記上層膜をエッチングする工程と、
    前記半導体基板を前記処理チャンバーに搬入した状態で前記処理チャンバー内壁にリフトオフ層を形成する工程と、
    前記難エッチング材をエッチングする工程と、
    前記半導体基板を前記プラズマエッチング装置から搬出した後、前記処理チャンバー内壁に対してクリーニング処理を行う工程を有しており、
    前記難エッチング材をエッチングする工程では、前記難エッチング材の反応生成物が前記リフトオフ層の形成された前記処理チャンバー内壁に堆積し、
    前記クリーニング処理では、前記リフトオフ層を除去することにより、前記反応生成物を除去することを特徴とする半導体装置の製造方法。
  2. 少なくとも導電膜と、難エッチング材を有する半導体基板を、処理チャンバーを有するプラズマエッチング装置を用いてエッチング加工する半導体装置の製造方法であって、
    前記処理チャンバー内壁にプレコート層を形成する工程と、
    前記半導体基板を前記処理チャンバーに搬入した後、前記導電膜をエッチングする工程と、
    前記半導体基板を前記処理チャンバーに搬入した状態で前記処理チャンバー内壁にリフトオフ層を形成する工程と、
    前記難エッチング材をエッチングする工程と、
    前記半導体基板を前記処理チャンバーから搬出した後、前記処理チャンバー内壁に対してクリーニング処理を行う工程を有しており、
    前記導電膜をエッチングする工程では、前記導電膜の反応生成物が前記処理チャンバー内壁に形成された前記プレコート層上に堆積し、
    前記難エッチング材をエッチングする工程では、前記難エッチング材の反応生成物が前記リフトオフ層上に堆積し、
    前記クリーニング処理では、前記リフトオフ層及び前記プレコート層を除去することにより、前記難エッチング材の反応生成物及び前記導電膜の反応生成物を除去することを特徴とする半導体装置の製造方法。
  3. 少なくとも難エッチング材を有する半導体基板を、処理チャンバーを有するプラズマエッチング装置を用いてエッチング加工する半導体装置の製造方法であって、
    前記半導体基板を前記処理チャンバーに搬入した状態で前記処理チャンバー内壁に第１のリフトオフ層を形成する工程と、
    前記難エッチング材の上部をエッチングする工程と、
    前記半導体基板を前記処理チャンバーに搬入した状態で前記処理チャンバー内壁に第２のリフトオフ層を形成する工程と、
    前記難エッチング材の下部をエッチングする工程と、
    前記半導体基板を前記プラズマエッチング装置から搬出した後、前記処理チャンバー内壁に対してクリーニング処理を行う工程を有しており、
    前記難エッチング材の上部及び下部をエッチングする工程では、前記難エッチング材の反応生成物が、それぞれ前記第１及び第２のリフトオフ層の形成された前記処理チャンバー内壁に堆積し、
    前記クリーニング処理では、前記第１及び第２のリフトオフ層を除去することにより、前記難エッチング材の反応生成物を除去することを特徴とする半導体装置の製造方法。
  4. 前記難エッチング材は、少なくとも銀、鉄、コバルト、ニッケル、銅、クロム、マンガン、マグネシウム、白金、金、イリジウムから選択される一の物質を含むことを特徴とする請求項１から３の何れか一項に記載の半導体装置の製造方法。
  5. 前記リフトオフ層を形成する工程では、前記処理チャンバー内にプラズマが形成され、
    前記半導体基板と前記プラズマの電位差をＶｃとし、前記処理チャンバーと前記プラズマとの電位差をＶａとした場合に、Ｖｃ＞Ｖａの関係が成立していることを特徴とする請求項１から４の何れか一項に記載の半導体装置の製造方法。
JP2013212803A 2013-10-10 2013-10-10 半導体装置の製造方法 Active JP5740447B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2013212803A JP5740447B2 (ja) 2013-10-10 2013-10-10 半導体装置の製造方法
US14/202,696 US9093261B2 (en) 2013-10-10 2014-03-10 Method of manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013212803A JP5740447B2 (ja) 2013-10-10 2013-10-10 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2015076550A true JP2015076550A (ja) 2015-04-20
JP5740447B2 JP5740447B2 (ja) 2015-06-24

Family

ID=52810027

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013212803A Active JP5740447B2 (ja) 2013-10-10 2013-10-10 半導体装置の製造方法

Country Status (2)

Country Link
US (1) US9093261B2 (ja)
JP (1) JP5740447B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190087323A (ko) * 2018-01-16 2019-07-24 도쿄엘렉트론가부시키가이샤 플라즈마 처리 장치의 부품의 클리닝 방법
KR20190087322A (ko) * 2018-01-16 2019-07-24 도쿄엘렉트론가부시키가이샤 플라즈마 처리 장치의 부품의 클리닝 방법

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100098875A1 (en) * 2008-10-17 2010-04-22 Andreas Fischer Pre-coating and wafer-less auto-cleaning system and method
JP2022098040A (ja) * 2020-12-21 2022-07-01 東京エレクトロン株式会社 基板処理方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61289634A (ja) * 1985-06-18 1986-12-19 Matsushita Electric Ind Co Ltd ドライエツチング方法
JPH06267897A (ja) * 1993-03-10 1994-09-22 Toshiba Corp 半導体製造装置及び方法
JPH06314672A (ja) * 1993-04-27 1994-11-08 Oki Electric Ind Co Ltd ドライエッチング方法
JPH09186137A (ja) * 1995-12-27 1997-07-15 Sony Corp 半導体製造装置
JPH1050685A (ja) * 1996-05-01 1998-02-20 Toshiba Corp Ｃｖｄ装置及びそのクリーニング方法
JP2003297817A (ja) * 2002-04-03 2003-10-17 Matsushita Electric Ind Co Ltd 半導体装置の製造方法、半導体装置、そのためのプラズマｃｖｄ装置
JP2004079557A (ja) * 2002-08-09 2004-03-11 Hitachi High-Technologies Corp プラズマ処理装置及びプラズマ処理方法
JP2005093565A (ja) * 2003-09-12 2005-04-07 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JP2007005381A (ja) * 2005-06-21 2007-01-11 Matsushita Electric Ind Co Ltd プラズマエッチング方法、及びプラズマエッチング装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2680065B2 (ja) 1988-09-22 1997-11-19 株式会社日立製作所 プラズマクリーニング方法
JP3207638B2 (ja) 1993-10-29 2001-09-10 株式会社東芝 半導体製造装置のクリーニング方法
KR100825130B1 (ko) * 2001-07-06 2008-04-24 어플라이드 머티어리얼스, 인코포레이티드 금속 에칭 공정 동안 플라즈마 에칭 챔버내에서 파티클을감소시키는 방법
US6899785B2 (en) * 2001-11-05 2005-05-31 International Business Machines Corporation Method of stabilizing oxide etch and chamber performance using seasoning
US7204913B1 (en) * 2002-06-28 2007-04-17 Lam Research Corporation In-situ pre-coating of plasma etch chamber for improved productivity and chamber condition control
US20050072444A1 (en) 2003-10-03 2005-04-07 Shigeru Shirayone Method for processing plasma processing apparatus
JP2007294905A (ja) * 2006-03-30 2007-11-08 Hitachi High-Technologies Corp 半導体製造方法およびエッチングシステム
JP2010003807A (ja) * 2008-06-19 2010-01-07 Toshiba Corp 半導体装置の製造方法
JP5450187B2 (ja) * 2010-03-16 2014-03-26 株式会社日立ハイテクノロジーズ プラズマ処理装置およびプラズマ処理方法
US20130115418A1 (en) * 2011-11-03 2013-05-09 Coorstek, Inc. Multilayer rare-earth oxide coatings and methods of making

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61289634A (ja) * 1985-06-18 1986-12-19 Matsushita Electric Ind Co Ltd ドライエツチング方法
JPH06267897A (ja) * 1993-03-10 1994-09-22 Toshiba Corp 半導体製造装置及び方法
JPH06314672A (ja) * 1993-04-27 1994-11-08 Oki Electric Ind Co Ltd ドライエッチング方法
JPH09186137A (ja) * 1995-12-27 1997-07-15 Sony Corp 半導体製造装置
JPH1050685A (ja) * 1996-05-01 1998-02-20 Toshiba Corp Ｃｖｄ装置及びそのクリーニング方法
JP2003297817A (ja) * 2002-04-03 2003-10-17 Matsushita Electric Ind Co Ltd 半導体装置の製造方法、半導体装置、そのためのプラズマｃｖｄ装置
JP2004079557A (ja) * 2002-08-09 2004-03-11 Hitachi High-Technologies Corp プラズマ処理装置及びプラズマ処理方法
JP2005093565A (ja) * 2003-09-12 2005-04-07 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JP2007005381A (ja) * 2005-06-21 2007-01-11 Matsushita Electric Ind Co Ltd プラズマエッチング方法、及びプラズマエッチング装置

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190087323A (ko) * 2018-01-16 2019-07-24 도쿄엘렉트론가부시키가이샤 플라즈마 처리 장치의 부품의 클리닝 방법
KR20190087322A (ko) * 2018-01-16 2019-07-24 도쿄엘렉트론가부시키가이샤 플라즈마 처리 장치의 부품의 클리닝 방법
JP2019125685A (ja) * 2018-01-16 2019-07-25 東京エレクトロン株式会社 プラズマ処理装置の部品のクリーニング方法
JP2019125686A (ja) * 2018-01-16 2019-07-25 東京エレクトロン株式会社 プラズマ処理装置の部品のクリーニング方法
TWI823889B (zh) * 2018-01-16 2023-12-01 日商東京威力科創股份有限公司 電漿處理裝置之零件之清潔方法
KR102648956B1 (ko) 2018-01-16 2024-03-19 도쿄엘렉트론가부시키가이샤 플라즈마 처리 장치의 부품의 클리닝 방법
KR102650948B1 (ko) 2018-01-16 2024-03-25 도쿄엘렉트론가부시키가이샤 플라즈마 처리 장치의 부품의 클리닝 방법

Also Published As

Publication number Publication date
JP5740447B2 (ja) 2015-06-24
US9093261B2 (en) 2015-07-28
US20150104942A1 (en) 2015-04-16

Similar Documents

Publication Publication Date Title
US7575007B2 (en) Chamber recovery after opening barrier over copper
KR102363052B1 (ko) 피처리체를 처리하는 방법
JP6082391B2 (ja) 基板処理装置及び基板処理方法
KR102364434B1 (ko) 에칭 방법
JP2007005381A (ja) プラズマエッチング方法、及びプラズマエッチング装置
JP5740447B2 (ja) 半導体装置の製造方法
KR101903432B1 (ko) 플라스마 처리 방법
US10535531B2 (en) Method of cyclic plasma etching of organic film using carbon-based chemistry
CN108064411A (zh) 经由物理气相沉积工艺沉积介电膜的方法
US10541146B2 (en) Method of cyclic plasma etching of organic film using sulfur-based chemistry
JP5783890B2 (ja) プラズマ処理方法
WO2013187429A1 (ja) プラズマエッチング方法及びプラズマ処理装置
US10658192B2 (en) Selective oxide etching method for self-aligned multiple patterning
JP2006120983A (ja) プラズマエッチング方法
US20220093406A1 (en) Method and apparatus for processing a substrate
KR20220017837A (ko) 실리콘의 드라이 에칭 방법
US10256112B1 (en) Selective tungsten removal
JP6820730B2 (ja) エッチング方法及びプラズマ処理装置
US10607852B2 (en) Selective nitride etching method for self-aligned multiple patterning
US20230230819A1 (en) Method for cleaning a chamber
WO2023127820A1 (ja) エッチング方法及びプラズマ処理装置
JP5140568B2 (ja) 多層膜のエッチング方法
JP4958658B2 (ja) プラズマ処理方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150212

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150331

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150427

R151 Written notification of patent or utility model registration

Ref document number: 5740447

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350