KR102363052B1 - 피처리체를 처리하는 방법 - Google Patents

피처리체를 처리하는 방법 Download PDF

Info

Publication number
KR102363052B1
KR102363052B1 KR1020167035451A KR20167035451A KR102363052B1 KR 102363052 B1 KR102363052 B1 KR 102363052B1 KR 1020167035451 A KR1020167035451 A KR 1020167035451A KR 20167035451 A KR20167035451 A KR 20167035451A KR 102363052 B1 KR102363052 B1 KR 102363052B1
Authority
KR
South Korea
Prior art keywords
gas
processing
plasma
magnetic layer
layer
Prior art date
Application number
KR1020167035451A
Other languages
English (en)
Other versions
KR20170034794A (ko
Inventor
준 사토
에이이치 니시무라
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20170034794A publication Critical patent/KR20170034794A/ko
Application granted granted Critical
Publication of KR102363052B1 publication Critical patent/KR102363052B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02312—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour
    • H01L21/02315—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • H01L43/08—
    • H01L43/12—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Magnetic active materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Plasma & Fusion (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

일 실시형태의 방법에서는, 플라즈마 처리 장치의 처리 용기 내에 제1 처리 가스를 공급하고, 그 제1 처리 가스의 플라즈마를 발생시켜, 그 제1 처리 가스의 플라즈마에 의하여 상부 자성층을 에칭한다. 이어서, 상부 자성층의 에칭에 의하여 발생한 퇴적물을 제거한다. 퇴적물의 제거는, H2 가스를 포함하는 제2 처리 가스의 플라즈마에 의하여 퇴적물에 환원 반응을 발생시키는 공정과, 환원 반응을 발생시키는 공정에 의하여 생성된 생성물을, 헥사플루오로아세틸아세톤을 포함하는 제3 처리 가스를 이용하여 제거하는 공정을 포함한다.

Description

피처리체를 처리하는 방법{METHOD FOR PROCESSING OBJECT TO BE PROCESSED}
본 발명의 실시형태는, 피처리체를 처리하는 방법에 관한 것이다.
자기(磁氣) 랜덤 액세스 메모리(MRAM: Magnetic random access memory) 소자는, 자성 터널 접합(MTJ: Magnetic Tunnel junction)을 갖는 메모리이며, 2개의 자성층, 및 당해 자성층의 사이에 마련된 절연층을 갖고 있다. 자성층은, Co 및/또는 Fe와 같은 금속으로 구성되어 있다.
자기 랜덤 액세스 메모리의 제조에 있어서는, 피처리체의 2개의 자성층 및 절연막에 마스크의 패턴을 전사하기 위한 에칭이 행해진다. 이 에칭에서는, 기화되기 어려운 반응 생성물이 생성되어, 당해 반응 생성물이 피처리체 상에 퇴적된다. 이 반응 생성물은, MRAM 소자의 리크 전류와 같은 다양한 문제를 초래할 수 있는 것으로, 제거될 필요가 있다.
하기의 특허문헌 1에는, 반응 생성물을 제거하는 방법이 기재되어 있다. 특허문헌 1에 기재된 방법에서는, 먼저, 2개의 자성층, 즉, 하부 자성층과 상부 자성층 중 상부 자성층이, 할로젠 원소를 포함하는 처리 가스의 플라즈마에 의하여 에칭된다. 이어서, 피처리체 표면에 보호막이 형성된다. 이어서, 절연층이 에칭된다. 그 후, PF3 가스를 포함하는 처리 가스에 의하여, 반응 생성물이 제거된다.
특허문헌 1: 일본 공개특허공보 2014-49466호
그런데, 상부 자성층의 에칭에 의해서도, 반응 생성물, 즉 퇴적물이 피처리체 상에 형성된다. 그러나, 특허문헌 1에 기재된 방법은, 절연층의 에칭에 의하여 형성된 반응 생성물의 제거만을 행하는 것이며, 상부 자성층의 에칭에 의하여 형성되는 퇴적물의 제거를 행하는 것이 아니다. 그러나, 상부 자성층의 에칭에 의하여 형성되는 퇴적물도 제거될 필요가 있다.
일 양태에 있어서는, 피처리체를 처리하는 방법이 제공된다. 피처리체는, 하부 자성층, 상기 하부 자성층 상에 마련된 절연층, 상기 절연층 상에 마련된 상부 자성층, 및 상기 상부 자성층 상에 마련된 마스크를 갖는다. 이 방법은, (a) 상부 자성층을 에칭하는 공정이며, 플라즈마 처리 장치의 처리 용기 내에 제1 처리 가스를 공급하고, 상기 제1 처리 가스의 플라즈마를 발생시켜, 상기 제1 처리 가스의 플라즈마에 의하여 상부 자성층을 에칭하는, 상기 공정(이하, "공정 a"라고 함)과, (b) 공정 a에 의하여 피처리체 상에 형성된 퇴적물을 제거하는 공정(이하, "공정 b"라고 함)을 포함한다. 공정 b는, (b1) H2 가스를 포함하는 제2 처리 가스의 플라즈마에 의하여 퇴적물에 환원 반응을 발생시키는 공정과, (b2) 환원 반응을 발생시키는 상기 공정에 의하여 생성된 생성물을, 헥사플루오로아세틸아세톤을 포함하는 제3 처리 가스를 이용하여 제거하는 공정을 포함한다. 일 실시형태에서는, 상부 자성층은, CoFeB를 포함할 수 있다.
공정 a의 상부 자성층의 에칭에 의하여 형성되는 퇴적물은, 금속 산화물을 함유할 수 있다. 이 금속 산화물은 상부 자성층에 포함되는 금속과 산소의 반응에 의하여 형성된다. 산소는, 피처리체에 포함되는 층, 또는 플라즈마 처리 장치의 각종 파츠(parts)로부터 발생하는 것이라고 생각된다. 일 양태에 관한 방법은, H2 가스를 포함하는 제2 처리 가스의 플라즈마에 의하여 퇴적물에 환원 반응을 발생시키고 있다. 이 환원 반응에 의하여 퇴적물로부터 얻어지는 생성물은, 헥사플루오로아세틸아세톤을 포함하는 제3 처리 가스에 의하여 제거 가능한 것이 된다. 따라서, 이 방법에 의하면, 상부 자성층의 에칭에 의하여 형성되는 퇴적물을 제거하는 것이 가능해진다.
일 실시형태에서는, 공정 a와 공정 b가 교대로 반복되어도 된다. 이 실시형태에 의하면, 공정 a와 공정 b의 반복에 의하여, 다량의 퇴적물의 발생을 방지하고, 공정 a의 에칭에 의하여 발생하는 퇴적물을 제거하는 것이 가능하다.
일 실시형태에서는, 제2 처리 가스는, N2 가스를 더 포함할 수 있다. 이 실시형태에서는, 제2 처리 가스에 N2 가스가 포함되어 있으므로, 제2 처리 가스의 플라즈마를 안정적으로 발생시키는 것이 가능하다.
일 실시형태에서는, 제3 처리 가스는, H2O를 포함할 수 있다. 이 실시형태에 의하면, 환원 반응에 의하여 얻어지는 생성물과 헥사플루오로아세틸아세톤의 반응을 촉진시키는 것이 가능하다.
일 실시형태의 방법은, 절연층을 에칭하는 공정을 더 포함할 수 있다. 절연층을 에칭하는 공정은, 플라즈마 처리 장치의 처리 용기 내에 제4 처리 가스를 공급하고, 상기 제4 처리 가스의 플라즈마를 발생시켜, 상기 제4 처리 가스의 플라즈마에 의하여 절연층을 에칭한다.
이상 설명한 바와 같이, 자성층의 에칭에 의하여 형성되는 퇴적물을 제거하는 것이 가능해진다.
도 1은 일 실시형태에 관한 피처리체를 처리하는 방법의 흐름도이다.
도 2는 도 1에 나타내는 방법이 적용되는 피처리체의 일례, 및 도 1에 나타내는 방법의 각 공정의 실행 후의 피처리체의 상태를 나타내는 단면도이다.
도 3은 도 1에 나타내는 방법의 각 공정의 실행 후의 피처리체의 상태를 나타내는 단면도이다.
도 4는 도 1에 나타내는 방법의 각 공정의 실행 후의 피처리체의 상태를 나타내는 단면도이다.
도 5는 도 1에 나타내는 방법의 각 공정의 실행 후의 피처리체의 상태를 나타내는 단면도이다.
도 6은 도 1에 나타내는 공정 ST5의 상세를 나타내는 흐름도이다.
도 7은 도 1에 나타내는 방법의 실시에 이용할 수 있는 일 실시형태의 처리 시스템을 개략적으로 나타내는 도이다.
도 8은 도 7에 나타내는 프로세스 모듈(PM1)로서 이용하는 것이 가능한 플라즈마 처리 장치를 개략적으로 나타내는 도이다.
도 9는 도 7에 나타내는 프로세스 모듈(PM2)로서 이용하는 것이 가능한 플라즈마 처리 장치를 개략적으로 나타내는 도이다.
도 10은 도 7에 나타내는 프로세스 모듈(PM4)로서 이용하는 것이 가능한 플라즈마 처리 장치를 개략적으로 나타내는 도이다.
이하, 도면을 참조하여 다양한 실시형태에 대하여 상세하게 설명한다. 또한, 각 도면에 있어서 동일 또는 상당하는 부분에 대해서는 동일한 부호를 붙이는 것으로 한다.
도 1은, 일 실시형태에 관한 피처리체를 처리하는 방법의 흐름도이다. 도 1에 나타내는 방법(MT)은, 자기 랜덤 액세스 메모리(MRAM: Magnetic random access memory) 소자의 제조에 있어서 이용되는 방법이며, 적어도, 상부 자성층을 에칭하는 공정 ST2, 및 퇴적물을 제거하는 공정 ST3을 포함하고 있다. 또, 일 실시형태에서는, 방법(MT)은, 공정 ST2 및 공정 ST3에 더하여, 공정 ST1, ST4~ST7을 포함하고 있다.
도 2는, 도 1에 나타내는 방법이 적용되는 피처리체의 일례, 및 도 1에 나타내는 방법의 각 공정의 실행 후의 피처리체의 상태를 나타내는 단면도이다. 도 2의 (a)에 나타내는 바와 같이, 방법(MT)이 적용되는 피처리체(이하, "웨이퍼(W)"라고 함)는, 기판(SB), 하부 전극층(LE), 핀 고정층(PL), 하부 자성층(LM), 절연층(IL), 상부 자성층(UM), 상부 전극층(UE), 및 마스크층(ML)을 갖고 있다.
하부 전극층(LE)은, 전기 전도성을 갖는 전극 재료로 구성된 층이며, 기판(SB) 상에 마련되어 있다. 하부 전극층(LE)의 두께는, 예를 들면 약 5nm이다. 핀 고정층(PL)은, 하부 전극층(LE)과 하부 자성층(LM)의 사이에 마련되어 있다. MRAM 소자에 있어서의 핀 고정층(PL)은, 반강자성체에 의한 핀 고정 효과에 의하여 하부 자성층(LM)의 자화(磁化)의 방향을 고정하기 위한 층으로서 기능한다. 핀 고정층(PL)은, 예를 들면 IrMn(이리듐망가니즈), PtMn(플래티넘망가니즈) 등의 반강자성체 재료로 구성되어 있으며, 그 두께는, 예를 들면 약 7nm이다.
하부 자성층(LM)은, 강자성체를 포함하는 층이며, 핀 고정층(PL) 상에 마련되어 있다. 하부 자성층(LM)은, 소위 핀드(pinned)층으로서 기능하는 층이다. 즉, MRAM 소자에 있어서, 하부 자성층(LM)의 자화의 방향은, 핀 고정층(PL)에 의한 핀 고정 효과에 의하여, 외부 자계의 영향을 받지 않고, 일정하게 유지된다. 하부 자성층(LM)은, 예를 들면 CoFeB로 구성되어 있으며, 그 두께는, 예를 들면 약 2.5nm이다.
절연층(IL)은, 하부 자성층(LM)과 상부 자성층(UM)의 사이에 마련되어 있다. MRAM 소자에 있어서의 절연층(IL)은, 자성 터널 접합(MTJ: Magnetic Tunnel junction)을 구성한다. MRAM 소자의 자성 터널 접합(MTJ)에서는, 하부 자성층(LM)과 상부 자성층(UM)의 사이에 절연층(IL)이 개재함으로써, 하부 자성층(LM)과 상부 자성층(UM)의 사이에, 터널 자기 저항 효과(TMR: Tunnel magnetoresistance)가 발생한다. 즉, 하부 자성층(LM)과 상부 자성층(UM)의 사이에는, 하부 자성층(LM)의 자화 방향과 상부 자성층(UM)의 자화 방향의 상대 관계(평행 또는 반평행)에 따른 전기 저항이 발생한다. 이 절연층(IL)은, Al2O3 또는 MgO로 구성되어 있으며, 그 두께는, 예를 들면 1.3nm이다.
상부 자성층(UM)은, 강자성체를 포함하는 층이며, 절연층(IL) 상에 마련되어 있다. MRAM 소자에 있어서의 상부 자성층(UM)은, 소위 프리(free)층으로서 기능하는 층이다. 즉, MRAM 소자에 있어서, 상부 자성층(UM)의 자화의 방향은, 자기 정보인 외부 자장에 추종한다. 상부 자성층(UM)은, 예를 들면 CoFeB로 구성되어 있으며, 그 두께는, 예를 들면 약 2.5nm이다.
상부 전극층(UE)은, 전기 전도성을 갖는 전극 재료로 구성되는 층이다. 상부 전극층(UE)은, 예를 들면 Ta로 구성될 수 있다. 마스크층(ML)은, 상부 전극층(UE) 및 상부 자성층(UM)을 에칭하기 위한 마스크의 토대가 되는 층이다. 마스크층(ML)은, 예를 들면 어모퍼스 카본을 포함하는 제1 층 및 SiO2를 포함하는 제2 층으로 구성될 수 있다. 제2 층은, 상부 전극층(UE) 상에 마련되고, 제1 층은 제2 층 상에 마련된다.
다시 도 1을 참조하여, 방법(MT)의 각 공정에 대하여 설명한다. 이하, 도 1에 더하여, 도 3~도 5를 적절히 참조한다. 도 3~도 5는, 도 1에 나타내는 방법의 각 공정의 실행 후의 피처리체의 상태를 나타내는 단면도이다. 도 1에 나타내는 바와 같이, 방법(MT)에서는, 먼저, 공정 ST1이 실행된다. 공정 ST1에서는, 도 2의 (b)에 나타내는 바와 같이, 마스크층(ML)으로부터 마스크(MK)가 제작된다. 마스크(MK)는, 제1 층 상에 패터닝된 마스크를 마련하고, 마스크층(ML)의 제1 층 및 제2 층을 순서대로 에칭함으로써 제작할 수 있다. 제1 층은 O2 가스를 포함하는 처리 가스의 플라즈마에 의하여 에칭할 수 있고, 제2 층은 플루오로카본 가스를 포함하는 처리 가스의 플라즈마에 의하여 에칭할 수 있다.
계속되는 공정 ST2에서는, 상부 자성층(UM)이 에칭된다. 일 실시형태의 공정 ST2에서는, 상부 전극층(UE)과 상부 자성층(UM)이 일괄하여 에칭된다. 이 공정 ST2에서는, 플라즈마 처리 장치의 처리 용기 내에, 처리 가스 A(제1 처리 가스)가 공급된다. 이 처리 가스 A는, 할로젠 원소를 포함할 수 있다. 또, 처리 가스 A는, 희(希)가스를 더 포함할 수 있다. 예를 들면, 처리 가스 A는, SF6 가스 및 Ar 가스를 포함한다. 그리고, 공정 ST2에서는, 당해 처리 가스 A의 플라즈마가 생성된다. 공정 ST2에서는, 처리 가스 A의 플라즈마에 웨이퍼(W)가 노출된다. 이로써, 도 2의 (c)에 나타내는 바와 같이, 상부 전극층(UE) 및 상부 자성층(UM)이 에칭되어, 당해 상부 전극층(UE) 및 상부 자성층(UM)에 마스크(MK)의 패턴이 전사된다.
공정 ST2에 의하여 상부 자성층(UM)이 에칭되면, 도 2의 (c)에 나타내는 바와 같이, 퇴적물(DP)이 웨이퍼(W) 상에 형성된다. 구체적으로는, 상부 전극층(UE)의 측면, 상부 자성층(UM)의 측면, 및 절연층(IL)의 표면에 퇴적물(DP)이 형성된다. 퇴적물(DP)은, 상부 자성층(UM)에 포함되는 Co 및 Fe의 산화물을 포함한다. 퇴적물(DP) 중의 Co 및 Fe의 산화물은, 마스크(MK)에 포함되는 SiO2, 또는 플라즈마 처리 장치의 각종 파츠로부터 발생하는 산소에 의한 Co 및 Fe의 산화에 유래하는 것이라고 생각된다.
상기 퇴적물(DP)을 제거하기 위하여, 방법(MT)에서는, 이어서, 공정 ST3이 실행된다. 이 공정 ST3은, 공정 ST31 및 공정 ST32를 포함하고 있다. 공정 ST31에서는, 퇴적물에 환원 반응을 발생시키는 처리가 행해진다. 공정 ST31에서는, 플라즈마 처리 장치의 처리 용기 내에, H2 가스를 포함하는 처리 가스 B(제2 처리 가스)가 공급된다. 그리고, 이 처리 가스 B의 플라즈마가 생성된다. 공정 ST31에서는, 처리 가스 B의 플라즈마에 웨이퍼(W)가 노출된다. 이로써, 도 3의 (a)에 나타내는 바와 같이, 퇴적물(DP)의 환원 반응이 발생하고, 당해 퇴적물(DP)로부터 생성물(RP)이 생성된다. 구체적으로는, 퇴적물(DP) 중의 Co 및 Fe의 산화물로부터 산소가 제거되어, Co 및 Fe를 포함하는 생성물(RP)이 얻어진다.
일 실시형태에서는, 공정 ST31에서 이용되는 처리 가스는, H2 가스에 더하여 N2 가스를 포함하고 있어도 된다. 이 실시형태에서는, 제2 처리 가스의 플라즈마를 안정적으로 발생시키는 것이 가능하다.
계속되는 공정 ST32에서는, 생성물(RP)을 제거하기 위하여, 웨이퍼(W)를 수용하고 있는 처리 용기 내에, 헥사플루오로아세틸아세톤을 포함하는 처리 가스 C(제3 처리 가스)가 공급된다. 여기에서, 헥사플루오로아세틸아세톤은, 1,1,1,5,5,5-헥사플루오로아세틸아세톤(이하, "hfacH"라고 칭함)이다. 일 실시형태에서는, 처리 가스 C는, H2O 및/또는 O2 가스를 포함하고 있어도 된다. 이 공정 ST32에서는, 생성물(RP)에 포함되어 있는 Co 및 Fe가, hfac에 의하여 착화(錯化)된다. "hfac"란, hfacH로부터 수소(H)가 이탈하여 당해 hfacH가 1가의 음이온이 됨으로써 생성되는 헥사플루오로아세틸아세토네이트 배위자(配位子)이다. 예를 들면, 하기의 반응식으로 나타나는 바와 같이 생성물(RP) 중의 Co로부터, Co의 착체(錯體)가 형성된다.
Co+2(hfac)+2H2O→Co(H2O)2(hfac)2
공정 ST32에서는, 이와 같이 생성된 착체가 제거된다. 이로써, 도 3의 (b)에 나타내는 바와 같이, 생성물(RP)이 제거된다. 또한, 처리 가스 C에 H2O가 포함되어 있을 경우에는, 생성물(RP)과 hfac의 반응을 촉진시키는 것이 가능하다. 즉, H2O는, 상기 반응식의 반응을 촉진시켜, Co와 hafc의 착체를 생성하기 쉽게 할 목적으로 처리 가스 C에 첨가된다.
일 실시형태에서는, 공정 ST2와 공정 ST3이 교대로 반복되어도 된다. 이 실시형태에 의하면, 공정 ST2에 있어서 상부 자성층(UM)이 부분적으로 에칭되어, 당해 공정 ST2에 의하여 발생하는 비교적 소량의 퇴적물(DP)이 공정 ST3에 있어서 제거된다. 이와 같이 공정 ST2 및 공정 ST3을 교대로 반복함으로써, 다량의 퇴적물(DP)의 발생을 방지하고, 공정 ST2의 에칭에 의하여 발생하는 퇴적물(DP)을 제거하는 것이 가능해진다.
이어서, 방법(MT)에서는, 공정 ST4가 실행된다. 공정 ST4에서는, 웨이퍼(W)가 성막 장치에 반송된다. 그리고, 도 4의 (a)에 나타내는 바와 같이, 웨이퍼(W)의 표면에 보호막(PF)이 형성된다. 이 보호막(PF)은, 예를 들면 SiN 또는 SiO2로 구성된다. 또한, 도 4의 (a)에 있어서는, 마스크(MK)가 생략되어 있다. 마스크(MK)는, 공정 ST4의 이후의 공정의 실행 중에 소실되어도 되고, 혹은 공정 ST4의 실행 전에 제거되어도 된다.
이어서, 방법(MT)에서는, 공정 ST5가 실행된다. 도 6은, 도 1에 나타내는 공정 ST5의 상세를 나타내는 흐름도이다. 도 6에 나타내는 바와 같이, 공정 ST5는, 공정 ST51 및 공정 ST52를 포함하고 있다. 공정 ST51에서는, 플라즈마 처리 장치의 처리 용기 내에 처리 가스 D(제4 처리 가스)가 공급되어, 당해 처리 가스 D의 플라즈마가 생성된다. 이 플라즈마에 웨이퍼(W)가 노출됨으로써, 상부 전극층(UE), 상부 자성층(UM), 및 보호막(PF)에 의하여 덮여 있지 않은 영역에 있어서, 절연층(IL)이 에칭된다.
공정 ST51에 이용되는 처리 가스 D는, 플라즈마원에 의하여 발생한 플라즈마에 의하여 분해되어 라디칼을 생성하는 분해성의 가스이다. 이 라디칼은, 환원 반응, 산화 반응, 염화 반응, 또는 불화 반응을 일으키는 라디칼이어도 된다. 처리 가스 D는, 수소 원소, 산소 원소, 염소 원소 또는 불소 원소를 함유하는 가스여도 된다. 구체적으로는, 처리 가스 D는, Ar, N2, O2, H2, He, BCl3, Cl2, CF4, NF3, CH4 또는 SF6 등을 포함할 수 있다. 보다 구체적인 일례로는, 처리 가스 D는, O2 가스, Ar 가스, H2 가스, Cl2 가스, 및 NF3 가스를 함유할 수 있다.
이 처리 가스의 플라즈마에 의하여 절연층(IL)이 에칭되면, 도 4의 (b)에 나타내는 바와 같이, 반응 생성물(RP2)이 발생한다. 반응 생성물(RP2)에는, 상부 전극층(UE), 보호막(PF), 및 절연층(IL)에 포함되는 금속, 당해 금속의 산화물, 염화물, 질화물, 할로젠화물, 또는 C나 Si를 함유하는 화합물 등이 포함될 가능성이 있다. 이 반응 생성물(RP2)은, 도 4의 (b)에 나타내는 바와 같이, 에칭에 의하여 형성된 형상의 측면, 및/또는 하부 자성층(LM)의 표면에 부착된다. 이와 같이 형성되는 반응 생성물(RP2)은, 후속의 에칭에 의하여 형성되는 형상의 수직성을 저하시킨다. 또, 반응 생성물(RP2)은 도전성 물질을 포함하므로, 당해 반응 생성물(RP2)이 남겨져 있으면, MRAM 소자에 리크 전류를 초래하는 요인이 될 수 있다.
이로 인하여, 계속되는 공정 ST52에서는, PF3을 포함하는 에칭 가스를 이용한 트리트먼트 처리가 행해진다. 공정 ST52에서는, 공정 ST51과 동일한 플라즈마 처리 장치의 처리 용기 내에 처리 가스 E가 공급된다. 이 처리 가스 E는, 플라즈마에 노출되는 일 없이 반응 생성물과 반응시키기 위한 반응성의 가스이다. 이 처리 가스 E는, 예를 들면 반응 생성물과의 반응이 재치대(110)의 온도에 의존하는 가스를 포함하고 있어도 된다. 구체적으로는, 처리 가스 E로서는, HF, Cl2, HCl, H2O, PF3, F2, ClF3, COF2, 사이클로펜타다이엔 또는 Amidinato 등이 이용된다.
또, 처리 가스 E는, 전자 공여성 가스를 포함할 수 있다. 전자 공여성 가스는, 일반적으로는, 전기 음성도 또는 이온화 포텐셜이 크게 상이한 원자로 구성되는 가스, 혹은 고립 전자쌍을 갖는 원자를 포함하는 가스이다. 전자 공여성 가스는, 다른 화합물에 전자를 부여하기 쉬운 성질을 갖는다. 예를 들면, 전자 공여성 가스는, 금속 화합물 등과 배위자로서 결합하여 증발하는 성질을 갖는다. 전자 공여성 가스로서는, SF6, PH3, PF3, PCl3, PBr3, PI3, CF4, AsH3, SbH3, SO3, SO2, H2S, SeH2, TeH2, Cl3F, H2O, H2O2 등, 또는 카보닐기를 함유하는 가스를 들 수 있다. 보다 구체적인 일례로서, 처리 가스 E는, PF3 가스를 포함할 수 있다.
이 처리 가스 E에 웨이퍼(W)가 노출되면, 예를 들면 처리 가스 E에 포함되는 PF3과 반응 생성물(RP2)에 포함되는 금속의 화합물이 형성된다. 이러한 화합물은 비교적 낮은 온도에서 기화한다. 따라서, 당해 화합물은 용이하게 배기될 수 있다. 이러한 공정 ST52에 의하여, 도 4의 (c)에 나타내는 바와 같이, 반응 생성물(RP2)이 제거된다.
또한, 공정 ST51 및 공정 ST52 중 어느 일방 또는 쌍방에 이용되는 처리 가스에 PF3 가스가 포함되어 있어도 된다. 또, 공정 ST51 및 공정 ST52가 교대로 반복되어도 된다.
계속되는 공정 ST6에서는, 하부 자성층(LM) 및 핀 고정층(PL)이 에칭된다. 공정 ST6에서는, 플라즈마 처리 장치의 처리 용기 내에 CH4를 포함하는 처리 가스가 공급된다. 이 처리 가스 F는, He, N2, Ar 등의 불활성 가스, 및/또는 카보닐기를 함유하는 가스, H2 등, 메테인 이외의 가스를 포함할 수 있다. 그리고, 처리 가스 F의 플라즈마가 생성되며, 당해 플라즈마에 웨이퍼(W)가 노출된다. 이로써, 도 5의 (a)에 나타내는 바와 같이, 상부 전극층(UE), 상부 자성층(UM), 및 보호막(PF)에 의하여 덮여 있지 않은 영역에 있어서, 하부 자성층(LM) 및 핀 고정층(PL)이 에칭된다.
계속되는 공정 ST7에서는, 하부 전극층(LE)이 에칭된다. 이 공정 ST7에서는, 플라즈마 처리 장치의 처리 용기 내에 처리 가스 G가 공급된다. 이 처리 가스 G는, He, N2, Ar 등의 불활성 가스, 및/또는 카보닐기를 함유하는 가스, CH4, H2 등을 포함할 수 있다. 그리고, 이 처리 가스 G의 플라즈마가 생성되며, 당해 플라즈마에 웨이퍼(W)가 노출된다. 이로써, 도 5의 (b)에 나타내는 바와 같이 상부 전극층(UE) 및 상부 자성층(UM)에 의하여 덮여 있지 않은 영역에 있어서, 하부 전극층(LE)이 에칭되어, MRAM 소자가 형성된다.
이 방법(MT)에 의하면, H2 가스를 포함하는 처리 가스 B의 플라즈마에 의하여 퇴적물(DP)에 환원 반응을 발생시키고 있다. 이 환원 반응에 의하여 퇴적물(DP)로부터 얻어지는 생성물(RP)은, 헥사플루오로아세틸아세톤을 포함하는 처리 가스 C에 의하여 제거 가능한 것이 된다. 따라서, 이 방법에 의하면, 도 3의 (b)에 나타내는 바와 같이, 상부 자성층(UM)의 에칭에 의하여 형성되는 퇴적물(DP)을 제거하는 것이 가능해진다. 또한, 공정 ST31에 있어서 이용되는 처리 가스가 H2 가스를 포함하지 않는 경우에는, 환원 반응이 발생하지 않으므로, 공정 ST32에 있어서 처리 가스 C에 웨이퍼를 노출시켜도 도 2의 (c)에 나타내는 상태로부터 변화가 실질적으로 발생하지 않아, 퇴적물(DP)이 제거되지 않는다.
이하, 방법(MT)의 실시에 이용하는 것이 가능한 처리 시스템(PS)에 대하여 설명한다. 도 7은, 도 1에 나타내는 방법의 실시에 이용할 수 있는 일 실시형태의 처리 시스템을 개략적으로 나타내는 도이다. 도 7에 나타내는 처리 시스템(PS)은, 기판 재치대(22a~22d), 수용 용기(24a~24d), 로더 모듈(LDM), 로드록 챔버(LL1), 로드록 챔버(LL2), 프로세스 모듈(PM1), 프로세스 모듈(PM2), 프로세스 모듈(PM3), 프로세스 모듈(PM4), 및 트랜스퍼 챔버(TC)를 구비하고 있다.
기판 재치대(22a~22d)는, 로더 모듈(LDM)의 일 가장자리를 따라 배열되어 있다. 이들 기판 재치대(22a~22d) 위에는, 수용 용기(24a~24d)가 각각 재치되어 있다. 수용 용기(24a~24d) 내에는, 웨이퍼(W)가 수용되어 있다.
로더 모듈(LDM) 내에는, 반송 로봇(Rb1)이 마련되어 있다. 반송 로봇(Rb1)은, 수용 용기(24a~24d) 중 어느 하나에 수용되어 있는 웨이퍼(W)를 취출하여, 당해 웨이퍼(W)를, 로드록 챔버(LL1) 또는 로드록 챔버(LL2)로 반송한다.
로드록 챔버(LL1) 및 로드록 챔버(LL2)는, 로더 모듈(LDM)의 다른 일 가장자리를 따라 마련되어 있으며, 예비 감압실을 구성하고 있다. 로드록 챔버(LL1) 및 로드록 챔버(LL2)는, 트랜스퍼 챔버(TC)에 게이트 밸브를 통하여 각각 접속되어 있다.
트랜스퍼 챔버(TC)는, 감압 가능한 챔버이며, 당해 챔버 내에는 다른 반송 로봇(Rb2)이 마련되어 있다. 트랜스퍼 챔버(TC)에는, 프로세스 모듈(PM1~PM4)이 대응하는 게이트 밸브를 통하여 각각 접속되어 있다. 반송 로봇(Rb2)은, 로드록 챔버(LL1) 및 로드록 챔버(LL2) 중 어느 하나와 프로세스 모듈(PM1~PM4) 중 어느 하나의 사이에서, 또는 프로세스 모듈(PM1~PM4) 중 임의의 2개의 프로세스 모듈의 사이에서, 웨이퍼(W)를 반송한다.
처리 시스템(PS)의 프로세스 모듈(PM1)은, 플라즈마 에칭에 이용할 수 있는 플라즈마 처리 장치이며, 프로세스 모듈(PM2)은, 플라즈마 에칭 및 공정 ST3의 실행에 이용할 수 있는 플라즈마 처리 장치이다. 프로세스 모듈(PM3)은, 공정 ST4의 실행에 이용할 수 있는 성막 장치이다. 이 성막 장치로서는, CVD(Chemical Vapor Deposition) 장치나 RLSA(Radial Line Slot Antenna) 장치가 이용될 수 있다. 또, 프로세스 모듈(PM4)은, 플라즈마 에칭 및 공정 ST5의 실행에 이용할 수 있는 플라즈마 처리 장치이다. 이하, 프로세스 모듈(PM1), 프로세스 모듈(PM2), 및 프로세스 모듈(PM4)의 예에 대하여 상세하게 설명한다.
도 8은, 도 7에 나타내는 프로세스 모듈(PM1)로서 이용하는 것이 가능한 플라즈마 처리 장치를 개략적으로 나타내는 도이다. 도 8에 나타내는 플라즈마 처리 장치(10)는, 처리 용기(12)를 구비하고 있다. 처리 용기(12)는, 대략 원통 형상을 갖고 있으며, 그 내부 공간으로서 처리 공간(S10)을 제공하고 있다.
플라즈마 처리 장치(10)는, 처리 용기(12) 내에, 대략 원판 형상의 베이스(14)를 구비하고 있다. 베이스(14)는, 처리 공간(S10) 내의 하방측의 영역에 마련되어 있다. 베이스(14)는, 예를 들면 알루미늄제이며, 하부 전극을 구성하고 있다. 베이스(14)는, 후술하는 정전(靜電) 척(50)의 열을 흡열하여, 정전 척(50)을 냉각하는 기능을 갖는다.
구체적으로, 베이스(14)의 내부에는, 냉매 유로(15)가 형성되어 있으며, 냉매 유로(15)에는, 냉매 입구 배관 및 냉매 출구 배관이 접속되어 있다. 냉매 유로(15)에는, 칠러 유닛으로부터 냉매 입구 배관을 통하여 냉매가 공급된다. 냉매 유로(15)에 공급된 냉매는, 냉매 출구 배관을 통하여 칠러 유닛으로 되돌아가게 되어 있다. 이러한 구성에 의하여, 베이스(14) 및 정전 척(50)의 온도가 조정되게 되어 있다.
플라즈마 처리 장치(10)는, 통 형상 유지부(16) 및 통 형상 지지부(17)를 더 구비하고 있다. 통 형상 유지부(16)는, 베이스(14)의 측면 및 바닥면의 가장자리부에 접하여, 베이스(14)를 유지하고 있다. 통 형상 지지부(17)는, 처리 용기(12)의 바닥부로부터 수직 방향으로 연장되어 있고, 통 형상 유지부(16)를 통하여 베이스(14)를 지지하고 있다. 플라즈마 처리 장치(10)는, 이 통 형상 유지부(16)의 상면에 재치되는 포커스 링(18)을 더 구비하고 있다. 포커스 링(18)은, 예를 들면 실리콘 또는 석영으로 구성될 수 있다.
처리 용기(12)의 측벽과 통 형상 지지부(17)의 사이에는, 배기로(20)가 형성되어 있다. 배기로(20)의 입구 또는 그 도중에는, 배플판(22)이 장착되어 있다. 또, 배기로(20)의 하방에는, 배기구(24)가 연속되어 있다. 배기구(24)는, 처리 용기(12)의 바닥부에 끼워 넣어진 배기관(28)에 의하여 제공되고 있다. 이 배기관(28)에는, 배기 장치(26)가 접속되어 있다. 배기 장치(26)는, 진공 펌프를 갖고 있으며, 처리 용기(12) 내의 처리 공간(S10)을 원하는 진공도까지 감압할 수 있다. 처리 용기(12)의 측벽에는, 웨이퍼(W)의 반입 및 반출을 위한 개구가 마련되어 있다. 처리 용기(12)의 측벽에는, 당해 개구를 개폐하기 위한 게이트 밸브(30)가 장착되어 있다.
베이스(14)에는, 플라즈마 생성용 고주파 전원(32)이 정합기(34)를 통하여 전기적으로 접속되어 있다. 고주파 전원(32)은, 주로 이온 인입을 목적으로 하는 고주파 전력, 즉, 고주파 바이어스 전력을 하부 전극, 즉, 베이스(14)에 공급한다. 이 고주파 바이어스 전력의 주파수는, 예를 들면 400KHz이다.
플라즈마 처리 장치(10)는, 샤워 헤드(38)를 더 구비하고 있다. 샤워 헤드(38)는, 처리 공간(S10)의 상방에 마련되어 있다. 샤워 헤드(38)는, 전극판(40) 및 전극 지지체(42)를 포함하고 있다.
전극판(40)은, 대략 원판 형상을 갖는 도전성의 판이며, 상부 전극을 구성하고 있다. 전극판(40)에는, 고주파 전원(35)이 정합기(36)를 통하여 전기적으로 접속되어 있다. 고주파 전원(35)은, 주로 플라즈마의 생성을 목적으로 하는 고주파 전력을 전극판(40)에 공급한다. 이 고주파 전력의 주파수는, 예를 들면 60MHz이다. 플라즈마 처리 장치(10)에서는, 고주파 전원(35)에 의하여 전극판(40)에 고주파 전력이 부여되면, 베이스(14)와 전극판(40)의 사이에 고주파 전계가 형성된다. 또한, 고주파 전원(35)은, 정합기(36)를 통하여 베이스(14)에 전기적으로 접속되어 있어도 된다.
전극판(40)에는, 복수의 가스 통기 구멍(40h)이 형성되어 있다. 전극판(40)은, 전극 지지체(42)에 의하여 착탈 가능하게 지지되어 있다. 전극 지지체(42)의 내부에는, 버퍼실(42a)이 마련되어 있다. 플라즈마 처리 장치(10)는, 가스 공급원(44)을 더 구비하고, 버퍼실(42a)의 가스 도입구(25)에는 가스 공급 도관(46)을 통하여 가스 공급원(44)이 접속되어 있다. 가스 공급원(44)은, 처리 공간(S10)에 처리 가스를 공급한다.
전극 지지체(42)에는, 복수의 가스 통기 구멍(40h)에 각각 연속하는 복수의 구멍이 형성되어 있으며, 당해 복수의 구멍은 버퍼실(42a)에 연통되어 있다. 따라서, 가스 공급원(44)으로부터 공급되는 가스는, 버퍼실(42a) 및 가스 통기 구멍(40h)을 경유하여, 처리 공간(S10)에 공급된다. 또한, 라디칼 분포를 제어하기 위하여, 웨이퍼(W)의 중심 영역에 대한 처리 가스의 유량과, 웨이퍼(W)의 주위 영역에 있어서의 처리 가스의 유량이 제어되어도 된다.
일 실시형태에 있어서는, 처리 용기(12)의 천장부에, 환상 또는 동심(同心) 모양으로 연장하는 자장 형성 기구(48)가 마련되어 있다. 이 자장 형성 기구(48)는, 처리 공간(S10)에 있어서의 고주파 방전의 개시(플라즈마 착화)를 용이하게 하고, 방전을 안정적으로 유지하도록 기능한다.
일 실시형태에 있어서는, 베이스(14) 상에 정전 척(50)이 마련되어 있다. 정전 척(50)은, 전극(52)과 한 쌍의 절연막(54a 및 54b)을 포함하고 있다. 절연막(54a 및 54b)은, 세라믹 등의 절연체에 의하여 형성되는 막이다. 전극(52)은, 도전막이며, 절연막(54a)과 절연막(54b)의 사이에 마련되어 있다. 이 전극(52)에는, 스위치(SW)를 통하여 직류 전원(56)이 접속되어 있다. 직류 전원(56)으로부터 전극(52)에 직류 전압이 부여되면, 쿨롱력이 발생하고, 당해 쿨롱력에 의하여 웨이퍼(W)가 정전 척(50) 상에 흡착되어 유지된다. 일 실시형태에서는, 정전 척(50)의 내부에 가열 소자인 히터가 매립되어, 웨이퍼(W)를 소정 온도로 가열할 수 있게 되어 있다. 히터는, 배선을 통하여 히터 전원에 접속된다. 이들 베이스(14) 및 정전 척(50)은, 재치대(70)를 구성하고 있다.
일 실시형태에 있어서는, 플라즈마 처리 장치(10)는, 가스 공급 라인(58 및 60)과 전열 가스 공급원(62 및 64)을 더 구비하고 있다. 전열 가스 공급원(62)은, 가스 공급 라인(58)에 접속되어 있다. 이 가스 공급 라인(58)은, 정전 척(50)의 상면까지 연장되어, 당해 상면의 중앙 부분에 있어서 개구하고 있다. 전열 가스 공급원(62)은, 예를 들면 He 가스와 같은 전열 가스를, 정전 척(50)의 상면과 웨이퍼(W)의 사이에 공급한다. 또, 전열 가스 공급원(64)은, 가스 공급 라인(60)에 접속되어 있다. 가스 공급 라인(60)은, 정전 척(50)의 상면까지 연장되어, 당해 상면의 둘레 가장자리 영역에 있어서 개구하고 있다. 전열 가스 공급원(64)은, 예를 들면 He 가스와 같은 전열 가스를, 정전 척(50)의 상면과 웨이퍼(W)의 사이에 공급한다.
일 실시형태에서는, 플라즈마 처리 장치(10)는, 제어부(66)를 더 구비하고 있다. 이 제어부(66)는, 배기 장치(26), 스위치(SW), 고주파 전원(32), 정합기(34), 고주파 전원(35), 정합기(36), 가스 공급원(44)과 전열 가스 공급원(62 및 64)에 접속되어 있다. 제어부(66)는, 배기 장치(26), 스위치(SW), 고주파 전원(32), 정합기(34), 고주파 전원(35), 정합기(36), 가스 공급원(44)과 전열 가스 공급원(62 및 64)의 각각에 제어 신호를 송출한다. 제어부(66)로부터의 제어 신호에 의하여, 배기 장치(26)에 의한 배기, 스위치(SW)의 개폐, 고주파 전원(32)으로부터의 전력 공급, 정합기(34)의 임피던스 조정, 고주파 전원(35)으로부터의 전력 공급, 정합기(36)의 임피던스 조정, 가스 공급원(44)에 의한 처리 가스의 공급, 전열 가스 공급원(62 및 64) 각각에 의한 전열 가스의 공급이 제어된다.
이 플라즈마 처리 장치(10)에서는, 가스 공급원(44)으로부터 처리 공간(S10)에 처리 가스가 공급된다. 또, 전극판(40)과 베이스(14)의 사이에 있어서 고주파 전계가 형성된다. 이 고주파 전계에 의하여, 처리 공간(S10)에 있어서 플라즈마가 생성된다. 그리고, 처리 가스에 포함되는 원소의 라디칼 등에 의하여, 웨이퍼(W)의 처리가 행해진다.
이하, 프로세스 모듈(PM2)로서 이용하는 것이 가능한 플라즈마 처리 장치(100A)에 대하여 설명한다. 도 9은, 도 7에 나타내는 프로세스 모듈(PM2)로서 이용하는 것이 가능한 플라즈마 처리 장치를 개략적으로 나타내는 도이다. 도 9에 나타내는 플라즈마 처리 장치(100A)는, 처리 용기(192)를 구비하고 있다. 처리 용기(192)는, 예를 들면 원통 형상을 갖고 있으며, 알루미늄과 같은 금속으로 구성되어 있다. 처리 용기(192)는, 그 내부 공간으로서 공간(S100)을 제공하고 있다. 공간(S100)은, 공간(S101) 및 공간(S102)을 포함하고 있다. 공간(S101)은, 공간(S102)보다 상방의 공간이다.
처리 용기(192)의 바닥부에는, 웨이퍼(W)를 재치하기 위한 재치대(110)가 마련되어 있다. 재치대(110)는, 알루미늄과 같은 금속제의 베이스 상에 정전 척을 가질 수 있다. 재치대(110)는, 히터 및/또는 냉매 유로와 같은 온도 조정 기구 등을 갖고 있어도 된다.
처리 용기(192)의 천장부에는, 유전체(194)가 마련되어 있다. 유전체(194)는, 판 형상이며, 예를 들면 석영 유리나 세라믹 등으로 구성되어 있다. 유전체(194)는, 재치대(110)에 대향하도록 마련되어 있다. 유전체(194)는, 예를 들면 처리 용기(192)의 천장부에 형성된 개구를 막도록 기밀하게 장착되어 있다.
처리 용기(192)에는, 처리 가스를 도입하는 제1 가스 공급부(120A)가 접속되어 있다. 제1 가스 공급부(120A)는, 플라즈마원에 의하여 여기되는 처리 가스를 상술한 공간(S101)에 공급한다. 공간(S101)을 구획 형성하는 처리 용기(192)의 측벽부에는, 가스 도입구(121)가 형성되어 있으며, 가스 도입구(121)에는 가스 공급 배관(123A)을 통하여 가스 공급원(122A)이 접속되어 있다. 가스 공급 배관(123A)의 도중에는 처리 가스의 유량을 제어하는 유량 제어기, 예를 들면 매스 플로 컨트롤러(124A) 및 개폐 밸브(126A)가 개재되어 있다. 이 제1 가스 공급부(120A)에 따르면, 가스 공급원(122A)으로부터의 처리 가스는, 매스 플로 컨트롤러(124A)에 의하여 소정 유량으로 제어되고, 가스 도입구(121)로부터 처리 용기(192) 내의 공간(S101)에 도입된다.
또, 처리 용기(192)에는, 도입하는 제2 가스 공급부(120B)가 접속되어 있다. 제2 가스 공급부(120B)는, 플라즈마원에 의한 여기를 억제해야 할 처리 가스를 상술한 공간(S102)에 공급한다. 공간(S102)을 구획 형성하는 처리 용기(192)의 측벽부에는, 가스 공급 헤드(240)가 마련되어 있다. 가스 공급 헤드(240)에는, 가스 공급 배관(123B)을 통하여 가스 공급원(122B)이 접속되어 있다. 가스 공급 헤드(240)는, 복수의 가스 구멍(240h)을 제공하고 있다. 이들 복수의 가스 구멍(240h)은, 하(下)방향, 즉, 재치대(110)를 향하는 방향을 향하여 개구하고 있어도 된다. 이와 같이, 하방향으로 처리 가스가 유통됨으로써, 처리 가스를 웨이퍼(W)에 대하여 적절히 공급할 수 있다. 또한, 복수의 가스 구멍(240h)은, 상(上)방향, 즉 공간(S101)을 향하는 방향으로 개구하고 있어도 된다.
가스 공급 배관(123B)의 도중에는, 처리 가스의 유량을 제어하는 유량 제어기, 예를 들면 매스 플로 컨트롤러(124B), 및 개폐 밸브(126B)가 개재되어 있다. 이 제2 가스 공급부(120B)에 의하면, 가스 공급원(122B)으로부터의 처리 가스는, 매스 플로 컨트롤러(124B)에 의하여 소정 유량으로 제어되어, 가스 공급 헤드(240)로부터 처리 용기(192) 내의 공간(S102)에 도입된다.
처리 용기(192)의 바닥부에는, 처리 용기(192) 내의 가스를 배기하기 위한 배기부(130)가 배기관(132)을 통하여 접속되어 있다. 배기부(130)는, 예를 들면 진공 펌프에 의하여 구성되어, 처리 용기(192) 내의 공간의 압력을 소정의 압력까지 감압할 수 있게 되어 있다.
처리 용기(192)의 측벽부에는, 웨이퍼 반출입구(134)가 형성되어 있다. 또, 처리 용기(192)의 측벽부에는, 웨이퍼 반출입구(134)를 개폐하기 위한 게이트 밸브(136)가 마련되어 있다.
처리 용기(192)의 천장부의 상방에는, 안테나(140) 및 실드 부재(160)가 마련되어 있다. 안테나(140)는, 평면 형상의 고주파 안테나이며, 유전체(194)의 상측면(외측면)의 상방에 마련되어 있다. 실드 부재(160)는, 안테나(140)를 덮고 있다. 안테나(140)는, 내측 안테나 소자(142A) 및 외측 안테나 소자(142B)를 갖고 있다. 내측 안테나 소자(142A)는, 유전체(194)의 중앙부의 상방에 배치되어 있다. 외측 안테나 소자(142B)는, 내측 안테나 소자(142A)를 둘러싸도록 당해 내측 안테나 소자(142A)의 외측에 배치되어 있다. 내측 안테나 소자(142A) 및 외측 안테나 소자(142B)의 각각은, 예를 들면 구리, 알루미늄, 스테인리스와 같은 도체로 구성되어 있으며, 스파이럴 코일 형상으로 형성되어 있다.
내측 안테나 소자(142A) 및 외측 안테나 소자(142B)의 각각은, 복수의 협지체(144)에 의하여 협지되어 있으며, 일체로 되어 있다. 복수의 협지체(144)의 각각은, 예를 들면 봉상(棒狀)으로 형성되어 있다. 복수의 협지체(144)는, 내측 안테나 소자(142A)의 중앙 부근에서 외측 안테나 소자(142B)의 외측으로 돌출되도록 방사선 형상으로 배치되어 있다.
실드 부재(160)는, 내측 실드벽(162A) 및 외측 실드벽(162B)을 포함하고 있다. 내측 실드벽(162A)은, 대략 통 형상을 갖고 있으며, 내측 안테나 소자(142A)를 둘러싸도록, 내측 안테나 소자(142A)와 외측 안테나 소자(142B)의 사이에 마련되어 있다. 외측 실드벽(162B)은, 대략 통 형상을 갖고 있으며, 외측 안테나 소자(142B)를 둘러싸도록 마련되어 있다. 이로써, 유전체(194)의 상측면은, 내측 실드벽(162A)의 내측의 중앙부(중앙 존)와, 내측 실드벽(162A)과 외측 실드벽(162B)의 사이의 둘레 가장자리부(둘레 가장자리 존)로 나뉘어진다.
내측 안테나 소자(142A) 상에는, 내측 실드벽(162A)의 개구를 막도록, 원판 형상의 내측 실드판(164A)이 마련되어 있다. 외측 안테나 소자(142B) 상에는, 내측 실드벽(162A)과 외측 실드벽(162B)의 사이의 개구를 막도록, 환상 판 형상의 외측 실드판(164B)이 마련되어 있다.
또한, 실드 부재(160)의 형상은, 원통 형상에 한정되는 것이 아니다. 예를 들면, 처리 용기(192)의 형상이 각통(角筒) 형상이면, 실드 부재(160)의 형상은 각통 형상과 같은 다른 형상으로 되어 있어도 된다.
내측 안테나 소자(142A) 및 외측 안테나 소자(142B)에는 각각, 고주파 전원(150A) 및 고주파 전원(150B)이 접속되어 있다. 이로써, 내측 안테나 소자(142A) 및 외측 안테나 소자(142B)에는 동일한 주파수 또는 상이한 주파수의 고주파 전력이 공급된다. 예를 들면 내측 안테나 소자(142A)에 고주파 전원(150A)로부터 소정의 주파수(예를 들면 40MHz)의 고주파 전력을 소정의 파워로 공급하면, 처리 용기(192) 내에 형성된 유도 자계에 의하여, 처리 용기(192) 내에 도입된 처리 가스가 여기되어, 웨이퍼(W) 상의 중앙부에 도넛형의 플라즈마가 생성된다.
또, 외측 안테나 소자(142B)에 고주파 전원(150B)으로부터 소정의 주파수(예를 들면 60MHz)의 고주파 전력을 소정의 파워로 공급하면, 처리 용기(192) 내에 형성된 유도 자계에 의하여, 처리 용기(192) 내에 도입된 처리 가스가 여기되고, 웨이퍼 상의 둘레 가장자리부에 다른 도넛형의 플라즈마가 생성된다.
이들 플라즈마에 의하여, 처리 가스로부터 라디칼이 생성된다. 고주파 전원(150A) 및 고주파 전원(150B)으로부터 출력되는 고주파는, 상술한 주파수에 한정되는 것이 아니다. 예를 들면 13.56MHz, 27MHz, 40MHz, 60MHz 등 다양한 주파수의 고주파 전력이 공급되어도 된다. 단, 고주파 전원(150A) 및 고주파 전원(150B)으로부터 출력되는 고주파 전력에 따라 내측 안테나 소자(142A) 및 외측 안테나 소자(142B)의 전기적 길이는 조정될 수 있다. 또, 내측 실드판(164A)의 높이 방향 위치 및 외측 실드판(164B)의 높이 방향 위치는 각각, 액추에이터(168A) 및 액추에이터(168B)에 의하여 조정할 수 있게 되어 있다.
플라즈마 처리 장치(100A)는, 제어부(200)를 더 구비하고 있다. 이 제어부(200)에 의하여 플라즈마 처리 장치(100A)의 각 부가 제어되게 되어 있다. 또, 제어부(200)에는, 오퍼레이터가 플라즈마 처리 장치(100A)를 관리하기 위하여 커맨드의 입력 조작 등을 행하는 키보드나, 플라즈마 처리 장치(100A)의 가동 상황을 가시화하여 표시하는 디스플레이 등으로 이루어지는 조작부(210)가 접속되어 있다.
또한, 제어부(200)에는, 플라즈마 처리 장치(100A)에서 실행되는 각종 처리를 제어부(200)의 제어로 실현하기 위한 프로그램이나 프로그램을 실행하기 위하여 필요한 레시피 데이터 등이 기억된 기억부(220)가 접속되어 있다.
기억부(220)에는, 예를 들면 웨이퍼(W)의 프로세스 처리를 실행시키기 위한 복수 프로세스 처리 레시피 외에, 처리 용기(192) 내의 클리닝 처리 등 필요한 처리를 행하기 위한 레시피 등이 기억되어 있다. 이들 레시피는, 플라즈마 처리 장치(100A)의 각 부를 제어하는 제어 파라미터, 설정 파라미터 등의 복수 파라미터값을 정리한 것이다. 예를 들면 프로세스 처리 레시피는, 예를 들면 처리 가스의 유량, 처리 용기(192) 내의 압력, 내측 안테나 소자(142A) 및 외측 안테나 소자(142B)에 공급하는 고주파 전력의 주파수나 파워 등의 파라미터값을 포함한다.
이하, 프로세스 모듈(PM4)로서 이용하는 것이 가능한 플라즈마 처리 장치(100B)에 대하여 설명한다. 도 10은, 도 7에 나타내는 프로세스 모듈(PM4)로서 이용하는 것이 가능한 플라즈마 처리 장치를 개략적으로 나타내는 도이다.
플라즈마 처리 장치(100B)는, 구획판(230)을 구비하고 있는 점에 있어서, 플라즈마 처리 장치(100A)와는 다르다. 구획판(230)은, 처리 용기(192)의 내부에 마련되어 있다. 구획판(230)은, 공간(S101)과 공간(S102)의 사이에 개재하여, 공간(S101)과 공간(S102)을 구획하고 있다. 플라즈마 처리 장치(100B)에서는, 공간(S101)은, 플라즈마원에 의하여 플라즈마가 생성되는 공간이다. 공간(S102)은, 웨이퍼(W)가 배치되는 공간이다. 구획판(230)은, 적어도 2개의 판 형상 부재, 즉, 판 형상 부재(230A) 및 판 형상 부재(230C)를 갖고 있다. 판 형상 부재(230A) 및 판 형상 부재(230C)는, 공간(S101)으로부터 공간(S102)을 향하는 방향에 있어서 순서대로 배열되어 있다. 판 형상 부재(230A)와 판 형상 부재(230C)의 사이에는, 양자의 간격을 소정의 간격으로 유지하는 스페이서(230B)가 배치되어 있다.
판 형상 부재(230A) 및 판 형상 부재(230C)에는, 이들 배열 방향으로 관통하는 복수의 슬릿이 형성되어 있다. 또한, 슬릿은 관통 구멍이어도 된다. 판 형상 부재(230A)에 형성된 각 슬릿은, 상기 배열 방향에서 보아, 판 형상 부재(230C)에 형성된 각 슬릿과 겹치지 않도록 배치되어 있다. 판 형상 부재(230A, 230C)의 재료로서는, 예를 들면 석영 유리가 이용된다. 스페이서(230B)의 재료로서는, 예를 들면 알루미늄 Al이 이용된다. 이와 같이 구성된 구획판(230)은, 이온 및 진공 자외광의 투과를 억제하는, 소위 이온 트랩으로서 기능한다. 또한, 배기부(130)에 의한 공간(S100)의 감압이 행해지고 있는 상태에서는, 공간(S101)에서 생성된 라디칼은, 공간(S101)과 공간(S102)의 사이의 압력차에 의하여, 공간(S101)으로부터 구획판(230)을 투과하여 공간(S102)으로 이동할 수 있다.
이하, 프로세스 모듈(PM1), 프로세스 모듈(PM2), 프로세스 모듈(PM4)로서, 플라즈마 처리 장치(10), 플라즈마 처리 장치(100A), 플라즈마 처리 장치(100B)를 각각 구비하는 처리 시스템(PS)에 있어서 방법(MT)을 실시하는 경우의 당해 처리 시스템(PS)의 운용에 관하여, 다양한 실시형태를 설명한다.
일 실시형태에서는, 공정 ST1 및 공정 ST2가 플라즈마 처리 장치(10)를 이용하여 순서대로 실행된다. 공정 ST1에서는, 도 2의 (a)에 나타내는 웨이퍼(W)를 수용한 플라즈마 처리 장치(10)의 처리 용기(12) 내에, 상술한 마스크층(ML)의 에칭용 처리 가스가 공급되어, 당해 처리 가스의 플라즈마가 생성된다. 또, 공정 ST2에서는, 플라즈마 처리 장치(10)의 처리 용기(12) 내에 처리 가스 A가 공급되어, 당해 처리 가스 A의 플라즈마가 생성된다.
이어서, 웨이퍼(W)는, 플라즈마 처리 장치(100A)에 반송된다. 그리고, 플라즈마 처리 장치(100A)를 이용하여 공정 ST3이 실행된다. 또한, 일 실시형태에서는, 공정 ST3에 있어서 웨이퍼(W)가 배치되는 공간의 압력은, 공정 ST2에 있어서 웨이퍼(W)가 배치되는 공간의 압력보다 높은 압력으로 설정된다. 예를 들면, 공정 ST3에 있어서 웨이퍼(W)가 배치되는 공간의 압력은, 1Torr(133.3Pa) 이상의 압력으로 설정된다. 예를 들면, 공정 ST31에서는, 웨이퍼(W)가 배치되는 공간의 압력은, 5Torr(666.6Pa)로 설정되고, 공정 ST32에서는, 웨이퍼(W)가 배치되는 공간의 압력은, 40Torr(5333Pa)로 설정된다. 또, 공정 ST3에서는 웨이퍼(W)의 온도는, 공정 ST2에 있어서의 웨이퍼(W)의 온도보다 높은 온도로 설정된다. 예를 들면, 공정 ST3의 공정 ST31에서는, 웨이퍼(W)의 온도는 200℃ 등의 온도로 설정된다. 이로 인하여, 일 실시형태에서는, 공정 ST2의 실행 후, 공정 ST3의 실행을 위하여, 웨이퍼(W)는, 플라즈마 처리 장치(100A)에 반송된다.
공정 ST3의 실행 전에, 플라즈마 처리 장치(100A)에서는, 재치대(110)의 온도가 상술한 바와 같은 고온, 예를 들면 200℃로 설정된다. 또, 플라즈마 처리 장치(100A)의 처리 용기(192) 내에는 Ar 가스와 같은 불활성 가스가 공급된다. 이어서, 공정 ST3의 공정 ST31에서는, 플라즈마 처리 장치(100A)의 처리 용기(192) 내에, 처리 가스 B가 제1 가스 공급부(120A)로부터 공급되어, 당해 처리 가스 B의 플라즈마가 생성된다. 처리 가스 B는, 예를 들면 150sccm의 H2 가스, 300sccm의 Ar 가스, 및 N2 가스를 포함할 수 있다. N2 가스의 유량은, 임의로 설정될 수 있다. 또, 공정 ST31에서는, 고주파 전원(150A) 및 고주파 전원(150B)에 의하여 안테나(140)의 안테나 소자에 공급되는 전력은, 예를 들면 1000W로 설정될 수 있다.
이어서, Ar 가스와 같은 불활성 가스에 의하여, 플라즈마 처리 장치(100A)의 처리 용기(192) 내의 가스를 치환한 후에, 공정 ST32가 실행된다. 공정 ST32에서는, 플라즈마 처리 장치(100A)의 처리 용기(192) 내에, 처리 가스 C가 제2 가스 공급부(120B)로부터 공급된다. 또한, 공정 ST32에 있어서 처리 가스 C는 여기되지 않고, 따라서, 공정 ST32에서는 플라즈마는 생성되지 않는다. 이 처리 가스 C는, 예를 들면 280sccm의 hfacH, 100sccm의 H2O, 및 30sccm의 O2 가스를 포함할 수 있다.
이들 공정 ST31 및 공정 ST32가 1회씩, 혹은 교대로 복수 회 반복된 후, 웨이퍼(W)는 프로세스 모듈(PM3)에 반송된다. 프로세스 모듈(PM3)에서는, 공정 ST4가 실행된다. 이로써, 웨이퍼(W) 상에 보호막(PF)이 형성된다.
이어서, 웨이퍼(W)는, 플라즈마 처리 장치(100B)에 반송된다. 그리고, 플라즈마 처리 장치(100B)를 이용하여 공정 ST5가 실행된다. 공정 ST5의 공정 ST51에서는, 플라즈마 처리 장치(100B)의 처리 용기(192) 내에, 처리 가스 D가 제1 가스 공급부(120A)로부터 공급되어, 당해 처리 가스 D의 플라즈마가 생성된다. 이어서, 공정 ST52가 실행된다. 공정 ST52에서는, 플라즈마 처리 장치(100B)의 처리 용기(192) 내에, 처리 가스 E가 제2 가스 공급부(120B)로부터 공급된다.
이어서, 웨이퍼(W)는, 플라즈마 처리 장치(10)에 반송된다. 그리고, 플라즈마 처리 장치(10)를 이용하여 공정 ST6 및 공정 ST7이 순서대로 실행된다. 공정 ST6에 있어서는, 플라즈마 처리 장치(10)의 처리 용기(12) 내에 처리 가스 F가 공급되어, 당해 처리 가스 F의 플라즈마가 생성된다. 또, 공정 ST7에서는, 플라즈마 처리 장치(10)의 처리 용기(12) 내에 처리 가스 G가 공급되어, 당해 처리 가스 G의 플라즈마가 생성된다. 이로써, 방법(MT)의 실시가 완료되고, MRAM 소자가 제조된다.
다른 실시형태에서는, 공정 ST2, 공정 ST31, 및 공정 ST32가 플라즈마 처리 장치(100A)를 이용하여 실행되어도 된다. 또 다른 실시형태에서는, 공정 ST6 및 공정 ST7 중 적어도 일방이 플라즈마 처리 장치(100A)를 이용하여 실행되어도 된다.
이상, 다양한 실시형태에 대하여 설명해 왔지만, 상술한 실시형태에 한정되는 일이 없이 다양한 변형 양태를 구성 가능하다. 예를 들면, 상술한 플라즈마 처리 장치(100A)는, 구획판(230)을 갖고 있지 않지만, 예를 들면 플라즈마 처리 장치(100B)보다 소수의 판 형상 부재를 포함하는 구획판을 갖고 있어도 된다. 이 경우에는, 웨이퍼(W)에 공급되는 이온의 양을 감소시키는 것이 가능해진다.
또, 상술한 실시형태에서는, 상부 자성층의 에칭에 의하여 발생한 퇴적물의 제거를 위하여 공정 ST3을 실행하고 있지만, 하부 자성층의 에칭에 의하여 발생하는 퇴적물의 제거를 위하여 공정 ST3을 실행해도 된다.
PS…처리 시스템
LDM…로더 모듈
LL1…로드록 챔버
LL2…로드록 챔버
TC…트랜스퍼 챔버
PM1…프로세스 모듈
PM2…프로세스 모듈
PM3…프로세스 모듈
PM4…프로세스 모듈
10…플라즈마 처리 장치
12…처리 용기
70…재치대
14…베이스
50…정전 척
26…배기 장치
32…고주파 전원
35…고주파 전원
38…샤워 헤드
44…가스 공급원
66…제어부
100A…플라즈마 처리 장치
100B…플라즈마 처리 장치
192…처리 용기
110…재치대
120A…제1 가스 공급부
120B…제2 가스 공급부
130…배기부
140…안테나
142A…내측 안테나 소자
142B…외측 안테나 소자
150A…고주파 전원
150B…고주파 전원
194…유전체
200…제어부
230…구획판
W…웨이퍼
SB…기판
LE…하부 전극층
PL…핀 고정층
LM…하부 자성층
IL…절연층
UM…상부 자성층
UE…상부 전극층
ML…마스크층
MK…마스크
DP…퇴적물
RP…생성물
PF…보호막
RP2…반응 생성물

Claims (6)

  1. 피처리체를 처리하는 방법으로서, 상기 피처리체는, 하부 자성층, 상기 하부 자성층 상에 마련된 절연층, 상기 절연층 상에 마련된 상부 자성층, 및 상기 상부 자성층 상에 마련된 마스크를 갖고, 상기 방법은,
    상기 상부 자성층을 에칭하는 공정이며, 플라즈마 처리 장치의 처리 용기 내에 제1 처리 가스를 공급하고, 상기 제1 처리 가스의 플라즈마를 발생시켜, 상기 제1 처리 가스의 플라즈마에 의하여 상기 상부 자성층을 에칭하는, 상기 공정과,
    상기 상부 자성층을 에칭하는 상기 공정에 의하여 상기 피처리체 상에 형성된 퇴적물을 제거하는 공정
    을 포함하고,
    상기 퇴적물을 제거하는 공정은,
    H2 가스를 포함하는 제2 처리 가스의 플라즈마에 의하여 상기 퇴적물에 환원 반응을 발생시키는 공정과,
    환원하는 상기 공정에 의하여 생성된 생성물을, 헥사플루오로아세틸아세톤을 포함하는 제3 처리 가스를 이용하여 제거하는 공정
    을 포함하는, 방법.
  2. 청구항 1에 있어서,
    상기 상부 자성층을 에칭하는 상기 공정과 상기 퇴적물을 제거하는 공정이 교대로 반복되는, 방법.
  3. 청구항 1에 있어서,
    상기 제2 처리 가스는, N2 가스를 더 포함하는, 방법.
  4. 청구항 1에 있어서,
    상기 제3 처리 가스는, H2O를 포함하는, 방법.
  5. 청구항 1에 있어서,
    상기 상부 자성층은, CoFeB를 포함하는, 방법.
  6. 청구항 1 내지 청구항 5 중 어느 한 항에 있어서,
    상기 절연층을 에칭하는 공정이며, 플라즈마 처리 장치의 처리 용기 내에 제4 처리 가스를 공급하고, 상기 제4 처리 가스의 플라즈마를 발생시켜, 상기 제4 처리 가스의 플라즈마에 의하여 상기 절연층을 에칭하는 상기 공정을 더 포함하는, 방법.
KR1020167035451A 2014-07-25 2015-07-10 피처리체를 처리하는 방법 KR102363052B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2014-151914 2014-07-25
JP2014151914A JP6199250B2 (ja) 2014-07-25 2014-07-25 被処理体を処理する方法
PCT/JP2015/069861 WO2016013418A1 (ja) 2014-07-25 2015-07-10 被処理体を処理する方法

Publications (2)

Publication Number Publication Date
KR20170034794A KR20170034794A (ko) 2017-03-29
KR102363052B1 true KR102363052B1 (ko) 2022-02-16

Family

ID=55162947

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020167035451A KR102363052B1 (ko) 2014-07-25 2015-07-10 피처리체를 처리하는 방법

Country Status (5)

Country Link
US (1) US9793130B2 (ko)
JP (1) JP6199250B2 (ko)
KR (1) KR102363052B1 (ko)
TW (1) TWI652840B (ko)
WO (1) WO2016013418A1 (ko)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6529371B2 (ja) * 2015-07-27 2019-06-12 東京エレクトロン株式会社 エッチング方法及びエッチング装置
US10170697B2 (en) * 2016-09-07 2019-01-01 International Business Machines Corporation Cryogenic patterning of magnetic tunnel junctions
JP6820717B2 (ja) 2016-10-28 2021-01-27 株式会社日立ハイテク プラズマ処理装置
KR102575405B1 (ko) 2016-12-06 2023-09-06 삼성전자주식회사 자기 저항 메모리 소자 및 그 제조 방법
JP6832171B2 (ja) 2017-01-24 2021-02-24 東京エレクトロン株式会社 プラズマ処理装置のチャンバ本体の内部のクリーニングを含むプラズマ処理方法
JP6917205B2 (ja) * 2017-06-16 2021-08-11 東京エレクトロン株式会社 磁気抵抗素子の製造方法
JP7063117B2 (ja) * 2018-03-30 2022-05-09 東京エレクトロン株式会社 エッチング方法及びエッチング装置
KR102244395B1 (ko) * 2018-03-30 2021-04-23 도쿄엘렉트론가부시키가이샤 에칭 방법 및 에칭 장치
JP6829316B2 (ja) * 2018-06-20 2021-02-10 株式会社日立ハイテク 磁気抵抗素子の製造方法
WO2020157954A1 (ja) * 2019-02-01 2020-08-06 株式会社日立ハイテクノロジーズ エッチング方法およびプラズマ処理装置
JP7338355B2 (ja) * 2019-09-20 2023-09-05 東京エレクトロン株式会社 エッチング方法、及びエッチング装置
CN112786441A (zh) * 2019-11-08 2021-05-11 东京毅力科创株式会社 蚀刻方法及等离子体处理装置
US11456180B2 (en) * 2019-11-08 2022-09-27 Tokyo Electron Limited Etching method
SG10202010798QA (en) 2019-11-08 2021-06-29 Tokyo Electron Ltd Etching method and plasma processing apparatus
EP4050641A4 (en) 2019-11-08 2023-12-13 Tokyo Electron Limited ENGRAVING PROCESS
JP2022077710A (ja) * 2020-11-12 2022-05-24 東京エレクトロン株式会社 エッチング方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040137749A1 (en) 2003-01-13 2004-07-15 Applied Materials, Inc. Method for removing conductive residue

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001351898A (ja) * 2000-06-07 2001-12-21 Nec Corp 半導体装置の製造方法
KR101158059B1 (ko) * 2004-12-27 2012-06-18 매그나칩 반도체 유한회사 반도체 소자의 금속 배선 형성 방법
JP2011014679A (ja) * 2009-07-01 2011-01-20 Canon Anelva Corp 磁性素子の製造法及び記憶媒体
JP2014049466A (ja) 2012-08-29 2014-03-17 Tokyo Electron Ltd エッチング処理方法及び基板処理装置
US9419211B2 (en) * 2012-10-30 2016-08-16 Tokyo Electron Limited Etching method and substrate processing apparatus
JP5918108B2 (ja) * 2012-11-16 2016-05-18 東京エレクトロン株式会社 プラズマ処理方法及びプラズマ処理装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040137749A1 (en) 2003-01-13 2004-07-15 Applied Materials, Inc. Method for removing conductive residue

Also Published As

Publication number Publication date
TWI652840B (zh) 2019-03-01
WO2016013418A1 (ja) 2016-01-28
US20170133233A1 (en) 2017-05-11
US9793130B2 (en) 2017-10-17
KR20170034794A (ko) 2017-03-29
JP2016029696A (ja) 2016-03-03
TW201614883A (en) 2016-04-16
JP6199250B2 (ja) 2017-09-20

Similar Documents

Publication Publication Date Title
KR102363052B1 (ko) 피처리체를 처리하는 방법
KR101926478B1 (ko) 에칭 처리 방법
JP6228694B2 (ja) 基板処理装置及び基板処理方法
KR102426264B1 (ko) 에칭 방법
KR101858162B1 (ko) 플라즈마 처리 방법 및 플라즈마 처리 장치
JP2019046994A (ja) エッチング方法
TW201719712A (zh) 原子層蝕刻平坦度:半導體工業內部及外部
JP2016131238A (ja) 原子スケールのａｌｄ（原子層堆積）プロセスとａｌｅ（原子層エッチング）プロセスとの統合
TW201820460A (zh) 被處理體之處理方法
TW201842576A (zh) 蝕刻方法
JP2014183184A (ja) コバルト及びパラジウムを含む膜をエッチングする方法
US10685816B2 (en) Method of etching object to be processed
KR20230129345A (ko) 플라즈마 처리 장치 및 에칭 방법
TW201837982A (zh) 半導體製造方法及電漿處理裝置
WO2018084255A1 (ja) 被処理体を処理する方法
TWI840524B (zh) 蝕刻基板之膜之方法及電漿處理裝置
TW202040689A (zh) 蝕刻膜之方法及電漿處理裝置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right