TWI652840B - 被處理體之處理方法 - Google Patents

被處理體之處理方法 Download PDF

Info

Publication number
TWI652840B
TWI652840B TW104123616A TW104123616A TWI652840B TW I652840 B TWI652840 B TW I652840B TW 104123616 A TW104123616 A TW 104123616A TW 104123616 A TW104123616 A TW 104123616A TW I652840 B TWI652840 B TW I652840B
Authority
TW
Taiwan
Prior art keywords
processing
gas
plasma
magnetic layer
layer
Prior art date
Application number
TW104123616A
Other languages
English (en)
Other versions
TW201614883A (en
Inventor
佐藤淳
西村榮一
Original Assignee
日商東京威力科創股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商東京威力科創股份有限公司 filed Critical 日商東京威力科創股份有限公司
Publication of TW201614883A publication Critical patent/TW201614883A/zh
Application granted granted Critical
Publication of TWI652840B publication Critical patent/TWI652840B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02312—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour
    • H01L21/02315—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Magnetic active materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Plasma & Fusion (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Drying Of Semiconductors (AREA)
  • Hall/Mr Elements (AREA)

Abstract

本發明的課題在於去除由磁性層的蝕刻而形成的沉積物。本發明之一實施形態的方法之中，將第一處理氣體供給至電漿處理裝置的處理容器內，並產生該第一處理氣體的電漿，而由該第一處理氣體的電漿蝕刻上部磁性層。其次，去除由上部磁性層的蝕刻而產生的沉積物。沉積物之去除包括下述步驟：藉由包含H2 氣體的第二處理氣體的電漿而使沉積物發生還原反應；以及使用包含六氟乙醯丙酮的第三處理氣體，去除由發生還原反應的步驟所產生的產生物。

Description

被處理體之處理方法
本發明之實施形態係關於被處理體之處理方法。
磁性隨機存取記憶體(MRAM：Magnetic random access memory)元件係具有磁性穿隧接合(MTJ：Magnetic Tunnel junction)的記憶體，且具有二個磁性層、及設在該磁性層之間的絕緣層。磁性層由Co及/或Fe之類的金屬構成。
磁性隨機存取記憶體的製造之中，施行一種蝕刻，用以將遮罩的圖案轉印在被處理體的二個磁性層及絕緣膜。此蝕刻產生不易汽化的反應產生物，且該反應產生物沉積在被處理體上。此反應產生物可能造成MRAM元件的漏電流之類的各種問題，因此必須去除。
下述專利文獻1記載有去除反應產生物的方法。專利文獻1所記載的方法之中，首先，藉由包含鹵素之處理氣體的電漿，蝕刻二個磁性層中的上部磁性層，即蝕刻下部磁性層與上部磁性層中的上部磁性層。其次，在被處理體表面形成保護膜。然後，蝕刻絕緣層。其後，藉由包含PF3氣體的處理氣體，去除反應產生物。
〔先前技術文獻〕
〔專利文獻〕
專利文獻1：日本特開2014-49466號公報
另外，反應產生物即沉積物亦由上部磁性層的蝕刻而形成在被處理體上。然而，專利文獻1所記載的方法，僅去除由絕緣層的蝕刻而形成的反應產生物，並非去除由上部磁性層的蝕刻而形成的沉積物。但是，亦有必要去除由上部磁性層之蝕刻而形成的沉積物。
本發明之一態樣提供被處理體之處理方法。被處理體具有下部磁性層、該下部磁性層上所設的絕緣層、該絕緣層上所設的上部磁性層、及該上部磁性層上所設的遮罩。此方法包括：(a)蝕刻上部磁性層的步驟(以下稱作「步驟a」)，將第一處理氣體供給至電漿處理裝置的處理容器內，使該第一處理氣體的電漿產生，並藉由該第一處理氣體的電漿蝕刻上部磁性層；以及(b)去除沉積物的步驟(以下稱作「步驟b」)，去除由步驟a而形成在被處理體上的沉積物。且步驟b包括：(b1)還原步驟，藉由包含H2氣體的第二處理氣體的電漿而使沉積物發生還原反應；以及(b2)去除產生物的步驟，使用包含六氟乙醯丙酮的第三處理氣體，而去除使還原反應發生之前述還原步驟所產生的產生物。本發明之一實施形態之中，上部磁性層可包含CoFeB。
步驟a之上部磁性層的蝕刻所形成的沉積物可含有金屬氧化物。此金屬氧化物係由上部磁性層所含的金屬與氧之反應而形成。吾人認為氧係由被處理體所含之層、或由電漿處理裝置的各個部位產生。本發明之一態樣的處理方法，係藉由包含H2氣體之第二處理氣體的電漿而使沉積物發生還原反應。由此還原反應而從沉積物得到的產生物，可以藉由包含六氟乙醯丙酮的第三處理氣體去除。因此，依據此方法，可以去除由上部磁性層之蝕刻而形成的沉積物。
本發明之一實施形態亦可交替重複步驟a與步驟b。依據此實施形態，可以藉由步驟a與步驟b之重複，防止大量沉積物的產生，並去除由步驟a之蝕刻而產生的沉積物。
本發明之一實施形態之中，第二處理氣體更可包含N2氣體。此實施形態之中，第二處理氣體包含N2氣體，因此能使第二處理氣體的電漿穩定產生。
本發明之一實施形態之中，第三處理氣體可包含H2O。依據此實施形態，能促進由還原反應而得的產生物與六氟乙醯丙酮之反應。
本發明之一實施形態的方法，更可包含蝕刻絕緣層的步驟。蝕刻絕緣層的步驟將第四處理氣體供給至電漿處理裝置的處理容器內，使該第四處理氣體的電漿產生，並藉由該第四處理氣體的電漿蝕刻絕緣層。
如同以上說明，本發明能去除由磁性層之蝕刻而形成的沉積物。
PS‧‧‧處理系統
LDM‧‧‧裝載模組
LL1‧‧‧真空預備腔室
LL2‧‧‧真空預備腔室
TC‧‧‧轉移腔室
PM1‧‧‧處理模組
PM2‧‧‧處理模組
PM3‧‧‧處理模組
PM4‧‧‧處理模組
Rb1‧‧‧搬運機械臂
Rb2‧‧‧搬運機械臂
SW‧‧‧開關
10‧‧‧電漿處理裝置
12‧‧‧處理容器
14‧‧‧基底
15‧‧‧冷媒流道
16‧‧‧筒狀固持部
17‧‧‧筒狀支持部
18‧‧‧聚焦環
20‧‧‧排氣道
22‧‧‧擋板
22a~22d‧‧‧基板載置台
24‧‧‧排氣口
24a~24d‧‧‧收容容器
25‧‧‧氣體導入口
26‧‧‧排氣裝置
28‧‧‧排氣管
30‧‧‧閘閥
32‧‧‧射頻電源
34‧‧‧阻抗匹配器
35‧‧‧射頻電源
36‧‧‧阻抗匹配器
38‧‧‧噴淋頭
40‧‧‧電極板
40h‧‧‧氣體通氣孔
42‧‧‧電極支持體
42‧‧‧緩衝室
44‧‧‧氣體供給源
46‧‧‧氣體供給導管
48‧‧‧磁場形成機構
50‧‧‧靜電夾盤
52‧‧‧電極
54a~54b‧‧‧絕緣膜
56‧‧‧直流電源
58‧‧‧氣體供給管線
60‧‧‧氣體供給管線
62‧‧‧傳熱氣體供給源
64‧‧‧傳熱氣體供給源
66‧‧‧控制部
70‧‧‧載置台
100A‧‧‧電漿處理裝置
100B‧‧‧電漿處理裝置
110‧‧‧載置台
120A‧‧‧第一氣體供給部
120B‧‧‧第二氣體供給部
121‧‧‧氣體導入口
122A~122B‧‧‧氣體供給源
123A~123B‧‧‧氣體供給配管
124A~124B‧‧‧質流控制器
126A~126B‧‧‧開閉閥
130‧‧‧排氣部
132‧‧‧排氣管
134‧‧‧晶圓搬出搬入口
136‧‧‧閘閥
140‧‧‧天線
142A‧‧‧內側天線元件
142B‧‧‧外側天線元件
144‧‧‧夾持體
150A‧‧‧射頻電源
150B‧‧‧射頻電源
160‧‧‧屏蔽構件
162A‧‧‧內側遮罩壁
162B‧‧‧外側遮罩壁
164A‧‧‧內側屏蔽板
164B‧‧‧外側屏蔽板
168A~168B‧‧‧致動器
192‧‧‧處理容器
194‧‧‧介電質
200‧‧‧控制部
210‧‧‧操作部
220‧‧‧記憶部
230‧‧‧分隔板
230A~230C‧‧‧板狀構件
240‧‧‧氣體供給頭
240h‧‧‧氣體孔
S10‧‧‧處理空間
S100~S102‧‧‧空間
W‧‧‧晶圓
SB‧‧‧基板
LE‧‧‧下部電極層
PL‧‧‧釘扎層
LM‧‧‧下部磁性層
IL‧‧‧絕緣層
UM‧‧‧上部磁性層
UE‧‧‧上部電極層
ML‧‧‧遮罩層
MK‧‧‧遮罩
DP‧‧‧沉積物
RP‧‧‧產生物
PF‧‧‧保護膜
RP2‧‧‧反應產生物
MT‧‧‧處理方法
ST1~ST7‧‧‧步驟
〔圖1〕係本發明之一實施形態的被處理體之處理方法的流程圖。
〔圖2〕(a)~(c)顯示應用圖1所示之處理方法之被處理體的一例、及圖1所示之處理方法之各步驟執行後之被處理體的狀態之剖面圖。
〔圖3〕(a)~(b)係顯示圖1所示之處理方法之各步驟執行後之被處理體的狀態的剖面圖。
〔圖4〕(a)~(c)係顯示圖1所示之處理方法之各步驟執行後之被處理體的狀態的剖面圖。
〔圖5〕(a)~(b)係顯示圖1所示之處理方法之各步驟執行後之被處理體的狀態的剖面圖。
〔圖6〕係顯示圖1所示之步驟ST5之細節的流程圖。
〔圖7〕簡略顯示能使用於圖1所示之處理方法的實施之本發明之一實施形態的處理系統。
〔圖8〕簡略顯示可作為圖7所示之流程模組PM1的電漿處理裝置。
〔圖9〕簡略顯示可作為圖7所示之流程模組PM2的電漿處理裝置。
〔圖10〕簡略顯示可作為圖7所示之流程模組PM4的電漿處理裝置。
〔實施發明之較佳形態〕
以下，參照圖式詳細說明各種實施形態。此外，對各圖式中同一或相等的部分標註同一符號。
圖1係本發明之一實施形態的被處理體之處理方法的流程圖。圖1所示的處理方法MT係用於磁性隨機存取記憶體(MRAM：Magnetic random access memory)元件之製造的方法，且至少包含蝕刻上部磁性層的步驟ST2、及去除沉積物的步驟ST3。另外，本發明之一實施形態之中，處理方法MT在步驟ST2及步驟ST3之外，還包含步驟ST1、ST4~ST7。
圖2顯示應用圖1所示之處理方法之被處理體的一例、及圖1所示之處理方法之各步驟執行後之被處理體的狀態之剖面圖。如圖2之(a)所示，應用處理方法MT的被處理體(以下稱作「晶圓W」)具有基板SB、下部電極層LE、釘扎層PL、下部磁性層LM、絕緣層IL、上部磁性層UM、上部電極層UE、及遮罩層ML。
下部電極層LE係由具有導電性的電極材料構成的層，且設在基板SB上。下部電極層LE的厚度例如約5nm。釘扎層PL設在下部電極層LE與下部磁性層LM之間。MRAM元件之中的釘扎層PL係作為用以藉由反鐵磁性體所成之釘扎效應而固定下部磁性層LM之磁化方向的層而發揮功能。釘扎層PL由例如IrMn(銥錳)、PtMn(鉑錳)等反鐵磁性體材料構成，其厚度例如約7nm。
下部磁性層LM係包含鐵磁性體的層，且設在釘扎層PL上。下部磁性層LM係作為所謂被釘扎層而發揮功能的層。亦即，在MRAM元件之中，下部磁性層LM之磁化方向藉由釘扎層PL所成之釘扎效應，而不受外部磁場的影響，並保持固定。下部磁性層LM由例如CoFeB構成，其厚度例如約2.5nm。
絕緣層IL設在下部磁性層LM與上部磁性層UM之間。MRAM元件之中的絕緣層IL構成磁性穿隧接合(MTJ：Magnetic Tunnel junction)。MRAM元件的磁性穿隧接合(MTJ)之中，下部磁性層LM與上部磁性層UM之間插設有絕緣層IL，藉以在下部磁性層LM與上部磁性層UM之間產生穿隧磁阻效應(TMR：Tunnel magnetoresistance)。亦即，在下部磁性層LM與上部磁性層UM之間，會產生：電阻，對應於下部磁性層LM的磁化方向與上部磁性層UM的磁化方向之相對關係(平行或反向平行)。此絕緣層IL由Al2O3或MgO構成，其厚度例如為1.3nm。
上部磁性層UM係包含鐵磁性體的層，且設在絕緣層IL上。MRAM元件中的上部磁性層UM係作為所謂自由層而發揮功能的層。亦即，在MRAM元件之中，上部磁性層UM的磁化方向係依循磁性資訊即外部磁場。上部磁性層UM例如由CoFeB構成，其厚度例如約2.5nm。
上部電極層UE係由具有導電性的電極材料構成的層。上部電極層UE例如可由Ta構成。遮罩層ML係遮罩的原形的層，該遮罩係用以蝕刻上部電極層UE及上部磁性層UM。遮罩層ML例如可由包含非晶碳的第一層及包含SiO2的第二層構成。第二層設在上部電極層UE上，且第一層設在第二層上。
再次參照圖1，說明處理方法MT的各步驟。以下，適當參照圖1再加上圖3~圖5。圖3~圖5係顯示圖1所示之處理方法之各步驟執行後之被處理體的狀態之剖面圖。如圖1所示，處理方法MT之中，首先執行步驟ST1。步驟ST1如圖2之(b)所示，由遮罩層ML製作遮罩MK。遮罩MK能藉由在第一層上設置經圖案化的遮罩，並依次蝕刻遮罩層ML的第一層及第二層而製作。第一層能藉由包 含O2氣體的處理氣體的電漿蝕刻，而第二層能藉由包含氟碳氣體的處理氣體的電漿來蝕刻。
其次的步驟ST2之中，上部磁性層UM受到蝕刻。本發明之一實施形態的步驟ST2之中，上部電極層UE與上部磁性層UM係一起受到蝕刻。此步驟ST2之中，將處理氣體A(第一處理氣體)供給至電漿處理裝置的處理容器內。此處理氣體A可含鹵素。另外，處理氣體A可更含稀有氣體。舉例而言，處理氣體A包含SF6氣體及Ar氣體。然後，步驟ST2產生該處理氣體A的電漿。步驟ST2之中，晶圓W曝露於處理氣體A的電漿。由此，如圖2之(c)所示，上部電極層UE及上部磁性層UM受到蝕刻，且遮罩MK的圖案轉印在該上部電極層UE及上部磁性層UM。
藉由步驟ST2蝕刻上部磁性層UM後，如圖2之(c)所示，沉積物DP形成在晶圓W上。具體而言，沉積物DP形成在上部電極層UE的側面、上部磁性層UM的側面、及絕緣層IL的表面。沉積物DP包含上部磁性層UM所含之Co及Fe的氧化物。吾人認為沉積物DP中之Co及Fe的氧化物係源於遮罩MK所含之SiO2、或自電漿處理裝置的各種部位產生之氧所導致之Co及Fe的氧化。
為了去除上述沉積物DP，處理方法MT其次執行步驟ST3。此步驟ST3包含步驟ST31及步驟ST32。步驟ST31施行使沉積物發生還原反應的處理。步驟ST31將包含H2氣體的處理氣體B(第二處理氣體)供給至電漿處理裝置的處理容器內。然後，產生此處理氣體B的電漿。步驟ST31之中，晶圓W曝露於處理氣體B的電漿。由此，如圖3之(a)所示，會發生沉積物DP的還原反應，且由該沉積 物DP產生出產生物RP。具體而言，係自沉積物DP中之Co及Fe的氧化物移除氧，並獲得包含Co及Fe的產生物RP。
本發明之一實施形態之中，於步驟ST31使用的處理氣體亦可在H2氣體之外再加上N2氣體。此實施形態能使第二處理氣體的電漿穩定產生。
其次的步驟ST32，為了去除產生物RP，將包含六氟乙醯丙酮的處理氣體C(第三處理氣體)供給至收容有晶圓W的處理容器內。於此，六氟乙醯丙酮係1,1,1,5,5,5-六氟乙醯丙酮(以下稱作「hfacH」)。本發明之一實施形態之中，處理氣體C亦可包含H2O及/或O2氣體。此步驟S32之中，產生物RP所含之Co及Fe藉由hfac而錯合。「hfac」係藉由氫(H)從hfacH脫離使該hfacH成為一價的陰離子而產生的六氟乙醯丙酮根配位子。例如，以如下述反應式所表示的方式，從產生物RP中的Co，形成Co之錯合物。
Co+2(hfac)+2H2O→Co(H2O)2(hfac)2
步驟ST32係去除以如上所述的方式產生的錯合物。由此，如圖3之(b)所示，產生物RP被去除。此外，於處理氣體C包含H2O的情況下，可促進產生物RP與hfac之反應。亦即，H2O係因下述目的而添加於處理氣體C：促進上述反應式之反應，並且使Co與hafc之錯合物容易產生。
本發明之一實施形態之中，亦可交替重複步驟ST31與步驟ST32。依據此實施形態，在步驟ST31之中，上部磁性層UM受到部分蝕刻，且由該步驟ST31產生之較少量的沉積物DP在步驟ST32之中去除。藉由交替重複步驟ST31及步驟 ST32，能防止大量沉積物DP的產生，並去除由步驟ST31之蝕刻而產生的沉積物DP。
其次，處理方法MT執行步驟ST4。步驟ST4將晶圓W搬運至成膜裝置。然後，如圖4之(a)所示，在晶圓W的表面形成保護膜PF。此保護膜PF例如由SiN或SiO2構成。此外，圖4之(a)將遮罩MK省略。遮罩MK可於步驟ST4之後的步驟之執行中消失，或者亦可於步驟ST4之執行前去除。
然後，處理方法MT執行步驟ST5。圖6係顯示圖1所示之步驟ST5的細節之流程圖。如圖6所示，步驟ST5包含步驟ST51及步驟ST52。步驟ST51將處理氣體D(第四處理氣體)供給至電漿處理裝置的處理容器內，並產生該處理氣體D的電漿。由於將晶圓W曝露於將此電漿，在未由上部電極層UE、上部磁性層UM、及保護膜PF覆蓋的區域之中，絕緣層IL受到蝕刻。
步驟ST51所用的處理氣體D係藉由電漿源所產生的電漿而解離並產生自由基的分解性氣體。此自由基亦可為引發下述反應者：還原反應、氧化反應、氯化反應、或氟化反應。處理氣體D亦可係含有氫元素、氧元素、氯元素、或氟元素的氣體。具體而言，處理氣體D可含有Ar、N2、O2、H2、He、BCl3、Cl2、CF4、NF3、CH4、或SF6等。更具體的一例之中，處理氣體D可含有O2氣體、Ar氣體、H2氣體、Cl2氣體、及NF3氣體。
藉由此處理氣體的電漿而使絕緣層IL受到蝕刻後，則如圖4之(b)所示，會產生反應產生物RP2。反應產生物RP2有可能包含：上部電極層UE、保護膜PF、絕緣層IL所含的金屬；該金屬的氧化物、氯化物、氮化物、鹵化物；以及含有C、 Si的化合物等。此反應產生物RP2如圖4之(b)所示，附著在由蝕刻而形成之形狀的側面、及/或下部磁性層LM的表面。如上述方式形成的反應產生物RP2會降低藉由隨後的蝕刻而形成的形狀之垂直性。另外，反應產生物RP2包含導電性物質，因此若殘留有該反應產生物RP2，則可能成為在MRAM元件造成漏電流的主因。
因此，其次的步驟ST52施行一種使用包含PF3的蝕刻氣體的處置(treatment)處理。步驟ST52將處理氣體E供給至與步驟ST51相同之電漿處理裝置的處理容器內。此處理氣體E係反應性氣體，用以與反應產生物進行反應而無須曝露於電漿。此處理氣體E例如亦可包含一種與反應產生物之反應依賴於載置台110之溫度的氣體。具體而言，會使用HF、Cl2、HCl、H2O、PF3、F2、ClF3、COF2、環戊二烯、或Amidinato等作為處理氣體E。
另外，處理氣體E可包含電子供予性氣體。電子供予性氣體通常係指下述者：利用電負度或游離能大幅不同的原子構成的氣體；以及包含攜有孤電子對的原子的氣體。電子供予性氣體具有容易將電子提供至其它化合物的特性。舉例而言，電子供予性氣體具有作為配位子而與金屬化合物等結合並蒸發的特性。就電子供予性氣體而言，可列舉SF6、PH3、PF3、PCl3、PBr3、PI3、CF4、AsH3、SbH3、SO3、SO2、H2S、SeH2、TeH2、Cl3F、H2O、H2O2等、或含有羰基的氣體。就更具體的一例而言，處理氣體E可含有PF3氣體。
將晶圓W曝露於此處理氣體E後，則例如會形成處理氣體E所含的PF3與反應產生物RP2所含的金屬之間的化合物。上述化合物會於較低溫度汽化。因此，能 容易地對該化合物加以排氣。藉由該步驟ST52，如圖4之(c)所示，反應產生物RP2被去除。
此外，步驟ST51及步驟ST52之任一者或兩者所使用的處理氣體亦可包含PF3氣體。另外，亦可交替重複步驟ST51及步驟ST52。
其後的步驟ST6之中，下部磁性層LM及釘扎層PL受到蝕刻。步驟ST6將包含CH4之處理氣體供給至電漿處理裝置的處理容器內。此處理氣體F可包含He、N2、Ar等惰性氣體(Inert Gas)、及/或含有羰基的氣體、H2等之甲烷以外的氣體。其次，產生處理氣體F的電漿，且將晶圓W曝露於該電漿。由此，如圖5之(a)所示，在由上部電極層UE、上部磁性層UM、及保護膜PF覆蓋的區域之中，下部磁性層LM及釘扎層PL受到蝕刻。
其後的步驟ST7之中，下部電極層LE受到蝕刻。此步驟ST7將處理氣體G供給至電漿處理裝置的處理容器內。此處理氣體G可含有He、N2、Ar等惰性氣體、及/或含有羰基的氣體、CH4、H2等。其次，產生此處理氣體G的電漿，且將晶圓W曝露於該電漿。由此，如圖5之(b)所示，在未由上部電極層UE及上部磁性層UM覆蓋的區域之中，下部電極層LE受到蝕刻，進而形成MRAM元件。
依據此處理方法MT，藉由包含H2氣體之處理氣體B的電漿而使沉積物DP產生還原反應。由此還原反應而從沉積物DP得到的產生物RP，可以藉由包含六氟乙醯丙酮的處理氣體C而去除。因此，依據此方法，如圖3之(b)所示，能去除由上部磁性層UM之蝕刻而形成的沉積物DP。此外，於步驟ST31之中所使用的處理氣體不包含H2氣體的情況下，還原反應不會發生，因此即使於步驟ST32之 中將晶圓曝露於處理氣體C，亦不會從圖2之(c)所示狀態而實際產生變化，沉積物DP不受到去除。
以下，說明可用於處理方法MT之實施的處理系統PS。圖7簡略顯示能使用於圖1所示之處理方法之實施的一實施形態之處理系統。圖7所示的處理系統PS包括基板載置台22a~22d、收容容器24a~24d、裝載模組LDM、真空預備腔室LL1、真空預備腔室LL2、處理模組PM1、處理模組PM2、處理模組PM3、處理模組PM4、及轉移腔室TC。
基板載置台22a~22d沿裝載模組LDM之一邊而排列。收容容器24a~24d分別載置在此等基板載置台22a~22d之上。收容容器24a~24d內收容有晶圓W。
裝載模組LDM內設有搬運機械臂Rb1。搬運機械臂Rb1將收容容器24a~24d中的任一容器所收容的晶圓W取出，並將該晶圓W搬運至真空預備腔室LL1或真空預備腔室LL2。
真空預備腔室LL1及真空預備腔室LL2沿裝載模組LDM之另一邊而設，並構成預備減壓室。真空預備腔室LL1及真空預備腔室LL2隔著閘閥而分別連接於轉移腔室TC。
轉移腔室TC係可以減壓的腔室，且該腔室內設有另一搬運機械臂Rb2。轉移腔室TC隔著對應的閘閥而分別連接有處理模組PM1~PM4。搬運機械臂Rb2在真空預備腔室LL1及真空預備腔室LL2中的任一個與處理模組PM1~PM4中的任一個之間、或在處理模組PM1~PM4中的任意二個處理模組之間，搬運晶圓W。
處理系統PS的處理模組PM1係能用於電漿蝕刻的電漿處理裝置，處理模組PM2係能用於電漿蝕刻及步驟ST3之執行的電漿處理裝置。處理模組PM3係能用於步驟ST4之執行的成膜裝置。就此成膜裝置而言，能使用CVD(Chemical Vapor Deposition，化學氣相沉積)裝置、RLSA(Radial Line Slot Antenna，輻射線槽孔天線)裝置。另外，處理模組PM4係能用於電漿蝕刻及步驟ST5之執行的電漿處理裝置。以下，詳細說明處理模組PM1、處理模組PM2、及處理模組PM4的範例。
圖8簡略顯示可作為圖7所示的流程模組PM1之電漿處理裝置。圖7所示的電漿處理裝置10包括處理容器12。處理容器12具有約略圓筒狀，並提供有處理空間S10作為其內部空間。
電漿處理裝置10在處理容器12內具備約略圓板狀的基底14。基底14係設在處理空間S10內之下方側的區域。基底14例如係鋁製，並構成下部電極。基底14具有將後述靜電夾盤50的熱加以吸收，而冷卻靜電夾盤50的功能。
具體而言，基底14的內部形成有冷媒流道15，冷媒流道15連接有冷媒入口配管及冷媒出口配管。冷媒從冷卻器單元經由冷媒入口配管而供給至冷媒流道15。供給至冷媒流道15的冷媒，經由冷媒出口配管而返回冷卻器單元。藉由此構成來調整基底14及靜電夾盤50的溫度。
電漿處理裝置10更包括筒狀固持部16及筒狀支持部17。筒狀固持部16銜接於基底14的側面及底面的緣部而固持基底14。筒狀支持部17從處理容器12的底 部往垂直方向延展，並隔著筒狀固持部16而支持基底14。電漿處理裝置10更包括此筒狀固持部16的頂面所載置的聚焦環18。聚焦環18例如可由矽或石英構成。
處理容器12的側壁與筒狀支持部17之間形成有排氣道20。排氣道20的入口或其中途安裝有擋板22。另外，排氣道20的下方延續有排氣口24。排氣口24係由嵌入於處理容器12的底部的排氣管28所提供。此排氣管28連接有排氣裝置26。排氣裝置26具有真空泵，能將處理容器12內的處理空間S10減壓至期望的真空度為止。處理容器12的側壁設有用於晶圓W之搬入及搬出的開口。處理容器12的側壁安裝有用以開關該開口的閘閥30。
基底14經由阻抗匹配器34而電性連接有電漿產生用的射頻電源32。射頻電源32主要將目的為拉入離子的射頻電力即射頻偏壓電力供給至下部電極即基底14。此射頻偏壓電力的頻率例如係400KHz。
電漿處理裝置10更包括噴淋頭38。噴淋頭38設在處理空間S10的上方。噴淋頭38包含電極板40及電極支持體42。
電極板40係具有約略圓板狀的導電性板，並構成上部電極。電極板40經由阻抗匹配器36而電性連接有射頻電源35。射頻電源35主要將目的為產生電漿的射頻電力供給至電極板40。此射頻電力的頻率例如係60MHz。電漿處理裝置10之中，由射頻電源35對電極板40施予射頻電力後，則基底14與電極板40之間形成射頻電場。此外，射頻電源35亦可係經由阻抗匹配器36而電性連接於基底14。
電極板40形成有多個氣體通氣孔40h。電極板40由電極支持體42支持成可以裝卸。電極支持體42的內部設有緩衝室42a。電漿處理裝置10更包括氣體供給源44，且緩衝室42a的氣體導入口25經由氣體供給導管46而連接有氣體供給源44。氣體供給源44將處理氣體供給至處理空間S10。
電極支持體42形成有分別延續至多個氣體通氣孔40h的多個孔，該多個孔連通至緩衝室42a。因此，從氣體供給源44供給的氣體經過緩衝室42a及氣體通氣孔40h而供給至處理空間S10。此外，亦可為了控制自由基分佈，而控制針對晶圓W的中心區域的處理氣體的流量、及晶圓W的周圍區域中的處理氣體的流量。
本發明之一實施形態之中，處理容器12的頂板部設有延展成環狀或同心狀的磁場形成機構48。此磁場形成機構48發揮功能，使得處理空間S10中的射頻放電容易開始(電漿點火)，而穩定維持放電。
本發明之一實施形態之中，基底14上設有靜電夾盤50。靜電夾盤50包含電極52與一對絕緣膜54a及54b。絕緣膜54a及54b係由陶瓷等絕緣體形成的膜。電極52係導電膜，且設在絕緣膜54a與絕緣膜54b之間。此電極52經由開關SW而連接有直流電源56。從直流電源56對電極52施予直流電壓時，則有庫侖力產生，且藉由該庫侖力而將晶圓W吸附並固持於靜電夾盤50上。本發明之一實施形態之中，靜電夾盤50的內部埋入有加熱元件即加熱器，能將晶圓W加熱至既定溫度。加熱器經由配線而連接於加熱器電源。此等基底14及靜電夾盤50構成載置台70。
本發明之一實施形態之中，電漿處理裝置10更包括氣體供給管線58、60、及傳熱氣體供給源62、64。傳熱氣體供給源62連接於氣體供給管線58。此氣體 供給管線58延長至靜電夾盤50的頂面為止，且在該頂面的中央部分開口。傳熱氣體供給源62將例如He氣體之類的傳熱氣體供給至靜電夾盤50的頂面與晶圓W之間。另外，傳熱氣體供給源64連接於氣體供給管線60。氣體供給管線60延長至靜電夾盤50的頂面為止，且在該頂面的周緣區域開口。傳熱氣體供給源64將例如He氣體之類的傳熱氣體供給至靜電夾盤50的頂面與晶圓W之間。
本發明之一實施形態之中，電漿處理裝置10更包括控制部66。此控制部66連接至排氣裝置26、開關SW、射頻電源32、阻抗匹配器34、射頻電源35、阻抗匹配器36、氣體供給源44、以及傳熱氣體供給源62、64。控制部66對排氣裝置26、開關SW、射頻電源32、阻抗匹配器34、射頻電源35、阻抗匹配器36、氣體供給源44、以及傳熱氣體供給源62、64的各者送出控制訊號。藉由來自控制部66的控制訊號，進而控制排氣裝置26所進行之排氣、開關SW之開關、來自射頻電源32之電力供給、阻抗匹配器34之阻抗調整、來自射頻電源35之電力供給、阻抗匹配器36之阻抗調整、氣體供給源44所進行之處理氣體的供給、傳熱氣體供給源62、64分別所進行之傳熱氣體的供給。
在此電漿處理裝置10之中，自氣體供給源44將處理氣體供給至處理空間S10。另外，射頻電場形成在電極板40與基底14之間。藉由此射頻電場，將電漿產生在處理空間S10之中。並且，藉由處理氣體所含之元素的自由基等，施行晶圓W的處理。
以下，說明可以作為處理模組PM2而使用的電漿處理裝置100A。圖9簡略顯示可以作為圖7所示之處理模組PM2而使用的電漿處理裝置。圖9所示之電漿處理裝置100A包括處理容器192。處理容器192例如具有圓筒狀，且由鋁之類的金 屬構成。處理容器192就其內部空間而言提供空間S100。空間S100包含空間S101及空間S102。空間S101係比空間S102更上方的空間。
處理容器192的底部設有用以載置晶圓W的載置台110。載置台110可在鋁之類的金屬製基底上具有靜電夾盤。載置台110亦可具有加熱器及/或冷媒流道之類的溫度調整機構等。
處理容器192的頂板部設有介電質194。介電質194係板狀，且由例如石英玻璃、陶瓷等構成。介電質194係以相向於載置台110的方式設置。介電質194係以例如堵住處理容器192的頂板部所形成的開口之方式氣密安裝。
處理容器192連接有將處理氣體加以導入的第一氣體供給部120A。第一氣體供給部120A將藉由電漿源而激發的處理氣體供給至上述空間S101。將空間S101加以畫分之處理容器192的側壁部形成有氣體導入口121，且氣體導入口121經由氣體供給配管123A而連接有氣體供給源122A。氣體供給配管123A的中途插設有控制處理氣體流量的流量控制器，例如質流控制器124A及開閉閥126A。依據此第一氣體供給部120A，來自氣體供給源122A的處理氣體藉由質流控制器124A而控制成既定流量，並從氣體導入口121導入處理容器192內的空間S101。
另外，處理容器192連接有用於導入的第二氣體供給部120B。第二氣體供給部120B將待抑制電漿源所致激發之處理氣體供給至上述空間S102。將空間S102加以畫分之處理容器192的側壁部設有氣體供給頭240。氣體供給頭240經由氣體供給配管123B而連接有氣體供給源122B。氣體供給頭240提供有多個氣體孔240h。此等多個氣體孔240h亦可往下方向即朝向載置台110的方向而開口。如上 所述，利用處理氣體往下方向流通，能對晶圓W適當地供給處理氣體。此外，多個氣體孔240h亦可往上方向即朝向空間S101的方向而開口。
氣體供給配管123B的中插設有控制處理氣體流量的流量控制器，例如質流控制器124B、及開閉閥126B。依據此第二氣體供給部120B，來自氣體供給源122B的處理氣體受到質流控制器124B控制成預定流量，並從氣體供給頭240導入處理容器192內的空間S102。
處理容器192的底部經由排氣管132連接有用以將處理容器192內的氣體加以排氣的排氣部130。排氣部130能例如由真空泵構成，並將處理容器192內的空間壓力減壓至既定壓力為止。
處理容器192的側壁部形成有晶圓搬出搬入口134。另外，處理容器192的側壁部設有用以開閉晶圓搬出搬入口134的閘閥136。
處理容器192的頂板部的上方設有天線140及屏蔽構件160。天線140係平面狀的射頻天線，且設在介電質194的上側面(外側面)的上方。屏蔽構件160覆蓋天線140。天線140具有內側天線元件142A及外側天線元件142B。內側天線元件142A配置在介電質194的中央部的上方。外側天線元件142B以圍繞內側天線元件142A的方式配置在該內側天線元件142A的外側。內側天線元件142A及外側天線元件142B各自係由例如銅、鋁、不銹鋼之類的導體構成，並形成為螺線狀。
內側天線元件142A及外側天線元件142B各自受到多個夾持體144所夾持而成為一體。多個夾持體144各自形成為例如棒狀。多個夾持體144以從內側天線元件142A的中央附近往外側天線元件142B的外側伸出的方式配置成放射線狀。
屏蔽構件160包含內側遮罩壁162A及外側遮罩壁162B。內側遮罩壁162A具有約略筒狀，且以圍繞內側天線元件142A的方式設在內側天線元件142A與外側天線元件142B之間。外側遮罩壁162B具有約略筒狀，且設置成圍繞外側天線元件142B。由此，介電質194的上側面分成內側遮罩壁162A的內側之中央部(中央區)、及內側遮罩壁162A與外側遮罩壁162B之間之周緣部(周緣區)。
內側天線元件142A上，以封堵內側遮罩壁162A的開口的方式設有圓板狀的內側屏蔽板164A。外側天線元件142B上，以封堵內側遮罩壁162A與外側遮罩壁162B之間的開口的方式，設有環狀板形狀的外側屏蔽板164B。
此外，屏蔽構件160的形狀不限於圓筒狀。舉例而言，處理容器192的形狀若係方筒狀，則屏蔽構件160的形狀亦可係方筒狀之類的其它形狀。
內側天線元件142A及外側天線元件142B分別連接有射頻電源150A及射頻電源150B。由此，將相同頻率或相異頻率的射頻電力供給至內側天線元件142A及外側天線元件142B。舉例而言，從射頻電源150A將既定頻率(例如40MHz)的射頻電力以既定功率供給至內側天線元件142A時，則藉由處理容器192內所形成的感應磁場，使處理容器192內所導入的處理氣體受到激發，且在晶圓W上的中央部產生甜甜圈型的電漿。
另外，從射頻電源150B將既定頻率(例如60MHz)的射頻電力以既定功率供給至外側天線元件142B時，則藉由處理容器192內所形成的感應磁場，使處理容器192內所導入的處理氣體受到激發，且在晶圓上的周緣部產生另一甜甜圈型的電漿。
藉由此等電漿，從處理氣體產生自由基。從射頻電源150A及射頻電源150B輸出的射頻不限於上述頻率。舉例而言，亦可供給13.56MHz、27MHz、40MHz、60MHz等各種頻率的射頻電力。其中，內側天線元件142A及外側天線元件142B的電性長度能依照從射頻電源150A及射頻電源150B輸出的射頻電力而調整。另外，內側屏蔽板164A之高度方向位置及外側屏蔽板164B之高度方向位置分別能藉由致動器168A及致動器168B而調整。
電漿處理裝置100A更包括控制部200。藉由此控制部200而控制電漿處理裝置100A的各部位。另外，控制部200連接有由鍵盤、顯示器等而構成的操作部210，其中，該鍵盤施行用以使操作員管理電漿處理裝置100A的指令之輸入操作，且該顯示器將電漿處理裝置100A的運行狀況加以可視化顯示。
再者，控制部200連接有：記憶部220，記憶有用以藉由控制部200之控制而實現在電漿處理裝置100A執行的各種處理的程式及執行程式所須要的配方數據等。
記憶部220，舉例而言，在用以執行晶圓W的製程處理的多個製程處理配方之外，還記憶有用以施行處理容器192內的清理處理等必要處理的配方等。此等配方係將電漿處理裝置100A的各部位加以控制的控制參數、設定參數等多個參 數值加以彙整。舉例而言，製程處理配方例如包含處理氣體之流量、處理容器192內之壓力、供給至內側天線元件142A及外側天線元件142B之射頻電力的頻率、功率等參數值。
以下，說明可以作為處理模組PM4而使用的電漿處理裝置100B。圖10簡略顯示可以做為圖7所示之處理模組PM4而使用的電漿處理裝置。
電漿處理裝置100B具備分隔板230，此點係與電漿處理裝置100A不同。分隔板230設在處理容器192的內部。分隔板230插設在空間S101與空間S102之間，而區分空間S101與空間S102。電漿處理裝置100B之中，空間S101係由電漿源產生電漿的空間。空間S102係配置晶圓W的空間。分隔板230具有至少二個板狀構件，亦即至少具有板狀構件230A及板狀構件230C。板狀構件230A及板狀構件230C在從空間S101朝向空間S102的方向之中依序排列。板狀構件230A與板狀構件230C之間，配置有將兩者的間隔維持成既定間隔的間隔件230B。
板狀構件230A及板狀構件230C形成有貫穿此等的排列方向的多個狹縫。此外，狹縫亦可係貫穿孔。從上述排列方向觀察，板狀構件230A所形成的各狹縫配置成不與板狀構件230C所形成的各狹縫重疊。就板狀構件230A、230C的材料而言，例如使用有石英玻璃。就間隔件230B的材料而言，例如使用有鋁Al。以如上所述方式構成的分隔板230係作為所謂離子阱而發揮功能，抑制離子及真空紫外光的穿透。此外，於施行利用排氣部之空間S100的減壓之狀態下，在空間S101產生的自由基能藉由空間S101與空間S102之間的壓力差，從空間S101穿透分隔板230而移動至空間S102。
以下，說明於處理系統PS之中實施處理方法MT的情況下之該處理系統PS的運用之各種實施形態。此實施處理系統PS分別包含電漿處理裝置10、電漿處理裝置100A、電漿處理裝置100B來作為處理模組PM1、處理模組PM2、處理模組PM4。
本發明之一實施形態之中，步驟ST1及步驟ST2使用電漿處理裝置10而依序執行。步驟ST1將上述遮罩層ML的蝕刻用處理氣體供給至收容圖2之(a)所示的晶圓W之電漿處理裝置10的處理容器12內，並產生該處理氣體的電漿。另外，步驟ST2將處理氣體A供給至電漿處理裝置10的處理容器12內，產生該處理氣體A的電漿。
其次，將晶圓W搬運至電漿處理裝置100A。然後，使用電漿處理裝置100A而執行步驟ST3。此外，本發明之一實施形態之中，步驟ST3中晶圓W所配置的空間的壓力，設定成高於步驟ST2中晶圓W所配置的空間的壓力。例如，步驟ST3中晶圓W所配置的空間的壓力設定成1Torr(133.3Pa)以上的壓力。舉例而言，步驟ST31之中，晶圓W所配置的空間的壓力設定成5Torr(666.6Pa)，步驟ST32之中，晶圓W所配置的空間的壓力設定成40Torr(5333Pa)。另外，步驟ST3之中，晶圓W的溫度設定成高於步驟ST2中晶圓W的溫度。例如，步驟ST3的步驟ST31之中，晶圓W的溫度設定成200℃之類的溫度。因此，本發明之一實施形態之中，執行步驟ST2後，晶圓W搬運至電漿處理裝置100A，用以執行步驟ST3。
執行步驟ST3前，電漿處理裝置100A之中，載置台110的溫度設定成如同上述的高溫，例如200℃。另外，將Ar氣體之類的惰性氣體供給至電漿處理裝置100A的處理容器192內。然後，步驟ST3的步驟ST31之中，將處理氣體B從第一氣體 供給部120A供給至電漿處理裝置100A的處理容器192內，並產生該處理氣體B的電漿。處理氣體B例如可包含150sccm之H2氣體、300sccm之Ar氣體、及N2氣體。N2氣體的流量可任意設定。另外，步驟ST31之中，藉由射頻電源150A及射頻電源150B而供給至天線140的天線元件的電力，例如可設定成1000W。
其次，藉由Ar氣體之類的惰性氣體而替換電漿處理裝置100A的處理容器192內的氣體後，執行步驟ST32。步驟ST32將處理氣體C從第二氣體供給部120B供給至電漿處理裝置100A的處理容器192內。此外，步驟ST32中處理氣體C不被激發，因此步驟ST32中不產生電漿。此處理氣體C例如可包含280sccm之hfacH、100sccm之H2O、及30sccm之O2氣體。
此等步驟ST31及步驟ST32各一次、或交替重複多次後，將晶圓W搬運至處理模組PM2。處理模組PM2執行步驟ST4。由此，將保護膜PF形成在晶圓W上。
其次，將晶圓W搬運至電漿處理裝置100B。而且，使用電漿處理裝置100B而執行步驟ST5。步驟ST5的步驟ST51將處理氣體D從第一氣體供給部120A供給至電漿處理裝置100B的處理容器192內，並產生該處理氣體D的電漿。然後，執行步驟ST52。步驟ST52將處理氣體E從第二氣體供給部120B供給至電漿處理裝置100B的處理容器192內。
其次，將晶圓W搬運至電漿處理裝置10。而且，使用電漿處理裝置10而依序執行步驟ST6及步驟ST7。步驟ST6將處理氣體F供給至電漿處理裝置10的處理容器12內，並產生該處理氣體F的電漿。另外，步驟ST7將處理氣體G供給至電 漿處理裝置10的處理容器12內，並產生該處理氣體G的電漿。由此，完成處理方法MT之實施，並製造出MRAM元件。
本發明之另一實施形態之中，亦可使用電漿處理裝置100A而執行步驟ST2、步驟ST31、及步驟ST32。再者在本發明之另一實施形態之中，亦可使用電漿處理裝置100A而執行步驟ST6及步驟ST7之中至少一者。
以上已說明各種實施形態，但本發明不限定於上述實施形態，可以構成各種變形態樣。舉例而言，上述電漿處理裝置100A未具有分隔板230，但亦可具有例如：分隔板，包含比電漿處理裝置100B更少數的板狀構件。此情形下，能使供給至晶圓W的離子的量減少。
另外，上述實施形態之中係為了去除上部磁性層之蝕刻所產生的沉積物而執行步驟ST3，但亦可為了去除下部磁性層之蝕刻所產生的抗蝕物而執行步驟ST3。

Claims (6)

  1. 一種被處理體之處理方法，該被處理體具有下部磁性層、該下部磁性層上所設的絕緣層、該絕緣層上所設的上部磁性層、及該上部磁性層上所設的遮罩，且該被處理體之處理方法，包括： 蝕刻上部磁性層的步驟，將第一處理氣體供給至電漿處理裝置的處理容器內，產生該第一處理氣體的電漿，而由該第一處理氣體的電漿蝕刻該上部磁性層；以及 去除沉積物的步驟，將由該蝕刻上部磁性層的步驟所形成在該被處理體上的沉積物去除； 且該去除該沉積物的步驟包括： 還原步驟，藉由包含H2氣體之第二處理氣體的電漿而使該沉積物產生還原反應；以及 去除產生物的步驟，使用包含六氟乙醯丙酮的第三處理氣體而去除由該還原步驟所產生的產生物。
  2. 如申請專利範圍第1項之被處理體之處理方法，其中， 交替重複該蝕刻上部磁性層的步驟與該去除沉積物的步驟。
  3. 如申請專利範圍第1項或第2項之被處理體之處理方法，其中， 該第二處理氣體更包含N2氣體。
  4. 如申請專利範圍第1或2項之被處理體之處理方法，其中， 該第三處理氣體包含H2O。
  5. 如申請專利範圍第1或2項之被處理體之處理方法，其中， 該上部磁性層包含CoFeB。
  6. 如申請專利範圍第1或2項之被處理體之處理方法，其中， 更包括：蝕刻該絕緣層的步驟，將第四處理氣體供給至電漿處理裝置的處理容器內，使該第四處理氣體的電漿產生，並由該第四處理氣體的電漿蝕刻該絕緣層。
TW104123616A 2014-07-25 2015-07-22 被處理體之處理方法 TWI652840B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014-151914 2014-07-25
JP2014151914A JP6199250B2 (ja) 2014-07-25 2014-07-25 被処理体を処理する方法

Publications (2)

Publication Number Publication Date
TW201614883A TW201614883A (en) 2016-04-16
TWI652840B true TWI652840B (zh) 2019-03-01

Family

ID=55162947

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104123616A TWI652840B (zh) 2014-07-25 2015-07-22 被處理體之處理方法

Country Status (5)

Country Link
US (1) US9793130B2 (zh)
JP (1) JP6199250B2 (zh)
KR (1) KR102363052B1 (zh)
TW (1) TWI652840B (zh)
WO (1) WO2016013418A1 (zh)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6529371B2 (ja) * 2015-07-27 2019-06-12 東京エレクトロン株式会社 エッチング方法及びエッチング装置
US10170697B2 (en) * 2016-09-07 2019-01-01 International Business Machines Corporation Cryogenic patterning of magnetic tunnel junctions
JP6820717B2 (ja) 2016-10-28 2021-01-27 株式会社日立ハイテク プラズマ処理装置
KR102575405B1 (ko) 2016-12-06 2023-09-06 삼성전자주식회사 자기 저항 메모리 소자 및 그 제조 방법
JP6832171B2 (ja) * 2017-01-24 2021-02-24 東京エレクトロン株式会社 プラズマ処理装置のチャンバ本体の内部のクリーニングを含むプラズマ処理方法
JP6917205B2 (ja) * 2017-06-16 2021-08-11 東京エレクトロン株式会社 磁気抵抗素子の製造方法
KR102244395B1 (ko) * 2018-03-30 2021-04-23 도쿄엘렉트론가부시키가이샤 에칭 방법 및 에칭 장치
JP7063117B2 (ja) * 2018-03-30 2022-05-09 東京エレクトロン株式会社 エッチング方法及びエッチング装置
KR102183391B1 (ko) * 2018-06-20 2020-11-30 주식회사 히타치하이테크 자기 저항 소자의 제조 방법 및 자기 저항 소자
KR102445181B1 (ko) * 2019-02-01 2022-09-20 주식회사 히타치하이테크 에칭 방법 및 플라스마 처리 장치
JP7338355B2 (ja) * 2019-09-20 2023-09-05 東京エレクトロン株式会社 エッチング方法、及びエッチング装置
KR20220082068A (ko) 2019-11-08 2022-06-16 도쿄엘렉트론가부시키가이샤 에칭 방법
US11456180B2 (en) * 2019-11-08 2022-09-27 Tokyo Electron Limited Etching method
SG10202010798QA (en) 2019-11-08 2021-06-29 Tokyo Electron Ltd Etching method and plasma processing apparatus
CN112786441A (zh) * 2019-11-08 2021-05-11 东京毅力科创株式会社 蚀刻方法及等离子体处理装置
JP2022077710A (ja) * 2020-11-12 2022-05-24 東京エレクトロン株式会社 エッチング方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001351898A (ja) * 2000-06-07 2001-12-21 Nec Corp 半導体装置の製造方法
US6933239B2 (en) * 2003-01-13 2005-08-23 Applied Materials, Inc. Method for removing conductive residue
KR101158059B1 (ko) * 2004-12-27 2012-06-18 매그나칩 반도체 유한회사 반도체 소자의 금속 배선 형성 방법
JP2011014679A (ja) * 2009-07-01 2011-01-20 Canon Anelva Corp 磁性素子の製造法及び記憶媒体
JP2014049466A (ja) 2012-08-29 2014-03-17 Tokyo Electron Ltd エッチング処理方法及び基板処理装置
US9419211B2 (en) * 2012-10-30 2016-08-16 Tokyo Electron Limited Etching method and substrate processing apparatus
JP5918108B2 (ja) * 2012-11-16 2016-05-18 東京エレクトロン株式会社 プラズマ処理方法及びプラズマ処理装置

Also Published As

Publication number Publication date
US9793130B2 (en) 2017-10-17
WO2016013418A1 (ja) 2016-01-28
US20170133233A1 (en) 2017-05-11
TW201614883A (en) 2016-04-16
JP2016029696A (ja) 2016-03-03
KR102363052B1 (ko) 2022-02-16
KR20170034794A (ko) 2017-03-29
JP6199250B2 (ja) 2017-09-20

Similar Documents

Publication Publication Date Title
TWI652840B (zh) 被處理體之處理方法
JP6228694B2 (ja) 基板処理装置及び基板処理方法
KR101926478B1 (ko) 에칭 처리 방법
US6933239B2 (en) Method for removing conductive residue
US11133192B2 (en) Workpiece processing method
TWI591722B (zh) 含鈷及鈀之膜之蝕刻方法
TW201842576A (zh) 蝕刻方法
TWI540638B (zh) 半導體裝置之製造方法
US10685816B2 (en) Method of etching object to be processed
TWI830129B (zh) 蝕刻裝置及蝕刻方法
TWI759348B (zh) 被處理體之處理方法
TW201923895A (zh) 蝕刻方法