WO2013187429A1 - プラズマエッチング方法及びプラズマ処理装置 - Google Patents

プラズマエッチング方法及びプラズマ処理装置 Download PDF

Info

Publication number
WO2013187429A1
WO2013187429A1 PCT/JP2013/066162 JP2013066162W WO2013187429A1 WO 2013187429 A1 WO2013187429 A1 WO 2013187429A1 JP 2013066162 W JP2013066162 W JP 2013066162W WO 2013187429 A1 WO2013187429 A1 WO 2013187429A1
Authority
WO
WIPO (PCT)
Prior art keywords
etching
plasma
gas
mask
etching process
Prior art date
Application number
PCT/JP2013/066162
Other languages
English (en)
French (fr)
Inventor
光 渡邉
Original Assignee
東京エレクトロン株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 東京エレクトロン株式会社 filed Critical 東京エレクトロン株式会社
Priority to KR1020147030897A priority Critical patent/KR102096119B1/ko
Priority to CN201380025589.4A priority patent/CN104303274B/zh
Publication of WO2013187429A1 publication Critical patent/WO2013187429A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32091—Radio frequency generated discharge the radio frequency energy being capacitively coupled to the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32137—Radio frequency generated discharge controlling of the discharge by modulation of energy
    • H01J37/32155—Frequency modulation
    • H01J37/32165—Plural frequencies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks

Definitions

  • the present invention relates to a method for plasma-etching an object to be processed and a plasma processing apparatus for performing the plasma etching.
  • This application claims priority based on Japanese Patent Application No. 2012-136093 filed in Japan on June 15, 2012 and US 61/663133 filed in the United States on June 22, 2012. Incorporated into.
  • fine processing such as etching and film formation is performed on the object to be processed by the action of plasma.
  • microfabrication by plasma etching include, for example, a trench and a capacitor hole.
  • a silicon oxide film is used as a mask. If an attempt is made to increase the etching rate of the silicon layer in the etching process, etching of the silicon oxide film is performed. The rate will also rise. For this reason, there is a problem that the etching selectivity cannot be increased and the etching depth cannot be increased. This is because if the mask is completely etched, etching must be stopped.
  • Patent Document 1 describes a target object disposed in a substrate processing chamber using HBr gas, O 2 gas, SiF gas, or the like as a processing gas when a silicon layer as a target object is etched. It is disclosed that etching is performed by applying two high-frequency powers having different frequencies to the lower electrode to be placed. According to this etching method, holes having a high aspect ratio can be formed in the silicon layer.
  • Patent Document 1 cannot form a high aspect ratio hole with an aspect ratio of 60 or more.
  • the present invention has been made in view of such a point, and an object thereof is to form a high aspect ratio hole or trench by plasma etching.
  • the present invention provides a silicon oxide film layer that is laminated on a substrate by applying a high frequency power between an upper electrode and a lower electrode provided in a processing vessel to turn the processing gas into plasma. And etching the silicon nitride layer using the silicon layer formed on the silicon nitride layer as a mask, wherein the silicon nitride layer is etched by plasma of a CF-containing gas and a CFH-containing gas. And then performing a second etching process for etching the silicon oxide film layer with a CF-containing gas plasma, and then depositing a Si-containing material on the mask with a Si-containing gas plasma. With the Si-containing material deposited on the silicon mask, the silicon oxide film is again produced by CF-containing gas plasma. By performing a third etching process for etching the layer, holes or trenches having a predetermined aspect ratio are formed.
  • the Si-containing material is deposited by the plasma of the Si-containing gas, and then the etching treatment is again performed using the plasma of the CF-containing gas. Even if it went, it was confirmed that the mask was not etched and disappeared.
  • the present invention is based on this finding, and according to the present invention, after the silicon oxide film layer is etched using the silicon layer as a mask, the Si-containing material is deposited by plasma of the Si-containing gas. Thereafter, the etching process is performed again using plasma of a CF-containing gas.
  • holes having a desired pattern can be dug deeper than in the prior art.
  • holes or trenches having a predetermined aspect ratio for example, an aspect ratio of 60 or more can be formed.
  • a silicon oxide film layer and a silicon nitride layer stacked on a substrate by applying a high frequency power between an upper electrode and a lower electrode provided in a processing vessel to turn a processing gas into plasma A plasma processing apparatus for plasma etching, a processing container for accommodating the substrate, a high frequency power source for applying high frequency power to an upper electrode and a lower electrode provided in the processing container, and a processing gas in the processing container
  • the processing gas supply source includes a CF-containing gas and a CFH-containing gas for etching the silicon nitride layer, and a CF-containing gas for etching the silicon oxide film layer.
  • An etching gas supply unit for supplying an Si-containing gas for depositing an Si-containing material on the silicon mask formed on the silicon oxide film It is characterized with a coating gas supply unit, in that it comprises that.
  • a high aspect ratio hole or trench can be formed by plasma etching.
  • FIG. 1 is a longitudinal sectional view showing a schematic configuration of a plasma processing apparatus 1 according to an embodiment of the present invention.
  • the plasma processing apparatus 1 according to the present embodiment is, for example, a parallel plate type plasma etching processing apparatus, and performs an etching process using plasma on a silicon oxide film layer stacked on a wafer W.
  • the wafer W to be etched in the present embodiment is a silicon substrate, and a silicon oxide film layer 3 is formed on the upper surface thereof as shown in FIG.
  • a silicon nitride layer 4 is formed on the silicon oxide film layer 3, and a mask 5 made of polysilicon, for example, is formed on the silicon nitride layer 4 in a predetermined pattern.
  • the plasma processing apparatus 1 has a substantially cylindrical processing container 11 provided with a wafer chuck 10 for holding a wafer W.
  • the processing container 11 is electrically connected to the ground line 12 and grounded. Further, the inner wall of the processing vessel 11 is covered with a liner (not shown) having a thermal spray coating made of a plasma resistant material on the surface.
  • the lower surface of the wafer chuck 10 is supported by a susceptor 13 as a lower electrode.
  • the susceptor 13 is formed in a substantially disk shape from a metal such as aluminum.
  • a support base 15 is provided at the bottom of the processing container 11 via an insulating plate 14, and the susceptor 13 is supported on the upper surface of the support base 15.
  • An electrode (not shown) is provided inside the wafer chuck 10 so that the wafer W can be adsorbed and held by an electrostatic force generated by applying a DC voltage to the electrode.
  • a conductive correction ring 20 made of, for example, silicon is provided on the upper surface of the susceptor 13 and on the outer periphery of the wafer chuck 10 to improve the uniformity of plasma processing.
  • the outer surface of the susceptor 13, the support base 15, and the correction ring 20 is covered with a cylindrical member 21 made of, for example, quartz.
  • a coolant path 15a through which a coolant flows is provided in the support base 15 in, for example, an annular shape.
  • the wafer W held by the wafer chuck 10 is controlled.
  • the temperature can be controlled.
  • a heat transfer gas pipe 22 that supplies, for example, helium gas as a heat transfer gas between the wafer chuck 10 and the wafer W held by the wafer chuck 10 includes, for example, the bottom of the processing vessel 11, the susceptor 13, and the support base. 15 and the insulating plate 14 are provided.
  • the susceptor 13 is electrically connected via a first matching unit 31 to a first high-frequency power source 30 for supplying high-frequency power to the susceptor 13 to generate plasma.
  • the first high frequency power supply 30 is configured to output a high frequency power of, for example, 27 to 100 MHz, for example, 100 MHz in the present embodiment.
  • the first matching unit 31 matches the internal impedance of the first high-frequency power source 30 and the load impedance, and when the plasma is generated in the processing container 11, the internal impedance of the first high-frequency power source 30. And the load impedance appear to coincide with each other.
  • the susceptor 13 is provided with a second high-frequency power supply 40 for supplying ions to the wafer W by supplying a high-frequency power to the susceptor 13 and applying a bias to the wafer W via a second matching unit 41.
  • the second high frequency power supply 40 is configured to output a high frequency power of, for example, 400 kHz to 13.56 MHz, for example, 3.2 MHz in the present embodiment.
  • the second matching unit 41 matches the internal impedance of the second high-frequency power source 40 with the load impedance.
  • the first high-frequency power source 30, the first matching unit 31, the second high-frequency power source 40, and the second matching unit 41 are connected to a control unit 150 described later, and these operations are controlled by the control unit 150. Is done.
  • an upper electrode 42 is provided in parallel to face the susceptor 13.
  • the upper electrode 42 is supported on the upper portion of the processing container 11 via a conductive support member 50. Therefore, the upper electrode 42 is at the ground potential as in the processing container 11.
  • the upper electrode 42 includes an electrode plate 51 that forms an opposing surface to the wafer W held by the wafer chuck 10, and an electrode support plate 52 that supports the electrode plate 51 from above.
  • a plurality of gas supply ports 53 for supplying a processing gas into the processing container 11 are formed so as to penetrate the electrode plate 51.
  • the electrode plate 51 is made of, for example, a low-resistance conductor or semiconductor with low Joule heat, and silicon, for example, is used in the present embodiment.
  • the electrode support plate 52 is made of a conductor, and in the present embodiment, for example, aluminum is used.
  • a gas diffusion chamber 54 formed in a substantially disc shape is provided at the center inside the electrode support plate 52.
  • a plurality of gas holes 55 extending downward from the gas diffusion chamber 54 are formed in the lower part of the electrode support plate 52, and the gas supply port 53 is connected to the gas diffusion chamber 54 through the gas hole 55.
  • a gas supply pipe 71 is connected to the gas diffusion chamber 54.
  • a processing gas supply source 72 is connected to the gas supply pipe 71 as shown in FIG. 1, and the processing gas supplied from the processing gas supply source 72 is supplied to the gas diffusion chamber 54 via the gas supply pipe 71. Is done.
  • the processing gas supplied to the gas diffusion chamber 54 is introduced into the processing container 11 through the gas hole 55 and the gas supply port 53. That is, the upper electrode 42 functions as a shower head that supplies a processing gas into the processing container 11.
  • the processing gas supply source 72 in the present embodiment includes an etching gas supply unit 72a that supplies a processing gas for an etching process, and a coating gas supply unit 72b that performs a coating process.
  • the processing gas supply source 72 includes valves 73a and 73b and flow rate adjusting mechanisms 74a and 74b provided between the gas supply units 72a and 72b and the gas diffusion chamber 54, respectively.
  • the flow rate of the gas supplied to the gas diffusion chamber 54 is controlled by the flow rate adjusting mechanisms 74a and 74b.
  • etching gas for the etching process for example, a mixed gas of C4F6 / CH2F2 / O2 is used for etching the silicon nitride layer 4, and a mixed gas of C4F6 / Ar / O2 is used for etching the silicon oxide film layer 3.
  • a coating gas for performing the coating process for example, a SiCl 4 -containing gas is used.
  • a mixed gas of SiCl 4 / He is used.
  • An exhaust flow path 80 that functions as a flow path for discharging the atmosphere in the processing container 11 to the outside of the processing container 11 by the inner wall of the processing container 11 and the outer surface of the cylindrical member 21 at the bottom of the processing container 11. Is formed.
  • An exhaust port 90 is provided on the bottom surface of the processing container 11.
  • An exhaust chamber 91 is formed below the exhaust port 90, and an exhaust device 93 is connected to the exhaust chamber 91 via an exhaust pipe 92. Therefore, by driving the exhaust device 93, the atmosphere in the processing container 11 can be exhausted through the exhaust flow path 80 and the exhaust port 90, and the inside of the processing container can be decompressed to a predetermined degree of vacuum.
  • a ring magnet 100 is arranged around the processing container 11 concentrically with the processing container 11.
  • the ring magnet 100 can apply a magnetic field to the space between the wafer chuck 10 and the upper electrode 42.
  • the ring magnet 100 is configured to be rotatable by a rotation mechanism (not shown).
  • control unit 150 is provided as described above.
  • the control unit 150 is, for example, a computer and has a program storage unit (not shown).
  • the program storage unit also stores a program for operating the plasma processing apparatus 1 by controlling the power supplies 30 and 40, the matching units 31 and 41, the flow rate adjusting mechanisms 74a and 74b, and the like.
  • the above program is recorded on a computer-readable storage medium such as a computer-readable hard disk (HD), flexible disk (FD), compact disk (CD), magnetic optical desk (MO), or memory card. May have been installed in the control unit 150 from the storage medium.
  • a computer-readable storage medium such as a computer-readable hard disk (HD), flexible disk (FD), compact disk (CD), magnetic optical desk (MO), or memory card. May have been installed in the control unit 150 from the storage medium.
  • the plasma processing apparatus 1 according to the present embodiment is configured as described above. Next, the plasma etching process in the plasma processing apparatus 1 according to the present embodiment will be described.
  • the wafer W is loaded into the processing container 11 and is placed and held on the wafer chuck 10. At this time, the silicon oxide film layer 3, the silicon nitride layer 4, and the mask 5 having a predetermined pattern as shown in FIG. 2 are formed on the wafer W as described above.
  • the inside of the processing container 11 is evacuated by the exhaust device 93, and at the same time, the etching process (first etching process) of the silicon nitride layer 4 is first performed from the etching gas supply unit 72a.
  • a processing gas is supplied into the processing container 11 at a predetermined flow rate.
  • a mixed gas of C4F6 / CH2F2 / O2 is used as a processing gas for the first etching process, and each gas is supplied at a flow rate of 42/90/100 sccm.
  • the first high frequency power supply 30 and the second high frequency power supply 40 continuously apply high frequency power to the susceptor 13 as the lower electrode.
  • the processing gas for etching supplied into the processing container 11 is turned into plasma between the upper electrode 42 and the susceptor 13.
  • the plasma is confined between the upper electrode 42 and the susceptor 13 by the magnetic field of the ring magnet 100.
  • the silicon nitride layer 4 is etched by ions or radicals generated by plasma in the processing container 11 using polysilicon as an etching mask 5.
  • the silicon oxide film layer 3 is then etched as a second etching process.
  • C 4 F 6 / Ar / O 2 is supplied as an etching gas from the etching gas supply unit 72 a at a flow rate of 100/100/94 sccm, and ions and radicals generated by plasma in the processing container 11 are passed through the mask 5.
  • the silicon oxide film layer 3 is etched. Thereby, as shown in FIG. 3, the hole 200 is formed.
  • the polysilicon mask 5 is also etched at the same time.
  • the wafer W is then coated.
  • SiCl 4 / He is supplied as a coating gas from the coating gas supply unit 72 b at a flow rate of 18/100 sccm.
  • the application of the high frequency power to the susceptor 13 by the second high frequency power supply 40 is stopped.
  • the Si-containing compound D is deposited on the mask 5 on the wafer W and the upper surface of the mask 5 is coated by the ions and radicals generated by the plasma in the processing container 11.
  • the etching process of the silicon oxide film layer 3 is performed again.
  • C4F6 / Ar / O2 is supplied as an etching gas from the etching gas supply unit 72a at a flow rate of 100/100/94 sccm.
  • the silicon oxide film layer 3 is etched again using the mask 5 on which the Si-containing compound D is deposited as an etching mask.
  • the mask 5 is also etched at the same time, but the mask 5 is coated with the Si-containing compound D to increase the thickness in the height direction. .
  • the mask 5 is not completely etched away. Thus, the mask 5 remains, so that the etching process of the silicon oxide film layer 3 can be performed again, and the silicon oxide film layer 3 is further dug down in the depth direction.
  • the Si-containing compound D is deposited not only on the upper surface of the mask 5 after the etching process but also on the side surface of the hole 200 of the silicon oxide film layer 3 formed by the second etching process.
  • the Si-containing compound D is deposited not only on the upper surface of the mask 5 after the etching process but also on the side surface of the hole 200 of the silicon oxide film layer 3 formed by the second etching process.
  • the Si-containing compound D is deposited not only on the upper surface of the mask 5 after the etching process but also on the side surface of the hole 200 of the silicon oxide film layer 3 formed by the second etching process.
  • the Si-containing compound D is deposited not only on the upper surface of the mask 5 after the etching process but also on the side surface of the hole 200 of the silicon oxide film layer 3 formed by the second etching process.
  • the capacitance of the formed capacitor is inversely proportional to the diameter of the hole 200. In other words, if the diameter of the hole 200 can be kept small, a decrease in capacitance can be prevented.
  • high frequency power is not applied to the susceptor 13 by the second high frequency power supply 40 during the coating process. Therefore, ions are not drawn toward the wafer W, and the mask 5 is not etched by the drawn ions during the coating process. Therefore, the thickness of the mask 5 in the height direction can be prevented from decreasing, and the silicon oxide film layer 3 can be further dug down in the depth direction in the third etching process.
  • the Si-containing compound D is deposited on the mask 5 by the plasma of the Si-containing gas. Thereafter, the etching process is performed again using plasma of a CF-containing gas. At this time, since the mask is maintained without being lost even in the second etching, the hole 200 having a desired pattern can be dug deeper than in the prior art. As a result, for example, a high aspect ratio hole having an aspect ratio of 60 or more can be formed.
  • the Si-containing compound D is deposited not only on the upper surface of the mask 5 after the second etching process, but also on the side surfaces of the holes 200 formed by the second etching process, the hole is formed during the third etching process. It is possible to prevent the side surface of 200 from being excessively etched. As a result, it is possible to prevent the diameter of the hole 200 in the silicon oxide film layer 3 from increasing.
  • the capacitance of the formed capacitor is inversely proportional to the diameter of the hole 200. According to the present invention, the diameter of the hole 200 can be prevented from becoming large, in other words, the diameter of the hole 200 can be kept small, so that the capacitance of the capacitor formed thereafter can be prevented from decreasing. it can.
  • the present invention can be applied regardless of the presence or absence of the silicon nitride layer.
  • a mixed gas of SiCl 4 / He is used as the Si-containing gas.
  • O 2 may be added to the mixed gas, and the same effect can be obtained.
  • the present inventors conducted a comparative test to be described later.
  • the flow rate is 20/100/125 sccm, respectively. It is preferable.
  • the mask 5 when a mixed gas of SiCl 4 / He is used for the coating process of the mask 5, the mask 5 is coated with a silicon film and a mixed gas of SiCl 4 / He / O 2 is used. In addition, it has been confirmed that the mask 5 is coated with a silicon oxide film. It has been confirmed that the mask 5 can be satisfactorily coated with any mixed gas, and the disappearance of the mask 5 can be prevented in the third etching process.
  • the third etching process is performed after the coating process.
  • the coating process and the third etching process may be repeated. More specifically, the etching process is temporarily stopped before the mask 5 coated with the Si-containing compound D disappears by the third etching process. Then, by performing the coating process again and coating the remaining mask 5 with the Si-containing compound D, the third etching process can be performed again.
  • the hole 200 can be dug deeper, so that it is possible to form holes and trenches with a higher aspect ratio.
  • a mixed gas of SiCl 4 / He and a mixed gas of SiCl 4 / He / O 2 may be alternately used as a mixed gas used for the coating process.
  • polysilicon is used as the mask 5, but amorphous silicon may be used as the mask 5.
  • the mask 5 is coated using a mixed gas of SiCl 4 / He or a mixed gas of SiCl 4 / He / O 2.
  • a third etching process was performed using the mask 5 after coating.
  • a confirmation test was performed on the influence of the conditions of the coating process and the time of the third etching on the shape of the hole 200 to be formed.
  • the diameter of the wafer W was 300 mm
  • the thickness of the polysilicon as the mask 5 was 1200 nm
  • the thickness of the silicon nitride layer 4 was 300 nm.
  • the film thickness of the silicon oxide film layer 3 formed on the wafer W was 3500 nm.
  • the plasma treatment conditions for the coating treatment were such that when a mixed gas of SiCl 4 / He was used, the flow rate of SiCl 4 was 20 sccm and the flow rate of He was 100 sccm.
  • the flow rate of SiCl 4 was 20 sccm
  • the flow rate of He was 100 sccm
  • the flow rate of O 2 was 125 sccm.
  • the pressure in the processing container 11 is set to 1.33 Pa
  • the power of the first high-frequency power supply 30 is set to 500 W
  • the number of times of coating processing is changed
  • the coating processing time per time is 5 to 20 seconds. Each was changed in the range.
  • the power of the second high frequency power supply 40 was turned off (0 W).
  • the first etching process was performed using a mixed gas of C4F6 / CH2F2 / O2, and the flow rate of C4F6 was 42 sccm, the flow rate of CH2F2 was 90 sccm, and the flow rate of O2 was 100 sccm.
  • the pressure in the processing container 11 was 2.0 Pa
  • the power of the first high-frequency power source 30 was 1400 W
  • the power of the second high-frequency power source 40 was 4200 W
  • the process was performed for 205 seconds.
  • the second etching process and the third etching process were performed using a mixed gas of C4F6 / O2 / Ar, the flow rate of C4F6 gas was 100 sccm, the flow rate of O2 gas was 94 sccm, and the flow rate of Ar gas was 100 sccm.
  • the pressure in the processing container 11 was 2.26 Pa
  • the power of the first high frequency power supply 30 was 1500 W
  • the power of the second high frequency power supply 40 was 7800 W to 10000 W
  • the temperature of the wafer W was 40 ° C. to 200 ° C.
  • the power density of the first high frequency power supply 30 is 2.12 W / cm 2
  • the power density of the second high frequency power supply 40 is 11 W / cm 2 to 14.2 W / cm2.
  • a confirmation test was performed for a case where holes were formed only by the second etching process. At that time, the integrated time of the second etching process performed in the comparative example and the integrated time of the second and third etching processes in the example were made the same.
  • FIG. 6 schematically shows a cross-sectional view in a state where holes are formed in the silicon oxide film layer 3 by performing an etching process.
  • Items to be confirmed in the confirmation test are “1” to “1” indicated by circled numbers in FIG.
  • Each dimension is “4”.
  • the dimension “1” is the dimension of the opening at the upper end of the silicon nitride layer 4, the dimension “2” is the dimension of the narrowest portion of the mask 5, and the dimension “3” is the widest width of the hole 200.
  • the dimension of the part which has become is shown, respectively.
  • the dimension “4” indicates the dimension in the depth direction of the hole 200 formed by the etching process.
  • the “Aspect Ratio” in the table is the ratio between the dimension “1” and the dimension “4”.
  • the “mask remaining film” is the thickness of the mask 5 remaining on the wafer W after the etching process is completed.
  • the “selection ratio” in Table 1 is a selection ratio in the etching process obtained based on the remaining film of the mask 5.
  • the temperature of the wafer W is constant between 40 ° C. and 200 ° C. during the first to third etching processes and the coating process, and the temperature of the wafer W is changed by the test.
  • the power value of the second high frequency power supply 40 is also constant between 11 W / cm 2 and 14.2 W / cm 2 in the second etching process and the third etching process, and the power value is changed by the test.
  • Example 1 using the mixed gas of SiCl 4 / He, the aspect ratio is greatly improved as compared with the comparative example in which the coating process and the third etching process are not performed, and 60 or more. It was confirmed that etching was performed with an aspect ratio of. Further, in the result shown in FIG. 7, the dimension “4” in Example 1, that is, the dimension in the depth direction of the hole 200 is significantly increased as compared with the dimension “4” in the comparative example. From this, it was confirmed that the etching rate was improved in Example 1.
  • Example 2 and Example 3 in which the coating process and the third etching process were repeatedly performed as in Example 1, it was confirmed that the aspect ratio was improved as compared with the comparative example. Moreover, in Example 2 and Example 3, it was confirmed that dimension "3" is smaller than a comparative example. This is presumably because the side surface of the hole 200 is coated with the Si-containing compound D, thereby suppressing excessive etching of the side surface of the hole 200 in the subsequent third etching process.
  • Example 2 and Example 3 in which the coating process is performed only once and then the third etching process is performed in Example 2 and Example 3, the third etching process is performed a plurality of times, and the third etching is performed a plurality of times.
  • the coating process is performed each time the process is performed, it is considered that the side surface of the hole 200 is more strictly protected. That is, it is possible to perform etching with a higher aspect ratio by repeating the coating process and the etching process. Since the dimension “3” is reduced, for example, when a capacitor is formed in the hole 200, the distance between the electrodes can be reduced. Therefore, in Example 2 and Example 3, the capacitance is larger than that in the comparative example. A large capacitor can be formed.
  • Example 4 using a mixed gas of SiCl 4 / He / O 2 the aspect ratio is greatly improved as compared with the comparative example in which the coating process and the third etching process are not performed, and etching can be performed at an aspect ratio of 60 or more. It could be confirmed.
  • Example 5 shows the results when the coating treatment is performed for 5 seconds with a mixed gas of SiCl 4 / He and then further coated with a mixed gas of SiCl 4 / He / O 2 for 20 seconds. Even in such a case, it was confirmed that the aspect ratio was greatly improved as compared with the comparative example. In Example 6, the selectivity is also greatly improved as compared with the comparative example. This is presumably because the side wall etching was effectively suppressed by the Si coating film containing O (oxygen) by SiCl 4 / He / O 2 and the Si coating film by SiCl 4 / He.
  • Example 6 shows the results when all the conditions are the same except that the temperature of the wafer W is changed to 200 ° C. as compared to the temperature of the wafer W of Example 1 of 40 ° C. Even in such a case, it was confirmed that the aspect ratio was greatly improved as compared with the comparative example. This is because the portion where the dimension “2” is narrowed is relatively widened at a high temperature, so that a deep portion of the hole 200 can be etched. The reason why the dimension “2” is expanded is that the chemical reaction by radicals is promoted when the temperature of the wafer W becomes higher.
  • the temperature of the wafer W is changed to 120 ° C. as compared with the temperature 40 ° C. of the wafer W in the first embodiment, and the power value of the second high frequency power supply 40 during the second and third etching processes is changed.
  • the result when changing from 7800W to 10000W is shown. That is, the power density per unit area was changed from 11 W / cm 2 to 14.2 W / cm 2. Even in such a case, it was confirmed that the aspect ratio was greatly improved as compared with the comparative example. This is considered to be due to the expansion of the dimension “2” due to the high temperature and the power density for drawing ions increased.
  • Example 6 and Example 7 in order to set the aspect ratio to 60 or more, it is desirable that the temperature of the wafer W is 120 ° C. to 200 ° C. Further, the power density of the second high frequency power supply 40 is It can be seen that 11 W / cm 2 to 14.2 W / cm 2 is desirable.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Plasma Technology (AREA)

Abstract

　ウェハ上に積層されたシリコン酸化膜層を、当該シリコン酸化膜上に形成されたシリコンマスクをマスクとしてプラズマエッチング処理する方法であって、ＣＦ含有ガスのプラズマによりシリコン酸化膜層３のエッチング処理を行い、次いで、Ｓｉ含有ガスのプラズマによりマスク上にＳｉ含有物を堆積させ、その後、シリコンのマスク上にＳｉ含有物を堆積させた状態で、ＣＦ含有ガスのプラズマにより再度シリコン酸化膜層のエッチング処理を行う。これにより、アスペクト比が６０以上のホールを形成する。

Description

プラズマエッチング方法及びプラズマ処理装置
　本発明は、被処理体をプラズマエッチング処理する方法及び当該プラズマエッチングを実施するプラズマ処理装置に関する。
　本願は、２０１２年６月１５日に日本に出願された特願２０１２－１３６０９３号及び２０１２年６月２２日に米国に出願されたＵＳ　６１／６６３１３３に基づき優先権を主張し、その内容をここに援用する。
　半導体デバイスの製造工程においては、例えばプラズマの作用により被処理体上にエッチングや成膜等の微細加工が施される。プラズマエッチングによる微細加工の例としては、例えばトレンチや、キャパシタ用のホールがある。
　プラズマを用いたエッチング処理によってシリコン層にホールを形成する際には、例えばシリコン酸化膜などがマスクとして用いられるが、当該エッチング処理においてシリコン層のエッチングレートを上げようとすると、シリコン酸化膜のエッチングレートも上がることになる。そのため、エッチングの際の選択比を上げることができず、エッチング深さを深くすることができないという問題がある。マスクがエッチングされ尽されれば、エッチングを停止せざるをえないからである。
　そこで、例えば特許文献１には、被処理体としてのシリコン層をエッチングする際に、処理ガスとしてＨＢｒガス、Ｏ２ガス、ＳｉＦガス等を用い、基板処理室内に配置された、被処理体を載置する下部電極に、周波数の異なる２つの高周波電力を印加してエッチングを施すことが開示されている。このエッチング方法によれば、シリコン層に高アスペクト比のホールを形成できる。
特表２００８－５０５４９７号公報
　ところで近年、半導体デバイスの微細化、高集積化に伴い、所望の容量を有するキャパシタの形成のために、例えばアスペクト比が６０以上の高アスペクト比のホールやトレンチを形成する必要が生じている。キャパシタの容量はキャパシタを形成する電極の面積に比例して大きくなるが、微細化に伴い、電極の表面積を維持するにためにホールの深さを深くすることで対応することが求められるからである。
　しかしながら、特許文献１のエッチング方法では、アスペクト比が６０以上となるような高アスペクト比のホールを形成することはできない。
　本発明はかかる点に鑑みてなされたものであり、プラズマエッチング処理により、高アスペクト比のホールやトレンチを形成することを目的としている。
　上記目的を達成するため、本発明は、処理容器内に設けられた上部電極と下部電極との間に高周波電力を印加して処理ガスをプラズマ化し、基板上に積層されているシリコン酸化膜層及び窒化シリコン層を、当該窒化シリコン層上に形成されたシリコン層をマスクとしてプラズマエッチング処理する方法であって、ＣＦ含有ガス及びＣＦＨ含有ガスのプラズマにより前記窒化シリコン層をエッチンする第1のエッチング処理を行い、次いで、ＣＦ含有ガスのプラズマにより前記シリコン酸化膜層をエッチングする第２のエッチング処理を行い、次いで、Ｓｉ含有ガスのプラズマにより前記マスク上にＳｉ含有物を堆積させ、その後、前記シリコンマスク上にＳｉ含有物を堆積させた状態で、ＣＦ含有ガスのプラズマにより再度シリコン酸化膜層をエッチングする第３のエッチング処理を行うことで、所定のアスペクト比を有するホールまたはトレンチを形成することを特徴としている。
本発明者らによれば、シリコン層をマスクとしてシリコン酸化膜をエッチング処理した後にＳｉ含有ガスのプラズマによりＳｉ含有物を堆積させることにより、その後に再度ＣＦ含有ガスのプラズマを用いてエッチング処理を行ってもマスクがエッチングし尽されて消失することがないことが確認された。本発明はこの知見に基づくものであり、本発明によれば、シリコン層をマスクとしてシリコン酸化膜層をエッチング処理した後にＳｉ含有ガスのプラズマによりＳｉ含有物を堆積させる。そしてその後、ＣＦ含有ガスのプラズマを用いて再度エッチング処理を行う。この際、再度のエッチングにおいてもマスクは消失することなく維持されているので、所望のパターンのホールを従来よりもさらに深く掘り下げることができる。その結果、所定のアスペクト比、たとえばアスペクト比が６０以上のホールやトレンチを形成することができる。
　別の観点による本発明は、処理容器内に設けられた上部電極と下部電極との間に高周波電力を印加して処理ガスをプラズマ化し、基板上に積層されたシリコン酸化膜層及び窒化シリコン層をプラズマエッチングするプラズマ処理装置であって、前記基板を収容する処理容器と、前記処理容器内に設けられた上部電極と下部電極に高周波電力を印加する高周波電源と、前記処理容器内に処理ガスを供給する処理ガス供給源を有し、前記処理ガス供給源は、窒化シリコン層をエッチング処理するためのＣＦ含有ガス及びＣＦＨ含有ガスと、シリコン酸化膜層をエッチング処理するためのＣＦ含有ガスを供給するエッチングガス供給部と、前記シリコン酸化膜上に形成されたシリコンマスク上にＳｉ含有物を堆積させるためのＳｉ含有ガスを供給するコーティングガス供給部と、を備えていることを特徴としている。
　本発明によれば、プラズマエッチング処理により、高アスペクト比のホールやトレンチを形成することができる。
本実施の形態にかかるプラズマ処理装置の構成の概略を示す縦断面図である。 ウェハ上にシリコン酸化膜層と窒化シリコン層とシリコンマスクが形成された状態を模式的に示す断面図である。 第２のエッチング処理によりウェハにホールを形成した状態を模式的に示す断面図である。 コーティング処理によりマスクにＳｉ含有物を堆積させた状態を模式的に示す断面図である。 第３のエッチング処理を行った後のウェハの状態を模式的に示す断面図である。 確認試験の結果を示す説明図である。 確認試験の結果を示す表である。
　以下、本発明の実施の形態の一例について、図を参照して説明する。図１は、本発明の実施の形態に係るプラズマ処理装置１の概略の構成を示す縦断面図である。本実施の形態に係るプラズマ処理装置１は例えば平行平板型のプラズマエッチング処理装置でありウェハＷ上に積層されたシリコン酸化膜層のプラズマによるエッチング処理が行われる。また、本実施の形態においてエッチング処理されるウェハＷはシリコン基板であり、その上面には、図２に示すように、シリコン酸化膜層３が形成されている。シリコン酸化膜層３上には、窒化シリコン層４が形成され、窒化シリコン層４上には、例えばポリシリコンからなるマスク５が所定のパターンで形成されている。
　プラズマ処理装置１は、ウェハＷを保持するウェハチャック１０が設けられた略円筒状の処理容器１１を有している。処理容器１１は、接地線１２により電気的に接続されて接地されている。また、処理容器１１の内壁は、表面に耐プラズマ性の材料からなる溶射皮膜が形成されたライナ（図示せず）により覆われている。
　ウェハチャック１０は、その下面を下部電極としてのサセプタ１３により支持されている。サセプタ１３は、例えばアルミニウム等の金属により略円盤状に形成されている。処理容器１１の底部には、絶縁板１４を介して支持台１５が設けられ、サセプタ１３はこの支持台１５の上面に支持されている。ウェハチャック１０の内部には電極（図示せず）が設けられており、当該電極に直流電圧を印加することにより生じる静電気力でウェハＷを吸着保持することができるように構成されている。
　サセプタ１３の上面であってウェハチャック１０の外周部には、プラズマ処理の均一性を向上させるための、例えばシリコンからなる導電性の補正リング２０が設けられている。サセプタ１３、支持台１５及び補正リング２０は、例えば石英からなる円筒部材２１によりその外側面が覆われている。
　支持台１５の内部には、冷媒が流れる冷媒路１５ａが例えば円環状に設けられており、当該冷媒路１５ａの供給する冷媒の温度を制御することにより、ウェハチャック１０で保持されるウェハＷの温度を制御することができる。また、ウェハチャック１０と当該ウェハチャック１０で保持されたウェハＷとの間に、伝熱ガスとして例えばヘリウムガスを供給する伝熱ガス管２２が、例えば処理容器１１の底部、サセプタ１３、支持台１５及び絶縁板１４を貫通して設けられている。
　サセプタ１３には、当該サセプタ１３に高周波電力を供給してプラズマを生成するための第１の高周波電源３０が、第１の整合器３１を介して電気的に接続されている。第１の高周波電源３０は、例えば２７～１００ＭＨｚの周波数、本実施の形態では例えば１００ＭＨｚの高周波電力を出力するように構成されている。第１の整合器３１は、第１の高周波電源３０の内部インピーダンスと負荷インピーダンスをマッチングさせるものであり、処理容器１１内にプラズマが生成されているときに、第１の高周波電源３０の内部インピーダンスと負荷インピーダンとが見かけ上一致するように作用する。
　また、サセプタ１３には、当該サセプタ１３に高周波電力を供給してウェハＷにバイアスを印加することでウェハＷにイオンを引き込むための第２の高周波電源４０が、第２の整合器４１を介して電気的に接続されている。第２の高周波電源４０は、例えば４００ｋＨｚ～１３．５６ＭＨｚの周波数、本実施の形態では例えば３．２ＭＨｚの高周波電力を出力するように構成されている。第２の整合器４１は、第１の整合器３１と同様に、第２の高周波電源４０の内部インピーダンスと負荷インピーダンスをマッチングさせるものである。
　これら第１の高周波電源３０、第１の整合器３１、第２の高周波電源４０、第２の整合器４１は、後述する制御部１５０に接続されており、これらの動作は制御部１５０により制御される。
　下部電極であるサセプタ１３の上方には、上部電極４２がサセプタ１３に対向して平行に設けられている。上部電極４２は、導電性の支持部材５０を介して処理容器１１の上部に支持されている。したがって上部電極４２は、処理容器１１と同様に接地電位となっている。
　上部電極４２は、ウェハチャック１０に保持されたウェハＷと対向面を形成する電極板５１と、当該電極板５１を上方から支持する電極支持板５２とにより構成されている。電極板５１には、処理容器１１の内部に処理ガスを供給する複数のガス供給口５３が当該電極板５１を貫通して形成されている。電極板５１には、例えばジュール熱の少ない低抵抗の導電体または半導体により構成され、本実施の形態においては例えばシリコンが用いられる。また、電極支持板５２は導電体により構成され、本実施の形態においては例えばアルミニウムが用いられる。
　電極支持板５２内部の中央部には、略円盤状に形成されたガス拡散室５４が設けられている。また、電極支持板５２の下部には、ガス拡散室５４から下方に伸びるガス孔５５が複数形成され、ガス供給口５３は当該ガス孔５５を介してガス拡散室５４に接続されている。
　ガス拡散室５４には、ガス供給管７１が接続されている。ガス供給管７１には、図１に示すように処理ガス供給源７２が接続されており、処理ガス供給源７２から供給された処理ガスは、ガス供給管７１を介してガス拡散室５４に供給される。ガス拡散室５４に供給された処理ガスは、ガス孔５５とガス供給口５３を通じて処理容器１１内に導入される。すなわち、上部電極４２は、処理容器１１内に処理ガスを供給するシャワーヘッドとして機能する。
　本実施の形態における処理ガス供給源７２は、エッチング処理用の処理ガスを供給するエッチングガス供給部７２ａと、コーティング処理を行うためのコーティングガス供給部７２ｂを備えている。また、処理ガス供給源７２は、各ガス供給部７２ａ、７２ｂとガス拡散室５４との間にそれぞれ設けられたバルブ７３ａ、７３ｂと、流量調整機構７４ａ、７４ｂを備えている。ガス拡散室５４に供給されるガスの流量は、流量調整機構７４ａ、７４ｂによって制御される。
　エッチング処理用のエッチングガスとしては、窒化シリコン層４のエッチング用として例えばＣ４Ｆ６／ＣＨ２Ｆ２／Ｏ２の混合ガス、シリコン酸化膜層３のエッチング用としてＣ４Ｆ６／Ａｒ／Ｏ２の混合ガスが用いられる。コーティング処理を行うためのコーティングガスとしては、例えばＳｉＣｌ４含有ガスが用いられ、本実施の形態においては、例えばＳｉＣｌ４／Ｈｅの混合ガスが用いられる。
　処理容器１１の底部には、処理容器１１の内壁と円筒部材２１の外側面とによって、処理容器１１内の雰囲気を当該処理容器１１の外部へ排出するための流路として機能する排気流路８０が形成されている。処理容器１１の底面には排気口９０が設けられている。排気口９０の下方には、排気室９１が形成されており、当該排気室９１には排気管９２を介して排気装置９３が接続されている。したがって、排気装置９３を駆動することにより、排気流路８０及び排気口９０を介して処理容器１１内の雰囲気を排気し、処理容器内を所定の真空度まで減圧することができる。
　また、処理容器１１の周囲には、当該処理容器１１と同心円状にリング磁石１００が配置されている。リング磁石１００により、ウェハチャック１０と上部電極４２との間の空間に磁場を印加することができる。このリング磁石１００は、図示しない回転機構により回転自在に構成されている。
　以上のプラズマ処理装置１には、既述のように制御部１５０が設けられている。制御部１５０は、例えばコンピュータであり、プログラム格納部（図示せず）を有している。プログラム格納部には、各電源３０、４０や各整合器３１、４１及び各流量調整機構７４ａ、７４ｂなどを制御して、プラズマ処理装置１を動作させるためのプログラムも格納されている。
　なお、上記のプログラムは、例えばコンピュータ読み取り可能なハードディスク（ＨＤ）、フレキシブルディスク（ＦＤ）、コンパクトディスク（ＣＤ）、マグネットオプティカルデスク（ＭＯ）、メモリーカードなどのコンピュータに読み取り可能な記憶媒体に記録されていたものであって、その記憶媒体から制御部１５０にインストールされたものであってもよい。
　本実施の形態にかかるプラズマ処理装置１は以上のように構成されており、次に、本実施の形態にかかるプラズマ処理装置１におけるプラズマエッチング処理について説明する。
　プラズマエッチング処理にあたっては、先ず、処理容器１１内にウェハＷが搬入され、ウェハチャック１０上に載置されて保持される。この際、ウェハＷには、既述のように図２に示すようなシリコン酸化膜層３と窒化シリコン層４と所定パターンのマスク５が形成されている。
　ウェハＷがウェハチャック１０に保持されると、排気装置９３により処理容器１１内が排気され、それと共にエッチングガス供給部７２ａから、先ず窒化シリコン層４のエッチング処理（第１のエッチング処理）を行う処理ガスが所定の流量で処理容器１１内に供給される。この第1のエッチング処理の処理ガスには、Ｃ４Ｆ６／ＣＨ２Ｆ２／Ｏ２の混合ガスが用いられ、それぞれ４２／９０／１００ｓｃｃｍの流量で供給される。
　それと共に、第１の高周波電源３０及び第２の高周波電源４０により、下部電極であるサセプタ１３に高周波電力を連続的に印加する。これにより、処理容器１１内に供給されたエッチング処理用の処理ガスは、上部電極４２とサセプタ１３との間でプラズマ化される。この際、プラズマは、リング磁石１００の磁場により、上部電極４２とサセプタ１３の間に閉じ込められる。そして、処理容器１１内のプラズマにより生成されるイオンやラジカルにより、ポリシリコンをエッチングのマスク５として、窒化シリコン層４がエッチングされる。
　窒化シリコン層４のエッチングが終了すると、次いで、第２のエッチング処理として、シリコン酸化膜層３のエッチング処理が行われる。エッチング処理においては、エッチングガス供給部７２ａからエッチングガスとしてＣ４Ｆ６／Ａｒ／Ｏ２が１００／１００／９４ｓｃｃｍの流量で供給され、処理容器１１内のプラズマにより生成されるイオンやラジカルによりマスク５を介してシリコン酸化膜層３がエッチング処理される。これにより、図３に示すように、ホール２００が形成される。また、この窒化シリコン層４及びシリコン酸化膜層３のエッチングの際に、ポリシリコンのマスク５も同時にエッチングされる。
　第２のエッチング処理が終了すると、次いでウェハＷのコーティング処理が行われる。コーティング処理においては、コーティングガス供給部７２ｂからコーティングガスとしてＳｉＣｌ４／Ｈｅが１８／１００ｓｃｃｍの流量で供給される。なおこの際、第２の高周波電源４０によるサセプタ１３への高周波電力の印加は停止される。そして、処理容器１１内のプラズマにより生成されるイオンやラジカルにより、図４に示すように、ウェハＷ上のマスク５にＳｉ含有化合物Ｄが堆積してマスク５の上面がコーティングされる。
　マスク５のコーティング処理が終了すると、次いで再びシリコン酸化膜層３のエッチング処理が行われる。コーティング後のエッチング処理（第３のエッチング処理）においては、エッチングガス供給部７２ａからエッチングガスとしてＣ４Ｆ６／Ａｒ／Ｏ２が１００／１００／９４ｓｃｃｍの流量で供給される。それにより、Ｓｉ含有化合物Ｄが堆積したマスク５をエッチングマスクとして、シリコン酸化膜層３が再度エッチングされる。この第３のエッチング処理の際、図５に示すように、マスク５も同時にエッチングされるものの、マスク５は、Ｓｉ含有化合物Ｄによりコーティング処理されることで高さ方向の厚みが増加している。そのため、第３のエッチング処理を行った後においてもマスク５がエッチングし尽されて消失することはない。このように、マスク５が残ることで、シリコン酸化膜層３のエッチング処理を再度行うことができ、シリコン酸化膜層３が深さ方向にさらに掘り下げられる。
　また、Ｓｉ含有化合物Ｄは図４に示すように、エッチング処理後のマスク５の上面のみではなく、第２のエッチング処理により形成されたシリコン酸化膜層３のホール２００の側面にも堆積する。それによりマスク５の上面のみでなく、シリコン酸化膜層３の側面もコーティングされる。したがって、シリコン酸化膜層３の側面が第３のエッチング処理の際にエッチングされることでエッチングが過剰となり、それによりシリコン酸化膜層３のホール２００の直径が大きくなることを防止できる。そして、このホール２００に、例えば後の工程で金属を埋め込む処理を行ってキャパシタを形成する場合、形成されるキャパシタの容量はホール２００の直径に反比例する。換言すれば、ホール２００の直径を小さく維持することができれば、キャパシタンスの容量の低下を防ぐことができる。
　なお、以上の実施の形態においては、コーティング処理の期間において、第２の高周波電源４０によるサセプタ１３への高周波電力の印加は行っていない。そのため、ウェハＷに向かってイオンが引き込まれることがなくなり、コーティング処理の間にマスク５が引き込まれたイオンによりエッチングされることがない。そのため、マスク５の高さ方向の厚みが減少するのを防ぎ、第３のエッチング処理において、シリコン酸化膜層３を深さ方向にさらに掘り下げることができる。
　以上の実施の形態によれば、ポリシリコンをマスク５としてシリコン酸化膜層３をエッチング処理した後にＳｉ含有ガスのプラズマによりマスク５上にＳｉ含有化合物Ｄを堆積させる。そしてその後、ＣＦ含有ガスのプラズマを用いて再度エッチング処理を行う。この際、再度のエッチングにおいてもマスクは消失することなく維持されているので、所望のパターンのホール２００を従来よりもさらに深く掘り下げることができる。その結果、たとえばアスペクト比が６０以上の高アスペクト比のホールを形成することができる。
　また、Ｓｉ含有化合物Ｄは第２のエッチング処理後のマスク５の上面のみではなく、第２のエッチング処理により形成されたホール２００の側面にも堆積するので、第３のエッチング処理の際にホール２００の側面が過剰にエッチングされることを防止できる。その結果、それによりシリコン酸化膜層３のホール２００の直径が大きくなることを防止できる。例えば後の工程でこのホール２００に金属を埋め込む処理を行ってキャパシタを形成する場合、形成されるキャパシタの容量はホール２００の直径に反比例する。そして本発明によれば、ホール２００の直径が大きくなることを防止できる、換言すれば、ホール２００の直径を小さく維持することができるので、その後に形成されるキャパシタの容量の低下を防ぐことができる。
　以上の実施の形態では、マスク５とシリコン酸化膜層３の間に窒化シリコン層が形成されている場合について説明したが、本発明は、窒化シリコン層の有無によらずに適用可能である。
　以上実施の形態では、Ｓｉ含有ガスとして、ＳｉＣｌ４／Ｈｅの混合ガスを用いたが、当該混合ガスに、Ｏ２を添加してもよく、同様の効果が得られる。本発明者らが後述の比較試験を行って鋭意調査したところ、Ｏ２を添加して、ＳｉＣｌ４／Ｈｅ／Ｏ２の混合ガスを供給する場合には、その流量はそれぞれ、２０／１００／１２５ｓｃｃｍとすること好ましい。
　なお、本発明者らによれば、マスク５のコーティング処理にＳｉＣｌ４／Ｈｅの混合ガスを用いた場合には、マスク５はシリコン膜によりコーティングされ、ＳｉＣｌ４／Ｈｅ／Ｏ２の混合ガスを用いた場合には、マスク５はシリコン酸化膜によりコーティングされることが確認されている。そして、いずれの混合ガスを用いてもマスク５を良好にコーティングすることができ、第３のエッチング処理においてマスク５の消失を防止できることが確認されている。
　以上の実施の形態では、コーティング処理を行った後に第３のエッチング処理を行ったが、このコーティング処理と第３のエッチング処理を繰り返し行うようにしてもよい。より具体的には、Ｓｉ含有化合物Ｄによりコーティングされているマスク５が第３のエッチング処理により消失する前に当該エッチング処理を一旦停止する。そして、再度コーティング処理を行って残存するマスク５をＳｉ含有化合物Ｄによりコーティングすることで、第３のエッチング処理を再度行うことができる。このように、コーティング処理とエッチング処理を繰り返し行うことで、例えばホール２００をより深く掘り下げることができるので、更に高アスペクト比のホールやトレンチを形成することが可能となる。
　また、コーティング処理とエッチング処理を繰り返し行う際に、コーティング処理に用いる混合ガスとしてＳｉＣｌ４／Ｈｅの混合ガスとＳｉＣｌ４／Ｈｅ／Ｏ２の混合ガスを交互に用いてもよい。
　なお、以上の実施の形態では、マスク５としてポリシリコンを用いたが、アモルファスシリコンをマスク５として用いてもよい。
　実施例として、ウェハＷに第１のエッチング処理及び第２のエッチング処理を行った後に、ＳｉＣｌ４／Ｈｅの混合ガスまたはＳｉＣｌ４／Ｈｅ／Ｏ２の混合ガスを用いてマスク５に対してコーティング処理を行い、コーティング後のマスク５を用いて第３のエッチング処理を実施した。その際、コーティング処理の条件や第３のエッチングの時間が、形成されるホール２００の形状に与える影響について確認試験を行った。この際、ウェハＷの直径は３００ｍｍであり、マスク５としてのポリシリコンの膜厚は１２００ｎｍ、窒化シリコン層４の膜厚は３００ｎｍとした。また、ウェハＷに形成されたシリコン酸化膜層３の膜厚は、３５００ｎｍとした。
　コーティング処理の際のプラズマ処理の条件は、ＳｉＣｌ４／Ｈｅの混合ガスを用いた場合は、ＳｉＣｌ４の流量を２０ｓｃｃｍとし、Ｈｅの流量を１００ｓｃｃｍとした。また、ＳｉＣｌ４／Ｈｅ／Ｏ２の混同ガスをコーティング処理に用いた場合は、ＳｉＣｌ４の流量を２０ｓｃｃｍ、Ｈｅの流量を１００ｓｃｃｍ、Ｏ２の流量を１２５ｓｃｃｍとした。その際、処理容器１１内の圧力を１．３３Ｐａとし、第１の高周波電源３０の電力を５００Ｗとし、コーティング処理の繰り返し回数を変化させると共に、一回あたりのコーティング処理の時間を５～２０秒の範囲でそれぞれ変化させた。なお、コーティング処理においては、いずれの場合も第２の高周波電源４０の電力をオフ（０Ｗ）とした。
　第１のエッチング処理は、Ｃ４Ｆ６／ＣＨ２Ｆ２／Ｏ２の混合ガスにより行い、Ｃ４Ｆ６の流量を４２ｓｃｃｍ、ＣＨ２Ｆ２の流量を９０ｓｃｃｍ、Ｏ２の流量を１００ｓｃｃｍとした。その際、処理容器１１内の圧力は２．０Ｐａ、第１の高周波電源３０の電力は１４００Ｗ、第２の高周波電源４０の電力は４２００Ｗとし、２０５秒間実施した。また、第２のエッチング処理及び第３のエッチング処理はＣ４Ｆ６／Ｏ２／Ａｒの混合ガスにより行い、Ｃ４Ｆ６ガスの流量を１００ｓｃｃｍ、Ｏ２ガスの流量を９４ｓｃｃｍ、Ａｒガスの流量を１００ｓｃｃｍとした。その際、処理容器１１内の圧力は２．２６Ｐａ、第１の高周波電源３０の電力は１５００Ｗ、第２の高周波電源４０の電力は７８００Ｗ～１００００Ｗ、ウェハＷの温度４０℃～２００℃とした。ウェハＷ径が３００ｍｍであるため、単位面積当りの電力密度に換算すると第１の高周波電源３０の電力密度は２．１２Ｗ／ｃｍ２であり、第２の高周波電源４０の電力密度は１１Ｗ／ｃｍ２～１４．２Ｗ／ｃｍ２となっている。
　また、比較例として、第２のエッチング処理のみによりホールを形成した場合についても確認試験を行なった。その際、比較例において行われる第２のエッチング処理の積算時間と、実施例における第２及び第３のエッチング処理の積算時間が同じになるようにした。
　確認試験の結果を図６及び図７の表に示す。図６はエッチング処理を行ってシリコン酸化膜層３にホールを形成した状態の断面図を模式的に示したものであり、確認試験における確認項目は、図６に丸数字で示す「１」～「４」の各寸法である。寸法「１」は窒化シリコン層４の上端部の開口の寸法を、寸法「２」はマスク５における最も幅の狭くなっている部分の寸法を、寸法「３」はホール２００における最も幅が広くなっている部分の寸法をそれぞれ示している。寸法「４」は、エッチング処理により形成されたホール２００の深さ方向の寸法を示している。図６の寸法「１」～「４」は、図７の表に記載の数字に対応している。また、表の「アスペクト比」は、寸法「１」と寸法「４」との比である。「マスク残膜」は、エッチング処理終了後にウェハＷ上残存するマスク５の厚みである。また、表１の「選択比」は、マスク５の残膜に基づき求めたエッチング処理における選択比である。
　ウェハＷの温度は、第１のエッチング処理～第３のエッチング処理及びコーティング処理の間を通じて４０℃～２００℃の間で一定とし、試験によりウェハＷの温度を変化させている。また、第２高周波電源４０の電力の値も第２のエッチング処理及び第３のエッチング処理において１１W／ｃｍ２～１４．２W／ｃｍ２の間で一定とし、試験により電力の値を変更している。
　図７の表に示すように、ＳｉＣｌ４／Ｈｅの混合ガスを用いた実施例１においては、コーティング処理及び第３のエッチング処理を行っていない比較例よりも、アスペクト比が大きく向上し、６０以上のアスペクト比でエッチングすることが確認できた。また、図７に示す結果においては、実施例１の寸法「４」、即ちホール２００の深さ方向の寸法が比較例の寸法「４」と比較して大幅に増加している。このことから、実施例１においてはエッチングレートの向上も図られていることが確認された。
　コーティング処理及び第３のエッチング処理を繰り返し行った実施例２及び実施例３においても、実施例１と同様、比較例よりもアスペクト比が向上していることが確認された。また、実施例２及び実施例３においては、寸法「３」が比較例よりも小さくなっていることが確認された。これは、ホール２００の側面がＳｉ含有化合物Ｄによりコーティング処理されることで、後に続く第３のエッチング処理においてホール２００の側面が過剰にエッチングされることが抑制されるためと考えられる。そして、コーティング処理を一回のみ行いその後第３のエッチング処理を行う実施例１に対して、実施例２と実施例３では、第３のエッチング処理を複数回行い、複数回の第３のエッチング処理の都度コーティング処理を行うので、ホール２００の側面の保護がより厳密に行なわれていると考えられる。つまり、コーティング処理とエッチング処理を繰り返すことでより高いアスペクト比でエッチングすることができる。そして、寸法「３」が小さくなることで、例えばホール２００にキャパシタを形成する際に、電極間の距離を小さくすることができるので、実施例２及び実施例３においては比較例よりも容量の大きなキャパシタを形成することができる。
　ＳｉＣｌ４／Ｈｅ／Ｏ２の混合ガスを用いた実施例４においても、コーティング処理及び第３のエッチング処理を行っていない比較例よりも、アスペクト比が大きく向上し、アスペクト比６０以上でエッチングすることが確認できた。
　実施例５は、コーティング処理において、ＳｉＣｌ４／Ｈｅの混合ガスにより５秒間コーティング処理を行なった後、ＳｉＣｌ４／Ｈｅ／Ｏ２の混合ガスを用いて更に２０秒間コーティング処理を行った場合の結果を示す。かかる場合においても、比較例よりも、アスペクト比が大きく向上することが確認できた。また、実施例６においては、選択比についても比較例よりも大幅に向上している。これは、ＳｉＣｌ４／Ｈｅ／Ｏ２によるＯ（酸素）を含んだＳｉコーティング膜とＳｉＣｌ４／ＨｅによるＳｉコーティング膜により、効果的に側壁のエッチングを抑制した為と考えられる。
　実施例６は、実施例１のウェハＷの温度４０℃に比べて、ウェハＷの温度を２００℃と変更した以外は全て同じとした場合の結果を示す。かかる場合においても、比較例よりもアスペクト比が大きく向上していることが確認できた。これは、寸法「２」の細くなる部分が、高温になると相対的に広がるためホール２００の深い部分までエッチングできるためである。寸法「２」が広がる理由はウェハＷの温度が高温になったほうがラジカルによる化学反応が促進されるためである。
　実施例７は、実施例１のウェハＷの温度４０℃に比べて、ウェハＷの温度を１２０℃と変更し、第２及び第３のエッチング処理時の第２の高周波電源４０の電力の値を７８００Ｗから１００００Ｗに変更した場合の結果を示す。すなわち、単位面積当たりの電力密度を１１W／ｃｍ２から１４．２W／ｃｍ２に変更した。かかる場合においても、比較例よりもアスペクト比が大きく向上していることが確認できた。これは、高温による寸法「２」の広がりとイオンを引き込むための電力密度が高くなったためであると考えられる。つまり、実施例６及び実施例７によれば、アスペクト比を６０以上とするためにはウェハＷの温度は１２０℃～２００℃とすることが望ましく、更に第２の高周波電源４０の電力密度は１１W／ｃｍ２～１４．２W／ｃｍ２とすることが望ましいことがわかる。
　以上、本発明の好適な実施形態について説明したが、本発明はかかる例に限定されない。当業者であれば、特許請求の範囲に記載された技術的思想の範疇内において、各種の変更例または修正例に想到しうることは明らかであり、それらについても当然に本発明の技術的範囲に属するものと了解される。
　　１　　プラズマ処理装置
　　１０　ウェハチャック
　　１１　処理容器
　　１２　接地線
　　１３　サセプタ
　　１４　絶縁板
　　１５　支持台
　　２０　補正リング
　　２１　円筒部材
　　２２　伝熱ガス管
　　３０　第１の高周波電源
　　３１　第１の整合器
　　４０　第２の高周波電源
　　４１　第２の整合器
　　４２　上部電極
　　５０　支持部材
　　５１　電極板
　　５２　電極支持板
　　５３　ガス供給口
　　５４　ガス拡散室
　　５５　ガス孔
　　７２ａ　エッチングガス供給部
　　７２ｂ　コーティングガス供給部
　　７３ａ、７３ｂ　バルブ
　　７４ａ、７４ｂ　流量調整機構
　　８０　排流路
　　９０　排気口
　　９１　排気室
　　９２　排気管
　　９３　排気装置
　　１００　リング磁石
　　１５０　制御部
　　Ｗ　　ウェハ
　　Ｒ　レジストパターン
　　Ｈ　残膜厚さ
　　Ｄ　Ｓｉ含有化合物
　　Ｍ　エッチングマスク

Claims (7)

  1. 処理容器内に設けられた上部電極と下部電極との間に高周波電力を印加して処理ガスをプラズマ化し、基板上に積層されているシリコン酸化膜層及び窒化シリコン層を、当該窒化シリコン上に形成されたシリコン層をマスクとしてプラズマエッチング処理する方法であって、
    ＣＦ含有ガス及びＣＦＨ含有ガスのプラズマにより前記窒化シリコン層をエッチングする第１のエッチング処理を行い、次いで、ＣＦ含有ガスのプラズマにより前記シリコン酸化膜層をエッチングする第２のエッチング処理を行い、
    次いで、Ｓｉ含有ガスのプラズマにより前記マスク上にＳｉ含有物を堆積させ、
    その後、前記シリコンマスク上にＳｉ含有物を堆積させた状態で、ＣＦ含有ガスのプラズマにより再度シリコン酸化膜層をエッチングする第３のエッチング処理を行うことで、所定のアスペクト比を有するホールまたはトレンチを形成する。
  2. 請求項１に記載のプラズマエッチング方法において、
    前記所定のアスペクト比が６０以上である。
  3. 請求項１に記載のプラズマエッチング方法において、
    前記シリコンマスク上へのＳｉ含有物の堆積と、前記ＣＦ含有ガスによりシリコン酸化膜層をエッチングする第３のエッチング処理を繰り返し行う。
  4. 請求項１に記載のプラズマエッチング方法において、
    前記Ｓｉ含有ガスは、ＳｉＣｌ４ガスである。
  5. 請求項１に記載のプラズマエッチング方法において、
    前記Ｓｉ含有ガスは、ＳｉＣｌ４とＯ２の混合ガスである。
  6. 請求項１に記載のプラズマエッチング方法において、
    前記第２のエッチング処理及び前記第３のエッチング処理における前記基板の温度が１２０℃～２００℃であり、
    前記第２のエッチング処理及び前記第３のエッチング処理において、前記下部電極にイオン引き込みのための高周波電力を印加し、
    前記印加させる高周波電力の電力密度が１１～１４．２Ｗ／ｃｍ２である。
  7. 基板上に積層されたシリコン酸化膜層及び窒化シリコン層をプラズマエッチングするプラズマ処理装置であって、
    　前記基板を収容する処理容器と、
    　前記処理容器内に設けられた上部電極と下部電極に高周波電力を印加する高周波電源と、
    　前記処理容器内に処理ガスを供給する処理ガス供給源を有し、
    　前記処理ガス供給源は、窒化シリコン膜をエッチング処理するためのＣＦ含有ガス及びＣＨＦ含有ガスと、シリコン酸化膜層をエッチング処理するためのＣＦ含有ガスを供給するエッチングガス供給部と、前記シリコン酸化膜上に形成されたシリコンマスク上にＳｉ含有物を堆積させるためのＳｉ含有ガスを供給するコーティングガス供給部と、を備えている。
PCT/JP2013/066162 2012-06-15 2013-06-12 プラズマエッチング方法及びプラズマ処理装置 WO2013187429A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020147030897A KR102096119B1 (ko) 2012-06-15 2013-06-12 플라즈마 에칭 방법 및 플라즈마 처리 장치
CN201380025589.4A CN104303274B (zh) 2012-06-15 2013-06-12 等离子体蚀刻方法及等离子体处理装置

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2012136093A JP2014003085A (ja) 2012-06-15 2012-06-15 プラズマエッチング方法及びプラズマ処理装置
JP2012-136093 2012-06-15
US201261663133P 2012-06-22 2012-06-22
US61/663,133 2012-06-22

Publications (1)

Publication Number Publication Date
WO2013187429A1 true WO2013187429A1 (ja) 2013-12-19

Family

ID=49758249

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2013/066162 WO2013187429A1 (ja) 2012-06-15 2013-06-12 プラズマエッチング方法及びプラズマ処理装置

Country Status (4)

Country Link
JP (1) JP2014003085A (ja)
KR (1) KR102096119B1 (ja)
CN (1) CN104303274B (ja)
WO (1) WO2013187429A1 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6549765B2 (ja) * 2014-06-16 2019-07-24 東京エレクトロン株式会社 処理方法
JP6373150B2 (ja) * 2014-06-16 2018-08-15 東京エレクトロン株式会社 基板処理システム及び基板処理方法
JP6552346B2 (ja) * 2015-09-04 2019-07-31 東京エレクトロン株式会社 基板処理装置
JP6913569B2 (ja) * 2017-08-25 2021-08-04 東京エレクトロン株式会社 被処理体を処理する方法
CN112912251A (zh) * 2018-10-23 2021-06-04 Hzo股份有限公司 涂覆的基板的等离子灰化
JP7178918B2 (ja) * 2019-01-30 2022-11-28 東京エレクトロン株式会社 エッチング方法、プラズマ処理装置、及び処理システム
CN118197917A (zh) * 2022-12-12 2024-06-14 中微半导体设备(上海)股份有限公司 一种晶圆处理方法及用于晶圆处理的刻蚀-沉积一体设备

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010153702A (ja) * 2008-12-26 2010-07-08 Tokyo Electron Ltd 基板処理方法
JP2012109395A (ja) * 2010-11-17 2012-06-07 Toshiba Corp 半導体装置の製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100196226B1 (ko) * 1996-09-23 1999-06-15 구본준 반도체장치의 접촉 홀 형성방법
KR100248344B1 (ko) * 1997-06-02 2000-03-15 김영환 반도체 소자의 제조방법
US7141505B2 (en) * 2003-06-27 2006-11-28 Lam Research Corporation Method for bilayer resist plasma etch
JP4574300B2 (ja) * 2004-09-14 2010-11-04 東京エレクトロン株式会社 エッチング方法およびコンピュータ記憶媒体
JP4865361B2 (ja) * 2006-03-01 2012-02-01 株式会社日立ハイテクノロジーズ ドライエッチング方法
JP2008078582A (ja) * 2006-09-25 2008-04-03 Hitachi High-Technologies Corp プラズマエッチング方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010153702A (ja) * 2008-12-26 2010-07-08 Tokyo Electron Ltd 基板処理方法
JP2012109395A (ja) * 2010-11-17 2012-06-07 Toshiba Corp 半導体装置の製造方法

Also Published As

Publication number Publication date
KR102096119B1 (ko) 2020-04-14
CN104303274B (zh) 2018-01-09
JP2014003085A (ja) 2014-01-09
CN104303274A (zh) 2015-01-21
KR20150031227A (ko) 2015-03-23

Similar Documents

Publication Publication Date Title
US11380551B2 (en) Method of processing target object
WO2013187429A1 (ja) プラズマエッチング方法及びプラズマ処理装置
US7531460B2 (en) Dry-etching method
JP6035117B2 (ja) プラズマエッチング方法及びプラズマエッチング装置
US11961746B2 (en) Substrate processing method and substrate processing apparatus
JP7422557B2 (ja) 基板処理方法および基板処理装置
JP2016225437A (ja) エッチング方法
US8129282B2 (en) Plasma etching method and computer-readable storage medium
JP6050944B2 (ja) プラズマエッチング方法及びプラズマ処理装置
TW201705428A (zh) 在先進圖案化製程中用於間隔物沉積與選擇性移除的設備與方法
JP6298391B2 (ja) プラズマ処理方法及びプラズマ処理装置
WO2018110150A1 (ja) 成膜装置及び成膜方法
KR20200062031A (ko) 에칭 방법 및 기판 처리 장치
US10170336B1 (en) Methods for anisotropic control of selective silicon removal
US9305795B2 (en) Plasma processing method
JP2007250861A (ja) プラズマエッチング方法、プラズマエッチング装置及びコンピュータ記憶媒体
US20040261714A1 (en) Plasma processing apparatus
JP5452133B2 (ja) プラズマ処理装置およびプラズマ処理方法
US20230343598A1 (en) Method For Improving Etch Rate And Critical Dimension Uniformity When Etching High Aspect Ratio Features Within A Hard Mask Layer
WO2015170676A1 (ja) プラズマエッチング処理方法
US20240213032A1 (en) Etching method and plasma processing apparatus
JP6267989B2 (ja) プラズマ処理方法及び容量結合型プラズマ処理装置
JP5207892B2 (ja) ドライエッチング方法
JP2024098769A (ja) エッチング方法及びプラズマ処理装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 13804955

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 20147030897

Country of ref document: KR

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 13804955

Country of ref document: EP

Kind code of ref document: A1