CN112912251A - 涂覆的基板的等离子灰化 - Google Patents

涂覆的基板的等离子灰化 Download PDF

Info

Publication number
CN112912251A
CN112912251A CN201980069982.0A CN201980069982A CN112912251A CN 112912251 A CN112912251 A CN 112912251A CN 201980069982 A CN201980069982 A CN 201980069982A CN 112912251 A CN112912251 A CN 112912251A
Authority
CN
China
Prior art keywords
plasma
electrode
substrate
coating
mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201980069982.0A
Other languages
English (en)
Inventor
R·阿斯金
S·克兰西
J·珍妮克
B·劳伦斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hzo Corp
HZO Inc
Original Assignee
Hzo Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hzo Corp filed Critical Hzo Corp
Publication of CN112912251A publication Critical patent/CN112912251A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32532—Electrodes
    • H01J37/32568—Relative arrangement or disposition of electrodes; moving means
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B08—CLEANING
    • B08B—CLEANING IN GENERAL; PREVENTION OF FOULING IN GENERAL
    • B08B7/00—Cleaning by methods not provided for in a single other subclass or a single group in this subclass
    • B08B7/0035—Cleaning by methods not provided for in a single other subclass or a single group in this subclass by radiant energy, e.g. UV, laser, light beam or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32018—Glow discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32366—Localised processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32532—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32623—Mechanical discharge control means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32623—Mechanical discharge control means
    • H01J37/32651—Shields, e.g. dark space shields, Faraday shields
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/288—Removal of non-metallic coatings, e.g. for repairing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/002—Cooling arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching
    • H01J2237/3342—Resist stripping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/335—Cleaning
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0548—Masks
    • H05K2203/0557—Non-printed masks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/09—Treatments involving charged particles
    • H05K2203/095—Plasma, e.g. for treating a substrate to improve adhesion with a conductor or for cleaning holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1121—Cooling, e.g. specific areas of a PCB being cooled during reflow soldering

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Optics & Photonics (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)
  • Plasma Technology (AREA)

Abstract

一种用于对基板上的涂层进行等离子体蚀刻或灰化的系统包括等离子体室、第二电极、耦合至等离子体室的等离子体源、包括涂层的基板以及包括至少一个孔的等离子体掩模。等离子体室包括第一电极。等离子体掩模被配置成用于覆盖基板，同时通过至少一个孔暴露基板和所述涂层的选定表面。第一电极和第二电极被配置成用于在等离子体室内引发并维持等离子体。等离子体源包括气体。

Description

涂覆的基板的等离子灰化
相关申请
本申请要求2018年10月23日提交的美国临时专利申请号62/749,273的权益，该临时申请通过引用整体结合于此。
背景技术
本公开总体上涉及从印刷电路板(PCB)或印刷电路板组件(PCBA)选择性去除保护性涂层。更具体地，本公开涉及使用等离子体从PCBA选择性去除保护性涂层。另外，本公开涉及利用等离子体掩模通过等离子体灰化从PCBA中选择性地去除聚对二甲苯和类聚对二甲苯涂层。
发明内容
响应于现有技术，特别是响应于与传统聚对二甲苯系统相关联的、通过当前可用技术尚未完全解决的问题和缺点而开发了本申请的主题。因此，已经开发了本申请的主题来提供聚对二甲苯涂层的等离子体灰化的实施例，其克服了现有技术的至少一些缺点。
本文公开了一种用于对基板上的涂层进行等离子体蚀刻或灰化的系统。该系统包括等离子体室、第二电极、耦合至等离子体室的等离子体源、包括涂层的基板以及包括至少一个孔的等离子体掩模。等离子体室包括第一电极。等离子体掩模被配置成用于覆盖基板，同时通过至少一个孔暴露基板和涂层的选定表面。第一电极和第二电极被配置成用于在等离子体室内引发并维持等离子体。等离子体源包括气体。该段落的前述主题表征了本公开的示例1。
涂层是聚对二甲苯涂层。系统进一步包括耦合到第一电极和第二电极的电源。该段落的前述主题表征了本公开的示例2，其中示例2还包括根据以上示例1的主题。
系统进一步包括耦合到等离子体室的冷却机制。该段落的前述主题表征了本公开的示例3，其中示例3还包括根据以上示例1-2中任一项的主题。
等离子体掩模包括热界面材料。该段落的前述主题表征了本公开的示例4，其中示例4还包括根据以上示例1-3中任一项的主题。
等离子掩模在至少一个孔处包括斜面。该段落的前述主题表征了本公开的示例5，其中示例5还包括根据以上示例1-4中任一项的主题。
等离子体掩模机械地耦合到基板。该段落的前述主题表征了本公开的示例6，其中示例6还包括根据以上示例1-5中任一项的主题。
第一电极和第二电极中的至少一者包括至少一个冷却通道。该段落的前述主题表征了本公开的示例7，其中示例7还包括根据以上示例1-6中任一项的主题。
第一电极和第二电极中的至少一者包括多个冷却通道。该段落的前述主题表征了本公开的示例8，其中示例8还包括根据以上示例1-7中任一项的主题。
等离子体掩模是第一电极或第二电极。该段落的前述主题表征了本公开的示例9，其中示例9还包括根据以上示例1-8中任一项的主题。
等离子体在双极电极之间被引发并维持。该段落的前述主题表征了本公开的示例10，其中示例10还包括根据以上示例1-9中任一项的主题。
等离子体在三极电极之间被引发并维持。该段落的前述主题表征了本公开的示例11，其中示例11还包括根据以上示例1-10中任一项的主题。
等离子体掩模包括冷却通道。该段落的前述主题表征了本公开的示例12，其中示例12还包括根据以上示例1-11中任一项的主题。
等离子体室进一步包括真空。该段落的前述主题表征了本公开的示例13，其中示例13还包括根据以上示例1-12中任一项的主题。
等离子体室的壁是第二电极。该段落的前述主题表征了本公开的示例14，其中示例14还包括根据以上示例1-13中任一项的主题。
保持基板的托盘是第一电极。该段落的前述主题表征了本公开的示例15，其中示例15还包括根据以上示例1-14中任一项的主题。
至少一个孔具有与基板上的相对应组件不同的纵横比。该段落的前述主题表征了本公开的示例16，其中示例16还包括根据以上示例1-15中任一项的主题。
本文公开了一种用于对基板上的涂层进行等离子体蚀刻或灰化的系统。该系统包括等离子体室、第二电极、耦合至等离子体室的等离子体源、包括涂层的基板以及包括至少一个孔的等离子体掩模。等离子体室包括第一电极。等离子体掩模被配置成用于覆盖基板同时通过至少一个孔暴露基板和涂层的选定表面。第一电极和第二电极被配置成用于在等离子体室内引发并维持等离子体。等离子体源包括气体。等离子体室进一步包括真空。涂层是聚对二甲苯。冷却机制耦合到等离子体室。等离子体掩模包括热界面材料。该段落的前述主题表征了本公开的示例17。
本文公开了一种方法。该方法包括：将至少一个基板提供在等离子体室中，该基板包括涂层；将等离子体掩模耦合到基板，该等离子体掩模包括至少一个孔；在等离子体室内在第一电极与第二电极之间产生等离子体；以及利用所产生的等离子体在至少一个孔处对涂层进行蚀刻或灰化。该段落的前述主题表征了本公开的示例18。
该方法包括在蚀刻或灰化与冷却循环之间循环。该段落的前述主题表征了本公开的示例19，其中示例19还包括根据以上示例18的主题。
等离子体室的壁是第二电极。该段落的前述主题表征了本公开的示例20，其中示例20还包括根据以上示例18-19中任一项的主题。
在一个或多个实施例和/或实施方式中，可以以任何合适的方式来组合本公开的主题的描述的特征、结构、优点和/或特征。在以下描述中，提供了许多具体细节以赋予对本公开的主题的实施例的透彻理解。相关领域的技术人员将认识到，本公开的主题可在没有特定实施例或实施方式的特定特征、细节、组件、材料和/或方法中的一者或多者的情况下实施。在其他情况下，在某些实施例和/或实施方式中可以认识到附加特征和优点，这些附加特征和优点可能并非在所有实施例或实施方式中都存在。此外，在一些情况下，公知的结构、材料或操作未详细示出或描述，以避免模糊本发明的主题的各方面。根据以下描述和所附权利要求，本公开的主题的特征和优点将变得更加完全显而易见，或者可以通过以下所述的主题的实践来获知本公开的主题的特征和优点。
附图说明
为了可以更容易地理解本主题的优点，将通过参考在所附附图中示出的特定实施例来呈现对以上简要描述的主题的更具体的描述。可以理解，这些附图只描绘了主题的典型实施例，并且因此不被认为是对其范围的限制，将通过使用附图利用附加特征和细节来描述和解释主题，在附图中：
图1是根据本公开的一个或多个实施例的用于对基板上的涂层进行等离子体蚀刻或灰化的系统的示意图；
图2是根据本公开的一个或多个实施例的用于对基板上的涂层进行等离子体蚀刻或灰化的系统的示意图；
图3是根据本公开的一个或多个实施例的基板和涂层在蚀刻或灰化期间的示意图；
图4是根据本公开的一个或多个实施例的基板和涂层在蚀刻或灰化期间的示意图；
图5是根据本公开的一个或多个实施例的基板和涂层在蚀刻或灰化期间的示意图；
图6是根据本公开的一个或多个实施例的基板和涂层在蚀刻或灰化期间的示意图；
图7是根据本公开的一个或多个实施例的基板和涂层在蚀刻或灰化期间的示意图；
图8是根据本公开的一个或多个实施例的用于对基板上的涂层进行等离子体蚀刻或灰化的系统的示意图；
图9是根据本公开的一个或多个实施例的等离子体掩模；
图10是根据本公开的一个或多个实施例的等离子体掩模；以及
图11是根据本公开的一个或多个实施例的方法的示意性框图。
具体实施方式
贯穿本说明书对“一个实施例”或“一实施例”或相似语言的引用意味着结合该实施例描述的特定特征、结构或特性被包括在本公开的至少一个实施例中。短语“在一个实施例中”或“在实施例中”贯穿本说明书的出现可以但不必全部指代同一实施例。类似地，术语“实施方式”的使用是指具有结合本公开的一个或多个实施例描述的特定特征、结构或特性的实施方式，但是，如果没有明确的相关性以其他方式进行指示，则可以将实施方式与一个或多个实施例相关联。
将容易理解的是，可以以各种各样的不同配置来布置和设计如本文总体上描述的以及在附图中示出的实施例的组成部分。因此，如附图所示，下面对各种实施例的更详细的描述并非旨在限制本公开的范围，而仅仅是各实施例的代表。尽管在附图中示出了实施例的各方面，但是除非特别指出，否则附图不必按比例绘制。
通过考虑本公开和所附权利要求书，所公开的主题的其他方面以及各个方面的特征和优点对于本领域普通技术人员而言将是显而易见的。
本文所述的实施例可用于去除各种类型的涂层。涂层可以指防潮涂层、聚对二甲苯、等离子体和ALD形成的薄膜。另外，某些保护层可用于减少在不希望的区域中的蚀刻，诸如：带有等离子体或ALD沉积的保护壳的聚对二甲苯涂层，其中该壳被图案化为避开涂层中最终被蚀刻掉的那些区域(诸如聚对二甲苯)。
防潮涂层或薄膜(诸如聚对二甲苯涂层)以及其他涂层或薄膜用于保护电子设备(或基板)的各个部分免受外部影响。保护性涂层(诸如聚对二甲苯)在沉积室中被沉积在电子设备的部件上。聚对二甲苯和其他保护性涂层以各种方法和工艺沉积在电子设备的部件上。美国专利申请公开号2009/0263581、2009/0263641、2009/0304549、2010/0203347、2010/0293812和2011/0262740描述了这些工艺中的一些工艺的示例，这些申请中的每一项的全部公开内容通过引用结合到本文中。本公开描述了可用于施加保护性涂层的装备和/或工艺的实施例。
在许多情况下，聚对二甲苯或其他保护性涂层沉积在基板的每个暴露表面上。但是，许多基板(基板通常指的是PCB、PCBA、电子组件、电子设备等)需要某些表面、组件或区域没有涂层。涂层可能干扰组件的功能。这些可能包括电气连接、接触点、USB连接等。
在许多情况下，为了保持区域没有涂层，在沉积涂层之前在基板上放置掩模。通常，单个表面的许多部分都需要是无涂层的。这要求将掩模材料多次施加到组件或部件，这既费时又费钱。然后必须去除组件或物品的每个表面的每个单独掩模，这需要额外的时间和金钱。掩模材料可能无法始终充分粘附到物品或组件上。在该情况下，必须去除涂层。掩模材料可能如此好地粘附到物品或组件上，以至于可能需要复杂的工艺才能去除掩模材料或残留的粘附材料。涂层可能损坏掩模材料或以其他方式致使掩模材料不适合进一步使用。通常，掩模材料被去除工艺破坏，这也使得掩模材料不适合进一步使用。本文描述的实施例减少了传统的掩模和涂层去除的时间和金钱。
本文所述的实施例使用等离子体和等离子体掩模来从期望的位置去除涂层。本文公开了一种用于对基板上的涂层进行等离子体蚀刻或灰化的系统。该系统包括等离子体室、第二电极、耦合至等离子体室的等离子体源、包括涂层的基板以及包括至少一个孔的等离子体掩模。等离子体室包括第一电极。等离子体掩模被配置成用于覆盖基板，同时通过至少一个孔暴露基板和涂层的选定表面。第一电极和第二电极被配置成用于在等离子体室内引发和维持等离子体。等离子体源包括气体。
在一些实施例中，涂层是聚对二甲苯涂层。在一些实施例中，系统进一步包括耦合到第一电极和第二电极的电源。在一些实施例中，系统进一步包括耦合到等离子体室的冷却机制。
在一些实施例中，等离子体掩模包括热界面材料。在一些实施例中，等离子体掩模在至少一个孔处包括斜面。在一些实施例中，等离子体掩模被机械地耦合到基板。
在一些实施例中，第一电极和第二电极中的至少一个包括至少一个冷却通道。在一些实施例中，第一电极和第二电极中的至少一个包括多个冷却通道。在一些实施例中，等离子体掩模要么是第一电极，要么是第二电极。在一些实施例中，等离子体室的壁是第二电极。
在一些实施例中，在双极电极之间引发并维持等离子体。在一些实施例中，在三极电极之间引发并维持等离子体。在一些实施例中，在电极与地面之间引发并维持等离子体。
在一些实施例中，等离子体掩模包括冷却通道。在一些实施例中，等离子体室进一步包括真空。在一些实施例中，保持基板的托盘是第一电极。在一些实施例中，至少一个孔具有与基板上的相对应组件不同的纵横比。
本文公开了包括用于对基板上的涂层进行等离子体蚀刻或灰化的系统的其他实施例。该系统包括等离子体室、第二电极、耦合至等离子体室的等离子体源、包括涂层的基板以及包括至少一个孔的等离子体掩模。等离子体室包括第一电极。等离子体掩模被配置成用于覆盖基板，同时通过至少一个孔暴露基板和涂层的选定表面。第一电极和第二电极被配置成用于在等离子体室内引发和维持等离子体。等离子体源包括气体。等离子体室进一步包括真空。涂层是聚对二甲苯。冷却机制耦合到等离子体室。等离子体掩模包括热界面材料。
本文公开了一种方法。该方法包括：将至少一个基板提供在等离子体室中，该基板包括涂层；将等离子体掩模耦合到基板，该等离子体掩模包括至少一个孔；在等离子体室内第一电极与第二电极之间产生等离子体；以及利用所产生的等离子体在至少一个孔处对涂层进行蚀刻或灰化。
在一些实施例中，该方法包括在蚀刻或灰化与冷却循环之间循环。在一些实施例中，等离子体室的壁是第二电极。
参照图1，示出了用于对基板100上的涂层进行等离子体蚀刻或灰化的系统的示意图。尽管在以下段落中以某些组件和功能示出和描述了系统100，但是系统100的其他实施例可以包括用于实现更少或更多的功能的更少或更多的组件。
系统100被配置成用于对基板或多个基板的涂层或薄膜进行蚀刻或灰化。系统100可以利用各种组件(并非全部都是必需的)来完成对(多个)基板的蚀刻或灰化。基板通常可以指PCB、PCBA、电子组件、电子设备等。在一些实施例中，系统100利用等离子体从基板的选定部分选择性地去除涂层或薄膜。这可以通过利用等离子掩模覆盖并保护基板和涂层的部分免受等离子蚀刻或等离子灰化来实现。如本文中所使用，在一些实施例中，等离子体蚀刻和等离子体灰化彼此包括在内。在一些实施例中，等离子体灰化是指仅用于有机材料的工艺，而等离子体蚀刻是指仅用于非有机材料的工艺。
参照图1，系统100包括等离子体源105，其包括用于产生等离子体的气体110或气体源。系统100包括等离子体室120，其可包括真空122、电极130、(多个)等离子体掩模140、(多个)冷却机制150、(多个)控制器/(多个)处理器170、(多个)温度表/压力表190(包括用于记录系统100的准确属性的各种监测装备。
在一些实施例中，系统100包括等离子体源105，其包括用于产生等离子体的气体110或气体源。考虑使用各种气体，并且这些气体可以取决于涂层的厚度或类型、等离子掩模的类型、基板的类型和/或基板上的组件的类型。气体可以包括但不限于CO2、CF4、C3F6、C4F8、CH3F、SiF4SF6、Ar、O2和H2或者这些气体中的任一者与氧气混合，或其任何混合物。可以优化气体组成和比例，以提供对下面的基板和组件的损害最小或没有损害的最佳涂层去除。等离子体源105可以耦合到等离子体室120。等离子体源105可以远离于等离子体室120。
在一些实施例中，等离子体源105将气体110分布到等离子体室120，以在等离子体室120内产生等离子体。在一些实施例中，等离子体并非在等离子体室120中产生，而是在远离于等离子体室120的等离子体源105处产生。例如，在等离子体是在等离子体室120中产生的情况下，气体110或气体混合物流入等离子体室120。可以考虑各种流速，并且可以基于气体的类型、涂层的厚度或类型、等离子掩模的类型、基板的类型和/或基板上的组件的类型来优化流速。流速的示例是大约100sccm(每分钟标准立方厘米)。根据其他因素考虑更高或更慢的流速，包括10-1000sccm的范围。等离子体可从低流量/低压力气体产生。压力可以大约为250毫托。可以根据其他因素考虑其他压力，包括25-2500毫托的范围。
在一些实施例中，系统100包括等离子体室120。等离子体室120是可以维持或产生包括压力、温度、等离子体的分布以及具有涂层的基板的存储或固定的属性的室。等离子体腔室120可以具有各种尺寸和形状，以优化基板相对于所产生的等离子体的定位。在许多实施例中，等离子体室120是在其中引发和维持等离子体的室。在一些实施例中，等离子体室120是真空室。等离子体室120可包括真空122或真空源或者允许等离子体室120在等离子体产生和涂层去除期间维持真空或最佳压力的其他类型的压力调节设备。物理结构可以是立方体的或细长的，以允许更高效地对基板进行上架和装载。等离子体室120可以被配置成用于允许水平堆叠的基板托盘或垂直堆叠的基板或另一定向。
在一些实施例中，等离子体室120可以包括电极130。在一些实施例中，等离子体室120可以包括两个电极130。在一些实施例中，等离子体室120可以包括多个电极130。在一些实施例中，当在等离子体源105或另一位置处远程产生等离子体并且将等离子体引导到等离子体室120中时，电极130可以在等离子体室130的外部。在许多实施例中，等离子体由一个或多个电极130在等离子体室120中产生。
系统100可以包括分开的独立电极130。在一些实施例中，系统100的各个组件可以用作一个或多个电极130。在一些实施例中，存在两个电极130。它们可以是用作正电极和负电极的双极电极130。在一些实施例中，电极130之一用作接地。在一些实施例中，系统包括三极电极。在一些实施例中，在正电极、负电极和接地电极之间引发并维持等离子体。在一些实施例中，在正电极、负电极和悬浮电极之间引发并维持等离子体。
在一些实施例中，等离子体室120的壁用作电极130中的一个。在一些实施例中，等离子体室120的另一部分用作电极130中的一个。在一些实施例中，可以保持基板的托盘用作电极130中的一个。在一些实施例中，等离子体掩模140用作电极130中的一个。在非限制性示例中，可以在等离子体掩模140与等离子体室120的壁之间引发和维持等离子体。考虑电极130的各种组合和排列，并且仅出于简洁的目的在此不再描述。
在一些实施例中，电极130是金属板，其向等离子体室120中的气体施加电压场。在一些实施例中，电极130是水平布置的。在一些实施例中，电极130是垂直布置的。在一些实施例中，电极130是倾斜的或对角布置的。在一些实施例中，电极130包括支架。在一些实施例中，电极130包括模块化框架或固定装置，其各自被配置成用于保持至少一个基板。这可以包括固定机制，或者仅是被配置成用于保持各个基板的脊或凹陷。在一些实施例中，电极130包括冷却机制(诸如冷却设备或冷却通道)，其被配置成用于在关闭循环期间冷却电极、基板、等离子体掩模或室。为了不损坏基板，一些实施例利用在等离子体产生与冷却循环之间的循环，该循环使得组件(包括基板)不会过热并且不会遭受不可修复的损坏。
电极130的定位和布置可以是非标准的，并且可以被优化以增加系统100的蚀刻速率或装载效率。如已经讨论的，考虑各种配置，诸如所有正性托盘均具有负性壁、或正装载托盘在之间具有未使用的负电极。在一些实施例中，电极130和上架系统可以组合以促进对基板的容易的处理和装载到等离子体室120中。在一些实施例中，电极130可从等离子体室去除。等离子体室120可以包括各种电子设备和组件，其允许将电极连接到电源180并且允许容易地去除和更换电极130。
在一些实施例中，系统100包括电源180。在一些实施例中，使用RF功率来引发并维持等离子体。在一些实施例中，使用DC功率来引发并维持等离子体。考虑各种电源，并且这些电源可以直接耦合到等离子体室120或者可以远离于等离子体室120来产生等离子体。系统100可以被配置成用于允许不同的功率水平，包括但不限于100至600瓦之间的范围。一些实施例可以使用小于或大于所述范围的功率水平。功率杠杆可以是循环的，以允许在其间进行冷却。冷却循环允许蚀刻循环期间更高的功率利用率。对功率水平进行了优化，以实现最佳的涂层去除，而不导致基板过热或损坏组件。
在一些实施例中，系统100通常包括阀、温度表、压力表和其他计量器190，以允许监测系统100和系统100的各种组件。计量器190可以与整个系统100相关联，或者可以特别地与电极130、等离子体掩模140、基板162、冷却机制150或等离子体室120本身相关联。
在一些实施例中，系统100包括控制器170或处理器170，其被配置成用于控制系统100的处理参数或一个或多个组件。控制器170允许对涂层去除的优化，从而允许用于本文讨论的所有参数的优化，这些参数包括但不限于功率、气体混合物、流速、压力、温度、蚀刻时间、冷却时间等。在一些实施例中，控制器170被配置成用于监测参数或接收参数的输入(可包括涂层厚度、基板的温度阈值、基板的定位、电极的定位等)，并优化蚀刻速率和蚀刻时间等。
系统100可以包括一个或多个冷却机制150，其被配置成用于在蚀刻循环期间或蚀刻循环之后冷却系统的一个或多个组件。冷却机制150可以与各个组件分开，或者可以形成组件本身的一部分。在一些实施例中，冷却机制被结合到等离子体掩模140中，或者被结合到电极130或等离子体室120中。考虑各种冷却机制150，并且这些冷却机制150可以包括但不限于水通道、液体通道、管道、珀耳帖冷却设备或其他热电冷却设备。冷却机制150可以由控制器170控制，并且可以具有设定的泵送循环，该泵送循环将液体或其他材料泵送通过通道或管道。控制器170可以控制被配置用于最佳冷却的泵送和吹扫循环。冷却可在等离子体循环之间发生。在一些实施例中，在等离子体循环期间执行冷却。
系统100可以包括涂覆的基板160，其可以被称为涂覆的PCB 160或涂覆的设备160。涂覆的基板160包括基板162和涂层164。如本文所述，基板162通常可以是数种类型的电子设备或电路板中的任意一种。涂层164可以指各种类型的涂层，包括但不限于防潮涂层、聚对二甲苯、等离子体、以及ALD产生的薄膜等。由系统100产生的等离子体被配置成用于对选定区域处的涂层164进行蚀刻或灰化，同时不损坏下面的基板162。
可以利用等离子掩模140来完成对涂层164的选择性去除。等离子掩模140可以简称为掩模或物理掩模、阴影掩模或模版，其被配置成用于覆盖涂覆的基板160的某些部分，同时使该涂覆的基板160的其他部分暴露在外。这可以通过在等离子体掩模140内设计的孔、小孔或开口来实现。等离子体掩模140起到的作用是，除其他外，保护涂覆的基板160免受等离子体蚀刻，同时保留暴露区域，在该区域中(诸如在接触垫、USB和其他连接器上)期望完全去除聚对二甲苯(或其他薄膜涂层)。
等离子体掩模140可以由不同的材料或材料的组合制成。在大多数情况下，等离子体掩模140由不受等离子体影响的材料制成，从而允许将等离子体掩模140重复用于多个涂覆的基板160。在一些实施例中，等离子体掩模140由金属或金属的组合制成。在一些实施例中，等离子体掩模140由塑料或塑料的组合制成。在一些实施例中，等离子体掩模140由金属和塑料制成。在一些实施例中，等离子体掩模140由传导性材料制成。在一些实施例中，等离子体掩模140由非传导性材料制成。等离子体掩模140可以由传导性材料和非传导性材料的组合制成。材料的一些示例可以包括但不限于Ni、Al、不锈钢、ABS、尼龙、玻璃填充的陶瓷、玻璃填充的复合材料、陶瓷、复合材料或涂覆的材料、玻璃纤维增强塑料(Durostone)、玻璃垫复合材料(Durapol)或玻璃粘合云母材料(Mycalex)，以及其他类似材料或材料组合。
在一些实施例中，等离子体掩模140包括冷却通道。冷却通道可以被添加到保持等离子体掩模140的框架或固定装置，或者可以与等离子体掩模140成为一体。这样，可以基于导热率来选择等离子体掩模140的材料。
在一些实施例中，等离子体掩模140可包括允许等离子体掩模140耦合到基板162或耦合到多个基板162的机械特征或组件。耦合可通过耦合机制来实现。在一些实施例中，耦合意指等离子体掩模140与基板162之间的直接接触。在一些实施例中，耦合意指在等离子体掩模140与基板162之间具有限定间隙的间接接触。
等离子体掩模140包括一个或多个孔、小孔或开口，通过该孔、小孔或开口，在等离子体室120中产生的等离子体可以被引导到基板上的涂层164。开口可以具有任何形状和尺寸，以准确地使等离子体对涂层164进行蚀刻或灰化。孔或开口可以具有不同的特性。在一些实施例中，开口的边缘接触涂层164。在一些实施例中，在开口的边缘与涂层164之间存在小间隙。在一些实施例中，孔或开口具有不同的纵横比。在一些实施例中，孔或开口可以具有比需要对其上的涂层进行蚀刻或灰化的组件的尺寸更小(或更大)的开口。在一些实施例中，孔在孔与涂覆的基板160的接触点处包括斜面。
在一些实施例中，等离子体掩模140包括提供各种功能的具有不同材料的多个层。在一些实施例中，等离子掩模140包括与基板交界的界面材料。界面材料可以是热界面材料，也可以是保护性界面材料，该保护性界面材料使得等离子掩模140在应该保留涂层164的区域中不会损坏或刮擦涂层164。在一些实施例中，等离子体掩模140包括更好地与基板的三维特征相符的三维特征。
可以采用各种方式(包括通过添加法或减数法)来制造等离子体掩模140。等离子体掩模140可以通过CNC机加工、水射流切割、激光切割、3D打印、光刻、X射线照相术或用于在材料中产生孔的任何其他类似方法来制造。可以定制等离子体掩模140以适合基板162。
与附图有关的所有特征和描述可以应用于其他附图，但这不是必需的。另外，与其余附图有关的特征和描述可以应用于利用图1描述的实施例中的全部或一些实施例，但这不是必需的。
参照图2，示出了用于对基板上的涂层进行等离子体蚀刻或灰化的系统的示意图。如图所示，该实施例包括连接到等离子体室120内的两个电极130的电源180。两个电极130在等离子体室120内引发并维持等离子体112。系统进一步包括等离子体源105和冷却机制150。
所产生的等离子体112被引导或以其他方式使其与基板162的涂层164反应。每个基板162与等离子体掩模140耦合，该等离子体掩模140包括孔142。孔142允许等离子体112与选定区域中的涂层164进行反应，同时保护涂层164的其余部分。
参照图3，放大图描绘了基板162、涂层164、等离子体掩模140和等离子体112。参照图4，示出了两个基板162，其中涂层164从暴露区域163被去除。暴露区域163与等离子体掩膜140的孔142的形状和大小近似。还描绘了将等离子体掩膜140保持或以其他方式固定到基板162的耦合机制146。
图5描绘了类似于图4的另一实施例，但是在等离子体掩模140与基板162的涂层164之间具有间隙166。尽管未示出，但是该间隙可以通过配置成用于在等离子体掩膜140与基板162的涂层164之间留出间隙166的耦合机制146来实现。由于许多等离子体工艺是瞄准线，因此与图4的示例相比，间隙166可能基本上不影响暴露表面163的尺寸和形状，同时保护涂层164免受来自等离子体掩模140的无意损坏。
参照图6，等离子体掩模可以包括在等离子体掩模140与涂层164之间的界面材料148(诸如热界面材料)。界面材料148可以包括与等离子体掩模140具有相同或类似形状和尺寸的孔。另外，图6将孔142描绘为比暴露区域163稍小。
参照图7，示出了另一个实施例。在所示的实施例中，孔142包括斜面144。斜面144可以在等离子体掩模140的任一侧或两侧上。
参照图8，示出了用于对基板上的涂层进行等离子体蚀刻或灰化的系统的另一个实施例。虽然类似于与图2相关联的实施例，但是图8所示的实施例利用了用作电极130中的一个电极130的托盘。该托盘允许在等离子体室内定位涂覆的基板和等离子体掩模140并确定其位置。托盘(或在考虑堆叠的多个托盘时，多个托盘)可包括允许对基板162进行定向或保持或固定的特征132。尽管示出了一种实施方式，但是考虑可以以不同方式定向或定位基板的其他实施方式。在一些实施例中，托盘不是电极。在一些实施例中，等离子体室120包括机架或上架系统。在一些实施例中，架子或上架系统在等离子体室120的内部。在一些实施例中，可以将多个托盘放置在等离子体室120的内部机架上。该机架允许以各种定向和配置堆叠托盘。
现在参考图9，示出了等离子体掩模140的实施例。等离子体掩模140包括多个孔142。如图所示，孔142具有不同的尺寸和形状。另外，孔142可以具有不同的纵横比和不同的厚度。等离子掩模在厚度上可以有所不同。参照图10，示出了另一个实施例。类似于图9的实施例，图10也包括结合到等离子体掩模140中的冷却机制150(诸如冷却通道)。冷却机制的通道沿着等离子体掩模140的边缘向后和向前延伸，从而允许冷却液体沿着等离子体掩模140漏斗状流动。在一些实施例中，通道位于等离子体掩模140的、面对等离子体并且远离于基板的涂层的一侧。在其他实施例中，通道可以在相对侧上。
参照图11，公开了一种方法900。在框902处，方法900包括将至少一个基板提供在等离子体室中，该基板包括涂层。在框904处，方法900包括将等离子体掩模耦合至基板，该等离子体掩模包括至少一个孔。在框906处，方法900包括在等离子体室内在第一电极与第二电极之间产生等离子体。在框908处，方法900包括利用所产生的等离子体在至少一个孔处对涂层进行蚀刻或灰化。随后，方法900结束。
在一些实施例中，该方法进一步包括在蚀刻或灰化与冷却循环之间循环。该方法可以包括循环打开和关闭等离子体的产生。在使用聚对二甲苯或类似材料作为涂层的情况下，该方法可以包括化学地破坏涂层的聚合物键。在一些实施例中，化学分解首先在甲基键处，并在开环过程期间在苯分子处发生。等离子体的自由基破坏键，并允许对涂层蚀刻或灰化。
本文描述了设备的实施例，其可以包括所描述的系统的一些特征和组件。另外，考虑了使用和制造本文描述的系统的其他方法。
尽管前述公开提供了许多细节，但是这些细节不应被解释为限制所附权利要求中的任一项的范围。可以设计出不背离权利要求的范围的其他实施例。来自不同实施例的特征可以组合使用。因此，每项权利要求的范围仅由其通俗易懂的语言及其要素的可用的合法等效方案的全部范围来指明和限制。
贯穿本说明书对特征、优点或类似语言的引用并不暗示通过本发明的主题可以实现的所有特征和优点应该在任何单个实施例中或是在任何单个实施例中。相反，提及特征和优点的语言应理解为意指结合实施例描述的特定特征、优点或特性包括在本公开的至少一个实施例中。因此，贯穿本说明书对特征和优点的讨论以及类似的语言可以但不一定指代同一个实施例。
在以上描述中，可以使用某些术语，诸如“上”、“下”、“上方”、“下方”、“水平”、“垂直”、“左”、“右”等。这些术语在可适用的情况下用于在处理相对关系时提供一些清晰的描述。但是，这些术语并不旨在暗示绝对的关系、位置和/或定向。例如，对于物体，可以简单地通过将物体翻转将“上方”表面变成“下方”表面。尽管如此，它仍然是同一物体。此外，除非另外明确指出，否则术语“包括”、“包含”、“具有”及其变体意指“包括但不限于”。除非另外明确指出，否则列举的项目清单并不暗示这些项目中的任何或所有项目都是互斥的和/或互为包容的。除非另外明确指出，否则术语“一(a/an)”和“该(the)”也指“一个或多个”。
另外，在本说明书中其中一个元件“耦合”到另一元件的实例可以包括直接耦合和间接耦合。直接耦合可以被定义为一个元件耦合到另一元件并与该另一元件处于某种接触。间接耦合可被定义为彼此不直接接触而是在耦合的元件之间具有一个或多个另外的元件的两个元件之间的耦合。此外，如本文所使用的，将一个元件固定到另一元件可以包括直接固定和间接固定。另外，如本文所使用的，“相邻”不一定表示接触。例如，一个元件可以与另一元件相邻而不与该元件接触。
如本文所使用的，短语“……中的至少一个”当与项目列表一起使用时，意味着可以使用所列项目中的一个或多个项目的不同组合，以及可能需要列表中的项目中的仅一个项目。该项目可以是特定的物体、事物或类别。换句话说，“……中的至少一个”意指可以使用来自列表的项目的任何组合或数个项目，但是可能不需要列表中的所有项目。例如，“项目A、项目B和项目C中的至少一个”可以意指项目A；项目A和项目B；项目B；项目A、项目B和项目C；或项目B和项目C。在某些情况下，“项目A、项目B和项目C中的至少一个”可以意指，例如但不限于，两个项目A、一个项目B和十个项目C；四个项目B和七个项目C；或某个其他合适的组合。
如本文中所使用的，“被配置成用于”执行指定功能的系统、设备、结构、物品、元件、组件或硬件确实能够执行指定功能而无需任何改变，而不仅仅是具有在进一步修改后执行指定的功能的潜力。换句话说，“被配置成用于”执行指定功能的系统、设备、结构、物品、元件、组件或硬件是出于执行指定功能的目的而特定地选择、创建、实施、利用、编程和/或设计的。如本文所使用的，“被配置成用于”表示系统、设备、结构、物品、元件、组件或硬件的现有特性，其使该系统、设备、结构、物品、元件、组件或硬件能够执行指定功能而无需进一步修改。出于本公开的目的，可以另外地或替代地将被描述为“被配置成用于”执行特定功能的系统、设备、结构、物品、元件、组件或硬件描述为“适于”执行该功能和/或描述为“操作以用于”执行该功能。
虽然以特定顺序示出和描述本文的(多种)方法的操作，但每种方法的操作的顺序可被改变使得某些操作可以以相反的顺序执行或者使得某些操作可与其他操作至少部分地同时执行。在另一实施例中，不同操作的指令或子操作可以按照间歇和/或交替的方式来实施。
本主题可以在不脱离其精神或基本特征的情况下以其他特定形式来具体化。所描述的实施例在所有方面仅应被认为是说明性的而非限制性的。
在以上描述中，提供了各实施例的具体细节。然而，可以在具有比所有这些具体细节更少的具体细节的情况下实施一些实施例。在其他实例中，为了简洁和清楚起见，某些方法、过程、组件、结构和/或功能的描述不比实现本发明的各实施例更详细。

Claims (20)

1.一种用于对基板上的涂层进行等离子体蚀刻/灰化的系统，所述系统包括：
包括第一电极的等离子体室；
第二电极，其中所述第一电极和所述第二电极被配置成用于在所述等离子体室内引发并维持等离子体；
耦合至所述等离子体室的等离子体源，所述等离子体源包括气体；
包括涂层的基板；以及
包括至少一个孔的等离子体掩模，所述等离子体掩模被配置成用于覆盖所述基板同时通过所述至少一个孔暴露所述基板和所述涂层的选定表面。
2.根据权利要求1所述的系统，其中，所述涂层是聚对二甲苯涂层，并且其中，所述系统进一步包括耦合至所述第一电极和所述第二电极的电源。
3.根据权利要求1所述的系统，进一步包括耦合至所述等离子体室的冷却机制。
4.根据权利要求1所述的系统，其中，所述等离子体掩模包括热界面材料。
5.根据权利要求1所述的系统，其中，所述等离子体掩模在所述至少一个孔处包括斜面。
6.根据权利要求1所述的系统，其中，所述等离子体掩模机械地耦合至所述基板。
7.根据权利要求1所述的系统，其中，所述第一电极和所述第二电极中的至少一者包括至少一个冷却通道。
8.根据权利要求1所述的系统，其中，所述第一电极和所述第二电极中的至少一者包括多个冷却通道。
9.根据权利要求1所述的系统，其中，所述等离子体掩模是所述第一电极或所述第二电极。
10.根据权利要求1所述的系统，其中，所述等离子体在双极电极之间被引发并维持。
11.根据权利要求1所述的系统，其中，所述等离子体在三极电极之间被引发并维持。
12.根据权利要求1所述的系统，其中，所述等离子体掩模包括冷却通道。
13.根据权利要求1所述的系统，其中，所述等离子体室进一步包括真空。
14.根据权利要求1所述的系统，其中，所述等离子体室的壁是所述第二电极。
15.根据权利要求1所述的系统，其中，保持所述基板的托盘是所述第一电极。
16.根据权利要求1所述的系统，其中，所述至少一个孔具有与所述基板上的相对应组件不同的纵横比。
17.一种用于对基板上的涂层进行等离子体蚀刻/灰化的系统，所述系统包括：
包括第一电极的等离子体室，所述等离子体室进一步包括真空；
第二电极，其中所述第一电极和所述第二电极被配置成用于在所述等离子体室内引发并维持等离子体；
耦合至所述等离子体室的等离子体源，所述等离子体源包括气体；
包括涂层的基板，其中，所述涂层是聚对二甲苯；以及
包括至少一个孔的等离子体掩模，所述等离子体掩模被配置成用于覆盖所述基板同时通过所述至少一个孔暴露所述基板的选定表面，其中所述等离子体掩模包括界面材料，其中所述等离子体掩模机械地耦合至所述基板。
18.一种方法，包括：
将至少一个基板提供在等离子体室中，所述基板包括涂层；
将等离子体掩模耦合至所述基板，所述等离子体掩模包括至少一个孔；
在所述等离子体室内在第一电极与第二电极之间产生等离子体；以及
利用所产生的等离子体在所述至少一个孔处对所述涂层进行蚀刻或灰化。
19.根据权利要求18所述的方法，进一步包括在所述蚀刻或灰化与冷却循环之间循环。
20.根据权利要求18所述的方法，其中，所述等离子体室的壁是所述第二电极。
CN201980069982.0A 2018-10-23 2019-10-23 涂覆的基板的等离子灰化 Pending CN112912251A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201862749273P 2018-10-23 2018-10-23
US62/749,273 2018-10-23
PCT/US2019/057743 WO2020086778A1 (en) 2018-10-23 2019-10-23 Plasma ashing of coated substrates

Publications (1)

Publication Number Publication Date
CN112912251A true CN112912251A (zh) 2021-06-04

Family

ID=70280897

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980069982.0A Pending CN112912251A (zh) 2018-10-23 2019-10-23 涂覆的基板的等离子灰化

Country Status (5)

Country Link
US (1) US20200126769A1 (zh)
EP (1) EP3849812A4 (zh)
KR (1) KR20210076043A (zh)
CN (1) CN112912251A (zh)
WO (1) WO2020086778A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021087178A1 (en) * 2019-10-29 2021-05-06 Hzo, Inc. Plasma ashing for coated devices
US20210134631A1 (en) * 2019-11-05 2021-05-06 Hzo, Inc. Sensor Apparatus and Plasma Ashing System
CN111530851B (zh) * 2020-05-15 2021-08-06 聚束科技（北京）有限公司 一种粒子束显微镜的样品除污方法
WO2021263059A1 (en) * 2020-06-24 2021-12-30 Hzo, Inc. Gasketing and plasma ashing for coated devices
CN111940423B (zh) * 2020-08-07 2021-07-13 武汉金顿激光科技有限公司 一种飞机非导电复合涂层的原位激光清洗方法

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6284149B1 (en) * 1998-09-18 2001-09-04 Applied Materials, Inc. High-density plasma etching of carbon-based low-k materials in a integrated circuit
US6478924B1 (en) * 2000-03-07 2002-11-12 Applied Materials, Inc. Plasma chamber support having dual electrodes
US20040084410A1 (en) * 2002-10-31 2004-05-06 Lenz Eric H. Methods for etching dielectric materials
US20050022839A1 (en) * 1999-10-20 2005-02-03 Savas Stephen E. Systems and methods for photoresist strip and residue treatment in integrated circuit manufacturing
CN1802730A (zh) * 2003-04-09 2006-07-12 兰姆研究有限公司 用于利用气体化学剂周期调制的等离子体蚀刻的方法
US20070151956A1 (en) * 2003-08-12 2007-07-05 Shibaura Mechatronics Corporation Plasma processing device and ashing method
US20070228008A1 (en) * 2004-12-06 2007-10-04 University Of Houston Medium pressure plasma system for removal of surface layers without substrate loss
CN101165852A (zh) * 2006-05-12 2008-04-23 育霈科技股份有限公司 利用图案掩模的等离子体蚀刻法
US7924547B1 (en) * 2009-09-23 2011-04-12 The United States Of America As Represented By The Secretary Of The Navy RuO0.8 electrode and structure
US20140190931A1 (en) * 2013-01-08 2014-07-10 Hzo, Inc. Removal of selected portions of protective coatings from substrates
CN104303274A (zh) * 2012-06-15 2015-01-21 东京毅力科创株式会社 等离子体蚀刻方法及等离子体处理装置
US20150179737A1 (en) * 2013-12-19 2015-06-25 Infineon Technologies Austria Ag Method for Producing a Semiconductor Device Having a Beveled Edge Termination
US20180158749A1 (en) * 2016-12-05 2018-06-07 Taiwan Semiconductor Manufacturing Company, Ltd. Package Structure for Heat Dissipation

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4451349A (en) * 1983-04-20 1984-05-29 International Business Machines Corporation Electrode treatment for plasma patterning of polymers
US6827870B1 (en) * 1999-10-12 2004-12-07 Wisconsin Alumni Research Foundation Method and apparatus for etching and deposition using micro-plasmas
KR101082134B1 (ko) * 2010-03-16 2011-11-09 삼성모바일디스플레이주식회사 드라이 에칭 장치를 이용한 터치 스크린 패널의 제작방법
US9144490B2 (en) * 2012-04-30 2015-09-29 California Institute Of Technology High-lead count implant device and method of making the same

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6284149B1 (en) * 1998-09-18 2001-09-04 Applied Materials, Inc. High-density plasma etching of carbon-based low-k materials in a integrated circuit
US20050022839A1 (en) * 1999-10-20 2005-02-03 Savas Stephen E. Systems and methods for photoresist strip and residue treatment in integrated circuit manufacturing
US6478924B1 (en) * 2000-03-07 2002-11-12 Applied Materials, Inc. Plasma chamber support having dual electrodes
US20040084410A1 (en) * 2002-10-31 2004-05-06 Lenz Eric H. Methods for etching dielectric materials
CN1802730A (zh) * 2003-04-09 2006-07-12 兰姆研究有限公司 用于利用气体化学剂周期调制的等离子体蚀刻的方法
US20070151956A1 (en) * 2003-08-12 2007-07-05 Shibaura Mechatronics Corporation Plasma processing device and ashing method
US20070228008A1 (en) * 2004-12-06 2007-10-04 University Of Houston Medium pressure plasma system for removal of surface layers without substrate loss
CN101165852A (zh) * 2006-05-12 2008-04-23 育霈科技股份有限公司 利用图案掩模的等离子体蚀刻法
US7924547B1 (en) * 2009-09-23 2011-04-12 The United States Of America As Represented By The Secretary Of The Navy RuO0.8 electrode and structure
CN104303274A (zh) * 2012-06-15 2015-01-21 东京毅力科创株式会社 等离子体蚀刻方法及等离子体处理装置
US20140190931A1 (en) * 2013-01-08 2014-07-10 Hzo, Inc. Removal of selected portions of protective coatings from substrates
US20150179737A1 (en) * 2013-12-19 2015-06-25 Infineon Technologies Austria Ag Method for Producing a Semiconductor Device Having a Beveled Edge Termination
US20180158749A1 (en) * 2016-12-05 2018-06-07 Taiwan Semiconductor Manufacturing Company, Ltd. Package Structure for Heat Dissipation

Also Published As

Publication number Publication date
US20200126769A1 (en) 2020-04-23
EP3849812A1 (en) 2021-07-21
EP3849812A4 (en) 2022-06-22
WO2020086778A1 (en) 2020-04-30
KR20210076043A (ko) 2021-06-23

Similar Documents

Publication Publication Date Title
CN112912251A (zh) 涂覆的基板的等离子灰化
US9779961B2 (en) Etching method
KR102390581B1 (ko) 표면 코팅
US9786512B2 (en) Etching method
CN107026081B (zh) 对被处理体进行处理的方法
US9735027B2 (en) Method for etching organic film
US9911607B2 (en) Method of processing target object
KR101449081B1 (ko) 기판 처리 방법
US11462412B2 (en) Etching method
US9263239B1 (en) Etching method of multilayered film
KR102428552B1 (ko) 플라즈마 처리 방법
CN107731677B (zh) 处理被处理体的方法
US9613824B2 (en) Etching method
TW202133261A (zh) 基板處理方法及電漿處理裝置
TW471060B (en) An insitu post etch process to remove remaining photoresist and residual sidewall passivation
US20090205678A1 (en) Deposit removing method and substrate processing method
US20210407773A1 (en) Gasketing and Plasma Ashing for Coated Devices
US11849543B2 (en) Plasma ashing for coated devices
JP2004111949A (ja) プラズマ処理方法及び装置
CN103000482A (zh) 蚀刻方法和装置
TWI850243B (zh) 電漿處理方法及電漿處理裝置
US11404282B2 (en) Method of etching film and plasma processing apparatus
TW202008464A (zh) 電漿處理方法及電漿處理裝置
JP2006073703A (ja) 積層電極およびエッチング方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20210604