CN101165852A - 利用图案掩模的等离子体蚀刻法 - Google Patents

利用图案掩模的等离子体蚀刻法 Download PDF

Info

Publication number
CN101165852A
CN101165852A CNA2007101044647A CN200710104464A CN101165852A CN 101165852 A CN101165852 A CN 101165852A CN A2007101044647 A CNA2007101044647 A CN A2007101044647A CN 200710104464 A CN200710104464 A CN 200710104464A CN 101165852 A CN101165852 A CN 101165852A
Authority
CN
China
Prior art keywords
mask
etching
plasma
wafer
dry ecthing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2007101044647A
Other languages
English (en)
Inventor
杨文焜
张瑞贤
孙文彬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yupei Science & Technology Co Ltd
Original Assignee
Yupei Science & Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yupei Science & Technology Co Ltd filed Critical Yupei Science & Technology Co Ltd
Publication of CN101165852A publication Critical patent/CN101165852A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065Plasma etching; Reactive-ion etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31144Etching the insulating layers by chemical or physical means using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)
  • Dicing (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Cleaning And De-Greasing Of Metallic Materials By Chemical Methods (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供了一种利用图案掩模(Pattern Mask)的等离子体(Plasma)蚀刻法。晶片上的两区域具有两种不同的组件,包含硅与砷化镓。硅区域是用于制作一般半导体组件;而砷化镓的区域是用于制作射频(RF)组件。硅区域上的接合垫的材质通常为金属,但金属氧化物通常形成于接合垫上。金属氧化物不利于之后的制作过程,因此,该金属氧化物应通过等离子体蚀刻程序而移除。一薄膜附着于暴露欲蚀刻区域的基材表面。随后,一掩模附着并对位至该薄膜,暴露欲蚀刻的区域。最后,施加等离子体蚀刻于基材上,以移除金属氧化物。

Description

利用图案掩模的等离子体蚀刻法
技术领域
本发明是有关用于封装组合的蚀刻方法,特别是关于一种利用一图案掩模(Pattern Mask)的等离子体蚀刻方法。
背景技术
半导体制作工艺中,其本身必须蚀刻预先沉积的薄膜和/或基材。一般而言,有两种蚀刻程序:湿蚀刻与干蚀刻。湿蚀刻是将预蚀刻的物品浸入化学溶液中,藉以溶解欲蚀刻材质;干蚀刻则是利用反应性离子或等离子体,溅镀或分解其欲蚀刻的材质。湿蚀刻的一个缺点为由蚀刻的等向性(Isotropy)所引起的底切(Undercutting)。而干蚀刻的目的是创造非等向性蚀刻(Anisotropic Etch),其意味干蚀刻是单向性。非等向性蚀刻对于高精确性的图案移转是不可或缺的。
将氟离子置于电场内,导致其加速碰撞至样品或蚀刻区域的表面,致使氟离子与二氧化硅结合并散布于其表面。因为电场加速离子朝向其表面方向移动,故藉由上述离子所引起的蚀刻效应相当强于原生的蚀刻(由随机移动的离子所引起),因此,其蚀刻为非等向性。于干蚀刻的程序,一硬式掩模用于防护某些区域免于蚀刻,仅暴露欲蚀刻的区域。一般而言,反应性离子蚀刻或等离子体蚀刻是利用光刻胶作为蚀刻的图案。
用于封装组合的蚀刻工艺相当不同于芯片成形(Chips formation)的蚀刻。可引入一些程序以移除形成于金属衬垫(Pad)上的原生氧化物(NativeOxide)。典型地,当晶片包括一般形成于晶片上的硅基(Silicon Based)组件,则很可能地使用湿蚀刻以移除不想要的材质。然而,若一将用于封装的晶片或基材包括不同种类的装置,例如,一装置使用铝衬垫,而其它装置为金衬垫。众所周知,氧化物是极易形成于铝衬垫上。因此,必须使用蚀刻程序移除形成于铝衬垫上的氧化物。然而,Blanket蚀刻(blanket etching)或湿蚀刻将破坏晶片上没有氧化物结构的区域部分,例如金衬垫。当blanketetching用于封装组合,其传统的方法将导致金衬垫损坏。此外,传统的蚀刻方法难以增加输出效率的质量。为克服上述的问题,必须有一种用于封装组合的新式蚀刻方法。
发明内容
本发明的主要目的是提供一种利用图案掩模(Pattern Mask)的等离子体蚀刻方法,用于封装一晶片,取代封装一独立的芯片。其图案掩模附着于形成于具有一第一装置与第二装置的晶片上的薄膜(Film)上,仅暴露欲蚀刻的区域。其掩模不需曝光(Exposure)或显影(Development)等步骤。因此,本发明的优点是提供一用于等离子体或反应离子蚀刻法的简化的程序,增进输出量的效率。
此外,本发明的另一优点为提供一利用掩模附着模块的干蚀刻法,其价格比使用光刻胶涂布模块便宜。此外,光刻胶涂布程序包括用于风干晶片的硬烤(Hard Bake),因此,传统的光刻胶涂布程序将花费较多的时间。
本发明可应用于移除各层结构,其形成于单一芯片(小片,Die)上的结构材质。再者,欲移除的材质非限于氧化物,任何多余的材质皆能使用本发明移除。例如,本发明能应用于移除于互补式金氧半导体(CMOS)传感器上的多余涂层。
本发明提供了一种利用图案掩模的等离子体蚀刻法,包含:提供一掩模,在该掩模上形成一缓冲薄膜,其中所述掩模至少具有一个开口,该开口透过该掩模至缓冲薄膜;通过缓冲薄膜,该掩模被黏附于一晶片上,藉以覆盖部分的晶片,以允许其至少一个开口暴露一蚀刻用的区域,其中此晶片包括一硅基(Silicon Based)材质的区域与一砷化镓基(GaAs Base)材质的区域,且此晶片包括一芯片,具有至少一个蚀刻用的区域;缓冲薄膜的材质包括弹性(Elastic)材质,例如,硅氧树脂(Silicone resin)、弹性聚胺甲酸酯(Polyurethane,PU)、多孔性聚胺甲酸酯、丙烯酸橡胶(Acrylic Rubber)、胶带(Blue Tape)、紫外线卷带(UV Tape)、聚酰亚胺(Polyimide,PI)、聚酯(Polyester,PET)或聚丙烯(Polypropylene,BOPP);掩模的材质包括非传导性(Nonconductive)的材质;以及通过所述至少一个开口,实施一干蚀刻程序,其中干蚀刻程序包括等离子体蚀刻。
本发明提供了一种利用图案掩模的干蚀刻系统,其中干蚀刻系统包含等离子体蚀刻系统与反应性离子蚀刻(reactive ion etching,RIE)系统,干蚀刻系统包含:一控制单元,用以控制该干蚀刻系统;一电源,耦合至控制单元,以提供产生等离子体的偏压;一输入与设定单元,耦合至控制单元,用以输入与设定程序状态;一真空单元,耦合至控制单元,用以将一腔室(如已处理晶片的腔室)形成真空状态;以及一掩模附着模块,耦合至控制单元,用以将一掩模附着与对位于已处理的晶片上。其掩模包括非导电材质,且其掩模包括形成于掩模上的开口。
此外,本发明还提供了一种利用图案掩模的干蚀刻系统,包括:一等离子体蚀刻系统,其中所述的等离子体蚀刻系统包含反应性离子蚀刻系统;以及一掩模附着模块,耦合至等离子体蚀刻系统,用以将一掩模附着与对位于位于一腔室内的已处理的晶片上。所述掩模的材质包括非导电材质,此外,还包括形成于掩模上的开口。
附图说明
图1A至图1D为根据本发明的优选实施例的干蚀刻程序的示意图。
图1E为根据本发明的另一优选实施例的干蚀刻程序的示意图。
图2为根据本发明的优选实施例的反应性离子蚀刻机控制系统的方块示意图。
图中主要组件符号说明:
1区域    2区域    3a接合垫    3b接合垫
4a接合垫     4b接合垫        5缓冲薄膜     6掩模
7等离子体    8芯片           20控制单元    21控制阀
22高频偏压电源               23输入与设定单元
24产生等离子体用的高频电源   25真空设备
26真空转换阀                 27掩模附着模块
具体实施方式
本发明将配合其优选实施例与附图详述于下,应理解为本发明中所有的优选实施例仅为例示之用,并非用以限制,因此除文中的优选实施例外,本发明也可广泛地应用在其它实施例中。且本发明并不受限于任何实施例,应以保护范围及其同等领域而定。不同组件的构成间并不特别描述其尺寸,放大某些相关组件的维度并省略无意义部分,以明白叙述并强调本发明的内容。
本发明揭露了一种等离子体蚀刻的方法。该方法的连续步骤分别描绘于图1A至图1D。首先,一晶片上包括至少两个不同的区域1与2,请参照图1A,区域1与区域2的材质分别为砷化镓(GaAs)与硅。区域1与区域2用于形成两种不同种类的组件。例如,硅区域2通常为一般传统的半导体基材,砷化镓基材区域1可用于制造射频(RF)组件。
接合垫(Bonding Pad)的材质是根据装置的种类选择。例如,硅基(SliconBased)组件具有铝衬垫,而射频组件的衬垫材质为金。为方便叙述,接合垫3a、3b与4a、4b分别形成于砷化镓区域1与硅区域2的顶部表面上,以便作引线接合(Wire Bonding)。一般而言,当接合垫3a、3b的材质为金时,接合垫4a与4b的材质为金属,例如铝。金属氧化物很可能生成于铝衬垫4a与4b的表面上。于封装时,其原生氧化物(Native Oxide)必须藉由蚀刻程序移除。如同前述,藉由传统方法处理的blanket etching与湿蚀刻将会引起等向性蚀刻。
随后一具有图案(Pattern)的缓冲薄膜5附着于掩模6底部,如图1B所示。将缓冲薄膜5的图案与掩模6的图案对位。缓冲薄膜5最好由下列绝缘材质所组成:硅氧树脂(Silicone resin)、弹性聚胺甲酸酯(Polyurethane,PU)、多孔性聚胺甲酸酯、丙烯酸橡胶(Acrylic Rubber)、胶带(Blue Tape)、紫外线卷带(UV Tape)、聚酰亚胺(Polyimide,PI)、聚酯(Polyester,PET)以及聚丙烯(Polypropylene,BOPP)。缓冲薄膜5具有黏着性,以将掩模6附着至晶片,且缓冲薄膜5是藉由印刷、涂布、贴片或封胶方式形成。掩模6通过缓冲薄膜5附着于晶片的表面上,如图1C所示,其中掩模6与缓冲薄膜5具有开口,个别暴露硅基区域与覆盖砷化镓基的区域。于本发明的优选实施例,掩模6暴露铝衬垫4a与4b。缓冲薄膜5形成于掩模6与晶片间,因此掩模6不须直接附着于晶片,用以防护晶片的表面。缓冲薄膜5可用于保护不需蚀刻的砷化镓基区域的表面。请注意掩模6是不同于光掩模(Photomask)与微影(Lithography)。其离子可藉由开口通过掩模6,而传统的光掩模,其是包括与开口对位的透明材质,以允许光线通过。于本发明的实施例中,掩模6的开口对位并暴露铝衬垫4a与4b。掩模附着模块27(请参照图2)用于附着掩模6于晶片上。
执行干蚀刻程序,例如,施加等离子体7于区域1与2,如图1D所示,用以移除铝衬垫4a与4b上的金属氧化物。于优选实施例中,干蚀刻可由反应性离子蚀刻(Reactive Ion Etching,RIE)机、电子回旋共振等离子体(Electron Cyclotron Resonance Plasma)、感应耦合等离子体(InductivelyCoupled Plasma)蚀刻机、螺旋波等离子体(Helicon Wave Plasma)蚀刻机或丛集等离子体(Cluster Plasma)程序等等所提供。上述的蚀刻装置皆包括掩模附着模块27。
于本发明的实施例中,掩模6与缓冲薄膜5也能形成于单一芯片(小片)8的表面上,如图1E所示。因此掩模6暴露芯片8藉由等离子体7蚀刻的部分区域,并覆盖芯片8需要保护的部分区域。
因此,本发明提供了一种移除封装时的多余物质的方法。带有开口的掩模6附着于基材上,暴露基材上藉由等离子体蚀刻的部分区域,并且保护掩模6所覆盖的部分区域。再者,本发明所移除的材质并不限于氧化物,任何多余的材质皆能藉由本发明所移除。例如,本发明能应用于移除于互补式金氧半导体(CMOS)传感器上的多余涂层,例如除了透镜区域外的多余涂层区域。
图2为根据本发明的优选实施例的干蚀刻机控制系统的方块图。其干蚀刻系统包含控制单元20、控制阀21、高频偏压电源22、输入与设定单元23、产生等离子体用的高频电源24、真空设备25、真空转换阀26以及掩模附着模块27。控制单元20通常包含一计算机系统。控制阀21由控制单元20所控制,于真空等离子体腔室气压内,选择性地于蚀刻气体与沉积气体间作交换,藉以选择性地引导硅基材的蚀刻程序。当交换处理气体时,控制单元20控制真空转换阀26与控制阀21,以便藉由真空设备25抽真空其真空等离子体腔室,使内部压力等于或低于10-2帕(Pa)。一般而言,真空设备25包括风干(Dry)或涡轮(Turbo)泵。因此,能充分抽离刚使用的处理气体(蚀刻气体)。再者,控制单元20基于自输入与设定单元23输入的现场状态,设定产生等离子体用的高频电源24与高频偏压电源22,藉以控制蚀刻程序、沉积程序以及抽真空程序的时间,并控制蚀刻气体与沉积气体的流动率。本发明的干蚀刻系统还包含掩模附着模块27,耦合至控制单元20,于蚀刻程序进行前,用以附着并对位于缓冲薄膜5的表面上的掩模。
由上述可知,本发明提供一干蚀刻系统,包含掩模附着模块27,耦合至控制单元20,用以附着并对位于缓冲薄膜5的表面上的掩模,并暴露蚀刻用的部分区域。图案掩模的程序比传统方式简易,能有效提升产量。
对熟悉本领域的技术人员,本发明虽以优选实例阐明如上,然其并非用以限定本发明的精神。在不脱离本发明的精神与范围内所作的修改与类似的配置,均应包含在本发明的保护范围内,此范围应覆盖所有类似修改与类似结构,且应做最宽广的诠释。

Claims (10)

1.一种利用图案掩模的等离子体蚀刻法,其特征在于,包含:
提供一掩模,在该掩模上形成一缓冲薄膜,其中该掩模至少具有一个开口,该开口透过该掩模至缓冲薄膜;
通过缓冲薄膜,所述掩模被黏附于一晶片上,覆盖部分的该晶片,以允许至少一个开口暴露一蚀刻用的区域;以及
通过该至少一个开口,实施一干蚀刻程序。
2.如权利要求1的利用图案掩模的等离子体蚀刻法,其特征在于,其中所述的晶片包括一硅基材质的区域与一砷化镓基材质的区域。
3.如权利要求1的利用图案掩模的等离子体蚀刻法,其特征在于,其中所述的缓冲薄膜的材质包括硅氧树脂、弹性聚胺甲酸酯、多孔性聚胺甲酸酯、丙烯酸橡胶、胶带、紫外线卷带、聚酰亚胺、聚丙烯或聚酯,或上述材质的组合。
4.如权利要求1的利用图案掩模的等离子体蚀刻法,其特征在于,其中所述的掩模的材质包括非传导性的材质。
5.一种利用图案掩模的干蚀刻系统,其特征在于,包括:
一控制单元,用以控制该干蚀刻系统;
一电源,耦合至该控制单元,以提供产生等离子体的偏压;
一输入与设定单元,耦合至该控制单元,用以输入与设定程序状态;
一真空单元,耦合至该控制单元,用以将晶片腔室形成真空状态;以及
一掩模附着模块,耦合至该控制单元,用以将一掩模附着与对位于位于所述腔室的晶片。
6.如权利要求5的利用图案掩模的干蚀刻系统,其特征在于,其中所述的干蚀刻系统包含等离子体蚀刻系统或反应性离子蚀刻系统。
7.如权利要求5的利用图案掩模的干蚀刻系统,其特征在于,其中所述的掩模包括形成于该掩模上的开口及一形成于该掩模上的缓冲层;其中该掩模的材质包括非传导性材质。
8.一种利用图案掩模的干蚀刻系统,其特征在于,包括:
一等离子体蚀刻系统;以及
一掩模附着模块,耦合至该等离子体蚀刻系统,用以将一掩模附着与对位于一晶片上。
9.如权利要求8的利用图案掩模的干蚀刻系统,其特征在于,其中所述的等离子体蚀刻系统包含反应性离子蚀刻系统。
10.如权利要求8的利用图案掩模的干蚀刻系统,其特征在于,其中所述的掩模包括形成于该掩模上的开口及一形成于该掩模上的缓冲层。
CNA2007101044647A 2006-05-12 2007-04-23 利用图案掩模的等离子体蚀刻法 Pending CN101165852A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/382,958 2006-05-12
US11/382,958 US20070262051A1 (en) 2006-05-12 2006-05-12 Method of plasma etching with pattern mask

Publications (1)

Publication Number Publication Date
CN101165852A true CN101165852A (zh) 2008-04-23

Family

ID=38580239

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2007101044647A Pending CN101165852A (zh) 2006-05-12 2007-04-23 利用图案掩模的等离子体蚀刻法

Country Status (7)

Country Link
US (2) US20070262051A1 (zh)
JP (1) JP2007311793A (zh)
KR (1) KR100838917B1 (zh)
CN (1) CN101165852A (zh)
DE (1) DE102007018010A1 (zh)
SG (1) SG137748A1 (zh)
TW (1) TW200743153A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105513931A (zh) * 2014-10-14 2016-04-20 科闳电子股份有限公司 用于等离子反应室元件表面处理的遮蔽装置
CN106206277A (zh) * 2011-06-15 2016-12-07 应用材料公司 一种用于切割半导体基板的系统
CN112912251A (zh) * 2018-10-23 2021-06-04 Hzo股份有限公司 涂覆的基板的等离子灰化
CN115724591A (zh) * 2021-08-31 2023-03-03 广东艾檬电子科技有限公司 基于电场控制的微孔加工方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070262051A1 (en) * 2006-05-12 2007-11-15 Advanced Chip Engineering Technology Inc. Method of plasma etching with pattern mask
CN102590924B (zh) * 2011-01-07 2014-08-20 志圣工业股份有限公司 导光板制造方法、导光板及罩板
CN102593016A (zh) * 2012-03-20 2012-07-18 中国科学院微电子研究所 一种在柔性基板上安装薄芯片的方法
US10020262B2 (en) * 2016-06-30 2018-07-10 Intel Corporation High resolution solder resist material for silicon bridge application

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4938841A (en) 1989-10-31 1990-07-03 Bell Communications Research, Inc. Two-level lithographic mask for producing tapered depth
JP2817664B2 (ja) * 1995-04-24 1998-10-30 日本電気株式会社 半導体装置の製造方法
JPH09306901A (ja) * 1996-05-17 1997-11-28 Nec Corp 半導体装置の製造方法
US6152995A (en) * 1999-03-22 2000-11-28 Idatech Llc Hydrogen-permeable metal membrane and method for producing the same
US7195663B2 (en) * 1996-10-30 2007-03-27 Idatech, Llc Hydrogen purification membranes, components and fuel processing systems containing the same
US5807787A (en) * 1996-12-02 1998-09-15 Taiwan Semiconductor Manufacturing Company, Ltd. Method for reducing surface leakage current on semiconductor intergrated circuits during polyimide passivation
US7591539B2 (en) * 1997-07-15 2009-09-22 Silverbrook Research Pty Ltd Inkjet printhead with narrow printing zone
KR19990018634A (ko) * 1997-08-28 1999-03-15 구본준 반도체 소자 제조방법
US6580035B1 (en) * 1998-04-24 2003-06-17 Amerasia International Technology, Inc. Flexible adhesive membrane and electronic device employing same
US6316289B1 (en) * 1998-11-12 2001-11-13 Amerasia International Technology Inc. Method of forming fine-pitch interconnections employing a standoff mask
US6767389B2 (en) * 1999-03-22 2004-07-27 Idatech, Llc Hydrogen-selective metal membranes, membrane modules, purification assemblies and methods of forming the same
US6449038B1 (en) * 1999-12-13 2002-09-10 Applied Materials, Inc. Detecting a process endpoint from a change in reflectivity
US6417109B1 (en) 2000-07-26 2002-07-09 Aiwa Co., Ltd. Chemical-mechanical etch (CME) method for patterned etching of a substrate surface
US6984576B1 (en) * 2000-10-13 2006-01-10 Bridge Semiconductor Corporation Method of connecting an additively and subtractively formed conductive trace and an insulative base to a semiconductor chip
CN1619416A (zh) * 2000-12-26 2005-05-25 松下电器产业株式会社 曝光用掩膜、它的制造方法及曝光方法
JP2002203851A (ja) * 2001-01-05 2002-07-19 Mitsubishi Electric Corp 半導体装置の製造方法
KR100364814B1 (ko) * 2001-02-28 2002-12-16 주식회사 하이닉스반도체 반도체소자의 트랜치 형성방법
DE10121181B4 (de) * 2001-04-30 2014-12-04 Infineon Technologies Ag Stencilmaske für Hoch- und Ultrahochenergieimplantation und Verfahren zur Herstellung dieser Stencilmaske
US6463633B1 (en) * 2001-05-14 2002-10-15 Avery Dennison Corporation Stretchable tape
US6899798B2 (en) * 2001-12-21 2005-05-31 Applied Materials, Inc. Reusable ceramic-comprising component which includes a scrificial surface layer
EP1459362A2 (de) * 2001-12-21 2004-09-22 Aixtron AG Verfahren zum abscheiden von iii-v-halbleiterschichten auf einem nicht-iii-v-substrat
JP4032909B2 (ja) * 2002-10-01 2008-01-16 ソニー株式会社 有機発光表示装置の製造方法
US7700707B2 (en) * 2002-10-15 2010-04-20 Exxonmobil Chemical Patents Inc. Polyolefin adhesive compositions and articles made therefrom
JP2004207385A (ja) * 2002-12-24 2004-07-22 Rohm Co Ltd マスク、その製造方法およびこれを用いた半導体装置の製造方法
EP1515364B1 (en) * 2003-09-15 2016-04-13 Nuvotronics, LLC Device package and methods for the fabrication and testing thereof
DE102004043737A1 (de) * 2004-09-09 2006-03-30 Siemens Ag Vorrichtung zum Erfassen des Gradienten eines Magnetfeldes und Verfahren zur Herstellung der Vorrichtung
KR20060095668A (ko) * 2005-02-28 2006-09-01 주식회사 코오롱 드라이 필름 포토 레지스트
KR100660604B1 (ko) * 2005-04-21 2006-12-22 (주)웨이브닉스이에스피 금속 박편을 이용한 수동 소자 및 반도체 패키지의제조방법
US20070262051A1 (en) * 2006-05-12 2007-11-15 Advanced Chip Engineering Technology Inc. Method of plasma etching with pattern mask
US7605466B2 (en) * 2007-10-15 2009-10-20 General Electric Company Sealed wafer packaging of microelectromechanical systems

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106206277A (zh) * 2011-06-15 2016-12-07 应用材料公司 一种用于切割半导体基板的系统
CN105513931A (zh) * 2014-10-14 2016-04-20 科闳电子股份有限公司 用于等离子反应室元件表面处理的遮蔽装置
CN105513931B (zh) * 2014-10-14 2017-12-08 科闳电子股份有限公司 用于等离子反应室元件表面处理的遮蔽装置
CN112912251A (zh) * 2018-10-23 2021-06-04 Hzo股份有限公司 涂覆的基板的等离子灰化
CN115724591A (zh) * 2021-08-31 2023-03-03 广东艾檬电子科技有限公司 基于电场控制的微孔加工方法

Also Published As

Publication number Publication date
JP2007311793A (ja) 2007-11-29
KR20070109836A (ko) 2007-11-15
SG137748A1 (en) 2007-12-28
US20080268647A1 (en) 2008-10-30
DE102007018010A1 (de) 2007-11-15
US20070262051A1 (en) 2007-11-15
TW200743153A (en) 2007-11-16
KR100838917B1 (ko) 2008-06-16

Similar Documents

Publication Publication Date Title
CN101165852A (zh) 利用图案掩模的等离子体蚀刻法
JP6994646B2 (ja) 素子チップの製造方法
CN101405857B (zh) 承载基片的装置和方法
US5870271A (en) Pressure actuated sealing diaphragm for chucks
US7625821B2 (en) Process and apparatus for thinning a semiconductor workpiece
CN107180754B (zh) 等离子体处理方法
WO2021111732A1 (ja) 吸着保持装置及び対象物表面加工方法
TWI354325B (zh)
CN103633004A (zh) 超薄石英基片上光刻刻蚀薄膜电路图形的方法
CN101681826B (zh) 干式蚀刻方法
US10964597B2 (en) Element chip manufacturing method
US10236204B2 (en) Semiconductor processing system
JP6485702B2 (ja) プラズマ処理方法および電子部品の製造方法
CN116454004A (zh) 改善光刻胶显影后晶圆表面电荷问题的方法
US20080118707A1 (en) Method and structure of pattern mask for dry etching
US11335564B2 (en) Element chip smoothing method and element chip manufacturing method
CN107464750B (zh) 一种去除光刻胶底膜的工艺方法
TW202109734A (zh) 半導體吸座
JP2020053472A (ja) 素子チップの製造方法
CN106560916B (zh) 元件芯片的制造方法
US11682575B2 (en) Plasma processing apparatus, plasma processing method, and element chip manufacturing method
JPH10242122A (ja) ドライエッチング装置およびドライエッチング方法
KR20030042907A (ko) 웨이퍼 고정용 진공 장치
KR200367932Y1 (ko) 반도체 및 액정패널 제조설비용 정전척
CN115831740A (zh) 一种板级封装的金属刻蚀装置及方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20080423