JP2002203851A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2002203851A JP2002203851A JP2001000408A JP2001000408A JP2002203851A JP 2002203851 A JP2002203851 A JP 2002203851A JP 2001000408 A JP2001000408 A JP 2001000408A JP 2001000408 A JP2001000408 A JP 2001000408A JP 2002203851 A JP2002203851 A JP 2002203851A
- Authority
- JP
- Japan
- Prior art keywords
- polyimide film
- film
- polyimide
- manufacturing
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76804—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics by forming tapered via holes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Photosensitive Polymer And Photoresist Processing (AREA)
- Materials For Photolithography (AREA)
Abstract
(57)【要約】
【課題】 パッシベーション膜の加工寸法精度と膜質を
向上させることができる半導体装置の製造方法を提供す
る。 【解決手段】 半導体素子を形成した半導体基板１上に
配線２を形成する工程と、配線２を含む半導体基板１上
にパッシベーション膜３を形成する工程と、パッシベー
ション膜３上にバッファコート膜としてポリイミド膜４
を形成する工程と、ポリイミド膜４をパターニングする
工程と、パターニングされたポリイミド膜４をマスクと
してパッシベーション膜３をエッチングする工程と、エ
ッチングによってポリイミド膜４の表面に形成された硬
化変質層４Ｂをアッシング処理によって除去する工程
と、アッシング処理後にポリイミド膜４をイミド化する
キュアを行なう工程とを含む構成とする。
向上させることができる半導体装置の製造方法を提供す
る。 【解決手段】 半導体素子を形成した半導体基板１上に
配線２を形成する工程と、配線２を含む半導体基板１上
にパッシベーション膜３を形成する工程と、パッシベー
ション膜３上にバッファコート膜としてポリイミド膜４
を形成する工程と、ポリイミド膜４をパターニングする
工程と、パターニングされたポリイミド膜４をマスクと
してパッシベーション膜３をエッチングする工程と、エ
ッチングによってポリイミド膜４の表面に形成された硬
化変質層４Ｂをアッシング処理によって除去する工程
と、アッシング処理後にポリイミド膜４をイミド化する
キュアを行なう工程とを含む構成とする。
Description
【０００１】
【発明の属する技術分野】この発明は、半導体装置の製
造方法、特に、表面保護膜であるパッシベーション膜と
バッファコート膜を有する半導体装置の製造方法に関す
るものである。
造方法、特に、表面保護膜であるパッシベーション膜と
バッファコート膜を有する半導体装置の製造方法に関す
るものである。
【０００２】
【従来の技術】図３は、パッシベーション膜とバッファ
コート膜を有する従来の半導体装置の製造方法を示す工
程図である。以下、この図にもとづいて従来の半導体装
置の製造方法を説明する。この図において、１は半導体
素子（図示せず）が形成された半導体基板で、（ａ）に
示すように、アルミ配線２が形成されている。次いで、
（ｂ）に示すように、アルミ配線２を含む半導体基板１
の全面にSiO2やSi3N4からなるパッシベーション膜３が
形成される。その後、（ｃ）に示すように、パッシベー
ション膜３の上にバッファコート膜４が形成される。バ
ッファコート膜としては、耐湿性、耐薬品性に優れたポ
リイミドが用いられ、通常は、ポリイミドの前駆体であ
るポリアミック酸を有機溶媒に溶かしたワニス状のもの
をスピンコート法で塗布することによって形成される。
コート膜を有する従来の半導体装置の製造方法を示す工
程図である。以下、この図にもとづいて従来の半導体装
置の製造方法を説明する。この図において、１は半導体
素子（図示せず）が形成された半導体基板で、（ａ）に
示すように、アルミ配線２が形成されている。次いで、
（ｂ）に示すように、アルミ配線２を含む半導体基板１
の全面にSiO2やSi3N4からなるパッシベーション膜３が
形成される。その後、（ｃ）に示すように、パッシベー
ション膜３の上にバッファコート膜４が形成される。バ
ッファコート膜としては、耐湿性、耐薬品性に優れたポ
リイミドが用いられ、通常は、ポリイミドの前駆体であ
るポリアミック酸を有機溶媒に溶かしたワニス状のもの
をスピンコート法で塗布することによって形成される。
【０００３】次に、（ｄ）に示すように、周知の写真製
版技術によってポリイミド膜４のパターニングを行な
う。このパターニングは、使用するポリイミドが非感光
性の場合には、ポリイミド膜4上にフォトレジストを塗
布すると共に、露光、現像を行ない、所望のフォトレジ
ストパターンを形成した後、ポリイミド膜４をエッチン
グして所望のパターンを得る。また、使用するポリイミ
ドが感光性の場合には、フォトレジストは不要であり、
ポリイミド膜４の塗布後、露光、現像を行なうことで所
望のパターンを得ることができる。ポリイミド膜４のパ
ターニング後、ポリイミドのイミド化及び溶媒の気散、
更に、感光性ポリイミドの場合には、感光基の気散を目
的として３００℃〜４５０℃でキュアを行ない、（ｅ）
に示すようなポリイミド膜４Ａを形成する。次に、
（ｆ）に示すように、キュア後のポリイミド膜４Ａをマ
スクとしてパッシベーション膜３をエッチングし、アル
ミ配線２を露出させる。
版技術によってポリイミド膜４のパターニングを行な
う。このパターニングは、使用するポリイミドが非感光
性の場合には、ポリイミド膜4上にフォトレジストを塗
布すると共に、露光、現像を行ない、所望のフォトレジ
ストパターンを形成した後、ポリイミド膜４をエッチン
グして所望のパターンを得る。また、使用するポリイミ
ドが感光性の場合には、フォトレジストは不要であり、
ポリイミド膜４の塗布後、露光、現像を行なうことで所
望のパターンを得ることができる。ポリイミド膜４のパ
ターニング後、ポリイミドのイミド化及び溶媒の気散、
更に、感光性ポリイミドの場合には、感光基の気散を目
的として３００℃〜４５０℃でキュアを行ない、（ｅ）
に示すようなポリイミド膜４Ａを形成する。次に、
（ｆ）に示すように、キュア後のポリイミド膜４Ａをマ
スクとしてパッシベーション膜３をエッチングし、アル
ミ配線２を露出させる。
【０００４】
【発明が解決しようとする課題】従来の半導体装置の製
造方法は以上のように構成されており、キュア後のポリ
イミド膜をマスクとしてパッシベーション膜のエッチン
グを行なうものであったが、ポリイミドはキュアによっ
て約５０％の体積収縮が起こるため、ポリイミドのパタ
ーン側壁形状は、キュア前においては（ｄ）に示すよう
に、ほぼ垂直であったものが、キュア後には（ｅ）に示
すように、傾斜を持つこととなる。従って、（ｅ）に示
すキュア後のポリイミド膜４Ａをマスクとしてパッシベ
ーション膜３をエッチングすると、下方の薄くなってい
るポリイミド膜４Ａも共にエッチングされるため、パッ
シベーション膜３のエッチングされる部分３Ａの仕上が
り寸法の制御が困難となり、仕上がり寸法のバラツキが
大きくなるという問題点があった。
造方法は以上のように構成されており、キュア後のポリ
イミド膜をマスクとしてパッシベーション膜のエッチン
グを行なうものであったが、ポリイミドはキュアによっ
て約５０％の体積収縮が起こるため、ポリイミドのパタ
ーン側壁形状は、キュア前においては（ｄ）に示すよう
に、ほぼ垂直であったものが、キュア後には（ｅ）に示
すように、傾斜を持つこととなる。従って、（ｅ）に示
すキュア後のポリイミド膜４Ａをマスクとしてパッシベ
ーション膜３をエッチングすると、下方の薄くなってい
るポリイミド膜４Ａも共にエッチングされるため、パッ
シベーション膜３のエッチングされる部分３Ａの仕上が
り寸法の制御が困難となり、仕上がり寸法のバラツキが
大きくなるという問題点があった。
【０００５】この発明は、上記の問題点を解消するため
になされたもので、パッシベーション膜のエッチングさ
れる部分の寸法制御性を向上することができる半導体装
置の製造方法を提供することを目的とする。
になされたもので、パッシベーション膜のエッチングさ
れる部分の寸法制御性を向上することができる半導体装
置の製造方法を提供することを目的とする。
【０００６】
【課題を解決するための手段】この発明に係る半導体装
置の製造方法は、半導体素子を形成した半導体基板上に
配線を形成する工程と、配線を含む半導体基板上にパッ
シベーション膜を形成する工程と、パッシベーション膜
上にバッファコート膜としてポリイミド膜を形成する工
程と、ポリイミド膜をパターニングする工程と、パター
ニングされたポリイミド膜をマスクとしてパッシベーシ
ョン膜をエッチングする工程と、エッチングによってポ
リイミド膜の表面に形成された硬化変質層をアッシング
処理によって除去する工程と、アッシング処理後にポリ
イミド膜をイミド化するキュアを行なう工程とを含むも
のである。
置の製造方法は、半導体素子を形成した半導体基板上に
配線を形成する工程と、配線を含む半導体基板上にパッ
シベーション膜を形成する工程と、パッシベーション膜
上にバッファコート膜としてポリイミド膜を形成する工
程と、ポリイミド膜をパターニングする工程と、パター
ニングされたポリイミド膜をマスクとしてパッシベーシ
ョン膜をエッチングする工程と、エッチングによってポ
リイミド膜の表面に形成された硬化変質層をアッシング
処理によって除去する工程と、アッシング処理後にポリ
イミド膜をイミド化するキュアを行なう工程とを含むも
のである。
【０００７】この発明に係る半導体装置の製造方法は、
また、ポリイミド膜が、ポリイミドの前駆体であるポリ
アミック酸を有機溶媒に溶かしたワニス状のものを塗布
して形成されるものである。
また、ポリイミド膜が、ポリイミドの前駆体であるポリ
アミック酸を有機溶媒に溶かしたワニス状のものを塗布
して形成されるものである。
【０００８】この発明に係る半導体装置の製造方法は、
また、ポリイミド膜が、感光性ポリイミドの膜で構成さ
れるものである。
また、ポリイミド膜が、感光性ポリイミドの膜で構成さ
れるものである。
【０００９】この発明に係る半導体装置の製造方法は、
また、アッシング処理が、酸素プラズマによって行なわ
れるものである。
また、アッシング処理が、酸素プラズマによって行なわ
れるものである。
【００１０】この発明に係る半導体装置の製造方法は、
また、アッシング処理が、ポリイミド膜を０．１μｍ〜
数μｍ除去する条件で行なわれるものである。
また、アッシング処理が、ポリイミド膜を０．１μｍ〜
数μｍ除去する条件で行なわれるものである。
【００１１】この発明に係る半導体装置の製造方法は、
また、キュアが３００℃〜４５０℃で０．１〜数時間行
なわれるものである。
また、キュアが３００℃〜４５０℃で０．１〜数時間行
なわれるものである。
【００１２】
【発明の実施の形態】実施の形態１．以下、この発明の
実施の形態１を図にもとづいて説明する。図１は、実施
の形態１の製造方法を示す工程図である。この図におい
て、１は半導体素子（図示せず）が形成された半導体基
板で、（ａ）に示すように、アルミ配線２が形成されて
いる。次いで、（ｂ）に示すように、アルミ配線２を含
む半導体基板１の全面にSiO2やSi3N4からなるパッシベ
ーション膜３を単層または多層として１００ｎｍ〜２０
００ｎｍの厚さに形成する。その後、（ｃ）に示すよう
に、パッシベーション膜３の上にバッファコート膜４が
形成される。バッファコート膜としては、耐湿性、耐薬
品性に優れたポリイミドが用いられ、通常は、ポリイミ
ドまたはポリイミドの前駆体であるポリアミック酸をＮ
ＭＰ（Ｎ−メチルピロリドン）等の有機溶媒に溶かした
ワニス状のものをスピンコート法で塗布することによっ
て形成される。
実施の形態１を図にもとづいて説明する。図１は、実施
の形態１の製造方法を示す工程図である。この図におい
て、１は半導体素子（図示せず）が形成された半導体基
板で、（ａ）に示すように、アルミ配線２が形成されて
いる。次いで、（ｂ）に示すように、アルミ配線２を含
む半導体基板１の全面にSiO2やSi3N4からなるパッシベ
ーション膜３を単層または多層として１００ｎｍ〜２０
００ｎｍの厚さに形成する。その後、（ｃ）に示すよう
に、パッシベーション膜３の上にバッファコート膜４が
形成される。バッファコート膜としては、耐湿性、耐薬
品性に優れたポリイミドが用いられ、通常は、ポリイミ
ドまたはポリイミドの前駆体であるポリアミック酸をＮ
ＭＰ（Ｎ−メチルピロリドン）等の有機溶媒に溶かした
ワニス状のものをスピンコート法で塗布することによっ
て形成される。
【００１３】次に、（ｄ）に示すように、周知の写真製
版技術によってポリイミド膜４のパターニングを行な
う。このパターニングは、使用するポリイミドが非感光
性の場合には、ポリイミド膜4上にフォトレジストを塗
布すると共に、露光、現像を行ない、所望のフォトレジ
ストパターンを形成した後、ポリイミド膜４をエッチン
グして所望のパターンを得る。また、使用するポリイミ
ドが感光性の場合には、フォトレジストは不要であり、
ポリイミド膜４の塗布後、露光、現像を行なうことで所
望のパターンを得ることができる。しかし、ポリイミド
膜４は、その厚さが数μｍ〜数十μｍであるのに対し、
そのエッチングには等方性のウェットエッチングが用い
られるため、形成するパターン寸法の制御が難しいとい
う問題点がある。従って、感光性のポリイミドを用いた
方が有利である。
版技術によってポリイミド膜４のパターニングを行な
う。このパターニングは、使用するポリイミドが非感光
性の場合には、ポリイミド膜4上にフォトレジストを塗
布すると共に、露光、現像を行ない、所望のフォトレジ
ストパターンを形成した後、ポリイミド膜４をエッチン
グして所望のパターンを得る。また、使用するポリイミ
ドが感光性の場合には、フォトレジストは不要であり、
ポリイミド膜４の塗布後、露光、現像を行なうことで所
望のパターンを得ることができる。しかし、ポリイミド
膜４は、その厚さが数μｍ〜数十μｍであるのに対し、
そのエッチングには等方性のウェットエッチングが用い
られるため、形成するパターン寸法の制御が難しいとい
う問題点がある。従って、感光性のポリイミドを用いた
方が有利である。
【００１４】次に、（ｅ）に示すように、パターン化さ
れたポリイミド膜４をマスクとしてパッシベーション膜
３のエッチングを行なう。パッシベーション膜３が、上
述のように、SiO2やSi3N4で構成されていることから、
上記のエッチングは通常CF4等のガスによるドライエッ
チングが用いられる。この場合、マスクとなるポリイミ
ド膜４はキュア前の状態であり、開口部を形成するパタ
ーン側壁形状は（ｅ）に示すように、ほぼ垂直であるた
め、パッシベーション膜３のエッチングされる部分３Ａ
の仕上がり寸法の制御性は良好である。エッチング終了
後に、ポリイミドのイミド化及び溶媒の気散、感光基の
気散を目的として３００℃〜４５０℃において所定時間
例えば０．１〜数時間の条件でキュアを行なうことによ
り、（ｆ）に示すようなポリイミド膜４Ａの最終形状が
得られる。
れたポリイミド膜４をマスクとしてパッシベーション膜
３のエッチングを行なう。パッシベーション膜３が、上
述のように、SiO2やSi3N4で構成されていることから、
上記のエッチングは通常CF4等のガスによるドライエッ
チングが用いられる。この場合、マスクとなるポリイミ
ド膜４はキュア前の状態であり、開口部を形成するパタ
ーン側壁形状は（ｅ）に示すように、ほぼ垂直であるた
め、パッシベーション膜３のエッチングされる部分３Ａ
の仕上がり寸法の制御性は良好である。エッチング終了
後に、ポリイミドのイミド化及び溶媒の気散、感光基の
気散を目的として３００℃〜４５０℃において所定時間
例えば０．１〜数時間の条件でキュアを行なうことによ
り、（ｆ）に示すようなポリイミド膜４Ａの最終形状が
得られる。
【００１５】この実施の形態によれば、パッシベーショ
ン膜３のエッチングに際して、キュア前のポリイミド膜
をマスクとして使用しているため、ポリイミド膜４の開
口部を形成するパターン側壁形状は、ほぼ垂直となり、
寸法精度もよいことから、エッチングされる部分３Ａの
加工寸法精度も向上する。しかし、パッシベーション膜
のエッチング条件によっては、ポリイミド膜４の表面が
高温となり、また、エッチングによるダメージで、図２
（ａ）に示すように、ポリイミド膜４の表面にポリイミ
ドの硬化変質層４Ｂが形成される。その状態でポリイミ
ド膜４のキュアを行なうと、上述したように、ポリイミ
ド膜４は体積収縮を起こすが、硬化変質層４Ｂは体積変
化がないため、図２（ｂ）及び図２（ｃ）に示すよう
に、ポリイミド膜４Ａの表面に硬化変質層４Ｂによる無
数のしわ４Ｃが発生する。
ン膜３のエッチングに際して、キュア前のポリイミド膜
をマスクとして使用しているため、ポリイミド膜４の開
口部を形成するパターン側壁形状は、ほぼ垂直となり、
寸法精度もよいことから、エッチングされる部分３Ａの
加工寸法精度も向上する。しかし、パッシベーション膜
のエッチング条件によっては、ポリイミド膜４の表面が
高温となり、また、エッチングによるダメージで、図２
（ａ）に示すように、ポリイミド膜４の表面にポリイミ
ドの硬化変質層４Ｂが形成される。その状態でポリイミ
ド膜４のキュアを行なうと、上述したように、ポリイミ
ド膜４は体積収縮を起こすが、硬化変質層４Ｂは体積変
化がないため、図２（ｂ）及び図２（ｃ）に示すよう
に、ポリイミド膜４Ａの表面に硬化変質層４Ｂによる無
数のしわ４Ｃが発生する。
【００１６】このしわ４Ｃが発生すると、半導体装置を
樹脂封止する際に、封止樹脂とポリイミド膜４Ａとの密
着力が低下する恐れがある。従って、この実施の形態で
は、パッシベーション膜３のエッチング後、即ち図２
（ａ）の状態で硬化変質層４Ｂを含むポリイミド膜４に
対して酸素プラズマによるアッシング処理を行なう。こ
のアッシング処理は、ポリイミド膜４の表面を所定厚さ
例えば０．１μｍ〜数μｍ除去する条件で行なうため、
硬化変質層４Ｂが除去される。その後、キュアを行なう
と、図１（ｆ）に示すような、しわのない良好なポリイ
ミド膜４Ａが得られる。
樹脂封止する際に、封止樹脂とポリイミド膜４Ａとの密
着力が低下する恐れがある。従って、この実施の形態で
は、パッシベーション膜３のエッチング後、即ち図２
（ａ）の状態で硬化変質層４Ｂを含むポリイミド膜４に
対して酸素プラズマによるアッシング処理を行なう。こ
のアッシング処理は、ポリイミド膜４の表面を所定厚さ
例えば０．１μｍ〜数μｍ除去する条件で行なうため、
硬化変質層４Ｂが除去される。その後、キュアを行なう
と、図１（ｆ）に示すような、しわのない良好なポリイ
ミド膜４Ａが得られる。
【００１７】
【発明の効果】この発明に係る半導体装置の製造方法
は、半導体素子を形成した半導体基板上に配線を形成す
る工程と、配線を含む半導体基板上にパッシベーション
膜を形成する工程と、パッシベーション膜上にバッファ
コート膜としてポリイミド膜を形成する工程と、ポリイ
ミド膜をパターニングする工程と、パターニングされた
ポリイミド膜をマスクとしてパッシベーション膜をエッ
チングする工程と、エッチングによってポリイミド膜の
表面に形成された硬化変質層をアッシング処理によって
除去する工程と、アッシング処理後にポリイミド膜をイ
ミド化するキュアを行なう工程とを含むものであるた
め、パッシベーション膜の加工寸法精度を向上させるこ
とができる他、ポリイミド膜の膜質を向上させることが
できる。
は、半導体素子を形成した半導体基板上に配線を形成す
る工程と、配線を含む半導体基板上にパッシベーション
膜を形成する工程と、パッシベーション膜上にバッファ
コート膜としてポリイミド膜を形成する工程と、ポリイ
ミド膜をパターニングする工程と、パターニングされた
ポリイミド膜をマスクとしてパッシベーション膜をエッ
チングする工程と、エッチングによってポリイミド膜の
表面に形成された硬化変質層をアッシング処理によって
除去する工程と、アッシング処理後にポリイミド膜をイ
ミド化するキュアを行なう工程とを含むものであるた
め、パッシベーション膜の加工寸法精度を向上させるこ
とができる他、ポリイミド膜の膜質を向上させることが
できる。
【図１】 この発明の実施の形態１の製造方法を示す工
程図である。
程図である。
【図２】 実施の形態１のエッチング後の状態及びアッ
シング処理なしでキュアした時の状態を示す概略図であ
る。
シング処理なしでキュアした時の状態を示す概略図であ
る。
【図３】 従来の半導体装置の製造方法を示す工程図で
ある。
ある。
１ 半導体基板、 ２ アルミ配線、 ３ パッシ
ベーション膜、３Ａ エッチングされる部分、 ４、
４Ａ ポリイミド膜、４Ｂ 硬化変質層、 ４Ｃ し
わ。
ベーション膜、３Ａ エッチングされる部分、 ４、
４Ａ ポリイミド膜、４Ｂ 硬化変質層、 ４Ｃ し
わ。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 21/027 Ｈ０１Ｌ 21/30 ５７２Ａ 21/768 21/90 Ｐ (72)発明者 上浦 有紀 兵庫県伊丹市瑞原四丁目１番地 菱電セミ コンダクタシステムエンジニアリング株式 会社内 (72)発明者 大倉 誠司 東京都千代田区丸の内二丁目２番３号 三 菱電機株式会社内 (72)発明者 澤田 真人 東京都千代田区丸の内二丁目２番３号 三 菱電機株式会社内 Ｆターム(参考） 2H025 AA00 AB16 AC01 AD01 BC69 FA03 FA14 FA29 FA39 FA41 2H096 AA00 AA25 BA06 EA02 GA02 HA01 HA23 HA30 JA04 5F033 HH08 QQ00 QQ09 QQ11 QQ19 QQ28 QQ30 RR04 RR06 RR22 RR27 SS22 TT04 WW00 WW02 WW03 XX00 XX12 5F046 MA12 5F058 AA04 AA05 AD04 AD08 AD12 AF04 AG01 AH03
Claims (6)
- 【請求項１】 半導体素子を形成した半導体基板上に配
線を形成する工程と、上記配線を含む半導体基板上にパ
ッシベーション膜を形成する工程と、上記パッシベーシ
ョン膜上にバッファコート膜としてポリイミド膜を形成
する工程と、上記ポリイミド膜をパターニングする工程
と、パターニングされたポリイミド膜をマスクとして上
記パッシベーション膜をエッチングする工程と、エッチ
ングによってポリイミド膜の表面に形成された硬化変質
層をアッシング処理によって除去する工程と、アッシン
グ処理後にポリイミド膜をイミド化するキュアを行なう
工程とを含む半導体装置の製造方法。 - 【請求項２】 ポリイミド膜は、ポリイミドの前駆体で
あるポリアミック酸を有機溶媒に溶かしたワニス状のも
のを塗布して形成されることを特徴とする請求項１記載
の半導体装置の製造方法。 - 【請求項３】 ポリイミド膜は、感光性ポリイミドの膜
であることを特徴とする請求項１記載の半導体装置の製
造方法。 - 【請求項４】 アッシング処理は、酸素プラズマによっ
て行なうことを特徴とする請求項１記載の半導体装置の
製造方法。 - 【請求項５】 アッシング処理は、ポリイミド膜を０．
１μｍ〜数μｍ除去する条件で行なうことを特徴とする
請求項４記載の半導体装置の製造方法。 - 【請求項６】 キュアは、３００℃〜４５０℃で０．１
〜数時間行なうことを特徴とする請求項１記載の半導体
装置の製造方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001000408A JP2002203851A (ja) | 2001-01-05 | 2001-01-05 | 半導体装置の製造方法 |
| US09/910,824 US6759317B2 (en) | 2001-01-05 | 2001-07-24 | Method of manufacturing semiconductor device having passivation film and buffer coating film |
| TW090122206A TWI239567B (en) | 2001-01-05 | 2001-09-07 | Method of manufacturing semiconductor device |
| DE10146476A DE10146476A1 (de) | 2001-01-05 | 2001-09-21 | Verfahren zum Herstellen einer Halbleitervorrichtung mit einem Passivierungsfilm und einem Pufferüberzugsfilm |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001000408A JP2002203851A (ja) | 2001-01-05 | 2001-01-05 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002203851A true JP2002203851A (ja) | 2002-07-19 |
Family
ID=18869198
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001000408A Pending JP2002203851A (ja) | 2001-01-05 | 2001-01-05 | 半導体装置の製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6759317B2 (ja) |
| JP (1) | JP2002203851A (ja) |
| DE (1) | DE10146476A1 (ja) |
| TW (1) | TWI239567B (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007086476A (ja) * | 2005-09-22 | 2007-04-05 | Asahi Kasei Electronics Co Ltd | 有機無機感光性積層絶縁膜 |
| KR20150098512A (ko) * | 2014-02-20 | 2015-08-28 | 삼성전자주식회사 | 버퍼 패턴을 갖는 범프 패드 구조체를 형성하는 방법 |
| JP2016009784A (ja) * | 2014-06-25 | 2016-01-18 | 昭和電工株式会社 | 半導体デバイスの製造方法 |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7317208B2 (en) * | 2002-03-07 | 2008-01-08 | Samsung Electronics Co., Ltd. | Semiconductor device with contact structure and manufacturing method thereof |
| US20070262051A1 (en) * | 2006-05-12 | 2007-11-15 | Advanced Chip Engineering Technology Inc. | Method of plasma etching with pattern mask |
| CN103035492B (zh) * | 2012-05-28 | 2015-06-03 | 上海华虹宏力半导体制造有限公司 | 半导体器件中双层保护层的制作工艺方法 |
| DE102018209579B9 (de) * | 2018-06-14 | 2024-03-14 | Infineon Technologies Ag | Elektronische vorrichtung und verfahren zum herstellen derselben |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08293492A (ja) * | 1995-04-24 | 1996-11-05 | Nec Corp | 半導体装置の製造方法 |
| JPH1152572A (ja) * | 1997-08-08 | 1999-02-26 | Fujitsu Ltd | 感光性樹脂組成物及びそれを用いたパターン形成方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04179124A (ja) | 1990-11-09 | 1992-06-25 | Nec Yamagata Ltd | 半導体装置の製造方法 |
| JPH09306901A (ja) * | 1996-05-17 | 1997-11-28 | Nec Corp | 半導体装置の製造方法 |
| US5807787A (en) * | 1996-12-02 | 1998-09-15 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for reducing surface leakage current on semiconductor intergrated circuits during polyimide passivation |
| TW414989B (en) | 1998-09-14 | 2000-12-11 | United Microelectronics Corp | Method of manufacturing passivation layer |
-
2001
- 2001-01-05 JP JP2001000408A patent/JP2002203851A/ja active Pending
- 2001-07-24 US US09/910,824 patent/US6759317B2/en not_active Expired - Fee Related
- 2001-09-07 TW TW090122206A patent/TWI239567B/zh not_active IP Right Cessation
- 2001-09-21 DE DE10146476A patent/DE10146476A1/de not_active Ceased
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08293492A (ja) * | 1995-04-24 | 1996-11-05 | Nec Corp | 半導体装置の製造方法 |
| JPH1152572A (ja) * | 1997-08-08 | 1999-02-26 | Fujitsu Ltd | 感光性樹脂組成物及びそれを用いたパターン形成方法 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007086476A (ja) * | 2005-09-22 | 2007-04-05 | Asahi Kasei Electronics Co Ltd | 有機無機感光性積層絶縁膜 |
| KR20150098512A (ko) * | 2014-02-20 | 2015-08-28 | 삼성전자주식회사 | 버퍼 패턴을 갖는 범프 패드 구조체를 형성하는 방법 |
| KR102171197B1 (ko) * | 2014-02-20 | 2020-10-28 | 삼성전자주식회사 | 버퍼 패턴을 갖는 범프 패드 구조체를 형성하는 방법 |
| JP2016009784A (ja) * | 2014-06-25 | 2016-01-18 | 昭和電工株式会社 | 半導体デバイスの製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| TWI239567B (en) | 2005-09-11 |
| US6759317B2 (en) | 2004-07-06 |
| DE10146476A1 (de) | 2002-07-18 |
| US20020090809A1 (en) | 2002-07-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6383952B1 (en) | RELACS process to double the frequency or pitch of small feature formation | |
| JP2002203851A (ja) | 半導体装置の製造方法 | |
| JP2003332310A (ja) | 有機膜パターンの形成方法及び固体撮像素子の製造方法 | |
| JPH03177021A (ja) | 半導体装置の製造方法 | |
| US8975189B2 (en) | Method of forming fine patterns | |
| JP2001237217A (ja) | パターニング方法、薄膜デバイスの製造方法及び薄膜磁気ヘッドの製造方法 | |
| JPH09306901A (ja) | 半導体装置の製造方法 | |
| US7585334B2 (en) | Manufacturing method for molecular rulers | |
| JP2001358216A (ja) | 半導体装置の製造方法、半導体装置の製造方法に使用する埋め込み材料および半導体装置 | |
| JPH08274452A (ja) | 有機エッチング阻止層を使用した金属被覆された基板の製造方法 | |
| US20020164543A1 (en) | Bi-layer photolithographic process | |
| JP2001257156A (ja) | 半導体装置の製造方法 | |
| KR100578229B1 (ko) | 반도체 소자의 미세 콘택 홀 형성 방법 | |
| US7566660B2 (en) | Semiconductor device and method for manufacturing the same | |
| JPH02156244A (ja) | パターン形成方法 | |
| JPH03268427A (ja) | 有機樹脂膜のパターン形成方法及び多層配線基板の製造方法 | |
| JP3023882B2 (ja) | 多層レジスト形成方法 | |
| JPS62293238A (ja) | 有機膜パタ−ン形成方法 | |
| CN113013022A (zh) | 一种可图形化的超薄硬化光刻胶介电薄膜 | |
| JPH0313949A (ja) | レジストパターンの形成方法 | |
| JPH05160105A (ja) | ウエットエッチング方法 | |
| JPS62136028A (ja) | 有機膜のパタ−ン形成方法 | |
| JPH0821574B2 (ja) | パタ−ン形成方法 | |
| CN115692192A (zh) | 非光敏胶图形化加工工艺 | |
| JPS6351640A (ja) | 半導体素子の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071211 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090319 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20100521 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100629 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20101026 |