KR102171197B1 - 버퍼 패턴을 갖는 범프 패드 구조체를 형성하는 방법 - Google Patents

버퍼 패턴을 갖는 범프 패드 구조체를 형성하는 방법 Download PDF

Info

Publication number
KR102171197B1
KR102171197B1 KR1020140019893A KR20140019893A KR102171197B1 KR 102171197 B1 KR102171197 B1 KR 102171197B1 KR 1020140019893 A KR1020140019893 A KR 1020140019893A KR 20140019893 A KR20140019893 A KR 20140019893A KR 102171197 B1 KR102171197 B1 KR 102171197B1
Authority
KR
South Korea
Prior art keywords
pattern
forming
layer
metal wiring
bump pad
Prior art date
Application number
KR1020140019893A
Other languages
English (en)
Other versions
KR20150098512A (ko
Inventor
박수재
전현석
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020140019893A priority Critical patent/KR102171197B1/ko
Priority to US14/514,704 priority patent/US9368465B2/en
Publication of KR20150098512A publication Critical patent/KR20150098512A/ko
Application granted granted Critical
Publication of KR102171197B1 publication Critical patent/KR102171197B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02123—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body inside the bonding area
    • H01L2224/02125—Reinforcing structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02123—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body inside the bonding area
    • H01L2224/02125—Reinforcing structures
    • H01L2224/02126—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02123—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body inside the bonding area
    • H01L2224/02145—Shape of the auxiliary member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02123—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body inside the bonding area
    • H01L2224/0215—Material of the auxiliary member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/036—Manufacturing methods by patterning a pre-deposited material
    • H01L2224/0361—Physical or chemical etching
    • H01L2224/03614—Physical or chemical etching by chemical means only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0501—Shape
    • H01L2224/05012—Shape in top view
    • H01L2224/05014—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05022—Disposition the internal layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05184—Tungsten [W] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05555—Shape in top view being circular or elliptic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05575—Plural external layers
    • H01L2224/0558—Plural external layers being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06131—Square or rectangular array being uniform, i.e. having a uniform pitch across the array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1146—Plating
    • H01L2224/11462—Electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/1183—Reworking, e.g. shaping
    • H01L2224/11831—Reworking, e.g. shaping involving a chemical process, e.g. etching the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/119—Methods of manufacturing bump connectors involving a specific sequence of method steps
    • H01L2224/11916—Methods of manufacturing bump connectors involving a specific sequence of method steps a passivation layer being used as a mask for patterning other parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13016—Shape in side view
    • H01L2224/13017—Shape in side view being non uniform along the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13024—Disposition the bump connector being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13083—Three-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3192—Multilayer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/07—Polyamine or polyimide
    • H01L2924/07025—Polyimide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

하부 층 상에 상부 층을 형성하고, 상기 상부 층 내에 금속 배선을 형성하고, 상기 상부 층 상에 상기 금속 배선의 중앙 영역을 노출시키는 패시베이션 층을 형성하고, 상기 패시베이션 층의 일부 상에 상기 금속 배선의 상기 중앙 영역을 노출시키고 상기 금속 배선의 주변 영역을 선택적으로 비대칭적으로 덮는 버퍼 패턴을 직접적으로 형성하고, 상기 패시베이션 층 상에 상기 버퍼 패턴을 덮고 상기 금속 배선의 상기 중앙 영역을 노출시키는 랩핑 패턴을 형성하고, 및 상기 금속 배선의 상기 중앙 영역 상에 패드 패턴을 형성하는 것을 포함하는 범프 패드 구조체를 형성하는 방법이 설명된다

Description

버퍼 패턴을 갖는 범프 패드 구조체를 형성하는 방법{Method of Fabricating Bump Pad Structures Having Buffer Patterns}
본 발명은 범프 패드 구조체들 또는 범프 구조체들 및 그 형성 방법들, 상기 범프 패드 구조체들 또는 상기 범프 구조체들을 갖는 반도체 소자들 및 그 제조 방법들, 및 상기 반도체 소자들을 갖는 전자 시스템들에 관한 것이다.
반도체 소자의 집적도가 높아지면서 보다 많은 수의 입출력 핀(Input-Output Pins) 또는 입출력 패드 등이 필요해졌고, 이에 따라 범프 구조체들 및 범프 패드 구조체들의 크기도 작아지고 있다.
본 발명이 해결하고자 하는 과제는 버퍼 패턴을 가진 범프 패드 구조체 또는 범프 구조체를 제공하는 것이다.
본 발명이 해결하고자 하는 과제는 버퍼 패턴을 가진 범프 패드 구조체 또는 범프 구조체를 가진 반도체 소자를 제공하는 것이다.
본 발명이 해결하고자 하는 과제는 버퍼 패턴을 가진 범프 패드 구조체 또는 범프 구조체를 가진 반도체 소자를 가진 전자 시스템을 제공하는 것이다.
본 발명이 해결하고자 하는 과제는 버퍼 패턴을 가진 범프 패드 구조체 또는 범프 구조체를 제조하는 방법을 제공하는 것이다.
본 발명이 해결하고자 하는 과제는 버퍼 패턴을 가진 범프 패드 구조체 또는 범프 구조체를 가진 반도체 소자를 제조하는 방법을 제공하는 것이다.
본 발명이 해결하고자 하는 다양한 과제들은 이상에서 언급한 과제들에 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당 업자에게 명확하게 이해될 수 있을 것이다.
본 발명의 기술적 사상의 일 실시예에 의한 범프 패드 구조체를 형성하는 방법은 하부 층 상에 상부 층을 형성하고, 상기 상부 층 내에 금속 배선을 형성하고, 상기 상부 층 상에 상기 금속 배선의 중앙 영역을 노출시키는 패시베이션 층을 형성하고, 상기 패시베이션 층의 일부 상에 상기 금속 배선의 상기 중앙 영역을 노출시키고 상기 금속 배선의 주변 영역을 선택적으로 비대칭적으로 덮는 버퍼 패턴을 직접적으로 형성하고, 상기 패시베이션 층 상에 상기 버퍼 패턴을 덮고 상기 금속 배선의 상기 중앙 영역을 노출시키는 랩핑 패턴을 형성하고, 및 상기 금속 배선의 상기 중앙 영역 상에 패드 패턴을 형성하는 것을 포함할 수 있다.
상기 방법은 상기 하부 층 및 상기 상부 층을 수직으로 관통하여 상기 금속 배선과 수직으로 정렬 및 접촉하는 비아 플러그를 형성하는 것을 더 포함할 수 있다.
상기 상부 층의 표면과 상기 금속 배선의 표면은 공면을 가질 수 있다.
상기 하부 층은 실리콘 또는 실리콘 산화물 중 어느 하나를 포함할 수 있다.
상기 상부 층은 실리콘 산화물을 포함할 수 있다.
상기 패시베이션 층은 실리콘 질화물을 포함 할 수 있다.
상기 금속 배선은 구리를 포함 할 수 있다.
상기 금속 배선은 상면도에서 원형 또는 다각형 모양 중 어느 하나를 포함 할 수 있다.
상기 버퍼 패턴 및 상기 랩핑 패턴은 폴리이미드를 포함 할 수 있다.
상기 버퍼 패턴은 상기 금속 배선 상에서 상기 패시베이션 층의 측벽의 일부를 덮을 수 있다.
상기 랩핑 패턴은 상기 금속 배선 상에서 상기 패시베이션 층의 상기 측벽의 다른 일부 및 상기 버퍼 패턴의 측벽을 덮을 수 있다.
상기 버퍼 패턴은 상기 금속 배선의 일부와 중첩하도록 상면도에서 하프 도넛 내지 쿼터 도넛 모양을 가질 수 있다.
상기 버퍼 패턴의 최외곽 단부는 상기 금속 배선의 최외곽 단부보다 상기 금속 배선의 중심으로부터 더 멀게 위치할 수 있다.
상기 패드 패턴은 배리어 금속을 포함하는 하부 패드 패턴 및 구리를 포함하는 상부 패턴을 포함 할 수 있다.
상기 패드 패턴은 상기 랩핑 층 상에서 수평으로 연장하는 재배선 층을 포함 할 수 있다.
상기 패드 패턴 상에 구리 필라를 형성하는 것을 더 포함 할 수 있다.
상기 구리 필라의 표면 상에 니켈 또는 은을 포함하는 캡핑 금속 층을 형성하는 것을 더 포함 할 수 있다.
본 발명의 일 실시예에 의한 범프 패드 구조체를 형성하는 방법은 하부 층 상에 상부 층을 형성하고, 상기 상부 층 내에 매립된 금속 배선을 형성하고, 상기 상부 층 상에 상기 금속 배선의 중앙 영역을 노출시키는 패시베이션 층을 형성하고, 상기 패시베이션 층의 일부 상에 상기 금속 배선의 일부와 수직으로 중첩하는 버퍼 패턴을 형성하되, 상기 버퍼 패턴은 상면도에서 하프 도넛 모양을 갖고, 상기 패시베이션 층 상에 상기 금속 배선의 상기 중앙 영역을 노출시키고 상기 버퍼 패턴을 덮는 랩핑 패턴을 형성하고, 및 상기 금속 배선의 상기 노출된 상기 중앙 영역 및 상기 금속 배선의 상기 노출된 상기 중앙 영역과 인접하는 랩핑 패턴을 형성하는 것을 포함할 수 있다.
기타 실시 예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 발명의 기술적 사상의 다양한 실시예들에 의한 반도체 소자의 범프 패드 구조체들 및 범프 구조체들에서, 금속 배선, 패시베이션 층, 랩핑 패턴, 및/또는 패드 패턴에 가해지는 물리적 스트레스가 비대칭적으로 흡수, 분산 및 완화될 수 있다. 따라서, 상기 반도체 소자의 상기 범프 패드 구조체들 및 범프 구조체들의 구조적 안정성이 강화되고 균열 등이 완화, 방지될 수 있다.
본 발명의 기술적 사상의 다양한 실시예들에 의한 반도체 소자의 범프 패드 구조체들 및 범프 구조체들에서, 최상부의 랩핑 패턴이 스무드한 표면을 가짐으로써, 상기 범프 패드 구조체에 가해지는 스트레스가 특정 포인트에 집중되지 넓게 완화될 수 있다.
본 발명의 기술적 사상의 다양한 실시예들에 의한 반도체 소자의 범프 패드 구조체들 및 범프 구조체들에서, 상기 랩핑 패턴이 상기 버퍼 패턴 상부에 배치됨으로써, 상기 버퍼 패턴의 물리적 접착력이 개선될 수 있다.
도 1a는 본 발명의 일 실시예에 의한 반도체 소자의 범프 패드 구조체의 레이아웃이고, 도 1b는 도 1a의 I-I' 선을 따라 절단한 본 발명의 일 실시예에 의한 반도체 소자의 범프 패드 구조체의 종단면도이고, 도 1c 및 1d는 본 발명의 실시예들에 의한 범프 패드 구조체들을 보이는 도 1a의 I-I' 선을 따라 절단한 종단면도들이고, 및 도 1e는 본 발명의 기술적 사상에 따른 상기 버퍼 패턴들의 상면도들이다.
도 2a 내지 2c는 본 발명의 다양한 실시예들에 의한 반도체 소자의 범프 구조체들을 개략적으로 도시한 종단면도들이다.
도 3은 본 발명의 일 실시예에 의한 반도체 소자의 범프 패드 구조체들의 배열을 보이는 반도체 소자의 활성 면이고, 도 4a는 도 3의 중앙 영역의 범프 패드 구조체들의 배열을 보이는 확대도이고, 및 도 4b 내지 4i는 도 3의 각 영역들 내에 배열된 범프 패드 구조체들을 보이는 확대도들이다.
도 5는 본 발명의 일 실시예에 의한 반도체 소자의 범프 패드 구조체들의 배열을 보이는 반도체 소자의 활성 면이고, 및 도 6a 내지 6d는 도 5의 제1 사분 면의 각 서브 영역들 내에 배열된 범프 패드 구조체들을 보이는 일부 영역들의 확대도들이다.
도 7a 내지 7i는 본 발명의 일 실시예에 의한 범프 패드 구조체 또는 범프 구조체를 형성하는 방법을 설명하는 단면도들이다.
도 8a 내지 8c는 본 발명의 일 실시예에 의한 범프 패드 구조체 또는 범프 구조체를 형성하는 방법을 설명하는 단면도들이다.
도 9a 및 9b는 본 발명의 일 실시예에 의한 범프 패드 구조체 또는 범프 구조체를 형성하는 방법을 설명하는 도면들이다.
도 10a는 본 발명의 기술적 사상의 일 실시예에 의한 반도체 모듈을 개념적으로 도시한 도면이다.
도 10b 및 10c는 본 발명의 기술적 사상의 실시예들에 의한 전자 시스템들을 개념적으로 도시한 블록다이어그램들이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시 예를 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시 예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시 예는 본 발명의 개시가 완전하도록 하고, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
본 명세서에서 사용된 용어는 실시 예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 '포함한다(comprises)' 및/또는 '포함하는(comprising)'은 언급된 구성요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다.
하나의 소자(elements)가 다른 소자와 '접속된(connected to)' 또는 '커플링된(coupled to)' 이라고 지칭되는 것은, 다른 소자와 직접 연결 또는 커플링된 경우 또는 중간에 다른 소자를 개재한 경우를 모두 포함한다. 반면, 하나의 소자가 다른 소자와 '직접 접속된(directly connected to)' 또는 '직접 커플링된(directly coupled to)'으로 지칭되는 것은 중간에 다른 소자를 개재하지 않은 것을 나타낸다. '및/또는'은 언급된 아이템들의 각각 및 하나 이상의 모든 조합을 포함한다.
공간적으로 상대적인 용어인 '아래(below)', '아래(beneath)', '하부(lower)', '위(above)', '상부(upper)' 등은 도면에 도시되어 있는 바와 같이 하나의 소자 또는 구성 요소들과 다른 소자 또는 구성 요소들과의 상관관계를 용이하게 기술하기 위해 사용될 수 있다. 공간적으로 상대적인 용어는 도면에 도시되어 있는 방향에 더하여 사용시 또는 동작시 소자의 서로 다른 방향을 포함하는 용어로 이해되어야 한다. 예를 들면, 도면에 도시되어 있는 소자를 뒤집을 경우, 다른 소자의 '아래(below)' 또는 '아래(beneath)'로 기술된 소자는 다른 소자의 '위(above)'에 놓여질 수 있다. 따라서, 예시적인 용어인 '아래'는 아래와 위의 방향을 모두 포함할 수 있다. 소자는 다른 방향으로도 배향될 수 있고, 이에 따라 공간적으로 상대적인 용어들은 배향에 따라 해석될 수 있다.
또한, 본 명세서에서 기술하는 실시 예들은 본 발명의 이상적인 예시도인 단면도 및/또는 평면도들을 참고하여 설명될 것이다. 도면들에 있어서, 막 및 영역들의 두께는 기술적 내용의 효과적인 설명을 위해 과장된 것이다. 따라서, 제조 기술 및/또는 허용 오차 등에 의해 예시도의 형태가 변형될 수 있다. 따라서, 본 발명의 실시 예들은 도시된 특정 형태로 제한되는 것이 아니라 제조 공정에 따라 생성되는 형태의 변화도 포함하는 것이다. 예를 들면, 직각으로 도시된 식각 영역은 라운드지거나 소정 곡률을 가지는 형태일 수 있다. 따라서, 도면에서 예시된 영역들은 개략적인 속성을 가지며, 도면에서 예시된 영역들의 모양은 소자의 영역의 특정 형태를 예시하기 위한 것이며 발명의 범주를 제한하기 위한 것이 아니다.
명세서 전문에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 따라서, 동일한 참조 부호 또는 유사한 참조 부호들은 해당 도면에서 언급 또는 설명되지 않았더라도, 다른 도면을 참조하여 설명될 수 있다. 또한, 참조 부호가 표시되지 않았더라도, 다른 도면들을 참조하여 설명될 수 있다.
도 1a는 본 발명의 일 실시예에 의한 반도체 소자의 범프 패드 구조체(30)의 레이아웃이고, 도 1b는 도 1a의 I-I' 선을 따라 절단한 본 발명의 일 실시예에 의한 반도체 소자의 범프 패드 구조체(30a)의 종단면도이다.
도 1a 및 1b를 참조하면, 본 발명의 일 실시예에 의한 반도체 소자의 범프 패드 구조체(30, 30A)는 하부 층(100) 상의 상부 층(110), 금속 배선(120), 패시베이션 층(130), 버퍼 패턴(140), 랩핑 패턴(150), 및 패드 패턴(160)을 포함할 수 있다. 상기 범프 패드 구조체(30, 30A)는 상기 하부 층(100)과 상기 상부 층(110)을 수직으로 관통하여 상기 금속 배선(120)과 전기적으로 연결된 비아 플러그(115)를 더 포함할 수 있다. 본 발명의 기술적 사상을 이해하기 쉽도록 보이기 위하여, 도 1a에서, 상기 하부 층(100), 상기 상부 층(110), 및 상기 비아 플러그(115)가 생략되었다. 또한, 도 1a의 상기 레이아웃에서는 상기 패시베이션 층(130) 및 상기 랩핑 패턴(150)은 내측 종료 선들만 도시되었고, 외측 종료 선들은 생략되었다.
상기 하부 층(100)은 실리콘 또는 실리콘 산화물을 포함할 수 있다. 예를 들어, 상기 하부 층(100)은 실리콘 기판, 하부 층간 절연 층(lower inter-layer dielectric layer) 또는 하부 금속 층간 절연 층(lower inter-metal dielectric layer) 중 어느 하나를 포함할 수 있다. 상기 하부 층(100)은 그 내부 또는 그 하부에 MOS 트랜지스터를 포함하는 반도체 회로(semiconductor circuit) 또는 입출력 회로(I/O circuit)를 포함할 수 있다.
상기 상부 층(110)은, 실리콘 산화물, 실리콘 질화물, 또는 그 조합 같은 절연물을 포함할 수 있다. 상기 상부 층(110)은 상부 층간 절연 층(upper inter-layer dielectric layer) 또는 상부 금속 층간 절연 층(upper inter-metal dielectric layer) 중 어느 하나를 포함할 수 있다. 예를 들어, 상기 상부 층(110)은 상기 하부 층(100) 상에 직접적으로 형성된 실리콘 질화물 층 및 상기 실리콘 질화물 층 상에 형성된 실리콘 산화물 층을 포함할 수 있다. 다른 실시예에서, 상기 상부 층(110)은 두 층 이상의 실리콘 산화물 층들을 포함할 수 있다.
상기 금속 배선(120)은 상기 상부 층(110) 내에 매립될 수 있다. 상기 금속 배선(120)의 표면은 상기 상부 층(110)의 표면과 공면을 가질 수 있다. (co-planar) 상기 금속 배선(120)은 상면도에서, 원형 또는 다각형 모양을 가질 수 있다. 상기 금속 배선(120)은 구리(Cu), 알루미늄(Al), 또는 텅스텐(W) 같은 금속을 포함할 수 있다. 상기 금속 배선(120)은 반도체 소자(10)의 최상부 금속 층을 포함할 수 있다. 다른 실시예에서, 상기 금속 배선(120)은 수평으로 연장하는 직선 모양을 가질 수 있다.
상기 비아 플러그(115)는 상기 금속 배선(120)과 수직으로 정렬되도록 상기 상부 층(110) 및 상기 하부 층(100)을 수직으로 관통할 수 있다. 상기 비아 플러그(115)는 상기 금속 배선(120)과 직접적으로 접촉하여 전기적으로 연결될 수 있다. 상기 비아 플러그(115)는 구리(Cu) 같은 금속을 포함할 수 있다. 상기 하부 층(100)의 내부 또는 하부에 배치된 상기 반도체 회로 또는 상기 입출력 회로와 전기적으로 연결될 수 있다. 다른 실시예에서, 상기 비아 플러그(115)는 상기 하부 층(100)을 완전히 관통하는 TSV (through silicon via)를 포함할 수 있다. 상기 비아 플러그(115)는 측면 상에 형성된 금속을 포함하는 전도성 배리어 층 (conductive barrier layer) 및 실리콘 산화물을 포함하는 절연성 라이너 층 (insulating liner layer)를 더 포함할 수 있다.
상기 패시베이션 층(130)은 상기 상부 층(110) 상에 전체적으로 배치될 수 있다. 상기 패시베이션 층(130)은 상기 금속 배선(120)의 중앙부를 노출시키고 상기 금속 배선(120)의 외곽 영역을 부분적으로 덮을 수 있다. 상기 패시베이션 층(130)은 상기 상부 층(110) 및 상기 금속 배선(120)을 보호할 수 있도록, 실리콘 질화물 같이 실리콘 산화물보다 단단한 절연물을 포함할 수 있다.
상기 버퍼 패턴(140)은 상기 패시베이션 층(130)의 일부 상에 직접적으로 배치될 수 있다. 상기 버퍼 패턴(140)은 상기 금속 배선(120)의 주변 상에 부분적으로 배치될 수 있다. 예를 들어, 종단면도에서, 상기 버퍼 패턴(140)은 상기 금속 배선(120)을 기준점 또는 기준선으로 상기 패시베이션 층(130) 상에 비대칭적으로 배치될 수 있다. 상기 버퍼 패턴(140)은 상기 금속 배선(120)의 노출된 표면을 부분적으로 덮을 수 있다. 상기 버퍼 패턴(140)의 최외곽 단부는 상기 금속 배선(120)의 최외곽 단부보다 상기 금속 배선(120)의 중심으로부터 더 멀게 위치할 수 있다. 예를 들어, 상면도에서, 상기 금속 배선(120)의 외부 측면은 상기 버퍼 패턴(140)으로 가려질 수 있다. 상기 버퍼 패턴(140)은 폴리이미드(polyimide)를 포함할 수 있다. 구체적으로, 상기 버퍼 패턴(140)은 감광성 폴리이미드 (photo-sensitive polyimide)를 포함할 수 있다. 상기 버퍼 패턴(140)은 상기 금속 배선(120), 상기 패시베이션 층(130), 상기 랩핑 패턴(150), 및/도는 상기 패드 패턴(160)에 가해지는 물리적 스트레스를 비대칭적으로 분산 및 완화시킬 수 있다. 상기 버퍼 패턴(140)은 상기 상부 층(110), 상기 금속 배선(120), 및 상기 패시베이션 층(130)에 가해지는 스트레스를 흡수할 수 있고, 특히, 전단력(shearing stress)을 흡수할 수 있다. 따라서, 상기 버퍼 패턴(140)의 내측 단부(inner ends)는 상기 패시베이션 층(130)의 내측 단부보다 안쪽에 위치할 수 있고, 상기 버퍼 패턴(140)의 외측 단부(outer ends)는 상기 금속 배선(120) 및 상기 패드 패턴(160)의 외측 단부 보다 바깥 쪽에 위치할 수 있다.
상기 랩핑 패턴(150)은 상기 버퍼 패턴(140)을 덮도록 상기 패시베이션 층(130) 상에 직접적으로 배치될 수 있다. 상기 랩핑 패턴(150)은 상기 금속 배선(120)의 상기 중앙부를 노출시키도록 상기 금속 배선(120)의 상기 외곽 영역을 부분적으로 덮을 수 있다. 상기 랩핑 패턴(150)은 폴리이미드 (polyimide)를 포함할 수 있다. 구체적으로, 상기 랩핑 패턴(150)은 감광성 폴리이미드 (photo-sensitive polyimide)를 포함할 수 있다. 상기 랩핑 패턴(150)은 상기 버퍼 패턴(140)과 상기 패시베이션 층(130)의 단차 부분에서 스무드한(smooth) 표면을 가질 수 있다. 상기 랩핑 패턴(150)이 스무드한 표면을 가짐으로써, 상기 범프 패드 구조체(30, 30A)에 가해지는 스트레스가 특정 포인트에 집중되지 넓게 완화될 수 있다. 상기 랩핑 패턴(150)이 상기 버퍼 패턴(140) 상부에 배치됨으로써, 상기 버퍼 패턴(140)의 물리적 접착력이 개선될 수 있다. 예를 들어, 상기 버퍼 패턴(140)이 물리적 스트레스를 받아 들뜨거나(lift-up), 벗겨지거나(peel-off), 분리(separate)되는 것이 방지될 수 있다.
상기 패드 패턴(160)은 상기 금속 배선(120)의 상기 노출된 중앙부 상에 직접적으로 배치될 수 있다. 상기 패드 패턴(160)은 상기 금속 배선(120)의 상기 노출된 중앙부를 노출시키는 상기 랩핑 패턴(150)의 측벽 상에 직접적으로 형성될 수 있다. 상기 패드 패턴(160)은 상기 랩핑 패턴(150)의 상면 상에 부분적으로 형성될 수 있다. 다른 실시예에서, 상기 패드 패턴(160)은 UBM(under bump metallurgy) 또는 상기 랩핑 패턴(150) 상에서 수평으로 연장하는 금속 재배선 층(metal redistribution interconnection layer)을 포함할 수 있다. 상기 패드 패턴(160)은 하부 패드 패턴(161) 및 상부 패드 패턴(162)을 포함할 수 있다. 상기 하부 패드 패턴(161)은 티타늄(Ti), 티타늄 질화물(TiN), 탄탈륨(Ta), 탄탈륨 질화물(TaN), 텅스텐(W), 또는 텅스텐 질화물(WN) 같은 배리어용 금속을 포함할 수 있다. 상기 상부 패드 패턴(162)은 구리(Cu) 같은 씨드용 금속 및/또는 니켈(Ni) 같은 캡핑용 금속을 포함할 수 있다.
도 1c 및 1d는 본 발명의 실시예들에 의한 범프 패드 구조체들(30B, 30C)을 보이는 도 1a의 I-I' 선을 따라 절단한 종단면도들이다. 도 1a 및 1b를 참조하여, 중복되는 구성 요소들에 대한 설명들은 생략된다.
도 1c를 참조하면, 본 발명의 일 실시예에 의한 범프 패드 구조체(30B)는 상기 금속 배선(120) 상의 금속 필라(170, pillar)를 더 포함할 수 있다. 상기 금속 필라(170)는 상기 금속 배선(120) 상에 직접적으로 배치될 수 있다. 상기 금속 필라(170)는 필라 모양 및/또는 메사(mesa) 모양을 가질 수 있다. 상기 금속 필라(170)는 상면도에서 다각형 또는 원형 모양을 가질 수 있다. 상기 금속 필라(170)는 구리를 포함할 수 있다.
도 1d를 참조하면, 본 발명의 일 실시예에 의한 범프 패드 구조체(30C)는 상기 금속 필라(170)의 상면 상의 캡핑 금속 층(175)을 더 포함할 수 있다. 상기 캡핑 금속 층(175)은 니켈 또는 은 같은 내 산화성 (anti-oxidizing) 금속을 포함할 수 있다.
도 1e는 본 발명의 기술적 사상에 따른 상기 버퍼 패턴들(140a, 140b, 140c)의 상면도들이다. 상기 버퍼 패턴들(140a, 140b, 140c)의 시점들(SP)과 종점들(EP)의 각도는 약 90° 내지 180° 범위를 가질 수 있다. 본 발명의 다양한 실시예들은 상기 버퍼 패턴(140)의 시점(SP)과 종점(EP)의 각도가 약 135°인 것으로 가정, 도시되었다. 상기 버퍼 패턴들(140a, 140b, 140c)은 제조 공정에서 상기 패드 패턴(160)이 받는 스트레스를 흡수, 분산시켜야 하므로, 과도하게 크거나 작은 것은 바람직하지 않다. 실험 결과, 상기 버퍼 패턴들(140a, 140b, 140c)의 모양이 쿼터 도넛 형태 내지 하프 도넛 형태인 경우가 상기 스트레스를 가장 효과적으로 흡수, 분산시킬 수 있다.
도 2a 내지 2c는 본 발명의 다양한 실시예들에 의한 반도체 소자의 범프 구조체들(40A, 40B, 40C)을 개략적으로 도시한 종단면도들이다. 도 1b 내지 1d를 참조하여, 중복되는 구성 요소들에 대한 설명들은 생략된다.
도 2a를 참조하면, 본 발명의 일 실시예에 의한 반도체 소자의 범프 구조체(40A)는 도 1b에 도시된 범프 패드 구조체(30A) 및 상기 범프 패드 구조체(30A)의 상기 패드 패턴(160) 상의 솔더 볼(180)을 포함할 수 있다.
도 2b를 참조하면, 본 발명의 일 실시예에 의한 반도체 소자의 범프 구조체(40B)는 도 1c에 도시된 범프 패드 구조체(30B) 및 상기 범프 패드 구조체(30B)의 상기 금속 필라(170) 상의 솔더 범프(185)를 포함할 수 있다.
도 2c를 참조하면, 본 발명의 일 실시예에 의한 반도체 소자의 범프 구조체(40C)는 도 1d에 도시된 범프 패드 구조체(30C) 및 상기 범프 패드 구조체(30C)의 상기 캡핑 금속 층(175) 상의 솔더 범프(185)를 포함할 수 있다.
도 3은 본 발명의 일 실시예에 의한 반도체 소자의 범프 패드 구조체들(30)의 배열을 보이는 반도체 소자의 활성 면(20)이고, 도 4a는 도 3의 중앙 영역(A(CT))의 범프 패드 구조체들(30)의 배열을 보이는 확대도이고, 및 도 4b 내지 4i는 도 3의 각 영역들(A( CT ), A(+X), A(-X), A(+Y), A(-Y), A(+X,+Y), A(+X,-Y), A(-X,+Y), A(-X,-Y)) 내에 배열된 범프 패드 구조체들(30)을 보이는 확대도들이다.
도 3을 참조하면, 본 발명의 일 실시예에 의한 반도체 소자(10)는 활성 면(20) 상에 격자형 섬 모양으로 배열된 다수 개의 범프 패드 구조체(30)들을 포함할 수 있다. 상기 활성 면(20)은 상기 반도체 소자(10)의 여러 면들 중 상기 범프 패드 구조체(30)들이 배열된 면이다. 본 발명의 기술적 사상을 이해하기 쉽도록, 상기 반도체 소자(10)의 상기 활성 면(20)이 정사각형 모양이고, 상기 범프 패드 구조체(30)들이 원형 모양들인 것으로 가정, 도시되었다.
도 4a를 참조하면, 상기 중앙 영역(A(CT)) 내에 배열된 상기 범프 패드 구조체들(30)은 상기 활성 면(20)의 중심(CT)으로부터 방사형으로 배열될 수 있다. 상기 "방사형 배열"이라는 것은 상기 버퍼 패턴(140)이 상기 활성 면(20)의 상기 중심(CT)과 대향(opposite)하도록 외측에 위치한다는 의미이다. 구체적으로, 상기 중심(CT)으로부터 +X 방향으로 배열된 상기 범프 패드 구조체들(30)은 상기 +X 방향을 향하도록 위치한 상기 버퍼 패턴들(140)을 포함할 수 있고, -X 방향으로 배열된 상기 범프 패드 구조체들(30)은 상기 -X 방향을 향하도록 위치한 상기 버퍼 패턴들(140)을 포함할 수 있고, +Y 방향으로 배열된 상기 범프 패드 구조체들(30)은 상기 +Y 방향을 향하도록 위치한 상기 버퍼 패턴들(140)을 포함할 수 있고, -Y 방향으로 배열된 상기 범프 패드 구조체들(30)은 상기 -Y 방향을 향하도록 위치한 상기 버퍼 패턴들(140)을 포함할 수 있고, +X/+Y 방향으로 배열된 상기 범프 패드 구조체들(30)은 상기 +X/+Y 방향을 향하도록 위치한 상기 버퍼 패턴들(140)을 포함할 수 있고, +X/-Y 방향으로 배열된 상기 범프 패드 구조체들(30)은 상기 +X/-Y 방향을 향하도록 위치한 상기 버퍼 패턴들(140)을 포함할 수 있고, -X/+Y 방향으로 배열된 상기 범프 패드 구조체들(30)은 상기 -X/+Y 방향을 향하도록 위치한 상기 버퍼 패턴들(140)을 포함할 수 있고, 및 -X/-Y 방향으로 배열된 상기 범프 패드 구조체들(30)은 상기 -X/-Y 방향을 향하도록 위치한 상기 버퍼 패턴들(140)을 포함할 수 있다. 부가하여, 상기 활성 면(20)의 상기 중심(CT)에 위치한 범프 패드 구조체(30CT)는 상기 버퍼 패턴(140)을 갖지 않을 수 있다.
도 4b를 참조하면, 상기 +X 방향의 영역(A(+X)) 내에 배열된 상기 범프 패드 구조체들(30)은 상기 +X 방향을 향하도록 위치한 상기 버퍼 패턴들(140)을 포함할 수 있다.
도 4c를 참조하면, 상기 -X 방향의 영역(A(-X)) 내에 배열된 상기 범프 패드 구조체들(30)은 상기 -X 방향을 향하도록 위치한 상기 버퍼 패턴들(140)을 포함할 수 있다.
도 4d를 참조하면, 상기 +Y 방향의 영역(A(+Y)) 내에 배열된 상기 범프 패드 구조체들(30)은 상기 +Y 방향을 향하도록 위치한 상기 버퍼 패턴들(140)을 포함할 수 있다.
도 4e를 참조하면, 상기 -Y 방향의 영역(A(-Y)) 내에 배열된 상기 범프 패드 구조체들(30)은 상기 -Y 방향을 향하도록 위치한 상기 버퍼 패턴들(140)을 포함할 수 있다.
도 4f를 참조하면, 상기 +X/+Y 방향의 영역(A(+X,+Y)) 내에 배열된 상기 범프 패드 구조체들(30)은 상기 +X/+Y 방향을 향하도록 위치한 상기 버퍼 패턴들(140)을 포함할 수 있다.
도 4g를 참조하면, 상기 +X/-Y 방향의 영역(A(+X,-Y)) 내에 배열된 상기 범프 패드 구조체들(30)은 상기 +X/-Y 방향을 향하도록 위치한 상기 버퍼 패턴들(140)을 포함할 수 있다.
도 4h를 참조하면, 상기 -X/+Y 방향의 영역(A(-X/+Y)) 내에 배열된 상기 범프 패드 구조체들(30)은 상기 -X/+Y 방향을 향하도록 위치한 상기 버퍼 패턴들(140)을 포함할 수 있다.
도 4i를 참조하면, 상기 -X/-Y 방향의 영역(A(-X/-Y)) 내에 배열된 상기 범프 패드 구조체들(30)은 상기 -X/-Y 방향을 향하도록 위치한 상기 버퍼 패턴들(140)을 포함할 수 있다.
본 실시예에서, 상기 +X 방향의 영역(A(+X))은 +X축 영역, 상기 -X 방향의 영역(A(-X))은 -X축 영역, 상기 +Y 방향의 영역(A(+Y))은 +Y축 영역, 상기 -Y 방향의 영역(A(-Y))은 -Y축 영역, 상기 +X/+Y 영역(A(+X,+Y))은 제1 사분 면, 상기 -X/+Y 방향의 영역(A(-X,+Y))은 제2 사분 면, 상기 -X/-Y 방향의 영역(A(-X,-Y))은 제3 사분 면, 및, 상기 +X/-Y 영역(A(+X,-Y))은 제4 사분 면으로 정의될 수 있다.
도 5는 본 발명의 일 실시예에 의한 반도체 소자의 범프 패드 구조체들(30)의 배열을 보이는 반도체 소자의 활성 면(10)이고, 및 도 6a 내지 6d는 도 5의 제1 사분 면(Q1)의 각 서브 영역들(Q12, Q12, Q13, Q14) 내에 배열된 범프 패드 구조체들(30)을 보이는 일부 영역들(A1, A2, A3, A4)의 확대도들이다.
도 5를 참조하면, 본 발명의 일 실시예에 의한 반도체 소자(10)는 활성 면(20) 상에 격자형 섬 모양으로 배열된 다수 개의 범프 패드 구조체(30)들을 포함할 수 있다. 상기 활성 면(20)은 네 개의 사분 면들(Q1, Q2, Q3, Q4)로 구분될 수 있다. 예를 들어, 수학적으로, 제1 사분 면(Q1), 제2 사분 면(Q2), 제3 사분 면(Q3), 및 제4 사분 면(Q4)으로 구분될 수 있다. 본 발명의 기술적 사상을 이해하기 쉽도록 설명하기 위하여, 상기 제1 사분 면(Q1)만 확대 도시되고 및 설명될 것이다. 따라서, 상기 제1 사분 면(Q1)의 기술적 사상은 다른 사분 면들(Q2, Q3, Q4)에 모두 적용될 수 있다.
다시 도 5를 참조하면, 상기 제1 사분 면(Q1)은 다수 개의 서브 영역들(Q11, Q12, Q13, Q14)로 가상적으로 구분될 수 있다. 상기 서브 영역들(Q11, Q12, Q13, Q14)의 경계선들이 점선들을 이용하여 가상적으로 도시되었다. 예를 들어, 상기 점선들은 상기 활성 면(20)을 상하로 이등분하는 가상적인 수평선인 X-축과 각각, 22.5°, 45°, 및 67.5°를 이룰 수 있다. 각 서브 영역들(Q11, Q12, Q13, Q14)을 각각 이등분하는 분할 선들(L1, L2, L3, L4)이 화살표들을 이용하여 함께 도시되었다. 상기 분할 선들(L1, L2, L3, L4)은 각각, 상기 수평선인 X-축과 11.25°, 33.75°, 56.25°, 및 78.75°를 이룰 수 있다.
도 6a를 참조하면, 상기 제1 서브 영역(Q11) 내에 배열된 상기 범프 패드 구조체들(30)은 상기 제1 서브 영역(Q11)을 이등분하는 제1 분할 선(L1)과 평행하는 가상의 중심축들을 따라 외향하도록 위치한 범프 패드들(140)을 포함할 수 있다. 예를 들어, 상기 제1 분할 선(L1)은 상기 활성 면(20)을 상하로 이등분하는 가상적인 수평선인 X-축과 약 11.25°의 각도를 이룰 수 있다.
도 6b를 참조하면, 상기 제2 서브 영역(Q12) 내에 배열된 상기 범프 패드 구조체들(30)은 상기 제2 서브 영역(Q12)을 이등분하는 제2 분할 선(L2)과 평행하는 가상의 중심축들을 따라 외향하도록 위치한 범프 패드들(140)을 포함할 수 있다. 예를 들어, 상기 제2 분할 선(L2)은 상기 활성 면(20)을 상하로 이등분하는 가상적인 수평선인 X-축과 약 33.75°의 각도를 이룰 수 있다.
도 6c를 참조하면, 상기 제3 서브 영역(Q13) 내에 배열된 상기 범프 패드 구조체들(30)은 상기 제3 서브 영역(Q13)을 이등분하는 제3 분할 선(L3)과 평행하는 가상의 중심축들을 따라 외향하도록 위치한 범프 패드들(140)을 포함할 수 있다. 예를 들어, 상기 제3 분할 선(L3)은 상기 활성 면(20)을 상하로 이등분하는 가상적인 수평선인 X-축과 약 56.25°의 각도를 이룰 수 있다.
도 6d를 참조하면, 상기 제1 서브 영역(Q14) 내에 배열된 상기 범프 패드 구조체들(30)은 상기 제4 서브 영역(Q14)을 이등분하는 제4 분할 선(L4)과 평행하는 가상의 중심축들을 따라 외향하도록 위치한 범프 패드들(140)을 포함할 수 있다. 예를 들어, 상기 제4 분할 선(L4)은 상기 활성 면(20)을 상하로 이등분하는 가상적인 수평선인 X-축과 약 78.75°의 각도를 이룰 수 있다.
본 실시예에서, 상기 활성 면(20)의 중심 또는 중심 부근에 배치된 상기 범프 패드 구조체(30) 또는 상기 범프 패드 구조체들(30)은 상기 버퍼 패턴(140)을 갖지 않을 수도 있다.
본 실시예에서, 상기 각 영역들(Q11, Q12, Q13, Q14)은 X축 또는 Y축을 기준으로, 선 대칭 형태로 배열될 수도 있고, 또는 상기 활성 면(20)의 중심을 기준으로 점 대칭 형태로 배열될 수도 있다.
도 7a 내지 7i는 본 발명의 일 실시예에 의한 범프 패드 구조체 또는 범프 구조체를 형성하는 방법을 설명하는 단면도들이다.
도 7a를 참조하면, 상기 방법은 하부 층(100) 상에 상부 층(110)을 형성하고, 상기 하부 층(100) 및 상기 상부 층(110) 관통하는 비아 플러그(115)를 형성하고, 및 상기 비아 플러그(115) 상에 금속 배선(120)을 형성하는 것을 포함할 수 있다.
상기 하부 층(100)은 실리콘 또는 실리콘 산화물을 포함할 수 있다. 예를 들어, 상기 하부 층(100)은 실리콘 기판, 하부 층간 절연 층(lower inter-layer dielectric layer) 및/또는 하부 금속 층간 절연 층(lower inter-metal dielectric layer)을 포함할 수 있다.
상기 상부 층(110)은 CVD(chemical vapor deposition) 공정, ALD (atomic layered deposition) 공정, 또는 스핀 코팅(spin coating) 공정을 이용하여 형성될 수 있다. 상기 상부 층(110)은 실리콘 산화물, 실리콘 질화물, 또는 그 조합을 포함할 수 있다. 상기 상부 층(110)은 다층의 절연 층들을 포함할 수 있다. 예를 들어, 상기 상부 층(110)은 상기 하부 층(100) 상에 직접적으로 형성된 실리콘 질화물 층 및 상기 실리콘 질화물 층 상에 형성된 실리콘 산화물 층을 포함할 수 있다. 또는, 상기 상부 층(110)은 두 층 이상의 실리콘 산화물 층들을 포함할 수 있다.
상기 비아 플러그(115)는 전도체를 포함할 수 있다. 예를 들어, 상기 비아 플러그(115)는 구리(Cu) 같은 금속을 포함할 수 있다. 상기 하부 층(100)의 내부 또는 하부에 배치된 반도체 회로 또는 입출력 요소(I/O elements)와 전기적으로 연결될 수 있다. 다른 실시예에서, 상기 비아 플러그(115)는 상기 하부 층(100)을 완전히 관통하는 TSV (through silicon via)를 포함할 수도 있다. 상기 비아 플러그(115)는 표면 상에 형성된 금속을 포함하는 전도성 배리어 층(barrier layer) 및 실리콘 산화물을 포함하는 절연성 라이너 층(liner layer)를 더 포함할 수 있다.
상기 금속 배선(120)은 구리(Cu), 알루미늄(Al), 또는 텅스텐(W) 같은 금속을 포함할 수 있다. 상기 금속 배선(120)은 최상부 금속 층의 일부일 수 있다. 상기 금속 배선(120)은 상면도에서 원형 또는 다각형 모양을 가질 수 있다. 다른 실시예에서, 상기 금속 배선(120)은 수평으로 연장하는 라인 모양을 가질 수도 있다. 상기 금속 배선(120)은 상기 상부 층(110) 내에 매립될 수 있다. 상기 금속 배선(120)의 표면은 상기 상부 층(110)의 표면과 공면을 가질 수 있다. (co-planar)
도 7b를 참조하면, 상기 방법은 상기 금속 배선(120)의 일부를 노출하는 패시베이션 층(130)을 형성하는 것을 포함할 수 있다. 상기 패시베이션 층(130)은 상기 금속 배선(120)의 중앙부를 노출시키고 상기 금속 배선(120)의 외곽 영역을 덮을 수 있다. 상기 패시베이션 층(130)은 실리콘 질화물을 포함할 수 있다.
도 7c를 참조하면, 상기 방법은 상기 패시베이션 층(130) 및 상기 금속 배선(120)을 덮는 버퍼 층(140a)을 전면적으로 형성하는 것을 포함할 수 있다. 상기 버퍼 층(140a)은 스핀 코팅 공정을 수행하여 형성될 수 있다. 상기 버퍼 층(140a)은 감광성 폴리이미드(photo-sensitive polyimide)를 포함할 수 있다.
도 7d를 참조하면, 상기 방법은 상기 버퍼 층(140a)을 패터닝 하여 버퍼 패턴(140)을 형성하는 것을 포함할 수 있다. 상기 버퍼 층(140a)을 패터닝 하는 것은 포토리소그래피 공정을 수행하여 상기 버퍼 층(140a)을 현상(developing)하는 것을 포함할 수 있다. 상기 버퍼 패턴(140)은 상면도에서 하프-도넛(half-donut), 쿼터-도넛(quarter-donut), 또는 그 사이의 적절한 모양을 가질 수 있다. 상기 버퍼 패턴(140)이 하프-도넛 모양 보다 큰 모양을 갖는 경우, 스트레스를 흡수, 분산시키기에 오히려 역효과를 초래할 수 있다.
상기 버퍼 패턴(140)은 상기 금속 배선(120)의 외곽을 부분적으로 덮을 수 있다. 다른 실시예에서, 상기 버퍼 패턴(140)은 상기 금속 배선(120)과 접촉하지 않도록 상기 금속 배선(120)과 가까운 상기 패시베이션 층(130)의 에지(edge)들을 노출시킬 수도 있다.
도 7e를 참조하면, 상기 방법은 상기 패시베이션 층(130), 상기 금속 배선(120)의 노출된 표면, 및 상기 버퍼 패턴(140)을 덮는 랩핑(wrapping) 층(150a)을 전면적으로 형성하는 것을 포함할 수 있다. 상기 랩핑 층(150a)은 스핀 코팅 공정을 수행하여 형성될 수 있다. 상기 랩핑 층(150a)은 감광성 폴리이미드(photo-sensitive polyimide)를 포함할 수 있다.
도 7f를 참조하면, 상기 방법은 상기 랩핑 층(150a)을 패터닝 하여 랩핑 패턴(150)을 형성하는 것을 포함할 수 있다. 상기 랩핑 층(150a)을 패터닝 하는 것은 포토리소그래피 공정을 수행하여 상기 랩핑 층(150a)을 현상(developing)하는 것을 포함할 수 있다. 상기 랩핑 패턴(150)은 상기 금속 배선(120)의 중앙부를 노출시킬 수 있다. 상기 랩핑 패턴(150)은 상기 패시베이션 층(130) 및/또는 상기 버퍼 패턴(140)과 가까운 상기 금속 배선(120)의 표면을 부분적으로 덮을 수 있다. 다른 실시예에서, 상기 랩핑 패턴(150)은 상기 금속 배선(120)과 접촉하지 않도록 상기 금속 배선(120)과 가까운 상기 패시베이션 층(130)의 에지 및 상기 버퍼 층(140a)의 에지를 노출시킬 수도 있다.
상기 버퍼 패턴(140)이 상기 랩핑 패턴(150)을 형성하기 전에 이미 형성되어 있고, 상기 랩핑 패턴(150)이 상기 버퍼 패턴(140)을 덮고 있으므로, 상기 랩핑 패턴(150)을 형성하는 공정에서 상기 버퍼 패턴(140)이 손상되지 않는다.
또한, 상기 랩핑 패턴(150)이 최상부에서 스무드(smooth)한 표면을 갖고 전체를 덮고 있으므로, 물리적 스트레스가 특정한 지점, 예를 들어, 엣지(edge), 코너(corner), 또는 꼭지점(vertex) 같은 날카로운(sharpen) 부분에 집중되지 않고 넓게 분산될 수 있다.
도 7g를 참조하면, 상기 방법은 상기 랩핑 패턴(150) 상에 상기 금속 배선(120)의 노출된 표면을 덮는 패드 층(160a)을 스퍼터링(sputtering) 같은 PVD(physical vapor deposition) 공정을 이용하여 형성하는 것을 포함할 수 있다. 상기 패드 층(160a)은 구리(Cu) 같은 금속을 포함할 수 있다. 다른 실시예에서, 상기 패드 층(160a)은 하부 패드 층 및 상부 패드 층을 포함할 수 있다. 예를 들어, 상기 하부 패드 층은 티타늄(Ti), 티타늄 질화물(TiN), 티타늄 텅스텐(TiW), 탄탈륨(Ta), 탄탈륨 질화물(TaN), 또는 그 조합들을 포함하는 배리어용 금속 층 또는 구리(Cu), 니켈(Ni), 또는 텅스텐(W) 같은 씨드용 금속 층을 포함할 수 있다. 상기 상부 패드 층은 구리(Cu), 니켈(Ni), 또는 텅스텐(W) 같은 씨드용 금속 층 또는 니켈(Ni), 은(Ag) 같은 캡핑용 금속 층을 포함할 수 있다.
도 7h를 참조하면, 상기 방법은 상기 금속 배선(120)과 수직으로 정렬하도록 상기 패드 층(160a) 상에 식각 마스크(90)를 형성하는 것을 포함할 수 있다. 상기 식각 마스크(90)는 상기 금속 배선(120) 주변의 상기 랩핑 패턴(150)의 일부를 덮고 다른 부분들을 노출시킬 수 있다. 상기 식각 마스크(90)는 포토레지스트를 포함할 수 있다.
도 7i를 참조하면, 상기 방법은 상기 식각 마스크(90)를 이용하여 상기 노출된 패드 층(160a)의 일부들을 제거하여 패드 패턴(160)을 형성하는 것을 포함할 수 있다. 상기 패드 패턴(160)은 상기 금속 배선(120)의 상기 노출된 중앙부 및 상기 금속 배선(120) 주변의 상기 랩핑 패턴(150)의 일부 상에 형성될 수 있다. 상기 노출된 패드 층(160a)은 습식 식각 공정을 이용하여 제거될 수 있다. 예를 들어, 과산화수소수(hydrogen peroxide solution), 구연산(citric acid), 수산화칼슘(KOH) 및 물(water)을 선택적으로 포함하는 식각액을 이용하여 제거될 수 있다. 상기 패드 층(160a)이 상부 패드 층 및 하부 패드 층을 포함하는 경우, 상기 패드 층(160a)은 두 번의 습식 식각 공정들을 수행하는 것을 포함할 수 있다. 예를 들어, 상기 상부 패드 층이 씨드용 금속 층을 포함하는 경우, 상기 상부 패드 층은 과산화수소수(hydrogen peroxide solution), 구연산(citric acid), 및 물을 포함하는 화학 용액을 이용하는 제1 습식 식각 공정을 수행하여 제거될 수 있다. 상기 하부 패드 층이 배리어용 금속 층을 포함하는 경우, 상기 하부 패드 층은 과산화수소수(hydrogen peroxide solution), 수산화칼슘(KOH), 및 물을 포함하는 화학 용액을 이용하는 제2 습식 식각 공정을 수행하여 제거될 수 있다.
이후 도 1b를 참조하면, 상기 방법은 상기 식각 마스크(90)를 제거하여 상기 금속 배선(120)의 상기 중앙부 상에 형성된 상기 패드 패턴(160)을 노출시키는 것을 포함할 수 있다. 상기 식각 마스크(90)를 제거하는 것은 산소 플라즈마를 이용한 애싱 공정 또는 황산 보일 공정을 수행하는 것을 포함할 수 있다.
도 2a를 더 참조하여, 상기 패드 패턴(160) 상에 솔더 볼(180)을 형성하여 상기 범프 구조체(40A)가 형성될 수 있다.
도 8a 내지 8c는 본 발명의 일 실시예에 의한 범프 패드 구조체 또는 범프 구조체를 형성하는 방법을 설명하는 단면도들이다.
도 8a를 참조하면, 상기 방법은, 도 7a 내지 7g를 참조하여 상기 패드 층(160a)을 형성한 후, 상기 금속 배선(120)과 수직으로 정렬하는 범프 홀(BH)을 가진 도금 마스크(95)를 형성하는 것을 포함할 수 있다. 상기 범프 홀(BH)은 상기 금속 배선(120)과 수직으로 정렬된 상기 패드 층(160a)을 노출시킬 수 잇다. 부가하여, 상기 범프 홀(BH)은 상기 금속 배선(120) 주변의 상기 랩핑 패턴(150)의 일부와 중첩할 수 있다. 상기 도금 마스크(95)는 포토레지스트를 포함할 수 있다.
도 8b를 참조하면, 상기 방법은 금속 필라(170)를 형성하는 것을 포함할 수 있다. 상기 금속 필라(170)는 상기 패드 층(160a), 특히 상기 상부 패드 층을 씨드 층으로 이용하는 도금 공정을 수행하여 형성될 수 있다. 상기 금속 필라(170)는 구리(Cu) 및/또는 니켈(Ni)을 포함할 수 있다.
도 8c를 참조하면, 상기 방법은 상기 도금 마스크(95)를 제거하여 상기 랩핑 패턴(150) 상의 상기 패드 층(160a)을 노출시키는 것을 포함할 수 있다. 상기 도금 마스크(95)를 제거하는 것을 산소 플라즈마를 이용한 애싱 공정 또는 황산 보일 공정을 수행하는 것을 포함할 수 있다.
이후, 도 1c를 참조하면, 상기 방법은 상기 노출된 패드 층(160a)을 제거하여 패드 패턴(160)을 형성하는 것을 포함할 수 있다. 상기 패드 패턴(160)은 상기 금속 필라(170)의 하부에만 형성될 수 있다. 상기 노출된 패드 층(160a)을 제거하는 것은 도 7i 및 그 설명들을 참조하여 이해될 수 있을 것이다.
도 2b를 더 참조하면, 상기 금속 필라(170)의 상면 상에 솔더 범프(185)를 형성하여 상기 범프 구조체(40B)가 형성될 수 있다.
도 9a 및 9b는 본 발명의 일 실시예에 의한 범프 패드 구조체 또는 범프 구조체를 형성하는 방법을 설명하는 도면들이다.
도 9a를 참조하면, 상기 방법은, 도 7a 내지 7g 및 8a 내지 8b를 참조하여 설명된 공정들을 수행하여 금속 필라(170)를 형성한 후, 연속적으로 상기 금속 필라(170) 상에 캡핑 금속 층(175)을 형성하는 것을 포함할 수 있다. 상기 캡핑 금속 층(175)은 도금 공정을 수행하여 형성될 수 있다. 상기 캡핑 금속 층(175)은 니켈(Ni) 및/또는 은(Ag)를 포함할 수 있다.
도 9b를 참조하면, 상기 방법은, 도금 마스크(95)를 제거하여 상기 패드 층(160a)의 일부를 노출시키는 것을 포함할 수 있다.
이후, 상기 방법은 도 7i, 8c 및 8d를 참조하여 설명된 습식 식각 공정들을 수행하여, 패드 패턴(160)을 형성하는 것을 포함할 수 있다.
도 2c를 더 참조하면, 상기 캡핑 금속 층(175)의 상면 상에 솔더 범프(185)를 형성하여, 상기 범프 구조체(40C)가 형성될 수 있다.
도 10a는 본 발명의 기술적 사상의 일 실시예에 의한 반도체 모듈(2200)을 개념적으로 도시한 도면이다. 도 10a를 참조하면, 본 발명의 일 실시예에 의한 반도체 모듈(2200)은, 모듈 기판(2210) 상에 실장된 프로세서(2220) 및 반도체 소자들(2230)을 포함할 수 있다. 프로세서(220) 또는 반도체 소자들(2230)은 본 발명의 기술적 사상의 다양한 실시예들에 의한 반도체 소자들 중 적어도 하나를 중 적어도 하나를 포함할 수 있다. 모듈 기판(2210)의 적어도 한 변에는 입출력 터미널들(2240)이 배치될 수 있다.
도 10b 및 10c는 본 발명의 기술적 사상의 실시예들에 의한 전자 시스템들을 개념적으로 도시한 블록다이어그램들이다. 도 10b를 참조하면, 본 발명의 일 실시예에 의한 전자 시스템(2300)은 바디(2310), 디스플레이 유닛(2360), 및 외부 장치(2370)를 포함할 수 있다.
바디(2310)는 마이크로 프로세서 유닛(Micro Processor Unit; 2320), 파워 공급부(Power Supply; 2330), 기능 유닛(Function Unit; 2340), 및/또는 디스플레이 컨트롤 유닛(Display Control Unit; 2350)을 포함할 수 있다. 바디(2310)는 인쇄 회로기판(PCB) 등을 갖는 시스템 보드 또는 마더 보드(Mother Board), 및/또는 케이스(case)를 포함할 수 있다. 마이크로 프로세서 유닛(2320), 파워 공급부(2330), 기능 유닛(2340), 및 디스플레이 컨트롤 유닛(2350)은 바디(2310)의 상면 또는 내부에 실장 또는 배치될 수 있다. 바디(2310)의 상면 혹은 바디(2310)의 내/외부에 디스플레이 유닛(2360)이 배치될 수 있다.
디스플레이 유닛(2360)은 디스플레이 컨트롤 유닛(2350)에 의해 프로세싱된 이미지를 표시할 수 있다. 예를 들어, 디스플레이 유닛(2360)은 LCD (liquid crystal display), AMOLED(active matrix organic light emitting diodes), 또는 다양한 디스플레이 패널을 포함할 수 있다. 디스플레이 유닛(2360)은 터치 스크린을 포함할 수 있다. 따라서, 디스플레이 유닛(2360)은 입출력 기능을 가질 수 있다.
파워 공급부(2330)는 전류 또는 전압을 마이크로 프로세서 유닛(2320), 기능 유닛(2340), 디스플레이 컨트롤 유닛(2350) 등으로 공급할 수 있다. 파워 공급부(2330)는 충전 배터리, 건전지용 소켓, 또는 전압/전류 변환기를 포함할 수 있다.
마이크로 프로세서 유닛(2320)은 파워 공급부(2330)로부터 전압을 공급받아 기능 유닛(2340)과 디스플레이 유닛(2360)을 제어할 수 있다. 예를 들어, 마이크로 프로세서 유닛(2320)은 CPU 또는 AP (application processor)를 포함할 수 있다.
기능 유닛(2340)은 다양한 전자 시스템(2300)의 기능을 수행할 수 있다. 예를 들어, 기능 유닛(2340)은 터치 패드, 터치 스크린, 휘발성/비휘발성 메모리, 메모리 카드 컨트롤러, 카메라, 라이트, 음성 및 동영상 재생 프로세서, 무선 송수신 안테나, 스피커, 마이크, USB 포트, 기타 다양한 기능을 가진 유닛을 포함할 수 있다.
마이크로 프로세서 유닛(2320) 또는 기능 유닛(2340)은 본 발명의 기술적 사상의 다양한 실시예들에 의한 반도체 소자들 중 적어도 하나를 포함할 수 있다.
도 10c를 참조하면, 본 발명의 일 실시예에 의한 전자 시스템(2400)은 버스(2420)를 통하여 데이터 통신을 수행하는 마이크로프로세서(2414), 메모리 시스템(2412) 및 유저 인터페이스(2418)를 포함할 수 있다. 마이크로프로세서(2414)는 CPU 또는 AP를 포함할 수 있다. 전자 시스템(2400)은 마이크로프로세서(2414)와 직접적으로 통신하는 램(2416)을 더 포함할 수 있다. 마이크로프로세서(2414) 및/또는 램(2416)은 단일 패키지 내에 조립될 수 있다. 유저 인터페이스(2418)는 전자 시스템(2400)으로 정보를 입력하거나 또는 전자 시스템(2400)으로부터 정보를 출력하는데 사용될 수 있다. 예를 들어, 유저 인터페이스(2418)는 터치 패드, 터치 스크린, 키보드, 마우스, 스캐너, 음성 디텍터, CRT(cathode ray tube) 모니터, LCD, AMOLED, PDP(plasma display panel), 프린터, 라이트, 또는 기타 다양한 입출력 장치들을 포함할 수 있다. 메모리 시스템(2412)은 마이크로프로세서(2414) 동작용 코드들, 마이크로프로세서(2414)에 의해 처리된 데이터, 또는 외부 입력 데이터를 저장할 수 있다. 메모리 시스템(2412)은 메모리 컨트롤러, 하드 디스크, 또는 SSD(solid state drive)를 포함할 수 있다. 마이크로프로세서(2414), 램(2416), 및/또는 메모리 시스템(2412)은 본 발명의 기술적 사상의 다양한 실시예들에 의한 반도체 소자들 중 적어도 하나를 포함할 수 있다.
이상, 첨부된 도면을 참조하여 본 발명의 실시 예들을 설명하였지만, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시 예에는 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
10: 반도체 소자 20: 활성 면
30, 30A, 30B, 30C: 범프 패드 구조체
40A, 40B, 40C: 범프 구조체
90: 식각 마스크 95: 도금 마스크
100: 하부 층 110: 상부 층
115: 비아 플러그 120: 금속 배선
130: 패시베이션 층 140: 버퍼 패턴
140a: 버퍼 층 150: 랩핑 패턴
150a: 랩핑 층 160: 패드 패턴
160a: 패드 층 161: 하부 패드 패턴
161a: 하부 패드 층 162: 상부 패드 패턴
162a: 상부 패드 층 170: 금속 필라
175: 캡핑 금속 층 180: 솔더 볼
185: 솔더 범프
SP: 시점 EP: 종점

Claims (10)

  1. 하부 층 상에 상부 층을 형성하고,
    상기 상부 층 내에 금속 배선을 형성하고,
    상기 상부 층 상에 상기 금속 배선의 중앙 영역을 노출시키는 패시베이션 층을 형성하고,
    상기 패시베이션 층의 일부 상에 상기 금속 배선의 상기 중앙 영역을 노출시키고 상기 금속 배선의 주변 영역을 선택적으로 비대칭적으로 덮는 버퍼 패턴을 직접적으로 형성하고,
    상기 패시베이션 층 상에 상기 버퍼 패턴을 덮고 상기 금속 배선의 상기 중앙 영역을 노출시키는 랩핑 패턴을 형성하고, 및
    상기 금속 배선의 상기 중앙 영역 상에 패드 패턴을 형성하는 것을 포함하되,
    상기 버퍼 패턴은 상기 금속 배선 상에서 상기 패시베이션 층의 측벽의 일부를 덮는 범프 패드 구조체를 형성하는 방법.
  2. 제1항에 있어서,
    상기 하부 층 및 상기 상부 층을 수직으로 관통하여 상기 금속 배선과 수직으로 정렬 및 접촉하는 비아 플러그를 형성하는 것을 더 포함하는 범프 패드 구조체를 형성하는 방법.
  3. 제1항에 있어서,
    상기 상부 층의 표면과 상기 금속 배선의 표면은 공면을 갖는 범프 패드 구조체를 형성하는 방법.
  4. 제1항에 있어서,
    상기 버퍼 패턴 및 상기 랩핑 패턴은 폴리이미드를 포함하는 범프 패드 구조체를 형성하는 방법.
  5. 삭제
  6. 제1항에 있어서,
    상기 랩핑 패턴은 상기 금속 배선 상에서 상기 패시베이션 층의 상기 측벽의 다른 일부 및 상기 버퍼 패턴의 측벽을 덮는 범프 패드 구조체를 형성하는 방법.
  7. 제1항에 있어서,
    상기 버퍼 패턴은 상기 금속 배선의 일부와 중첩하도록 상면도에서 하프 도넛 내지 쿼터 도넛 모양을 갖는 범프 패드 구조체를 형성하는 방법.
  8. 제7항에 있어서,
    상기 버퍼 패턴의 최외곽 단부는 상기 금속 배선의 최외곽 단부보다 상기 금속 배선의 중심으로부터 더 먼 범프 패드 구조체를 형성하는 방법.
  9. 제1항에 있어서,
    상기 패드 패턴은 배리어 금속을 포함하는 하부 패드 패턴 및 구리를 포함하는 상부 패턴을 포함하는 범프 패드 구조체를 형성하는 방법.
  10. 제1항에 있어서,
    상기 패드 패턴 상에 구리 필라를 형성하는 것을 더 포함하는 범프 패드 구조체를 형성하는 방법.
KR1020140019893A 2014-02-20 2014-02-20 버퍼 패턴을 갖는 범프 패드 구조체를 형성하는 방법 KR102171197B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020140019893A KR102171197B1 (ko) 2014-02-20 2014-02-20 버퍼 패턴을 갖는 범프 패드 구조체를 형성하는 방법
US14/514,704 US9368465B2 (en) 2014-02-20 2014-10-15 Method of forming bump pad structure having buffer pattern

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140019893A KR102171197B1 (ko) 2014-02-20 2014-02-20 버퍼 패턴을 갖는 범프 패드 구조체를 형성하는 방법

Publications (2)

Publication Number Publication Date
KR20150098512A KR20150098512A (ko) 2015-08-28
KR102171197B1 true KR102171197B1 (ko) 2020-10-28

Family

ID=53798772

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140019893A KR102171197B1 (ko) 2014-02-20 2014-02-20 버퍼 패턴을 갖는 범프 패드 구조체를 형성하는 방법

Country Status (2)

Country Link
US (1) US9368465B2 (ko)
KR (1) KR102171197B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109712953B (zh) * 2017-10-25 2020-10-16 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法和半导体器件

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002203851A (ja) * 2001-01-05 2002-07-19 Mitsubishi Electric Corp 半導体装置の製造方法
JP2005347622A (ja) * 2004-06-04 2005-12-15 Seiko Epson Corp 半導体装置、回路基板及び電子機器
US20090283877A1 (en) * 2008-05-16 2009-11-19 Xintec Inc. Semiconductor device and manufacturing method thereof

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7812438B2 (en) 2008-01-07 2010-10-12 International Business Machines Corporation Via offsetting to reduce stress under the first level interconnect (FLI) in microelectronics packaging
KR20100104377A (ko) 2009-03-17 2010-09-29 삼성전자주식회사 내부 스트레스를 줄일 수 있는 반도체 패키지
US8610267B2 (en) 2010-07-21 2013-12-17 Taiwan Semiconductor Manufacturing Company, Ltd. Reducing delamination between an underfill and a buffer layer in a bond structure
KR101185455B1 (ko) 2010-11-22 2012-10-02 앰코 테크놀로지 코리아 주식회사 반도체 장치
KR20130130524A (ko) * 2012-05-22 2013-12-02 삼성전자주식회사 비아 패드를 갖는 반도체 소자

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002203851A (ja) * 2001-01-05 2002-07-19 Mitsubishi Electric Corp 半導体装置の製造方法
JP2005347622A (ja) * 2004-06-04 2005-12-15 Seiko Epson Corp 半導体装置、回路基板及び電子機器
US20090283877A1 (en) * 2008-05-16 2009-11-19 Xintec Inc. Semiconductor device and manufacturing method thereof

Also Published As

Publication number Publication date
KR20150098512A (ko) 2015-08-28
US9368465B2 (en) 2016-06-14
US20150235974A1 (en) 2015-08-20

Similar Documents

Publication Publication Date Title
US9449930B2 (en) Semiconductor devices and package substrates having pillars and semiconductor packages and package stack structures having the same
US9806014B2 (en) Interposer with beyond reticle field conductor pads
US9437563B2 (en) Bump structures in semiconductor packages and methods of fabricating the same
TWI720035B (zh) 半導體裝置與其製造方法
US9070748B2 (en) Semiconductor devices having through-vias and methods for fabricating the same
US20100230811A1 (en) Semiconductor device having a conductive bump
US11018083B2 (en) Semiconductor package and manufacturing method thereof
TWI699861B (zh) 用於預防焊錫橋接之互連結構及相關系統及方法
KR102444823B1 (ko) 관통전극을 갖는 반도체 소자 및 그 제조방법
US9865557B1 (en) Reduction of solder interconnect stress
KR102171197B1 (ko) 버퍼 패턴을 갖는 범프 패드 구조체를 형성하는 방법
US11309338B2 (en) Display device and electronic apparatus
US9640496B2 (en) Semiconductor device
US9230897B2 (en) Semiconductor devices having through-substrate via plugs and semiconductor packages including the same
JP2005183518A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
US20130256895A1 (en) Stacked semiconductor components with universal interconnect footprint
US11056435B2 (en) Semiconductor package with chamfered pads
JP4352263B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2004165415A (ja) 半導体装置およびその製造方法
KR20210007870A (ko) 반도체 장치 및 반도체 장치의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant