KR20100104377A - 내부 스트레스를 줄일 수 있는 반도체 패키지 - Google Patents

내부 스트레스를 줄일 수 있는 반도체 패키지 Download PDF

Info

Publication number
KR20100104377A
KR20100104377A KR1020090022752A KR20090022752A KR20100104377A KR 20100104377 A KR20100104377 A KR 20100104377A KR 1020090022752 A KR1020090022752 A KR 1020090022752A KR 20090022752 A KR20090022752 A KR 20090022752A KR 20100104377 A KR20100104377 A KR 20100104377A
Authority
KR
South Korea
Prior art keywords
chip
insulating layer
pads
semiconductor
semiconductor package
Prior art date
Application number
KR1020090022752A
Other languages
English (en)
Inventor
박진우
안은철
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020090022752A priority Critical patent/KR20100104377A/ko
Priority to US12/588,852 priority patent/US20100237491A1/en
Publication of KR20100104377A publication Critical patent/KR20100104377A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05555—Shape in top view being circular or elliptic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05559—Shape in side view non conformal layer on a patterned surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/1012—Auxiliary members for bump connectors, e.g. spacers
    • H01L2224/10122—Auxiliary members for bump connectors, e.g. spacers being formed on the semiconductor or solid-state body to be connected
    • H01L2224/10125—Reinforcing structures
    • H01L2224/10126—Bump collar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13023—Disposition the whole bump connector protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3192—Multilayer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

본 발명의 반도체 패키지는 기판 몸체 상에 서로 떨어져 형성된 칩 패드들을 갖는 반도체 칩과, 칩 패드들을 노출하는 칩 패드 개방부를 갖고 칩 패드들간에 절연 개방부에 의해 분리되어 형성된 절연층과, 칩 패드 개방부 상에 형성되어 칩 패드들과 접속되는 접속 수단을 포함하여 이루어진다. 접속 수단은 메인보드에 접속되는 솔더볼일 수 있다. 접속 수단은 배선 기판에 접속되는 범프 및 이에 연결된 솔더볼일 수 있다.

Description

내부 스트레스를 줄일 수 있는 반도체 패키지{semiconductor package for decreasing internal stress}
본 발명은 반도체 패키지에 관한 것으로, 보다 상세하게는 내부 스트레스를 줄여 패키지 자체 신뢰성이나 보드 레벨 신뢰성(board level reliability) 을 향상시킬 수 있는 반도체 패키지에 관한 것이다.
오늘날 전자산업의 추세는 경량화, 소형화, 고속화, 다기능화, 고성능화되고 높은 신뢰성을 갖는 제품을 저렴하게 제조하는 것이다. 이와 같은 제품 설계의 목표를 달성하게 하는 중요한 기술중의 하나의 반도체 패키지 기술이다.
반도체 패키지는 일반적으로 웨이퍼 상에 형성된 복수개의 반도체 칩들을 단위(개별) 반도체 칩들로 분리하고, 개별 반도체 칩이 배선 기판과 접속될 수 있도록 본딩 와이어나 접속 단자를 형성하고, 봉지재로 개별 반도체 칩을 보호하여 완성한다. 완성된 반도체 패키지는 메인보드에 접속되어 사용된다.
반도체 패키지는 제조 기술 등이 발전함에 따라 다양한 형태가 만들어지고 있다. 예컨대, 웨이퍼 상태에서 패키지를 제조하는 웨이퍼 레벨 반도체 패키지, 반도체 칩과 거의 같은 크기로 만들어지는 칩 사이즈 패키지, 반도체 칩을 뒤집어서 메인보드에 접속할 수 있는 플립칩 패키지 등의 형태가 있다.
그런데, 어떠한 반도체 패키지 형태를 취하더라도 반도체 패키지 내의 각 구성 요소들의 열 팽창 계수가 다르기 때문에 패키지 제조 공정 과정중이나 제조 공정 후에 내부 스트레스가 발생한다. 이렇게 내부 스트레스가 발생하면 반도체 패키지의 신뢰성이 떨어지거나, 반도체 패키지를 메인보드에 접속할 때 접속 불량 등의 보드 레벨 신뢰성이 떨어진다.
본 발명이 해결하고자 하는 과제는 내부 스트레스를 줄여 패키지 자체 신뢰성이나 보드 레벨 신뢰성을 향상시킬 수 있는 반도체 패키지를 제공하는 데 있다.
상술한 과제를 해결하기 위하여, 본 발명의 일 예에 의한 반도체 패키지는 기판 몸체 상에 서로 떨어져 형성된 칩 패드들을 갖는 반도체 칩과, 칩 패드들을 노출하는 칩 패드 개방부를 갖고 칩 패드들간에 절연 개방부에 의해 분리되어 형성된 절연층과, 칩 패드 개방부 상에 형성되어 칩 패드들과 접속되는 접속 수단을 포함하여 이루어진다.
접속 수단은 메인보드에 접속되는 솔더볼일 수 있다. 접속 수단은 배선 기판에 접속되는 범프 및 이에 연결된 솔더볼일 수 있다.
본 발명의 다른 예에 의한 반도체 패키지는 회로 패턴을 포함하는 기판 몸체 상에 서로 떨어져 형성된 칩 패드들과 칩 패드들을 노출하면서 칩 패드들을 절연하 는 패시베이션층을 갖는 반도체 칩과, 칩 패드들을 노출하는 칩 패드 개방부를 갖고 칩 패드들간에 절연 개방부에 의해 분리되어 형성된 절연층과, 칩 패드 개방부 상에 형성되어 칩 패드들과 접속되면서 절연층에 의해 분리되고 메인보드에 접속될 수 있는 솔더볼을 포함하여 이루어진다.
절연층은 감광성 수지일 수 있다. 반도체 패키지는 웨이퍼 레벨에서 만들어지는 WFP 패키지일 수 있다.
또한, 본 발명의 다른 예에 의한 반도체 패키지는 회로 패턴을 포함하는 기판 몸체 상에 서로 떨어져 형성된 칩 패드들과 칩 패드들을 노출하면서 칩 패드들을 절연하는 패시베이션층을 갖는 반도체 칩과, 칩 패드들을 노출하는 칩 패드 개방부를 갖고 칩 패드들간에 절연 개방부에 의해 분리되어 형성된 절연층과, 칩 패드 개방부 상에 형성되어 칩 패드들과 접속되면서 절연층에 의해 분리된 범프 패드와, 범프 패드 상에 형성되어 범프 패드와 접속되면서 절연층에 의해 분리된 범프와, 반도체 칩, 범프 및 절연층을 보호하도록 반도체 칩의 표면 및 배면 상부에 형성된 봉지재와, 범프 상에 형성된 제1 솔더볼을 통해 접속된 배선 기판과, 배선 기판의 배면에 형성되고 메인보드에 접속될 수 있는 제2 솔더볼을 포함하여 이루어진다.
절연층은 패시베이션층 상에 형성되어 제1 개방부에 의해 칩 패드들을 노출하는 제1 절연층과, 제1 절연층 상에 제2 개방부에 의해 칩 패드들을 노출하고 절연 개방부에 의해 제1 절연층을 개방하는 제2 절연층으로 이루어질 수 있다.
범프 패드는 칩 패드들과 제1 절연층 및 제2 절연층 상에 형성되어 있을 수 있다. 반도체 패키지는 제1 솔더볼이 형성된 반도체 칩을 뒤집어서 배선 기판의 표면에 접속되는 플립칩 패키지일 수 있다.
본 발명의 반도체 패키지는 기판 몸체 상에 형성되는 칩 패드들 상에 접속 수단. 예컨대 솔더볼이나 범프가 형성되고, 접속 수단들 사이의 절연층이 분리되어 형성된다. 이렇게 분리되어 형성된 절연층 때문에 패키지 제조 공정 과정 중이나 제조 공정 후에 각 구성요소들간의 열팽창계수 차이로 인해 발생하는 내부 스트레스를 줄일 수 있다.
이에 따라, 본 발명의 반도체 패키지는 패키지 자체 신뢰성이나 메인보드나 배선 기판에 접속할 경우 보드 레벨 신뢰성이나 기판 레벨 신뢰성을 향상시킬 수 있다.
본 발명의 반도체 패키지는 반도체 칩을 구성하는 기판 몸체 상에 형성된 칩 패드들을 절연하는 절연층이 칩 패드들 사이에서 서로 분리되어 형성된 것을 포함한다. 본 발명의 반도체 패키지는 칩 패드들 상에 접속 수단. 예컨대 솔더볼이나 범프가 형성되고, 접속 수단들 사이의 절연층이 분리되어 형성된다.
본 발명의 반도체 패키지는 기판 몸체 상에서 분리되어 형성된 절연층 때문에 패키지 제조 공정 과정 중이나 제조 공정 후에 각 구성요소들간의 열팽창계수 차이로 인해 발생하는 내부 스트레스를 줄일 수 있다. 이에 따라, 본 발명의 반도체 패키지는 패키지 자체 신뢰성이나 메인보드나 배선 기판에 접속할 경우 보드 레 벨 신뢰성이나 기판 레벨 신뢰성을 향상시킬 수 있다.
앞서 설명한 바와 같이 본 발명의 반도체 패키지는 칩 패드들을 절연하는 절연층이 칩 패드들 사이에서 분리되어 내부 스트레스를 줄일 수 있으면 본 발명의 범위 내에 포함되는 것으로 생각할 수 있다. 다시 말해, 반도체 패키지의 형태가 다르더라도 칩 패드들을 절연하는 절연층이 칩 패드들 사이에서 분리되어 있는 경우라면 본 발명의 범위 내에 포함되는 것으로 생각할 수 있다.
이하, 첨부도면을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명한다. 그러나, 다음에 예시하는 본 발명의 실시예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 다음에 상술하는 실시예들에 한정되는 것은 아니고, 서로 다른 다양한 형태로 구현될 수 있다. 본 발명의 실시예들은 당 업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위하여 제공되는 것이다. 이하의 도면들에서, 동일한 참조번호는 동일한 부재를 나타낸다.
실시예 1
도 1은 본 발명의 제1 실시예에 의한 반도체 패키지를 도시한 평면도이고, 도 2는 도 1의 II-II에 따른 단면도이고, 도 3은 도 1의 반도체 패키지를 메인보드에 장착한 상태를 도시한 단면도이다.
구체적으로, 본 발명의 반도체 패키지(400a)는 WFP(wafer fabricated package)이다. WFP 패키지는 웨이퍼 레벨에서 제조된 반도체 패키지이다. 본 발명의 반도체 패키지(400a)는 먼저 반도체 칩(106)이 준비된다. 반도체 칩(106)은 트랜지스터(미도시)나 회로 패턴(미도시) 등이 형성되는 표면(100a) 및 트랜지스터나 회로 패턴 등이 형성되지 않는 배면(100b)을 갖는다. 반도체 칩(106)은 웨이퍼에 트랜지스터(미도시), 회로 패턴(미도시) 등이 형성된 기판 몸체(100), 패시베이션층(102, passivation layer) 및 칩 패드들(104)을 포함한다. 패시베이션층(102)은 트랜지스터나 회로 패턴을 보호하기 위해 기판 몸체(100) 상에 형성된다. 패시베이션층(102)은 절연층, 예컨대 질화막으로 형성된다.
반도체 칩의 패시베이션층(102) 상에는 칩 패드들(104)을 노출하는 칩 패드 개방부(110b)를 갖고 칩 패드들(104)간에는 절연 개방부(110a)를 갖는 절연층(108)이 형성되어 있다. 칩 패드들(104)은 알루미늄막 또는 구리막으로 구성할 수 있다. 절연층(108)은 감광성 수지, 예컨대 폴리이미드(polyimide) 수지로 구성할 수 있다. 그리고, 절연층(108)은 칩 패드들(104)간에 절연 개방부(110a)에 의해 가로 방향으로 분리되어 있다. 칩 패드들(104) 상에는 칩 패드들(104)과 접속되는 접속 수단(112), 예컨대 솔더볼이 형성되어 있다. 반도체 칩(106)의 칩 패드들(104) 상에는 절연층(108)으로 분리된 접속 수단(112)이 형성되어 있다.
본 발명의 반도체 패키지(400a)는 반도체 칩(106)의 표면(100a)의 접속 수단들(112) 사이에 분리되는 절연층(108)을 형성하여 반도체 칩(106)을 보호한다. 이에 따라, 본 발명의 반도체 패키지(400a)는 분리된 절연층(108)으로 인해 반도체 칩(106) 전체의 구성 요소들간의 열팽창계수 차이로 인한 내부 스트레스를 완화시킨다.
다시 말해, 본 발명의 반도체 패키지(400a)는 분리된 절연층(108)을 포함하기 때문에 트랜지스터나 회로 패턴을 포함하는 기판 몸체(100), 패시베이션 층(102), 칩 패드들(104) 및 접속 수단(112) 간의 열팽창 계수 차이로 인한 내부 스트레스를 완화된다. 이렇게 반도체 칩(106)의 내부 스트레스가 완화되면 패키지 자체 신뢰성이나, 반도체 패키지(400a)를 도 3과 같이 메인보드(410)에 장착할 때 보드 레벨 신뢰성을 향상시킬 수 있다.
또한, 본 발명의 반도체 패키지(400a)는 분리된 절연층(108)으로 반도체 칩(106)을 보호하기 때문에 일반적인 패키지 방법에 이용하는 몰딩 공정(molding process)을 생략할 수 있어 공정 단순화를 이룰 수 있다. 다시 말해, 본 발명의 반도체 패키지는 에폭시 수지 등을 이용하여 반도체 칩(106)을 보호하는 몰딩 공정이 생략되어 공정 단순화를 이룰 수 있다.
도 4 내지 도 6은 도 2의 반도체 패키지의 제조방법을 설명하기 위한 도면들이다.
구체적으로, 도 4 및 도 6은 도 1의 II-II에 따른 반도체 패키지의 제조방법을 설명하기 위한 단면도이고, 도 5는 도 6의 평면도이다.
도 4를 참조하면, 앞서 설명한 바와 같이 트랜지스터(미도시), 회로 패턴(미도시) 등이 형성되고 웨이퍼로 이루어진 기판 몸체(100), 패시베이션층(102) 및 칩 패드들(104)을 포함하는 반도체 칩(106)이 준비된다. 이어서, 반도체 칩(106)의 표면(100a)의 전체에 절연 물질층(108a)을 형성한다. 즉, 패시베이션층(102) 및 칩 패드들(104)이 형성된 반도체 칩(106)의 표면(100a)에 절연 물질층(108a)을 형성한다.
도 5 및 도 6을 참조하면, 도 6은 도 5의 VI-VI에 따른 단면도이다. 절연 물 질층(108a)을 사진식각공정을 이용하여 패터닝하여 칩 패드들(104) 사이의 패시베이션층(104) 상부 및 칩 패드들(104) 상에 각각 절연 개방부(110a) 및 칩 패드 개방부(110b)를 갖는 절연층(108)을 형성한다. 절연층(108)에 형성되는 절연 개방부(110a) 및 칩 패드 개방부(110b)는 동시에 형성된다. 절연 개방부(110a)는 반도체 칩(106)의 패시베이션층(102)을 노출시키고, 칩 패드 개방부(110b)는 반도체 칩(106)의 칩 패드들(104)을 노출시킨다.
제조 공정 관점에서 후공정에서 반도체 칩(106)의 칩 패드들(104) 상에 접속 수단(112)을 형성하여야 하기 때문에, 칩 패드 개방부(110b)는 필히 형성하여야 한다. 이에 따라, 본 발명에서는 칩 패드 개방부(110b)를 형성할 때 절연 개방부(110a)도 형성하기 때문에, 반도체 패키지(400a)의 제조시 별도의 추가 공정을 수행하지 않아도 된다.
이어서, 도 2에 도시한 바와 같이 칩 패드들(104) 상의 칩 패드 개방부(110b)에 접속 수단(112)을 형성한다. 접속 수단(112)은 도 3에 도시한 바와 같이 외부의 메인보드에 접속하기 위한 접속 단자로 솔더볼로 형성한다. 이렇게 되면, 반도체 칩(106)의 칩 패드들(104) 상에는 접속 수단(112)이 형성되고 칩 패드들(104)간에는 분리된 절연층(108)이 형성된다.
실시예 2
도 7은 본 발명의 제2 실시예에 의한 반도체 패키지를 도시한 단면도이고, 도 8은 도 7의 반도체 패키지를 메인보드에 장착한 상태를 도시한 도면이다.
구체적으로, 본 발명의 제2 실시예에 의한 반도체 패키지(400b)는 플립칩(flip chip) 패키지이다. 플립칩 패키지는 반도체 칩(206)을 뒤집어서 배선기판(224)의 표면(224a)에 부착하여 만들어지는 패키지이다.
본 발명의 반도체 패키지(400b)는 먼저 반도체 칩(206)이 준비된다. 반도체 칩(206)은 트랜지스터(미도시)나 회로 패턴(미도시) 등이 형성되는 표면(200a) 및 트랜지스터나 회로 패턴 등이 형성되지 않는 배면(200b)을 갖는다. 반도체 칩(206)은 웨이퍼에 트랜지스터(미도시), 회로 패턴(미도시) 등이 형성된 기판 몸체(200), 패시베이션층(202) 및 칩 패드들(204)을 포함한다. 패시베이션층(202)은 트랜지스터나 회로 패턴을 보호하기 위해 기판 몸체(100) 상에 형성된다. 패시베이션층(202)은 절연층, 예컨대 질화막으로 형성된다.
반도체 칩(206)의 패시베이션층(202) 상에는 칩 패드들(204)을 노출하는 칩 패드 개방부(215)와 칩 패드들(204)간에는 절연 개방부(214a)를 갖는 절연층(212)이 형성되어 있다. 절연층(212)은 감광성 수지, 예컨대 폴리이미드 수지로 구성할 수 있다. 칩 패드들(204)은 알루미늄 패드로 구성할 수 있다. 칩 패드 개방부(215)는 제1 개방부(209) 및 제2 개방부(214b)로 이루어진다. 절연층(212)은 패시베이션층(202) 상에 형성되어 제1 개방부(209)에 의해 칩 패드들(204)을 노출하는 제1 절연층(208)과, 제1 절연층(208) 상에 제2 개방부(214b)에 의해 칩 패드들(204)을 노출하고 절연 개방부(214a)에 의해 제1 절연층(208)을 개방하는 제2 절연층(210)으로 구성된다. 칩 패드들(204) 사이에는 절연 개방부(214a)로 인해 가로 방향으로 절연층(212)이 분리되어 있다.
칩 패드들(204) 상의 칩 패드 개방부(215) 상에는 접속 수단(223)으로써 범 프 패드(216) 및 범프(218)가 형성되어 있다. 범프 패드(216)는 티타늄/구리막의 이중막으로 구성할 수 있다. 범프(218)는 필라(pillar) 형태로 구리막으로 구성할 수 있다. 칩 패드 개방부(215) 상에는 칩 패드들(204)과 접속되면서 절연층(212)에 의해 분리된 범프 패드(216)가 형성되어 있다. 범프 패드(216)는 칩 패드들(204)과 제1 절연층(208) 및 제2 절연층(210) 상에 형성되어 있다. 범프 패드(216) 상에는 범프 패드(216)와 접속되면서 절연층(212)에 의해 분리된 범프(218))가 형성되어 있다. 반도체 칩(206)의 칩 패드들(204) 상의 범프 패드(216) 상에는 절연층(212)으로 분리된 범프(218)가 형성되어 있다.
반도체 칩(206), 범프(218) 및 절연층(212)을 보호하도록 반도체 칩의 표면 및 배면 상부에 봉지재(220, encapsulant)가 형성되어 있다. 봉지재(220)는 반도체 칩(206)의 표면 상부 및 배면을 둘러싸도록 형성된다. 범프(218) 상에는 접속 수단(223)으로써 제1 솔더볼(222)이 형성되어 있다. 제1 솔더볼(222)은 배선 기판(224)의 표면(224a)에 부착한다. 범프(218) 상에 형성된 제1 솔더볼(222)을 통해 배선 기판(224)과 접속된다. 배선 기판(224)의 배면(224b)에는 제2 솔더볼(226)을 형성하여 반도체 패키지(400b)를 완성한다.
본 발명의 반도체 패키지(400b)는 반도체 칩(206)의 표면(100a)의 범프 패드(216) 상에 형성되는 범프(218) 사이에 분리되는 절연층(212)이 형성되어 있다. 이에 따라, 본 발명의 반도체 패키지(400b)는 분리된 절연층(212)을 포함하기 때문에 상술한 일반적인 패키징 방법에 비하여 반도체 칩(206) 전체의 구성 요소들간의 열팽창계수 차이로 인한 내부 스트레스를 완화시킬 수 있다.
다시 말해, 본 발명의 반도체 패키지(400b)는 서로 분리된 절연층(212)을 포함하기 때문에 트랜지스터나 회로 패턴을 포함하는 기판 몸체(200), 패시베이션층(202), 칩 패드(204) 및 범프(218)간의 열팽창 계수 차이로 인한 내부 스트레스를 완화시킬 수 있다. 이렇게 반도체 칩(106)의 내부 스트레스가 완화되면 패키지 자체 신뢰성이나, 반도체 칩 구조물을 배선 기판(224)에 부착할 때의 기판 레벨 신뢰성이나 반도체 패키지(400b)를 도 8과 같이 메인보드(410)에 장착할 때 보드 레벨 신뢰성을 향상시킬 수 있다.
또한, 본 발명의 반도체 패키지(400b)는 서로 분리된 절연층(212)을 포함하여 내부 스트레스를 줄이기 때문에 절연층(212)의 파괴를 방지할 수 있다.
도 9 내지 도 12는 도 7의 반도체 패키지의 제조방법을 설명하기 위한 도면들이다.
도 9를 참조하면, 앞서 설명한 바와 같이 트랜지스터(미도시), 회로 패턴(미도시) 등이 형성된 기판 몸에(200), 기판 몸체(200)에 형성된 패시베이션층(202) 및 칩 패드들(204)을 포함하는 반도체 칩(206)이 준비된다. 이어서, 반도체 칩(206)의 표면(200a)에 칩 패드들(204)을 노출하는 제1 개방부(209)를 갖는 제1 절연층(208)을 형성한다.
도 10을 참조하면, 제1 절연층(208) 및 칩 패드들(204)이 형성된 반도체 칩(206) 상부에 제2 절연 물질층(210a)을 형성한다. 칩 패드들(204)의 표면 및 제1 절연층(208) 상에 제2 절연 물질층(210a)을 형성한다.
도 11을 참조하면, 제2 절연 물질층(210a)을 사진식각공정을 이용하여 패터 닝하여 칩 패드들(204) 사이의 제1 절연층(208) 및 칩 패드들(104) 상에 각각 절연 개방부(214a) 및 제2 개방부(214b)를 갖는 제2 절연층(210)을 형성한다. 제2 절연층(210)에 형성되는 절연 개방부(214a) 및 제2 개방부(214b)는 동시에 형성된다.
절연 개방부(214a)는 반도체 칩(206)의 제1 절연층(210)을 노출시키고, 제2 개방부(214b)는 반도체 칩(206)의 칩 패드들(204)을 노출시킨다. 이에 따라, 제1 개방부(209) 및 제2 개방부(214b)로 칩 패드 개방부(215)를 구성한다. 칩 패드들(204)이 제1 절연층(208) 및 제2 절연층(210)으로 이루어진 절연층(212)에 의하여 분리된다. 특히, 칩 패드들(204) 사이 부분은 절연 개방부(214a)를 갖는 제2 절연층(210)에 의하여 분리된다.
제조 공정 관점에서 후공정에서 반도체 칩의 칩 패드들(204) 상에 접속 수단(223), 즉 범프 패드(216) 및 범프(218)를 필히 형성하여야 하기 때문에, 칩 패드 개방부(214b)는 필히 형성하여야 한다. 본 발명에서는 칩 패드 개방부(214b)를 형성할 때 절연 개방부(214a)도 형성하기 때문에, 반도체 패키지(400b)의 제조시 별도의 추가 공정을 수행하지 않아도 된다.
도 12를 참조하면, 칩 패드들(204) 상에 칩 패드들(204)과 접속되고 절연층(212)에 의해 분리된 범프 패드(216)를 형성한다. 이어서, 도 7에 도시한 바와 같이 칩 패드들(204) 상의 범프 패드(216) 상에 범프(218)를 형성한다. 반도체 칩(206), 범프(218) 및 절연층(212)을 보호하도록 반도체 칩(206)의 표면 및 배면 상부에 봉지재(220)를 형성한다. 범프(218) 상에 제1 솔더볼(222)을 형성하고, 제1 솔더볼(222)이 형성된 반도체 칩(206)을 뒤집어서 배선 기판(224)의 표면(224a)에 부착하고, 배선 기판(224)의 배면에 메인보드(410)에 접속될 수 있는 제2 솔더볼(226)을 형성함으로써 반도체 패키지(400b)를 완성한다.
이하에서는, 본 발명에 의한 반도체 패키지(400a, 400b)를 이용한 다양한 응용예를 설명한다. 응용예는 여러 가지가 있을 수 있지만 몇 가지만 설명한다. 이하에서, 반도체 패키지는 참조번호 400으로 통일한다
도 13은 본 발명에 의한 반도체 패키지를 이용한 카드의 구성을 도시한 개략도이다.
구체적으로, 본 발명에 의한 반도체 패키지(400)는 카드(700, card)에 응용될 수 있다. 카드(700)는 멀티 미디어 카드(Multimedia card, MMC), 보안 디지털 카드(Secure digital card, SD) 등을 포함한다. 카드(700)는 메인보드(410) 상에 장착된 컨트롤러(710) 및 메모리(720)를 포함한다. 메모리(720)는 플래쉬 메모리, PRAM(phase change RAM(random access memory)) 또는 다른 형태의 비휘발성 메모리(non-volatile memory)일 수 있다. 컨트롤러(710)에서 메모리(720)로 제어 신호를 보내고, 컨트롤러(710)와 메모리(720)간에는 데이터를 주고받는다.
그런데, 본 발명의 카드(700)를 구성하는 컨트롤러(710) 및 메모리(720)를 앞서 설명한 바와 같은 본 발명의 반도체 패키지(400)를 채용한다. 이렇게 될 경우, 패키지 자체 신뢰성이 높으면서 메인보드(410)에 보드 레벨 신뢰성이 높게 본 발명의 반도체 패키지(400)를 장착할 수 있다.
도 14는 본 발명에 의한 반도체 패키지를 이용한 패키지 모듈의 구성을 도시한 개략도이다.
구체적으로, 본 발명에 의한 반도체 패키지(400)는 패키지 모듈(500, package module)에 응용될 수 있다. 패키지 모듈(500)은 메인보드(410)에 반도체 패키지(400)가 복수개 부착되어 있다. 이에 따라, 메인보드(410)에 보드 레벨 신뢰성이 높게 본 발명의 반도체 패키지(400)를 장착할 수 있다. 패키지 모듈(500)은 일측에 QFP(quad flat package) 형태의 패키지(420)가 부착되어 있고, 타측에는 접속 단자(430)가 위치한다. 본 발명에 의한 반도체 패키지(400)는 도 14에 한정되지 않고 다양한 패키지 모듈에 적용될 수 있다.
도 15는 본 발명에 의한 반도체 패키지를 이용한 전자 시스템의 구성을 도시한 개략도이다.
구체적으로, 본 발명에 의한 전자 시스템(800)은 컴퓨터, 모바일 폰(mobile phone), MP3(MPEG Audio Layer-3) 플레이어, 네비게이터(navigator) 등을 의미한다. 본 발명에 의한 전자 시스템(800)은 프로세서(810), 메모리(820), 입출력 장치(830)를 포함한다. 프로세서(810)와 메모리(820)나 입출력 장치(830)간에는 통신 채널(840, communication channel)을 이용하여 제어신호나 데이터를 주고받는다.
그런데, 본 발명에 의한 전자 시스템(800)에서 반도체 패키지(400)를 프로세서(810) 및 메모리(820)에 채용된다. 이렇게 될 경우, 반도체 패키지(400)의 내부 스트레스가 완화되어 패키지 자체 신뢰성이나, 메인보드(미도시)에 부착될 경우 보드 레벨 신뢰성이 향상될 수 있다.
도 1은 본 발명의 제1 실시예에 의한 반도체 패키지를 도시한 평면도이고,
도 2는 도 1의 II-II에 따른 단면도이고,
도 3은 도 1의 반도체 패키지를 메인보드에 장착한 상태를 도시한 단면도이고,
도 4 내지 도 6은 도 2의 반도체 패키지의 제조방법을 설명하기 위한 도면들 이고,
도 7은 본 발명의 제2 실시예에 의한 반도체 패키지를 도시한 단면도이고,
도 8은 도 7의 반도체 패키지를 메인보드에 장착한 상태를 도시한 도면이고,
도 9 내지 도 12는 도 7의 반도체 패키지의 제조방법을 설명하기 위한 도면들이고,
도 13은 본 발명에 의한 반도체 패키지를 이용한 카드의 구성을 도시한 개략도이고,
도 14는 본 발명에 의한 반도체 패키지를 이용한 패키지 모듈의 구성을 도시한 개략도이고,
도 15는 본 발명에 의한 반도체 패키지를 이용한 전자 시스템의 구성을 도시한 개략도이다.

Claims (10)

  1. 기판 몸체 상에 서로 떨어져 형성된 칩 패드들을 갖는 반도체 칩;
    상기 칩 패드들을 노출하는 칩 패드 개방부를 갖고 상기 칩 패드들간에 절연 개방부에 의해 분리되어 형성된 절연층; 및
    상기 칩 패드 개방부 상에 형성되어 상기 칩 패드들과 접속되는 접속 수단을 포함하여 이루어지는 것을 특징으로 하는 반도체 패키지.
  2. 제1항에 있어서, 상기 접속 수단은 메인보드에 접속되는 솔더볼인 것을 특징으로 하는 반도체 패키지.
  3. 제1항에 있어서, 상기 접속 수단은 배선 기판에 접속되는 범프 및 이에 연결된 솔더볼인 것을 특징으로 하는 반도체 패키지.
  4. 회로 패턴을 포함하는 기판 몸체 상에 서로 떨어져 형성된 칩 패드들과 상기 칩 패드들을 노출하면서 상기 칩 패드들을 절연하는 패시베이션층을 갖는 반도체 칩;
    상기 칩 패드들을 노출하는 칩 패드 개방부를 갖고 상기 칩 패드들간에 절연 개방부에 의해 분리되어 형성된 절연층; 및
    상기 칩 패드 개방부 상에 형성되어 상기 칩 패드들과 접속되면서 상기 절연층에 의해 분리되고 메인보드에 접속될 수 있는 솔더볼을 포함하여 이루어지는 것 을 특징으로 하는 반도체 패키지.
  5. 제4항에 있어서, 상기 절연층은 감광성 수지인 것을 특징으로 하는 반도체 패키지.
  6. 제4항에 있어서, 상기 반도체 패키지는 웨이퍼 레벨에서 만들어지는 WFP 패키지인 것을 특징으로 하는 반도체 패키지.
  7. 회로 패턴을 포함하는 기판 몸체 상에 서로 떨어져 형성된 칩 패드들과 상기 칩 패드들을 노출하면서 상기 칩 패드들을 절연하는 패시베이션층을 갖는 반도체 칩;
    상기 칩 패드들을 노출하는 칩 패드 개방부를 갖고 상기 칩 패드들간에 절연 개방부에 의해 분리되어 형성된 절연층;
    상기 칩 패드 개방부 상에 형성되어 상기 칩 패드들과 접속되면서 상기 절연층에 의해 분리된 범프 패드;
    상기 범프 패드 상에 형성되어 상기 범프 패드와 접속되면서 상기 절연층에 의해 분리된 범프;
    상기 반도체 칩, 범프 및 절연층을 보호하도록 상기 반도체 칩의 표면 및 배면 상부에 형성된 봉지재;
    상기 범프 상에 형성된 제1 솔더볼을 통해 접속된 배선 기판; 및
    상기 배선 기판의 배면에 형성되고 메인보드에 접속될 수 있는 제2 솔더볼을 포함하여 이루어지는 것을 특징으로 하는 반도체 패키지.
  8. 제7항에 있어서, 상기 절연층은 상기 패시베이션층 상에 형성되어 제1 개방부에 의해 상기 칩 패드들을 노출하는 제1 절연층과, 상기 제1 절연층 상에 상기 제2 개방부에 의해 상기 칩 패드들을 노출하고 상기 절연 개방부에 의해 상기 제1 절연층을 개방하는 제2 절연층으로 이루어지는 것을 특징으로 하는 반도체 패키지.
  9. 제8항에 있어서, 상기 범프 패드는 상기 칩 패드들과 상기 제1 절연층 및 제2 절연층 상에 형성되어 있는 것을 특징으로 하는 반도체 패키지.
  10. 제7항에 있어서, 상기 반도체 패키지는 상기 제1 솔더볼이 형성된 상기 반도체 칩을 뒤집어서 상기 배선 기판의 표면에 접속되는 플립칩 패키지인 것을 특징으로 하는 반도체 패키지.
KR1020090022752A 2009-03-17 2009-03-17 내부 스트레스를 줄일 수 있는 반도체 패키지 KR20100104377A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020090022752A KR20100104377A (ko) 2009-03-17 2009-03-17 내부 스트레스를 줄일 수 있는 반도체 패키지
US12/588,852 US20100237491A1 (en) 2009-03-17 2009-10-30 Semiconductor package with reduced internal stress

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090022752A KR20100104377A (ko) 2009-03-17 2009-03-17 내부 스트레스를 줄일 수 있는 반도체 패키지

Publications (1)

Publication Number Publication Date
KR20100104377A true KR20100104377A (ko) 2010-09-29

Family

ID=42736806

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090022752A KR20100104377A (ko) 2009-03-17 2009-03-17 내부 스트레스를 줄일 수 있는 반도체 패키지

Country Status (2)

Country Link
US (1) US20100237491A1 (ko)
KR (1) KR20100104377A (ko)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101333801B1 (ko) * 2010-08-06 2013-11-29 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 플립칩 기판 패키지 어셈블리 및 그 제조 프로세스
US8829673B2 (en) 2012-08-17 2014-09-09 Taiwan Semiconductor Manufacturing Company, Ltd. Bonded structures for package and substrate
US9087882B2 (en) 2011-06-03 2015-07-21 Taiwan Semiconductor Manufacturing Company, Ltd. Electrical connection for chip scale packaging
US9196573B2 (en) 2012-07-31 2015-11-24 Taiwan Semiconductor Manufacturing Company, Ltd. Bump on pad (BOP) bonding structure
US9224680B2 (en) 2011-10-07 2015-12-29 Taiwan Semiconductor Manufacturing Company, Ltd. Electrical connections for chip scale packaging
US9548281B2 (en) 2011-10-07 2017-01-17 Taiwan Semiconductor Manufacturing Company, Ltd. Electrical connection for chip scale packaging
US9673161B2 (en) 2012-08-17 2017-06-06 Taiwan Semiconductor Manufacturing Company, Ltd. Bonded structures for package and substrate

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102171197B1 (ko) 2014-02-20 2020-10-28 삼성전자주식회사 버퍼 패턴을 갖는 범프 패드 구조체를 형성하는 방법
US9892952B2 (en) 2014-07-25 2018-02-13 Semiconductor Components Industries, Llc Wafer level flat no-lead semiconductor packages and methods of manufacture

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001144204A (ja) * 1999-11-16 2001-05-25 Nec Corp 半導体装置及びその製造方法
JP4260405B2 (ja) * 2002-02-08 2009-04-30 株式会社ルネサステクノロジ 半導体集積回路装置の製造方法
JP4057921B2 (ja) * 2003-01-07 2008-03-05 株式会社東芝 半導体装置およびそのアセンブリ方法
JP3929966B2 (ja) * 2003-11-25 2007-06-13 新光電気工業株式会社 半導体装置及びその製造方法
EP1739487A4 (en) * 2004-02-20 2010-04-21 Jsr Corp BILOUCHE LAMINATE FILM FOR DAMAGE FORMING AND METHOD FOR FORMING DAMS
JP4608297B2 (ja) * 2004-12-06 2011-01-12 インターナショナル・ビジネス・マシーンズ・コーポレーション 積層配線基板の製造方法

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101333801B1 (ko) * 2010-08-06 2013-11-29 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 플립칩 기판 패키지 어셈블리 및 그 제조 프로세스
US9515038B2 (en) 2011-06-03 2016-12-06 Taiwan Semiconductor Manufacturing Company, Ltd. Electrical connection for chip scale packaging
US9087882B2 (en) 2011-06-03 2015-07-21 Taiwan Semiconductor Manufacturing Company, Ltd. Electrical connection for chip scale packaging
US9741659B2 (en) 2011-10-07 2017-08-22 Taiwan Semiconductor Manufacturing Company, Ltd. Electrical connections for chip scale packaging
US9548281B2 (en) 2011-10-07 2017-01-17 Taiwan Semiconductor Manufacturing Company, Ltd. Electrical connection for chip scale packaging
US9224680B2 (en) 2011-10-07 2015-12-29 Taiwan Semiconductor Manufacturing Company, Ltd. Electrical connections for chip scale packaging
US9196573B2 (en) 2012-07-31 2015-11-24 Taiwan Semiconductor Manufacturing Company, Ltd. Bump on pad (BOP) bonding structure
US9748188B2 (en) 2012-07-31 2017-08-29 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming a bump on pad (BOP) bonding structure in a semiconductor packaged device
US10163839B2 (en) 2012-07-31 2018-12-25 Taiwan Semiconductor Manufacturing Company, Ltd. Bump on pad (BOP) bonding structure in semiconductor packaged device
US10515917B2 (en) 2012-07-31 2019-12-24 Taiwan Semiconductor Manufacturing Company, Ltd. Bump on pad (BOP) bonding structure in semiconductor packaged device
US9397059B2 (en) 2012-08-17 2016-07-19 Taiwan Semiconductor Manufacturing Company, Ltd. Bonded structures for package and substrate
US9123788B2 (en) 2012-08-17 2015-09-01 Taiwan Semiconductor Manufacturing Company, Ltd. Bonded structures for package and substrate
US9673161B2 (en) 2012-08-17 2017-06-06 Taiwan Semiconductor Manufacturing Company, Ltd. Bonded structures for package and substrate
US8829673B2 (en) 2012-08-17 2014-09-09 Taiwan Semiconductor Manufacturing Company, Ltd. Bonded structures for package and substrate
US10468366B2 (en) 2012-08-17 2019-11-05 Taiwan Semiconductor Manufacturing Company, Ltd. Bonded structures for package and substrate
US11088102B2 (en) 2012-08-17 2021-08-10 Taiwan Semiconductor Manufacturing Company, Ltd. Bonded structures for package and substrate

Also Published As

Publication number Publication date
US20100237491A1 (en) 2010-09-23

Similar Documents

Publication Publication Date Title
TWI651828B (zh) 晶片封裝結構及其製造方法
US7888785B2 (en) Semiconductor package embedded in substrate, system including the same and associated methods
KR20100104377A (ko) 내부 스트레스를 줄일 수 있는 반도체 패키지
US7205656B2 (en) Stacked device package for peripheral and center device pad layout device
US8004093B2 (en) Integrated circuit package stacking system
TWI394236B (zh) 具有黏著性間隔結構之可固定積體電路封裝內封裝系統
US20140131854A1 (en) Multi-chip module connection by way of bridging blocks
US8193637B2 (en) Semiconductor package and multi-chip package using the same
US20110074037A1 (en) Semiconductor device
KR20060118364A (ko) 오프셋 집적회로 패키지-온-패키지 적층 시스템
KR20100112446A (ko) 적층형 반도체 패키지 및 그 제조 방법
KR20130000319A (ko) 수직 상호연결들을 갖는 집적 회로 패키징 시스템 및 그 제조 방법
JP2011249582A (ja) 半導体装置
KR20170034957A (ko) 플렉서블윙 배선기판을 포함하는 반도체 패키지
US10991648B1 (en) Redistribution layer structure and semiconductor package
JP2008270597A (ja) 半導体装置
US20170179017A1 (en) Semiconductor package
KR20130050077A (ko) 스택 패키지 및 이의 제조 방법
US20080088005A1 (en) SIP package with small dimension
JP4455158B2 (ja) 半導体装置
KR20080077837A (ko) 탭용 테이프를 구비하는 패키지 온 패키지 형태의 반도체패키지
JP2009188328A (ja) 半導体装置
TWI447869B (zh) 晶片堆疊封裝結構及其應用
KR101169688B1 (ko) 반도체 장치 및 적층 반도체 패키지
JP2003133509A (ja) 半導体パッケージ及びその製造方法

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid