JP2001144204A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JP2001144204A
JP2001144204A JP32577099A JP32577099A JP2001144204A JP 2001144204 A JP2001144204 A JP 2001144204A JP 32577099 A JP32577099 A JP 32577099A JP 32577099 A JP32577099 A JP 32577099A JP 2001144204 A JP2001144204 A JP 2001144204A
Authority
JP
Japan
Prior art keywords
conductive member
insulating
resin layer
semiconductor device
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP32577099A
Other languages
English (en)
Inventor
Koichi Honda
広一 本多
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP32577099A priority Critical patent/JP2001144204A/ja
Priority to TW089124126A priority patent/TW587316B/zh
Priority to KR1020000067591A priority patent/KR20010070217A/ko
Publication of JP2001144204A publication Critical patent/JP2001144204A/ja
Priority to US10/052,143 priority patent/US20020064935A1/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3192—Multilayer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02377—Fan-in arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/033—Manufacturing methods by local deposition of the material of the bonding area
    • H01L2224/0333—Manufacturing methods by local deposition of the material of the bonding area in solid form
    • H01L2224/03334—Manufacturing methods by local deposition of the material of the bonding area in solid form using a preform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05008—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body, e.g.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/05111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05164—Palladium [Pd] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05171—Chromium [Cr] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05569—Disposition the external layer being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05601—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/05611—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13024—Disposition the bump connector being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/75252—Means for applying energy, e.g. heating means in the upper part of the bonding apparatus, e.g. in the bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Abstract

(57)【要約】 （修正有） 【課題】 アンダーフィル樹脂を不要としながらも、金
属バンプに働く変形応力を緩和して実装信頼性を向上さ
せ、周辺デバイス等に対する再生処理時のダメージを回
避し、低コストを実現できる半導体装置及びその製造方
法を提供する。 【解決手段】 半導体装置は、半導体基板１１上に形成
された電極パッド１２が多層配線基板３２の対応する各
電極に金属バンプ２５を介して接続される半導体チップ
を備え、半導体基板１１を覆い電極パッド１２を露出す
る開口部２０ａを備えた絶縁性樹脂層２０と、電極パッ
ド１２に一端が接続され且つ他端が開口部２０ａから突
出して絶縁性樹脂層２０上に延びる再配線パターン部２
４ａと、絶縁性樹脂層２０及び再配線パターン部２４ａ
を被覆する、弾性を有する絶縁性応力緩衝樹脂層２７
と、絶縁性応力緩衝樹脂層２７に埋設され再配線パター
ン部２４ａの他端と金属バンプ２５とを接続する導電性
バンプ２８とを備える。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体装置及びそ
の製造方法に関し、特に、熱膨張率差に起因する金属バ
ンプの損傷等を回避する構造の半導体装置及び該半導体
装置の製造方法に関する。
【０００２】
【従来の技術】近年の半導体装置では、電子機器の高性
能化、小型軽量化及び高速化の要請に応えるため新形態
のパッケージが開発されている。搭載する半導体チップ
の高集積化によって装置の小型化や薄型化が実現され、
電子機器の更なる高性能化や高速化が図られており、高
密度実装が可能なＦＣＢＧＡ（flip chip ball grid ar
ray）方式によるパッケージも出現している。
【０００３】図１０は、ＦＣＢＧＡ方式による半導体装
置を示す側面図であり、（ａ）は半導体チップを、
（ｂ）は半導体チップの実装状態を夫々示す。半導体チ
ップ３１は、周辺部又は活性領域上に所定配列の複数の
電極パッドを有し、各電極パッド上には金属バンプ２５
が搭載される（図１０（ａ））。この半導体チップ３１
は、最終ユーザ側で、バンプ配列パターンと同じパター
ンの電極を有する多層配線基板（実装基板）３２に実装
される。
【０００４】一般に、金属バンプ２５がはんだボールで
構成される場合には、はんだボールは、所定温度下でリ
フローされて多層配線基板３２に固着される。この際
に、半導体チップ３１と多層配線基板３２との熱膨張係
数の違いによって応力歪みが発生し、実装信頼性が損な
われるという問題がある。この問題の解決のため、以下
のような対策がとられている。
【０００５】例えば、材料としては高価な窒化アルミニ
ウム（ＡｌＮ）、ムライド、ガラセラ等のセラミック系
の材料を多層配線基板３２に用い、半導体チップ３１を
主に構成するシリコンの線膨張係数に多層配線基板３２
の線膨張係数を近づけ、線膨張係数のミスマッチを最小
限にして実装信頼性を高めるという対策がとられてい
る。しかし、この対策は、実装信頼性の向上という観点
では効果があるものの、多層配線基板３２の材料が高価
になるので、スーパーコンピュータや大型コンピュータ
等の高価な装置への適用用途に限定されることになる。
【０００６】そこで、比較的廉価で線膨張係数が大きい
有機系材料を用いた多層配線基板を実装に用い、多層配
線基板と半導体チップとの間にアンダーフィル樹脂を挿
入し、バンプ接続部に働くせん断応力を分散させること
で応力歪みを軽減し、実装信頼性を向上させる技術が開
発されている。
【０００７】
【発明が解決しようとする課題】しかし、上記技術で
は、廉価な多層配線基板を使用できるが、アンダーフィ
ル樹脂内にボイドが存在する場合、或いは、アンダーフ
ィル樹脂と半導体チップとの界面やアンダーフィル樹脂
と多層配線基板との界面の接着性が悪い場合には、リフ
ロー工程で界面剥離現象を誘発し、製品が不良化すると
いう問題が生じ易い。
【０００８】ＦＣＢＧＡ方式のパッケージは、高性能の
大規模半導体集積回路（ＬＳＩ）に使用されることが一
般的であり、製品自体が高価である。そこで、半導体チ
ップ実装後の電気選別工程で、半導体チップ以外の部分
に不良が検出された場合には、半導体チップを多層配線
基板から取り外して再使用する。この取外し処理では、
（図１０（ｃ））に示すように、裏面を吸着加熱ツール
３３で吸着した良品の半導体チップ３１を加熱して、バ
ンプ接合部を溶融させながら引き上げ、多層配線基板３
２から取り外す工程が必要である。
【０００９】通常、上記取外し時には、図１０（ｄ）に
示すように、金属バンプ２５にダメージを与えるが、チ
ップ本体部分には損傷は生じない。ここで、半導体チッ
プ３１と多層配線基板３２との間にアンダーフィル樹脂
が介在する半導体装置の場合には、金属バンプ２５への
ダメージにとどまらず、多層配線基板３２を含む周辺デ
バイスや、半導体チップの活性領域を保護するパッシベ
ーション膜に対してもダメージを与えることになる。こ
の場合、半導体チップ３１の再生処理は殆ど不可能に近
く、有機系材料から成る廉価な多層配線基板を使用して
も、必ずしも低コストを推進できるとはいい難かった。
【００１０】本発明は、上記に鑑み、半導体チップと多
層配線基板（実装基板）との間のアンダーフィル樹脂を
不要としながらも、金属バンプに働く変形応力を緩和し
て実装信頼性を向上させると共に、実装基板を含む周辺
デバイス等に対する再生処理時のダメージを回避し、低
コストを実現できる半導体装置及びその製造方法を提供
することを目的とする。
【００１１】
【課題を解決するための手段】上記目的を達成するため
に、本発明の半導体装置は、半導体基板上に形成された
電極パッドが実装基板の対応する各電極に金属バンプを
介して接続される半導体チップを備えた半導体装置にお
いて、前記半導体基板を覆い前記電極パッドを露出する
開口部を備えた絶縁層と、前記電極パッドに一端が接続
され且つ他端が前記開口部から突出して前記絶縁層上に
延びる第１導電部材と、前記絶縁層及び第１導電部材を
被覆する、弾性を有する絶縁性樹脂層と、前記絶縁性樹
脂層に埋設され前記第１導電部材の他端と金属バンプと
を接続する第２の導電部材とを備えることを特徴とす
る。
【００１２】本発明の半導体装置では、半導体チップと
実装基板との間のアンダーフィル樹脂を不要としながら
も、第２導電部材と弾性を有する絶縁性樹脂層とによっ
て、金属バンプに働く変形応力を効果的に吸収・緩和
し、実装信頼性を向上させることができる。また、実装
基板を含む周辺デバイス等に対する再生処理時のダメー
ジを回避し、有機系材料から成る廉価な実装基板を使用
する際の半導体チップの再生処理を可能にして低コスト
を実現する。更に、ウエハ状の半導体基板の全面に絶縁
性樹脂層を形成し、ウエハレベルで各半導体チップの製
造工程を進めることができるので、最終段階でウエハか
ら分離した複数の半導体チップを得ることができる。こ
のため、個々に分割した状態で各半導体チップを製造す
るパッケージング方法に比して、工程数が大幅に減少
し、製造コストを低減できる。
【００１３】ここで、前記第２導電部材が、前記第１導
電部材に接続されたはんだバンプ、又は、前記第１導電
部材に導電性接着剤で接着された金属製円柱部材から成
ることが好ましい。この場合、ワイヤボンディング法に
よりはんだバンプを容易に形成でき、或いは、導電性接
着剤を用いて金属製円柱部材を第１導電部材上に容易に
設けることができる。
【００１４】また、前記第２導電部材及び絶縁性樹脂層
が複数段重ねて形成されることが好ましい。この場合、
第２導電部材と金属バンプとの離隔距離が増すので、第
２導電部材と絶縁性樹脂層とによる変形応力の緩衝効果
がより向上する。
【００１５】具体的には、前記絶縁性樹脂層を、エポキ
シ系樹脂、シリコーン系樹脂、ポリイミド系樹脂、ポリ
オレフィン系樹脂、シアネートエステル系樹脂、フェノ
ール系樹脂、ナフタレン系樹脂、又は、フルオレン系樹
脂を主成分とする材料で製造することができる。
【００１６】また、前記絶縁層が感光性材料から成るこ
とが好ましい。これによると、絶縁層に直接に露光でき
るので、製造時における絶縁層に対するパターニング処
理を、フォトレジスト層を形成せずに進めることがで
き、製造工程が簡略化する。
【００１７】本発明の半導体装置の製造方法は、半導体
基板上に形成された電極パッドが実装基板の対応する各
電極に金属バンプを介して接続される半導体チップを備
えた半導体装置を製造する製造方法において、前記半導
体基板上に、前記電極パッドを露出する開口部を備えた
絶縁層を設け、前記電極パッドに一端が接続され且つ他
端が前記開口部から突出して前記絶縁層上に延びる第１
導電部材を設け、前記第１導電部材の他端に第２導電部
材を設け、前記絶縁層、第１導電部材及び第２導電部材
上に、弾性を有する絶縁性樹脂層を設け、少なくとも前
記絶縁性樹脂層を研磨して前記絶縁性樹脂層の表面から
前記第２導電部材を露出させ、前記第２導電部材の前記
露出部分に金属バンプを搭載することを特徴とする。
【００１８】本発明の半導体装置の製造方法では、半導
体チップと実装基板との間のアンダーフィル樹脂を不要
としながらも、第２導電部材と弾性を有する絶縁性樹脂
層とによって、金属バンプに働く変形応力を効果的に吸
収・緩和し、実装信頼性を向上させることができる。ま
た、実装基板を含む周辺デバイス等に対する再生処理時
のダメージを回避し、有機系材料から成る廉価な実装基
板を使用する際の半導体チップの再生処理を可能にして
低コストを実現する。更に、ウエハ状の半導体基板の全
面に絶縁性樹脂層を形成し、ウエハレベルで各半導体チ
ップの製造工程を進めることができるので、最終段階で
ウエハから分離した複数の半導体チップを得ることがで
きる。このため、個々に分割した状態で各半導体チップ
を製造するパッケージング方法に比して、工程数が大幅
に減少し、製造コストを低減できる。
【００１９】
【発明の実施の形態】以下、図面を参照し、本発明の実
施形態例に基づいて本発明を更に詳細に説明する。図１
〜図５は、本発明の第１実施形態例におけるＦＣＢＧＡ
方式のパッケージ（半導体装置）の製造工程を順に示す
断面図である。
【００２０】まず、図１（ａ）に示すように、半導体基
板（シリコン基板）１１上に、アルミニウム（Ａｌ）又
は銅（Ｃｕ）等から成るパッド電極１２を、半導体チッ
プ毎に外縁部に隣接して位置するように形成する。更
に、パッド電極１２の外周部及び活性領域面上に、主に
活性領域を保護するパッシベーション膜１３を形成す
る。
【００２１】更に、図１（ｂ）に示すように、パッド電
極１２及びパッシベーション膜１３上に、ＳｉＯ2等の
無機系材料又はポリイミド（ＰＩ）等の有機系材料から
成る絶縁性樹脂層（絶縁層）２０を形成する。この絶縁
性樹脂層２０には、熱分解温度が２００℃以上の樹脂材
料を用いる。絶縁性樹脂層２０に熱硬化成分の材料が配
合される際には、所定温度で加熱処理を実施することに
より、樹脂成分の架橋反応を促進させて所定の物性値を
得る。
【００２２】次いで、図１（ｃ）に示すように、絶縁性
樹脂層２０上にフォトレジスト層１５を形成してから、
フォトリソグラフィ技術で、パッド電極１２に対応する
領域以外の部分が残るようにフォトレジスト層１５をパ
ターニング処理する。引き続き、図１（ｄ）に示すよう
に、パターニング処理したフォトレジスト層１５をマス
クとし、エッチング法等で絶縁性樹脂層２０のパッド電
極１２上に開口部２０ａを形成する。
【００２３】次いで、図１（ｅ）に示すように、フォト
レジスト層１５を除去して絶縁性樹脂層２０を露出させ
る。ここで、絶縁性樹脂層２０が感光性材料で構成され
ていれば、絶縁性樹脂層２０に対し直接に露光・現像処
理を施してパターニング処理できるので、フォトレジス
ト層１５の形成及び除去工程が不要になる。
【００２４】更に、図２（ａ）に示すように、スパッタ
リング法等によって、電極パッド１２上、開口部２０ａ
の内壁、及び絶縁性樹脂層２０上に、再配線層の下地金
属薄膜層としての電極パッド接着メタル層２１を形成す
る。電極パッド接着メタル層２１は、チタン（Ｔｉ）系
合金、又は、クロム（Ｃｒ）等の金属材料で構成されて
おり、Ａｌ又はＣｕ等から成る電極パッド１２との密着
特性及び金属相互拡散が穏やかで、絶縁性樹脂層２０と
の良好な密着特性を有する。また、電極パッド接着メタ
ル層２１の形成に先立って、電極パッド１２表面にプラ
ズマ表面処理を施し、電極パッド１２表面の清浄性を確
保すると共に活性度合いの向上を図ることで、電極パッ
ド１２と電極パッド接着メタル層２１との接着性を一層
向上させることができる。
【００２５】引き続き、図２（ｂ）に示すように、電極
パッド接着メタル層２１上に、Ｃｕ等の金属材料から成
るめっき給電層メタル膜２２をスパッタリング法等で形
成する。めっき給電層メタル膜２２は、低電気抵抗特性
を有し、再配線形成後におけるめっき給電層としての機
能を果たす。
【００２６】次いで、図２（ｃ）に示すように、電解め
っき処理で再配線層を形成するため、めっき給電層メタ
ル膜２２上にフォトレジスト層２３をコーティングす
る。この後、図２（ｄ）に示すように、フォトリソグラ
フィ技術でフォトレジスト層２３のパターニング処理を
施し、所定の再配線パターンに対応しためっき給電層メ
タル膜２２のみを露出させる。
【００２７】更に、図２（ｅ）に示すように、電解Ｃｕ
めっき処理で、めっき給電層メタル膜２２上にのみＣｕ
めっき層２４を形成する。
【００２８】引き続き、図３（ａ）に示すように、フォ
トレジスト層２３を除去し、フォトレジスト層２３で覆
われていためっき給電層メタル膜２２を露出させる。こ
の後、図３（ｂ）に示すように、Ｃｕめっき層２４をマ
スクとして、めっき給電層メタル膜２２を除去し、図３
（ｃ）に示すように、Ｃｕめっき層２４をマスクとし
て、電極パッド接着メタル層２１をウエットエッチング
法等で除去する。これにより、相互に絶縁され、電極パ
ッド１２に一端が接続され且つ他端が開口部２０ａから
突出して絶縁性樹脂層２０上に延びる再配線パターン部
２４ａ（第１導電部材）が得られる。
【００２９】次いで、図３（ｄ）に示すように、Ｃｕや
はんだ等を主成分とする金属ワイヤを用いたワイヤボン
ディング法で、各再配線パターン部２４ａに導電性バン
プ（第２導電部材）２８を搭載する。この場合、導電性
バンプ２８の取付けに先立って、再配線パターン部２４
ａにプラズマ表面処理技術によるクリーニング処理を施
し、ワイヤボンディング法による導電性バンプ２８の取
付け特性を向上させることもできる。
【００３０】引き続き、図４（ａ）に示すように、半導
体ウエハ上の全面に絶縁性応力緩衝樹脂層（絶縁性樹脂
層）２７を形成して、導電性バンプ２８及び再配線パタ
ーン部２４ａを被覆する。絶縁性応力緩衝樹脂層２７
は、導電性バンプ２８及び再配線パターン部２４ａを機
械的、化学的応力から保護するもので、エポキシ系樹
脂、シリコーン系樹脂、ポリイミド系樹脂、ポリオレフ
ィン系樹脂、シアネートエステル系樹脂、フェノール系
樹脂、ナフタレン系樹脂、又は、フルオレン系樹脂を主
成分としている。
【００３１】絶縁性応力緩衝樹脂層２７は、弾性率が
０．０１〜８ＧＰａ（ギガパスカル）の範囲であること
が望ましく、その形成時に、応力緩衝絶縁性樹脂が液状
であればスピンコーティング法で形成し、フィルム状で
あればフィルムラミネート法等で配設することができ
る。フィルムラミネート法では、各導電性バンプ２８に
対応する開口部を予め形成したフィルム状の応力緩衝絶
縁性樹脂層２７を、相互に対応する開口部と導電性バン
プ２８とを合わせながら絶縁性樹脂層２０上に接着す
る。
【００３２】更に、図４（ｂ）に示すように、絶縁性応
力緩衝樹脂層２７及び導電性バンプ２８の上部側を、プ
ラズマ表面処理技術や化学的機械研磨(ＣＭＰ:Chemical
Mechanical Polishing)技術等の研磨技術を用いて研磨
し、絶縁性応力緩衝樹脂層２７から各導電性バンプ２８
の上面を露出させ、絶縁性応力緩衝樹脂層２７との同一
面上に位置する金属バンプ形成用ランド部３３を形成す
る。
【００３３】この後、図４（ｃ）に示すように、金属バ
ンプ形成用ランド部３３に、錫（Ｓｎ）及び鉛（Ｐｂ）
を主成分とする金属バンプ２５を搭載する。金属バンプ
２５の搭載に先立って、金属バンプ形成用ランド部３３
に無電解Ｃｕめっきを施し、或いは、この電解Ｃｕめっ
き後に更に無電解金（Ａｕ）めっき処理を施すことがで
きる。この場合に、金属バンプ形成用ランド部３３のは
んだ濡れ性が向上するので、金属バンプ２５が良好に固
着できる。また、無電解Ｃｕめっきに代えて、無電解ニ
ッケル（Ｎｉ）めっきを施しても、同様の効果が得られ
る。更に、金属バンプ形成用ランド部３３上に、研磨時
に発生した研磨くずや有機性皮膜が残存する場合には、
プラズマ表面処理技術を用いてクリーニング処理するこ
とができる。
【００３４】上記に代えて、金属バンプ形成用ランド部
３３上にフラックス（図示せず）を塗布してから金属バ
ンプ２５を搭載し、加熱リフロー工程を施すことで、金
属バンプ２５を良好に固着することができる。なお、は
んだに代えて、金属バンプ２５をＡｕ又は錫-銀（Ｓｎ-
Ａｇ）系合金等で構成することもできる。
【００３５】次いで、図５（ａ）に示すように、ダイシ
ングブレード１８を用いて、ウエハ状の半導体基板１１
を切断し、図５（ｂ）に示すように、個別の半導体チッ
プ１０に分離する。
【００３６】本実施形態例では、電極パッド１２に一端
が接続され他端が開口部２０ａから突出して絶縁性樹脂
層２０上に延びる再配線パターン部２４ａの他端に導電
性バンプ２８が設けられ、この導電性バンプ２８が、絶
縁性応力緩衝樹脂層２７内に埋設された状態で上面に金
属バンプ２５を有する。このため、実装状態で半導体チ
ップ１０と多層配線基板３２（図１０）との間に線膨張
係数のミスマッチがある場合でも、金属バンプ２５に働
く変形応力を、導電性バンプ２８と絶縁性応力緩衝樹脂
層２７とで効果的に吸収・緩和し、実装信頼性を向上さ
せることができる。また、再配線パターン部２４ａのパ
ターンを適宜変更するだけで、多層配線基板３２の各電
極に対する金属バンプ２５のピッチを変更することがで
きる。
【００３７】また、本実施形態例では、ウエハ状の半導
体基板１１の全面に絶縁性応力緩衝樹脂層２７を形成
し、ウエハレベルで各半導体チップ１０の製造工程を進
めることができるので、最終段階でウエハから分離した
多数の半導体チップ１０を得ることができる。このた
め、個々に分割した状態で各半導体チップを製造するパ
ッケージング方法に比して、工程数を大幅に削減し、製
造コストを低減することができる。
【００３８】更に、半導体チップ１０のパッシベーショ
ン膜１３上に絶縁性樹脂層２０が形成されるので、再生
処理時に発生する熱や機械的応力から、パッシベーショ
ン膜１３やパッシベーション膜１３下の活性領域面をよ
り確実に保護することができる。これにより、再生処理
が極めて容易なＦＣＢＧＡ方式のパッケージを得ること
ができる。
【００３９】次に、本発明の第２実施形態例について説
明する。本実施形態例は、図４（ｂ）の工程までは同じ
プロセスである。同図の工程に後続する本実施形態例の
半導体装置の製造工程を図６、図７に示す。
【００４０】図６（ａ）に示すように、Ｃｕやはんだ等
を主成分とする金属ワイヤを用いたワイヤボンディング
法で、先に形成した導電性バンプ（以下、第１導電性バ
ンプ２８ａと呼ぶ）の、先に形成した絶縁性応力緩衝樹
脂層（以下、第１絶縁性応力緩衝樹脂層２７ａと呼ぶ）
からの露出部分に第２導電性バンプ２８ｂを形成する。
【００４１】図６（ｂ）に示すように、第１絶縁性応力
緩衝樹脂層２７ａ上に第２絶縁性応力緩衝樹脂層２７ｂ
を形成し、第１導電性バンプ２８ａ上の第２導電性部材
２８ｂを機械的、化学的応力から保護する。第２絶縁性
応力緩衝樹脂層２７ｂも第１絶縁性応力緩衝樹脂層２７
ａの場合と同様に、スピンコーティング法、フィルムラ
ミネート法、又はプレス法等で形成できる。
【００４２】更に、図６（ｃ）に示すように、第２絶縁
性応力緩衝樹脂層２７ｂ及び第２導電性バンプ２８ｂの
上部側を、第１絶縁性応力緩衝樹脂層２７ａの場合と同
様に、プラズマ表面処理技術やＣＭＰ技術等で研磨し、
第１絶縁性応力緩衝樹脂層２７ｂから各第２導電性バン
プ２８ｂの上面を露出させ、第２絶縁性応力緩衝樹脂層
２７ｂとの同一面上に位置する金属バンプ形成用ランド
部３３を形成する。
【００４３】次いで、図７（ａ）に示すように、第２の
導電性バンプ２８ｂの金属バンプ形成用ランド部３３に
金属バンプ２５を、第１実施形態例と同様に搭載する。
【００４４】更に、図７（ｂ）に示すように、ダイシン
グブレード１８を用いて、ウエハ状の半導体基板１１を
切断し、図７（ｃ）に示すように、個別の半導体チップ
１０に分離する。
【００４５】本実施形態例によると、第１実施形態例と
同様の効果が得られる。また、第１実施形態例の半導体
装置に比して多層配線基板３２への実装時のスタンドオ
フが高くなるので、第１及び第２導電性バンプ２８ａ、
２８ｂと、弾性を有する第１及び第２絶縁性応力緩衝樹
脂層２７ａ、２７ｂとにより、金属バンプ２５に働く変
形応力を一層効果的に吸収し、実装信頼性をより向上さ
せることができる。
【００４６】次に、本発明の第３実施形態例について説
明する。本実施形態例は、図３（ｃ）の工程までは同じ
プロセスである。同図の工程に後続する本実施形態例の
半導体装置の製造工程を図８、図９に示す。
【００４７】まず、図８（ａ）に示すように、Ｃｕめっ
き層２４の外部端子形成用ランド部２４ａに、立てた状
態の金属製円柱部材３０の下端部を導電性接着剤２９で
固着する。この場合、金属製円柱部材３０の固着に先立
って、外部端子形成用ランド部２４ａ表面をプラズマ表
面処理技術でクリーニング処理し、再配線パターン部２
４ａと金属製円柱部材３０との接着性を更に向上させる
ことができる。
【００４８】導電性接着剤２９は、Ｃｕ、Ｐｂ、Ｓｎ、
Ｎｉ、パラジウム（Ｐｄ）、Ａｇ、Ａｕ、Ａｌ等の金属
性粉末材料の内の少なくとも１を、エポキシ系樹脂、シ
リコーン系樹脂、ポリイミド系樹脂、ポリオレフィン系
樹脂、シアネートエステル系樹脂、フェノール系樹脂、
ナフタレン系樹脂、又はフルオレン系樹脂等を主成分と
する接着樹脂に混合したものである。
【００４９】金属製円柱部材３０は、Ｃｕ、Ｎｉ、Ｐ
ｂ、Ｓｎ、Ａｌ、鉄（Ｆｅ）、又はインジウム（Ｉｎ）
等の金属材料を主成分として構成されるもので、その高
さが１０〜２００μｍの範囲内であることが望ましい。
【００５０】更に、図８（ｂ）に示すように、金属製円
柱部材３０及び再配線パターン部２４ａを被覆する絶縁
性応力緩衝樹脂層２７を半導体ウエハ上の全面に形成す
ることで、金属製円柱部材３０及び再配線パターン部２
４ａを機械的、化学的応力から保護する。
【００５１】次いで、図８（ｃ）に示すように、絶縁性
応力緩衝樹脂層２７及び金属製円柱部材３０の上部側
を、プラズマ表面処理技術やＣＭＰ技術等で研磨し、絶
縁性応力緩衝樹脂層２７との同一面上に位置する金属バ
ンプ形成用ランド部３４を形成する。
【００５２】引き続き、図９（ａ）に示すように、金属
バンプ形成用ランド部３４上に、第１及び第２実施形態
例と同様に金属バンプ２５を搭載する。更に、図９
（ｂ）に示すように、ダイシングブレード１８を用い
て、ウエハ状の半導体基板１１を切断し、図９（ｃ）に
示すように、個別の半導体チップ１０に分離する。
【００５３】本実施形態例によると、第１実施形態例と
同様の効果が得られると共に、ワイヤボンディング法に
よらずに、金属製円柱部材３０を導電性接着剤２９で再
配線パターン部２４ａに容易に固着できるという効果が
得られる。
【００５４】以上、本発明をその好適な実施形態例に基
づいて説明したが、本発明の半導体装置及びその製造方
法は、上記実施形態例の構成にのみ限定されるものでは
なく、上記実施形態例の構成から種々の修正及び変更を
施した半導体装置及びその製造方法も、本発明の範囲に
含まれる。
【００５５】
【発明の効果】以上説明したように、本発明の半導体装
置及びその製造方法によると、半導体チップと実装基板
との間のアンダーフィル樹脂を不要としながらも、金属
バンプに働く変形応力を緩和して実装信頼性を向上させ
ると共に、実装基板を含む周辺デバイス等に対する再生
処理時のダメージを回避し、半導体装置の低コストを実
現することができる。
【図面の簡単な説明】
【図１】本発明の第１実施形態例における半導体装置の
製造過程を示す断面図であり、（ａ）〜（ｅ）は各工程
を段階的に示す。
【図２】第１実施形態例における半導体装置の製造過程
を示す断面図であり、（ａ）〜（ｅ）は各工程を段階的
に示す。
【図３】第１実施形態例における半導体装置の製造過程
を示す断面図であり、（ａ）〜（ｄ）は各工程を段階的
に示す。
【図４】第１実施形態例における半導体装置の製造過程
を示す断面図であり、（ａ）〜（ｃ）は各工程を段階的
に示す。
【図５】第１実施形態例における半導体装置の製造過程
を示す断面図であり、（ａ）及び（ｂ）は各工程を段階
的に示す。
【図６】本発明の第２実施形態例における半導体装置の
製造過程を示す断面図であり、（ａ）〜（ｃ）は各工程
を段階的に示す。
【図７】第２実施形態例における半導体装置の製造過程
を示す断面図であり、（ａ）〜（ｃ）は各工程を段階的
に示す。
【図８】本発明の第３実施形態例における半導体装置の
製造過程を示す断面図であり、（ａ）〜（ｃ）は各工程
を段階的に示す。
【図９】第３実施形態例における半導体装置の製造過程
を示す断面図であり、（ａ）〜（ｄ）は各工程を段階的
に示す。
【図１０】従来型のＦＣＢＧＡ方式のパッケージ構造を
備えた半導体装置を示す側面図であり、（ａ）は半導体
チップを、（ｂ）は半導体チップの実装状態を、（ｃ）
は半導体チップの取外し状態を、（ｄ）は取外し後の半
導体チップの状態を夫々示す。
【符号の説明】
１１：半導体基板 １２：パッド電極 １０：半導体チップ １３：パッシベーション膜 １５：フォトレジスト層 １８：ダイシングブレード ２０：絶縁性樹脂層 ２０ａ：開口部 ２１：電極パッド接着メタル層 ２２：めっき給電層メタル膜 ２３：フォトレジスト層 ２４：Ｃｕめっき層 ２４ａ：再配線パターン部 ２５：金属バンプ ２７：絶縁性応力緩衝樹脂層 ２７ａ：第１絶縁性応力緩衝樹脂層 ２７ｂ：第２絶縁性応力緩衝樹脂層 ２８：導電性バンプ ２８ａ：第１導電性バンプ ２８ｂ：第２導電性バンプ ２９：導電性接着剤 ３０：金属製円柱部材 ３２：多層配線基板 ３３、３４：金属バンプ形成用ランド部

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】 半導体基板上に形成された電極パッドが
    実装基板の対応する各電極に金属バンプを介して接続さ
    れる半導体チップを備えた半導体装置において、 前記半導体基板を覆い前記電極パッドを露出する開口部
    を備えた絶縁層と、 前記電極パッドに一端が接続され且つ他端が前記開口部
    から突出して前記絶縁層上に延びる第１導電部材と、 前記絶縁層及び第１導電部材を被覆する、弾性を有する
    絶縁性樹脂層と、 前記絶縁性樹脂層に埋設され前記第１導電部材の他端と
    金属バンプとを接続する第２の導電部材とを備えること
    を特徴とする半導体装置。
  2. 【請求項２】 前記第２導電部材が、前記第１導電部材
    に接続されたはんだバンプ、又は、前記第１導電部材に
    導電性接着剤で接着された金属製円柱部材から成る、請
    求項１に記載の半導体装置。
  3. 【請求項３】 前記第２導電部材及び絶縁性樹脂層が複
    数段重ねて形成される、請求項１又は２に記載の半導体
    装置。
  4. 【請求項４】 前記絶縁性樹脂層が、エポキシ系樹脂、
    シリコーン系樹脂、ポリイミド系樹脂、ポリオレフィン
    系樹脂、シアネートエステル系樹脂、フェノール系樹
    脂、ナフタレン系樹脂、又は、フルオレン系樹脂を主成
    分とする、請求項１〜３の何れかに記載の半導体装置。
  5. 【請求項５】 前記絶縁層が感光性材料から成る、請求
    項１〜４の何れかに記載の半導体装置。
  6. 【請求項６】 半導体基板上に形成された電極パッドが
    実装基板の対応する各電極に金属バンプを介して接続さ
    れる半導体チップを備えた半導体装置を製造する製造方
    法において、 前記半導体基板上に、前記電極パッドを露出する開口部
    を備えた絶縁層を設け、 前記電極パッドに一端が接続され且つ他端が前記開口部
    から突出して前記絶縁層上に延びる第１導電部材を設
    け、 前記第１導電部材の他端に第２導電部材を設け、 前記絶縁層、第１導電部材及び第２導電部材上に、弾性
    を有する絶縁性樹脂層を設け、 少なくとも前記絶縁性樹脂層を研磨して前記絶縁性樹脂
    層の表面から前記第２導電部材を露出させ、 前記第２導電部材の前記露出部分に金属バンプを搭載す
    ることを特徴とする半導体装置の製造方法。
JP32577099A 1999-11-16 1999-11-16 半導体装置及びその製造方法 Pending JP2001144204A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP32577099A JP2001144204A (ja) 1999-11-16 1999-11-16 半導体装置及びその製造方法
TW089124126A TW587316B (en) 1999-11-16 2000-11-14 Semiconductor device and manufacturing method the same
KR1020000067591A KR20010070217A (ko) 1999-11-16 2000-11-15 반도체 장치 및 그 제조 방법
US10/052,143 US20020064935A1 (en) 1999-11-16 2002-01-17 Semiconductor device and manufacturing method the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP32577099A JP2001144204A (ja) 1999-11-16 1999-11-16 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2001144204A true JP2001144204A (ja) 2001-05-25

Family

ID=18180436

Family Applications (1)

Application Number Title Priority Date Filing Date
JP32577099A Pending JP2001144204A (ja) 1999-11-16 1999-11-16 半導体装置及びその製造方法

Country Status (4)

Country Link
US (1) US20020064935A1 (ja)
JP (1) JP2001144204A (ja)
KR (1) KR20010070217A (ja)
TW (1) TW587316B (ja)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001291791A (ja) * 2000-04-04 2001-10-19 Texas Instr Japan Ltd 半導体装置及びその製造方法
KR100394808B1 (ko) * 2001-07-19 2003-08-14 삼성전자주식회사 웨이퍼 레벨 적층 칩 패키지 및 그 제조 방법
JP2004165191A (ja) * 2002-11-08 2004-06-10 Oki Electric Ind Co Ltd 半導体装置、半導体装置の製造方法及びカメラシステム
JP2006032724A (ja) * 2004-07-16 2006-02-02 Nippon Steel Corp ウェハレベルパッケージ及びその製造方法
JP2006140432A (ja) * 2004-10-15 2006-06-01 Nippon Steel Corp ウェハレベルパッケージの製造方法
JP2008532291A (ja) * 2005-02-25 2008-08-14 テッセラ，インコーポレイテッド コンプライアンスを有する超小型電子アセンブリ
KR100854221B1 (ko) 2007-08-27 2008-08-25 주식회사 동부하이텍 반도체 디바이스의 제조 방법
KR100899778B1 (ko) 2007-11-27 2009-05-28 삼성전기주식회사 패키지 기판 및 그 제조방법
JP4771658B2 (ja) * 2001-09-12 2011-09-14 ダウ コーニング コーポレーション コンプライアント電気端末付き半導体デバイス、半導体デバイスを含む装置、及びその製造方法
US8759973B2 (en) 2006-12-20 2014-06-24 Tessera, Inc. Microelectronic assemblies having compliancy and methods therefor
KR20150075385A (ko) * 2013-12-25 2015-07-03 니치아 카가쿠 고교 가부시키가이샤 발광 장치

Families Citing this family (51)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3973340B2 (ja) * 1999-10-05 2007-09-12 Ｎｅｃエレクトロニクス株式会社 半導体装置、配線基板、及び、それらの製造方法
JP2001217340A (ja) * 2000-02-01 2001-08-10 Nec Corp 半導体装置及びその製造方法
JP2002009152A (ja) * 2000-06-21 2002-01-11 Nec Corp 半導体装置及びその製造方法
JP2002050716A (ja) * 2000-08-02 2002-02-15 Dainippon Printing Co Ltd 半導体装置及びその作製方法
TWI284376B (en) * 2002-02-21 2007-07-21 Advanced Semiconductor Eng Bump manufacturing method
US20030218246A1 (en) * 2002-05-22 2003-11-27 Hirofumi Abe Semiconductor device passing large electric current
US6964881B2 (en) * 2002-08-27 2005-11-15 Micron Technology, Inc. Multi-chip wafer level system packages and methods of forming same
US6977435B2 (en) * 2003-09-09 2005-12-20 Intel Corporation Thick metal layer integrated process flow to improve power delivery and mechanical buffering
WO2005024912A2 (en) * 2003-09-09 2005-03-17 Intel Corporation Methods of processing thick ild layers using spray coating or lamination for c4 wafer level thick metal integrated flow
JP4360873B2 (ja) * 2003-09-18 2009-11-11 ミナミ株式会社 ウエハレベルｃｓｐの製造方法
JP2005191508A (ja) * 2003-12-05 2005-07-14 Rohm Co Ltd 半導体装置およびその製造方法
TWI283443B (en) 2004-07-16 2007-07-01 Megica Corp Post-passivation process and process of forming a polymer layer on the chip
JP2006059839A (ja) * 2004-08-17 2006-03-02 Oki Electric Ind Co Ltd 半導体装置およびその製造方法
JP4329740B2 (ja) 2004-10-22 2009-09-09 セイコーエプソン株式会社 有機エレクトロルミネッセンス装置の製造方法、及び有機エレクトロルミネッセンス装置
US9929080B2 (en) * 2004-11-15 2018-03-27 Intel Corporation Forming a stress compensation layer and structures formed thereby
EP1732127B1 (en) * 2005-06-08 2016-12-14 Imec Method for bonding and device manufactured according to such method
US20060278979A1 (en) * 2005-06-09 2006-12-14 Intel Corporation Die stacking recessed pad wafer design
JP4322844B2 (ja) * 2005-06-10 2009-09-02 シャープ株式会社 半導体装置および積層型半導体装置
US20060284313A1 (en) * 2005-06-15 2006-12-21 Yongqian Wang Low stress chip attachment with shape memory materials
KR100723247B1 (ko) * 2006-01-10 2007-05-29 삼성전기주식회사 칩코팅형 ｌｅｄ 패키지 및 그 제조방법
US7648085B2 (en) 2006-02-22 2010-01-19 Rain Bird Corporation Drip emitter
US7923836B2 (en) * 2006-07-21 2011-04-12 International Business Machines Corporation BLM structure for application to copper pad
JP4708399B2 (ja) * 2007-06-21 2011-06-22 新光電気工業株式会社 電子装置の製造方法及び電子装置
SG149807A1 (en) * 2007-07-30 2009-02-27 Stats Chippac Ltd Semiconductor device and method of providing common voltage bus and wire bondable redistribution
JP5353153B2 (ja) * 2007-11-09 2013-11-27 パナソニック株式会社 実装構造体
US20090127718A1 (en) * 2007-11-15 2009-05-21 Chen Singjang Flip chip wafer, flip chip die and manufacturing processes thereof
KR100969441B1 (ko) * 2008-06-05 2010-07-14 삼성전기주식회사 반도체칩이 실장된 인쇄회로기판 및 그 제조방법
TW201011878A (en) * 2008-09-03 2010-03-16 Phoenix Prec Technology Corp Package structure having substrate and fabrication thereof
US7988076B2 (en) * 2008-10-20 2011-08-02 D.R.T.S. Enterprises Ltd. Non-clogging non-pressure compensated drip emitter
US8372326B2 (en) 2008-10-20 2013-02-12 D.R.T.S. Enterprises Ltd. Pressure compensated non-clogging drip emitter
KR20100104377A (ko) * 2009-03-17 2010-09-29 삼성전자주식회사 내부 스트레스를 줄일 수 있는 반도체 패키지
JP5147779B2 (ja) * 2009-04-16 2013-02-20 新光電気工業株式会社 配線基板の製造方法及び半導体パッケージの製造方法
US8642389B2 (en) * 2009-08-06 2014-02-04 Infineon Technologies Ag Method of manufacturing a semiconductor device
KR100965318B1 (ko) * 2010-01-26 2010-06-22 삼성전기주식회사 웨이퍼 레벨 칩 스케일 패키지 및 그 제조방법
US20130248622A1 (en) 2012-03-26 2013-09-26 Jae Yung Kim Drip line and emitter and methods relating to same
US9877440B2 (en) 2012-03-26 2018-01-30 Rain Bird Corporation Elastomeric emitter and methods relating to same
US9485923B2 (en) 2012-03-26 2016-11-08 Rain Bird Corporation Elastomeric emitter and methods relating to same
US10440903B2 (en) 2012-03-26 2019-10-15 Rain Bird Corporation Drip line emitter and methods relating to same
CN202816916U (zh) * 2012-10-10 2013-03-20 矽力杰半导体技术(杭州)有限公司 一种倒装封装装置
US9287245B2 (en) * 2012-11-07 2016-03-15 Taiwan Semiconductor Manufacturing Company, Ltd. Contoured package-on-package joint
USD811179S1 (en) 2013-08-12 2018-02-27 Rain Bird Corporation Emitter part
US10285342B2 (en) 2013-08-12 2019-05-14 Rain Bird Corporation Elastomeric emitter and methods relating to same
US10631473B2 (en) 2013-08-12 2020-04-28 Rain Bird Corporation Elastomeric emitter and methods relating to same
US9883640B2 (en) 2013-10-22 2018-02-06 Rain Bird Corporation Methods and apparatus for transporting elastomeric emitters and/or manufacturing drip lines
US10163828B2 (en) * 2013-11-18 2018-12-25 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device and fabricating method thereof
US10330559B2 (en) 2014-09-11 2019-06-25 Rain Bird Corporation Methods and apparatus for checking emitter bonds in an irrigation drip line
US10375904B2 (en) 2016-07-18 2019-08-13 Rain Bird Corporation Emitter locating system and related methods
US11051466B2 (en) 2017-01-27 2021-07-06 Rain Bird Corporation Pressure compensation members, emitters, drip line and methods relating to same
US10626998B2 (en) 2017-05-15 2020-04-21 Rain Bird Corporation Drip emitter with check valve
USD883048S1 (en) 2017-12-12 2020-05-05 Rain Bird Corporation Emitter part
CN114388673B (zh) * 2021-12-08 2023-11-14 华灿光电（浙江）有限公司 微型发光二极管芯片及其制备方法

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0394438A (ja) * 1989-09-06 1991-04-19 Shinko Electric Ind Co Ltd 半導体チップモジュール
JPH0964049A (ja) * 1995-08-30 1997-03-07 Oki Electric Ind Co Ltd チップサイズパッケージ及びその製造方法
JPH09213830A (ja) * 1996-01-26 1997-08-15 Lsi Logic Corp ピラー型グリッド・アレー・パッケージの形成方法
JPH10256427A (ja) * 1997-03-14 1998-09-25 Lg Semicon Co Ltd Ｂｇａ半導体パッケージ及びその製造方法
JPH11146323A (ja) * 1997-09-02 1999-05-28 Casio Comput Co Ltd 画像再生装置、及び画像再生方法
JP2000022052A (ja) * 1998-06-30 2000-01-21 Casio Comput Co Ltd 半導体装置及びその製造方法
JP2000306939A (ja) * 1999-04-21 2000-11-02 Toshiba Corp 半導体装置およびその製造方法
JP2000353762A (ja) * 1999-06-11 2000-12-19 Toppan Printing Co Ltd 配線材料及びそれを用いた導体配線層
JP2001077142A (ja) * 1999-09-03 2001-03-23 Casio Comput Co Ltd 半導体装置及びその製造方法
JP2001110828A (ja) * 1999-10-13 2001-04-20 Sanyo Electric Co Ltd 半導体装置の製造方法
JP2001127095A (ja) * 1999-10-29 2001-05-11 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0394438A (ja) * 1989-09-06 1991-04-19 Shinko Electric Ind Co Ltd 半導体チップモジュール
JPH0964049A (ja) * 1995-08-30 1997-03-07 Oki Electric Ind Co Ltd チップサイズパッケージ及びその製造方法
JPH09213830A (ja) * 1996-01-26 1997-08-15 Lsi Logic Corp ピラー型グリッド・アレー・パッケージの形成方法
JPH10256427A (ja) * 1997-03-14 1998-09-25 Lg Semicon Co Ltd Ｂｇａ半導体パッケージ及びその製造方法
JPH11146323A (ja) * 1997-09-02 1999-05-28 Casio Comput Co Ltd 画像再生装置、及び画像再生方法
JP2000022052A (ja) * 1998-06-30 2000-01-21 Casio Comput Co Ltd 半導体装置及びその製造方法
JP2000306939A (ja) * 1999-04-21 2000-11-02 Toshiba Corp 半導体装置およびその製造方法
JP2000353762A (ja) * 1999-06-11 2000-12-19 Toppan Printing Co Ltd 配線材料及びそれを用いた導体配線層
JP2001077142A (ja) * 1999-09-03 2001-03-23 Casio Comput Co Ltd 半導体装置及びその製造方法
JP2001110828A (ja) * 1999-10-13 2001-04-20 Sanyo Electric Co Ltd 半導体装置の製造方法
JP2001127095A (ja) * 1999-10-29 2001-05-11 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001291791A (ja) * 2000-04-04 2001-10-19 Texas Instr Japan Ltd 半導体装置及びその製造方法
JP4626008B2 (ja) * 2000-04-04 2011-02-02 日本テキサス・インスツルメンツ株式会社 半導体装置
KR100394808B1 (ko) * 2001-07-19 2003-08-14 삼성전자주식회사 웨이퍼 레벨 적층 칩 패키지 및 그 제조 방법
JP4771658B2 (ja) * 2001-09-12 2011-09-14 ダウ コーニング コーポレーション コンプライアント電気端末付き半導体デバイス、半導体デバイスを含む装置、及びその製造方法
JP2004165191A (ja) * 2002-11-08 2004-06-10 Oki Electric Ind Co Ltd 半導体装置、半導体装置の製造方法及びカメラシステム
US7525167B2 (en) 2002-11-08 2009-04-28 Oki Semiconductor Co., Ltd. Semiconductor device with simplified constitution
JP2006032724A (ja) * 2004-07-16 2006-02-02 Nippon Steel Corp ウェハレベルパッケージ及びその製造方法
JP2006140432A (ja) * 2004-10-15 2006-06-01 Nippon Steel Corp ウェハレベルパッケージの製造方法
JP2008532291A (ja) * 2005-02-25 2008-08-14 テッセラ，インコーポレイテッド コンプライアンスを有する超小型電子アセンブリ
US8759973B2 (en) 2006-12-20 2014-06-24 Tessera, Inc. Microelectronic assemblies having compliancy and methods therefor
KR100854221B1 (ko) 2007-08-27 2008-08-25 주식회사 동부하이텍 반도체 디바이스의 제조 방법
KR100899778B1 (ko) 2007-11-27 2009-05-28 삼성전기주식회사 패키지 기판 및 그 제조방법
KR20150075385A (ko) * 2013-12-25 2015-07-03 니치아 카가쿠 고교 가부시키가이샤 발광 장치
JP2015144263A (ja) * 2013-12-25 2015-08-06 日亜化学工業株式会社 発光装置
US10297737B2 (en) 2013-12-25 2019-05-21 Nichia Corporation Method of manufacturing light emitting device with exposed wire end portions
KR102267394B1 (ko) * 2013-12-25 2021-06-21 니치아 카가쿠 고교 가부시키가이샤 발광 장치

Also Published As

Publication number Publication date
KR20010070217A (ko) 2001-07-25
TW587316B (en) 2004-05-11
US20020064935A1 (en) 2002-05-30

Similar Documents

Publication Publication Date Title
JP2001144204A (ja) 半導体装置及びその製造方法
JP3450238B2 (ja) 半導体装置及びその製造方法
KR100621438B1 (ko) 감광성 폴리머를 이용한 적층 칩 패키지 및 그의 제조 방법
KR100371282B1 (ko) 반도체 장치 및 그 제조 방법
JP3677429B2 (ja) フリップチップ型半導体装置の製造方法
EP2006908B1 (en) Electronic device and method of manufacturing the same
US20080318363A1 (en) Stack circuit member and method
JP2001177010A (ja) 配線基板、配線基板を有する半導体装置、及び、その製造方法、実装方法
JP2005322858A (ja) 半導体装置の製造方法
US8415796B2 (en) Semiconductor device having a multilayer structure
JP2003007921A (ja) 回路装置およびその製造方法
US8766101B2 (en) Wiring substrate, method for manufacturing wiring substrate, and semiconductor package including wiring substrate
JP2004165277A (ja) 電子部品実装構造及びその製造方法
JP4121543B1 (ja) 電子装置
JP3495300B2 (ja) 半導体装置及びその製造方法
JP4465891B2 (ja) 半導体装置
US6734042B2 (en) Semiconductor device and method for fabricating the same
JP2010157544A (ja) 半導体装置及びその製造方法、並びに電子機器
JP2008147367A (ja) 半導体装置及びその製造方法
JP4631223B2 (ja) 半導体実装体およびそれを用いた半導体装置
US20240096838A1 (en) Component-embedded packaging structure
JP3339478B2 (ja) フリップチップ型半導体装置とその製造方法
JP2004342895A (ja) 半導体装置とその製造方法および電子回路装置
JP2003017494A (ja) 半導体装置およびその製造方法
WO2022052072A1 (zh) 一种扇出型封装结构及其制备方法