JP2006059839A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2006059839A
JP2006059839A JP2004236995A JP2004236995A JP2006059839A JP 2006059839 A JP2006059839 A JP 2006059839A JP 2004236995 A JP2004236995 A JP 2004236995A JP 2004236995 A JP2004236995 A JP 2004236995A JP 2006059839 A JP2006059839 A JP 2006059839A
Authority
JP
Japan
Prior art keywords
semiconductor
semiconductor device
wafer
magnetic material
semiconductor wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004236995A
Other languages
English (en)
Inventor
Makoto Terui
誠 照井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP2004236995A priority Critical patent/JP2006059839A/ja
Priority to US11/159,145 priority patent/US7687283B2/en
Publication of JP2006059839A publication Critical patent/JP2006059839A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02377—Fan-in arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05008—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body, e.g.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05022—Disposition the internal layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05569—Disposition the external layer being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

【課題】電磁波抑制機能を有する略チップサイズの半導体装置を効率的に製造する手段を提供する。
【解決手段】複数の半導体素子を形成した半導体ウェハ１を個片に分割して形成するウェハレベルチップサイズパッケージ型の半導体装置の製造方法において、半導体ウェハ１の裏面１１に磁性材層１４を形成する工程と、磁性材層１４が形成された状態で個片に分割する工程とを含ませて構成する。
【選択図】図１

Description

本発明は、複数の半導体素子を形成した半導体ウェハを個片に分割して形成するウェハレベルチップサイズパッケージ型の半導体装置およびその製造方法に関する。
近年、電子機器の高速化、小型化、多機能化に伴い、配線基板上の部品の実装密度が高まってきており、その高密度化の結果として半導体装置のピン間や周辺回路、他の半導体装置への電磁波障害が顕在化してきている。
この電磁波障害の主な原因は半導体素子の能動回路が発する放射ノイズであり、これが半導体装置のおもて面や側面、裏面等の表面および実装基板の配線回路から放射され、電波干渉や異常共振等の電磁波障害を引き起こしている。
このような電磁波による影響を防止するために従来の半導体装置は、表面または内部に導電層を設けた電磁波抑制体で形成したキャップ等を完成した半導体装置の半導体素子を覆うように接着等により設置している（例えば、特許文献１参照。）。
特開２００２−１６１６７号公報（主に第３頁段落００１４−００２３、第１−４図）
しかしながら、上述した従来の技術においては、完成した半導体装置に電磁波抑制体で形成したキャップ等を設置しているため、半導体装置の完成後に改めてキャップ等を貼付する追加作業を行わなければならず、作業時間が増加して半導体装置の生産効率を低下させるという問題がある。
また、上記特許文献１のように完成した半導体装置に付加的に電磁波抑制機能をもたせたのではその大きさが半導体素子の大きさ（チップサイズという。）よりも大きくなってしまい、近年の実装密度の高密度化の要求に答えることが困難であるので、電磁波抑制機能を有する略チップサイズの半導体装置の開発が期待されている。
本発明は、上記の問題点を解決するためになされたもので、電磁波抑制機能を有する略チップサイズの半導体装置を効率的に製造する手段を提供することを目的とする。
本発明は、上記課題を解決するために、複数の半導体素子を形成した半導体ウェハを個片に分割して形成されるウェハレベルチップサイズパッケージ型の半導体装置において、 前記半導体ウェハを個片とした半導体基板のおもて面および裏面の少なくとも一方に磁性材層を設けたことを特徴とする。
また、複数の半導体素子を形成した半導体ウェハを個片に分割して形成するウェハレベルチップサイズパッケージ型の半導体装置の製造方法において、前記半導体ウェハのおもて面および裏面の少なくとも一方に磁性材層を形成する工程と、前記磁性材層が形成された状態で個片に分割する工程とを含むことを特徴とする。
このように、本発明は、一連の製造工程の中で磁性材層を形成した半導体ウェハを個片として半導体装置を製造するようにしたことによって、一度に多量の電磁波抑制機能を有する半導体装置を製造することができ、電磁波抑制機能を有する半導体装置の製造時間を短縮してその生産効率を向上させることができるという効果が得られる。
また、これにより製造された半導体装置は略チップサイズの大きさとすることができ、電磁波抑制機能を有する配線基板の高密度化を可能として電子機器の小型化に貢献することができるという効果が得られる。
以下に、図面を参照して本発明による半導体装置およびその製造方法の実施例について説明する。
図１は実施例１の半導体装置の製造工程を示す説明図、図２は実施例１の半導体装置を示す説明図である。
本実施例のウェハレベルチップサイズパッケージ型の半導体装置の製造工程には、複数のＬＳＩ等の半導体素子を形成して予め製作されたシリコン等からなる半導体ウェハ１（図１において網掛けで示す。他の図において同じ。）が投入される。この半導体ウェハ１のおもて面２には半導体素子と電気的に接続するアルミニウム合金等からなる電極３および半導体素子の能動回路を保護するための酸化シリコンまたは窒化シリコンからなる保護膜４が既に形成されており、保護膜４の電極３の部位は後述する工程で再配線６を接続するための穴が設けられている。
また、半導体ウェハ１のおもて面２には、後述する工程で半導体ウェハ１を縦横に切断して個片に分割する際の分割線が設けられている。
以下に、図１を用いてＰで示す工程に従って本実施例の半導体装置の製造方法について説明する。
Ｐ１、予め製作された半導体ウェハ１のおもて面２に既に形成されている保護膜４の外側にリソグラフィ等により絶縁膜５を形成し、その外側にメッキ処理等により銅層を形成してエッチング等により配線パターンを形成する（この配線パターンを再配線６という。）。
そして、再度のメッキ処理、エッチング等により再配線６の所定の部位にポスト７を形成し、エポキシ樹脂等の封止樹脂８を流し込んで再配線６とポスト７を封止し、乾燥後に封止樹脂８の外側を研削により削り取ってポスト７を封止樹脂８の研削面に露出させる。
Ｐ２、封止樹脂８の研削面にポスト７を露出させると、この露出したポスト７にスクリーン印刷や半田ボールの溶着等により半田端子９を形成する。
Ｐ３、そして、半田端子９を形成した半導体ウェハ１を反転させ、半田端子９を形成した面をグラインド用テープ１０に貼り付けた後に、半導体ウェハ１の裏面１１をグラインド砥石１２により所定の厚さに研削する。
Ｐ４、研削を終えた半導体ウェハ１をグラインド用テープ１０から引き剥がし、研削された半導体ウェハ１の裏面１１に、裏面１１と同一寸法で所定の厚さ、例えば０．０５〜０．５ｍｍ程度の厚さのフェライト板をエポキシ系等の接着剤１３により貼付してフェライトからなる磁性材層１４を形成する。
Ｐ５、そして、磁性材層１４の形成を終えた半導体ウェハ１を、その半田端子９を形成してある面を用いて弾性を有する分割用テープ１５に貼り付け、分割用のブレード１６により半導体ウェハ１のおもて面２に予め設けられた分割線を遠赤外線等により透視しながらその分割線に沿って縦横に切断して複数の個片に分割する。
Ｐ６、この分割された個片、すなわち個片に分割された半導体ウェハ１である半導体基板２１に上記の各部位を形成したウェハレベルチップサイズパッケージ型の半導体装置２０は、分割用テープ１５の弾性により個々の間隔を押し広げ、この押し広げられた間隔を利用してロボットアーム等により個別にチップトレイやエンボステープ等に移し変える。
上記の各工程により製造されたウェハレベルチップサイズパッケージ型の半導体装置２０を図２に示す。
本実施例の半導体装置２０は、個片に分割された半導体ウェハ１である半導体基板２１のおもて面２に電極３および保護膜４が形成され、その外側に絶縁膜５および電極３に電気的に接続する再配線６とこれに半田端子９を電気的に接続させるポスト７とが、封止樹脂８により封止されて形成されている。
また、半導体基板２１の裏面１１には、接着剤１３により貼付されたフェライト板である磁性材層１４が形成されている。
このようにして製造された半導体装置２０は、その大きさが半導体ウェハ１に形成された半導体素子と略同等の大きさ、つまりチップサイズであり、その半導体基板２１の裏面１１には半導体素子の能動回路からの電磁波を吸収して熱に変換するフェライトからなる磁性材層１４が形成されているので、実装密度の高密度化の要求に答えることができ、かつ半導体素子の能動回路から放射される電磁波の影響を抑制する電磁波抑制機能を有する半導体装置とすることができる。
また、半導体ウェハ１の裏面１１にフェライト板を貼付して磁性材層を形成した後に個片に分割しているので、一連の製造工程の中で半導体装置に電磁波抑制機能を付加することができ、一度に多量の電磁波抑制機能を有する半導体装置を製造することができる。
以上説明したように、本実施例では、半導体装置の一連の製造工程の中でフェライト板を貼付して磁性材層を形成した半導体ウェハを個片として半導体装置を製造するようにしたことによって、一度に多量の電磁波抑制機能を有する半導体装置を製造することができ、電磁波抑制機能を有する半導体装置の製造時間を短縮してその生産効率を向上させることができる。
また、これにより製造された半導体装置は略チップサイズの大きさとすることができ、電磁波抑制機能を要する配線基板の高密度化を可能として電子機器の小型化に貢献することができる。
図３は実施例２の半導体装置の製造工程を示す説明図、図４は実施例２の半導体装置を示す説明図である。
なお、上記実施例１と同様の部分は、同一の符号を付してその説明を省略する。
本実施例のウェハレベルチップサイズパッケージ型の半導体装置の製造工程に投入される半導体ウェハ１は実施例１と同様である。
以下に、図３を用いてＰＡで示す工程に従って本実施例の半導体装置の製造方法について説明する。
本実施例のＰＡ１〜ＰＡ３の工程は、実施例１のＰ１〜Ｐ３の工程と同様であるのでその説明を省略する。
ＰＡ４、研削を終えた半導体ウェハ１をグラインド用テープ１０から引き剥がし、研削された半導体ウェハ１の裏面１１の全面に、金属層形成手段としての無電解メッキ等の化学メッキにより所定の厚さ、例えば１〜５μｍ程度の厚さのフェライトからなるフェライト層を形成して磁性材層１４を形成する。
その後のＰＡ５、ＰＡ６の工程は、実施例１のＰ５、Ｐ６の工程と同様であるのでその説明を省略する。
本実施例の各工程により製造されたウェハレベルチップサイズパッケージ型の半導体装置２０を図４に示す。
本実施例の半導体装置２０は、半導体基板２１のおもて面２に電極３および保護膜４が形成され、その外側に絶縁膜５および電極３に電気的に接続する再配線６とこれに半田端子９を電気的に接続させるポスト７とが封止樹脂８により封止されて形成されている。
また、半導体基板２１の裏面１１には、化学メッキにより形成されたフェライト層である磁性材層１４が形成されている。
このようにして製造された半導体装置２０は、実施例１と同様にチップサイズであり、その半導体基板２１の裏面１１には半導体素子の能動回路からの電磁波を吸収して熱に変換するフェライト層である磁性材層１４が形成されているので、実装密度の高密度化の要求に答えることができ、かつ電磁波抑制機能を有する半導体装置とすることができる。
また、半導体ウェハ１の裏面１１に化学メッキにより磁性材層を形成した後に個片に分割しているので、一連の製造工程の中で半導体装置に電磁波抑制機能を付加することができ、一度に多量の電磁波抑制機能を有する半導体装置を製造することができる。
以上説明したように、本実施例では、半導体装置の一連の製造工程の中で化学メッキによりフェライト層を形成して磁性材層を形成した半導体ウェハを個片として半導体装置を製造するようにしたことによって、上記実施例１と同様の効果に加えて、磁性材層を薄くすることができ、半導体装置の薄型化を図ることができる。
図５は実施例３の半導体装置の製造工程を示す説明図、図６は実施例３の半導体装置を示す説明図である。
なお、上記実施例１と同様の部分は、同一の符号を付してその説明を省略する。
本実施例のウェハレベルチップサイズパッケージ型の半導体装置の製造工程に投入される半導体ウェハ１は実施例１と同様である。
以下に、図５を用いてＰＢで示す工程に従って本実施例の半導体装置の製造方法について説明する。
ＰＢ１、予め製作された半導体ウェハ１のおもて面２に既に形成されている半導体素子の能動回路に電気的に接続する電極３をレジスト膜３０で被覆した後に、半導体ウェハ１のおもて面２側の全面に化学メッキによりフェライト層を形成して磁性材層１４を形成する。
ＰＢ２、次いで、電極３を被覆していたレジスト膜３０を除去して半導体素子の能動回路の保護膜４上に磁性材層１４を選択的に形成する。
そして、上記実施例１のＰ１の工程と同様にして、磁性材層１４の外側に絶縁膜５を形成し、その外側に再配線６およびポスト７を形成する。
ＰＢ３、その後、上記実施例１のＰ１の工程と同様にして封止樹脂８により再配線６とポスト７を封止し、乾燥後にポスト７を封止樹脂８の研削面に露出させ、実施例１のＰ２の工程と同様にして露出したポスト７に半田端子９を形成する。
ＰＢ４、そして、実施例１のＰ２の工程と同様にして反転させた半導体ウェハ１の裏面１１を所定の厚さに研削する。
ＰＢ５、研削を終えた半導体ウェハ１をグラインド用テープ１０から引き剥がし、磁性材層１４の形成を終えた半導体ウェハ１を実施例１のＰ５の工程と同様にして分割用のブレード１６により複数の個片に分割する。
その後のＰＡ６の工程は、実施例１のＰ６の工程と同様であるのでその説明を省略する。
上記の各工程により製造されたウェハレベルチップサイズパッケージ型の半導体装置２０を図６に示す。
本実施例の半導体装置２０は、半導体基板２１のおもて面２に電極３および保護膜４および半導体素子の能動回路の保護膜４上に化学メッキにより選択的に形成されたフェライト層である磁性材層１４が形成され、その外側に絶縁膜５および電極３に電気的に接続する再配線６とこれに半田端子９を電気的に接続させるポスト７とが封止樹脂８により封止されて形成されている。
また、半導体基板２１の裏面１１は、上記ＰＢ４の工程で研削された研削面となっている。
このようにして製造された半導体装置２０は、実施例１と同様にチップサイズであり、その半導体基板２１のおもて面２の半導体素子の能動回路の保護膜４上には能動回路からの電磁波を吸収して熱に変換するフェライト層である磁性材層１４が選択的に形成されているので、実装密度の高密度化の要求に答えることができ、かつ電磁波抑制機能を有する半導体装置とすることができる。
また、半導体ウェハ１のおもて面２の半導体素子の能動回路の保護膜４上に化学メッキにより磁性材層を選択的に形成した後に個片に分割しているので、一連の製造工程の中で半導体装置に電磁波抑制機能を付加することができ、一度に多量の電磁波抑制機能を有する半導体装置を製造することができる。
以上説明したように、本実施例では、半導体装置の一連の製造工程の中で化学メッキによりフェライト層を形成して半導体素子の能動回路の保護膜上に磁性材層を選択的に形成した半導体ウェハを個片として半導体装置を製造するようにしたことによって、上記実施例２と同様の効果に加えて、磁性材層を能動回路の直上に配置することができ、半導体素子の能動回路から放射される電磁波を更に抑制することができる。
図７は実施例４の半導体装置の製造工程を示す説明図、図８は実施例４の半導体装置を示す説明図である。
なお、上記実施例１と同様の部分は、同一の符号を付してその説明を省略する。
本実施例のウェハレベルチップサイズパッケージ型の半導体装置の製造工程に投入される半導体ウェハ１は実施例１と同様である。
以下に、図７を用いてＰＣで示す工程に従って本実施例の半導体装置の製造方法について説明する。
ＰＣ１、予め製作された半導体ウェハ１のおもて面２に、実施例１のＰ１の工程と同様にして絶縁膜５、再配線６、ポスト７を形成する。
ＰＣ２、次いで、形成した再配線６やポスト７を金属紛やフェライト等の磁性材料を所定の割合、例えば２０〜７０重量パーセント程度エポキシ樹脂に混練した樹脂（電磁シールド樹脂３２という。）を流し込んで封止し、乾燥後に電磁シールド樹脂３２の外側を研削により削り取ってポスト７を電磁シールド樹脂３２の研削面に露出させる。
ＰＣ３、電磁シールド樹脂３２の研削面にポスト７を露出させると、この露出したポスト７に実施例１のＰ２の工程と同様にして半田端子９を形成する。
ＰＣ４、そして、実施例１のＰ２の工程と同様にして反転させた半導体ウェハ１の裏面１１を所定の厚さに研削する。
ＰＣ５、研削を終えた半導体ウェハ１をグラインド用テープ１０から引き剥がし、電磁シールド樹脂３２による封止を終えた半導体ウェハ１を実施例１のＰ５の工程と同様にして分割用のブレード１６により複数の個片に分割する。
その後のＰＣ６の工程は、実施例１のＰ６の工程と同様であるのでその説明を省略する。
上記の各工程により製造されたウェハレベルチップサイズパッケージ型の半導体装置２０を図８に示す。
本実施例の半導体装置２０は、半導体基板２１のおもて面２に電極３および保護膜４が形成され、その外側に絶縁膜５および電極３に電気的に接続する再配線６とこれに半田端子９を電気的に接続させるポスト７とが電磁シールド樹脂３２により封止されて形成されている。
また、半導体基板２１の裏面１１は、上記ＰＣ４の工程で研削された研削面となっている。
このようにして製造された半導体装置２０は、実施例１と同様にチップサイズであり、その半導体基板２１のおもて面２の再配線６とポスト７を半導体素子の能動回路からの電磁波を吸収して熱に変換する磁性材料を混練した電磁シールド樹脂３２により封止したので、実装密度の高密度化の要求に答えることができ、かつ電磁波抑制機能を有する半導体装置とすることができる。
また、半導体ウェハ１のおもて面２の再配線６とポスト７を電磁シールド樹脂３２により封止した後に個片に分割しているので、一連の製造工程の中で半導体装置に電磁波抑制機能を付加することができ、一度に多量の電磁波抑制機能を有する半導体装置を製造することができる。
以上説明したように、本実施例では、半導体装置の一連の製造工程の中で電磁シールド樹脂により再配線とポストとを封止した半導体ウェハを個片として半導体装置を製造するようにしたことによって、上記実施例１と同様の効果に加えて、磁性材層を形成することなく電磁波抑制機能を発揮させることができ、半導体装置の更なる薄型化を図ることができる。
また、半導体素子の能動回路の直上に電磁シールド樹脂を配置したことによって、実施例３と同様に半導体素子の能動回路から放射される電磁波を更に効果的に抑制することができる。
図９は実施例５の半導体装置の製造工程を示す説明図、図１０は実施例５の半導体装置を示す説明図である。
なお、上記実施例１と同様の部分は、同一の符号を付してその説明を省略する。
本実施例のウェハレベルチップサイズパッケージ型の半導体装置の製造工程に投入される半導体ウェハ１は実施例１と同様である。
以下に、図９を用いてＰＤで示す工程に従って本実施例の半導体装置の製造方法について説明する。
本実施例のＰＤ１〜ＰＤ３の工程は、実施例１のＰ１〜Ｐ３の工程と同様であるのでその説明を省略する。
ＰＤ４、研削を終えた半導体ウェハ１をグラインド用テープ１０から引き剥がし、実施例１のＰ５の工程と同様にして半導体ウェハ１を分割用テープ１５に貼り付け、比較的広いカッタ幅、例えば５０〜１００μｍ幅のカッタ３４により分割線に沿って研削された半導体ウェハ１の裏面１１から再配線６が形成されている層に至る縦横の切込みをいれて切込み部３５を形成する。
ＰＤ５、切込み部３５を形成すると、一旦分割用テープ１５から半導体ウェハ１を引き剥がし、研削された半導体ウェハ１の裏面１１の全面および切込み部３５に化学メッキにより所定の厚さ、例えば１〜１０μｍ程度の厚さのフェライト層を形成して磁性材層１４を形成する。
そして、磁性材層１４の形成を終えた半導体ウェハ１を、再び分割用テープ１５に貼り付け、比較的薄いブレード幅、例えば２５〜３０μｍ幅の分割用のブレード１６により分割線に相当する切込み部３５の中心線に沿って縦横に切断して複数の個片に分割する。
なお、本ＰＤ５の工程を示す図においては、説明のために切込み部３５を埋めるように磁性材層１４が描かれているが、実際の磁性材層１４は前記のように非常に薄い層であるので切込み部３５の壁面に沿って磁性材層１４が形成され、その後の切込み部３５には凹みが存在した状態で磁性材層１４が形成される。
その後のＰＤ６の工程は、実施例１のＰ６の工程と同様であるのでその説明を省略する。
上記の各工程により製造されたウェハレベルチップサイズパッケージ型の半導体装置２０を図１０に示す。
本実施例の半導体装置２０は、半導体基板２１のおもて面２に電極３および保護膜４が形成され、その外側に絶縁膜５および電極３に電気的に接続する再配線６とこれに半田端子９を電気的に接続させるポスト７とが、封止樹脂８により封止されて形成されている。
また、半導体基板２１の裏面１１および４方の側面には、化学メッキにより形成されたフェライト層である磁性材層１４が形成されている。
このようにして製造された半導体装置２０は、実施例１と同様にチップサイズであり、その半導体基板２１の裏面１１および側面には半導体素子の能動回路からの電磁波を吸収して熱に変換するフェライト層である磁性材層１４が形成されているので、実装密度の高密度化の要求に答えることができ、かつ電磁波抑制機能を有する半導体装置とすることができる。
また、半導体ウェハ１の裏面１１および切込み部３５に化学メッキにより磁性材層１４を形成した後に個片に分割しているので、一連の製造工程の中で半導体装置に電磁波抑制機能を付加することができ、一度に多量の電磁波抑制機能を有する半導体装置を製造することができる。
以上説明したように、本実施例では、半導体装置の一連の製造工程の中で半導体ウェハの裏面から再配線が形成されている層に至る切込み部を設け、この切込み部を含めて化学メッキによりフェライト層を形成して磁性材層を形成した半導体ウェハを個片として半導体装置を製造するようにしたことによって、上記実施例２と同様の効果に加えて、磁性材層で半導体基板の裏面と側面を覆うことができ、半導体素子の能動回路から放射される電磁波を更に抑制することができる。
図１１は実施例６の半導体装置の製造工程を示す説明図、図１２は実施例６の半導体装置を示す説明図である。
なお、上記実施例５と同様の部分は、同一の符号を付してその説明を省略する。
本実施例のウェハレベルチップサイズパッケージ型の半導体装置の製造工程に投入される半導体ウェハ１は実施例１と同様である。
以下に、図１１を用いてＰＥで示す工程に従って本実施例の半導体装置の製造方法について説明する。
ＰＥ１、予め製作された半導体ウェハ１のおもて面２に上記実施例１のＰ１の工程と同様にして絶縁膜５を形成し、その外側にメッキ処理等により銅層を形成してエッチング等により再配線６を形成する。このときアース端子となる半田端子９に接続される再配線６を分割線まで伸長させて伸長部４０を形成する。
そして、実施例１のＰ１の工程と同様にして再配線６とポスト７を形成し、封止樹脂８で再配線６とポスト７を封止し、乾燥後にポスト７を封止樹脂８の研削面に露出させる。
その後のＰＥ２、ＰＥ３の工程は、上記実施例１のＰ２、Ｐ３の工程と同様であるのでその説明を省略する。
ＰＥ４、研削を終えた半導体ウェハ１をグラインド用テープ１０から引き剥がし、実施例５のＰＤ４の工程と同様にして半導体ウェハ１を比較的広いカッタ幅のカッタ３４により分割線に沿って半導体ウェハ１の裏面１１から伸長部４０に至る縦横の切込みをいれて切込み部３５を形成する。
ＰＥ５、切込み部３５を形成すると、実施例５のＰＤ５の工程と同様にして研削された半導体ウェハ１の裏面１１の全面および切込み部３５に金属層形成手段としての化学メッキにより所定の厚さ、例えば１〜１０μｍ程度の厚さのニッケル等からなる導電性金属層４１を形成する。
そして、導電性金属層４１の形成を終えた半導体ウェハ１を、実施例５のＰＤ５の工程と同様にして比較的薄いブレード幅の分割用のブレード１６により分割線に相当する切込み部３５の中心線に沿って縦横に切断して複数の個片に分割する。
なお、本ＰＥ５の工程を示す図においても上記ＰＤ５の場合と同様に切込み部３５を埋めるように導電性金属層４１が描かれているが、実際の導電性金属層４１は切込み部３５に凹みが存在した状態で形成される。
その後のＰＥ６の工程は、実施例１のＰ６の工程と同様であるのでその説明を省略する。
上記の各工程により製造されたウェハレベルチップサイズパッケージ型の半導体装置２０を図１２に示す。
本実施例の半導体装置２０は、半導体基板２１のおもて面２に電極３および保護膜４が形成され、その外側に絶縁膜５および電極３に電気的に接続する再配線６とこれに半田端子９を電気的に接続させるポスト７とが、封止樹脂８により封止されて形成されている。
また、半導体基板２１の裏面１１および４方の側面には、化学メッキにより形成された導電性金属層４１が伸長部４０によりアース端子と接続した状態で形成されている。
このようにして製造された半導体装置２０は、実施例１と同様にチップサイズであり、その半導体基板２１の裏面１１および側面には半導体素子の能動回路からの電磁波による電流をアース端子に流して電磁波を遮断する導電性金属層４１が形成されているので、実装密度の高密度化の要求に答えることができ、かつ半導体素子の能動回路からの電磁波を遮断してその電磁波の影響を抑制する電磁波抑制機能を有する半導体装置とすることができる。
また、半導体ウェハ１の裏面１１および切込み部３５に化学メッキにより導電性金属層４１を形成した後に個片に分割しているので、一連の製造工程の中で半導体装置に電磁波抑制機能を付加することができ、一度に多量の電磁波抑制機能を有する半導体装置を製造することができる。
以上説明したように、本実施例では、半導体装置の一連の製造工程の中で半導体ウェハの裏面から再配線の伸長部に至る切込み部を設け、この切込み部を含めて化学メッキにより導電性金属層を形成した半導体ウェハを個片として半導体装置を製造するようにしたことによって、上記実施例２と同様の効果に加えて、導電性金属層で半導体基板の裏面と側面を覆うことができ、半導体素子の能動回路から放射される電磁波を更に抑制することができる。
なお、上記実施例２、実施例３、実施例５、実施例６においては、金属層形成手段を化学メッキとして説明したが、金属層形成手段は化学メッキに限らず、蒸着等によりフェライト層や導電性金属層を形成するようにしてもよい。
また、実施例２および実施例５で説明した磁性材層に替えて、上記実施例４で説明した電磁シールド樹脂を液状にしてスクリーン印刷等により半導体ウェハの裏面や切込み部に電磁シールド樹脂による層を形成しても同様の効果を得ることができる。
更に、上記各実施例の電磁波抑制機能を形成する手段は、併用することが可能であり、併用によって半導体素子の能動回路からの放射ノイズの抑制効果の更なる向上を図ることができる。
実施例１の半導体装置の製造工程を示す説明図 実施例１の半導体装置を示す説明図 実施例２の半導体装置の製造工程を示す説明図 実施例２の半導体装置を示す説明図 実施例３の半導体装置の製造工程を示す説明図 実施例３の半導体装置を示す説明図 実施例４の半導体装置の製造工程を示す説明図 実施例４の半導体装置を示す説明図 実施例５の半導体装置の製造工程を示す説明図 実施例５の半導体装置を示す説明図 実施例６の半導体装置の製造工程を示す説明図 実施例６の半導体装置を示す説明図
符号の説明
１ 半導体ウェハ
２ おもて面
３ 電極
４ 保護膜
５ 絶縁膜
６ 再配線
７ ポスト
８ 封止樹脂
９ 半田端子
１０ グラインド用テープ
１１ 裏面
１２ グラインド砥石
１３ 接着剤
１４ 磁性材層
１５ 分割用テープ
１６ ブレード
２０ 半導体装置
２１ 半導体基板
３０ レジスト膜
３２ 電磁シールド樹脂
３４ カッタ
３５ 切込み部
４０ 伸長部
４１ 導電性金属層

Claims (14)

  1. 複数の半導体素子を形成した半導体ウェハを個片に分割して形成されるウェハレベルチップサイズパッケージ型の半導体装置において、
    前記半導体ウェハを個片とした半導体基板のおもて面および裏面の少なくとも一方に、磁性材層を設けたことを特徴とする半導体装置。
  2. 請求項１において、
    前記磁性材層を、フェライト板を貼付することにより形成したことを特徴とする半導体装置。
  3. 請求項１において、
    前記半導体ウェハを個片とした半導体基板の側面に、磁性材層を設けたことを特徴とする半導体装置。
  4. 複数の半導体素子を形成した半導体ウェハを個片に分割して形成されるウェハレベルチップサイズパッケージ型の半導体装置において、
    前記半導体素子の能動回路の保護膜上に、磁性材層を選択的に設けたことを特徴とする半導体装置。
  5. 請求項１、請求項３または請求項４において、
    前記磁性材層が、金属層形成手段により形成したフェライト層であることを特徴とする半導体装置。
  6. 複数の半導体素子を形成した半導体ウェハを個片に分割して形成されるウェハレベルチップサイズパッケージ型の半導体装置において、
    前記半導体ウェハを個片とした半導体基板のおもて面に、前記半導体素子に電気的に接続する再配線と、該再配線に電気的に接続するポストとを設け、該再配線とポストとを磁性材料を混練した樹脂で封止したことを特徴とする半導体装置。
  7. 複数の半導体素子を形成した半導体ウェハを個片に分割して形成されるウェハレベルチップサイズパッケージ型の半導体装置において、
    前記半導体ウェハを個片とした半導体基板のおもて面に、前記半導体素子に電気的に接続する再配線と、アース端子に接続する前記再配線に前記個片に分割する際の分割線まで伸長する伸長部を設けると共に、前記半導体基板の裏面と側面とに導電性金属層を設け、
    該導電性金属層を、前記伸長部に導通させたことを特徴とする半導体装置。
  8. 複数の半導体素子を形成した半導体ウェハを個片に分割して形成するウェハレベルチップサイズパッケージ型の半導体装置の製造方法において、
    前記半導体ウェハのおもて面および裏面の少なくとも一方に磁性材層を形成する工程と、
    前記磁性材層が形成された状態で個片に分割する工程とを含むことを特徴とする半導体装置の製造方法。
  9. 請求項８において、
    前記磁性材層を、フェライト板を貼付することにより形成することを特徴とする半導体装置の製造方法。
  10. 複数の半導体素子を形成した半導体ウェハを分割線に沿って個片に分割して形成するウェハレベルチップサイズパッケージ型の半導体装置の製造方法において、
    前記半導体ウェハのおもて面に前記半導体素子に電気的に接続する再配線を形成する工程と、
    前記分割線に沿って、前記半導体ウェハの裏面から前記再配線が形成されている層に至る切込み部を形成する工程と、
    前記半導体ウェハの裏面と切込み部とに磁性材層を形成する工程と、
    前記磁性材層が形成された状態で、前記切込み部の幅より薄いブレードにより前記分割線に沿って個片に分割する工程とを含むことを特徴とする半導体装置の製造方法。
  11. 複数の半導体素子を形成した半導体ウェハを個片に分割して形成するウェハレベルチップサイズパッケージ型の半導体装置の製造方法において、
    前記半導体ウェハのおもて面の半導体素子の能動回路と電気的に接続する電極をレジスト膜で被覆する工程と、
    前記レジスト膜を被覆した半導体ウェハのおもて面に磁性材層を形成する工程と、
    前記レジスト膜を除去した後に絶縁膜を形成する工程とを含むことを特徴とする半導体装置の製造方法。
  12. 請求項８、請求項１０または請求項１１において、
    前記磁性材層を、金属層形成手段により形成したフェライト層とすることにより形成したことを特徴とする半導体装置の製造方法。
  13. 複数の半導体素子を形成した半導体ウェハを個片に分割して形成するウェハレベルチップサイズパッケージ型の半導体装置の製造方法において、
    前記半導体ウェハのおもて面に前記半導体素子に電気的に接続する再配線と、該再配線に電気的に接続するポストとを形成する工程と、
    前記再配線とポストとを磁性材料を混練した樹脂で封止する工程とを含むことを特徴とする半導体装置の製造方法。
  14. 複数の半導体素子を形成した半導体ウェハを分割線に沿って個片に分割して形成するウェハレベルチップサイズパッケージ型の半導体装置の製造方法において、
    前記半導体ウェハのおもて面に前記半導体素子に電気的に接続する再配線を形成するときに、アース端子に接続される前記再配線を前記分割線まで伸長させて伸長部を形成する工程と、
    前記分割線に沿って、前記半導体ウェハの裏面から前記伸長部に至る切込み部を形成する工程と、
    前記半導体ウェハの裏面と切込み部とに金属層形成手段により導電性金属層を形成する工程と、
    前記導電性金属層が形成された状態で、前記切込み部の幅より薄いブレードにより前記分割線に沿って個片に分割する工程とを含むことを特徴とする半導体装置の製造方法。
JP2004236995A 2004-08-17 2004-08-17 半導体装置およびその製造方法 Pending JP2006059839A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2004236995A JP2006059839A (ja) 2004-08-17 2004-08-17 半導体装置およびその製造方法
US11/159,145 US7687283B2 (en) 2004-08-17 2005-06-23 Method of producing a semiconductor device having a magnetic layer formed thereon

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004236995A JP2006059839A (ja) 2004-08-17 2004-08-17 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2006059839A true JP2006059839A (ja) 2006-03-02

Family

ID=35908859

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004236995A Pending JP2006059839A (ja) 2004-08-17 2004-08-17 半導体装置およびその製造方法

Country Status (2)

Country Link
US (1) US7687283B2 (ja)
JP (1) JP2006059839A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007311754A (ja) * 2006-05-16 2007-11-29 Samsung Electro Mech Co Ltd 半導体チップ、半導体チップの製造方法及び半導体チップパッケージ
JP2008147455A (ja) * 2006-12-11 2008-06-26 Oki Electric Ind Co Ltd 半導体チップおよびその製造方法
JP2008198766A (ja) * 2007-02-13 2008-08-28 Casio Comput Co Ltd 半導体装置およびその製造方法
JP2010040817A (ja) * 2008-08-06 2010-02-18 Casio Comput Co Ltd 半導体装置およびその製造方法
US8110882B2 (en) 2007-02-13 2012-02-07 Casio Computer Co., Ltd. Semiconductor device with magnetic powder mixed therein and manufacturing method thereof
US10497731B2 (en) 2017-02-14 2019-12-03 Canon Kabushiki Kaisha Photoelectric conversion device

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090243051A1 (en) * 2008-03-28 2009-10-01 Micron Technology, Inc. Integrated conductive shield for microelectronic device assemblies and associated methods
US8110441B2 (en) * 2008-09-25 2012-02-07 Stats Chippac, Ltd. Method of electrically connecting a shielding layer to ground through a conductive via disposed in peripheral region around semiconductor die
US8253210B2 (en) * 2009-04-30 2012-08-28 Infineon Technologies Ag Semiconductor device including a magnetic sensor chip
US8349710B2 (en) * 2010-10-25 2013-01-08 Stmicroelectronics Asia Pacific Pte. Ltd. Shielding techniques for an integrated circuit
US20130093067A1 (en) * 2011-10-13 2013-04-18 Flipchip International, Llc Wafer level applied rf shields
US9070692B2 (en) 2013-01-12 2015-06-30 Avalanche Technology, Inc. Shields for magnetic memory chip packages
KR102295522B1 (ko) 2014-10-20 2021-08-30 삼성전자 주식회사 반도체 패키지
KR101689833B1 (ko) * 2015-05-19 2017-01-10 주식회사 프로텍 Bga 반도체 패키지의 전자파 차폐막 형성 방법 및 이에 사용되는 베이스 테이프
JP6617497B2 (ja) * 2015-09-25 2019-12-11 Tdk株式会社 半導体パッケージの製造方法
US20200098698A1 (en) * 2018-09-26 2020-03-26 Intel Corporation Novel wafer level chip scale package (wlcsp), flip-chip chip scale package (fccsp), and fan out shielding concepts
US11239184B2 (en) * 2020-06-11 2022-02-01 Advanced Semicondutor Engineering, Inc. Package substrate, electronic device package and method for manufacturing the same

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5578518A (en) * 1978-12-11 1980-06-13 Fujitsu Ltd Wafer cutting method
US5354695A (en) * 1992-04-08 1994-10-11 Leedy Glenn J Membrane dielectric isolation IC fabrication
WO1998052220A1 (fr) * 1997-05-09 1998-11-19 Citizen Watch Co., Ltd. Procede de production d'un boitier pour semi-conducteur et systeme de carte de circuits
JP3497722B2 (ja) * 1998-02-27 2004-02-16 富士通株式会社 半導体装置及びその製造方法及びその搬送トレイ
US6562698B2 (en) * 1999-06-08 2003-05-13 Kulicke & Soffa Investments, Inc. Dual laser cutting of wafers
JP2001144204A (ja) * 1999-11-16 2001-05-25 Nec Corp 半導体装置及びその製造方法
US6437446B1 (en) * 2000-03-16 2002-08-20 Oki Electric Industry Co., Ltd. Semiconductor device having first and second chips
JP2002016167A (ja) 2000-06-28 2002-01-18 Kyocera Corp 半導体素子収納用パッケージ部品及びこれを用いた半導体素子収納用パッケージ
US6869861B1 (en) * 2001-03-08 2005-03-22 Amkor Technology, Inc. Back-side wafer singulation method
DE10120408B4 (de) * 2001-04-25 2006-02-02 Infineon Technologies Ag Elektronisches Bauteil mit einem Halbleiterchip, elektronische Baugruppe aus gestapelten Halbleiterchips und Verfahren zu deren Herstellung
US6603080B2 (en) * 2001-09-27 2003-08-05 Andrew Corporation Circuit board having ferrite powder containing layer
US6790709B2 (en) * 2001-11-30 2004-09-14 Intel Corporation Backside metallization on microelectronic dice having beveled sides for effective thermal contact with heat dissipation devices
US6906396B2 (en) * 2002-01-15 2005-06-14 Micron Technology, Inc. Magnetic shield for integrated circuit packaging
EP1494272A1 (en) * 2002-04-11 2005-01-05 Sekisui Chemical Co., Ltd. Method for manufacturing semiconductor chip
WO2003100829A2 (en) * 2002-05-20 2003-12-04 Imagerlabs Forming a multi segment integrated circuit with isolated substrates
JP3923368B2 (ja) * 2002-05-22 2007-05-30 シャープ株式会社 半導体素子の製造方法
JP2004022936A (ja) * 2002-06-19 2004-01-22 Disco Abrasive Syst Ltd 半導体ウエーハの分割方法および分割装置
DE10229542B4 (de) * 2002-07-01 2004-05-19 Infineon Technologies Ag Elektronisches Bauteil mit mehrschichtiger Umverdrahtungsplatte und Verfahren zur Herstellung desselben
US6885101B2 (en) * 2002-08-29 2005-04-26 Micron Technology, Inc. Methods for wafer-level packaging of microelectronic devices and microelectronic devices formed by such methods
US6940153B2 (en) * 2003-02-05 2005-09-06 Hewlett-Packard Development Company, L.P. Magnetic shielding for magnetic random access memory card
JP2004349476A (ja) * 2003-05-22 2004-12-09 Toshiba Corp 半導体装置
JP2005028423A (ja) * 2003-07-09 2005-02-03 Disco Abrasive Syst Ltd レーザー加工方法およびレーザー加工装置
JP2005142303A (ja) * 2003-11-05 2005-06-02 Disco Abrasive Syst Ltd シリコンウエーハの分割方法および分割装置
SG139753A1 (en) * 2004-03-15 2008-02-29 Yamaha Corp Semiconductor device
US7638745B2 (en) * 2004-06-01 2009-12-29 Novatrans Group Sa Device for photon energy measurement and method thereof
US20060012020A1 (en) * 2004-07-14 2006-01-19 Gilleo Kenneth B Wafer-level assembly method for semiconductor devices
US7633170B2 (en) * 2005-01-05 2009-12-15 Advanced Semiconductor Engineering, Inc. Semiconductor device package and manufacturing method thereof
US7374971B2 (en) * 2005-04-20 2008-05-20 Freescale Semiconductor, Inc. Semiconductor die edge reconditioning
US20060289970A1 (en) * 2005-06-28 2006-12-28 Dietmar Gogl Magnetic shielding of MRAM chips

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007311754A (ja) * 2006-05-16 2007-11-29 Samsung Electro Mech Co Ltd 半導体チップ、半導体チップの製造方法及び半導体チップパッケージ
JP2010103574A (ja) * 2006-05-16 2010-05-06 Samsung Electro-Mechanics Co Ltd 半導体チップ及び半導体チップパッケージ
JP4512101B2 (ja) * 2006-05-16 2010-07-28 三星電機株式会社 半導体チップの製造方法
US8043896B2 (en) 2006-05-16 2011-10-25 Samsung Electro-Mechanics Co., Ltd. Semiconductor chip, method of manufacturing the semiconductor chip and semiconductor chip package including an inclined via hole
JP2008147455A (ja) * 2006-12-11 2008-06-26 Oki Electric Ind Co Ltd 半導体チップおよびその製造方法
JP2008198766A (ja) * 2007-02-13 2008-08-28 Casio Comput Co Ltd 半導体装置およびその製造方法
JP4492621B2 (ja) * 2007-02-13 2010-06-30 カシオ計算機株式会社 半導体装置およびその製造方法
US8110882B2 (en) 2007-02-13 2012-02-07 Casio Computer Co., Ltd. Semiconductor device with magnetic powder mixed therein and manufacturing method thereof
JP2010040817A (ja) * 2008-08-06 2010-02-18 Casio Comput Co Ltd 半導体装置およびその製造方法
US10497731B2 (en) 2017-02-14 2019-12-03 Canon Kabushiki Kaisha Photoelectric conversion device

Also Published As

Publication number Publication date
US20060038245A1 (en) 2006-02-23
US7687283B2 (en) 2010-03-30

Similar Documents

Publication Publication Date Title
US7687283B2 (en) Method of producing a semiconductor device having a magnetic layer formed thereon
TWI378765B (en) Semiconductor device packages with electromagnetic interference shielding and forming method thereof
TWI387070B (zh) 晶片封裝體及其製作方法
JP4589170B2 (ja) 半導体装置及びその製造方法
JP6571124B2 (ja) 電子部品モジュールの製造方法
US8043892B2 (en) Semiconductor die package and integrated circuit package and fabricating method thereof
TWI358117B (en) Packaging structure and packaging method thereof
US20040136123A1 (en) Circuit devices and method for manufacturing the same
JP6887326B2 (ja) 半導体パッケージの形成方法
US10217711B2 (en) Semiconductor package and manufacturing method thereof
JP2006294701A (ja) 半導体装置及びその製造方法
TWI735711B (zh) 半導體器件晶片及半導體器件晶片的製造方法
US9245854B2 (en) Organic module EMI shielding structures and methods
JP2018056285A (ja) 電子装置、電子装置の製造方法及び電子機器
KR100611291B1 (ko) 회로 장치, 회로 모듈 및 회로 장치의 제조 방법
JP5530830B2 (ja) 半導体装置及びその製造方法
US9386734B2 (en) Method for producing a plurality of electronic devices
TW202135245A (zh) 晶片封裝結構及其製造方法
KR101527379B1 (ko) 반도체 패키지 및 이의 제조방법
TW459321B (en) A semiconductor apparatus and a manufacturing method thereof
JP2009016882A (ja) 半導体装置およびその製造方法
JP2005175327A (ja) 半導体装置及びその製造方法
JP2006019342A (ja) 半導体ｉｃ内蔵基板
JP2018046084A (ja) 半導体装置、及び半導体装置の製造方法
JP2004303915A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061128

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080514

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080520

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080718

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20081218

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20090127

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090602

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20091027