JP2002016167A - 半導体素子収納用パッケージ部品及びこれを用いた半導体素子収納用パッケージ - Google Patents

半導体素子収納用パッケージ部品及びこれを用いた半導体素子収納用パッケージ

Info

Publication number
JP2002016167A
JP2002016167A JP2000194392A JP2000194392A JP2002016167A JP 2002016167 A JP2002016167 A JP 2002016167A JP 2000194392 A JP2000194392 A JP 2000194392A JP 2000194392 A JP2000194392 A JP 2000194392A JP 2002016167 A JP2002016167 A JP 2002016167A
Authority
JP
Japan
Prior art keywords
package
electromagnetic wave
semiconductor element
magnetic material
lid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000194392A
Other languages
English (en)
Inventor
Saeki Nakamura
才恵樹 中村
Koji Enokida
功治 榎田
Saburo Tachibana
三郎 橘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2000194392A priority Critical patent/JP2002016167A/ja
Publication of JP2002016167A publication Critical patent/JP2002016167A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors

Abstract

(57)【要約】 【課題】半導体素子収納用パッケージ部品を電磁波抑制
体で形成し、半導体素子収納用パッケージからの放射妨
害波、異常共振等の電磁波障害の抑制と、耐熱性を向上
させる。 【解決手段】半導体素子を収納するためのパッケージを
構成するリッド、ウォール、キャップ、スティフナーな
どの部品において、合成樹脂に磁性材料を60〜99体
積%含有し、且つ前記磁性材料が無配向である電磁波抑
制体で形成し、その表面あるいは内部に導電層を設けて
半導体素子収納用パッケージ部品を構成する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、特に半導体素子か
ら発生する放射妨害波の漏洩防止、あるいは性能劣化、
異常共振等の電磁波障害を抑止する機能をもった半導体
素子収納用パッケージ(以下、単にパッケージと記
す。)に関するものである。
【0002】
【従来の技術】近年、電子機器はますます高速化・高密
度化・デジタル化が進み、小型・多機能化も加速傾向に
ある。機器の小型多機能化の要求から配線基板への部品
実装密度は非常に高まり、電子デバイスのピン間、周辺
回路、他電子デバイス等に電磁波障害が発生するといっ
た問題がある。この原因は、これら電子デバイスを構成
する多数の半導体素子であり、半導体素子から発生する
妨害波により、線間結合の増大や放射ノイズによる電磁
干渉に起因する性能劣化や異常共振等が誘起され、電磁
波障害が発生するのである。従来このようないわゆる電
磁波障害に対しては、回路にノイズフィルタを挿入した
り、金属板や導電メッキ等の導電体で囲むといったシー
ルディング、或いは電波吸収シートを回路基板表面、パ
ッケージ表面に接着剤で貼り付けるといった手段を講じ
て電磁波障害を抑制してきた。
【0003】また、図7に示すように、針状あるいは扁
平状であって表面に酸化被膜を有する軟磁性粉末と有機
結合剤等とを含む複合磁性体で構成されているEMI対
策部品17を、パッケージ19の上面に配置して電磁波
障害を抑制することが提案されている(特開平10−6
4714号公報参照)。
【0004】また、図8に示すように、セラミック積層
筐体2、半導体素子3、リードフレーム18、ワイヤー
21、内部リード22、メタルリッド23よりなる半導
体装置において、樹脂に電磁波吸収物質(例えばフェラ
イト等)を混入した電磁波吸収膜20、20′、20″
を半導体素子3の表面およびメタルキャップ23の内面
にさらにパッケージ外面のリードフレーム18の側面に
コートすることが提案されている(特開昭60−556
44号公報参照)。
【0005】
【発明が解決しようとする課題】しかしながら、図7に
示されるようにEMI対策部品17を、パッケージ19
上面に配置すると、全体の厚さが厚くなり、機器の小型
化の要求には不利である。
【0006】また、このEMI対策部品17として用いら
れる扁平状、針状の軟磁性体粉末を用いた複合磁性体
は、成形方法として一般的なインジェクション成形、鋳
込み成形、ロール成形等によって成形されるため、成形
材料の流動性を確保する必要がある。よって、樹脂量を
少なくとも50体積%程度添加する必要があるため、成
形体の耐熱性、寸法安定性に劣るといった問題があっ
た。従って、この複合磁性体をパッケージの構成部品と
して用いると、熱硬化性樹脂、低融点金属、低融点ガラ
スによる接合が出来ないといった問題があった。
【0007】また、図8に示すような電磁波吸収膜20
では、フェライトを主成分とする樹脂膜を塗布すること
から、樹脂量を増やして、流動性を高くする必要があ
る。従って、充填材の添加量を高めることが出来ないこ
とから、電波吸収特性は不十分である。また、樹脂量が
多いことから、メタルリッド23の線膨張係数より大き
くなりすぎてしまい、メタルキャップ23から剥離する
といった問題があった。
【0008】
【課題を解決するための手段】そこで本発明者は、上記
課題を解消するために鋭意研究を繰り返したところ、半
導体素子を収納するためのパッケージを構成するリッ
ド、ウォール、キャップ、スティフナーなどの部品にお
いて、合成樹脂に60〜99体積%の磁性材料を含有
し、かつ前記磁性材料が無配向である電磁波抑制体で形
成するとともに、その表面あるいは内部に導電層を備え
ることで、電磁波障害を抑制し、且つパッケージの構成
部品として機能することを見出した。
【0009】また、前記電磁波抑制体は、荷重たわみ温
度を200℃以上とすることによって、耐熱性、寸法安
定性に優れたパッケージの構成部品として機能すること
を見出した。
【0010】また、前記電磁波抑制体の平均線膨張係数
を25ppm/℃以下とすることによって、前記リッ
ド、ウォール、キャップ、スティフナーの剥がれ、割
れ、反りが改善できることを見出した。
【0011】また、上記パッケージの構成部品を用い
て、半導体素子収納用パッケージを構成することによっ
て、電磁波障害が抑制できることを見出した。
【0012】
【作用】半導体素子を収納するパッケージの部品を電磁
波抑制体にすることによって、パッケージ内部の共振、
パッケージ表面の高周波電流を抑えることができること
から、パッケージからの放射ノイズを抑制することがで
きる。また、前記電磁波抑制体は、合成樹脂に、磁性材
料を60〜99体積%分散含有し、且つ前記磁性材料を
無配向とすることによって、荷重たわみ温度が著しく高
くなることから、リフロー工程後の反り変形量が小さく
なり、接着不良が無くなる。また、樹脂量が少ないこと
から、リフロー工程中の発ガス量が減少し、半導体素子
への悪影響を抑制することができる。
【0013】また、前記電磁波抑制体の平均線膨張係数
を、25ppm/℃以下とすることで、パッケージのベ
ースとして頻繁に使用される酸化アルミニウム質焼結体
の平均線膨張係数7ppm/℃、或いはガラエポ等の平
均線膨張係数15ppm/℃に近くなるため、線膨張係
数の差による剥離、割れ、反り変形が無くなる。
【0014】
【発明の実施の形態】以下、本発明の実施の形態につい
て詳細に説明する。
【0015】図1から図4に本発明の実施形態の例を示
す。
【0016】例えば、図1に示すパッケージは、セラミ
ックス積層筐体2に、リッド1、ウォール5を接着剤4
によって接着したものであり、この内部に半導体素子を
収納することができる。リッド1とは平板状の蓋のこと
であり、ウォール5とは額縁状の壁のことで、セラミッ
クス積層筐体2とリッド1の間に配置する。ここで、パ
ッケージ部品であるリッド1、ウォール5の少なくとも
一種を、電磁波抑制体で形成し、その表面、あるいは内
部に導電層を設けたものを用いる。前記電磁波抑制体
は、合成樹脂に磁性材料を60〜99体積%含有し、且
つ前記磁性材料が無配向である複合材を用いることが重
要である。
【0017】このようにリッド1、ウォール5の少なく
とも一種を電磁波抑制体で形成し、その表面、あるいは
内部に導電層を設けることによって、電磁妨害波の漏
洩、進入、あるいはパッケージ内の電磁結合、共振を防
止できることを見出した。
【0018】次に本発明の他の実施形態を説明する。図
2に示すパッケージのセラミックス積層筐体2に、キャ
ップ6を接着剤4によって接着したものであり、ここで
いうキャップ6とは側面に段が付いたケース状の蓋のこ
とをいう。ここで、パッケージ部品であるキャップ6を
電磁波抑制体で形成し、その表面、あるいは内部に導電
層を設け、前記電磁波抑制体は、合成樹脂に磁性材料を
60〜99体積%含有し、且つ前記磁性材料が無配向で
ある複合材を用いる。
【0019】このように、キャップ6を電磁波抑制体で
形成し、その外表面、内表面、あるいは内部に導電層を
設けることによって、電磁妨害波の漏洩、進入、あるい
はパッケージ内の電磁結合、共振を防止できることを見
出した。
【0020】さらに、本発明の他の実施形態を図3、4
に示す。
【0021】例えば、図3に示すパッケージは、半田ボ
ール9を備えたプリント基板10の上方部分にかけて、
電磁波抑制体から形成されるスティフナー8を配設して
いる。ここでいうスティフナー8とは、プリント基板1
0とCuヒートスプレッダ7の間に配置され、Cuヒートス
プレッダ7の支持台、或いは半導体素子3の熱を逃がす
ための放熱板として機能する部品である。ここで、ステ
ィフナー8を電磁波抑制体で形成し、その表面、あるい
は内部に導電層を設け、前記電磁波抑制体は、合成樹脂
に磁性材料を60〜99体積%含有し、且つ前記磁性材
料が無配向である複合材を用いる。
【0022】すなわち、Cuヒートスプレッダ7に、表
面、あるいは内部に導電層を設けた電磁波抑制体から形
成されるスティフナー8を密着させることで、Cuヒート
スプレッダ7近傍の高周波磁界を吸収し、Cuヒートスプ
レッダ7表層の高周波電流を抑えることができる。その
ため、Cuヒートスプレッダ7からの放射ノイズを抑制す
ることができる。
【0023】また、図4に示すように、半田ボール9、
プリント基板10の側面を覆うようにスティフナー8を
取り付けることにより、さらに、半田ボール9、プリン
ト基板10からの放射ノイズを抑制することができる。
【0024】これの実施形態において、リッド1、ウォ
ール5、キャップ6、スティフナー8のパッケージ部品
をなす前記電磁波抑制体は、磁性材料を60〜99体積
%含有し、且つ無配向としていることから、従来のEMI
対策部品11と比較して、耐熱性、寸法安定性に優れて
いる。よって、リフロー工程において、熱硬化性樹脂、
低融点金属、または低融点ガラス系の接着剤を用いた場
合でも、反り変形、強度劣化が少なく、また発ガス量も
少ないことから、好適に使用することができる。
【0025】本発明のパッケージ部品の製造方法は以下
の通りである。例えば、合成樹脂として用いるエポキシ
樹脂を適当な溶媒に溶解させ、パーマロイ等の磁性材料
を60〜99体積%分散混合し、所定の温度で乾燥し粒
状の磁性材料を樹脂で被覆、溶媒を蒸発させると共に、
樹脂の重合度を上げて造粒体を作製する。図5に示すよ
うに、この造粒体の粉体11を上パンチ12a、下パン
チ12b、ダイス12cからなる金型12へ充填して加
圧成形し、離型した後、所定の温度で一定時間加熱して
成形する粉末加圧成型法で作製する。この製法によれ
ば、磁性材料が無配向で、且つ高充填することが可能で
ある。
【0026】また、電磁波抑制体の表面又は内部に備え
る導電層は、例えば、金属系であれば、Au、Cu、A
g、Ni、Al、Fe、又はその合金類、炭素系であれ
ば、カーボンファイバー、カーボンビーズ、黒鉛、カー
ボンマイクロコイル等の少なくとも一種を、エポキシ樹
脂、フェノール樹脂、メラミン樹脂、ユリア樹脂、不飽
和ポリエステル樹脂、ポリイミド樹脂等の熱硬化性樹脂
中に充填されたものを塗布、印刷する。または、金属メ
ッキ、金属蒸着等により形成する。導電層の厚さは、1
μm以上あれば良い。
【0027】尚、電磁波抑制体中の磁性材料の配合比と
しては60〜99体積%、好ましくは70〜90体積%
であることが重要である。60体積%未満では、上記の
ような製造方法では、残部である合成樹脂の配合比が大
きくなりすぎて、湿式法で造粒する場合、乾燥工程で溶
媒が合成樹脂に残留し易く、加熱硬化後に、成形体の変
形、膨れが発生し形状不良が発生する為である。
【0028】尚、他の成型法、すなわちインジェクショ
ン成形、トランスファー成形、熱ロール成形、圧延法、
熱間プレス法、鋳込み成型法等の所定の金型内あるいは
ロールで、合成樹脂を溶融した状態で成形すると、上記
のようなダレ、膨れ等の成形体の変形といった不具合は
避けられるが、一方、磁性材料の充填量を増やすことが
出来ないことから、耐熱性、寸法安定性等が高められな
いため適切な方法でない。
【0029】逆に磁性材料の配合量が99体積%より多
くなると、磁性材料を分散するマトリックスである残部
の樹脂が少なくなりすぎて、成形体の強度が著しく低下
するため実用的ではない。
【0030】さらに、本発明の電磁波抑制体は、磁性材
料が無配向であることが重要である。通常、インジェク
ション成形、トランスファー成形、熱ロール成形、圧延
法、熱間プレス法、鋳込み成型法等で成形すると、例え
ば、図6(a)に示すように、有機結合剤14の流動方
向への軟磁性粉末13の配向が発生する。配向は、特に
アスペクト比が大きいフレーク状、針状、繊維状の磁性
粉末で顕著に現れ、材料特性の異方性の問題、熱による
ソリ変形が発生するといった問題があった。
【0031】これに対し、本発明では、図6(b)に示
すように、粒状の磁性材料15を湿式法で表面に合成樹
脂16をコーティングするように造粒し乾燥することで
樹脂の重合度を制御できる為、図5に示すような加圧成
形によって配向を無くすことができ、磁性材料15の配
向を無くすことが出来る。
【0032】さらに、本発明の電磁波抑制体は、セラミ
ックス積層筐体2等で構成されるベース、Cuヒートスプ
レッダ7、あるいはプリント基板10と、それぞれ接着
剤を介して熱圧着あるいはリフロー槽を通す必要がある
ことから、耐熱性を著しく向上させる必要がある。この
ため、接着剤として熱硬化性樹脂系、あるいは低融点金
属系のものを用いる場合、前記電磁波抑制体の荷重たわ
み温度を200℃以上とすることが好ましい。さらに、
接着剤として低融点ガラス系のものを用いる場合、前記
電磁波抑制体の荷重たわみ温度を300℃以上とするこ
とが好ましい。このような電磁波抑制体では、熱による
反り変形、ダレ等が発生しないため、好適である。
【0033】さらに、本発明の電磁波抑制体からなるリ
ッド1、ウォール5、キャップ6、スティフナー8は、
セラミックス積層筐体2等で構成されるベース、Cuヒー
トスプレッダ7、あるいはプリント基板10と、それぞ
れを接着する必要があることから、接着性を著しく向上
させる必要がある。このため、電磁波抑制体の平均線膨
張係数は、25ppm/℃以下とすることが好ましい。
パッケージのベース、プリント基板として頻繁に使用さ
れる酸化アルミニウム質焼結体、或いはガラスエポキシ
樹脂等の平均線膨張係数に近くなるため、線膨張係数の
差による剥離、割れ、反り変形が無くなるため、好適で
ある。
【0034】このような電磁波抑制体を構成する合成樹
脂としては、例えば、エポキシ樹脂、フェノール樹脂、
メラミン樹脂、ユリア樹脂、不飽和ポリエステル樹脂、
ポリイミド樹脂等が使用でき、これらの中でも耐熱性、
寸法安定性、強度、コスト等の点からエポキシ樹脂、フ
ェノール樹脂が特に好適である。
【0035】一方、磁性材料としては、例えば、アモル
ファス磁性金属合金類であれば、Fe−B−Si系、F
e−B−Si−C系、Fe−B−Si−Cr系、Fe−
Co−B−Si系、Fe−Ni−Mo−B系、Co−F
e−Ni−Mo−B−Si系、Co−Fe−Ni−B−
Si系等、Ni−Fe系合金類であれば、36−パーマ
ロイ、45−パーマロイ、μ−メタル、78−パーマロ
イ、Cr−パーマロイ、Mo−パーマロイ、スーパーマ
ロイ等、純鉄、軟鋼、Fe−Si合金類、Fe−Al合
金類、Fe−Si−Al合金類、Co−Fe系合金類、
カーボニル鉄が好適に使用される。また、金属酸化物で
あれば、例えば、Mn−Zn系フェライト、Ni−Zn
系フェライト、Cu−Zn系フェライト、Cu−Zn−
Mgフェライト、Mn−Mg−Alフェライト、Y型六
方晶フェライト、Z型六方晶フェライト、M型六方晶フ
ェライト、W型六方晶フェライト等が用いられる。本発
明においてはこれらの磁性材料のうち少なくとも一種類
以上混合して用いることが出来るが、特にアモルファス
磁性金属合金類、Ni−Fe系合金類は好結果が得られ
る。
【0036】また、リッド、ウォール、キャップ、ステ
ィフナーの表面あるいは内部にセラミックス、または、
金属メッキ処理したセラミックスを設けることも可能で
ある。すなわち、セラミックス、または、金属メッキ処
理したセラミックスを設けることによって、熱伝導率を
向上させることができ、なお一層の放熱特性が得られ
る。
【0037】
【実施例】実施例1 表1、2に示すように、図1に示すパッケージにおい
て、リッド1、ウォール5のうちいずれか一種を電磁波
抑制体で作製した。また、図2に示すキャップ6、図3
に示すスティフナー8を電磁波抑制体で作製した。
【0038】電磁波抑制体は、パーマロイとフェノール
樹脂を所定の割合で混合造粒し、粉末加圧成形法により
成形、金型から離型後、150℃〜180℃で加熱硬化
させ、作製した。セラミックス積層筐体2は酸化アルミ
ニウム質焼結体で、ヒートスプレッダ7は銅板で、プリ
ント基板10はガラスエポキシ樹脂で作製した。
【0039】次に、リッド1、ウォール5、キャップ6
の接合部にエポキシ樹脂系の接着剤4を印刷し、各種パ
ッケージを組み合わせた状態で、炉内温度150℃以上
のリフロー糟に通す。リフロー糟内では、エポキシ樹脂
が溶融し、セラミックス積層筐体2とウォール5とリッ
ド1、又はキャップ6とセラミックス積層筐体2を固定
する。また、スティフナー8については、エポキシ樹脂
系の接着剤を用いて、熱圧着しながら、スティフナー8
とプリント基板10を固定する。
【0040】得られたサンプルについては、パーマロイ
の配向度、寸法変化率、接着強度、電磁波減衰効果を測
定した。
【0041】尚、パーマロイの配向度は、リッド1、ウ
ォール5、キャップ6、スティフナー8のX軸、Y軸、
Z軸方向のそれぞれの断面を少なくとも2箇所づつ、反
射電子像の写真を画像解析するか、写真をトレースし、
写真画面において、任意の基準線からパーマロイの長辺
軸の角度を測定する。任意の基準線からパーマロイの長
辺軸の角度が全て0度以上180度未満の範囲内にある
とすると、0度以上45度未満の範囲内に20%〜30
%、且つ90度以上135度未満の範囲内に20%〜3
0%の確率でパーマロイが存在しているものを○、これ
以外のものを×とした。
【0042】寸法変化率については、リフロー前後での
パッケージの最大寸法変化率を測定した。
【0043】接着強度の測定は、リッド1の上面とセラ
ミックス積層筐体2の下面を所定の荷重で引っ張り試験
を行い、接合部で剥がれなかったものを○、これ以外の
ものを×とした。
【0044】電磁波減衰効果の測定は、ネットワークア
ナライザーを用いて、S11、S21の値から減衰量を
算出した。尚、パッケージ内には、マイクロストリップ
スルーラインを形成している。
【0045】放射妨害波の減衰量は、リッド1、ウォー
ル5、キャップ6、スティフナー8から1mmの距離に
磁界検出用のマイクロループアンテナを固定し測定し
た。尚、減衰量の測定は、電磁波抑制体、導電層がない
状態を基準とし、20dB以上減衰したときを○、それ未
満のときを×とした。
【0046】それぞれの結果を表1、表2に示す。
【0047】表1、表2によれば、パーマロイが配向し
ているもの(No.6、No.17、No.29、N
o.39)については、リフロー後の寸法変化率が0.
34%〜0.64%と大きいため、セラミックス積層筐
体2、プリント基板10からの剥離、接着不良があり、
実用的でなかった。
【0048】また、パーマロイの充填量が60体積%未
満のもの(No.7、No.18、No.30、No.
40)については、加熱時に、リッド1、ウォール5、
キャップ6、スティフナー8の角のダレ、膨れが発生
し、また荷重たわみ温度も低いため、実用的でなかっ
た。
【0049】また、パーマロイの充填量が99体積%よ
り多いもの(No.8、No.19、No.31、No
41)については、結合材となるフェノール樹脂の割合
が少ないため、粉末加圧成形では強度が低下し、実用的
でなかった。
【0050】これに対し、パーマロイが配向せずに、且
つパーマロイの充填率が本発明の範囲内(60〜99体
積%)のもの(No.1〜No5、No.9〜No.1
6、No.20〜No.28、No.32〜No.3
8、No.42、No.43)については、いずれも荷
重たわみ温度が200℃以上と高く、また、平均線膨張
係数が25ppm/℃以下であることから、寸法変化率
が小さく、接着強度、電磁波抑制効果が優れているた
め、好適に使用することが出来る。
【0051】また、前記リッド1、ウォール5のうちい
ずれか一種、またはキャップ6、スティフナー8の表
面、あるいは内部に導電層がないもの(No.44〜N
o.47)については、電磁波減衰効果が劣っているた
め、実用的でなかった。
【0052】これに対し、本発明の範囲内のもの、すな
わち、前記リッド1、ウォール5のうちいずれか一種、
またはキャップ、スティフナーの表面、あるいは内部に
導電層があるもの(No.1〜No5、No.9〜N
o.16、No.20〜No.28、No.32〜N
o.38、No.42、No.43)については、電磁
波減衰効果が優れているため、好適に使用することが出
来る。
【0053】
【表1】
【0054】
【表2】
【0055】
【発明の効果】半導体素子を収納するためのパッケージ
を構成するリッド、ウォール、キャップ、スティフナー
などの部品において、合成樹脂に磁性材料を60〜99
体積%含有し、且つ前記磁性材料が無配向である電磁波
抑制体で形成し、その表面あるいは内部に導電層を設け
ることで、電磁波を抑制する機能をもった半導体素子収
納用パッケージ部品及び半導体素子収納用パッケージを
提供できる。
【0056】また、荷重たわみ温度が200℃以上、さ
らには平均線膨張係数が25ppm/℃以下とすること
で、耐熱性に優れた半導体素子収納用パッケージ部品及
び半導体素子収納用パッケージを提供できる。
【図面の簡単な説明】
【図1】本発明の半導体素子収納用パッケージを示す断
面図である。
【図2】本発明の半導体素子収納用パッケージの他の実
施形態を示す断面図である。
【図3】本発明の半導体素子収納用パッケージの構造を
説明するための断面図である。
【図4】本発明の半導体素子収納用パッケージの他の実
施形態を示す断面図である。
【図5】本発明の半導体素子収納用パッケージ部品をな
す電磁波抑制体の製造方法を説明する図である。
【図6】(a)は磁性材料が配向している成形体断面の
模式図であり、(b)は磁性材料が無配向である成形体
断面の模式図である。
【図7】従来のパッケージを示す断面図である。
【図8】従来のパッケージを示す断面図である。
【符号の説明】
1:リッド 2:セラミックス積層筐体 3:半導体素子 4:接着剤 5:ウォール 6:キャップ 7:ヒートスプレッダ 8、8a:スティフナー 9:半田ボール 10:プリント基板 11:粉体 12:粉末プレス用金型 12a:上パンチ 12b:下パンチ 12c:ダイス 13:軟磁性粉末 14:有機結合剤 15:磁性材料 16:合成樹脂 17:EMI対策部品 18:リードフレーム 19:パッケージ 20、20'、20":電磁波吸収膜 21:ワイヤー 22:内部リード 23:メタルリッド
───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 4J002 CD001 DC006 FD116 GQ00 5E321 AA05 AA14 BB23 BB25 BB32 BB33 GG05 GG07

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】半導体素子を収納するためのパッケージを
    構成するリッド、ウォール、キャップ、スティフナーな
    どの部品において、合成樹脂に60〜99体積%の磁性
    材料を含有し、かつ前記磁性材料が無配向である電磁波
    抑制体で形成するとともに、その表面あるいは内部に導
    電層を設けたことを特徴とする半導体素子収納用パッケ
    ージ部品。
  2. 【請求項2】前記電磁波抑制体は、荷重たわみ温度が2
    00℃以上であることを特徴とする請求項1記載の半導
    体素子収納用パッケージ部品。
  3. 【請求項3】前記電磁波抑制体の平均線膨張係数が25
    ppm/℃以下であることを特徴とする請求項1又は2
    記載の半導体素子収納用パッケージ部品。
  4. 【請求項4】請求項1〜3のいずれかに記載の半導体素
    子収納用パッケージ部品を用いて構成したことを特徴と
    する半導体素子収納用パッケージ。
JP2000194392A 2000-06-28 2000-06-28 半導体素子収納用パッケージ部品及びこれを用いた半導体素子収納用パッケージ Pending JP2002016167A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000194392A JP2002016167A (ja) 2000-06-28 2000-06-28 半導体素子収納用パッケージ部品及びこれを用いた半導体素子収納用パッケージ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000194392A JP2002016167A (ja) 2000-06-28 2000-06-28 半導体素子収納用パッケージ部品及びこれを用いた半導体素子収納用パッケージ

Publications (1)

Publication Number Publication Date
JP2002016167A true JP2002016167A (ja) 2002-01-18

Family

ID=18693230

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000194392A Pending JP2002016167A (ja) 2000-06-28 2000-06-28 半導体素子収納用パッケージ部品及びこれを用いた半導体素子収納用パッケージ

Country Status (1)

Country Link
JP (1) JP2002016167A (ja)

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003017610A (ja) * 2001-07-02 2003-01-17 Kyocera Corp 半導体素子収納用パッケージ
JP2004111600A (ja) * 2002-09-18 2004-04-08 Mitac Internatl Corp Icに内蔵されたemi消去回路
JP2005236858A (ja) * 2004-02-23 2005-09-02 Nec Tokin Corp アンテナ
US7279778B2 (en) * 2003-05-20 2007-10-09 Fujitsu Limited Semiconductor package having a high-speed signal input/output terminal
WO2008157214A1 (en) * 2007-06-14 2008-12-24 Raytheon Company Microwave integrated circuit package and method for forming such package
US7687283B2 (en) 2004-08-17 2010-03-30 Oki Semiconductor Co., Ltd. Method of producing a semiconductor device having a magnetic layer formed thereon
JP2012238764A (ja) * 2011-05-12 2012-12-06 Sumitomo Bakelite Co Ltd 複合樹脂組成物及び電磁波遮蔽性に優れた成形体
JP2018060991A (ja) * 2016-09-28 2018-04-12 住友ベークライト株式会社 封止用フィルム、電子部品搭載基板の封止方法および封止用フィルム被覆電子部品搭載基板
JP2018060990A (ja) * 2016-07-08 2018-04-12 住友ベークライト株式会社 封止用フィルム、電子部品搭載基板の封止方法および封止用フィルム被覆電子部品搭載基板
JP2019068041A (ja) * 2017-09-29 2019-04-25 インテル・コーポレーション 電磁干渉信号を減衰させた電子デバイスパッケージ
CN109716510A (zh) * 2016-10-27 2019-05-03 英特尔公司 浮置的封装加强肋
JP2019135770A (ja) * 2016-03-31 2019-08-15 Tdk株式会社 複合磁性封止材料を用いた電子回路パッケージ
JP2019149551A (ja) * 2016-03-31 2019-09-05 Tdk株式会社 複合磁性封止材料
US10546678B2 (en) 2013-02-04 2020-01-28 Tokin Corporation Magnetic core, inductor and module including inductor

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003017610A (ja) * 2001-07-02 2003-01-17 Kyocera Corp 半導体素子収納用パッケージ
JP4605946B2 (ja) * 2001-07-02 2011-01-05 京セラ株式会社 半導体素子収納用パッケージ
JP2004111600A (ja) * 2002-09-18 2004-04-08 Mitac Internatl Corp Icに内蔵されたemi消去回路
US7279778B2 (en) * 2003-05-20 2007-10-09 Fujitsu Limited Semiconductor package having a high-speed signal input/output terminal
JP2005236858A (ja) * 2004-02-23 2005-09-02 Nec Tokin Corp アンテナ
US7687283B2 (en) 2004-08-17 2010-03-30 Oki Semiconductor Co., Ltd. Method of producing a semiconductor device having a magnetic layer formed thereon
WO2008157214A1 (en) * 2007-06-14 2008-12-24 Raytheon Company Microwave integrated circuit package and method for forming such package
US7968978B2 (en) 2007-06-14 2011-06-28 Raytheon Company Microwave integrated circuit package and method for forming such package
JP2012238764A (ja) * 2011-05-12 2012-12-06 Sumitomo Bakelite Co Ltd 複合樹脂組成物及び電磁波遮蔽性に優れた成形体
US10546678B2 (en) 2013-02-04 2020-01-28 Tokin Corporation Magnetic core, inductor and module including inductor
US11610710B2 (en) 2013-02-04 2023-03-21 Tokin Corporation Magnetic core, inductor and module including inductor
JP2019135770A (ja) * 2016-03-31 2019-08-15 Tdk株式会社 複合磁性封止材料を用いた電子回路パッケージ
JP2019149551A (ja) * 2016-03-31 2019-09-05 Tdk株式会社 複合磁性封止材料
JP2018060990A (ja) * 2016-07-08 2018-04-12 住友ベークライト株式会社 封止用フィルム、電子部品搭載基板の封止方法および封止用フィルム被覆電子部品搭載基板
JP2018060991A (ja) * 2016-09-28 2018-04-12 住友ベークライト株式会社 封止用フィルム、電子部品搭載基板の封止方法および封止用フィルム被覆電子部品搭載基板
CN109716510A (zh) * 2016-10-27 2019-05-03 英特尔公司 浮置的封装加强肋
CN109716510B (zh) * 2016-10-27 2024-01-12 英特尔公司 浮置的封装加强肋
JP2019068041A (ja) * 2017-09-29 2019-04-25 インテル・コーポレーション 電磁干渉信号を減衰させた電子デバイスパッケージ
JP7298971B2 (ja) 2017-09-29 2023-06-27 インテル・コーポレーション 電子デバイスパッケージ、コンピューティングシステム、補剛組立体および方法

Similar Documents

Publication Publication Date Title
JP2002016167A (ja) 半導体素子収納用パッケージ部品及びこれを用いた半導体素子収納用パッケージ
TWI278278B (en) Electromagnetic waves absorber
JP3401650B2 (ja) 電磁波干渉抑制体
US10546678B2 (en) Magnetic core, inductor and module including inductor
KR101584872B1 (ko) 기판 수준 emi 차폐를 위한 복합 필름
US4474676A (en) Electromagnetic interference shielding material
WO2019174065A1 (zh) 电磁屏蔽膜、线路板及电磁屏蔽膜的制备方法
US11322425B2 (en) Semiconductor device
JP3969618B2 (ja) 電磁波吸収性熱伝導性シリコーンゲル成形シートおよびその製造方法
JPS5919480B2 (ja) 電波遮蔽材料
KR20000064288A (ko) Emi 방지부품 및 그를 구비한 능동소자
CN104972709A (zh) 高散热吸波复合膜及其制造方法
KR20180062790A (ko) 전자파 간섭 노이즈 차폐와 흡수 및 방열 복합 시트용 조성물 및 이를 포함하는 복합 시트
JPH1084195A (ja) 複合磁性体、及び複合磁性体を用いた電磁干渉抑制体
KR102082810B1 (ko) 고성능 복합 전자파 차폐시트 및 이의 제조방법
JPH0244606A (ja) 磁気及び電子遮蔽用並びに永久磁石用複合材料
JP2001111289A (ja) 電波吸収体及びその製造方法
US10014101B2 (en) Coil component
JP2001077585A (ja) 電磁波吸収ペースト
JPH02120040A (ja) 電波吸収用銅張積層板
JP5696302B2 (ja) インターポーザ用の金属張積層板とそれを用いた半導体パッケージ
JP2003273568A (ja) カプセル型電磁波吸収材
US4836979A (en) Manufacture of composite structures
JP5693486B2 (ja) 高周波回路ケース用カバー、その製造方法およびこれを用いた高周波回路モジュール
JP4605946B2 (ja) 半導体素子収納用パッケージ