CN109716510B - 浮置的封装加强肋 - Google Patents

浮置的封装加强肋 Download PDF

Info

Publication number
CN109716510B
CN109716510B CN201780059635.0A CN201780059635A CN109716510B CN 109716510 B CN109716510 B CN 109716510B CN 201780059635 A CN201780059635 A CN 201780059635A CN 109716510 B CN109716510 B CN 109716510B
Authority
CN
China
Prior art keywords
package
magnetic
stiffener
coupled
adhesive layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201780059635.0A
Other languages
English (en)
Other versions
CN109716510A (zh
Inventor
H-H.徐
Y.E.何
J.李
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN109716510A publication Critical patent/CN109716510A/zh
Application granted granted Critical
Publication of CN109716510B publication Critical patent/CN109716510B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6644—Packaging aspects of high-frequency amplifiers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Abstract

在此的实施例可以涉及具有一个或多个层的封装。硅管芯可以经由粘合剂与所述一个或多个层耦合。封装加强肋也可以与邻近于管芯的粘合剂耦合。磁性薄膜可以与封装加强肋耦合。可以描述和/或要求保护其它实施例。

Description

浮置的封装加强肋
相关申请。
本申请要求2016年10月27日提交的题为“FLOATING PACKAGE STIFFENER”的美国申请15/335,999的优先权。
技术领域
本公开一般地涉及半导体封装的领域，并且更具体地涉及与封装结合的加强肋的使用。
背景技术
一般地，半导体封装（在此被称为“封装”）可以包括诸如安装在该封装顶部上的薄金属环的加强肋。该加强肋可以帮助防止封装的翘曲。在一些情况下，当加强肋在WiFi波段频率处共振时，浮置的（也就是，非接地的）加强肋可能成为射频干扰（RFI）的源。共振的加强肋可以充当与信号耦合的天线并且进一步将噪声传播到附近的WiFi无线电，这可能造成最终的无线电灵敏度下降。
在传统封装中，可以通过一个或多个阻焊开口（Solder Resist Opening，SRO）来将加强肋接地，该一个或多个阻焊开口可以包括接地点以使加强肋的共振频率偏移远离WiFi波段。然而，SRO的实现可能使封装的设计和组装复杂化。附加地，SRO的接地方案可能限制迹线布设中的灵活性，因为SRO之间的空间可能需要是少于8毫米（mm）的，以便有效地降低加强肋的RFI水平。更进一步地，可能需要通过将诸如片状银粉的导电材料与非导电的环氧树脂进行混合而使封装和加强肋之间的粘合剂为导电的，由此增加了封装的制造成本。片状银粉还可能降低粘合剂的接合强度，并且引起经一段时间之后加强肋剥离。
附图说明
通过以下与随附附图结合的详细描述将容易理解实施例。为了便于这种描述，同样的参考标号指定同样的结构要素。在随附附图的各图中，通过示例的方式而不是通过限制的方式图示实施例。
图1可以描绘依照各种实施例的具有加强肋的封装的示例自顶向下视图。
图2可以描绘依照各种实施例的图1的封装的示例侧视图。
图3可以描绘依照各种实施例的图1的封装的替换示例侧视图。
图4可以描绘依照各种实施例的制作图1的封装的示例处理。
图5描绘依照各种实施例的可以包括一个或多个锚定引脚的示例计算设备。
具体实施方式
在此的实施例涉及通过在浮置的封装加强肋顶部上放置有损磁性薄膜来减轻上面描述的加强肋RFI。在一些实施例中，磁性薄膜可以具有大于或者等于近似20的磁导率。在一些实施例中，磁性薄膜可以具有大于或者等于近似0.1的磁损耗正切。在一些实施例中，磁性薄膜可以具有大于或者等于近似0.5微米（μm）的厚度。可以描述和/或要求保护其它实施例。
更一般地，在此的实施例可以使用与加强肋耦合的有损磁性薄膜以减弱由共振的加强肋辐射的噪声。在一些实施例中该加强肋可以是浮置的。这种膜的使用可以减小或者消除由共振的加强肋引起的噪声以免传播到天线并且引起性能的下降。
在以下的详细描述中，参考构成本文的一部分的随附附图，其中贯穿于附图同样的标号指定同样的部分，并且在随附附图中通过图解示出的方式示出其中可以实践本公开的主题的实施例。要理解的是可以利用其它实施例并且在不脱离本公开的范围的情况下可以作出结构上或者逻辑上的改变。因此，以下的详细描述不应被当作限制的意义，并且实施例的范围是由所附权利要求及其等同物限定的。
出于本公开的目的，表述“A和/或B”意味着（A）、（B）、或者（A和B）。出于本公开的目的，表述“A，B，和/或C”意味着（A）、（B）、（C）、（A和B）、（A和C）、（B和C）、或者（A、B和C）。
本描述可以使用表述“在一个实施例中”或者“在实施例中”，其每个都可以指代相同的或者不同的实施例中的一个或多个。更进一步地，如关于本公开的实施例使用的术语“包括”“包括有”和“具有”等是同义词。
在此可以使用术语“与…耦合”及它的派生词。“耦合的”可以意味着以下中的一个或多个。“耦合的”可以意味着两个或更多个元件直接地物理或者电接触。然而，“耦合的”也可以意味着两个或更多个元件间接地彼此接触，但是仍然还彼此合作或者相互作用，并且可以意味着一个或多个其它元件被耦合或者连接在所说的彼此耦合的元件之间。
在各种实施例中，表述“在第二层上形成的第一层”可以意味着第一层是在第二层上面形成的，并且第一层的至少一部分可以与第二层的至少一部分直接接触（例如，直接物理和/或电接触）或者间接接触（例如，在第一层和第二层之间具有一个或多个其它层）。
在各种实施例中，表述“在第二特征上形成、沉积或者另外部署的第一特征”可以意味着第一特征是在第二特征上面形成、沉积或者部署的，并且第一特征的至少一部分可以与第二特征的至少一部分直接接触（例如，直接物理和/或电接触）或者间接接触（例如，在第一特征和第二特征之间具有一个或多个其它特征）。
图1描绘依照各种实施例的具有加强肋的封装100的示例自顶向下视图。在一些实施例中，封装100可以包括与封装100的一个或多个层中的一层耦合的一个或多个硅切块105。例如，硅切块105可以与粘合剂层110耦合。在一些情况下粘合剂层110可以是诸如包括树脂和硬化剂的非导电环氧树脂的非导电粘合剂层，和/或一些其它类型的非导电粘合剂层。封装100还可以包括加强肋（未示出），其可以是浮置的或者非接地的加强肋。如将在下面进一步详细描述那样，该加强肋可以具有部署在其上的一层有损磁性材料115。
硅管芯105例如可以是诸如处理器、存储器（诸如易失性或者非易失性存储器）的管芯，或者一些其它类型的管芯。虽然在图1中描绘了两个切块，但是在其它实施例中封装100可以具有与所描绘的相比更多或者更少的切块。
一般地，将理解的是意图将图1中描绘的示例作为示例配置并且其它实施例可以具有不同的配置。例如，虽然加强肋和有损磁性材料115被描绘成实质上在封装100的周界处围绕切块105，但是在其它的实施例中加强肋和有损磁性材料115可以仅被定位在比封装100的所有侧更少的侧上。在一些实施例中，加强肋和有损磁性材料115可以不在封装100的周界处，而是相反定位在封装100的周界内部，使得粘合剂层110的一部分被暴露在加强肋周界的外部。在一些实施例中，封装100的一个或多个层可以被进一步暴露在加强肋和/或粘合剂层110的周界之外。在一些实施例中，有损磁性材料115可以不完全覆盖加强肋，而是相反可以只覆盖加强肋的一部分。在一些实施例中，有损磁性材料115可以具有与加强肋的横向区域相比更大的横向区域，使得有损磁性材料115通常在加强肋的一个或多个部分处突出于加强肋。
图2描绘依照各种实施例的图1的封装100的示例侧视图。例如，封装200可以是封装100的沿着如图1中示出的线A-A的横截面视图。图2的元件可以与图1的元件相似地编号。具体地，封装200可以包括有损磁性材料215、粘合剂层210以及管芯205，其可以分别地相似于有损磁性材料115、粘合剂层110以及管芯105。
如图2中示出那样，有损磁性材料215可以与诸如加强肋220的加强肋耦合。在实施例中，加强肋220可以由钢和/或一些其它导电材料、金属和/或合金组成。可以通过诸如层压、溅射和/或一些其它沉积或者放置技术的一种或多种技术将有损磁性材料215部署在加强肋220上。在一些实施例中，可以将有损磁性材料215直接部署在加强肋220上，而在其它实施例中有损磁性材料215和加强肋220可以经由粘合剂与彼此耦合。
材料（例如有损磁性材料215）具有由被称为“磁导率”的特性的实部和虚部典型地表示的取决于频率的磁特性。例如，可以通过使用阻抗测量仪器来测量这些磁特性。材料的阻抗特性与材料的电阻特性和电感特性相关，其可以被转换成磁导率的实部和虚部。磁损耗正切与磁导率的虚部对于磁导率的实部之比相关，并且可以描述通过该材料能够耗散多少电磁能量。
在此的实施例中，有损磁性材料215可以由诸如钴铌锆（CoNbZr）的材料和/或一些其它合金组成。一般地，有损磁性材料215可以是具有大于或者等于近似20的磁导率的材料。在一些实施例中，有损磁性材料215可以具有大于或者等于近似0.1的磁损耗正切。在一些实施例中，磁性薄膜可以具有大于或者等于近似0.5微米（μm）的厚度（如由图2中的字母H指示那样）。一般地，可以在诸如在近似2千兆赫（GHz）和2.5GHz之间的WiFi信号的常见频率处或者在其附近测量磁导率和/或磁损耗正切。
如上面指出那样，管芯205和/或加强肋220可以经由粘合剂层210与封装200的一个或多个其它层耦合。粘合剂层210可以是非导电的，由此让加强肋220为“浮置的”或者电气上非接地的加强肋。封装200可以进一步包括诸如焊接掩模层230、一个或多个铜层235以及封装接地平面层240的一个或多个层。在一些实施例中，封装200可以利用诸如互连部245的一个或多个互连部与诸如板250的板耦合。
在实施例中，焊接掩模层230（其也可以被称为阻焊层）可以被用来隔离封装200的焊料岛状部和连线。具体地，焊接掩模层230可以被用来保护封装200的一个或多个其它元件。
一个或多个铜层235可以包括允许信号传递至以及来自于管芯（诸如管芯205）的一个或多个迹线和/或导电元件和诸如互连部245的互连部。该铜层235可以进一步包括一个或多个镀覆过孔（PTH）通孔，其允许信号在封装200的各种层之间竖向地传递。将理解的是虽然层235被称为“铜”层，但是在其它实施例中由235指示的层可以是由诸如银、铝、镍等的一些其它导电材料形成的。
接地平面层240可以包括诸如铜箔的导电材料。在实施例中，接地平面层240可以用来将封装200的迹线从板250的一个或多个迹线磁隔离和/或电隔离。
封装200可以经由一个或多个互连部245与诸如板250的板耦合。在实施例中，互连部245可以是焊接接点。在其它实施例中，互连部245可以是球栅阵列（BGA）、栅格阵列（LGA）和/或一些其它类型的结构的一部分。
板250可以是计算设备的母板或者一些其它类型的板。在一些实施例中，板250可以是定位在封装200和计算设备的母板之间的补片或者中介层。在一些实施例中，该板可以是印制电路板（PCB）。如上面指示那样，在一些实施例中板250可以在其上具有一个或多个焊盘、通孔和/或迹线，所述一个或多个焊盘、通孔和/或迹线可以在互连部245和利用板250的电子设备的一个或多个其它组件之间输送信号。
在一些实施例中，封装200可以具有未描绘在图2中的一个或多个附加的层。例如，封装200可以具有诸如铜层235的附加的铜层，和/或未在此讨论的其它层。一般地，除非在此明确地规定，否则在图2中描绘的各种尺寸（例如，各种层的高度）意图作为非限制性示例，并且其它实施例可以具有更厚或者更薄的层。
图2的封装200较之传统封装可以提供一个或多个优点。例如，有损磁性材料215的使用可以高效地减轻上面描述的对于封装200的RFI风险。然而，有损磁性材料215可以包括相对容易实现的进一步的好处，这是因为其不会使封装200的迹线和/或其它元件的布设设计复杂化。与传统封装相比，有损磁性材料215可以是进一步相对地便宜的。例如，使用有损磁性材料215可以允许诸如粘合剂层210的粘合剂层是非导电的，其与导电的粘合剂层相比是更成本有效的。进一步地，非导电粘合剂层210可以在加强肋220和封装200的剩余层之间提供更好的接合，因为可以不要求非导电粘合剂层包括诸如银或者一些其它导电材料的非粘合剂材料。
进一步地，使用有损磁性材料215可以提供灵活性，因为它可以适配于各种大小的加强肋。它还可以是适用于可穿戴设计中的多芯片封装（MCP）以及集成这两者的。有损磁性材料215还可以是在不要求封装200具有附加的长度和/或宽度的情况下可实现的。
与上面描述的传统封装相比，在此对实施例的模拟已经示出了基于诸如封装200的封装的使用的在RFI上的减小。例如，在近似2.5GHz的频率处，封装200可以示出在RFI上的近似20至30分贝的降低。在近似5.5GHz的频率处，封装200可以进一步示出在RFI上的近似40分贝的降低。
图3描绘依照各种实施例的图1的封装100的替换示例侧视图。例如，封装300可以是封装100的沿着如图1中示出的线A-A的横截面视图。图3的元件可以与图1或者图2中的元件相似地编号。具体地，封装300可以包括有损磁性层315、一个或多个管芯305、加强肋320以及接地平面层340，其可以分别地相似于有损磁性层115或215、一个或多个管芯105或205，加强肋220以及接地平面层240。在一些实施例中，封装300可以利用可以相似于互连部245的一个或多个互连部345与可以相似于板250的板350耦合。
在一些实施例中，封装300可以进一步包括导电粘合剂层310。如上面描述那样，导电粘合剂层310例如可以包括诸如银的导电材料。封装300可以进一步包括通过焊接掩模层330和一个或多个铜层335的一个或多个SRO 355，焊接掩模层330和一个或多个铜层335可以分别地相似于焊接掩模层230和（一个或多个）铜层235。
在一些实施例中，SRO 355可以是导电的并且允许加强肋320与接地平面层340电耦合。在该实施例中，加强肋320可以不是“浮置的”或非接地的。虽然图3中只描绘了四个SRO 355，但是其它实施例可以具有更多或者更少的SRO。附加地，意图将描绘的SRO 355的宽度作为一个示例；然而，在其它实施例中，不同的SRO 355可以具有不同的宽度。
图4描绘用于制造诸如封装100、封装200和/或封装300的封装的示例技术。在实施例中，该技术可以包括在405处将粘合剂层放置在封装的层上。例如，粘合剂层可以是诸如非导电粘合剂层110或者210的非导电粘合剂层。在其它实施例中，粘合剂层可以是诸如导电粘合剂层310的导电粘合剂层。可以将粘合剂层放置在封装的诸如焊接掩模层230或330的层上。在一些实施例中，可以经由层压、沉积、溅射和/或一些其它技术来将粘合剂层放置在焊接掩模层上。
所述技术进一步包括在410处在粘合剂层上放置硅管芯。硅管芯可以是诸如管芯105、205和/或305的管芯。可以通过诸如拾取并放置（pick-and-place）和/或一些其它管芯附接技术的管芯附接技术来将管芯放置在粘合剂层上。
所述技术进一步包括在415处在粘合剂层上放置加强肋。加强肋可以是诸如加强肋220和/或320的加强肋。在实施例中，可以经由手工方式、机械方式和/或一些其它方式将加强肋放置在粘合剂层上。
将理解的是虽然图4描绘了要素410在要素415之前发生，但是在其它实施例中要素415可以在要素410之前发生。在其中在410处将多个管芯放置在粘合剂上的一些实施例中，要素415可以在多个管芯中的两个的放置之间发生。在一些实施例中，要素410和415可以同时发生。
所述技术可以进一步包括在420处将有损磁性薄膜放置在加强肋上。该有损磁性薄膜可以是诸如115、215和/或315的有损磁性薄膜。在一些实施例中，要素420可以在要素415之前发生。在一些实施例中，如在图4中示出那样，要素420可以在要素415之后发生。如在上面指出那样，在加强肋上放置有损磁性薄膜可以通过诸如沉积、溅射、层压和/或一些其它放置技术的处理来发生。
可以使用可以从在此公开的各种制造技术受益的任何封装来将本公开的实施例实现到系统中。图5示意性地图示依照一些实现的计算设备1000，其可以包括诸如封装100、200、300等的一个或多个封装。例如，可以将诸如计算设备1000的处理器1004、通信芯片1006和/或一些其它组件的各种元件实现为封装100、200、300等中的一个的管芯。可以将板250或350实现为母板1002。如上面描述那样，计算设备1000的一个或多个组件可以经由一个或多个锚定引脚与母板1002耦合。
计算设备100例如可以是移动通信设备或者桌上型或者机架型计算设备。计算设备1000可以容纳诸如母板1002的板。母板1002可以包括许多组件，包括（但是不限制于）处理器1004和至少一个通信芯片1006。可以将在此参照计算设备1000讨论的任何的组件布置在诸如在此讨论的封装中或者与诸如在此讨论的封装耦合。在进一步的实现中，通信芯片1006可以是处理器1004的一部分。
计算设备1000可以包括存储设备1008。在一些实施例中，存储设备1008可以包括一个或多个固态驱动器。可以被包括在存储设备1008中的存储设备的示例包括易失性存储器（例如，动态随机存取存储器（DRAM））、非易失性存储器（例如，只读存储器，ROM）、闪速存储器以及大容量存储设备（诸如硬盘驱动器、压缩盘（CD）、数字多功能盘（DVD），等等）。
取决于其应用，计算设备1000可以包括可以或者可以不与母板1002物理地以及电气地耦合的其它组件。这些其它组件可以包括但是不限制于图形处理器、数字信号处理器、密码处理器、芯片组、天线、显示器、触摸屏显示器、触摸屏控制器、电池、音频编解码器、视频编解码器、功率放大器、全球定位系统（GPS）设备、罗盘、盖革计数器、加速度计、陀螺仪、扬声器以及相机。
通信芯片1006和天线可以使得无线通信能够用于转移去往以及来自计算设备1000的数据。术语“无线的”及其派生词可以被用于描述可以通过使用通过非固体介质的调制电磁辐射来通信数据的电路、设备、系统、方法、技术、通信信道等。该术语并非暗示相关联的设备不包含任何布线，虽然在一些实施例中它们可以不包含任何布线。通信芯片1006可以实现许多无线标准或者协议中的任何一种，包括但是不限制于包括如下的电气与电子工程师协会（IEEE）标准：Wi-Fi（IEEE 802.11 family（家庭））、IEEE 802.16标准（例如，IEEE 802.16-2005 修正案）、长期演进技术（LTE）项目连同任何修正案、更新，和/或修订（例如，先进LTE项目、超级移动宽带（UMB）项目（也被称为“3GPP2”）等）。IEEE 802.16 兼容宽带广域（BWA）网络一般被称为WiMAX网络，为代表全球互通微波访问（WorldwideInteroperability for Microwave Access）的首字母缩略词，其是用于通过针对IEEE802.16标准的符合性和互操作性测试的产品的认证标志。通信芯片1006可以依照全球移动通信系统（GSM）、通用分组无线电服务（GPRS）、通用移动通信系统（UMTS）、高速分组接入（HSPA）、演进HSPA（E-HSPA）或者LTE网络来操作。通信芯片1006可以依照增强型数据速率GSM演进技术（EDGE）、GSM/EDGE无线电接入网络（GERAN）、通用陆地无线电接入网络（UTRAN）或者演进UTRAN（E-UTRAN）来操作。通信芯片1006可以依照码分多址（CDMA）、时分多址（TDMA）、数字增强无绳通信（DECT）、演进数据优化（EV-DO）、它们的派生物以及被指定为3G、4G、5G及以上的任何其它无线协议来操作。在其它实施例中通信芯片1006可以依照其它无线协议来操作。
计算设备1000可以包括多个通信芯片1006。例如，第一通信芯片1006可以专用于诸如Wi-Fi和蓝牙的较短范围的无线通信，并且第二通信芯片1006可以专用于诸如GPS、EDGE、GPRS、CDMA、WiMAX、LTE、EV-DO以及其它的较长范围的无线通信。在一些实施例中，通信芯片1006可以支持有线通信。例如，计算设备1000可以包括一个或多个有线服务器。
计算设备1000的处理器1004和/或通信芯片1006可以包括IC封装中的一个或多个管芯或者其它组件。使用在此公开的技术中的任何一种可以将这样的IC封装与中介层或者另外的封装耦合。术语“处理器”可以指代任何设备或者设备的一部分，其处理来自寄存器和/或存储器的电子数据以将该电子数据转换成可以存储在寄存器和/或存储器中的其它电子数据。
在各种实现中，计算设备1000可以是膝上型电脑、上网本电脑、笔记本电脑、超级本电脑、智能手机、平板电脑、个人数字助理（PDA）、超级移动PC、移动电话、桌上型计算机、服务器、打印机、扫描仪、监视器、机顶盒、娱乐控制单元、数码相机、便携式音乐播放器或者数码录影机。在进一步的实现中，计算设备1000可以是处理数据的任何其它电子设备。在一些实施例中，在此公开的凹进导电接触可以在高性能的计算设备中实现。
以下段落提供在此公开的实施例中的各种实施例。
示例1可以封装，所述封装包括：一个或多个层；经由粘合剂与一个或多个层耦合的硅管芯；邻近于管芯并且与在封装加强肋的第一侧上的粘合剂耦合的封装加强肋；以及在封装加强肋的与第一侧相对的第二侧上与封装加强肋耦合的磁性薄膜。
示例2可以包括示例1的封装，其中粘合剂是非导电的。
示例3可以包括示例1的封装，其中粘合剂是导电的。
示例4可以包括示例3的封装，其中硅管芯与一个或多个层中的一个电耦合。
示例5可以包括示例1至示例3中的任何一个的封装，其中磁性薄膜具有大于或者等于20的磁导率。
示例6可以包括示例1至示例3中的任何一个的封装，其中磁性薄膜具有大于或者等于0.1的磁损耗正切。
示例7可以包括示例1至示例3中的任何一个的封装，其中磁性薄膜具有如在垂直于封装加强肋的第二侧的方向上测量的大于或者等于0.5微米（μm）的厚度。
示例8可以包括示例1至示例3中的任何一个的封装，其中封装加强肋在平行于封装加强肋的第一侧的平面中围绕硅管芯。
示例9可以包括示例1至示例3中的任何一个的封装，其中磁性薄膜包括钴铌锆（CoNbZr）。
示例10可以包括电子设备封装，所述电子设备封装包括：母板；以及在封装的第一侧处与母板耦合的封装，其中该封装进一步包括：经由粘合剂层在封装的与第一侧相对的第二侧上与封装耦合的管芯；其中第一侧与邻近于管芯的粘合剂层耦合的加强肋；以及在加强肋的与加强肋的第一侧相对的第二侧处与加强肋耦合的磁性薄膜。
示例11可以包括示例10的电子设备，其中粘合剂是非导电的。
示例12可以包括示例10或者示例11的电子设备，其中磁性薄膜具有大于或者等于20的磁导率。
示例13可以包括示例10或者示例11的电子设备，其中磁性薄膜具有大于或者等于0.1的磁损耗正切。
示例14可以包括示例10或者示例11的电子设备，其中磁性薄膜具有如在垂直于加强肋的第二侧的方向上测量的大于或者等于0.5微米（μm）的厚度。
示例15可以包括示例10或者示例11的电子设备，其中磁性薄膜包括钴铌锆（CoNbZr）。
示例16可以方法，所述方法包括：在封装的层上放置粘合剂层；在粘合剂层上放置硅管芯；在粘合剂层上放置加强肋，其中在放置硅管芯和放置加强肋之后，加强肋和硅管芯是彼此邻近的；以及在加强肋上放置磁性薄膜以使得加强肋处于粘合剂层和磁性薄膜之间。
示例17可以包括示例16所述的方法，其中粘合剂层是非导电的。
示例18可以包括示例16或者示例17所述的方法，其中磁性薄膜具有大于或者等于20的磁导率以及大于或者等于0.1的磁损耗正切。
示例19可以包括示例16或者示例17所述的方法，其中磁性薄膜具有如在垂直于加强肋的第二侧的方向上测量的大于或者等于0.5微米（μm）的厚度。
示例20可以包括示例16或者示例17所述的方法，其中磁性薄膜包括钴铌锆（CoNbZr）。

Claims (17)

1.一种封装，包括：
一个或多个层；
硅管芯，经由粘合剂与所述一个或多个层耦合；
封装加强肋，邻近于管芯并且与在封装加强肋的第一侧上的粘合剂耦合；以及
磁性薄膜，在封装加强肋的与第一侧相对的第二侧上与封装加强肋耦合，
其中磁性薄膜具有大于或者等于0.1的磁损耗正切。
2.如权利要求1所述的封装，其中粘合剂是非导电的。
3.如权利要求1所述的封装，其中粘合剂是导电的。
4.如权利要求3所述的封装，其中硅管芯与所述一个或多个层中的一个电耦合。
5.如权利要求1至权利要求3中的任何一个所述的封装，其中磁性薄膜具有大于或者等于20的磁导率。
6.如权利要求1至权利要求3中的任何一个所述的封装，其中磁性薄膜具有如在垂直于封装加强肋的第二侧的方向上测量的大于或者等于0.5微米(μm)的厚度。
7.如权利要求1至权利要求3中的任何一个所述的封装，其中封装加强肋在平行于封装加强肋的第一侧的平面中围绕硅管芯。
8.如权利要求1至权利要求3中的任何一个所述的封装，其中磁性薄膜包括钴铌锆(CoNbZr)。
9.一种电子设备封装，包括：
母板；以及
在封装的第一侧处与母板耦合的封装，其中该封装进一步包括：
经由粘合剂层在封装的与第一侧相对的第二侧上与封装耦合的管芯；
其中第一侧与邻近于管芯的粘合剂层耦合的加强肋；以及
在加强肋的与加强肋的第一侧相对的第二侧处与加强肋耦合的磁性薄膜，
其中磁性薄膜具有大于或者等于0.1的磁损耗正切。
10.如权利要求9所述的电子设备，其中粘合剂是非导电的。
11.如权利要求9或者权利要求10所述的电子设备，其中磁性薄膜具有大于或者等于20的磁导率。
12.如权利要求9或者权利要求10所述的电子设备，其中磁性薄膜具有如在垂直于加强肋的第二侧的方向上测量的大于或者等于0.5微米(μm)的厚度。
13.如权利要求9或者权利要求10所述的电子设备，其中磁性薄膜包括钴铌锆(CoNbZr)。
14.一种方法，包括：
在封装的层上放置粘合剂层；
在粘合剂层上放置硅管芯；
在粘合剂层上放置加强肋，其中在放置硅管芯和放置加强肋之后，加强肋和硅管芯是彼此邻近的；以及
在加强肋上放置磁性薄膜以使得加强肋处于粘合剂层和磁性薄膜之间，
其中磁性薄膜具有大于或者等于20的磁导率以及大于或者等于0.1的磁损耗正切。
15.如权利要求14所述的方法，其中粘合剂是非导电的。
16.如权利要求14或者权利要求15所述的方法，其中磁性薄膜具有如在垂直于加强肋的第二侧的方向上测量的大于或者等于0.5微米(μm)的厚度。
17.如权利要求14或者权利要求15所述的方法，其中磁性薄膜包括钴铌锆(CoNbZr)。
CN201780059635.0A 2016-10-27 2017-09-21 浮置的封装加强肋 Active CN109716510B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/335999 2016-10-27
US15/335,999 US10134690B2 (en) 2016-10-27 2016-10-27 Floating package stiffener
PCT/US2017/052792 WO2018080676A1 (en) 2016-10-27 2017-09-21 Floating package stiffener

Publications (2)

Publication Number Publication Date
CN109716510A CN109716510A (zh) 2019-05-03
CN109716510B true CN109716510B (zh) 2024-01-12

Family

ID=62021775

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780059635.0A Active CN109716510B (zh) 2016-10-27 2017-09-21 浮置的封装加强肋

Country Status (5)

Country Link
US (1) US10134690B2 (zh)
KR (1) KR102552152B1 (zh)
CN (1) CN109716510B (zh)
DE (1) DE112017005455T5 (zh)
WO (1) WO2018080676A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11527489B2 (en) * 2018-06-29 2022-12-13 Intel Corporation Apparatus and system with package stiffening magnetic inductor core and methods of making the same

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002016167A (ja) * 2000-06-28 2002-01-18 Kyocera Corp 半導体素子収納用パッケージ部品及びこれを用いた半導体素子収納用パッケージ
TW201307183A (zh) * 2011-08-03 2013-02-16 Qualcomm Mems Technologies Inc 在電子器件上之金屬薄屏蔽
CN105957858A (zh) * 2015-03-09 2016-09-21 英特尔公司 用以缓解rfi 和si 风险的封装上浮置金属/加劲构件接地

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6142361A (en) 1999-12-09 2000-11-07 International Business Machines Corporation Chip C4 assembly improvement using magnetic force and adhesive
US6882042B2 (en) 2000-12-01 2005-04-19 Broadcom Corporation Thermally and electrically enhanced ball grid array packaging
US20090315156A1 (en) 2008-06-20 2009-12-24 Harper Peter R Packaged integrated circuit having conformal electromagnetic shields and methods to form the same
CN103221331B (zh) 2010-09-18 2016-02-03 快捷半导体公司 用于微机电系统的密封封装
US8492888B2 (en) * 2011-09-02 2013-07-23 Stats Chippac Ltd. Integrated circuit packaging system with stiffener and method of manufacture thereof
US20150143690A1 (en) * 2013-11-22 2015-05-28 Texas Instruments Incorporated Forming integrated inductors and transformers with embedded magnetic cores
US9613897B2 (en) * 2014-11-11 2017-04-04 Globalfoundries Singapore Pte. Ltd. Integrated circuits including magnetic core inductors and methods for fabricating the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002016167A (ja) * 2000-06-28 2002-01-18 Kyocera Corp 半導体素子収納用パッケージ部品及びこれを用いた半導体素子収納用パッケージ
TW201307183A (zh) * 2011-08-03 2013-02-16 Qualcomm Mems Technologies Inc 在電子器件上之金屬薄屏蔽
CN105957858A (zh) * 2015-03-09 2016-09-21 英特尔公司 用以缓解rfi 和si 风险的封装上浮置金属/加劲构件接地

Also Published As

Publication number Publication date
US20180122748A1 (en) 2018-05-03
WO2018080676A1 (en) 2018-05-03
US10134690B2 (en) 2018-11-20
CN109716510A (zh) 2019-05-03
DE112017005455T5 (de) 2019-07-11
KR20190062415A (ko) 2019-06-05
KR102552152B1 (ko) 2023-07-06

Similar Documents

Publication Publication Date Title
US10475756B2 (en) Composite antenna substrate and semiconductor package module
US11096269B2 (en) Printed circuit board assembly
CN107924914B (zh) 具有热稳定无线互连的平台
US10595409B2 (en) Electro-magnetic interference (EMI) shielding techniques and configurations
US20210313276A1 (en) Semiconductor package and antenna module comprising the same
CN108701680B (zh) 带有使用金属层和通孔的电磁干扰屏蔽的半导体封装
US11177551B2 (en) Antenna module
TWI694579B (zh) 半導體封裝
US10332821B2 (en) Partially molded direct chip attach package structures for connectivity module solutions
US10103088B1 (en) Integrated antenna for direct chip attach connectivity module package structures
US11527485B2 (en) Electrical shield for stacked heterogeneous device integration
US20190013303A1 (en) Extended stiffener for platform miniaturization
CN109716510B (zh) 浮置的封装加强肋
US20180286815A1 (en) Shielding solutions for direct chip attach connectivity module package structures having shielding structures attached to package structures
US11552403B2 (en) Slot antenna on a printed circuit board (PCB)
US11658417B2 (en) Antenna substrate
US11039537B1 (en) Electronic component embedded substrate
US11031359B2 (en) Capacitor loop structure
US20220148981A1 (en) Integrated circuit package with through void guard trace
US11576254B2 (en) Cable substrate
CN115942589A (zh) 印刷电路板和包括该印刷电路板的电子组件封装件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant