CN105957858A - 用以缓解rfi 和si 风险的封装上浮置金属/加劲构件接地 - Google Patents

用以缓解rfi 和si 风险的封装上浮置金属/加劲构件接地 Download PDF

Info

Publication number
CN105957858A
CN105957858A CN201610076135.5A CN201610076135A CN105957858A CN 105957858 A CN105957858 A CN 105957858A CN 201610076135 A CN201610076135 A CN 201610076135A CN 105957858 A CN105957858 A CN 105957858A
Authority
CN
China
Prior art keywords
packaging
base plate
stiffening element
layer
conductive material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610076135.5A
Other languages
English (en)
Inventor
H·蒋
R·斯塔克斯托恩
D·A·拉奥拉内
K·D·琼斯
A·达尔
O·G·卡尔哈德
K·达尼
S·拉玛林加姆
L-S·翁
R·F·切尼
P·N·斯托弗
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN105957858A publication Critical patent/CN105957858A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32153—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/32155—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being non-metallic, e.g. being an insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83851—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Combinations Of Printed Boards (AREA)

Abstract

一种设备包括：包括管芯和封装基板的封装件，所述封装基板包括导体；以及电耦合至封装基板的导体的加劲构件主体。一种设备包括：包括管芯和封装基板的封装件；耦合至封装基板的加劲构件主体；以及位于加劲构件主体和封装基板之间的导电路径。一种方法包括将加劲构件主体电耦合至封装基板的导体。

Description

用以缓解RFI和SI风险的封装上浮置金属/加劲构件接地
技术领域
集成电路封装件。
背景技术
加劲构件已被普遍用于无芯、超薄芯客户端球栅阵列(BGA)产品以用于有效的封装件翘曲控制并减少变动。但是，具有金属主体的加劲构件能够充当天线并增大了射频干扰(RFI)风险和信号完整性(SI)风险。强RFI能够降低WiFi/WWAN吞吐量并引起用户体验劣化和验证失败。金属主体加劲构件还使得中央处理单元(CPU)对静电放电(ESD)噪声更加敏感，并在加劲构件谐振频率上引起强信号串扰。
电磁干扰(EMI)是现代化电子装置/移动应用中的严重问题。通常，EMI是由于电磁感应或外部来源发射的电磁辐射而产生的对电场的扰动。尽管EMI是跨越整个电磁谱(即从不到一赫兹(Hz)的直流(DC)电到超过1020Hz的伽马射线)而存在的，但是大部分EMI问题局限于所述谱的处于25kHz和10GHz之间的部分。这一部分被称为射频干扰(RFI)区域，并且覆盖射频和音频。一般可以采用缩写EMI代表EMI和RFI两者。还将射频干扰描述为具有处于射频传输专用的频率范围内的含量的不合乎需要的电能。在从30MHz到10GHz的频率范围内最常发现辐射的RFI。这些RFI的出现可能是瞬态的、连续的或间歇的。EMI的外部源可以是通信和雷达发射器、电开关触点、计算机、电压调节器、脉冲发生器、弧光/放电灯、间歇式接地连接、太阳噪声、闪电电磁脉冲。EMI影响高性能电子装置保持时域内的信号完整性和频域内的功率完整性的能力。对于集成电路而言，通常RF频率对移动装置最为重要。一个电子RF装置生成的电磁辐射可能对诸如蜂窝电话、无线电等其它类似的电子装置造成不利影响。例如，在移动电话接通时，要发射大量的功率。该装置与其它装置的RF频率发生干扰。EMI/RFI屏蔽是电信所必需的，因为如果信号接近相同的频率，那么无线电发射可能妨碍信号的接收。EMI/RFI屏蔽可以防止不正确的频率对装置造成干扰。在医院，设备必须满足食品和药物管理局(FDA)设定的标准，以防止机械设备受到蜂窝电话、个人数字助理(PDA)或其它电子装置的影响。EMI/RFI屏蔽有助于使得这样的保护成为可能。对于移动装置而言，印刷电路板(PCB)尺寸持续减小，功率密度不断提高，并且功耗不断降低；所有的这些都需要低EMI。
附图说明
图1示出了包括集成电路封装件和加劲构件的组件的部分的截面侧视图。
图2示出了图1的组件的顶视图。图3示出了封装组件的另一实施例的截面侧视图。图4示出了封装组件的另一实施例的截面侧视图。
图5示出了封装组件的另一实施例的截面侧视图。图6示出了封装组件的另一实施例的截面侧视图。图7示出了封装组件的另一实施例的截面侧视图。图8示出了封装组件的另一实施例的截面侧视图。图9示出了封装组件的另一实施例的截面侧视图。图10示出了形成诸如图9所示的封装组件等封装组件的流程图。
图11示出了作为面板制备过程的部分的具有形成于其上的铜箔的牺牲材料或芯基板的一部分的截面侧视图。
图12示出了在图11的结构的相对侧上引入了牺牲铜箔之后的结构。
图13示出了在图12的结构的相对侧上形成了载体构建层之后的结构。
图14示出了在将构建封装基板与牺牲基板分开并将加劲构件和管芯附接至封装基板之后的图13的结构。
图15示出了在加劲构件和封装基板上引入导电层屏蔽之后的图14的结构。
图16示出了计算装置的实施例。
具体实施方式
公开了用于缓解集成电路封装件中的RFI和SI风险的加劲构件接地解决方案。在一个实施例中，公开了一种包括封装件的设备，其包括管芯和封装基板以及电连接至所述封装基板的导体的加劲构件主体。在另一实施例中，公开了一种设备，其包括含有管芯和封装基板的封装件、耦合至封装基板的加劲构件主体、以及加劲构件主体和封装基板之间的电路径。可以通过导电粘合剂、焊膏材料、加劲构件变型或者连接至每一部件的导电材料来实现加劲构件主体和封装基板之间的导电路径(例如，接地路径)。
图1示出了包括集成电路封装件和加劲构件的组件的部分的截面侧视图。图2示出了图1的组件的顶视图。组件100包括封装基板110、连接至封装基板110的管芯115以及连接至封装基板并包围管芯115的加劲构件120。在该实施例中，加劲构件120是连续结构。在另一实施例中，加劲构件120是不连续的。代表性地，封装基板110是无芯或超薄芯(UTC)封装件。UTC封装件通常包括100微米(μm)到200μm厚的芯，其具有与有芯基板类似的构建层。所述芯由预浸渍材料、内铜(Cu)箔和外铜箔构成。在基于真空的架构中，由于在内铜箔和外铜箔之间建立了真空而使得内铜箔和外铜箔接触。在基于粘合剂的架构中，通过内铜箔和外铜箔之间的低剥离强度等级粘合剂将它们结合在一起。芯材料(预浸渍材料)粘附至内铜箔和外铜箔。为了得到无芯封装件，在芯的两侧上建立构建层。通过对ABF层进行层压、固化、钻孔和去钻污、并随后进行自对准电镀(SAP)处理以形成导电层或线和导电通孔来构建出构建层。在层压所有的构建层之后，对面板进行布线并使外铜箔与内铜箔分开，并去除所述芯。对暴露的外铜箔进行蚀刻，并且然后去除蚀刻停止材料。因而，最终的封装件仅由构建层组成。就无芯封装件而言，封装基板可以容易地经由倒装芯片工艺而附接到CPU/PCH管芯。UTC/无芯封装件是针对诸如移动芯片/装置等低Z高度产品。
参考图1，组件100的封装基板110包括若干层的导电金属线或导电金属层，包括导电层120A、导电层120B、导电层120C、导电层120D和导电层120E。每一导电层经由电介质材料(例如，ABF膜或薄板)而与接下来的导电层分开。在该实施例中，导电层120A代表初始导电层，其它层按照导电层120B、导电层120C、导电层120D、然后是最后导电层120E的顺序与初始层(导电层120A)依次隔开，导电层120E离管芯115最远(离封装基板110的管芯侧最远)。图1还示出了置于导电层120A之上(如图所示处于导电层120和封装基板的顶面之间)的接触垫片123。在一个实施例中，接触垫片123通过导电通孔连接至导电层的至少其中之一(例如，导电层120B)，在一个实施例中，所述导电层起着接地平面的作用。如图所示，不必将接触垫片连接至初始导电层120A。最后，图1示出了封装基板110的基板侧上的接触点122，其连接至导电层120E，以将组件100电连接至诸如母板等基板150。
由例如阻焊剂构成的电介质层125设置在封装基板110的接触垫片123上。图1示出了穿过阻焊剂的开口，从而允许接触垫片123和加劲构件130的主体之间发生接触。在一个实施例中，所述开口含有各向同性导电粘合剂160。在图1的截面图中，示出了由加劲构件130和接触垫片123之间的各向同性导电粘合剂160的连接所建立的导电路径。在一个实施例中，基于产品性能要求确定路径的数量。可以将各向同性导电粘合剂160施加或印刷到导电层(例如，导电层的垫片区域)上。图1还示出了设置或放置在封装基板110和加劲构件130之间的形成导电路径的区域以外的区域中的粘合剂170。在一个实施例中，粘合剂170是诸如硅酮或环氧树脂类型的粘合剂等非导电粘合剂。在一个实施例中，一旦完成了引入和沉积，就对导电粘合剂160和粘合剂170中的每一个进行固化。
图3示出了封装组件的另一实施例的截面侧视图。封装组件200包括封装基板210和加劲构件230。如图所示，与参考图1和图2描述的实施例类似，在电介质材料的某些区域内制作通往接触点223的开口，并且诸如各向同性导电粘合剂260等导电粘合剂被引入加劲构件230和封装基板210之间，并且形成如图所示的通往加劲构件230的整个下侧表面和封装基板的典型地起着接地层的作用的导电层的导电路径。在该实施例中，从在具有通往封装件的下层导电垫片的开口的区域以外的区域内存在粘合剂，并将粘合剂用于将加劲构件230连接至封装基板的意义上来讲将所述导电粘合剂示为是连续的。在另一实施例中，从除了存在通往下层导电垫片的开口的区域之外，存在加劲构件230和封装基板110之间的具有粘合剂的区域和没有粘合剂的区域的意义上来讲，所述导电粘合剂是不连续的。
图4示出了封装组件的另一实施例的截面侧视图。在该实施例中，封装组件300包括封装基板310和与之连接的加劲构件330。封装基板310包括位于其内的若干导电层，所述导电层按照从封装基板的器件侧开始的相继次序包括初始导电层320A、导电层320B、导电层320C、导电层320D和最后导电层320E。在图示的实施例中，在加劲构件330和封装基板310之间形成接触垫片323，并通过导电通孔将这样的垫片连接至导电层中的一者或多者。在实施例中，由阻焊剂构成的电介质325设置在封装基板上，并且形成通过电介质层325到达接触垫片323的开口。导电粘合剂设置或形成在加劲构件的主体和接触垫片323之间。在该实施例中，图4示出了被设置到接触垫片323并且还连接至加劲构件330的基底的各向异性导电粘合剂360。可以如图所示将各向异性导电粘合剂施加或印刷到这样的垫片上，并且然后可以将诸如硅粘合剂的非导电粘合剂370施加到非垫片区域中。例如，可以在高压下使粘合剂固化。在一个实施例中，诸如粘合剂360的各向异性导电粘合剂可以包括填料。填料的代表性示例是涂覆有导电材料(例如，涂覆有金属)的弹性体球(例如，涂有金或银或银/金的球)或类似形状的可在加劲构件接合压力下压缩的材料。诸如弹性体球的填料能够提供针对变动的提高的工艺容差，并且除了在加劲构件和封装基板之间提供导电垫片之外有可能在电性能方面提供更好的接触。在另一实施例中，填料为涂有金、银或银/金的铜球。
图5示出了包括封装基板410和加劲构件430的封装组件的另一实施例。在该实施例中，通过低温焊料(LTS)460将加劲构件430电连接至封装基板410。在一个实施例中，可以将LTS膏460印刷到封装基板的接触垫片423上，这样的接触垫片电连接至导电层或线(例如，接地线)。图5还示出了在加劲构件430和封装基板410之间的不包括接触垫片的区域中的非导电粘合剂470。代表性地，在加劲构件接合过程期间，在非导电粘合剂被固化的同时，LTS焊料460熔化并使加劲构件430润湿。在一个实施例中，加劲构件430的表面可以包括涂层，从而更易于润湿。作为导电材料的LTS焊料460在加劲构件430和封装基板410之间提供导电路径。
图6示出了封装组件的另一实施例的截面侧视图。组件500包括封装基板510、连接至封装基板的芯片或管芯515以及同样连接至基板的加劲构件530。在该实施例中，管芯515和加劲构件530通过微球(例如，焊料球)电连接至封装基板510。代表性地，可以通过通往连接至封装基板的一条或多条导电线(例如，接地线)的导电接触垫片565A的连接将加劲构件530电连接至封装基板510(例如，接地)。通过电介质层525露出接触垫片565A。图6示出了加劲构件530和封装基板之间的导电微球560A，其连接至封装基板的导电垫片565A。图6还示出了微球560B，其将管芯515连接到封装基板510，到达封装基板510的接触垫片565B。可以将高温焊料用于微球565A和微球560B。在一个实施例中，由焊料材料构成的微球560A用于在附接管芯515之前将加劲构件530附接至封装基板510，从而使管芯附接回流不使加劲构件凸点熔化。在另一实施例中，可以在回流过程中利用粘合剂固定加劲构件530。在替代的实施例中，在附接加劲构件530之前将管芯515附接至封装基板510。代表性地，用底部填充材料570B附接并固定管芯515。之后将加劲构件530附接至封装基板510，随后是底部填充材料570A。在这个过程中，与微球560B的焊料材料相比，由焊料构成的微球560A具有类似的或更低的熔化温度。在一个实施例中，对加劲构件530的表面加以修改(例如，表面拓扑结构改变、用助熔剂处理、采用另一种金属镀覆等)，以使其易于润湿。加劲构件530和封装基板510之间的微球560A在所述结构之间提供了连接的垫片。
图7示出了封装组件的另一实施例。封装组件600包括封装基板610和加劲构件630。在该实施例中，加劲构件630被创建为具有相对于表面的凹坑或凸起6310。使这些凹坑与封装基板的导电垫片665的位置对准。在一个实施例中，凹坑6310的凸起厚度t大于或等于如图所示的垫片表面与封装基板的上表面(电介质层625)之间的电介质层厚度加上加劲构件630与封装基板610之间的任何期望的粘合剂670的厚度。在一个实施例中，将诸如二氧化硅粘合剂(例如，非导电粘合剂)的粘合剂670施加或印刷到封装基板610的向包括导电垫片665的区域突起的上表面的区域上，并且之后附接加劲构件630并在加劲构件接合过程期间使粘合剂固化。通过凹坑6310在加劲构件630和封装基板610之间产生导电垫片。
图8示出了封装组件的另一实施例。封装组件700包括封装基板710和加劲构件730。在该实施例中，加劲构件730具有若干接触舌片，它们在对应于封装基板710的接触垫片的区域中提供了突出或凹坑的表面。在一个实施例中，接触舌片的厚度t大于接触垫片765(如图所示)之上或上的电介质材料以及加劲构件730和封装基板之间的粘合剂(粘合剂770)的厚度。在一个实施例中，接触舌片7310能够在加劲构件接合过程期间压缩。通过接触舌片7310在加劲构件730和封装基板710之间产生导电垫片。
在另一实施例中，除了使组件包括电连接至封装基板(例如，接地平面)的加劲构件以在加劲构件与封装基板之间形成导电通路之外，还要为所述组件屏蔽掉例如EMI/RFI。图9示出了封装组件的另一实施例的截面侧视图。封装组件800包括具有集成电路管芯875和加劲构件830的封装基板810，其中集成电路管芯875在封装基板的器件侧上连接至封装基板的接触垫片865，并且加劲构件830通过诸如非导电粘合剂的粘合剂870连接至封装基板的器件侧。封装基板810是(例如)常规封装基板或超薄芯基板，其包括处于基板的不同平面内并且通过电介质材料与相邻层分开的若干导电层。图9示出了导电层820A、导电层820B、导电层820C、导电层D和导电层820E。在该实施例中，从导电层820A被设置为最接近封装基板的器件侧并且最接近接触垫片865的意义上来讲导电层820A是初始层。从导电层820E处于离封装基板的器件侧最远的平面内并且在该实施例中包括用于将封装基板连接至诸如印刷电路板的另一基板的接触点的意义上来讲导电层820E是最后层。
图9所示的封装组件800还包括导电层860，其涂覆加劲构件830并且设置在封装基板810的相对侧壁上(例如，直线围成的封装结构的一对相对侧壁中的一个或两个侧壁)。在一个实施例中，导电层860包括诸如铜、镍或钛的金属材料，其展示出高屏蔽效率，使得导电层能够充当EMI/RFI屏蔽。在一个实施例中，除了充当EMI/RFI屏蔽之外，金属层860还充当加劲构件830和封装基板810之间的导电路径。图9示出了封装基板的延伸至封装基板的相对侧壁的导电层820B和820D。在一个实施例中，导电层820B和820D中的一层或两层暴露于相应侧壁中的一个或两个上，并因此与形成于侧壁上的导电层860物理和电气连接。在一个实施例中，导电层820B和820D中的一层或两层充当接地平面。相应地，通过导电层860与加劲构件830的连接提供了通往封装件的接地的导电路径。
图10示出了用于形成诸如图9所示的封装组件800等封装组件的流程图。图11-16更详细地示出了图10中描述的过程的部分。在描述图11-15的以下段落中，将参考图10的方法900。
在一个实施例中，所述处理方法开始于面板制备(块902)。图11示出了作为面板制备过程的部分(图10的块902)的具有形成于其上的铜箔的牺牲材料或芯基板的部分的截面侧视图。图11示出了由(例如)预浸渍材料构成的基板1010。内铜箔1015A和内铜箔1015B分别处于基板1010的相对侧上。外铜箔1020A和外铜箔1020B分别叠覆在每个内铜箔上。在一个实施例中，将铜箔压到一起或粘合到一起以形成面板。对于真空架构而言，在一个实施例中，内铜箔1015A/1015B比外铜箔1020A/1020B短，使得预浸渍材料能够粘附到内铜箔和外铜箔1020A/1020B上，继而将它们结合到一起。在图11所示的实施例中，面板制备还包括分别在外铜箔1020A和外铜箔1020B上引入蚀刻停止层1025A和1025B。蚀刻停止层1025A和蚀刻停止层1025B的代表性材料是抵抗铜蚀刻化学试剂的聚合物或电介质构建层。
图12示出了在图11的结构的相对侧上引入了牺牲铜箔之后的结构。代表性地，将牺牲铜箔1030A和牺牲铜箔1030B压到所述结构上(图10的块906)。代表性地，每个牺牲铜箔具有约为管芯厚度的厚度。
图13示出了在图12的结构的相对侧上形成了构建载体构建层之后的结构。图13示出了在牺牲铜箔面板1030A上由图案化导电材料和绝缘材料的交替层构成的构建载体1040A、以及在牺牲铜面板1030B上由图案化导电材料和绝缘材料的交替层构成的构建载体1040B。将参考构建载体1040A描述形成构建层的过程。代表性地，最初在牺牲铜面板1030A上引入一层电介质材料1050A1。在一个实施例中，电介质材料1050A1是电介质构建层材料，其为(例如)ABF材料构成的膜或薄片，其被层压至铜面板1030A(图10中的块908)。在引入电介质材料1030A之后，在希望在封装基板和另一基板(例如，母板)之间发生接触的区域中形成穿过电介质材料1050A1的开口。一种形成开口的方式是通过激光打孔工艺(图10的块910)。在形成穿过电介质材料1050A1的开口或通孔之后，对通孔进行去钻污(图10的块912)。之后，可以在所述通孔中以及电介质材料1050A1的表面上引入/沉积无电镀铜材料(图10的块914)。之后可以在电介质材料1050A1的包括无电镀铜材料的表面上引入图案掩模。图案化将限定通过例如掩模内的开口来为第一导电层级或层布线的迹线。之后，在电介质材料1050A1上和通孔中的暴露的无电镀铜上电镀电解铜(图10的块916)。在电解铜电镀之后，通过例如剥离来去除用于限定图案的掩模(例如，DFR掩模)，以留下铜迹线(导电材料)。之后执行急速(flash)蚀刻，以去除在所形成的迹线之间的暴露的无电镀铜(图10的块920)。
可以任选地将上述与引入电介质材料和图案化的导电层相关联的过程重复一次或多次，直到形成期望数量的构建层为止。图13示出了构建载体1040A，其包括设置在电介质材料1050A1、1050A2、1050A3、1050A4和1050A5之间的导电层1045A1、1045A2、1045A3、1045A4和1045A5作为示例。在对最末或最后导电材料层(导电层1045A5/1045B2)进行图案化之后，引入由例如阻焊剂构成的最终电介质材料(图10的块922)。图13示出了由例如在图案化的导电层1045A5上引入的层压阻焊剂膜构成的电介质层1055A、以及由在图案化的导电层1045B5上引入的类似材料构成的电介质层1055B。图13还示出了电介质层1055A的图案化，以形成通往导电层1045A5的开口，从而实现例如与面板的焊料连接。类似地使电介质层1055B图案化。在引入由例如阻焊剂构成的电介质层1055A/1055B并使其图案化之后，可以对所述电介质层进行固化(图10的块924)。
图14示出了在将构建封装基板与牺牲基板分开并将加劲构件附接至封装基板之后的图13的结构，并且示出了所述结构的布线。如图14中所示，基板1010的两侧包括构建封装层。为了将封装基板或面板与基板1010及相关联的铜箔(铜箔1015A/1015B、1020A/1020B)分开，在一个实施例中，在面板的所有四个侧面沿所述结构的周界对所述结构进行布线(图10的块932)。可以利用例如Hitachi雕刻机(router)完成布线。布线去除了将内铜箔1015A/1015B和外铜箔1020A/1020B与基板1010结合在一起的任何粘合剂。通过这种方式，内铜箔1015A/1015B脱离外铜箔1020A/1020B(图10的块934)。图14示出了集中在基板1040B上的单独结构。
在分离之后，从每一单独的面板或封装件上去除外铜箔1020A和1020B(图10的块936)。可以去除铜箔的一种方式是通过蚀刻工艺。图14示出了去除外铜箔1020B之后的结构。去除铜面板的一种适当的蚀刻技术是湿化学蚀刻剂。
一旦去除了外铜箔1020B，就去除蚀刻停止层1025B。在一个实施例中，可以通过将蚀刻停止层1025B(参考图11)暴露至湿法喷砂设备来去除所述层(图10的块938)。湿法喷砂工艺在去除蚀刻停止层而同时保留牺牲铜箔1030B方面提供了选择性。
在去除蚀刻停止层1025B之后，在一个实施例中，去除牺牲铜箔1030B。去除牺牲铜箔1030B的一种技术是通过使用与上文所述的蚀刻外铜箔所使用的类似的化学溶液的蚀刻工艺(图10的块940)。图14示出了去除牺牲铜箔之后的结构。
可以在大基板上执行上述过程，从而可以在例如基板1010的每一侧上同时形成多个面板或封装件。在去除牺牲铜箔1030B之后，可以将所述结构单一化成个体单元(图10的块942)。一种单一化工艺是锯或切割工艺。
在一个实施例中，一旦完成了对封装件或面板的单一化，就将加劲构件附接至封装基板或面板。在另一实施例中，可以在将封装基板或面板与基板1010分开之前和/或在单一化之前将加劲构件附接至封装基板或面板。图14示出了通过在电介质层1055B和加劲构件1070之间的粘合剂1072而连接至/附接至封装基板的加劲构件1070(图10的块928)。在一个实施例中，加劲构件1070是具有框架形状的诸如铜或不锈钢等金属材料，所述框架形状的代表性尺寸是1毫米(mm)到5mm的宽度以及0.1mm到0.5mm的厚度。在另一实施例中，加劲构件1070是或者包括非导电材料。代表性地，将加劲构件1070连接/附接至由阻焊剂构成的电介质层1055B的适当粘合剂是环氧树脂或硅酮或类似材料(图10的块930)。引入液态形式的环氧树脂，并在连接/附接加劲构件1070之后，通过使所述结构暴露至热源而使环氧树脂固化(图10的块930)。
图14还示出了在将芯片或管芯附接至封装基板之后的结构(图10的块944)。管芯附接可以发生在上文所述的加劲构件附接之前或之后。代表性地，在对应于与管芯1075相关联的垫片(例如柱1080)的接触点的区域中，在封装基板的管芯侧上的电介质层1055B的图案化的开口中引入焊料材料1065(例如，焊料球)。如该实施例中所示，焊料材料接触导电层1045B5。之后，通过焊料材料连接将管芯1075连接/附接至封装基板。一旦完成了连接就对所述结构实施回流工艺。在管芯附接过程之后，可以在管芯和封装基板之间引入由例如电介质材料构成的底部填充材料(图10的块948)。
图15示出了在封装基板的基板侧连接/附接焊料材料(焊料球)并在加劲构件和封装基板上引入导电层屏蔽之后的图14的结构。图15示出了在电介质层或膜1050B1的开口中引入的焊料材料1095(例如，焊料球)(图10的块950)。如图所示，将焊料材料1095引入到导电层1045B1上。
图15示出了在加劲构件1070和封装基板上涂覆屏蔽材料1090之后的图14的结构。在一个实施例中，屏蔽层是诸如金属等导电材料，可以通过例如溅射工艺引入该导电材料，以在封装件上涂覆金属。代表性地，可以将个体封装件连同用于溅射工艺的靶材金属置于真空室内。向真空室中引入等离子体。等离子体撞击金属靶材。于是，金属靶材受到来自等离子体的高能粒子的轰击。从靶材金属释放的原子沿目标线(line of site)沉积在封装件上。代表性地，使用氩等离子体。用于干扰屏蔽(例如，EMI和/或RFI屏蔽)的适当金属包括但不限于镍和铜。在另一实施例中，可以使用多种金属，例如由镍和铜构成的层。在一个实施例中，金属层或者由具有相同或不同厚度的不同金属构成的金属堆叠体的总厚度大约小于六微米，并且在另一实施例中，所述总厚度小于大约三微米。
参考图10的流程图以及图11-16的图示所描述的方法代表形成包括加劲构件的EMI/RFI屏蔽封装件的方法，其中，封装基板是无芯或UTC封装基板。在封装基板是常规封装基板的另一实施例中，用以形成EMI/RFI屏蔽的方法可以如相对于图10的流程图的块944到块952所描述的那样进行。
图16示出了根据一种实施方式的计算装置1100。计算装置1100容纳板1102。板1102可以包括若干部件，其包括但不限于处理器1104以及至少一个通信芯片1106。处理器1104物理和电耦合至板1102。在一些实施方式中，至少一个通信芯片1106还物理和电耦合至板1102。在其它实施方式中，通信芯片1106是处理器1104的部分。
根据其应用，计算装置1100可以包括一个或多个其它部件，这些部件可以或可以不物理和电耦合至板1102。这些其它部件包括但不限于易失性存储器(例如，DRAM)、非易失性存储器(例如，ROM)、微机电系统(MEMS)器件(例如传感器、致动器)、闪速存储器、图形处理器、数字信号处理器、密码处理器、芯片组、天线、显示器、触摸屏显示器、触摸屏控制器、电池、音频编解码器、视频编解码器、功率放大器、全球定位系统(GPS)装置、罗盘、加速度计、陀螺仪、扬声器、照相机和大容量存储装置(例如硬盘驱动器、压缩磁盘(CD)、数字多功能盘(DVD)等)。
通信芯片1106能够实现往返于计算装置1100的数据传输的无线通信。术语“无线”及其派生词可用于描述可通过非固体介质通过使用经调制的电磁辐射来传送数据的电路、装置、系统、方法、技术、通信信道等。术语并非暗示相关联的装置不包含任何线路，尽管在一些实施例中它们可能不包含线路。通信芯片1106可以实施很多无线标准或协议中的任何标准或协议，其包括但不限于Wi-Fi(IEEE 802.11族)、WiMAX(IEEE 802.16族)、IEEE 802.20、长期演进(LTE)、Ev-DO、HSPA+、HSDPA+、HSUPA+、EDGE、GSM、GPRS、CDMA、TDMA、DECT、蓝牙及其衍生产物以及任何其它被指定为3G、4G、5G和更高代的无线协议。计算装置1100可以包括多个通信芯片1106。例如，第一通信芯片1106可以专用于较短范围的无线通信，例如Wi-Fi和蓝牙，第二通信芯片1106可以专用于较长范围的无线通信，例如GPS、EDGE、GPRS、CDMA、WiMAX、LTE、Ev-DO等。
计算装置1100的处理器1104包括封装在处理器1104内的集成电路管芯。在一些实施方式中，所述处理器的集成电路管芯包括诸如晶体管或金属互连件等一个或多个器件。术语“处理器”可以指对来自寄存器和/或存储器的电子数据进行处理从而将该电子数据变换成可以存储在寄存器和/或存储器中的其它电子数据的任何装置或装置的部分。
通信芯片1106还包括封装在通信芯片1106内的集成电路管芯。根据另一实施方式，通信芯片的集成电路管芯包括诸如晶体管或金属互连件等一个或多个器件。
在其它实施方式中，计算装置1100内容纳的另一个部件可以包含集成电路管芯，所述集成电路管芯包括诸如晶体管或金属互连件等一个或多个器件。
在各实施方式中，计算装置1100可以是膝上型电脑、上网本、笔记本、超级本、智能电话、平板电脑、个人数字助理(PDA)、超级移动PC、移动电话、台式计算机、服务器、打印机、扫描仪、监视器、机顶盒、娱乐控制单元、数字照相机、便携式音乐播放器、数字视频记录仪或混合装置。在其它实施方式中，计算装置1100可以是处理数据的任何其它电子装置。
示例
示例1是一种设备，其包括：包含管芯和封装基板的封装件，所述封装基板包括导体；以及电耦合至所述封装基板的导体的加劲构件主体。
在示例2中，示例1的设备还包括处于加劲构件主体和封装基板的导体之间的导电材料。
在示例3中，示例2的设备中的导电材料包括导电粘合剂。
在示例4中，示例2的设备中的导电材料包括焊膏或微球。
在示例5中，示例2的设备中的导电材料包括涂有导电材料的微球。
在示例6中，示例2的设备中的导电材料包括处于加劲构件主体和封装基板的导体之间的连续材料层。
在示例7中，示例1的设备中的加劲构件主体包括通常为平面的表面以及从所述通常为平面的表面延伸出来的多个凸起，其中，所述多个凸起耦合至所述封装基板的导体。
在示例8中，示例1的设备还包括设置在加劲构件和封装基板上的导电材料，所述导电材料将加劲构件主体电耦合到封装基板的导体。
在示例9中，示例8的设备中的封装基板包括多个导电层，每个导电层限定了导体，并且导电材料耦合至多个导电层的至少其中之一。
在示例10中，示例9的设备中的封装基板包括限定了一厚度的一对相对的侧面部分，并且所述导电材料设置在所述对相对的侧面部分上。
在示例11中，示例9的设备中的多个导电层包括被放置为最接近加劲构件的初始层和被放置为与最远离加劲构件的最后层，其中，所述导电材料耦合至所述多个导电层中的除了初始层之外的导电层的其中之一。
示例12是一种设备，其包括：包括管芯和封装基板的封装件；耦合至所述封装基板的加劲构件主体；以及处于加劲构件主体和封装基板之间的导电路径。
在示例13中，示例12的设备中的导电路径包括处于加劲构件主体和封装基板的导体之间的导电材料。
在示例14中，示例13的设备中的导电材料包括导电粘合剂。
在示例15中，示例13的设备中的导电材料包括焊膏或微球。
在示例16中，示例13的设备中的导电材料包括涂有导电材料的微球。
在示例17中，示例13的设备中的导电材料包括处于加劲构件主体和封装基板的导体之间的连续材料层。
在示例18中，示例12的设备中的加劲构件主体包括通常为平面的表面以及从所述通常为平面的表面延伸出来的多个凸起，其中，所述多个凸起包括处于所述加劲构件和所述封装基板之间的导电路径。
在示例19中，示例12的设备还包括设置在加劲构件和封装基板上的导电材料，其中，所述导电材料包括处于加劲构件和封装基板之间的导电路径。
在示例20中，示例19的设备中的封装基板包括多个导电层，每个导电层限定了导体，并且导电材料耦合至所述多个导电层的至少其中之一。
在示例21中，示例20的设备中的封装基板包括限定了一厚度的一对相对的侧面部分，并且导电材料设置在所述对相对的侧面部分上。
在示例22中，示例20的设备中的多个导电层包括被放置为最接近加劲构件的初始层和被放置为最远离加劲构件的最后层，其中，导电材料耦合至所述多个导电层中的除了初始层之外的导电层的其中之一。
示例23是一种将加劲构件主体电耦合至封装基板的导体的方法。
在示例24中，示例23的方法中的将加劲构件主体电耦合至导体包括在加劲构件主体和封装基板的导体之间形成导电材料。
在示例25中，示例24的方法中的导电材料包括层。
在示例26中，示例23的方法中的加劲构件主体包括通常为平面的表面以及从所述通常为平面的表面延伸出来的多个凸起，其中，将加劲构件主体电耦合至导体包括使导体与多个凸起接触。
在示例27中，示例23的方法中的将加劲构件主体电耦合至导体包括在加劲构件主体和封装基板的导体上形成导电材料。
在示例28中，示例23的方法中的所述导体被指定为地，从而使得加劲构件主体与导体的耦合缓解了电磁干扰。
对所示出的实施方式的以上描述(包括摘要中描述的内容)并非旨在穷举或将本发明限制于所公开的精确形式。尽管出于举例说明的目的而在文中描述了本发明的具体实施方式和示例，但是如本领域技术人员将认识到的，在本发明的范围内各种等价修改都是可能的。
鉴于上述具体实施方式，可以对本发明做出这些修改。不应将下面的权利要求中所使用的术语解释为将本发明限制于说明书和权利要求中所公开的具体的实施方式。相反，本发明的范围将完全由以下权利要求来确定，应当根据权利要求诠释所建立的原则来解释权利要求。

Claims (25)

1.一种设备，包括：
封装件，其包括管芯和封装基板，所述封装基板包括导体；以及
加劲构件主体，其电耦合至所述封装基板的所述导体。
2.根据权利要求1所述的设备，还包括处于所述加劲构件主体与所述封装基板的所述导体之间的导电材料。
3.根据权利要求2所述的设备，其中，所述导电材料包括导电粘合剂。
4.根据权利要求2所述的设备，其中，所述导电材料包括焊膏或微球。
5.根据权利要求2所述的设备，其中，所述导电材料包括处于所述加劲构件主体与所述封装基板的所述导体之间的连续材料层。
6.根据权利要求1所述的设备，其中，所述加劲构件主体包括通常为平面的表面以及从所述通常为平面的表面延伸出来的多个凸起，其中，所述多个凸起耦合至所述封装基板的所述导体。
7.根据权利要求1所述的设备，还包括设置在所述加劲构件和所述封装基板上的导电材料，所述导电材料将所述加劲构件主体电耦合至所述封装基板的所述导体。
8.根据权利要求7所述的装置，其中，所述封装基板包括多个导电层，所述多个导电层中的每个导电层限定了导体，并且所述导电材料耦合至所述多个导电层的至少其中之一。
9.根据权利要求8所述的设备，其中，所述封装基板包括限定了一厚度的一对相对的侧面部分，并且所述导电材料设置在所述对相对的侧面部分上。
10.根据权利要求8所述的设备，其中，所述多个导电层包括被放置为最接近所述加劲构件的初始层和被放置为最远离所述加劲构件的最后层，其中，所述导电材料耦合至所述多个导电层中的除了所述初始层之外的导电层的其中之一。
11.一种设备，包括：
封装件，其包括管芯和封装基板；
加劲构件主体，其耦合至所述封装基板；以及
导电路径，其位于所述加劲构件主体与所述封装基板之间。
12.根据权利要求11所述的设备，其中，所述导电路径包括处于所述加劲构件主体与所述封装基板的导体之间的导电材料。
13.根据权利要求12所述的设备，其中，所述导电材料包括导电粘合剂。
14.根据权利要求12所述的设备，其中，所述导电材料包括焊膏或微球。
15.根据权利要求12所述的设备，其中，所述导电材料包括处于所述加劲构件主体与所述封装基板的所述导体之间的连续材料层。
16.根据权利要求11所述的设备，其中，所述加劲构件主体包括通常为平面的表面以及从所述通常为平面的表面延伸出来的多个凸起，其中，所述多个凸起包括处于加劲构件和所述封装基板之间的所述导电路径。
17.根据权利要求11所述的设备，还包括设置在所述加劲构件和所述封装基板上的导电材料，其中，所述导电材料包括处于所述加劲构件和所述封装基板之间的所述导电路径。
18.根据权利要求17所述的装置，其中，所述封装基板包括多个导电层，所述多个导电层中的每个导电层限定了导体，并且所述导电材料耦合至所述多个导电层的至少其中之一。
19.根据权利要求18所述的设备，其中，所述封装基板包括限定了一厚度的一对相对的侧面部分，并且所述导电材料设置在所述对相对的侧面部分上。
20.根据权利要求18所述的设备，其中，所述多个导电层包括被放置为最接近所述加劲构件的初始层和被放置为最远离所述加劲构件的最后层，其中，所述导电材料耦合至所述多个导电层中的除了所述初始层之外的导电层的其中之一。
21.一种方法，包括：
将加劲构件主体耦合至封装基板的导体。
22.根据权利要求21所述的方法，其中，将所述加劲构件主体电耦合至所述导体包括：在所述加劲构件主体和所述封装基板的所述导体之间形成导电材料。
23.根据权利要求22所述的方法，其中，所述导电材料包括层。
24.根据权利要求21所述的方法，其中，所述加劲构件主体包括通常为平面的表面以及从所述通常为平面的表面延伸出来的多个凸起，其中，将所述加劲构件主体电耦合至所述导体包括：使所述导体与所述多个凸起接触。
25.根据权利要求21所述的方法，其中，将所述加劲构件主体电耦合至所述导体包括：在所述加劲构件主体和所述封装基板上形成导电材料。
CN201610076135.5A 2015-03-09 2016-02-03 用以缓解rfi 和si 风险的封装上浮置金属/加劲构件接地 Pending CN105957858A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/642,316 2015-03-09
US14/642,316 US20160268213A1 (en) 2015-03-09 2015-03-09 On Package Floating Metal/Stiffener Grounding to Mitigate RFI and SI Risks

Publications (1)

Publication Number Publication Date
CN105957858A true CN105957858A (zh) 2016-09-21

Family

ID=56800696

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610076135.5A Pending CN105957858A (zh) 2015-03-09 2016-02-03 用以缓解rfi 和si 风险的封装上浮置金属/加劲构件接地

Country Status (5)

Country Link
US (1) US20160268213A1 (zh)
KR (1) KR20160110089A (zh)
CN (1) CN105957858A (zh)
DE (1) DE102016102154A1 (zh)
TW (1) TWI659521B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109716510A (zh) * 2016-10-27 2019-05-03 英特尔公司 浮置的封装加强肋

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9997468B2 (en) * 2015-04-10 2018-06-12 STATS ChipPAC Pte. Ltd. Integrated circuit packaging system with shielding and method of manufacturing thereof
US10085097B2 (en) * 2016-10-04 2018-09-25 Starkey Laboratories, Inc. Hearing assistance device incorporating system in package module
US9900976B1 (en) * 2016-12-12 2018-02-20 Intel Corporation Integrated circuit package including floating package stiffener
US10438882B2 (en) 2017-03-29 2019-10-08 Intel Corporation Integrated circuit package with microstrip routing and an external ground plane
US9972589B1 (en) 2017-03-30 2018-05-15 Intel Corporation Integrated circuit package substrate with microstrip architecture and electrically grounded surface conductive layer
US10403581B2 (en) 2017-09-29 2019-09-03 Intel Corporation Electronic device packages with attenuated electromagnetic interference signals
US20190221529A1 (en) * 2018-01-12 2019-07-18 Intel Corporation On-package integrated stiffener antenna
KR102659093B1 (ko) * 2018-03-08 2024-04-22 삼성전자주식회사 배선을 전기적으로 연결하는 도전성 구조물을 포함하는 회로 기판 및 이를 포함하는 전자 장치
US11295998B2 (en) * 2018-04-04 2022-04-05 Intel Corporation Stiffener and package substrate for a semiconductor package
US10693207B2 (en) 2018-06-29 2020-06-23 Ciena Corporation Printed circuit boards and methods for manufacturing thereof for RF connectivity between electro-optic phase modulator and digital signal processor
US10931010B1 (en) * 2019-07-31 2021-02-23 KaiKuTek Inc. Anti-EMI antenna
TWI819623B (zh) * 2022-05-24 2023-10-21 友威科技股份有限公司 電漿製程系統的載體吸附機構

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5783464A (en) * 1992-06-26 1998-07-21 Staktek Corporation Method of forming a hermetically sealed circuit lead-on package
CN101276794A (zh) * 2007-03-26 2008-10-01 安迪克连接科技公司 具有支座的挠性电路电子封装
US20090315156A1 (en) * 2008-06-20 2009-12-24 Harper Peter R Packaged integrated circuit having conformal electromagnetic shields and methods to form the same
CN102074551A (zh) * 2009-11-19 2011-05-25 日月光半导体制造股份有限公司 半导体装置封装件及其制造方法
US20140048326A1 (en) * 2012-08-14 2014-02-20 Bridge Semiconductor Corporation Multi-cavity wiring board for semiconductor assembly with internal electromagnetic shielding

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6297551B1 (en) * 1999-09-22 2001-10-02 Agere Systems Guardian Corp. Integrated circuit packages with improved EMI characteristics
US7629674B1 (en) * 2004-11-17 2009-12-08 Amkor Technology, Inc. Shielded package having shield fence
TWI357135B (en) * 2008-05-29 2012-01-21 Ind Tech Res Inst Chip package structure and manufacturing method th
US8325951B2 (en) * 2009-01-20 2012-12-04 General Mems Corporation Miniature MEMS condenser microphone packages and fabrication method thereof
US8618652B2 (en) * 2010-04-16 2013-12-31 Intel Corporation Forming functionalized carrier structures with coreless packages
US20120068342A1 (en) * 2010-09-16 2012-03-22 Lee Kevin J Electrically conductive adhesive for temporary bonding
US8766654B2 (en) * 2012-03-27 2014-07-01 Universal Scientific Industrial Co., Ltd. Package structure with conformal shielding and inspection method using the same
US8786060B2 (en) * 2012-05-04 2014-07-22 Advanced Semiconductor Engineering, Inc. Semiconductor package integrated with conformal shield and antenna

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5783464A (en) * 1992-06-26 1998-07-21 Staktek Corporation Method of forming a hermetically sealed circuit lead-on package
CN101276794A (zh) * 2007-03-26 2008-10-01 安迪克连接科技公司 具有支座的挠性电路电子封装
US20090315156A1 (en) * 2008-06-20 2009-12-24 Harper Peter R Packaged integrated circuit having conformal electromagnetic shields and methods to form the same
CN102074551A (zh) * 2009-11-19 2011-05-25 日月光半导体制造股份有限公司 半导体装置封装件及其制造方法
US20140048326A1 (en) * 2012-08-14 2014-02-20 Bridge Semiconductor Corporation Multi-cavity wiring board for semiconductor assembly with internal electromagnetic shielding

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109716510A (zh) * 2016-10-27 2019-05-03 英特尔公司 浮置的封装加强肋
CN109716510B (zh) * 2016-10-27 2024-01-12 英特尔公司 浮置的封装加强肋

Also Published As

Publication number Publication date
DE102016102154A1 (de) 2016-09-15
KR20160110089A (ko) 2016-09-21
US20160268213A1 (en) 2016-09-15
TW201703230A (zh) 2017-01-16
TWI659521B (zh) 2019-05-11

Similar Documents

Publication Publication Date Title
CN105957858A (zh) 用以缓解rfi 和si 风险的封装上浮置金属/加劲构件接地
US10490478B2 (en) Chip packaging and composite system board
JP2011258920A (ja) 半導体パッケージ及びその製造方法
KR20160120011A (ko) 인쇄회로기판, 그 제조방법, 및 전자부품 모듈
KR102186146B1 (ko) 패키지 기판, 패키지 기판 제조 방법 및 이를 이용한 반도체 패키지
JP2013021628A (ja) 半導体装置及びその製造方法
TW201446100A (zh) 具有內埋元件的電路板及其製作方法
KR20120049144A (ko) 전자부품을 가진 배선기판 및 그 제조방법
KR20180002025A (ko) 반도체 패키지 및 그의 제조방법
CN103871996A (zh) 封装结构及其制作方法
US9655248B2 (en) Method of manufacturing a wiring board
CN111010815B (zh) 一种半导体芯片埋入式线路板及其加工方法、加工装置
KR20130008346A (ko) 인쇄회로기판 및 그 제조방법
CN106851977B (zh) 印刷电路板及其制作方法
KR20150137830A (ko) 패키지 기판 및 패키지 기판 제조 방법
CN104185355B (zh) 一种电路板的制作方法及电路板
KR20110052326A (ko) 리지드-플렉시블 기판의 제조방법
TW201929617A (zh) 可撓式基板及其製法
KR20120085208A (ko) 전자부품 실장용 배선기판의 제조방법, 전자부품 실장용 배선기판, 및 전자부품을 가진 배선기판의 제조방법
TWI837847B (zh) 電路板及其製造方法
JP2002252292A (ja) 電子部品実装基板及びその製造方法
CN205961562U (zh) 多引脚接插件人工焊接防短路覆铜
JP2019096754A (ja) 部品内蔵基板
TW202415213A (zh) 電路板及其製造方法
JPS6246080B2 (zh)

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination