TWI659521B - 用以減輕射頻干擾（ｒｆｉ）及訊號完整性（ｓｉ）風險的封裝體上浮接金屬／加強件接地技術 - Google Patents

用以減輕射頻干擾（ｒｆｉ）及訊號完整性（ｓｉ）風險的封裝體上浮接金屬／加強件接地技術 Download PDF

Info

Publication number
TWI659521B
TWI659521B TW105101695A TW105101695A TWI659521B TW I659521 B TWI659521 B TW I659521B TW 105101695 A TW105101695 A TW 105101695A TW 105101695 A TW105101695 A TW 105101695A TW I659521 B TWI659521 B TW I659521B
Authority
TW
Taiwan
Prior art keywords
conductive
package
reinforcing member
package base
layer
Prior art date
Application number
TW105101695A
Other languages
English (en)
Other versions
TW201703230A (zh
Inventor
江宏津
羅伯特 史塔克史東
迪格維傑Ａ 羅拉尼
凱斯Ｄ 瓊斯
阿西許 迪哈爾
歐姆卡Ｇ 卡哈迪
基達 迪哈尼
蘇里亞卡拉 拉瑪林根
李昇 翁
羅伯特Ｆ 奇尼
派翠克Ｎ 史多佛
Original Assignee
美商英特爾公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商英特爾公司 filed Critical 美商英特爾公司
Publication of TW201703230A publication Critical patent/TW201703230A/zh
Application granted granted Critical
Publication of TWI659521B publication Critical patent/TWI659521B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32153—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/32155—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being non-metallic, e.g. being an insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83851—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Combinations Of Printed Boards (AREA)

Abstract

一設備包括含一晶粒及一封裝基體的一封裝體，該封裝基體包括一導體；及電耦合至該封裝基體的該導體之一加強件本體。一設備包括含一晶粒及一封裝基體的一封裝體；耦合至該封裝基體之一加強件本體；及在該加強件本體與該封裝基體間之一導電路徑。一方法包括電耦合一加強件本體至一封裝基體的一導體。

Description

用以減輕射頻干擾(RFI)及訊號完整性(SI)風險的封裝體上浮接金屬/加強件接地技術 發明領域
本發明係有關於積體電路封裝。
發明背景
加強件用在無核心、超薄核心客端球柵陣列(BGA)產品已變常見，用以有效控制封裝體翹曲及減少變異。然而，具有金屬本體的加強件能用作為天線，增加射頻干擾(RFI)風險及訊號完整性(SI)風險。強RFI可減低WiFi/WWAN通量，誘使使用者經驗降級及憑證失效。金屬本體的加強件也使得中央處理單元(CPU)對靜電放電(ESD)雜訊更加敏感，及於加強件共振頻率感應強力訊號串擾。
於近代電子裝置/行動應用中電磁干擾(EMI)乃一項嚴重問題。籠統言之，EMI乃因電磁感應或自外部來源放射的電磁輻射所致的電場干擾。雖然EMI存在於橫跨整個電磁頻譜，自少於1赫茲(Hz)的直流(DC)電力至高於1020Hz的γ射線，但大部分EMI問題限於25kHz至10GHz 的該部分頻譜。此一部分稱作為射頻干擾(RFI)區，涵蓋射頻及音頻。縮寫EMI通常用以表示EMI及RFI兩者。射頻干擾也描述為在該頻率範圍內的內容專用於射頻傳輸的任何非期望的電能。輻射RFI最常見於30MHz至10GHz之頻率範圍。此等干擾的發生可以是暫時性、連續性、或間歇性的。EMI的外部來源可以是通訊及雷達發射器、電氣開關接點、電腦、電壓調節器、脈衝產生器、電弧/蒸氣燈、間歇接地連結、太陽雜訊、雷電電磁脈衝。EMI影響高效能電子裝置維持於時域的訊號完整性及於頻域的功率完整性的能力。針對積體電路，通常RF頻率對行動裝置為最有意義。由一個RF裝置所產生的電磁輻射可能對其它相似的電子裝置諸如手機、無線電造成負面影響。舉例言之，當一行動裝置為開機時，發射大量功率。該裝置干擾了其它裝置的RF頻率。於電信領域需要EMI/RFI屏蔽，原因在於當訊號的頻率接近相同時，射頻發射可能妨礙一訊號由一接收方的接收。EMI/RFI屏蔽可防止不正確的頻率干擾裝置。於醫療院所中，設備須符號美國食品藥物管理局(FDA)訂定的標準以防止機器受到手機、個人數位助理器(PDA)、或其它電子裝置的影響。EMI/RFI屏蔽協助使得此種防止變成可能。針對行動裝置，印刷電路板(PCB)尺寸不斷地縮小，功率密度已增高，及功率消耗已減低；全部此等皆要求低EMI。
依據本發明之一實施例，係特地提出一種設備， 其包含：一封裝體包含一晶粒及一封裝基體，該封裝基體包含一導體；及電耦合至該封裝基體的該導體之一加強件本體。
100、200、300、400、500、600、700、800‧‧‧封裝總成、總成
110、150、210、310、410、510、610、710、810‧‧‧封裝基體
115、515、875、1075‧‧‧晶片或晶粒、積體電路晶粒
120A-E、320A-E、820A-E‧‧‧傳導層
122、223‧‧‧接點
123、323、423、565A-B、665、765‧‧‧接觸墊
125、525、625、1055A-B‧‧‧介電層
130、230、330、430、530、630、730、830、1070‧‧‧加強件
160、260‧‧‧各向同性傳導性黏著劑
170、370、470、670、770、870、1072‧‧‧黏著劑、非傳導性黏著劑
325‧‧‧電介質
360‧‧‧各向異性傳導性黏著劑
460‧‧‧低溫焊接(LTS)糊膏
560A-B‧‧‧微球
570A-B‧‧‧底填補材料
6310‧‧‧凹窩或凸起
7310‧‧‧接觸凸耳
860、1045A1~5、1045B1~5‧‧‧傳導層、金屬層
900‧‧‧方法
902-952‧‧‧方塊
1010‧‧‧基體
1015A-B‧‧‧內銅箔
1020A-B‧‧‧外銅箔
1025A-B‧‧‧蝕刻停止層
1030A-B‧‧‧保護性銅箔、保護性銅板
1040A-B‧‧‧堆積載體
1050A1~5、1050B1~5‧‧‧介電材料
1065、1095‧‧‧焊接材料
1080‧‧‧支柱
1090‧‧‧屏蔽材料
1100‧‧‧計算裝置
1102‧‧‧母板
1104‧‧‧處理器
1106‧‧‧通訊晶片
圖1顯示包括一積體電路封裝體及一加強件的一總成之一部分的剖面側視圖。
圖2顯示圖1該總成的頂視圖。
圖3顯示封裝總成之另一個實施例的橫剖面側視圖。
圖4顯示封裝總成之另一個實施例的橫剖面側視圖。
圖5顯示封裝總成之另一個實施例的橫剖面側視圖。
圖6顯示封裝總成之另一個實施例的橫剖面側視圖。
圖7顯示封裝總成之另一個實施例的橫剖面側視圖。
圖8顯示封裝總成之另一個實施例的橫剖面側視圖。
圖9顯示封裝總成之另一個實施例的橫剖面側視圖。
圖10顯示用以形成封裝總成諸如圖9中例示的封裝總成的流程圖。
圖11顯示具有銅箔形成於其上作為面板準備過 程之一部分的保護材料或核心基體的一部分之橫剖面側視圖。
圖12顯示在結構對側上導入保護性銅箔之後圖11的結構。
圖13顯示在結構對側上形成堆積載體堆積層之後圖12的結構。
圖14顯示在自保護性基體分離堆積封裝基體及加強件附接到封裝基體後圖13之結構。
圖15顯示在在加強件及封裝基體上導入傳導層屏蔽之後圖14的結構。
圖16例示一計算裝置的實施例。
較佳實施例之詳細說明
揭示用以減輕射頻干擾(RFI)及訊號完整性(SI)風險的加強件接地解決方案。於一個實施例中，揭示一設備包括一封裝體其包括一晶粒及一封裝基體，及一加強件本體電氣連接至該封裝基體的一導體。於另一個實施例中，揭示一種設備包括一封裝體其包括一晶粒及一封裝基體，及一加強件本體電耦合至該封裝基體，及在該加強件本體與該封裝基體間之一電氣路徑。在一加強件本體與一封裝基體間之一傳導路徑(例如，接地路徑)可透過傳導性黏著劑、焊糊材料、加強件改性、或傳導性材料連結至各個組件達成。
圖1顯示包括一積體電路封裝體及一加強件的一總成之一部分的剖面側視圖。圖2顯示圖1該總成的頂視圖。總成100包括封裝基體110、連結到封裝基體110的晶粒115、及連結到封裝基體及周遭115的加強件130。於此一實施例中，加強件130為連續結構。於另一個實施例中，加強件130非為連續。代表性地，封裝基體110為無核心或超薄核心(UTC)封裝體。類似有核心基體，UTC封裝體典型地包括100微米(μm)至200微米厚的核心具有堆積層。核心係由預浸材料、內銅(Cu)箔、及外銅箔組成。於以真空為基礎的架構中，因在其間形成的真空故，內與外銅箔接觸。於以黏著劑為基礎的架構中，內與外銅(Cu)箔係藉在其間的低抗撕強度等級黏著劑而固定在一起。核心材料(預浸物)黏著至內及外銅箔。為了獲得無核心封裝體，堆積層係堆積在核心的兩側上。堆積層之建構方式係藉積層、固化、鑽孔、及除膠渣ABF層，接著自排齊鍍覆(SAP)法而形成傳導層或傳導線及傳導通孔。於全部堆積層皆已積層之後，該板經路徑安排，外銅箔與內銅箔分開，及去除核心。暴露出的外銅箔經蝕刻，然後去除蝕刻停止材料。如此，終封裝體只由堆積層組成。以無核心封裝體為例，封裝基體就緒準備透過覆晶法附接到CPU/PCH晶粒。UTC/無核心封裝體靶定用於低Z高度產品，諸如行動晶片/裝置。
參考圖1，總成100的封裝基體110包括傳導金屬線或層之多層，包括傳導層120A、傳導層120B、傳導層120C、傳導層120D、及傳導層120E。各個傳導層係透過介電材料(例如，ABF膜或片)與隨後傳導層分開。於此一實施例中， 傳導層120A表示初始傳導層，其它層循序與初始層(傳導層120A)隔開，其順序為傳導層120B、傳導層120C、傳導層120D接著最末傳導層120E，其係最遠離晶粒115(最遠離封裝基體110的晶粒側)。圖1也顯示位在傳導層120A上方的接觸墊123(介於傳導層120與如視線觀看的封裝基體頂側間)。於一個實施例中，接觸墊123透過傳導通孔而連結至傳導層中之至少一者(例如，傳導層120B)，於一個實施例中，其係用作為接地平面。如圖中例示，接觸墊無需連結至初始傳導層120A。最後，圖1顯示連結到傳導層120E的在封裝基體110之基體側上的接點122用以電氣連結總成100到基體150，諸如母板。
設置於封裝基體110的接觸墊123上者為例如焊接阻劑的介電層125。圖1顯示貫穿焊接阻劑的開口用以許可接觸墊123與加強件130本體間之接觸。於一個實施例中，該等開口內含有各向同性傳導性黏著劑160。於圖1之橫剖面圖中，顯示由加強件130與接觸墊123間各向同性傳導性黏著劑160之連結所形成的傳導路徑。於一個實施例中，路徑數目係根據產品效能要求決定。各向同性傳導性黏著劑160可被分配或列印在傳導層(例如，傳導層的襯墊區)上。圖1也顯示黏著劑170分配在或位在封裝基體110與加強件130間，在形成傳導路徑以外的區域。於一個實施例中，黏著劑170為非傳導性黏著劑，諸如聚矽氧型或環氧型黏著劑。於一個實施例中，一旦經導入及沈積，傳導性黏著劑160及黏著劑170各自經固化。
圖3顯示封裝總成之另一個實施例的橫剖面側視圖。封裝總成200包括封裝基體210及加強件230。如圖例示，類似參考圖1及圖2描述的實施例，在介電材料的某些區域形成開口到接點223，及傳導性黏著劑諸如各向同性傳導性黏著劑260係導入於加強件230與封裝基體210間，且形成到如視線顯示的加強件230的整個底側表面，及封裝基體的傳導層其代表性用作為接地層。於此一實施例中，傳導性黏著劑顯示為連續，表示黏著劑的存在，用以將加強件230連結至封裝基體，在到封裝體的下方傳導墊的開口區域以外的區域。於另一個實施例中，傳導性黏著劑非為連續，表示排除下方傳導墊的開口區域，在加強件230與封裝基體110間可以有些區域有黏著劑，而其它區域沒有黏著劑。
圖4顯示封裝總成之另一個實施例的橫剖面側視圖。於此一實施例中，封裝總成300包括封裝基體310及連結其上的加強件330。封裝基體310其中包括多個傳導層，以從封裝基體的裝置側算起循序包括初始傳導層320A、傳導層320B、傳導層320C、傳導層320D、及最終傳導層320E。於該例示性實施例中，接觸墊323形成於加強件330與封裝基體310間，此等襯墊係透過傳導性通孔而連結到傳導層中之一或多者。於該實施例中，焊接阻劑的介電質325係分配在體上，形成貫穿介電層325至接觸墊323的開口。傳導性黏著劑係分配在或形成於加強件本體與接觸墊323間。於此一實施例中，圖4顯示各向異性傳導性黏著劑360分配到接觸墊323及也連結到加強件330底部。如圖中例示，各向異 性傳導性黏著劑可分配或列印至此等襯墊上，及然後，非傳導性黏著劑370諸如矽黏著劑可分配在非襯墊區上。黏著劑例如可於高壓下固化。於一個實施例中，各向異性傳導性黏著劑諸如黏著劑360可包括填充劑。加強件的代表性實例為經傳導性材料被覆(例如，金屬被覆)的彈性體球(例如，經金或銀或銀/金被覆球)或類似形狀的材料，其於加強件本體連結壓力下可被壓縮。填充劑諸如彈性體球除了提供加強件與封裝基體間的傳導墊之外，能提供對變化的改良製程耐性及潛在更佳的電氣效能接點。於另一個實施例中，該填充劑為經金、銀或銀/金被覆的銅球。
圖5顯示包括封裝基體410及加強件430的一封裝總成的另一個實施例。於此一實施例中，加強件430係透過低溫焊接(LTS)焊料460電氣連結到封裝基體410。於一個實施例中，LTS糊膏460可印刷在封裝基體的接觸墊423上，諸如電氣連結到傳導層或線(例如，接地線)的接觸墊。圖5也顯示在不包括接觸墊的區域中在加強件430與封裝基體410間之非傳導性黏著劑470。代表性地，於加強件連結製程期間，LTS焊料460熔解與濕潤加強件430，同時非傳導性黏著劑固化。於一個實施例中，加強件430的表面可包括被覆層用以更易濕潤。作為傳導性材料的LTS焊料460提供在加強件430與封裝基體410間之傳導路徑。
圖6顯示封裝總成之另一個實施例的橫剖面側視圖。總成500包括封裝基體510，連結到封裝基體的晶片或晶粒515，及也連結到基體的加強件530。於此一實施例中， 晶粒515及加強件530係透過微球(例如，焊料球)而電氣連結到封裝基體510。代表性地，加強件530可透過連結到傳導性墊565A而電氣連結到封裝基體510(例如，接地)，其係連結至封裝基體510的傳導線(例如，接地線)。接觸墊565A係透過介電層525暴露出。圖6顯示加強件530與連結到封裝基體的傳導墊565A的封裝基體間之傳導性微球560A。圖6也顯示電氣連結到晶粒515到封裝基體510至封裝基體510的接觸墊565B的微球560B。高溫焊料可用於微球565A及接觸墊560B。於一個實施例中，一種焊料的微球560A用以在晶粒515附接到封裝基體510之前附接加強件530，故晶粒附接再流不會熔解加強件凸塊。於另一個實施例中，黏著劑可用於再流期間固定加強件530。於替代實施例中，在加強件530之附接之前，晶粒515附接到封裝基體510。代表性地，晶粒515經附接及使用底填補材料570B固定。然後，加強件530附接至封裝基體510，接著為底填補材料570A。於本處理過程中，焊料之微球560A具有與微球560B的焊料相似的或更低的熔點。於一個實施例中，為了容易濕潤，加強件530表面經改性(例如，表面拓樸結構改變、助熔、以另一種金屬鍍覆等)。加強件530與封裝基體510間的微球560A提供結構間之連結襯墊。
圖7顯示一封裝總成的另一實施例。封裝總成600包括封裝基體610及加強件630。於此一實施例中，加強件630係以凹窩或凸起6310而從表面形成。此等凹窩係對齊封裝基體的傳導墊665的位置。於一個實施例中，凹窩6310的 凸起厚度t係等於或大於如視線觀看的襯墊表面與封裝基體上表面(介電層625)間之介電層厚度加上加強件630與封裝基體610間之任何期望黏著劑670之厚度。於一個實施例中，黏著劑670諸如二氧化矽黏著劑(例如，非傳導性黏著劑)係分配或列印到凸出在包括傳導墊665的區域上的封裝基體610之上表面之一區上，及然後附接加強件630，於加強件連結過程期間黏著劑固化。透過凹窩6310在加強件630與封裝基體610間產生傳導墊。
圖8顯示一封裝總成的另一實施例。封裝總成700包括封裝基體710及加強件730。於此一實施例中，加強件730有多個接觸凸耳，在對應封裝基體710的接觸墊區域提供凸起的或下凹的表面。於一個實施例中，接觸凸耳厚度t係大於在接觸墊765(如視線觀看)及加強件730與封裝基體間的黏著劑(黏著劑770)上方或上的介電材料厚度。於一個實施例中，於加強件本體連結過程中接觸凸耳7310為可壓縮。透過接觸凸耳7310在加強件730與封裝基體710間產生一傳導墊。
於另一個實施例中，除了一總成包括一加強件連結到一封裝基體，諸如連結到接地平面，而在加強件與封裝基體間形成一傳導路徑之外，該總成也被屏蔽例如避開EMI/RFI。圖9顯示封裝總成的另一個實施例之橫剖面側視圖。封裝總成800包括封裝基體810具有積體電路晶粒875連結到在封裝基體的裝置側上的封裝基體之接觸墊865，及透過黏著劑870諸如非傳導性黏著劑連結到封裝基體的裝置 側之加強件830。封裝基體810例如為習知封裝基體或超薄核心基體，其包括在基體的不同平面且藉介電材料而與相鄰層分開的多個傳導層。圖9例示傳導層820A、傳導層820B、傳導層820C、傳導層820D、及傳導層820E。於此一實施例中，傳導層820A為初始層，表示其位置最接近封裝基體的裝置側及最接近接觸墊865。傳導層820E為最末層，表示其係在最遠離封裝基體的裝置側的一平面，及於此一實施例中，連結封裝基體至另一個基體諸如印刷電路板的接點。
圖9中例示的封裝總成800也包括傳導層860被覆加強件830且位在封裝基體810的相對側壁上(例如，至直線封裝結構的一對或兩對相對側壁)。於一個實施例中，傳導層860包括金屬材料，諸如銅、鎳、或鈦，其具有高屏蔽功效，使得傳導層可用作為EMI/RFI屏蔽。於一個實施例中，除了作為EMI/RFI屏蔽之外，傳導層860用作為加強件830與封裝基體810間之傳導路徑。圖9顯示封裝基體的傳導層820B及820D延伸到封裝基體的相對側壁。於一個實施例中，一層或兩層暴露在一或二個個別側壁上，及因而實體上及電氣上連結形成於側壁上的傳導層860。於一個實施例中，傳導層820B及820D中之一或二者用作為接地平面。據此，由傳導層860與加強件830連結提供了一傳導路徑到地電位的封裝體。
圖10顯示用以形成封裝總成諸如圖9中例示的封裝總成800的流程圖。圖11-16以進一步細節例示圖10中描述方法之部分。於描述圖11-15的下列段落中，將參考圖10 之方法900描述。
於一個實施例中，處理方法始於面板準備(方塊902)。圖11顯示具有銅箔形成於其上作為面板準備過程之一部分的保護材料或核心基體的一部分之橫剖面側視圖(方塊902，圖10)。圖11顯示例如預浸材料之基體1010。於基體1010的對側上分別有內銅箔1015A及內銅箔1015B。舖在各內銅箔上者分別為外銅箔1020A及外銅箔1020B。於一個實施例中，銅箔經加壓或膠黏在一起形成面板。於一個實施例中，用於真空架構，內銅箔1015A/1015B係比外銅箔1020A/1020B更短，使得預浸材料可黏合至內銅箔及外銅箔1020A/1020B，及因而將其固定在一起。於圖11顯示之該實施例中，面板準備也包括在外銅箔1020A及外銅箔2010B上分別導入蝕刻停止層1025A及1025B。用於蝕刻停止層1025A及蝕刻停止層1025B的代表性材料為對銅蝕刻化學具有抗性的聚合物或介電堆積層。
圖12顯示在結構對側上導入保護性銅箔之後圖11的結構。代表性地，保護性銅箔1030A及保護性銅箔1030B係壓縮在該結構上(方塊906，圖10)。代表性地，各個保護性銅箔具有近似晶粒之厚度的厚度。
圖13顯示在結構對側上形成堆積載體堆積層之後圖12的結構。圖13顯示在保護性銅面板1030A上圖樣化傳導性材料與絕緣材料之交錯層的堆積載體1040A，及在保護性銅面板1030B上圖樣化傳導性材料與絕緣材料之交錯層的堆積載體1040B。將參考堆積載體1040A描述形成堆積層 之方法。代表性地，初始地，一層介電材料1050A1導入保護性銅面板1030A上。於一個實施例中，介電材料1050A1為介電堆積層材料，其為例如ABF材料之膜或片積層至保護性銅面板1030A(方塊908，圖10)。在導入介電材料1030A之後，貫穿介電材料1050A1在封裝基體與另一個基體(例如，母板)間期望接觸的區域形成開口。一種形成開口的方式係透過雷射鑽孔法(方塊910，圖10)。在形成貫穿介電材料1050A1的開口或通孔之後，通孔被去除膠渣(方塊912，圖10)。然後，非電解銅材料被導入/沈積於通孔內及介電材料1050A1表面上(方塊914，圖10)。然後，圖樣遮罩被導引至包括非電解銅材料的介電材料1050A1表面上。製作圖樣針對貫穿例如遮罩中的開口形成第一傳導層級或層的線跡路徑安排。然後，電解銅鍍覆在介電材料1050A1上的暴露出的非電解銅上及通孔內(方塊916，圖10)。在電解銅鍍覆之後，用以界定圖樣的遮罩(例如，DFR遮罩)例如藉剝離去除而留下銅線跡(傳導性材料)。然後進行急速蝕刻去除在所形成的線跡間暴露出的非電解銅(方塊920，圖10)。
與導入介電材料及圖樣化傳導層相關聯的前述處理程序可選擇性地重複一或多次直到形成期望數目的堆積層為止。圖13顯示堆積載體1040A包括例如設置於介電材料1050A1、1050A2、1050A3、1050A4及1050A5間之傳導層1045A1、1045A2、1045A3、1045A4及1045A5。在最末或最終傳導性材料層(傳導層1045A5/1045B2)之製作圖樣之後，可導入例如焊接阻劑的最終介電材料(方塊922，圖 10)。圖13顯示例如積層焊接阻劑膜的介電層1055A導入至圖樣化傳導層1045A5上，及類似材料的介電層1055B導入至圖樣化傳導層1045B5上。圖13也顯示介電層1055A製作圖樣而形成至傳導層1045A5的開口用於例如焊接到面板。介電層1055B也以類似方式製作圖樣。例如在焊接阻劑的介電層1055A/1055B的導入及製作圖樣之後，介電層可經固化(方塊924，圖10)。
圖14顯示在自保護性基體分離堆積封裝基體及加強件附接到封裝基體後圖13之結構及例示結構的路徑安排。如圖14中例示，基體1010的兩側包括堆積封裝層。為了自基體1010分離封裝基體或面板及相關聯的銅箔(銅箔1015A/1015B、1020A/1020B)，結構係在面板的全部四邊上沿其周邊安排路徑(方塊932，圖10)。路徑安排例如可使用日立(Hitachi)路由器達成。路徑安排去除了將內銅箔1015A/1015B及外銅箔1020A/1020B與基體1010固定在一起的任何黏著劑。藉此方式，內銅箔1015A/1015B自外銅箔1020A/1020B脫離(方塊934，圖10)。圖14顯示聚焦在基體1040B上的分離結構。
在分離之後，外銅箔1020A及1020B從各個分開面板或封裝體去除(方塊936，圖10)。可去除銅箔之一種方式係藉蝕刻法。圖14顯示在外銅箔1020B被去除後的結構。用以去除銅面板的合宜蝕刻技術為濕化學蝕刻劑。
一旦外銅箔1020B被去除，蝕刻停止層1025B被去除。於一個實施例中，蝕刻停止層1025B(參考圖11)可藉 暴露該層至濕噴砂機去除(方塊938，圖10)。濕噴砂機法提供選擇性地去除蝕刻停止層，同時留下保護性銅箔1030B。
於一個實施例中，在去除蝕刻停止層1025B之後，保護性銅箔1030B被去除。用以去除保護性銅箔1030B的一項技術係類似如前文描述蝕刻外銅箔的化學溶液之蝕刻法(方塊940，圖10)。圖14顯示在保護性銅箔去除後的結構。
前述方法可形成於大型基體上，使得多個面板或封裝體可同時形成於例如基體1010的各側上。於去除保護性銅箔1030B之後，結構可單顆化成個別單元(方塊942，圖10)。一種單顆化方法為鋸割法或切割法。
於一個實施例中，一旦封裝體或面板被單顆化，加強件被附接到封裝基體或面板。於另一個實施例中，加強件可在封裝基體或面板與基體1010分離之後及/或在單顆化之前被附接到封裝基體或面板。圖14顯示藉介電層1055B與加強件1070間之黏著劑1072，加強件1070連結到/附接到封裝基體(方塊928，圖10)。於一個實施例中，加強件1070乃金屬材料，諸如銅或不鏽鋼，呈框架形狀，具有1毫米(mm)至5毫米寬度及0.1毫米至0.5毫米厚度的代表性維度。於另一個實施例中，加強件1070係為或包括非傳導性材料。連結/附接加強件1070到焊接阻劑的介電層1055B之適當黏著劑代表性地為環氧樹脂或聚矽氧或類似材料(方塊930，圖10)。環氧樹脂係以液體形式導入，在加強件1070連結/附接之後，環氧樹脂諸如藉將結構暴露至熱源而被固化(方塊930，圖10)。
圖14也顯示在晶片或晶粒附接到封裝基體後的結構(方塊944，圖10)。晶粒的附接可在前述加強件的附接之前或之後。代表性地，焊接材料1065(例如，焊料球)係被導入在封裝基體的晶粒側上介電層1055B的圖樣化開口內，在對應於與晶粒1075相關聯的襯墊的接點(例如，支柱1080)之區域。如於此一實施例中例示，焊接材料接觸傳導層1045B5。然後晶粒1075透過焊接材料連結而連結/附接到封裝基體。一旦連結，結構接受再流處理。於晶粒附接處理之後，例如介電材料的底填補材料可被導入晶粒與封裝基體間(方塊948，圖10)。
圖15顯示在焊接材料(焊料球)連結/附接到封裝基體的基體側之後且在加強件及封裝基體上導入傳導層屏蔽之後圖14的結構。圖15顯示導入介電層或膜1050B1的開口內的焊接材料1095(焊料球)(方塊950，圖10)。如圖例示，焊接材料1095係被導入傳導層1045B1。
圖15顯示在屏蔽材料1090被覆至加強件1070及封裝基體上之後圖14的結構。於一個實施例中，屏蔽層為傳導性材料諸如金屬，其例如可藉濺鍍法而被導入被覆金屬至封裝體上。代表性地，個別封裝體可連同用於濺鍍法的靶材金屬被置於真空室內。一電漿導入至真空室內。電漿撞擊金屬靶材。然後金屬靶材被來自電漿的高能粒子攻擊。自靶材金屬釋放的原子在該位置沿線被沈積於封裝體上。代表性地使用一氬電漿。用於干擾屏蔽(例如，EMI及/或RFI屏蔽)的合宜金屬包括，但非限制性，鎳及銅。於另 一個實施例中，可使用多種金屬，諸如鎳及銅層。於一個實施例中，金屬層或由不同金屬但具相同或不同厚度之金屬組成的堆疊體之總厚度係小於約6微米，於另一個實施例中，係小於約3微米。
參考圖10之流程圖及圖11-16之例示描述的方法為形成包括加強件的經EMI/RFI屏蔽封裝體之方法，其中封裝基體為無核心或UTC封裝基體。於另一個實施例中，於該處封裝基體為習知封裝基體，形成EMI/RFI屏蔽之方法可如就圖10的流程圖之方塊944至方塊952之描述進行。
圖16例示依據一個實施例的計算裝置1100。計算裝置1100罩住板1102。板1102可包括多個組件，包括但非限制性，處理器1104及至少一個通訊晶片1106。處理器1104實體上及電耦合至板1102。於若干實施例中，至少一個通訊晶片1106也實體上及電耦合至板1102。於進一步實施例中，通訊晶片1106為處理器1104的部分。
取決於其應用，計算裝置1100可包括其它組件，其可以或可不實體上及電氣上耦合至板1102。此等其它組件可包括，但非限制性，依電性記憶體(例如，動態隨機存取記憶體(DRAM))、非依電性記憶體(例如，唯讀記憶體(ROM))、微機電系統(MEMS)裝置(例如，感測器、致動器)、快閃記憶體、圖形處理器、數位訊號處理器、密碼處理器、晶片組、天線、顯示器、觸控螢幕顯示器、觸控螢幕控制器、電池、音訊編解碼器、視訊編解碼器、功率放大器、全球定位系統(GPS)裝置、羅盤、加速度計、陀羅儀、揚聲 器、相機、及大容量儲存裝置(諸如硬碟驅動裝置、光碟(CD)、數位影音碟(DVD)等)。
通訊晶片1106使其能無線通訊用以將資料移轉至及自計算裝置1100。術語「無線」及其衍生詞可用以描述電路、裝置、系統、方法、技術、通訊通道等其可透過非固體媒體經由調變電磁輻射之使用而通訊資料。該術語並不暗示相關聯的不含任何導線，但於若干實施例中可能不含任何導線。通訊晶片1106可執行多種無線標準或無線協定中之任一者，包括但非限制性，Wi-Fi(IEEE 802.11家族)、WiMAX(IEEE 802.16家族)、IEEE 802.20、長期演進(LTE)、Ev-DO、HSPA+、HSDPA+、HSUPA+、EDGE、GSM、GPRS、CDMA、TDMA、DECT、藍牙、其衍生協定、以及標記為3G、4G、5G及其後的任何其它無線協定操作。計算裝置1100可包括多個通訊晶片1106。舉例言之，第一通訊晶片1106可專用於較短程無線通訊諸如Wi-Fi及藍牙，及第二通訊晶片1106可專用於較長程無線通訊諸如GPS、EDGE、GPRS、CDMA、WiMAX、LTE、Ev-DO、及其它。
計算裝置1100的處理器1104包括封裝於處理器1104內部的積體電路晶粒。於若干實施例中，處理器的積體電路晶粒包括一或多個裝置，諸如電晶體或金屬互連結構。「處理器」一詞可指任何裝置或裝置之部分，其處理得自暫存器及/或記憶體的電子資料而將該電子資料變換成可儲存於暫存器及/或記憶體中之其它電子資料。
通訊晶片1106也包括封裝於通訊晶片1106內部 的積體電路晶粒。依據另一個實施例，通訊晶片的積體電路晶粒包括一或多個裝置，諸如電晶體或金屬互連結構。
於進一步實施例中，罩在計算裝置1100內部的另一個組件可含有包括一或多個裝置諸如電晶體或金屬互連結構的積體電路晶粒。
於各種實施例中，計算裝置1100可以是膝上型電腦、小筆電、筆記型電腦、超筆電、智慧型電話、平板、個人數位助理器(PDA)、超行動PC、行動電話、桌上型電腦、伺服器、列印器、掃描器、監視器、機上盒、娛樂控制單元、數位相機、可攜式音樂播放器、或數位視訊紀錄器。於進一步實施例中，計算裝置1100可以是處理資料的任何其它電子裝置。
實施例
實施例1為一種設備包括一封裝體包含一晶粒及一封裝基體，該封裝基體包含一導體；及電耦合至該封裝基體的該導體之一加強件本體。
於實施例2中，實施例1的裝置進一步包括在該加強件本體與該封裝基體的該導體間之一傳導性材料。
於實施例3中，實施例2的裝置中之該傳導性材料包括一傳導性黏著劑。
於實施例4中，實施例2的裝置中之該傳導性材料包括一焊料糊膏或微球。
於實施例5中，實施例2的裝置中之該傳導性材料包括經傳導性材料被覆的微球。
於實施例6中，實施例2的裝置中之該傳導性材料包括在該加強件本體與該封裝基體的該導體間之一層連續材料。
於實施例7中，實施例1的裝置中之該加強件本體包括一大體上平坦表面及從該大體上平坦表面延伸的多個突起，其中該等多個突起係耦合至該封裝基體的該導體。
於實施例8中，實施例1的裝置進一步包括設置於該加強件及該封裝基體上的一導電性材料，該導電性材料電耦合該加強件本體至該封裝基體的該導體。
於實施例9中，實施例8的裝置中之該封裝基體包括多個傳導層其各自界定一導體，及該導電性材料係耦合至該等多個傳導層中之至少一者。
於實施例10中，實施例9的裝置中之該封裝基體包括一對相對側部其界定一厚度及該導電性材料係設置於該對相對側部上。
於實施例11中，實施例9的裝置中之該等多個傳導層包括位置最接近該加強件的一初始層及位置最遠離該加強件的一最末層，其中該導電性材料係耦合至該初始層以外的該等多個傳導層中之一者。
實施例12為一種設備包括一封裝體包含一晶粒及一封裝基體；耦合至該封裝基體之一加強件本體；及在該加強件本體與該封裝基體間之一導電路徑。
於實施例13中，實施例12的裝置中之該導電路徑包括在該加強件本體與該封裝基體的該導體間之一傳導性 材料。
於實施例14中，實施例13的裝置中之該傳導性材料包括一傳導性黏著劑。
於實施例15中，實施例13的裝置中之該傳導性材料包括一焊料糊膏或微球。
於實施例16中，實施例13的裝置中之該傳導性材料包括經傳導性材料被覆的微球。
於實施例17中，實施例13的裝置中之該傳導性材料包括在該加強件本體與該封裝基體的該導體間之一層連續材料。
於實施例18中，實施例12的裝置中之該加強件本體包括一大體上平坦表面及從該大體上平坦表面延伸的多個突起，其中該等多個突起係耦合至該封裝基體的該導體。
於實施例19中，實施例12的裝置進一步包括設置於該加強件及該封裝基體上的一導電性材料，該導電性材料電耦合該加強件本體至該封裝基體的該導體。
於實施例20中，實施例19的裝置中之該封裝基體包括多個傳導層其各自界定一導體，及該導電性材料係耦合至該等多個傳導層中之至少一者。
於實施例21中，實施例20的裝置中之該封裝基體包括一對相對側部其界定一厚度及該導電性材料係設置於該對相對側部上。
於實施例22中，實施例20的裝置中之該等多個傳 導層包括位置最接近該加強件的一初始層及位置最遠離該加強件的一最末層，其中該導電性材料係耦合至該初始層以外的該等多個傳導層中之一者。
實施例23為一種方法包括電耦合一加強件本體至一封裝基體的一導體。
於實施例24中，實施例23的方法中電耦合該加強件本體至該導體包括在該加強件本體與該封裝基體的該導體間形成一傳導性材料。
於實施例25中，實施例24的方法中之該傳導性材料包括一層。
於實施例26中，實施例23的方法中之該加強件本體包括一大體上平坦表面及從該大體上平坦表面延伸的多個突起，其中電耦合該加強件本體至該導體包含該導體接觸該等多個突起。
於實施例27中，實施例23的方法中電耦合該加強件本體至該導體包括在該加強件本體與該封裝基體上形成一傳導性材料。
於實施例28中，實施例23的方法中之該導體被指定一地電位使得該加強件本體之耦合至該導體減輕電磁干擾。
前文例示性實施例之描述，包括於摘要說明中敘述者，並非意圖為排它性或將本發明限制於所揭示的精確形式。雖然於此處描述本發明之特定實施例及實例用於例示性目的，但如熟諳技藝人士將瞭解於本發明之範圍內各 種相當修改為可能。
鑑於前文詳細說明部分可對本發明做出修改。如下申請專利範圍中使用的術語不應解譯為限制本發明於說明書及申請專利範圍中揭示的特定實施例。反而，本發明之範圍係完全由如下申請專利範圍決定，其須根據已確立的申請專利範圍詮釋原則解譯。

Claims (7)

  1. 一種電子裝置，其包含：一封裝體，其包含一晶粒及一封裝基體，該封裝基體包含多個傳導層，其中該等多個傳導層之一者作為一接地面；一加強件，其至少電氣耦接至該封裝基體的該等多個傳導層之該一者，其中該加強件是一金屬材料，具有一框架之一形狀且圍繞耦接至該封裝基體的該晶粒；及一導電性材料，其被設置於該加強件上及該封裝基體之相對側壁上，該導電性材料將該加強件電氣耦接至該封裝基體的該等多個傳導層之該一者。
  2. 如請求項1之電子裝置，其中該導電性材料包含一傳導性黏著劑。
  3. 如請求項1之電子裝置，其中該導電性材料包含一焊料糊膏。
  4. 如請求項1之電子裝置，其中該等多個傳導層包含位置最接近該加強件的一初始層及位置最遠離該加強件的一最末層，其中該等多個傳導層之該一者非該初始層。
  5. 一種用於積體電路封裝之方法，其包含：將一加強件電氣耦接至一封裝基體的多個傳導層之一者，其中該等多個傳導層之該一者作為一接地面，以及該加強件為一金屬材料，具有一框架之一形狀且圍繞耦接至該封裝基體的一晶粒，以及其中將該加強件電氣耦接至該等多個傳導層之該一者包含在該加強件上與該封裝基體的相對側壁上形成一導電性材料。
  6. 如請求項5之方法，其進一步包含導入一傳導屏蔽層在該封裝基體上。
  7. 如請求項6之方法，其中該傳導屏蔽層藉由一濺鍍程序而被導入。
TW105101695A 2015-03-09 2016-01-20 用以減輕射頻干擾（ｒｆｉ）及訊號完整性（ｓｉ）風險的封裝體上浮接金屬／加強件接地技術 TWI659521B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/642,316 US20160268213A1 (en) 2015-03-09 2015-03-09 On Package Floating Metal/Stiffener Grounding to Mitigate RFI and SI Risks
US14/642,316 2015-03-09

Publications (2)

Publication Number Publication Date
TW201703230A TW201703230A (zh) 2017-01-16
TWI659521B true TWI659521B (zh) 2019-05-11

Family

ID=56800696

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105101695A TWI659521B (zh) 2015-03-09 2016-01-20 用以減輕射頻干擾（ｒｆｉ）及訊號完整性（ｓｉ）風險的封裝體上浮接金屬／加強件接地技術

Country Status (5)

Country Link
US (1) US20160268213A1 (zh)
KR (1) KR20160110089A (zh)
CN (1) CN105957858A (zh)
DE (1) DE102016102154A1 (zh)
TW (1) TWI659521B (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9997468B2 (en) 2015-04-10 2018-06-12 STATS ChipPAC Pte. Ltd. Integrated circuit packaging system with shielding and method of manufacturing thereof
US10085097B2 (en) * 2016-10-04 2018-09-25 Starkey Laboratories, Inc. Hearing assistance device incorporating system in package module
US10134690B2 (en) * 2016-10-27 2018-11-20 Intel Corporation Floating package stiffener
US9900976B1 (en) * 2016-12-12 2018-02-20 Intel Corporation Integrated circuit package including floating package stiffener
US10438882B2 (en) 2017-03-29 2019-10-08 Intel Corporation Integrated circuit package with microstrip routing and an external ground plane
US9972589B1 (en) 2017-03-30 2018-05-15 Intel Corporation Integrated circuit package substrate with microstrip architecture and electrically grounded surface conductive layer
US10403581B2 (en) * 2017-09-29 2019-09-03 Intel Corporation Electronic device packages with attenuated electromagnetic interference signals
US20190221529A1 (en) * 2018-01-12 2019-07-18 Intel Corporation On-package integrated stiffener antenna
KR102659093B1 (ko) * 2018-03-08 2024-04-22 삼성전자주식회사 배선을 전기적으로 연결하는 도전성 구조물을 포함하는 회로 기판 및 이를 포함하는 전자 장치
US11295998B2 (en) * 2018-04-04 2022-04-05 Intel Corporation Stiffener and package substrate for a semiconductor package
US10693207B2 (en) 2018-06-29 2020-06-23 Ciena Corporation Printed circuit boards and methods for manufacturing thereof for RF connectivity between electro-optic phase modulator and digital signal processor
US10931010B1 (en) * 2019-07-31 2021-02-23 KaiKuTek Inc. Anti-EMI antenna
TWI819623B (zh) * 2022-05-24 2023-10-21 友威科技股份有限公司 電漿製程系統的載體吸附機構

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6297551B1 (en) * 1999-09-22 2001-10-02 Agere Systems Guardian Corp. Integrated circuit packages with improved EMI characteristics
US20090294947A1 (en) * 2008-05-29 2009-12-03 Industrial Technology Research Institute Chip package structure and manufacturing method thereof
US20090315156A1 (en) * 2008-06-20 2009-12-24 Harper Peter R Packaged integrated circuit having conformal electromagnetic shields and methods to form the same
TW201208011A (en) * 2010-04-16 2012-02-16 Intel Corp Forming functionalized carrier structures with coreless packages
TW201219535A (en) * 2010-09-16 2012-05-16 Intel Corp Electrically conductive adhesive for temporary bonding
US20130059409A1 (en) * 2009-01-20 2013-03-07 General Mems Corporation Miniature mems condenser microphone packages and fabrication method thereof
US20130257462A1 (en) * 2012-03-27 2013-10-03 Universal Global Scientific Industrial Co., Ltd. Package structure with conformal shielding and inspection method using the same
US8552539B1 (en) * 2004-11-17 2013-10-08 Amkor Technology, Inc. Shielded package having shield lid
US8786060B2 (en) * 2012-05-04 2014-07-22 Advanced Semiconductor Engineering, Inc. Semiconductor package integrated with conformal shield and antenna

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5804870A (en) * 1992-06-26 1998-09-08 Staktek Corporation Hermetically sealed integrated circuit lead-on package configuration
US7851906B2 (en) * 2007-03-26 2010-12-14 Endicott Interconnect Technologies, Inc. Flexible circuit electronic package with standoffs
US8378466B2 (en) * 2009-11-19 2013-02-19 Advanced Semiconductor Engineering, Inc. Wafer-level semiconductor device packages with electromagnetic interference shielding
US20140048326A1 (en) * 2012-08-14 2014-02-20 Bridge Semiconductor Corporation Multi-cavity wiring board for semiconductor assembly with internal electromagnetic shielding

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6297551B1 (en) * 1999-09-22 2001-10-02 Agere Systems Guardian Corp. Integrated circuit packages with improved EMI characteristics
US8552539B1 (en) * 2004-11-17 2013-10-08 Amkor Technology, Inc. Shielded package having shield lid
US20090294947A1 (en) * 2008-05-29 2009-12-03 Industrial Technology Research Institute Chip package structure and manufacturing method thereof
US20090315156A1 (en) * 2008-06-20 2009-12-24 Harper Peter R Packaged integrated circuit having conformal electromagnetic shields and methods to form the same
US20130059409A1 (en) * 2009-01-20 2013-03-07 General Mems Corporation Miniature mems condenser microphone packages and fabrication method thereof
TW201208011A (en) * 2010-04-16 2012-02-16 Intel Corp Forming functionalized carrier structures with coreless packages
TW201219535A (en) * 2010-09-16 2012-05-16 Intel Corp Electrically conductive adhesive for temporary bonding
US20130257462A1 (en) * 2012-03-27 2013-10-03 Universal Global Scientific Industrial Co., Ltd. Package structure with conformal shielding and inspection method using the same
US8786060B2 (en) * 2012-05-04 2014-07-22 Advanced Semiconductor Engineering, Inc. Semiconductor package integrated with conformal shield and antenna

Also Published As

Publication number Publication date
US20160268213A1 (en) 2016-09-15
CN105957858A (zh) 2016-09-21
DE102016102154A1 (de) 2016-09-15
TW201703230A (zh) 2017-01-16
KR20160110089A (ko) 2016-09-21

Similar Documents

Publication Publication Date Title
TWI659521B (zh) 用以減輕射頻干擾（ｒｆｉ）及訊號完整性（ｓｉ）風險的封裝體上浮接金屬／加強件接地技術
TWI780094B (zh) 具有電磁干擾屏蔽的半導體封裝及其製造方法
CN108701680B (zh) 带有使用金属层和通孔的电磁干扰屏蔽的半导体封装
US20200075501A1 (en) Electromagnetic interference shielding for semiconductor packages using bond wires
US9018741B2 (en) Semiconductor package and manufacturing method thereof
JP2016533646A (ja) 集積回路パッケージ基板
TW201448157A (zh) 用於射頻多晶片積體電路封裝的電磁干擾外殼
KR20150053579A (ko) 전자 소자 모듈 및 그 제조 방법
US7915715B2 (en) System and method to provide RF shielding for a MEMS microphone package
CN108882500B (zh) 柔性电路板及其制作方法
TWI819808B (zh) 半導體封裝及其製造方法
US9693455B1 (en) Integrated circuit packaging system with plated copper posts and method of manufacture thereof
KR20130008346A (ko) 인쇄회로기판 및 그 제조방법
JP2010109243A (ja) 配線基板
US7832097B1 (en) Shielded trace structure and fabrication method
TWI623486B (zh) 封裝結構
KR101741648B1 (ko) 전자파 차폐 수단을 갖는 반도체 패키지 및 그 제조 방법
CN100483661C (zh) 防止芯片被干扰的封装方法及其封装结构
US11627659B2 (en) Printed circuit board and electronic package comprising the same
EP4312471A1 (en) Component carrier with signal conductive element and shielding conductive structure
US7838777B2 (en) Signal transmission structure, package structure and bonding method thereof
KR20190062415A (ko) 플로팅 패키지 스티프너
JP2008306133A (ja) 電子装置
WO2024022699A1 (en) Component carrier with signal conductive element and shielding conductive structure
JP2020141152A (ja) 半導体アセンブリおよび半導体アセンブリの製造方法