DE102016102154A1 - Potentialfreie Metall/Versteifungs-Erdung am Gehäuse, um RFI- und SI-Risiken zu mildern - Google Patents

Potentialfreie Metall/Versteifungs-Erdung am Gehäuse, um RFI- und SI-Risiken zu mildern Download PDF

Info

Publication number
DE102016102154A1
DE102016102154A1 DE102016102154.7A DE102016102154A DE102016102154A1 DE 102016102154 A1 DE102016102154 A1 DE 102016102154A1 DE 102016102154 A DE102016102154 A DE 102016102154A DE 102016102154 A1 DE102016102154 A1 DE 102016102154A1
Authority
DE
Germany
Prior art keywords
stiffener
substrate
conductive material
conductor
package substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE102016102154.7A
Other languages
English (en)
Inventor
Hongjin Jiang
Robert Starkston
Digvijay A. Raorane
Keith D. Jones
Ashish DHALL
Omkar G. Karhade
Kedar DHANE
Suriyakala Ramalingam
Li-Sheng WENG
Robert F. CHENEY
Patrick N. Stover
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of DE102016102154A1 publication Critical patent/DE102016102154A1/de
Ceased legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/552Protection against radiation, e.g. light or electromagnetic waves
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/16Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • H01L2224/131Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32153Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/32155Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being non-metallic, e.g. being an insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838Bonding techniques
    • H01L2224/8385Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83851Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49805Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383Multilayer substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/562Protection against mechanical damage

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Combinations Of Printed Boards (AREA)

Abstract

Ein Gerät mit einem Gehäuse mit einem Chip und einem Gehäusesubstrat, wobei das Gehäusesubstrat einen Leiter; und einem Versteifungskörper, der mit dem Leiter des Gehäusesubstrats elektrisch gekoppelt ist, umfasst. Ein Gerät mit einem Gehäuse mit einem Chip und einem Gehäusesubstrat; einem Versteifungskörper, der mit dem Gehäusesubstrat gekoppelt ist; und einem elektrisch leitfähigen Pfad zwischen dem Versteifungskörper und dem Gehäusesubstrat. Ein Verfahren mit dem elektrischen Koppeln eines Versteifungskörpers mit einem Leiter eines Gehäusesubstrats.

Description

  • HINTERGRUND
  • Gebiet
  • Integriertes Schaltungsgehäuse.
  • Beschreibung des Standes der Technik
  • Die Verwendung von Versteifungen wurde für kernlose Client-Produkte einer Kugelgittermatrix (BGA) mit ultradünnem Kern für eine effektive Gehäuseverzerrungssteuerung und verringerte Variation üblich. Versteifungen mit einem Metallkörper können jedoch als Antenne wirken und die Hochfrequenz-Interferenzrisiken (RFI-Risiken) und Signalintegritäts-Risiken (SI-Risiken) erhöhen. Eine starke RFI kann den WiFi/WWAN-Durchsatz verringern und eine Benutzererfahrungsverschlechterung und Zertifizierungsfehler einführen. Metallkörperversteifungen machen auch eine Zentraleinheit (CPU) für Rauschen durch elektrostatische Entladung (ESD) anfälliger und induzieren starkes Signalnebensprechen bei einer Versteifungsresonanzfrequenz.
  • Elektromagnetische Interferenz (EMI) ist ein ernstes Problem in modernen elektronischen Vorrichtungen/einer mobilen Anwendung. Im Allgemeinen ist EMI eine Störung des elektrischen Feldes aufgrund entweder von elektromagnetischer Induktion oder elektromagnetischer Strahlung, die von einer externen Quelle emittiert wird. Obwohl EMI über das ganze elektromagnetische Spektrum existiert, von Gleichstromelektrizität (DC-Elektrizität) bei weniger als einem Hertz (Hz) bis zu Gammastrahlen über 1020 Hz, ist die große Mehrheit der EMI-Probleme auf jenen Teil des Spektrums zwischen 25 Hz und 10 GHz begrenzt. Dieser Teil ist als Hochfrequenz-Interferenzbereich (RFI-Bereich) bekannt und deckt Hoch- und Audiofrequenzen ab. Das Akronym EMI wird im Allgemeinen verwendet, um sowohl EMI als auch RFI darzustellen. Die Hochfrequenz-Interferenz ist auch als irgendeine unerwünschte elektrische Energie mit einem Inhalt innerhalb des Frequenzbereichs beschrieben, der für die Hochfrequenz-Übertragung zweckgebunden ist. Die abgestrahlte RFI wird am häufigsten im Frequenzbereich von 30 MHz bis 10 GHz gefunden. Diese kann im Auftreten vorübergehend, kontinuierlich oder intermittierend sein. Externe Quellen von EMI könnten Kommunikations- und Radarsender, elektrische Schalterkontakte, Computer, Spannungsregulierer, Impulsgeneratoren, Bogen/Dampf-Lampen, intermittierende Masseverbindungen, Solarrauschen, elektromagnetische Beleuchtungsimpulse sein. EMI wirkt sich auf die Fähigkeit von elektronischen Hochleistungsvorrichtungen aus, die Signalintegrität im Zeitbereich und die Leistungsintegrität im Frequenzbereich aufrechtzuerhalten. Für integrierte Schaltungen ist es im Allgemeinen die HF-Frequenz, die für mobile Vorrichtungen am signifikantesten ist. Die durch eine elektronische HF-Vorrichtung erzeugte elektromagnetische Strahlung kann sich auf andere, ähnliche, elektronische Vorrichtungen wie z. B. Mobiltelefone, Radios negativ auswirken. Wenn beispielsweise ein Mobiltelefon eingeschaltet ist, wird eine große Menge an Leistung übertragen. Die Vorrichtung stört HF-Frequenzen von anderen Vorrichtungen. Eine EMI/RFI-Abschirmung ist bei der Telekommunikation erforderlich, da die Funkübertragungen einen Empfang eines Signals durch einen Empfänger behindern können, wenn die Signale nahe derselben Frequenz liegen. Die EMI/RFI-Abschirmung kann verhindern, dass falsche Frequenzen eine Vorrichtung stören. In einem medizinischen Krankenhaus muss eine Ausrüstung Standards erfüllen, die von der Food and Drug Administration (FDA) festgelegt sind, um zu verhindern, dass eine Maschinenausrüstung durch Mobiltelefone, persönliche digitale Assistenten (PDAs) oder andere elektronische Vorrichtungen beeinflusst wird. Die EMI/RFI-Abschirmung hilft, einen solchen Schutz möglich zu machen. Für mobile Vorrichtungen hat die Größe einer gedruckten Leiterplatte (PCB) konstant abgenommen, die Leistungsdichte hat zugenommen und der Leistungsverbrauch hat sich verringert; was alles eine geringe EMI verlangt.
  • KURZBESCHREIBUNG DER ZEICHNUNGEN
  • 1 zeigt eine Querschnittsseitenansicht eines Abschnitts einer Anordnung mit einem integrierten Schaltungsgehäuse und einer Versteifung.
  • 2 zeigt eine Draufsicht der Anordnung von 1.
  • 3 zeigt eine Querschnittsseitenansicht einer anderen Ausführungsform einer Gehäuseanordnung.
  • 4 zeigt eine Querschnittsseitenansicht einer anderen Ausführungsform einer Gehäuseanordnung.
  • 5 zeigt eine Querschnittsseitenansicht einer anderen Ausführungsform einer Gehäuseanordnung.
  • 6 zeigt eine Querschnittsseitenansicht einer anderen Ausführungsform einer Gehäuseanordnung.
  • 7 zeigt eine Querschnittsseitenansicht einer anderen Ausführungsform einer Gehäuseanordnung.
  • 8 zeigt eine Querschnittsseitenansicht einer anderen Ausführungsform einer Gehäuseanordnung.
  • 9 zeigt eine Querschnittsseitenansicht einer anderen Ausführungsform einer Gehäuseanordnung.
  • 10 zeigt einen Ablaufplan zum Ausbilden einer Gehäuseanordnung wie z. B. einer in 9 dargestellten Gehäuseanordnung.
  • 11 zeigt eine Querschnittsseitenansicht eines Abschnitts eines Opfermaterials oder Kernsubstrats mit einer drauf ausgebildeten Kupferfolie als Teil eines Plattenvorbereitungsprozesses.
  • 12 zeigt die Struktur von 11 nach der Einführung einer Opferkupferfolie auf entgegengesetzten Seiten der Struktur.
  • 13 zeigt die Struktur von 12 nach der Ausbildung von Trägeraufbauschichten auf entgegengesetzten Seiten der Struktur.
  • 14 zeigt die Struktur von 13 nach der Trennung eines Aufbaugehäusesubstrats vom Opfersubstrat und der Befestigung einer Versteifung und eines Chips am Gehäusesubstrat.
  • 15 zeigt die Struktur von 14 nach der Einführung einer Abschirmung einer leitfähigen Schicht an der Versteifung und am Gehäusesubstrat.
  • 16 stellt eine Ausführungsform einer Rechenvorrichtung dar.
  • AUSFÜHRLICHE BESCHREIBUNG
  • Versteifungserdungslösungen, um RFI- und SI-Risiken in integrierten Schaltungsgehäusen zu mildern, werden offenbart. In einer Ausführungsform wird ein Gerät mit einem Gehäuse, das einen Chip und ein Gehäusesubstrat umfasst, und einem Versteifungskörper, der mit einem Leiter des Gehäusesubstrats elektrisch verbunden ist, offenbart. In einer anderen Ausführungsform wird ein Gerät offenbart, das ein Gehäuse mit einem Chip und einem Gehäusesubstrat, einen Versteifungskörper, der mit dem Gehäusesubstrat gekoppelt ist, und einen elektrischen Pfad zwischen dem Versteifungskörper und dem Gehäusesubstrat umfasst. Ein leitfähiger Pfad (z. B. ein Massepfad) zwischen einem Versteifungskörper und einem Gehäusesubstrat kann durch leitfähige Klebstoffe, Lötpastenmaterialien, Versteifungsmodifikationen oder ein mit jeder Komponente verbundenes leitfähiges Material erreicht werden.
  • 1 zeigt eine Querschnittsseitenansicht eines Abschnitts einer Anordnung mit einem integrierten Schaltungsgehäuse und einer Versteifung. 2 zeigt eine Draufsicht der Anordnung von 1. Die Anordnung 100 umfasst ein Gehäusesubstrat 110, einen Chip 115, der mit dem Gehäusesubstrat 110 verbunden ist, und eine Versteifung 120, die mit dem Gehäusesubstrat verbunden ist und den Chip 115 umgibt. In dieser Ausführungsform ist die Versteifung 120 eine kontinuierliche Struktur. In einer anderen Ausführungsform ist die Versteifung 120 nicht kontinuierlich. Repräsentativ ist das Gehäusesubstrat 110 ein kernloses Gehäuse oder ein Gehäuse mit ultradünnem Kern (UTC). UTC-Gehäuse umfassen typischerweise einen 100 Mikrometer (µm) bis 200 µm dicken Kern mit Aufbauschichten ähnlich zu mit Kern versehenen Substraten. Der Kern besteht aus einem Prepreg-Material, einer inneren Kupferfolie (Cu-Folie) und einer äußeren Kupferfolie. In einer Architektur auf Vakuumbasis stehen die innere und die äußere Kupferfolie aufgrund des zwischen ihnen erzeugten Vakuums in Kontakt. In Architekturen auf Klebstoffbasis werden die inneren und äußeren Kupferfolien (Cu-Folien) durch einen Klebstoff der Klasse mit geringer Ablösefestigkeit zwischen ihnen zusammengehalten. Das Kernmaterial (Prepreg) haftet an der inneren und äußeren Kupferfolie. Um ein kernloses Gehäuse zu erhalten, werden Aufbauschichten auf beiden Seiten des Kerns aufgebaut. Die Aufbauschichten werden durch Laminieren, Härten, Bohren und Entgraten der ABF-Schicht, gefolgt von einem selbstjustierten Plattierprozess (SAP-Prozess), um leitfähige Schichten oder Leitungen und leitfähige Kontaktlöcher auszubilden, konstruiert. Nachdem alle Aufbauschichten laminiert sind, wird die Platte trassiert und die äußere Kupferfolie wird von der inneren Kupferfolie getrennt und der Kern wird entfernt. Die freiliegende äußere Kupferfolie wird geätzt und das Ätzstoppmaterial wird dann entfernt. Folglich besteht das endgültige Gehäuse aus nur Aufbauschichten. Im Fall eines kernlosen Gehäuses ist das Gehäusesubstrat bereit, an einem CPU/PCH-Chip über einen Flip-Chip-Prozess befestigt zu werden. Das UTC/kernlose Gehäuse ist auf Produkte mit geringer Z-Höhe wie z. B. mobile Chips/Vorrichtungen gezielt.
  • Mit Bezug auf 1 umfasst das Gehäusesubstrat 110 der Anordnung 100 eine Anzahl von Schichten von leitfähigen Metallleitungen oder Schichten mit einer leitfähigen Schicht 120A, einer leitfähigen Schicht 120B, einer leitfähigen Schicht 120C, einer leitfähigen Schicht 120D und einer leitfähigen Schicht 120E. Jede leitfähige Schicht ist von einer anschließenden leitfähigen Schicht über ein dielektrisches Material (z. B. einen ABF-Film oder eine ABF-Platte) getrennt. In dieser Ausführungsform stellt die leitfähige Schicht 120A eine anfängliche leitfähige Schicht dar, wobei die anderen Schichten sequentiell von der anfänglichen Schicht (leitfähigen Schicht 120A) in der Reihenfolge der leitfähigen Schicht 120B, der leitfähigen Schicht 120C, der leitfähigen Schicht 120D, gefolgt von der letzten leitfähigen Schicht 120E, die vom Chip 115 am weitesten entfernt liegt (am weitesten von einer Chipseite des Gehäusesubstrats 110), getrennt sind. 1 zeigt auch Kontaktstellen 123, die über der leitfähigen Schicht 120A (zwischen der leitfähigen Schicht 120 und einer Oberseite des Gehäusesubstrats, wie betrachtet) angeordnet sind. In einer Ausführungsform sind die Kontaktstellen 123 durch leitfähige Kontaktlöcher mit mindestens einer der leitfähigen Schichten (z. B. der leitfähigen Schicht 120B) verbunden, die in einer Ausführungsform als Masseebene dient. Wie dargestellt, müssen die Kontaktstellen nicht mit der anfänglichen leitfähigen Schicht 120A verbunden sein. Schließlich zeigt 1 Kontaktpunkte 122 auf einer Substratseite des Gehäusesubstrats 110, die mit der leitfähigen Schicht 120E verbunden sind, um die Anordnung 100 mit einem Substrat 150 wie z. B. einer Hauptleiterplatte elektrisch zu verbinden.
  • Auf den Kontaktstellen 123 des Gehäusesubstrats 110 ist eine dielektrische Schicht 125 beispielsweise aus Lötmittelresist angeordnet. 1 zeigt Öffnungen durch den Lötmittelresist, um einen Kontakt zwischen den Kontaktstellen 123 und einem Körper der Versteifung 130 zu ermöglichen. In einer Ausführungsform enthalten die Öffnungen einen isotropen leitfähigen Klebstoff 160. In der Querschnittsansicht von 1 sind leitfähige Pfade, die durch die Verbindung des isotropen leitfähigen Klebstoffs 160 zwischen der Versteifung 130 und den Kontaktstellen 123 erzeugt sind, gezeigt. Die Anzahl von Pfaden ist in einer Ausführungsform auf der Basis von Produktleistungsanforderungen bestimmt. Der isotrope leitfähige Klebstoff 160 kann auf die leitfähige Schicht ausgegeben oder gedruckt werden (z. B. eine Kontaktstellenfläche der leitfähigen Schicht). 1 zeigt auch einen Klebstoff 170, der zwischen dem Gehäusesubstrat 110 und der Versteifung 130 in anderen Bereichen als dort angeordnet oder positioniert ist, wo die leitfähigen Pfade ausgebildet sind. In einer Ausführungsform ist der Klebstoff 170 ein nicht leitfähiger Klebstoff wie z. B. ein Silikon- oder Epoxidtyp von Klebstoff. In einer Ausführungsform wird, sobald er eingeführt und abgeschieden ist, jeder des leitfähigen Klebstoffs 160 und Klebstoffs 170 gehärtet.
  • 3 zeigt eine Querschnittsseitenansicht einer anderen Ausführungsform einer Gehäuseanordnung. Die Gehäuseanordnung 200 umfasst ein Gehäusesubstrat 210 und eine Versteifung 230. Wie dargestellt, sind ähnlich zu den mit Bezug auf 1 und 2 beschriebenen Ausführungsformen Öffnungen in bestimmten Bereichen des dielektrischen Materials zum Kontaktpunkt 223 hergestellt und ein leitfähiger Klebstoff wie z. B. ein isotroper leitfähiger Klebstoff 260 ist zwischen die Versteifung 230 und das Gehäusesubstrat 210 eingeführt und bildet einen leitfähigen Pfad zu einer ganzen Unterseitenoberfläche der Versteifung 230, wie betrachtet, und einer leitfähigen Schicht des Gehäusesubstrats, die repräsentativ als Masseschicht dient. In dieser Ausführungsform ist der leitfähige Klebstoff als kontinuierlich in der Hinsicht gezeigt, als Klebstoff vorhanden ist, wird verwendet, um die Versteifung 230 mit dem Gehäusesubstrat in anderen Bereichen als dort zu verbinden, wo sich Öffnungen zu einer darunterliegenden leitfähigen Kontaktstelle des Gehäuses befinden. In einer anderen Ausführungsform ist der leitfähige Klebstoff in der Hinsicht nicht kontinuierlich, als Bereiche ausgeschlossen sind, in denen sich Öffnungen zu einer darunterliegenden leitfähigen Kontaktstelle befinden, es können Bereiche zwischen der Versteifung 230 und dem Gehäusesubstrat 110 mit Klebstoff und andere Bereiche ohne Klebstoff vorhanden sein.
  • 4 zeigt die Querschnittsseitenansicht einer anderen Ausführungsform einer Gehäuseanordnung. Die Gehäuseanordnung 300 umfasst in dieser Ausführungsform ein Gehäusesubstrat 310 und eine damit verbundene Versteifung 330. Das Gehäusesubstrat 310 umfasst eine Anzahl von leitfähigen Schichten, die darin in einer sequentiellen Reihenfolge von einer Vorrichtungsseite des Gehäusesubstrats eine anfängliche leitfähige Schicht 320A, eine leitfähige Schicht 320B, eine leitfähige Schicht 320C, eine leitfähige Schicht 320D und eine letzte leitfähige Schicht 320E umfassen. In der dargestellten Ausführungsform sind Kontaktstellen 323 zwischen der Versteifung 330 und dem Gehäusesubstrat 310 ausgebildet und solche Kontaktstellen sind durch leitfähige Kontaktlöcher mit einer oder mehreren der leitfähigen Schichten verbunden. In der Ausführungsform ist ein Dielektrikum 325 eines Lötmittelresists auf dem Gehäusesubstrat angeordnet und Öffnungen sind durch die dielektrische Schicht 325 zu den Kontaktstellen 323 ausgebildet. Ein leitfähiger Klebstoff ist zwischen einem Körper der Versteifung und den Kontaktstellen 323 angeordnet oder ausgebildet. 4 zeigt in dieser Ausführungsform einen anisotropen leitfähigen Klebstoff 360, der an den Kontaktstellen 323 angeordnet ist und auch mit einer Basis der Versteifung 330 verbunden ist. Ein anisotroper leitfähiger Klebstoff kann auf solche Kontaktstellen ausgegeben oder gedruckt werden, wie dargestellt, und dann kann ein nicht leitfähiger Klebstoff 370 wie z. B. ein Siliziumklebstoff in den Nicht-Kontaktstellen-Bereichen ausgegeben werden. Die Klebstoffe können beispielsweise unter hohem Druck gehärtet werden. In einer Ausführungsform kann ein anisotroper leitfähiger Klebstoff wie z. B. der Klebstoff 360 Füllstoffe umfassen. Ein repräsentatives Beispiel eines Füllstoffs ist eine mit leitfähigem Material beschichtete (z. B. mit Metall beschichtete) elastomere Kugel (z. B. mit Gold oder Silber oder Silber/Gold beschichtete Kugeln) oder ähnliche geformte Materialien, die unter einem Versteifungsbonddruck kompressibel sind. Füllstoffe wie z. B. elastomere Kugeln können eine verbesserte Prozesstoleranz gegen Variationen und einen potentiell besseren Kontakt bei der elektrischen Leistung zusätzlich zum Schaffen einer leitfähigen Kontaktstelle zwischen der Versteifung und dem Gehäusesubstrat schaffen. In einer anderen Ausführungsform ist der Füllstoff eine mit Gold, Silber oder Silber/Gold beschichtete Kupferkugel.
  • 5 zeigt eine andere Ausführungsform einer Gehäuseanordnung mit einem Gehäusesubstrat 410 und einer Versteifung 430. In dieser Ausführungsform ist die Versteifung 430 mit dem Gehäusesubstrat 410 durch ein Niedertemperaturlötmittel (LTS-Lötmittel) 460 elektrisch verbunden. In einer Ausführungsform kann eine LTS-Paste 460 auf die Kontaktstellen 423 des Gehäusesubstrats gedruckt sein, wobei eine solche Kontaktstelle mit einer leitfähigen Schicht oder Leitung (z. B. einer Masseleitung) elektrisch verbunden ist. 5 zeigt auch einen nicht leitfähigen Klebstoff 470 zwischen der Versteifung 430 und dem Gehäusesubstrat 410 in Bereichen, die keine Kontaktstellen umfassen. Während eines Versteifungsbondprozesses schmilzt und benetzt das LTS-Lötmittel 460 repräsentativ die Versteifung 430, während der nicht leitfähige Klebstoff gehärtet wird. In einer Ausführungsform kann eine Oberfläche der Versteifung 430 eine Beschichtung für leichtere Benetzung umfassen. Das LTS-Lötmittel 460 als leitfähiges Material schafft einen leitfähigen Pfad zwischen der Versteifung 430 und dem Gehäusesubstrat 410.
  • 6 zeigt eine Querschnittsseitenansicht einer anderen Ausführungsform einer Gehäuseanordnung. Die Anordnung 500 umfasst ein Gehäusesubstrat 510, einen Chip oder ein Plättchen 515, das mit dem Gehäusesubstrat verbunden ist, und eine Versteifung 530, die auch mit dem Substrat verbunden ist. In dieser Ausführungsform sind der Chip 515 und die Versteifung 530 mit dem Gehäusesubstrat 510 durch Mikrokugeln (z. B. Lötkugeln) elektrisch verbunden. Repräsentativ kann die Versteifung 530 mit dem Gehäusesubstrat 510 durch eine Verbindung mit leitfähigen Kontaktstellen 565A, die mit einer leitfähigen Leitung oder Leitungen (z. B. einer Masseleitung) des Gehäusesubstrats 510 verbunden sind, elektrisch verbunden sein (z. B. geerdet). Die Kontaktstellen 565A liegen durch die dielektrische Schicht 525 frei. 6 zeigt leitfähige Mikrokugeln 560A zwischen der Versteifung 530 und dem Gehäusesubstrat, die mit leitfähigen Kontaktstellen 565A des Gehäusesubstrats verbunden sind. 6 zeigt auch Mikrokugeln 560B, die den Chip 515 mit dem Gehäusesubstrat 510 mit den Kontaktstellen 565B des Gehäusesubstrats 510 elektrisch verbinden. Hochtemperaturlötmittel kann für die Mikrokugeln 565A und Mikrokugeln 560B verwendet werden. In einer Ausführungsform werden die Mikrokugeln 560A eines Lötmaterials verwendet, um die Versteifung 530 vor der Befestigung des Chips 515 am Gehäusesubstrat 510 zu befestigen, so dass Chipbefestigungsaufschmelzen die Versteifungshöcker nicht schmilzt. In einer anderen Ausführungsform können Klebstoffe verwendet werden, um die Versteifung 530 während des Aufschmelzens zu befestigen. In einer alternativen Ausführungsform wird der Chip 515 am Gehäusesubstrat 510 vor der Befestigung der Versteifung 530 befestigt. Repräsentativ wird der Chip 515 mit einem Unterfüllmaterial 570B angebracht und befestigt. Die Versteifung 530 wird dann am Gehäusesubstrat 510 befestigt, gefolgt vom Unterfüllmaterial 570A. In diesem Prozess weisen die Mikrokugeln 560A von Lötmittel eine ähnliche oder niedrigere Schmelztemperatur als ein Lötmaterial der Mikrokugeln 560B auf. In einer Ausführungsform wird eine Oberfläche der Versteifung 530 für leichte Benetzung modifiziert (z. B. Oberflächentopologieänderung, Fluss, Plattieren mit einem anderen Metall usw.). Die Mikrokugeln 560A zwischen der Versteifung 530 und dem Gehäusesubstrat 510 schaffen eine verbundene Kontaktstelle zwischen den Strukturen.
  • 7 zeigt eine andere Ausführungsform einer Gehäuseanordnung. Die Gehäuseanordnung 600 umfasst ein Gehäusesubstrat 610 und eine Versteifung 630. In dieser Ausführungsform ist die Versteifung 630 mit Vertiefungen oder Vorsprüngen 6310 von einer Oberfläche erzeugt. Diese Vertiefungen sind auf Orte der leitfähigen Kontaktstellen 665 eines Gehäusesubstrats ausgerichtet. In einer Ausführungsform ist die Vorsprungdicke t der Vertiefungen 6310 gleich oder größer als eine Dicke einer dielektrischen Schicht zwischen einer Oberfläche einer Kontaktstelle und einer oberen Oberfläche eines Gehäusesubstrats (dielektrische Schicht 625), wie betrachtet, plus eine Dicke von irgendeinem gewünschten Klebstoff 670 zwischen der Versteifung 630 und dem Gehäusesubstrat 610. In einer Ausführungsform wird ein Klebstoff 670 wie z. B. ein Siliziumdioxidklebstoff (z. B. ein nicht leitfähiger Klebstoff) auf einen Bereich einer oberen Oberfläche des Gehäusesubstrats 610 ausgegeben oder gedruckt, der auf Bereiche mit leitfähigen Kontaktstellen 665 extrudiert, und dann wird die Versteifung 630 befestigt und der Klebstoff während eines Versteifungsbondprozesses gehärtet. Eine leitfähige Kontaktstelle wird zwischen der Versteifung 630 und dem Gehäusesubstrat 610 durch Vertiefungen 6310 erzeugt.
  • 8 zeigt eine andere Ausführungsform einer Gehäuseanordnung. Die Gehäuseanordnung 700 umfasst ein Gehäusesubstrat 710 und eine Versteifung 730. In dieser Ausführungsform weist die Versteifung 730 eine Anzahl von Kontaktansätzen auf, die eine vorstehende oder vertiefte Oberfläche in Bereichen vorsehen, die Kontaktstellen eines Gehäusesubstrats 710 entsprechen. In einer Ausführungsform ist eine Kontaktansatzdicke t größer als eine Dicke von dielektrischem Material über oder auf der Kontaktstelle 765 (wie betrachtet) und eines Klebstoffs (Klebstoff 770) zwischen der Versteifung 730 und dem Gehäusesubstrat. In einer Ausführungsform sind die Kontaktansätze 7310 während des Versteifungsbondprozesses kompressibel. Eine leitfähige Kontaktstelle wird zwischen der Versteifung 730 und dem Gehäusesubstrat 710 durch die Kontaktansätze 7310 erzeugt.
  • In einer anderen Ausführungsform wird zusätzlich zu einer Anordnung mit einer Versteifung, die mit einem Gehäusesubstrat elektrisch verbunden ist, wie z. B. mit einer Masseebene, um einen leitfähigen Pfad zwischen der Versteifung und dem Gehäusesubstrat zu bilden, die Anordnung auch beispielsweise vor EMI/RFI abgeschirmt. 9 zeigt eine Querschnittsseitenansicht einer anderen Ausführungsform einer Gehäuseanordnung. Die Gehäuseanordnung 800 umfasst ein Gehäusesubstrat 810 mit einem integrierten Schaltungschip 875, der mit Kontaktstellen 865 des Gehäusesubstrats auf einer Vorrichtungsseite des Gehäusesubstrats verbunden ist, und einer Versteifung 830, die mit der Vorrichtungsseite des Gehäusesubstrats durch einen Klebstoff 870 wie z. B. einen nicht leitfähigen Klebstoff verbunden ist. Das Gehäusesubstrat 810 ist beispielsweise ein herkömmliches Gehäusesubstrat oder ein Substrat mit ultradünnem Kern, das eine Anzahl von leitfähigen Schichten in verschiedenen Ebenen des Substrats umfasst und von benachbarten Schichten durch ein dielektrisches Material getrennt ist. 9 stellt eine leitfähige Schicht 820A, eine leitfähige Schicht 820B, eine leitfähige Schicht 820C, eine leitfähige Schicht 820D und eine leitfähige Schicht 820E dar. In dieser Ausführungsform ist die leitfähige Schicht 820A eine anfängliche Schicht in der Hinsicht, als sie am nächsten zu einer Vorrichtungsseite des Gehäusesubstrats und zur Kontaktstelle 865 angeordnet ist. Die leitfähige Schicht 820E ist eine letzte Schicht in der Hinsicht, als sie sich in einer Ebene befindet, die von einer Vorrichtungsseite des Gehäusesubstrats am weitesten entfernt ist, und umfasst in dieser Ausführungsform Kontaktpunkte zur Verbindung eines Gehäusesubstrats mit einem anderen Substrat wie z. B. einer gedruckten Leiterplatte.
  • Die Gehäuseanordnung 800, die in 9 dargestellt ist, umfasst auch eine leitfähige Schicht 860, die die Versteifung 830 überzieht und auf gegenüberliegenden Seitenwänden des Gehäusesubstrats 810 (z. B. an einer oder beiden Paaren von gegenüberliegenden Seitenwänden einer geradlinigen Gehäusestruktur) angeordnet ist. In einer Ausführungsform umfasst die leitfähige Schicht 860 ein Metallmaterial wie z. B. Kupfer, Nickel oder Titan, das eine hohe Abschirmeffizienz aufweist, so dass die leitfähige Schicht als EMI/RFI-Abschirmung dienen kann. In einer Ausführungsform dient zusätzlich zum Wirken als EMI/RFI-Abschirmung die Metallschicht 860 als leitfähiger Pfad zwischen der Versteifung 830 und dem Gehäusesubstrat 810. 9 zeigt leitfähige Schichten 820B und 820D eines Gehäusesubstrats, die sich zu gegenüberliegenden Seitenwänden des Gehäusesubstrats erstrecken. In einer Ausführungsform sind eine oder beide Schichten auf einer oder beiden jeweiligen Seitenwänden freigelegt und verbinden daher physikalisch und elektrisch mit der auf der Seitenwand ausgebildeten leitfähigen Schicht 860. In einer Ausführungsform dienen eine oder beide der leitfähigen Schichten 820B und 820D als Masseebene. Folglich schafft die Verbindung mit der Versteifung 830 durch die leitfähige Schicht 860 einen leitfähigen Pfad zum Gehäuse in der Masse.
  • 10 zeigt einen Ablaufplan zum Ausbilden einer Gehäuseanordnung wie z. B. der Gehäuseanordnung 800, die in 9 dargestellt ist. 1116 stellen Teile des in 10 beschriebenen Prozesses genauer dar. In den folgenden Absätzen, die 1115 beschreiben, wird auf das Verfahren 900 von 10 Bezug genommen.
  • In einer Ausführungsform beginnt das Verfahren des Prozesses mit einer Plattenvorbereitung (Block 902). 11 zeigt eine Querschnittsseitenansicht eines Abschnitts eines Opfermaterial- oder Kernsubstrats mit einer darauf ausgebildeten Kupferfolie als Teil eines Plattenvorbereitungsprozesses (Block 902, 10). 11 zeigt das Substrat 1010 beispielsweise aus einem Prepreg-Material. Auf entgegengesetzten Seiten des Substrats 1010 befindet sich eine innere Kupferfolie 1015A bzw. eine innere Kupferfolie 1015B. Über jeder inneren Kupferfolie liegt eine äußere Kupferfolie 1020A bzw. eine äußere Kupferfolie 1020B. In einer Ausführungsform werden die Kupferfolien zusammengepresst oder zusammengeklebt, um eine Platte auszubilden. Für eine Vakuumarchitektur ist in einer Ausführungsform die innere Kupferfolie 1015A/1015B kürzer als die äußere Kupferfolie 1020A/1020B, so dass das Prepreg-Material an der inneren Kupferfolie und der äußeren Kupferfolie 1020A/1020B haften und daher sie zusammenhalten kann. In der in 11 gezeigten Ausführungsform umfasst die Plattenvorbereitung auch eine Einführung von Ätzstoppschichten 1025A und 1025B auf der äußeren Kupferfolie 1020A bzw. der äußeren Kupferfolie 2010B. Ein repräsentatives Material für die Ätzstoppschicht 1025A und die Ätzstoppschicht 1025B ist eine Polymer- oder dielektrische Aufbauschicht, die gegen eine Kupferätzchemie beständig ist.
  • 12 zeigt die Struktur von 11 nach der Einführung einer Opferkupferfolie auf entgegengesetzten Seiten der Struktur. Repräsentativ werden die Opferkupferfolie 1030A und die Opferkupferfolie 1030B auf die Struktur gepresst (Block 906, 10). Repräsentativ weist jede Opferkupferfolie eine Dicke auf, die sich einer Dicke eines Chips nähert.
  • 13 zeigt die Struktur von 12 nach der Ausbildung von Aufbauträger-Aufbauschichten auf entgegengesetzten Seiten der Struktur. 13 zeigt den Aufbauträger 1040A von abwechselnden Schichten von strukturiertem leitfähigen Material und Isolationsmaterial auf der Opferkupferplatte 1030A und den Aufbauträger 1040B von abwechselnden Schichten von strukturiertem leitfähigen Material und Isolationsmaterial auf der Opferkupferplatte 1030B. Ein Prozess zum Ausbilden von Aufbauschichten wird mit Bezug auf den Aufbauträger 1040A beschrieben. Repräsentativ wird anfänglich eine Schicht aus dielektrischem Material 1050A1 auf die Opferkupferplatte 1030A eingeführt. In einer Ausführungsform ist das dielektrische Material 1050A1 ein dielektrisches Aufbauschichtmaterial, das ein Film oder eine Platte aus beispielsweise ABF-Material ist, die auf die Kupferplatte 1030A laminiert wird (Block 908, 10). Nach der Einführung des dielektrischen Materials 1030A werden Öffnungen durch das dielektrische Material 1050A1 in Bereichen ausgebildet, in denen es für Kontakte zwischen dem Gehäusesubstrat und einem anderen Substrat (z. B. einer Hauptleiterplatte) erwünscht ist. Eine Weise zum Ausbilden von Öffnungen geschieht durch einen Laserbohrprozess (Block 910, 10). Nach der Ausbildung der Öffnungen oder Kontaktlöcher durch das dielektrische Material 1050A1 werden die Kontaktlöcher entgratet (Block 912, 10). Ein stromloses Kupfermaterial kann in die Kontaktlöcher und auf eine Oberfläche des dielektrischen Materials 1050A1 eingeführt/darauf abgeschieden werden (Block 914, 10). Eine Strukturmaske kann dann auf die Oberfläche des dielektrischen Materials 1050A1, einschließlich des stromlosen Kupfermaterials, eingeführt werden. Die Strukturierung definiert eine Leiterbahntrassierung für eine erste leitfähige Ebene oder Schicht durch beispielsweise Öffnungen in der Maske. Elektrolytisches Kupfer wird dann auf das freiliegende stromlose Kupfer auf dem dielektrischen Material 1050A1 und in den Kontaktlöchern plattiert (Block 916, 10). Nach der elektrolytischen Kupferplattierung wird eine Maske, die zum Definieren der Struktur verwendet wird (z. B. eine DFR-Maske) beispielsweise durch Ablösen entfernt, um Kupferleiterbahnen zu belassen (leitfähiges Material). Blitzätzen wird dann ausgeführt, um das freiliegende stromlose Kupfer zwischen den ausgebildeten Leiterbahnen zu entfernen (Block 920, 10).
  • Die obigen Prozesse, die der Einführung von dielektrischem Material und einer strukturierten leitfähigen Schicht zugeordnet ist, können wahlweise ein oder mehrere Male wiederholt werden, bis eine gewünschte Anzahl von Aufbauschichten ausgebildet ist. 13 zeigt den Aufbauträger 1040A mit als Beispiel leitfähigen Schichten 1045A1, 1045A2, 1045A3, 1045A4 und 1045A5, die zwischen dielektrischen Materialien 1050A1, 1050A2, 1050A3, 1050A4 und 1050A5 angeordnet sind. Nach der Strukturierung der letzten oder endgültigen leitfähigen Materialschicht (leitfähige Schicht 1045A5/1045B2) kann ein letztes dielektrisches Material aus beispielsweise Lötmittelresist eingeführt werden (Block 922, 10). 13 zeigt die dielektrische Schicht 1055A beispielsweise aus einem laminierten Lötmittelresistfilm, die auf der strukturierten leitfähigen Schicht 1045A5 eingeführt ist, und die dielektrische Schicht 1055B eines ähnlichen Materials, die auf der strukturierten leitfähigen Schicht 1045B5 eingeführt ist. 13 zeigt auch die Strukturierung der dielektrischen Schicht 1055A, um Öffnungen zur leitfähigen Schicht 1045A5 zu bilden, beispielsweise für Lötverbindungen mit der Platte. Die dielektrische Schicht 1055B wird ähnlich strukturiert. Nach der Einführung und Strukturierung der dielektrischen Schicht 1055A/1055B aus beispielsweise einem Lötmittelresist kann die dielektrische Schicht gehärtet werden (Block 924, 10).
  • 14 zeigt die Struktur von 13 nach der Trennung eines Aufbaugehäusesubstrats vom Opfersubstrat und der Befestigung einer Versteifung am Gehäusesubstrat und stellt die Trassierung der Struktur dar. Wie in 14 dargestellt, umfassen beide Seiten des Substrats 1010 Aufbaugehäuseschichten. Um ein Gehäusesubstrat oder eine Platte vom Substrat 1010 und zugehörigen Kupferfolien (Kupferfolien 1015A/1015B, 1020A/1020B) zu trennen, wird in einer Ausführungsform die Struktur entlang ihres Umfangs auf allen vier Seiten der Platte trassiert (Block 932, 10). Die Trassierung kann beispielsweise mit einem Hitachi-Leiterbahntrassierer durchgeführt werden. Die Trassierung entfernt irgendeinen Klebstoff, der die inneren Kupferfolien 1015A/1015B und äußeren Kupferfolien 1020A/1020B und das Substrat 1010 zusammenhält. In einer solchen Weise werden die inneren Kupferfolien 1015A/1015B von den äußeren Kupferfolien 1020A/1020B gelöst (Block 934, 10). 14 zeigt die getrennte Struktur, die sich auf das Substrat 1040B konzentriert.
  • Nach der Trennung werden die äußeren Kupferfolien 1020A und 1020B von jeder getrennten Platte oder dem Gehäuse entfernt (Block 936, 10). Eine Weise, in der eine Kupferfolie entfernt werden kann, ist durch einen Ätzprozess. 14 zeigt die Struktur, nachdem die äußere Kupferfolie 1020B entfernt ist. Eine geeignete Ätztechnik, um die Kupferplatte zu entfernen, ist ein nasschemisches Ätzmittel.
  • Sobald die äußere Kupferfolie 1020B entfernt ist, wird die Ätzstoppschicht 1025B entfernt. In einer Ausführungsform kann die Ätzstoppschicht 1025B (siehe 11) entfernt werden, indem die Schicht einem Nassstrahler ausgesetzt wird (Block 938, 10). Ein Nassstrahlerprozess schafft Selektivität beim Entfernen der Ätzstoppschicht, während die Opferkupferfolie 1030B belassen wird.
  • Nach der Entfernung der Ätzstoppschicht 1025B wird in einer Ausführungsform die Opferkupferfolie 1030B entfernt. Eine Technik zum Entfernen der Opferkupferfolie 1030B ist durch einen Ätzprozess unter Verwendung einer chemischen Lösung ähnlich zum Ätzen der äußeren Kupferfolie, wie vorstehend beschrieben (Block 940, 10). 14 zeigt die Struktur nach der Entfernung der Opferkupferfolie.
  • Der obige Prozess kann auf einem großen Substrat gebildet werden, so dass mehrere Platten oder Gehäuse gleichzeitig auf jeder Seite beispielsweise des Substrats 1010 ausgebildet werden können. Nach der Entfernung der Opferkupferfolie 1030B kann die Struktur in individuelle Einheiten vereinzelt werden (Block 942, 10). Ein Vereinzelungsprozess ist ein Säge- oder Schneidprozess.
  • In einer Ausführungsform wird, sobald das Gehäuse oder die Platte vereinzelt ist, eine Versteifung am Gehäusesubstrat oder an der Platte befestigt. In einer anderen Ausführungsform kann eine Versteifung am Gehäusesubstrat oder an der Platte vor der Trennung des Gehäusesubstrats oder der Platte vom Substrat 1010 und/oder vor der Vereinzelung befestigt werden. 14 zeigt die Versteifung 1070, die mit dem Gehäusesubstrat durch Klebstoff 1072 zwischen der dielektrischen Schicht 1055B und der Versteifung 1070 verbunden/daran befestigt ist (Block 928, 10). In einer Ausführungsform ist die Versteifung 1070 ein Metallmaterial wie z. B. Kupfer oder Edelstahl in Form eines Rahmens mit repräsentativen Abmessungen einer Breite von 1 Millimeter (mm) bis 5 mm und einer Dicke von 0,1 mm bis 0,5 mm. In einer anderen Ausführungsform ist oder umfasst die Versteifung 1070 ein nicht leitfähiges Material. Ein geeigneter Klebstoff zum Verbinden/Befestigen der Versteifung 1070 mit/an der dielektrischen Schicht 1055B eines Lötmittelresists ist repräsentativ ein Epoxid oder Silikon oder ein ähnliches Material (Block 930, 10). Das Epoxid wird in einer flüssigen Form eingeführt und nach der Verbindung/Befestigung der Versteifung 1070 wird das Epoxid gehärtet, wie z. B. indem die Struktur einer Wärmequelle ausgesetzt wird (Block 930, 10).
  • 14 zeigt auch die Struktur nach der Befestigung eines Chips oder Plättchens am Gehäusesubstrat (Block 944, 10). Die Chipbefestigung kann der vorstehend beschriebenen Versteifungsbefestigung vorangehen oder folgen. Repräsentativ wird Lötmaterial 1065 (z. B. Lötkugeln) in strukturierte Öffnungen der dielektrischen Schicht 1055B auf einer Chipseite des Gehäusesubstrats in Bereichen eingeführt, die Kontaktpunkten von Kontaktstellen (z. B. Säulen 1080) entsprechen, die dem Chip 1075 zugeordnet sind. Wie in dieser Ausführungsform dargestellt, kontaktiert das Lötmaterial die leitfähige Schicht 1045B5. Der Chip 1075 wird dann mit dem Gehäusesubstrat durch Lötmaterialverbindungen verbunden/daran befestigt. Sobald er verbunden ist, wird die Struktur einem Aufschmelzprozess unterzogen. Nach dem Chipbefestigungsprozess kann beispielsweise ein Unterfüllmaterial aus beispielsweise einem dielektrischen Material zwischen dem Chip und dem Gehäusesubstrat eingeführt werden (Block 948, 10).
  • 15 zeigt die Struktur von 14 nach der Verbindung/Befestigung von Lötmaterial (Lötkugeln) auf einer Substratseite des Gehäusesubstrats und nach der Einführung einer Abschirmung einer leitfähigen Schicht an der Versteifung und dem Gehäusesubstrat. 15 zeigt Lötmaterial 1095 (z. B. Lötkugeln), das in Öffnungen der dielektrischen Schicht oder des Films 1050B1 eingeführt wird (Block 950, 10). Wie dargestellt, wird das Lötmaterial 1095 auf die leitfähige Schicht 1045B1 eingeführt.
  • 15 zeigt die Struktur von 14 nach der Beschichtung von Abschirmungsmaterial 1090 auf die Versteifung 1070 und das Gehäusesubstrat. In einer Ausführungsform ist eine Abschirmungsschicht ein leitfähiges Material wie z. B. ein Metall, das beispielsweise durch einen Sputterprozess eingeführt werden kann, um das Metall auf das Gehäuse zu beschichten. Repräsentativ kann ein individuelles Gehäuse in einer Vakuumkammer zusammen mit einem Zielmetall für einen Sputterprozess angeordnet werden. Ein Plasma wird in die Vakuumkammer eingeführt. Das Plasma trifft auf das Metallziel auf. Das Metallziel wird dann mit energetischen Partikeln vom Plasma beschossen. Befreite Atome vom Zielmetall werden auf dem Gehäuse entlang der Sichtlinie abgeschieden. Repräsentativ wird ein Argonplasma verwendet. Geeignete Metalle für eine Interferenzabschirmung (z. B. EMI- und/oder RFI-Abschirmung) umfassen, sind jedoch nicht begrenzt auf Nickel und Kupfer. In einer anderen Ausführungsform können mehrere Metalle verwendet werden, wie z. B. Schichten aus Nickel und Kupfer. In einer Ausführungsform ist eine Gesamtdicke einer Metallschicht oder eines Metallstapels, der aus verschiedenen Metallen mit denselben oder unterschiedlichen Dicken besteht, geringer als etwa sechs Mikrometer und in einer anderen Ausführungsform geringer als etwa drei Mikrometer.
  • Das mit Bezug auf den Ablaufplan von 10 und die Darstellungen von 1116 beschriebene Verfahren stellt ein Verfahren dar, um ein hinsichtlich EMI/RFI abgeschirmtes Gehäuse mit einer Versteifung auszubilden, wobei ein Gehäusesubstrat ein kernloses oder UTC-Gehäusesubstrat ist. In einer anderen Ausführungsform, in der das Gehäusesubstrat ein herkömmliches Gehäusesubstrat ist, kann ein Verfahren zum Ausbilden einer EMI/RFI-Abschirmung vor sich gehen, wie mit Bezug auf den Block 944 bis Block 952 des Ablaufplans von 10 beschrieben.
  • 16 stellt eine Rechenvorrichtung 1100 gemäß einer Implementierung dar. Die Rechenvorrichtung 1100 nimmt eine Platine 1102 auf. Die Platine 1102 kann eine Anzahl von Komponenten umfassen, einschließlich, jedoch nicht begrenzt auf einen Prozessor 1104 und mindestens einen Kommunikationschip 1106. Der Prozessor 1104 ist mit der Platine 1102 physikalisch und elektrisch gekoppelt. In einigen Implementierungen ist mindestens ein Kommunikationschip 1106 auch physikalisch und elektrisch mit der Platine 1102 gekoppelt. In weiteren Implementierungen ist der Kommunikationschip 1106 ein Teil des Prozessors 1104.
  • In Abhängigkeit von ihren Anwendungen kann die Rechenvorrichtung 1100 andere Komponenten umfassen, die mit der Platine 1102 physikalisch und elektrisch gekoppelt sein können oder nicht. Diese anderen Komponenten umfassen, sind jedoch nicht begrenzt auf einen flüchtigen Speicher (z. B. DRAM), nichtflüchtigen Speicher (z. B. ROM), Vorrichtungen von mikroelektromechanischen Systemen (MEMS) (z. B. Sensoren, Aktuatoren), einen Flash-Speicher, einen Graphikprozessor, einen Digitalsignalprozessor, einen Kryptoprozessor, einen Chipsatz, eine Antenne, eine Anzeige, eine Berührungsbildschirmanzeige, eine Berührungsbildschirm-Steuereinheit, eine Batterie, einen Audio-Codec, einen Video-Codec, einen Leistungsverstärker, eine Vorrichtung eines globalen Positionsbestimmungssystems (GPS), einen Kompass, einen Beschleunigungsmesser, ein Gyroskop, einen Lautsprecher, eine Kamera und eine Massenspeichervorrichtung (wie z. B. ein Festplattenlaufwerk, eine Kompaktdisk (CD), eine digitale vielseitige Platte (DVD) und so weiter).
  • Der Kommunikationschip 1106 ermöglicht drahtlose Kommunikationen für die Übertragung von Daten zu und von der Rechenvorrichtung 1100. Der Begriff "drahtlos" und seine Ableitungen können verwendet werden, um Schaltungen, Vorrichtungen, Systeme, Verfahren, Techniken, Kommunikationskanäle usw. zu beschreiben, die Daten durch die Verwendung von modulierter elektromagnetischer Strahlung durch ein nicht festes Medium übermitteln können. Der Begriff impliziert nicht, dass die zugehörigen Vorrichtungen keine Drähte enthalten, obwohl sie dies in einigen Ausführungsformen nicht könnten. Der Kommunikationschip 1106 kann irgendeinen von einer Anzahl von drahtlosen Standards oder Protokollen implementieren, einschließlich, jedoch nicht begrenzt auf Wi-Fi (IEEE 802.11 Familie), WiMAX (IEEE 802.16 Familie), IEEE 802.20, Langzeitentwicklung (LTE), Ev-DO, HSPA+, HSDPA+, HSUPA+, EDGE, GSM, GPRS, CDMA, TDMA, DECT, Bluetooth, Ableitungen davon sowie beliebige andere drahtlose Protokolle, die als 3G, 4G, 5G und darüber bezeichnet sind. Die Rechenvorrichtung 1100 kann mehrere Kommunikationschips 1106 umfassen. Ein erster Kommunikationschip 1106 kann beispielsweise für drahtlose Kommunikationen mit kürzerer Reichweite wie z. B. Wi-Fi und Bluetooth zweckgebunden sein und ein zweiter Kommunikationschip 1106 kann für drahtlose Kommunikationen mit längerer Reichweite wie z. B. GPS, EDGE, GPRS, CDMA, WiMAX, LTE, Ev-DO und andere zweckgebunden sein.
  • Der Prozessor 1104 der Rechenvorrichtung 1100 umfasst einen integrierten Schaltungschip, der innerhalb des Prozessors 1104 untergebracht ist. In einigen Implementierungen umfasst der integrierte Schaltungschip des Prozessors eine oder mehrere Vorrichtungen wie z. B. Transistoren oder Metallverbindungen. Der Begriff "Prozessor" kann sich auf irgendeine Vorrichtung oder einen Abschnitt einer Vorrichtung beziehen, die elektronische Daten von Registern und/oder einem Speicher verarbeitet, um diese elektronischen Daten in andere elektronische Daten zu transformieren, die in Registern und/oder einem Speicher gespeichert werden können.
  • Der Kommunikationschip 1106 umfasst auch einen integrierten Schaltungschip, der innerhalb des Kommunikationschips 1106 untergebracht ist. Gemäß einer anderen Implementierung umfasst der integrierte Schaltungschip des Kommunikationschips eine oder mehrere Vorrichtungen wie z. B. Transistoren oder Metallverbindungen.
  • In weiteren Implementierungen kann eine andere Komponente, die innerhalb der Rechenvorrichtung 1100 aufgenommen ist, einen integrierten Schaltungschip enthalten, der eine oder mehrere Vorrichtungen wie z. B. Transistoren oder Metallverbindungen umfasst.
  • In verschiedenen Implementierungen kann die Rechenvorrichtung 1100 ein Laptop, ein Netbook, ein Notebook, ein Ultrabook, ein Smartphone, ein Tablet, ein persönlicher digitaler Assistent (PDA), ein ultramobiler PC, ein Mobiltelefon, ein Desktop-Computer, ein Server, ein Drucker, ein Scanner, ein Monitor, ein Digitalempfänger, eine Unterhaltungssteuereinheit, eine Digitalkamera, ein tragbares Musikabspielgerät, ein digitaler Videorekorder oder eine Hybridvorrichtung sein. In weiteren Implementierungen kann die Rechenvorrichtung 1100 irgendeine andere elektronische Vorrichtung sein, die Daten verarbeitet.
  • BEISPIELE
  • Beispiel 1 ist ein Gerät mit einem Gehäuse mit einem Chip und einem Gehäusesubstrat, wobei das Gehäusesubstrat einen Leiter umfasst; und einem Versteifungskörper, der mit dem Leiter des Gehäusesubstrats elektrisch gekoppelt ist.
  • In Beispiel 2 umfasst das Gerät von Beispiel 1 ferner ein leitfähiges Material zwischen dem Versteifungskörper und dem Leiter des Gehäusesubstrats.
  • In Beispiel 3 umfasst das leitfähige Material in dem Gerät von Beispiel 2 einen leitfähigen Klebstoff.
  • In Beispiel 4 umfasst das leitfähige Material in dem Gerät von Beispiel 2 eine Lötpaste oder Mikrokugeln.
  • In Beispiel 5 umfasst das leitfähige Material in dem Gerät von Beispiel 2 mit einem leitfähigen Material beschichtete Mikrokugeln.
  • In Beispiel 6 umfasst das leitfähige Material in dem Gerät von Beispiel 2 eine Schicht aus kontinuierlichem Material zwischen dem Versteifungskörper und dem Leiter des Gehäusesubstrats.
  • In Beispiel 7 umfasst der Versteifungskörper in dem Gerät von Beispiel 1 eine im Allgemeinen planare Oberfläche und mehrere Vorsprünge, die sich von der im Allgemeinen planaren Oberfläche erstrecken, wobei die mehreren Vorsprünge mit dem Leiter des Gehäusesubstrats gekoppelt sind.
  • In Beispiel 8 umfasst das Gerät von Beispiel 1 ferner ein elektrisch leitfähiges Material, das an der Versteifung und dem Gehäusesubstrat angeordnet ist, wobei das elektrisch leitfähige Material den Versteifungskörper mit dem Leiter des Gehäusesubstrats elektrisch koppelt.
  • In Beispiel 9 umfasst das Gehäusesubstrat in dem Gerät von Beispiel 8 mehrere leitfähige Schichten, die jeweils einen Leiter definieren, und das elektrisch leitfähige Material ist mit mindestens einer der mehreren leitfähigen Schichten gekoppelt.
  • In Beispiel 10 umfasst das Gehäusesubstrat in dem Gerät von Beispiel 9 ein Paar von gegenüberliegenden Seitenabschnitten, die eine Dicke definieren, und das elektrisch leitfähige Material ist auf dem Paar von gegenüberliegenden Seitenabschnitten angeordnet.
  • In Beispiel 11 umfassen die mehreren leitfähigen Schichten in dem Gerät von Beispiel 9 eine anfängliche Schicht, die am nächsten zur Versteifung angeordnet ist, und eine letzte Schicht, die am weitesten von der Versteifung entfernt angeordnet ist, wobei das elektrisch leitfähige Material mit einer anderen der mehreren leitfähigen Schichten als der anfänglichen Schicht gekoppelt ist.
  • Beispiel 12 ist ein Gerät mit einem Gehäuse mit einem Chip und einem Gehäusesubstrat; einem Versteifungskörper, der mit dem Gehäusesubstrat gekoppelt ist; und einem elektrisch leitfähigen Pfad zwischen dem Versteifungskörper und dem Gehäusesubstrat.
  • In Beispiel 13 umfasst der elektrisch leitfähige Pfad in dem Gerät von Beispiel 12 ein leitfähiges Material zwischen dem Versteifungskörper und dem Leiter des Gehäusesubstrats.
  • In Beispiel 14 umfasst das leitfähige Material in dem Gerät von Beispiel 13 einen leitfähigen Klebstoff.
  • In Beispiel 15 umfasst das leitfähige Material in dem Gerät von Beispiel 13 eine Lötpaste oder Mikrokugeln.
  • In Beispiel 16 umfasst das leitfähige Material in dem Gerät von Beispiel 13 mit leitfähigem Material beschichtete Mikrokugeln.
  • In Beispiel 17 umfasst das leitfähige Material in dem Gerät von Beispiel 13 eine Schicht aus kontinuierlichem Material zwischen dem Versteifungskörper und dem Leiter des Gehäusesubstrats.
  • In Beispiel 18 umfasst der Versteifungskörper in dem Gerät von Beispiel 12 eine im Allgemeinen planare Oberfläche und mehrere Vorsprünge, die sich von der im Allgemeinen planaren Oberfläche erstrecken, wobei die mehreren Vorsprünge den elektrisch leitfähigen Pfad zwischen der Versteifung und dem Gehäusesubstrat umfassen.
  • In Beispiel 19 umfasst das Gerät von Beispiel 12 ferner ein elektrisch leitfähiges Material, das an der Versteifung und dem Gehäusesubstrat angeordnet ist, wobei das elektrisch leitfähige Material den elektrisch leitfähigen Pfad zwischen der Versteifung und dem Gehäusesubstrat umfasst.
  • In Beispiel 20 umfasst das Gehäusesubstrat in dem Gerät von Beispiel 19 mehrere leitfähige Schichten, die jeweils einen Leiter definieren, und das elektrisch leitfähige Material ist mit mindestens einer der mehreren leitfähigen Schichten gekoppelt.
  • In Beispiel 21 umfasst das Gehäusesubstrat in dem Gerät von Beispiel 20 ein Paar von gegenüberliegenden Seitenabschnitten, die eine Dicke definieren, und das elektrisch leitfähige Material ist auf dem Paar von gegenüberliegenden Seitenabschnitten angeordnet.
  • In Beispiel 22 umfassen die mehreren leitfähigen Schichten in dem Gerät von Beispiel 20 eine anfängliche Schicht, die am nächsten zur Versteifung angeordnet ist, und eine letzte Schicht, die am weitesten von der Versteifung entfernt angeordnet ist, wobei das elektrisch leitfähige Material mit einer anderen der mehreren leitfähigen Schichten als der anfänglichen Schicht gekoppelt ist.
  • Beispiel 23 ist ein Verfahren mit dem elektrischen Koppeln eines Versteifungskörpers mit einem Leiter eines Gehäusesubstrats.
  • In Beispiel 24 umfasst das elektrische Koppeln des Versteifungskörpers mit dem Leiter im Verfahren von Beispiel 23 das Ausbilden eines leitfähigen Materials zwischen dem Versteifungskörper und dem Leiter des Gehäusesubstrats.
  • In Beispiel 25 umfasst das leitfähige Material in dem Verfahren von Beispiel 24 eine Schicht.
  • In Beispiel 26 umfasst der Versteifungskörper im Verfahren von Beispiel 23 eine im Allgemeinen planare Oberfläche und mehrere Vorsprünge, die sich von der im Allgemeinen planaren Oberfläche erstrecken, wobei die elektrische Kopplung des Versteifungskörpers mit dem Leiter das Kontaktieren des Leiters mit den mehreren Vorsprüngen umfasst.
  • In Beispiel 27 umfasst das elektrische Koppeln des Versteifungskörpers mit dem Leiter im Verfahren von Beispiel 23 das Ausbilden eines leitfähigen Materials auf dem Versteifungskörper und dem Gehäusesubstrat.
  • In Beispiel 28 ist der Leiter im Verfahren von Beispiel 23 als Erdung ausgelegt, so dass die Kopplung des Versteifungskörpers mit dem Leiter die elektromagnetische Interferenz mildert.
  • Die obige Beschreibung von erläuternden Implementierungen, einschließlich dessen, was in der Zusammenfassung beschrieben ist, soll nicht erschöpfend sein oder die Erfindung auf die offenbarten genauen Formen begrenzen. Obwohl spezielle Implementierungen von und Beispiele für die Erfindung hier für Erläuterungszwecke beschrieben sind, sind verschiedene äquivalente Modifikationen innerhalb des Schutzbereichs der Erfindung möglich, wie der Fachmann auf dem relevanten Gebiet erkennt.
  • Diese Modifikationen können an der Erfindung angesichts der obigen ausführlichen Beschreibung durchgeführt werden. Die in den folgenden Ansprüchen verwendeten Begriffe sollten nicht als Begrenzung der Erfindung auf die in der Patentbeschreibung und den Ansprüchen offenbarten speziellen Implementierungen aufgefasst werden. Vielmehr soll der Schutzbereich der Erfindung vollständig durch die folgenden Ansprüche bestimmt werden, die gemäß den festgelegten Grundsätzen der Anspruchsinterpretation aufgefasst werden sollen.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Nicht-Patentliteratur
    • IEEE 802.11 Familie [0048]
    • IEEE 802.16 Familie [0048]
    • IEEE 802.20 [0048]

Claims (25)

  1. Gerät, das Folgendes umfasst: ein Gehäuse mit einem Chip und einem Gehäusesubstrat, wobei das Gehäusesubstrat einen Leiter umfasst; und einen Versteifungskörper, der mit dem Leiter des Gehäusesubstrats elektrisch gekoppelt ist.
  2. Gerät nach Anspruch 1, das ferner ein leitfähiges Material zwischen dem Versteifungskörper und dem Leiter des Gehäusesubstrats umfasst.
  3. Gerät nach Anspruch 2, wobei das leitfähige Material einen leitfähigen Klebstoff umfasst.
  4. Gerät nach Anspruch 2, wobei das leitfähige Material eine Lötpaste oder Mikrokugeln umfasst.
  5. Gerät nach Anspruch 2, wobei das leitfähige Material eine Schicht aus einem kontinuierlichen Material zwischen dem Versteifungskörper und dem Leiter des Gehäusesubstrats umfasst.
  6. Gerät nach Anspruch 1, wobei der Versteifungskörper eine im Allgemeinen planare Oberfläche und mehrere Vorsprünge umfasst, die sich von der im Allgemeinen planaren Oberfläche erstrecken, wobei die mehreren Vorsprünge mit dem Leiter des Gehäusesubstrats gekoppelt sind.
  7. Gerät nach Anspruch 1, das ferner ein elektrisch leitfähiges Material umfasst, das an der Versteifung und dem Gehäusesubstrat angeordnet ist, wobei das elektrisch leitfähige Material den Versteifungskörper mit dem Leiter des Gehäusesubstrats elektrisch koppelt.
  8. Gerät nach Anspruch 7, wobei das Gehäusesubstrat mehrere leitfähige Schichten umfasst, die jeweils einen Leiter definieren, und das elektrisch leitfähige Material mit mindestens einer der mehreren leitfähigen Schichten gekoppelt ist.
  9. Gerät nach Anspruch 8, wobei das Gehäusesubstrat ein Paar von gegenüberliegenden Seitenabschnitten umfasst, die eine Dicke definieren, und das elektrisch leitfähige Material auf dem Paar von gegenüberliegenden Seitenabschnitten angeordnet ist.
  10. Gerät nach Anspruch 8, wobei die mehreren leitfähigen Schichten eine anfängliche Schicht, die am nächsten zur Versteifung angeordnet ist, und eine letzte Schicht, die am weitesten von der Versteifung entfernt angeordnet ist, umfassen, wobei das elektrisch leitfähige Material mit einer anderen der mehreren leitfähigen Schichten als der anfänglichen Schicht gekoppelt ist.
  11. Gerät, das Folgendes umfasst: ein Gehäuse mit einem Chip und einem Gehäusesubstrat; einen Versteifungskörper, der mit dem Gehäusesubstrat gekoppelt ist; und einen elektrisch leitfähigen Pfad zwischen dem Versteifungskörper und dem Gehäusesubstrat.
  12. Gerät nach Anspruch 11, wobei der elektrisch leitfähige Pfad ein leitfähiges Material zwischen dem Versteifungskörper und dem Leiter des Gehäusesubstrats umfasst.
  13. Gerät nach Anspruch 12, wobei das leitfähige Material einen leitfähigen Klebstoff umfasst.
  14. Gerät nach Anspruch 12, wobei das leitfähige Material eine Lötpaste oder Mikrokugeln umfasst.
  15. Gerät nach Anspruch 12, wobei das leitfähige Material eine Schicht aus kontinuierlichem Material zwischen dem Versteifungskörper und dem Leiter des Gehäusesubstrats umfasst.
  16. Gerät nach Anspruch 11, wobei der Versteifungskörper eine im Allgemeinen planare Oberfläche und mehrere Vorsprünge umfasst, die sich von der im Allgemeinen planaren Oberfläche erstrecken, wobei die mehreren Vorsprünge den elektrisch leitfähigen Pfad zwischen der Versteifung und dem Gehäusesubstrat umfassen.
  17. Gerät nach Anspruch 11, das ferner ein elektrisch leitfähiges Material umfasst, das an der Versteifung und dem Gehäusesubstrat angeordnet ist, wobei das elektrisch leitfähige Material den elektrisch leitfähigen Pfad zwischen der Versteifung und dem Gehäusesubstrat umfasst.
  18. Gerät nach Anspruch 17, wobei das Gehäusesubstrat mehrere leitfähige Schichten umfasst, die jeweils einen Leiter definieren, und das elektrisch leitfähige Material mit mindestens einer der mehreren leitfähigen Schichten gekoppelt ist.
  19. Gerät nach Anspruch 18, wobei das Gehäusesubstrat ein Paar von gegenüberliegenden Seitenabschnitten umfasst, die eine Dicke definieren, und das elektrisch leitfähige Material auf dem Paar von gegenüberliegenden Seitenabschnitten angeordnet ist.
  20. Gerät nach Anspruch 18, wobei die mehreren leitfähigen Schichten eine anfängliche Schicht, die am nächsten zur Versteifung angeordnet ist, und eine letzte Schicht, die am weitesten von der Versteifung entfernt angeordnet ist, umfassen, wobei das elektrisch leitfähige Material mit einer anderen der mehreren leitfähigen Schichten als der anfänglichen Schicht gekoppelt ist.
  21. Verfahren, das Folgendes umfasst: elektrisches Koppeln eines Versteifungskörpers mit einem Leiter eines Gehäusesubstrats.
  22. Verfahren nach Anspruch 21, wobei das elektrische Koppeln des Versteifungskörpers mit dem Leiter das Ausbilden eines leitfähigen Materials zwischen dem Versteifungskörper und dem Leiter des Gehäusesubstrats umfasst.
  23. Verfahren nach Anspruch 22, wobei das leitfähige Material eine Schicht umfasst.
  24. Verfahren nach Anspruch 21, wobei der Versteifungskörper eine im Allgemeinen planare Oberfläche und mehrere Vorsprünge, die sich von der im Allgemeinen planaren Oberfläche erstrecken, umfasst, wobei das elektrische Koppeln des Versteifungskörpers mit dem Leiter das Kontaktieren des Leiters mit den mehreren Vorsprüngen umfasst.
  25. Verfahren nach Anspruch 21, wobei das elektrische Koppeln des Versteifungskörpers mit dem Leiter das Ausbilden eines leitfähigen Materials auf dem Versteifungskörper und dem Gehäusesubstrat umfasst.
DE102016102154.7A 2015-03-09 2016-02-08 Potentialfreie Metall/Versteifungs-Erdung am Gehäuse, um RFI- und SI-Risiken zu mildern Ceased DE102016102154A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/642,316 US20160268213A1 (en) 2015-03-09 2015-03-09 On Package Floating Metal/Stiffener Grounding to Mitigate RFI and SI Risks
US14/642,316 2015-03-09

Publications (1)

Publication Number Publication Date
DE102016102154A1 true DE102016102154A1 (de) 2016-09-15

Family

ID=56800696

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102016102154.7A Ceased DE102016102154A1 (de) 2015-03-09 2016-02-08 Potentialfreie Metall/Versteifungs-Erdung am Gehäuse, um RFI- und SI-Risiken zu mildern

Country Status (5)

Country Link
US (1) US20160268213A1 (de)
KR (1) KR20160110089A (de)
CN (1) CN105957858A (de)
DE (1) DE102016102154A1 (de)
TW (1) TWI659521B (de)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9997468B2 (en) * 2015-04-10 2018-06-12 STATS ChipPAC Pte. Ltd. Integrated circuit packaging system with shielding and method of manufacturing thereof
US10085097B2 (en) * 2016-10-04 2018-09-25 Starkey Laboratories, Inc. Hearing assistance device incorporating system in package module
US10134690B2 (en) * 2016-10-27 2018-11-20 Intel Corporation Floating package stiffener
US9900976B1 (en) * 2016-12-12 2018-02-20 Intel Corporation Integrated circuit package including floating package stiffener
US10438882B2 (en) 2017-03-29 2019-10-08 Intel Corporation Integrated circuit package with microstrip routing and an external ground plane
US9972589B1 (en) 2017-03-30 2018-05-15 Intel Corporation Integrated circuit package substrate with microstrip architecture and electrically grounded surface conductive layer
US10403581B2 (en) 2017-09-29 2019-09-03 Intel Corporation Electronic device packages with attenuated electromagnetic interference signals
US20190221529A1 (en) * 2018-01-12 2019-07-18 Intel Corporation On-package integrated stiffener antenna
KR102659093B1 (ko) * 2018-03-08 2024-04-22 삼성전자주식회사 배선을 전기적으로 연결하는 도전성 구조물을 포함하는 회로 기판 및 이를 포함하는 전자 장치
US11295998B2 (en) * 2018-04-04 2022-04-05 Intel Corporation Stiffener and package substrate for a semiconductor package
US10693207B2 (en) 2018-06-29 2020-06-23 Ciena Corporation Printed circuit boards and methods for manufacturing thereof for RF connectivity between electro-optic phase modulator and digital signal processor
US10931010B1 (en) * 2019-07-31 2021-02-23 KaiKuTek Inc. Anti-EMI antenna
TWI819623B (zh) * 2022-05-24 2023-10-21 友威科技股份有限公司 電漿製程系統的載體吸附機構

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5804870A (en) * 1992-06-26 1998-09-08 Staktek Corporation Hermetically sealed integrated circuit lead-on package configuration
US6297551B1 (en) * 1999-09-22 2001-10-02 Agere Systems Guardian Corp. Integrated circuit packages with improved EMI characteristics
US7629674B1 (en) * 2004-11-17 2009-12-08 Amkor Technology, Inc. Shielded package having shield fence
US7851906B2 (en) * 2007-03-26 2010-12-14 Endicott Interconnect Technologies, Inc. Flexible circuit electronic package with standoffs
TWI357135B (en) * 2008-05-29 2012-01-21 Ind Tech Res Inst Chip package structure and manufacturing method th
US20090315156A1 (en) * 2008-06-20 2009-12-24 Harper Peter R Packaged integrated circuit having conformal electromagnetic shields and methods to form the same
US8325951B2 (en) * 2009-01-20 2012-12-04 General Mems Corporation Miniature MEMS condenser microphone packages and fabrication method thereof
US8378466B2 (en) * 2009-11-19 2013-02-19 Advanced Semiconductor Engineering, Inc. Wafer-level semiconductor device packages with electromagnetic interference shielding
US8618652B2 (en) * 2010-04-16 2013-12-31 Intel Corporation Forming functionalized carrier structures with coreless packages
US20120068342A1 (en) * 2010-09-16 2012-03-22 Lee Kevin J Electrically conductive adhesive for temporary bonding
US8766654B2 (en) * 2012-03-27 2014-07-01 Universal Scientific Industrial Co., Ltd. Package structure with conformal shielding and inspection method using the same
US8786060B2 (en) * 2012-05-04 2014-07-22 Advanced Semiconductor Engineering, Inc. Semiconductor package integrated with conformal shield and antenna
US20140048326A1 (en) * 2012-08-14 2014-02-20 Bridge Semiconductor Corporation Multi-cavity wiring board for semiconductor assembly with internal electromagnetic shielding

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
IEEE 802.16 Familie
IEEE 802.20

Also Published As

Publication number Publication date
KR20160110089A (ko) 2016-09-21
US20160268213A1 (en) 2016-09-15
TWI659521B (zh) 2019-05-11
CN105957858A (zh) 2016-09-21
TW201703230A (zh) 2017-01-16

Similar Documents

Publication Publication Date Title
DE102016102154A1 (de) Potentialfreie Metall/Versteifungs-Erdung am Gehäuse, um RFI- und SI-Risiken zu mildern
DE102017223561B4 (de) Hochfrequenzbauelement-Packages und Verfahren zum Bilden derselben
DE102014116417B4 (de) Paket integrierter Schaltungen mit eingebetteter Brücke, Verfahren zum Zusammenbau eines solchen und Paketzusammensetzung
EP0916237B1 (de) Verfahren zur herstellung von verbindungsleitern
US8432022B1 (en) Shielded embedded electronic component substrate fabrication method and structure
US20160351509A1 (en) Wafer level fan-out with electromagnetic shielding
US9502336B2 (en) Coreless substrate with passive device pads
DE112017001771T5 (de) Halbleitergehäuse mit EMI-Abschirmschicht
US20200075501A1 (en) Electromagnetic interference shielding for semiconductor packages using bond wires
DE102006047992A1 (de) Kernloses Substrat und dessen Herstellverfahren
DE102013223846A1 (de) Logikchip und andere in Aufbauschichten eingebettete Komponenten
US11189573B2 (en) Semiconductor package with electromagnetic interference shielding using metal layers and vias
US10375832B2 (en) Method of forming an interference shield on a substrate
EP2937900A2 (de) Rekonstitutionstechniken für halbleitergehäuse
DE102018129645A1 (de) Verfahren zum Einbetten magnetischer Strukturen in Substrate
KR20180002025A (ko) 반도체 패키지 및 그의 제조방법
DE112015006746T5 (de) Koaxiale Vias
DE102015101952A1 (de) IC-Gehäuse
DE102021119280A1 (de) Halbleitervorrichtung und verfahren zum bilden davon
DE102014108994A1 (de) Verfahren zur Steigerung der E/A-Dichte und zur Reduzierung der Schichtanzahl in BBUL-Gehäusen
DE102018204332A1 (de) Abschirmlösungen für direct-chip-attachkonnektivitätsmodulpackungsstrukturen
DE102012106280B4 (de) Verfahren zum Herstellen eines Halbleitergehäuses
DE102015109965B4 (de) Halbleiter-Package und Verfahren zu seiner Herstellung mittels eingebettete Chipverpackungstechnologie
US7832097B1 (en) Shielded trace structure and fabrication method
DE102022129321A1 (de) Mehrschichtiges glassubstrat

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R002 Refusal decision in examination/registration proceedings
R003 Refusal decision now final