DE102012106280B4 - Verfahren zum Herstellen eines Halbleitergehäuses - Google Patents

Verfahren zum Herstellen eines Halbleitergehäuses Download PDF

Info

Publication number
DE102012106280B4
DE102012106280B4 DE102012106280.3A DE102012106280A DE102012106280B4 DE 102012106280 B4 DE102012106280 B4 DE 102012106280B4 DE 102012106280 A DE102012106280 A DE 102012106280A DE 102012106280 B4 DE102012106280 B4 DE 102012106280B4
Authority
DE
Germany
Prior art keywords
holes
die
dies
substrate
metallization layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102012106280.3A
Other languages
English (en)
Other versions
DE102012106280A1 (de
Inventor
Paul Ganitzer
Martin Standing
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of DE102012106280A1 publication Critical patent/DE102012106280A1/de
Application granted granted Critical
Publication of DE102012106280B4 publication Critical patent/DE102012106280B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/055—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads having a passage through the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/273—Manufacturing methods by local deposition of the material of the layer connector
    • H01L2224/2731—Manufacturing methods by local deposition of the material of the layer connector in liquid form
    • H01L2224/2732—Screen printing, i.e. using a stencil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73217—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/821—Forming a build-up interconnect
    • H01L2224/82101—Forming a build-up interconnect by additive methods, e.g. direct writing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83193—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83856—Pre-cured adhesive, i.e. B-stage adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92142—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92144—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

Verfahren zum Herstellen eines Halbleitergehäuses (1), das Verfahren aufweisend: • Bereitstellen eines Substrats (2), wobei das Substrat (2) eine erste Oberfläche (3) und eine zweite Oberfläche (5), die der ersten Oberfläche (3) gegenüberliegend angeordnet ist, aufweist, und wobei das Substrat (2) ein oder mehrere Durchgangslöcher (7', 7'', 7''') aufweist, die durch das Substrat (2) an vordefinierten Positionen hindurch gebildet sind von der ersten Oberfläche (3) zu der zweiten Oberfläche (5); • Bereitstellen mindestens eines ersten Dies (9), wobei der erste Die (9) eine erste Oberfläche (13) und eine zweite Oberfläche (15), die der ersten Oberfläche (13) gegenüberliegend angeordnet ist, aufweist, und wobei der erste Die (9) einen oder mehrere erste Kontaktanschlüsse (9', 9'', 9''') auf der ersten Oberfläche (13) des mindestens einen ersten Dies (9) und einen oder mehrere zweite Kontaktanschlüsse (9', 9'', 9''') auf der zweiten Oberfläche des mindestens einen ersten Dies (9) aufweist; • Platzieren des mindestens einen ersten Dies (9) mit dessen erster Oberfläche (13) auf der ersten Oberfläche (3) des Substrats (2), wobei ein Kleber (11) dazwischen aufgebracht wird außerhalb des einen oder der mehreren Durchgangslöcher (7', 7'', 7''') derart, dass das eine oder die mehreren Durchgangslöcher (7', 7'', 7''') mit dem einen oder den mehreren ersten Kontaktanschlüssen (9', 9'', 9''') ausgerichtet sind, wodurch eine Die-Anordnung (17) gebildet wird, die eine erste Oberfläche (19) und eine zweite Oberfläche (21) aufweist, die entsprechend einander gegenüberliegen; und Versehen der ersten Oberfläche (19) der Die-Anordnung (17) mit einer ersten Metallisierungsschicht (23) aus einem elektrisch leitfähigen Metallisierungsmaterial zum elektrischen Kontaktieren des einen oder der mehreren ersten Kontaktanschlüsse (9', 9'', 9''') und Versehen der zweiten Oberfläche (21) der Die-Anordnung (17) mit einer zweiten Metallisierungsschicht (25) aus einem elektrisch leitfähigen Metallisierungsmaterial zum elektrischen Kontaktieren des einen oder der mehreren zweiten Kontaktanschlüsse (9', 9'', 9'''), wobei das Metallisierungsmaterial der ersten Metallisierungsschicht (23) sich in das eine oder die mehreren Durchgangslöcher (7', 7'', 7''') hinein erstreckt, so dass der eine oder die mehreren ersten Kontaktanschlüsse (9', 9'', 9''') mittels dieser elektrisch kontaktiert wird oder werden und wobei das Metallisierungsmaterial der zweiten Metallisierungsschicht (25) sich in das eine oder die mehreren Durchgangslöcher (7', 7'', 7''') hinein erstreckt, so dass das Metallisierungsmaterial der ersten Metallisierungsschicht (23) auf der ersten Oberfläche (19) der Die-Anordnung (17) mittels dieser kontaktiert wird.

Description

  • Die Erfindung betrifft ein Verfahren zum Herstellen eines Halbleitergehäuses.
  • Heutige Halbleitergehäuse müssen eine herausragende Leistungsfähigkeit zu reduzierten Kosten bereitstellen. Ein Umverdrahten der Geräte-Kontaktpads ermöglicht das Häusen eines kleineren Dies innerhalb eines Gehäuses, womit die Produktionskosten erheblich reduziert werden. Die Designs müssen kontinuierlich an die Leistungsgrenzen heranreichen und sollten effizientere Herstellungsverfahren ermöglichen, um die Kosten zu reduzieren.
  • Das herkömmliche Herstellen von Gehäusen hat sich zu einem Grade entwickelt, in dem das Gehäuse nicht länger die Leistungsfähigkeit des Geräts beeinflusst. Es gibt jedoch noch immer potentiellen Raum zum Reduzieren der Produktionskosten und zum Vereinfachen der Prozesse zum Herstellen von Gehäusen, welche eine Umverdrahtung enthalten zum Erweitern der Kontaktpad-Fläche.
  • Die US 6 306 680 B1 offenbart ein Package für ein Leistungshalbleiterbauelement, aufweisend vorderseitige und rückseitige Kontaktanschlüsse, das vorderseitig adhäsiv an einem Substrat befestigt ist und wobei das Substrat Durchgangslöcher aufweist, die mit den Kontaktanschlüssen ausgerichtet sind, und wobei eine Metallschicht derart auf dem Substrat und in den Durchgangslöchern abgeschieden wird, dass die Metallschicht die Kontaktanschlüsse kontaktiert. Die rückseitigen Kontaktanschlüsse des Bauelements werden über zusätzliche Elemente, bspw. einen leitfähigen Ring, mit Durchkontaktierungen des Substrats kontaktiert. Die DE 10 2008 034 164 A1 offenbart ein Halbleitermodul, wobei ein Chip Vorder- und Rückseitenkontakte aufweist und in einem Kapselungsmaterial eingebettet ist, das eben mit der Chipvorderseite abschließt und wobei die Rückseitenkontakte freigelegt und über eine Rückseitenmetallisierung durch Öffnungen in dem Kapselungsmaterial hindurch fluchtend zur Chipvorderseite umverdrahtet werden.
  • In verschiedenen Ausführungsformen wird ein Verfahren zum Herstellen eines Halbleitergehäuses bereitgestellt. Das Verfahren kann aufweisen: ein Bereitstellen eines Substrats, wobei das Substrat eine erste Oberfläche und eine zweite Oberfläche, die der ersten Oberfläche gegenüberliegend angeordnet ist, aufweist, und wobei das Substrat ein oder mehrere Durchgangslöcher aufweist, die an vordefinierten Positionen durch das Substrat hindurch gebildet sind von der ersten Oberfläche zu der zweiten Oberfläche; ein Bereitstellen mindestens eines ersten Dies, wobei der erste Die eine erste Oberfläche und eine zweite Oberfläche, die der ersten Oberfläche gegenüberliegend angeordnet ist, aufweist, und wobei der erste Die einen oder mehrere erste Kontaktanschlüsse auf der ersten Oberfläche des mindestens einen ersten Dies und einen oder mehrere zweite Kontaktanschlüsse auf der zweiten Oberfläche des mindestens einen ersten Dies aufweist; ein Platzieren des mindestens einen ersten Dies mit dessen erster Oberfläche auf der ersten Oberfläche des Substrats, wobei ein Kleber dazwischen aufgebracht wird außerhalb des einen oder der mehreren Durchgangslöcher derart, dass das eine oder die mehreren Durchgangslöcher (beispielsweise bündig) mit dem einen oder den mehreren ersten Kontaktanschlüssen ausgerichtet sind, wodurch eine Die-Anordnung gebildet wird, die eine erste Oberfläche und eine zweite Oberfläche aufweist, die einander gegenüberliegen; und ein Bereitstellen der ersten Oberfläche der Die-Anordnung mit einer ersten Metallisierungsschicht aus einem elektrisch leitfähigen Metallisierungsmaterial zum elektrischen Kontaktieren des einen oder der mehreren ersten Kontaktanschlüsse und ein Versehen der zweiten Oberfläche der Die-Anordnung mit einer zweiten Metallisierungsschicht eines elektrisch leitfähigen Metallisierungsmaterials zum Kontaktieren des einen oder der mehreren zweiten Kontaktanschlüsse, wobei das Metallisierungsmaterial der ersten Metallisierungsschicht sich in das eine oder die mehreren Durchgangslöcher hinein erstreckt, so dass der eine oder die mehreren ersten Kontaktanschlüsse mittels dieser elektrisch kontaktiert wird oder werden und wobei das Metallisierungsmaterial der zweiten Metallisierungsschicht sich in das eine oder die mehreren Durchgangslöcher hinein erstreckt, so dass das Metallisierungsmaterial der ersten Metallisierungsschicht auf der ersten Oberfläche der Die-Anordnung mittels dieser kontaktiert wird.
  • In noch einer Ausgestaltung kann das Verfahren ferner aufweisen ein Entfernen eines Teils der ersten Metallisierungsschicht, so dass mindestens ein erstes individuelles Kontaktpad auf der ersten Oberfläche der Die-Anordnung gebildet wird, welches dem mindestens einen ersten Kontaktanschluss zugeordnet wird.
  • In noch einer Ausgestaltung kann das Verfahren ferner aufweisen ein Entfernen eines Teils der ersten Metallisierungsschicht und/oder der zweiten Metallisierungsschicht, so dass ein oder mehrere individuelle erste Kontaktpads und/oder ein oder mehrere individuelle zweite Kontaktpads auf der ersten Oberfläche und/oder der zweiten Oberfläche der Die-Anordnung gebildet werden/wird, welches oder welche dem einen oder den mehreren ersten Kontaktanschlüssen und/oder dem einen oder den mehreren zweiten Kontaktanschlüssen zugeordnet wird oder werden.
  • In noch einer Ausgestaltung kann das Verfahren ferner aufweisen ein Entfernen eines Teils von mindestens der ersten Metallisierungsschicht, so dass ein oder mehrere individuelle erste Kontaktpads auf zumindest der ersten Oberfläche der Die-Anordnung gebildet werden, welche dem einen oder den mehreren ersten Kontaktanschlüssen und/oder dem einen oder den mehreren zweiten Kontaktanschlüssen jeweils zugeordnet werden, wobei das Bereitstellen des Substrats aufweist ein Bereitstellen des Substrats mit einer Mehrzahl von Durchgangslöchern, deren Position individuell dem einen oder den mehreren ersten Kontaktanschlüssen und/oder dem einen oder den mehreren zweiten Kontaktanschlüssen sowie den individuellen ersten Kontaktpads zugeordnet sind, wobei die erste Metallisierungsschicht und die zweite Metallisierungsschicht miteinander in elektrischem Kontakt sind mittels des oder der Mehrzahl von Durchgangslöchern, welche jeweils dem einen oder den mehreren zweiten Kontaktanschlüssen zugeordnet sind.
  • In noch einer Ausgestaltung kann der mindestens eine erste Die versehen werden mit einer Mehrzahl von ersten Kontaktanschlüssen auf der ersten Oberfläche des Dies, wobei das Substrat versehen wird mit einer Mehrzahl von Durchgangslöchern. Der Die kann auf dem Substrat platziert werden, wobei die Mehrzahl von ersten Kontaktanschlüssen (beispielsweise bündig) mit der Mehrzahl von Durchgangslöchern ausgerichtet wird, und das Verfahren kann ferner aufweisen ein Entfernen eines Teils der ersten Metallisierungsschicht, so dass individuelle Kontaktpads auf der ersten Oberfläche der Die-Anordnung gebildet werden, welche der Mehrzahl von ersten Kontaktanschlüssen zugeordnet sind oder werden.
  • In noch einer Ausgestaltung kann eine Anzahl des einen oder der mehreren Durchgangslöcher jeweils gebildet werden mittels einer Mehrzahl von Teil-Durchgangslöchern, wobei die Umgrenzungslinie der Teil-Durchgangslöcher den äußeren Umfang des entsprechenden Durchgangslochs bildet.
  • In noch einer Ausgestaltung kann eine Anzahl des einen oder der mehreren Durchgangslöcher jeweils gebildet werden als ein einzelnes (jeweiliges) individuelles Durchgangsloch.
  • In noch einer Ausgestaltung kann das Substrat ein Schicht-artiges Substrat oder ein Paneel-artiges Substrat sein.
  • In noch einer Ausgestaltung kann das Entfernen des Teils der ersten Schicht mittels Ätzens durchgeführt werden.
  • In noch einer Ausgestaltung kann die erste Metallisierungsschicht und die zweite Metallisierungsschicht jeweils eine Keimschicht aufweisen, welche den mindestens einen ersten Kontaktanschluss bzw. den mindestens einen zweiten Kontaktanschluss kontaktiert, und wobei die erste Metallisierungsschicht und die zweite Metallisierungsschicht jeweils eine Über-Metallisierungsschicht aufweist, welche die entsprechende Keimschicht bedeckt.
  • In noch einer Ausgestaltung kann die erste Oberfläche des Substrats mit einer leitfähigen Schicht versehen werden, bevor der Die darauf platziert wird, und die leitfähige Schicht kann mit einer Aussparung versehen werden an einer Position, an der der mindestens eine erste Die zu platzieren ist.
  • In noch einer Ausgestaltung kann das Verfahren ferner aufweisen ein Bereitstellen einer elektrisch isolierenden Schicht entlang einer Die-Umfangskante des mindestens einen ersten Dies, so dass ein Kantenschutz bereitgestellt wird, welcher die Die-Umfangskante elektrisch isoliert.
  • In noch einer Ausgestaltung kann der Kleber nur auf einem Teil einer insgesamt verfügbaren Oberfläche aufgebracht werden, welche definiert ist durch die ersten Oberflächen des Substrats und/oder dem mindestens einen ersten Die.
  • In noch einer Ausgestaltung kann das Substrat mit einer Mehrzahl von Durchgangslöchern versehen werden. Das Verfahren kann ferner aufweisen ein Bereitstellen mindestens eines zweiten Dies, der eine erste Oberfläche und eine zweite Oberfläche aufweist, die der ersten Oberfläche gegenüberliegend angeordnet ist, wobei der zweite Die einen oder mehrere erste Kontaktanschlüsse auf der ersten Oberfläche des mindestens einen zweiten Dies aufweist; und ein Platzieren des mindestens einen ersten Dies und zweiten Dies mit ihrer ersten Oberfläche auf der ersten Oberfläche bzw. der zweiten Oberfläche des Substrats, wobei ein Kleber jeweils zwischen denselben außerhalb der Mehrzahl von Durchgangslöchern aufgebracht wird derart, dass das eine oder die mehreren Durchgangslöcher (beispielsweise bündig) zu dem einen oder den mehreren Kontaktanschlüssen des mindestens einen ersten Dies und zweiten Dies ausgerichtet wird oder werden, so dass eine Die-Anordnung gebildet wird, welche eine erste Oberfläche und eine zweite Oberfläche aufweist, welche der ersten Oberfläche gegenüberliegend angeordnet ist; und ein Versehen der zweiten Oberfläche der Die-Anordnung mit einer zweiten Metallisierungsschicht eines elektrisch leitfähigen Metallisierungsmaterials zum elektrischen Kontaktieren des einen oder der mehreren ersten Kontaktanschlüsse des mindestens einen zweiten Dies, wobei das Metallisierungsmaterial der zweiten Metallisierungsschicht sich in die entsprechenden Durchgangslöcher hinein erstreckt zum elektrischen Kontaktieren des einen oder der mehreren ersten Kontaktanschlüsse des mindestens einen zweiten Dies mittels derselben.
  • In noch einer Ausgestaltung kann eine Anzahl des einen oder der mehreren Durchgangslöcher in Form eines Längsschlitzes gebildet werden.
  • In verschiedenen Ausführungsformen wird ein Verfahren zum Herstellen eines Halbleitergehäuses bereitgestellt. Das Verfahren kann aufweisen ein Bereitstellen eines Trägers, der eine erste Oberfläche und eine zweite Oberfläche, welche der ersten Oberfläche gegenüberliegt, aufweist, wobei der Träger eine Mehrzahl von Durchgangslöchern aufweist, welche durch den Träger hindurch gebildet sind, von der ersten Oberfläche zu der zweiten Oberfläche in einem vordefinierten Muster; ein Bereitstellen mindestens eines ersten Dies, der eine erste Oberfläche und eine zweite Oberfläche aufweist, welche der ersten Oberfläche gegenüberliegend angeordnet ist, wobei der erste Die eine Mehrzahl von ersten Kontaktanschlüssen auf der ersten Oberfläche des mindestens einen ersten Dies aufweist, wobei die ersten Kontaktanschlüsse jeweils den Durchgangslöchern zugeordnet sind, und wobei der erste Die einen oder mehrere zweite Kontaktanschlüsse auf der zweiten Oberfläche des mindestens einen ersten Dies aufweist; ein Platzieren des mindestens einen ersten Dies mit dessen erster Oberfläche auf der ersten Oberfläche des Trägers, wobei ein Kleber zwischen die erste Oberfläche des mindestens einen ersten Dies und die erste Oberfläche des Trägers aufgebracht wird außerhalb des einen oder der mehreren Durchgangslöcher derart, dass die Mehrzahl von Durchgangslöchern (beispielsweise bündig) zu den zugeordneten ersten Kontaktanschlüssen ausgerichtet sind, womit eine Die-Anordnung gebildet wird, welche eine erste Seite und eine zweite Seite, welche der ersten Seite gegenüberliegt, aufweist; und ein Versehen der ersten Seite und der zweiten Seite der Die-Anordnung mit einer ersten Metallisierungsschicht bzw. mit einer zweiten Metallisierungsschicht aus einem jeweiligen elektrisch leitfähigen Metallisierungsmaterial zum elektrischen Kontaktieren des mindestens einen ersten Kontaktanschlusses bzw. des mindestens einen zweiten Kontaktanschlusses, wobei das Metallisierungsmaterial der ersten Metallisierungsschicht sich durch die Durchgangslöcher hindurch erstreckt zum elektrischen Kontaktieren des einen oder der mehreren ersten Kontaktanschlüsse und wobei das Metallisierungsmaterial der zweiten Metallisierungsschicht sich durch die Durchgangslöcher hindurch erstreckt zum elektrischen Kontaktieren des Materials der ersten Metallisierungsschicht auf der ersten Oberfläche der Die-Anordnung.
  • In einer Ausgestaltung kann mindestens ein zweiter Die bereitgestellt werden, der eine erste Oberfläche und eine zweite Oberfläche, welche der ersten Oberfläche gegenüberliegend angeordnet ist, aufweist, wobei der zweite Die eine Mehrzahl von ersten Kontaktanschlüssen auf der ersten Oberfläche des mindestens einen zweiten Dies aufweist, und wobei der zweite Die einen oder mehrere zweite Kontaktanschlüsse auf der zweiten Oberfläche des mindestens einen zweiten Dies aufweist; wobei der mindestens eine erste Die und der mindestens eine zweite Die mit deren jeweiliger ersten Oberfläche auf der ersten Oberfläche bzw. der zweiten Oberfläche des Trägers platziert werden, wobei ein Kleber jeweils zwischen dieselben aufgebracht wird außerhalb der Mehrzahl von Durchgangslöchern derart, dass die Mehrzahl von Durchgangslöchern (beispielsweise bündig) zu der Mehrzahl von ersten Kontaktanschlüssen des mindestens einen ersten Dies und des mindestens einen zweiten Dies ausgerichtet werden, so dass sie die Die-Anordnung bilden mit einer entsprechenden ersten Seite und einer zweiten Seite, welche der ersten Seite gegenüberliegt; und wobei die erste Seite und die zweite Seite der Die-Anordnung mit einer ersten Metallisierungsschicht bzw. einer zweiten Metallisierungsschicht versehen werden aus einem jeweiligen elektrisch leitfähigen Metallisierungsmaterial zum elektrischen Kontaktieren der Mehrzahl von ersten Kontaktanschlüssen des mindestens einen ersten Dies bzw. des mindestens einen zweiten Dies, wobei sich das Metallisierungsmaterial der ersten Metallisierungsschicht und der zweiten Metallisierungsschicht innerhalb der Durchgangslöcher erstreckt zum elektrischen Kontaktieren der Mehrzahl von ersten Kontaktanschlüssen des mindestens einen ersten Dies bzw. des mindestens einen zweiten Dies.
  • In noch einer Ausgestaltung kann ein Teil der ersten Metallisierungsschicht entfernt werden, so dass eine Mehrzahl von ersten Kontaktpads aus der ersten Metallisierungsschicht gebildet wird, welche der Mehrzahl von ersten Kontaktanschlüssen des mindestens einen ersten Dies zugeordnet werden.
  • In noch einer Ausgestaltung kann ein Teil der ersten Metallisierungsschicht und der zweiten Metallisierungsschicht entfernt werden derart, dass eine Mehrzahl von ersten Kontaktpads und eine Mehrzahl von zweiten Kontaktpads aus der ersten Metallisierungsschicht bzw. der zweiten Metallisierungsschicht gebildet wird, wobei die ersten Kontaktpads und die zweiten Kontaktpads der Mehrzahl von ersten Kontaktanschlüssen des mindestens einen ersten Dies bzw. des mindestens einen zweiten Dies zugeordnet werden.
  • In verschiedenen Ausführungsformen wird ein Verfahren zum Herstellen eines Halbleitergehäuses bereitgestellt. Das Verfahren kann aufweisen ein Bereitstellen eines Dies, das eine erste Oberfläche und eine zweite Oberfläche aufweist, welche der ersten Oberfläche gegenüberliegend angeordnet ist, wobei der Die einen oder mehrere erste Kontaktanschlüsse aufweist, die auf der ersten Oberfläche des Dies angeordnet sind gemäß einem Anschlussmuster, und der einen oder mehrere zweite Kontaktanschlüsse auf der zweiten Oberfläche des Dies aufweist; ein Bereitstellen eines Substrats, das eine erste Oberfläche und eine zweite Oberfläche aufweist, welche der ersten Oberfläche gegenüberliegend angeordnet ist, wobei das Substrat eine Mehrzahl von Durchgangslöchern durch das Substrat hindurch aufweist von der ersten Oberfläche zu der zweiten Oberfläche gemäß einem Löchermuster, welches dem Anschlussmuster entspricht; ein Platzieren des Dies mit dessen erster Oberfläche auf der ersten Oberfläche des Substrats, wobei ein Kleber zwischen diesen angeordnet wird außerhalb des einen oder der mehreren Durchgangslöcher, so dass das Anschlussmuster des ersten Kontaktanschlusses (beispielsweise bündig) zu dem Löchermuster der Durchgangslöcher ausgerichtet ist, und wobei der Kleber gehärtet wird, so dass der Die an das Substrat befestigt (beispielsweise gebondet) wird, so dass eine Die-Anordnung gebildet wird mit einer ersten Oberflächen und einer zweiten Oberfläche, welche der ersten Oberfläche gegenüberliegt; und ein Versehen der ersten Oberfläche und der zweiten Oberfläche der Die-Anordnung mit einer ersten Metallisierungsschicht und einer zweiten Metallisierungsschicht aus einem jeweiligen elektrisch leitfähigen Metallisierungsmaterial zum elektrischen Kontaktieren des einen oder der mehreren ersten Kontaktanschlüsse bzw. des einen oder der mehreren zweiten Kontaktanschlüsse, wobei das Metallisierungsmaterial der ersten Metallisierungsschicht sich in die Durchgangslöcher hinein erstreckt zum elektrischen Kontaktieren des einen oder der mehreren ersten Kontaktanschlüsse mittels derselben und wobei das Metallisierungsmaterial der zweiten Metallisierungsschicht sich in die Durchgangslöcher hinein erstreckt zum elektrischen Kontaktieren des Metallisierungsmaterials der ersten Metallisierungsschicht auf der ersten Oberfläche der Die-Anordnung.
  • In verschiedenen Ausführungsformen wird ein Verfahren zum Herstellen eines Halbleitergehäuses bereitgestellt. Das Verfahren kann aufweisen ein Bereitstellen eines Dies, der eine erste Oberfläche und eine zweite Oberfläche aufweist, die der ersten Oberfläche gegenüberliegend angeordnet ist, und der eine Mehrzahl von ersten Kontaktanschlüssen aufweist, die auf der ersten Oberfläche des Dies an Positionen angeordnet sind, so dass ein Anschlussmuster gebildet ist, und der einen oder mehrere zweite Kontaktanschlüsse auf der zweiten Oberfläche des Dies aufweist; ein Bereitstellen eines Substrats, das eine erste Oberfläche und eine zweite Oberfläche aufweist, die der ersten Oberfläche gegenüberliegend angeordnet ist, und das eine Mehrzahl von Löchern aufweist, die durch das Substrat gebildet sind von der ersten Oberfläche zu der zweiten Oberfläche an Positionen, so dass sie ein Löchermuster bilden, die dem Anschlussmuster entsprechen; ein Platzieren des Dies mit dessen erster Oberfläche auf der ersten Oberfläche des Substrats, mit einem Kleber, der außerhalb der einen oder mehreren Löcher zwischen dem Die und dem Substrat aufgebracht ist, derart, dass das Anschlussmuster der ersten Kontaktanschlüsse (beispielsweise bündig) zu dem Löchermuster der Durchgangslöcher ausgerichtet ist, und Aushärten des Klebers, so dass der Die an das Substrat befestigt (beispielsweise gebondet) wird, womit eine Die-Anordnung gebildet wird, die eine erste Oberfläche und eine zweite Oberfläche aufweist, die der ersten Oberfläche gegenüberliegend angeordnet ist; und ein Versehen der ersten Oberfläche und der zweiten Oberfläche der Die-Anordnung mit einer ersten Metallisierungsschicht und einer zweiten Metallisierungsschicht aus jeweils einem elektrisch leitfähigen Metallisierungsmaterial zum elektrischen Kontaktieren der Mehrzahl von ersten Kontaktanschlüssen und des einen oder der mehreren zweiten Kontaktanschlüsse, wobei das Metallisierungsmaterial der ersten Metallisierungsschicht sich in die Durchgangslöcher hinein erstreckt zum elektrischen Kontaktieren des einen oder der mehreren ersten Kontaktanschlüsse durch die Durchgangslöcher hindurch und wobei das Metallisierungsmaterial der zweiten Metallisierungsschicht sich in die Durchgangslöcher hinein erstreckt zum elektrischen Kontaktieren des Metallisierungsmaterials der ersten Metallisierungsschicht auf der ersten Oberfläche der Die-Anordnung durch die Durchgangslöcher hindurch.
  • In verschiedenen Ausführungsformen wird ein Verfahren zum Herstellen eines Halbleitergehäuses bereitgestellt. Das Verfahren kann aufweisen ein Bereitstellen eines Substrats, das eine erste Oberfläche und eine zweite Oberfläche aufweist, die der ersten Oberfläche gegenüberliegend angeordnet ist, und das ein oder eine Mehrzahl von Durchgangslöcher aufweist, die durch das Substrat hindurch an vordefinierten Positionen gebildet sind von der ersten Oberfläche zu der zweiten Oberfläche; ein Bereitstellen eines oder mehrerer erster Dies, wobei jeder eine erste Oberfläche und eine zweite Oberfläche aufweist, die der ersten Oberfläche gegenüberliegend angeordnet ist, und wobei jeder einen oder mehrere erste Kontaktanschlüsse auf der ersten Oberfläche aufweist und einen oder mehrere zweite Kontaktanschlüsse auf der zweiten Oberfläche aufweist; ein Platzieren des ersten oder der mehreren ersten Dies mit seiner ersten Oberfläche auf der ersten Oberfläche des Substrats, wobei ein Kleber zwischen diesen außerhalb des einen oder der mehreren Durchgangslöcher aufgebracht ist derart, dass zumindest ein Teil des einen oder der mehreren Durchgangslöcher (beispielsweise bündig) zu dem einen oder den mehreren ersten Kontaktanschlüssen ausgerichtet ist, womit eine Die-Anordnung gebildet wird, die eine erste Oberfläche und eine zweite Oberfläche aufweist, die der ersten Oberfläche gegenüberliegend angeordnet ist; und ein Versehen der ersten Oberfläche der Die-Anordnung mit einer ersten Metallisierungsschicht eines ersten elektrisch leitfähigen Metallisierungsmaterials zum elektrischen Kontaktieren des einen oder der mehreren ersten Kontaktanschlüsse und ein Versehen der zweiten Oberfläche der Die-Anordnung mit einer zweiten Metallisierungsschicht aus einem elektrisch leitfähigen Metallisierungsmaterial zum elektrischen Kontaktieren des einen oder der mehreren zweiten Kontaktanschlüsse, wobei das Metallisierungsmaterial der ersten Metallisierungsschicht sich in die Durchgangslöcher hinein erstreckt zum elektrischen Kontaktieren des einen oder der mehreren ersten Kontaktanschlüsse durch die Durchgangslöcher hindurch und wobei das Metallisierungsmaterial der zweiten Metallisierungsschicht sich in die Durchgangslöcher hinein erstreckt zum elektrischen Kontaktieren des Metallisierungsmaterials der ersten Metallisierungsschicht auf der ersten Oberfläche der Die-Anordnung durch die Durchgangslöcher hindurch.
  • In einer Ausgestaltung kann das Substrat mit einer Mehrzahl von Durchgangslöchern versehen sein. Das Verfahren kann ferner aufweisen ein Bereitstellen eines oder mehrerer zweiter Dies, wobei jeder zweite Die eine erste Oberfläche und eine zweite Oberfläche aufweist, die der ersten Oberfläche gegenüberliegend angeordnet ist, und wobei jeder zweite Die einen oder mehrere erste Kontaktanschlüsse auf der ersten Oberfläche aufweist; ein Platzieren des einen oder der mehreren zweiten Dies mit seiner oder ihrer ersten Oberfläche auf der zweiten Oberfläche des Substrats, wobei ein Kleber außerhalb des einen oder der mehreren Durchgangslöcher zwischen dem zweiten Die und das Substrat eingebracht ist derart, dass ein Teil der Mehrzahl von Durchgangslöchern (beispielsweise bündig) zu dem einen oder den mehreren ersten Kontaktanschlüssen des einen oder der mehreren zweiten Dies ausgerichtet ist; und ein Versehen der zweiten Oberfläche der Die-Anordnung mit einer zweiten Metallisierungsschicht eines elektrisch leitfähigen Materials zum elektrischen Kontaktieren des einen oder der mehreren ersten Kontaktanschlüsse auf dem einen oder den mehreren zweiten Dies, wobei das Metallisierungsmaterial der zweiten Metallisierungsschicht sich in die Durchgangslöcher hinein erstreckt zum elektrischen Kontaktieren des einen oder der mehreren ersten Kontaktanschlüsse des einen oder der mehreren zweiten Dies durch die Durchgangslöcher hindurch.
  • In einer Ausgestaltung kann die erste Metallisierungsschicht auf im Wesentlichen dem gesamten verfügbaren Oberflächenbereich der ersten Oberfläche der Die-Anordnung aufgebracht werden, und das Verfahren kann ferner aufweisen ein Entfernen eines Materials von der ersten Metallisierungsschicht, so dass ein oder mehrere individuelle Kontaktpads daraus gebildet werden, die dem einen oder den mehreren ersten Kontaktanschlüssen des einen oder der mehreren ersten Dies zugeordnet ist oder sind, oder wobei die erste Metallisierungsschicht strukturiert plattiert wird auf der ersten Oberfläche der Die-Anordnung, so dass unmittelbar individuelle Kontaktpads gebildet werden, die dem einen oder den mehreren ersten Kontaktanschlüssen des einen oder der mehreren ersten Dies zugeordnet ist oder sind.
  • In den Zeichnungen bezeichnen im Allgemeinen gleiche Bezugszeichen die gleichen Teile über alle Ansichten und Figuren hinweg. Die Zeichnungen sind nicht notwendigerweise maßstabsgetreu, es wurde stattdessen darauf Wert gelegt, die Prinzipien der Erfindung darzustellen. Ausführungsbeispiele der Erfindung sind in den Figuren dargestellt und werden im Folgenden näher erläutert.
  • Es zeigen
  • 1A bis 1FB Perspektivansichten zum Erläutern eines Verfahrens zum Herstellen eines Halbleitergehäuses gemäß verschiedenen Ausführungsbeispielen;
  • 1G eine Querschnittansicht entlang der Linie G-G der 1FT;
  • 2A bis 2J Perspektivansichten zum Erläutern eines Verfahrens zum Herstellen eines Halbleitergehäuses gemäß verschiedenen Ausführungsbeispielen;
  • 3T und 3B Perspektivansichten eines Halbleitergehäuses von oben bzw. von unten, hergestellt mittels eines Verfahrens gemäß verschiedenen Ausführungsbeispielen;
  • 4 und 5 jeweils Perspektivansichten von Halbleitergehäusen, die gemäß einem Verfahren gemäß verschiedenen Ausführungsbeispielen hergestellt worden sind; und
  • 6 ein schematisches Ablaufdiagramm zum Erläutern eines Verfahrens zum Herstellen eines Halbleitergehäuses gemäß verschiedenen Ausführungsbeispielen.
  • Die folgende detaillierte Beschreibung nimmt Bezug auf die beiliegenden Figuren, welche in erläuternder Weise spezifische Details und Ausführungsbeispiele zeigen, in denen die Erfindung realisiert werden kann.
  • Ein Verfahren zum Herstellen eines Halbleitergehäuses 1 (auch bezeichnet als Halbleiterpackung, Engl.: Package) (siehe 1FT, 1FB and 1G) gemäß verschiedenen Ausführungsbeispielen werden im Folgenden mit Bezugnahme auf 1A bis 1G beschrieben.
  • Wie in 1A dargestellt ist, wird ein a paneel-förmiges, ein platten-förmiges oder ein schicht-förmiges Substrat oder Träger 2 bereitgestellt, das oder der eine erste Oberfläche 3 aufweist (hier beispielsweise eine obere Oberfläche), sowie eine zweite Oberfläche 5 (hier beispielsweise eine untere Oberfläche), die der ersten Oberfläche 3 gegenüberliegt. Das Substrat 2 ist mit einer Mehrzahl von Durchgangslöchern 7', 7'', 7''' versehen, die sich durch das Substrat 2 hindurch von der ersten Oberfläche 3 bis zu der zweiten Oberfläche 5 hin erstrecken. In verschiedenen Ausführungsbeispielen kann die Mehrzahl von Durchgangslöchern 7', 7'', 7''' drei Durchgangslöcher 7', 7'', 7''' aufweisen, welche jeweils Die-Kontaktanschlüssen 9', 9'', 9''' eines Dies 9 zugeordnet sind (in diesem Ausführungsbeispiel ein erster, ein zweiter, und ein dritter Kontaktanschluss 9', 9'', 9''', die einen Source-Kontakt, einen Gate-Kontakt bzw. einen Drain-Kontakt bereitstellen, beispielsweise eines MOSFETs), die auf dem Substrat 2 anzubringen sind, wie im Folgenden näher erläutert wird (siehe beispielsweise 1FT und 1G). Es ist anzumerken, dass jede beliebige Anzahl von Durchgangslöchern in verschiedenen Ausführungsbeispielen vorgesehen sein kann, wie beispielsweise vier, fünf, sechs, sieben, acht, neun, zehn, oder sogar mehr Durchgangslöcher.
  • Ferner kann gemäß verschiedenen Ausführungsbeispielen unter den drei Durchgangslöchern 7', 7'', 7''', ein erstes Durchgangsloch 7' (zugeordnet dem Source-Kontaktanschluss 9' des Dies 9) eine Mehrzahl von Teil-Durchgangslöchern 8' aufweisen, die einen ersten Satz von Teil-Durchgangslöchern 8' definieren, wobei ihre äußere Einhüllende, anders ausgedrückt ihre Umgrenzungslinie, den äußeren Umfang des ersten Durchgangslochs 7' definiert, ein zweites Durchgangsloch 7'' (zugeordnet dem Gate-Kontaktanschluss 9'' des Dies 9) kann als ein einzelnes Durchgangsloch gebildet sein (oder das zweite Durchgangsloch 7'' kann auch verstanden sein als definiert mittels eines zweiten Satzes von Teil-Durchgangslöchern, wobei der zweite Satz nur genau ein Teil-Durchgangsloch aufweist), und ein drittes Durchgangsloch 7''' (zugeordnet dem Drain-Kontaktanschluss 9''' des Dies 9) kann eine Mehrzahl von Teil-Durchgangslöchern 8''' aufweisen, die einen dritten Satz von Teil-Durchführungslöchern 8''' definieren, wobei ihre äußere Einhüllende, anders ausgedrückt ihre Umgrenzungslinie, den äußeren Umfang des dritten Durchgangslochs 7''' definiert.
  • Das Material des Substrats 2 kann ein Plastikmaterial sein wie beispielsweise ein hochtemperaturfestes halb-steifes oder halb-elastisches oder unelastisches Material wie beispielsweise Polyimid, Polyetheretherketon, Hoch-TG-Epoxidharz, Bismaleimide, Epoxidharz-verstärktes Glas, PTFE, Kohlenstoff- und/oder Kevlar-verstärkte Harze, oder Polyester (dies gilt auch für die anderen Ausführungsbeispiele). Die Dicke des Substrats kann liegen in einem Bereich von ungefähr 25 μm bis ungefähr 1 mm, oder in einem Bereich von ungefähr 25 μm bis ungefähr 250 μm, oder in einem Bereich von ungefähr 20 μm bis ungefähr 100 μm. Die Durchgangsöffnungen oder Durchgangslöcher 7', 7'', 7''' können bereitgestellt werden, bevor der Die 9 auf dem Substrat 2 platziert wird an Positionen, die den entsprechenden Kontaktanschlüssen 9', 9'', 9''' des Dies 9 zugeordnet sind, der auf dem Substrat 1 platziert werden soll, wobei das erste Durchgangsloch 7' (mit seinen entsprechenden Teil-Durchgangslöchern 8') und das zweite Durchgangsloch 7'' an Positionen angeordnet werden, die von dem Die 9 überlappt werden, der auf dem Substrat platziert wird, wobei diese Positionen ein Muster bilden/definieren, das dem Muster des ersten Kontaktanschlusses 9' bzw. des zweiten Kontaktanschlusses 9'' (Source und Gate) des Dies 9 entspricht, so dass der Die 9 auf dem Substrat platziert werden kann mit seinem ersten Kontaktanschluss 9' und seinem zweiten Kontaktanschluss 9'' (beispielsweise bündig) ausgerichtet ist mit den zugeordneten mehreren Durchgangslöchern 7', 7'' und diesen zugewandt ist (hier dem ersten Durchgangsloch 7' und dem zweiten Durchgangsloch 7''). Das dritte Durchgangsloch 7''' (mit seinen entsprechenden Teil-Durchgangslöchern 8''') kann an einer Position angeordnet sein, die nicht von dem Die 9 überlappt wird, wenn dieser auf dem Substrat 2 platziert ist. Wie im Folgenden erläutert wird kann das dritte Durchgangsloch 7''' dazu dienen, einen elektrischen Durchkontakt des dritten Kontaktanschlusses 9''' (Drain-Kontaktanschluss) von der ersten Oberfläche 3 zu der zweiten Oberfläche 5 des Substrats 5 bereitzustellen. In verschiedenen Ausführungsbeispielen sind die Teil-Durchgangslöcher 8', 8''' der ersten Durchgangslöcher und der dritten Durchgangslöcher 7', 7''' kreisförmig, und das erste Durchgangsloch und das dritte Durchgangsloch 7' and 7''' (das heißt die Umfangs-Einhüllenden derselben) sind rechteckförmig. Die Durchgangslöcher 7', 7'' und 7''' können jeweils als ein einzelnes Loch gebildet sein von beispielsweise einer Kreisform, einer ovalen Form, eine Rechteckform oder jeder beliebigen anderen geeigneten geometrischen Form, wobei die Formen der Durchgangslöcher 7', 7'', 7''' im Allgemeinen zueinander gleich sein können oder voneinander unterschiedlich sein können. In verschiedenen Ausführungsbeispielen kann ein oder können mehrere Durchgangslöcher 7', 7'', 7''' als ein Längsschlitz gebildet sein oder es kann oder sie können einen oder mehrere Längsschlitze als Teil-Durchgangsloch oder Teil-Durchgangslöcher aufweisen. Die Durchgangslöcher 7', 7'', 7''' und entsprechend die Teil-Durchgangslöcher 8', 8''' können bereitgestellt werden mittels mechanischen Bohrens, Laserbohrens, Stanzens oder Wasserstrahl-Schneidens. Das dritte Durchgangsloch 7''', welches seitlich außerhalb des Dies angeordnet werden soll kann auch gebildet werden, nachdem der Die 9 platziert worden ist und an das Substrat 2 gebondet worden ist.
  • Wie in 1B dargestellt ist kann ein Klebstoff (anders ausgedrückt ein Kleber) 11 auf die obere Oberfläche 3 des Substrats 1 aufgebracht werden, wobei der Kleber 11 alternativ oder zusätzlich auf eine Befestigungsoberfläche 13 des Dies 9 aufgebracht werden kann (welcher eine erste Oberfläche 13 des Dies sein kann, wie im Folgenden beschrieben wird), die der ersten Oberfläche 3 des Substrats 2 zugewandt ist, wenn der Die 9 auf dem Substrat 2 befestigt werden soll oder befestigt wird. Der Kleber 11 kann derart aufgebracht werden, dass er den gesamten verfügbaren Oberflächenbereich der ersten Oberfläche 3 des Substrats 2 außerhalb der Durchgangslöcher 7', 7'', 7''' bedeckt. Der Kleber 11 kann ferner derart aufgebracht werden, dass nur vordefinierte Bereiche oder Teile des insgesamt verfügbaren Oberflächenbereich der ersten Oberfläche des Substrats 1 außerhalb der Mehrzahl von Durchgangslöchern 7, 7'', 7''' bedeckt wird.
  • Wie in 1C dargestellt ist nach dem Bilden der Mehrzahl von Durchgangslöchern 7',, 7'', 7''' und dem Aufbringen des Klebers 11 auf das Substrat 2 der Die 9, welcher eine erste Oberfläche 13 und eine zweite Oberfläche 15 aufweist, die der ersten Oberfläche gegenüberliegt (hier vorgesehen als untere Oberfläche 13 bzw. obere Oberfläche 15) mit seiner ersten Oberfläche 13 auf der ersten Oberfläche 3 des Substrats 2 platziert, wobei der Kleber 11 zwischen diesen eingebracht bzw. aufgebracht ist. Der Die 9 ist auf dem Substrat 2 derart platziert, dass der erste Kontaktanschluss und der zweite Kontaktanschluss 9', 9'' auf der ersten Oberfläche 13 des Dies 9 (beispielsweise bündig) mit den entsprechend zugeordneten mehreren Durchgangslöchern 7, 7'' oder den entsprechend zugeordneten Teilen der gesamten Mehrzahl von Durchgangslöchern 7', 7'', 7''', hier zu dem ersten Durchgangsloch und dem zweiten Durchgangsloch 7', 7'', ausgerichtet sind. D. h., dass in verschiedenen Ausführungsbeispielen der erste Kontaktanschluss und der zweite Kontaktanschluss 9', 9'' des Dies 9, wenn man auf die erste Oberfläche 13 des Dies 9 sieht, ein Anschlussmuster bilden, dem das Muster aus dem ersten Durchgangsloch in dem zweiten Durchgangsloch 7', 7'' entspricht.
  • Der Kleber 11 kann ein Duroplast-Material sein, das bei Raumtemperatur fest ist. Der Kleber 11 kann auf der ersten Oberfläche 3 des Substrats 2 und/oder auf der ersten Oberfläche 13 des Dies 9 aufgebracht werden mittels Druckens (Siebdruck oder Schablonendruck), Walzenauftrags oder Sprühens. Der Kleber 11 kann eine Lösung aufweisen zum Reduzieren seiner Viskosität, so dass der Abscheidungsprozess vereinfacht wird. Während des Bond-Prozesses kann der Kleber 11 erwärmt werden, so dass seine Viskosität reduziert wird zu einem Grad, so dass er klebrig wird. Der Die 9 wird dann in seiner Position gehalten wenn der Kleber 11 beim Abkühlen wieder erhärtet (anders ausgedrückt, sich wieder verfestigt).
  • Bei dieser Ausgestaltung, das heißt mit dem ersten Kontaktanschluss und dem zweiten Kontaktanschluss 9', 9'' welche in diesem Fall Source bzw. Gate darstellen, die dem Substrat 1 zugewandt sind, wird der Die 9 an das Substrat 2 befestigt, beispielsweise gebondet, so dass eine Die-Anordnung 17 gebildet wird, die eine erste Oberfläche 19 und eine zweite Oberfläche 21 aufweist, die der ersten Oberfläche 19 gegenüberliegt (hier untere Oberfläche bzw. obere Oberfläche). Obwohl in verschiedenen Ausführungsbeispielen der erste Kontaktanschluss und der zweite Kontaktanschluss 9' and 9'' auf der ersten Oberfläche 13 des Dies 9 vorgesehen sind, die dem Substrat 1 zugewandt ist, kann es auch Ausgestaltungen geben, in denen der erste bis dritte Kontaktanschluss 9', 9'', 9''' alle auf der ersten Oberfläche 13 des Dies 9 vorgesehen sind, die dem Substrat 2 zugewandt ist, oder auf der zweiten Oberfläche 15 des Dies 9, die von dem Substrat 2 abgewandt ist. Der erste Kontaktanschluss und der zweite Kontaktanschluss 9', 9'' können auch auf der zweiten Oberfläche 15 des Dies 9 vorgesehen sein, die von dem Substrat 1 abgewandt ist, und der dritte Kontaktanschluss 9''' des Dies 9 kann auf der ersten Oberfläche 13 des Dies 9 vorgesehen sein, die dem Substrat 2 zugewandt ist. Beispielsweise können auf der ersten Seite 3 des Substrats 2 der erste Kontaktanschluss und der zweite Kontaktanschluss 9', 9'' (beispielsweise Source und Gate) des Dies 9 oder von einer Mehrzahl von Dies 9 vorgesehen sein, d. h., der erste Kontaktanschluss und der zweite Kontaktanschluss 9; 9'' sind der ersten Seite 3 des Substrats 2 zugewandt, und der dritte Kontaktanschluss 9''' (beispielsweise Drain) des jeweiligen Dies 9 auf der ersten Seite 3 des Substrats 2 ist von der ersten Seite 3 abgewandt, und auf der zweiten Seite 5 des Substrats 2 kann oder können ein oder mehrere zusätzliche Dies vorgesehen sein, die einen dritten Kontaktanschluss (beispielsweise Drain) des jeweiligen zusätzlichen Dies aufweisen, die der zweiten Seite 5 des Substrats zugewandt ist, und die einen ersten Kontaktanschluss und einen zweiten Kontaktanschluss aufweisen (beispielsweise Source und Gate) des jeweiligen zusätzlichen Dies, die von dem Substrat abgewandt ist. Diese zusätzlichen Dies können im Allgemeinen von einem Typ sein, wie er für die Dies 9 auf der ersten Seite 3 des Substrats beschrieben worden ist. Ein photosensitives (photo-imaging) Dielektrikum kann auf der zweiten Seite 5 eingeführt werden zum Definieren von Durchgangslöchern des jeweiligen zusätzlichen Dies, wobei das Drain dem Substrat 2 zugewandt ist, wobei diese Durchgangslöcher im Allgemeinen von demselben Typs sind wie zum Beispiel die Durchgangslöcher 7', 7'', wie sie im Zusammenhang mit dem ersten Kontaktanschluss und dem zweiten Kontaktanschluss 9', 9'' des jeweiligen Dies 9 auf der ersten Seite 3 des Substrats beschrieben worden sind. Es können auch andere Arten von Dies 9 vorgesehen sein, die nur zwei Kontaktanschlüsse aufweisen, wie beispielsweise Dioden, wobei die zwei Kontaktanschlüsse beide auf der ersten Oberfläche 13 des Dies 9 angeordnet sein können, die dem Substrat 1 zugewandt ist, oder sie können beide auf der zweiten Oberfläche 15 des Dies 9 angeordnet sein, die von dem Substrat 2 abgewandt ist, oder sie können einzeln angeordnet sein auf der ersten Oberfläche 13 bzw. der zweiten Oberfläche 15. Der Typ von Die(s) 9 kann ferner sein ein IGBT, eine oder mehrere laterale Halbleitervorrichtungen, ein oder mehrere integrierte Schaltkreise, ein oder mehrere Treiber-Schaltkreise, ein oder mehrere Sensorvorrichtungen, etc.
  • Ferner können, wie auch noch im Zusammenhang mit anderen Ausführungsbeispielen der Erfindung im Folgenden beschrieben wird, mehr als ein Die 9 auf dem Substrat 1 vorgesehen sein, wobei ein oder eine Mehrzahl von Dies 9 von unterschiedlichen Typen und/oder gleichen Typs auf der ersten Oberfläche 13 des Substrats 1 angeordnet sein können, und/oder wobei ein oder eine Mehrzahl von Dies 9 von unterschiedlichen Die-Typen und/oder gleichen Die-Typs auf der zweiten Oberfläche 15 des Substrats 2 angeordnet sein können. In dem Fall, dass eine Mehrzahl von Dies 9 auf der ersten Oberfläche 13 und/oder auf der zweiten Oberfläche 15 des Substrats 1 vorgesehen sind, können entsprechende Durchgangslöcher, wie beispielsweise die Durchgangslöcher 7', 7'', 7''', in dem Substrat 2 vorgesehen sein in einem Muster, das zu den Mustern von Kontaktanschlüssen auf den Oberflächen der Dies 9 passt, wobei die Muster von Kontaktanschlüssen als die Befestigungsoberflächen der auf einer entsprechenden Oberfläche des Substrats 1 zu platzierenden Dies 9 (wie beispielsweise die erste Oberfläche 3 und/oder die zweite Oberfläche 5) vorgesehen sind.
  • Bei der Die-Anordnung 17, wie sie in 1D gezeigt ist, kann der überschüssige Kleber 11 von dem Substrat 2 entfernt werden, so dass nur Kleber 11 verbleibt zwischen dem Substrat 2 und dem Die 9. der überschüssige Kleber 11 kann entfernt werden mittels einer Lösung oder eines wasserhaltigen Entwicklungsprozesses. Der zwischen dem Die 9 und dem Substrat 2 verbleibende Kleber 11 kann ausgehärtet werden, so dass die Verbindung zwischen denselben dauerhaft gemacht wird.
  • Wie in den 1ET, 1EB und 1G dargestellt ist, welche die Die-Anordnung 17 in einer Draufsicht (Ansicht auf die zweite Oberfläche 21 der Die-Anordnung 17), in einer Ansicht von unten (Ansicht auf die erste Oberfläche 19 der Die-Anordnung 17) und in einer Querschnittansicht entlang der Linie G-G von 1FT zeigen, kann die Die-Anordnung 17 versehen sein mit einer ersten Metallisierungsschicht 23 und mit einer zweiten Metallisierungsschicht 25 auf ihrer ersten Oberfläche 19 bzw. ihrer zweiten Oberfläche 21, wobei die erste elektrisch leitfähige Metallisierungsschicht 23 und die zweite elektrisch leitfähige Metallisierungsschicht 25 die jeweils entsprechenden zugeordneten Kontaktanschlüsse 9', 9'', 9''' kontaktiert, wobei sich die erste Metallisierungsschicht 23 durch das erste Durchgangsloch und das zweite Durchgangsloch 7' and 7'' in das Substrat 2 hinein erstreckt, so dass der erste Kontaktanschluss bzw. der zweite Kontaktanschluss 9' and 9'' direkt elektrisch kontaktiert werden (hier Source und Gate), durch das Substrat 2, und sich erstreckt in das dritte Durchgangsloch 7''' in dem Substrat 2 hinein und durch dieses hindurch, so dass das Material der zweiten Metallisierungsschicht 25 auf der zweiten Oberfläche 21 der Die-Anordnung 17 direkt elektrisch kontaktiert wird, wobei die zweite Metallisierungsschicht 25 den dritten Kontaktanschluss 9''' (hier Drain) des Dies 9 auf der zweiten Oberfläche 21 der Die-Anordnung 17 direkt elektrisch kontaktiert, und sich in das dritte Durchgangsloch 7''' hinein und durch dieses hindurch erstreckt, so dass sie entsprechend das Material der ersten Metallisierungsschicht 23 auf der ersten Oberfläche 19 der Die-Anordnung 17 kontaktiert.
  • Jede der Metallisierungsschichten 23, 25 kann eine Keimschicht aufweisen, die auf die erste Oberfläche oder Seite oder die zweite Oberfläche oder Seite 19, 21 der Die-Anordnung 17 gesputtert, aufgedampft oder galvanisiert ist und die den ursprünglichen elektrischen Kontakt mit den entsprechenden Kontaktanschlüssen 9', 9'' and 9''' auf der ersten Oberfläche 13 und der zweiten Oberfläche 15 des Dies 9 bereitstellt. In diesem Zusammenhang kann es möglich sein, einen Die 9 (oder mehrere Dies 9) zu verwenden, der oder die keine Metallisierung auf der zweiten Oberfläche 15 des (jeweiligen) Dies 9 aufweist (Rückseitenmetallisierung), die von dem Substrat 2 abgewandt ist, da die zweite Metallisierungsschicht 25 eine solche (Rückseiten) Metallisierung bilden könnte. In dem Fall, in dem solche Keimschichten verwendet werden, können die Keimschichten schließlich plattiert oder galvanisiert werden, so dass die endgültigen Metallisierungsschichten (beispielsweise Galvanisierungsschichten) der benötigten Dicke gebildet werden, wobei die Dicke in einem Bereich liegen kann von einigen wenigen Mikrometern, wie beispielsweise in einem Bereich von ungefähr 1 μm bis ungefähr 3 μm, bis zu einigen 10 Mikrometern, wie beispielsweise in einem Bereich von ungefähr 100 μm bis ungefähr 500 μm.
  • Wie in den 1FT und 1FB dargestellt ist, welche das endgültige Halbleitergehäuse (Halbleiter-Package) 1 von oben (Ansicht auf die zweite Oberfläche 21 der Die-Anordnung 17) bzw. von unten (Ansicht auf die erste Oberfläche 19 der Die-Anordnung 17) zeigen, und wie in 1G dargestellt ist, können die erste Metallisierungsschicht 23 und die zweite Metallisierungsschicht 25 beide geätzt werden, so dass Material davon entfernt wird, so dass beispielsweise die zweite Metallisierungsschicht 23 begrenzt wird und so dass individuelle Kontaktpads 23', 23'', 23''' aus der ersten Metallisierungsschicht 23 gebildet werden, die (individuell) den jeweiligen Kontaktanschlüssen 9', 9'' bzw. 9''' des Dies 9 zugeordnet sind (in diesem Fall Source, Gate und Drain). (In 1FT sind die Bezugszeichen 9' und 9'' in Klammern gesetzt um anzuzeigen, dass die jeweiligen Kontaktanschlüsse auf der Unterseite des Dies 9 sind und somit in dieser Ansicht nicht sichtbar sind). Wie in den 1FB und 1G dargestellt ist können in verschiedenen Ausführungsbeispielen alle Kontaktpads 23', 23'', 23''' auf derselben Seite der Die-Anordnung und somit des Halbleitergehäuses 1 angeordnet sein, welche Seite der ersten Oberfläche 19 (hier untere Oberfläche) der Die-Anordnung 17 entspricht.
  • 2A bis 2J offenbaren Perspektivansichten zum Erläutern eines Verfahrens zum Herstellen eines Halbleitergehäuses 1 (siehe beispielsweise 2J) gemäß verschiedenen Ausführungsbeispielen.
  • Unter Bezugnahme auf die 2A und 2B wird gemäß dem Verfahren verschiedener Ausführungsbeispiele ein paneel-förmiges, platten-förmiges oder schicht-förmiges Substrat oder Träger 2 bereitgestellt, welches oder welcher eine erste Oberfläche 3 aufweisen kann (hier beispielsweise eine obere Oberfläche), sowie eine zweite Oberfläche 5 (hier beispielsweise eine untere Oberfläche), die der ersten Oberfläche 3 gegenüberliegt, anders ausgedrückt, gegenüberliegend angeordnet ist. (2B zeigt das Substrat in einer Draufsicht (größerer Abschnitt) und in einer Ansicht von unten (kleinerer Abschnitt umgekehrt dargestellt). Das Substrat 2 kann in verschiedenen Ausführungsbeispielen von einem Typ eines relativen Standard-Leiterplattenkerns sein und kann einen Kern 100 aufweisen aus beispielsweise Glas-verstärktem Harz, Polyimid oder PTFE, sowie eine elektrisch leitfähige Schicht 102, 104 (erste leitfähige Schicht 102 und zweite leitfähige Schicht 104), beispielsweise in der Form einer Kupferfolie auf jeder Oberfläche des Kerns 100 entsprechend der ersten Oberfläche 3 und der zweiten Oberfläche 5 des Substrats 2. Der Kern 100 kann eine Dicke aufweisen in einem Bereich von ungefähr 25 μm bis ungefähr 1 mm, oder beispielsweise in einem Bereich von ungefähr 25 μm bis ungefähr 250 μm, oder beispielsweise in einem Bereich von ungefähr 50 μm bis ungefähr 100 μm.
  • Wie in 2B dargestellt sind die erste leitfähige Schicht 102 und die zweite leitfähige Schicht 104 bis zu den Kern 100 zurückgesetzt, beispielsweise mittels Ätzens, so dass Aussparungen oder Taschen 106, 108, gebildet werden und entsprechend der Kern 100 des Substrats 100 freigelegt wird. Hier ist eine erste Aussparung 106 auf der ersten Oberfläche 3 des Substrats 1 gebildet, und eine zweite Aussparung 108 ist auf der zweiten Oberfläche 5 des Substrats 1 gebildet. Die Aussparungen, hier die erste Aussparung 106 und die zweite Aussparung 108, bilden Die-aufnehmende Aussparungen zum Empfangen oder Aufnehmen eines entsprechend zugeordneten Dies 9, 190 (siehe 2D), hier eines ersten Dies 9 und eines zweiten Dies 190. Die Umfangsform der jeweiligen Aussparung 106, 108 kann der entsprechenden Umfangsform des zugeordneten Dies 9, 190, der in der jeweiligen Aussparung 106, 108 zu platzieren ist, entsprechen. Die jeweilige Dicke der ersten leitfähigen Schicht 102 und der zweiten leitfähigen Schicht 104 kann gleich sein oder geringer sein als die entsprechende Dicke (senkrecht zu den Oberflächen 3, 5 des Substrats 2) des ersten Dies 9 bzw. des zweiten Dies 190.
  • Wie in 2C dargestellt ist, ist eine Mehrzahl von Durchgangsöffnungen oder Durchgangslöchern 200, 202, 204, 206, 208 and 210 in dem Substrat 2 vorgesehen, die sich von der ersten Oberfläche 3 zu der zweiten Oberfläche 5 hin erstrecken. In verschiedenen Ausführungsbeispielen kann die Mehrzahl von Durchgangsöffnungen 200, 202, 204, 206, 208 und 210 eine erste Durchgangsöffnung und ein erstes Durchgangsloch 200 innerhalb der ersten Aussparung 106 aufweisen, bereitgestellt als ein Satz von Teil-Durchgangslöchern 200', hier in der Form von Längsschlitzen, die parallel zueinander angeordnet sind, sowie eine zweite Durchgangsöffnung oder ein zweites Durchgangsloch 202 innerhalb der ersten Aussparung 106, bereitgestellt als ein einzelnes Durchgangsloch 202, hier in Kreisform, und eine dritte Durchgangsöffnung oder ein drittes Durchgangsloch 204 innerhalb der zweiten Aussparung 108, bereitgestellt als ein Satz von Teil-Durchgangslöchern 204', hier in Form von Längsschlitzen, die parallel zueinander angeordnet sind, wobei jeder einmal entlang seiner Längsrichtung unterbrochen ist, und eine vierte Durchgangsöffnung oder ein viertes Durchgangsloch 206 innerhalb der zweiten Aussparung 108, bereitgestellt als ein einzelnes Durchgangsloch, hier in Form einer kreisförmigen Öffnung, und eine fünfte Durchgangsöffnung oder ein fünftes Durchgangsloch 208 außerhalb der ersten Aussparung und der zweiten Aussparung 106, 108, hier in der Form von zwei kreisförmigen Teil-Durchgangslöchern 208', und einer sechsten Durchgangsöffnung oder einem sechsten Durchgangsloch 210 außerhalb der ersten Aussparung und außerhalb der zweiten Aussparung 106, 108, hier in der Form von zwei kreisförmigen Teil-Durchgangslöchern 210'.
  • Wie im Folgenden erläutert wird können das erste Durchgangsloch 200 und das fünfte Durchgangsloch 208 einem Source-Kontaktanschluss 9' des ersten Dies 9 zugeordnet sein, das zweite Durchgangsloch 202 und das sechste Durchgangsloch 210 sind einem Gate-Kontaktanschluss 9'' des ersten Dies 9 zugeordnet, das dritte Durchgangsloch 204 ist einem Source-Kontaktanschluss 190' des zweiten Dies 190 zugeordnet, das vierte Durchgangsloch 206 ist einem Gate-Kontaktanschluss 190'' des zweiten Dies 190 zugeordnet, und das fünfte Durchgangsloch ist (zusätzlich) einem Drain-Kontaktanschluss 190''' des zweiten Dies 190 zugeordnet. Der erste Die 9 und der zweite Die 190 können jeweils beispielsweise ein Metalloxid-Halbleiter-Feldeffekttransistor (MOSFET) oder ein anderer Typ eines Feldeffekttransistors (FET) wie beispielsweise ein anderer Typ eines Leistungs-Feldeffekttransistors sein.
  • Die Mehrzahl von Durchgangslöchern 200, 202, 204, 206, 208 und 210 können in dem Substrat 2 gebildet werden in einer Weise und können von einem Typ sein, wie beschrieben im Zusammenhang mit den Ausführungsbeispielen der 1A bis 1G. Wie in dem Ausführungsbeispiel der 1A bis 1G wird die Mehrzahl von Durchgangslöchern 200, 202, 204, 206, 208 und 210 gebildet, bevor die Dies 9, 190 auf dem Substrat 2 platziert und an das Substrat 2 befestigt, beispielsweise gebondet werden.
  • Nachdem die Durchgangslöcher 200, 202, 204, 206, 208 und 210 in dem Substrat 2 gebildet worden sind, wird ein Klebstoff (anders ausgedrückt ein Kleber), wie beispielsweise ein Epoxidharz-basierter Klebstoff, auf die erste Oberfläche 3 und die zweite Oberfläche 5 des Substrats innerhalb der ersten Aussparung 106 und der zweiten Aussparung 108 und außerhalb der entsprechenden Mehrzahl von Durchgangslöchern 200, 202, 204 und 206, die innerhalb der Aussparungen 106, 108 vorgesehen sind, und auch außerhalb der verbleibenden Durchgangslöcher 208 und 210, die in dem Substrat 2 außerhalb der Aussparungen 106, 108 vorgesehen sind, aufgebracht. In diesem Zusammenhang kann außerhalb der Durchgangslöcher bedeuten, dass die Durchgangslöcher frei von Klebstoff gehalten werden sollen, um einen elektrischen Durchkontakt durch die Durchgangslöcher hindurch zu ermöglichen, wie im Folgenden noch näher erläutert wird. Der Kleber kann auch jeder andere geeignete Kleber sein, wie beispielsweise ein Akrylat-basierter Kleber, oder Zyanakrylat, Silikon-basiert, Polyurethan, oder Polyimid-basiert. Zusätzlich können Füllmaterialien oder Lösungsmittel in den Kleber inkorporiert werden, um beispielsweise Eigenschaften hinsichtlich der Fotosensitivität und/oder Eigenschaften hinsichtlich der Viskosität des Klebers anzupassen. Der Kleber kann auf die erste Oberfläche 3 und die zweite Oberfläche 5 des Substrats 2 aufgebracht werden, wie für die vorangegangenen Ausführungsbeispiele beschrieben worden ist, das heißt, beispielsweise mittels Schablonendruckens, Aufspritzens (Tinten-Spritzen), Fototechnik, Transferdruckens, etc. Das Kleber-Muster kann gleich sein der Form (negative Form) der Apertur-Struktur oder des Apertur-Musters der (entsprechend zugeordneten) Mehrzahl von Durchgangslöchern 200, 202, 204 und 206 oder kann auch nur an bestimmten vorgesehenen Positionen außerhalb der (entsprechend zugeordneten) Mehrzahl von Durchgangslöchern 200, 202, 204 und 206 aufgebracht werden.
  • Wie in 2D dargestellt ist, wird, nachdem die Durchgangslöcher 200, 202, 204, 206, 208 und 210 in dem Substrat 2 gebildet worden sind und nachdem der Kleber auf der ersten Oberfläche 3 und der zweiten Oberfläche 5 des Substrats 2 bereitgestellt worden ist, der erste Die 9 mit seiner ersten Oberfläche 13, zugewandt zu der ersten Oberfläche 3 des Substrats 2 in der ersten Aussparung 106 derart platziert, dass der Source-Kontaktanschluss 9' (siehe 2G und 2H, jeweils kleines Bild) des ersten Dies 9 (beispielsweise bündig) mit dem ersten Durchgangsloch 200 ausgerichtet ist und dass der Gate-Kontaktanschluss 9'' (siehe 2G und 2H, jeweils kleines Bild) des ersten Dies 9 (beispielsweise bündig) mit dem zweiten Durchgangsloch 202 ausgerichtet ist. Bisher wurden das erste Durchgangsloch 200 und das zweite Durchgangsloch 202 in einem Muster gebildet (Einhüllungs-Muster der Durchgangslöcher 200, 202), das zu dem Anschluss-Muster des Source-Kontaktanschlusses 9' und des Gate-Kontaktanschlusses 9'', das auf der ersten Oberfläche 13 des ersten Dies 9 gebildet ist, passt. Die zweite Oberfläche 15 des ersten Dies 9, welche der ersten Oberfläche 13 des ersten Dies 9 gegenüberliegt, ist als ein Drain-Kontaktanschluss 9''' des ersten Dies 9 bereitgestellt, oder der Drain-Kontaktanschluss 9''' ist auf der zweiten Oberfläche 15 des ersten Dies 9 gebildet. Zusätzlich, wie ferner aus 2D ersichtlich ist, wird, nachdem die Durchgangslöcher 200, 202, 204, 206, 208 und 210 in dem Substrat 2 gebildet worden sind, der zweite Die 190 platziert mit seiner ersten Oberfläche 213 der zweiten Oberfläche 5 des Substrats 2 zugewandt, in der ersten Aussparung 108, derart, dass der Source-Kontaktanschluss 9' des zweiten Dies 190 (beispielsweise bündig) mit dem dritten Durchgangsloch 204 ausgerichtet ist, und dass der Gate-Kontaktanschluss 190'' des zweiten Dies 190 (beispielsweise bündig) mit dem vierten Durchgangsloch 204 ausgerichtet ist. Bis dahin wurden das dritte Durchgangsloch 204 und das vierte Durchgangsloch 206 in einem Muster gebildet (jeweiliges Einhüllungs-Muster der Durchgangslöcher 204, 206) zu dem Anschluss-Muster des Source-Kontaktanschlusses 190' und des Gate-Kontaktanschlusses 190'' passt, die auf der ersten Oberfläche 213 des zweiten Dies 190 gebildet wurden. Die zweite Oberfläche 215 des zweiten Dies 190, welche der ersten Oberfläche 213 des zweiten Dies 190 gegenüberliegt, ist als ein Drain-Kontaktanschluss 190''' (siehe 2H, kleines Bild) des zweiten Dies 190 bereitgestellt, oder der Drain-Kontaktanschluss 190''' ist auf der zweiten Oberfläche 215 des zweiten Dies 190 gebildet.
  • Wie ebenfalls im Folgenden beschrieben wird ist das fünfte Durchgangsloch 208 sowohl dem Drain-Kontaktanschluss 190''' des zweiten Dies 190 als auch dem Source-Kontaktanschluss 9' des ersten Dies 9 zugeordnet (siehe 2J, kleines Bild, umgedreht, L-außen). In diesem Zusammenhang werden die Drain-Kontaktanschlüsse 190''' des zweiten Dies 190 und die Source-Kontaktanschlüsse 9' des ersten Dies 9, welche durch das erste Durchgangsloch 200 durchkontaktiert werden von der ersten Oberfläche 3 (unterhalb/überlappt von dem ersten Die 9) zu der zweiten Oberfläche 5 des Substrats 2 (wie im Folgenden beschrieben), elektrisch miteinander auf der zweiten Oberfläche 5 des Substrats 2 verbunden und werden dann gemeinsam (zurück) durchkontaktiert durch das fünfte Durchgangsloch 208 von der zweiten Oberfläche 5 zu der ersten Oberfläche 3 des Substrats 2, so dass sie gemeinsam angeschlossen werden können auf einem entsprechenden gemeinsamen (HSS) Kontaktpad 220 (siehe 2G and 2J) auf der ersten Oberfläche 3 des Substrats 2.
  • Wie auch im Folgenden beschrieben wird ist das sechste Durchgangsloch 210 dem Gate-Kontaktanschluss 9' des ersten Dies 9 zugeordnet in einer Weise, dass ein elektrischer Durchkontakt bereitgestellt wird von der ersten Oberfläche 3 des Substrats 2 (unten/überlappt von dem ersten Die 9) durch das zweite Durchgangsloch 202 hindurch zu der zweiten Oberfläche 5 des Substrats 2 und wird (zurück) durchkontaktiert von der zweiten Oberfläche 5 zu der ersten Oberfläche 3 des Substrats 2 mittels des sechsten Durchgangslochs 210, so dass sie dort (auf der ersten Oberfläche 3 des Substrats 2) elektrisch kontaktiert wird mit einem (G1) Kontaktpad 222 (siehe 2G and 2J).
  • Wie ebenfalls im Folgenden beschrieben wird, wird der Drain-Kontaktanschluss 9''' auf der zweiten Oberfläche 15 des ersten Dies 9 elektrisch kontaktiert mit einem (Vin) Kontaktpad 224 (siehe 2G and 2J), der auf der ersten Oberfläche 3 des Substrats 2 vorgesehen ist. Der Source-Kontaktanschluss 190' auf dem zweiten Die 190 wird elektrisch durchkontaktiert durch das dritte Durchgangsloch 204 hindurch von der zweiten Oberfläche 5 (unten/überlappt von dem zweiten Die 190) des Substrats 2 zu der ersten Oberfläche 3 des Substrats 2, so dass er dort elektrisch kontaktiert wird mit einem (Gnd) Kontaktpad 226 (siehe 2G and 2J). Und der Gate-Kontaktanschluss 190'' des zweiten Dies 190 wird elektrisch durchkontaktiert mittels des vierten Durchgangslochs 206 von der zweiten Oberfläche 5 (unten/überlappt von dem zweiten Die 190) des Substrats 2 zu der ersten Oberfläche 3 des Substrats 2, so dass er elektrisch kontaktiert wird mit einem (G2) Kontaktpad 228 auf der ersten Oberfläche 3 des Substrats 2 (siehe 2H).
  • Nachdem die Dies 9, 190 in den Aussparungen 106 und 108 platziert worden sind und mit ihren Kontaktanschlüssen 9', 9'', 190', 190'', die dem Substrat 2 zugewandt sind, zu der entsprechend zugeordneten Mehrzahl von Durchgangslöchern 200, 202, 204, 206, des ersten und des zweiten Dies 9, 190 ausgerichtet worden sind, können diese an das Substrat 2 befestigt, beispielsweise gebondet werden, indem der aufgebrachte Kleber ausgehärtet wird, so dass damit eine Die-Anordnung 17 erzeugt wird, welche die Dies 9 und 190 aufweist, welche in der Position auf dem Substrat fixiert sind (siehe beispielsweise 2E und 2F) und welche eine entsprechend ausgebildete erste Oberfläche oder Seite und eine dieser gegenüberliegend angeordneten zweite Oberfläche oder Seite 19, 21, aufweist. Die Die-Anordnung 17 kann einem Druck oder einer Druckkraft senkrecht zu den Oberflächen 3, 5 des Substrats 2 ausgesetzt werden während oder vor dem Aushärten das Klebers. Wie aus 2F ersichtlich ist, kann ein Kantenschutz 230 um die Umfangskante des ersten und des zweiten Dies 9, 190 herum angebracht werden. In diesem Fall kann ein solcher Kantenschutz 230 beispielsweise ein Ausbilden von Kupfersilizid verhindern, welches zwischen den Dies 9, 190 und der ersten Kupferschicht und der zweiten Kupferschicht 102, 104, welcher auf dem Substrat 2 vorgesehen sind, gebildet wird. Der Kantenschutz 230 kann gebildet werden mittels eines Epoxidharzes, eines Akrylats oder eines ähnlichen Polymers.
  • Es ist anzumerken, dass das fünfte Durchgangsloch 208 und das sechste Durchgangsloch 210 außerhalb des Bereichs oder der Bereiche, in dem oder in denen der erste und der zweite Die 9, 190 platziert werden sollen auch gebildet werden können nach dem Platzieren und dem Befestigen (beispielsweise Bonden) der Dies 9, 190 an dem Substrat 2.
  • Wie aus 2G ersichtlich ist können dann die erste Oberfläche 19 und die zweite Oberfläche 21 der Die-Anordnung 17 bedeckt oder beschichtet werden mit einer ersten Metallisierungsschicht 23 bzw. einer zweiten Metallisierungsschicht 25 aus einem elektrisch leitfähigen Material, wobei die jeweilige Metallisierungsschicht 23, 25 eine Keimschicht aufweisen kann aus beispielsweise elektrolosem Kupfer, Kohlenstoff/Graphit, leitfähiges Polymer, etc., und kann direkt auf die erste Oberfläche 19 und die zweite Oberfläche 21 der Die-Anordnung 17 beschichtet werden. In diesem Zusammenhang können alle verfügbaren Oberflächen inklusive der Oberflächen innerhalb der Mehrzahl von Durchgangslöchern 200, 202, 204, 206, 208, 210 mit der Keimschicht beschichtet werden. Die Keimschicht kann dann hoch-galvanisiert werden mit einer elektrisch leitfähigen Deckschicht, so dass schließlich die jeweilige erste bzw. zweite Metallisierungsschicht 23, 25 gebildet wird. Die Deckschicht kann beispielsweise hergestellt sein aus elektrolytischem Kupfer oder einem anderen elektrisch leitfähigen Material. Damit wird der Drain-Kontaktanschluss 9''' des ersten Dies 9 direkt mit der zweiten Metallisierungsschicht 25 auf der zweiten Oberfläche 21 der Die-Anordnung 17 verbunden, der Gate-Kontaktanschluss und der Source-Kontaktanschluss 190', 190'' des zweiten Dies 190 werden direkt elektrisch durchkontaktiert mittels des entsprechend zugeordneten dritten Durchgangslochs 204 und dem vierten Durchgangsloch 206 zu der zweiten Metallisierungsschicht 25 die sich in, innerhalb und durch das dritte Durchgangsloch 204 und das vierte Durchgangsloch 206 erstreckt, wobei der Drain-Kontaktanschluss 190''' des zweiten Dies 190 direkt elektrisch verbunden ist mit der ersten Metallisierungsschicht 23 auf der ersten Oberfläche 19 der Die-Anordnung 17, und der Gate-Kontaktanschluss und der Source-Kontaktanschluss 9', 9'' des ersten Dies 9 sind direkt elektrisch durchkontaktiert zu dem entsprechend zugeordneten ersten Durchgangsloch 200 bzw. zweiten Durchgangsloch 202, und darüber mit der ersten Metallisierungsschicht 23, die sich in, innerhalb und durch das erste Durchgangsloch 200 und das zweite Durchgangsloch 202 erstreckt.
  • Die Dicke der ersten Metallisierungsschicht 23 und der zweiten Metallisierungsschicht 25 kann jeweils liegen in einem Bereich von ungefähr 10 μm bis ungefähr 100 μm, oder beispielsweise in einem Bereich von ungefähr 25 μm bis ungefähr 75 μm.
  • Wie aus 2H (größeres Bild) ersichtlich ist, wird Material von der zweiten Metallisierungsschicht auf der zweiten Oberfläche 21 der Die-Anordnung 17 entfernt, so dass die Kontaktpads 220, 222, 224, 228, 226 erzeugt werden, welche voneinander getrennt (isoliert) sind und somit einander nicht elektrisch kontaktieren. Wie aus 2H (kleineres Bild, umgekehrt dargestellt) ersichtlich ist, wird Material von der ersten Metallisierungsschicht 23 auf der ersten Oberfläche 19 der Die-Anordnung 17 entfernt, so dass elektrische Verbindungsleitungen (Leiterbahnen) auf der ersten Oberfläche 19 der Die-Anordnung bereitgestellt werden gemäß dem schließlich zu erreichenden elektrischen Schaltkreis. In diesem Zusammenhang verbleibt, wie schon oben erläutert, Material der ersten Metallisierungsschicht 23 derart, dass der Drain-Kontaktanschluss 190''' des zweiten Dies 190 elektrisch verbunden/gekoppelt wird mit dem Source-Kontaktanschluss 9' des ersten Dies 9 auf der ersten Oberfläche 19 der Die-Anordnung 17, und derart, dass der Gate-Kontaktanschluss 9'' des ersten Dies 9 rück-durchkontaktiert wird zu dem Material der zweiten Metallisierungsschicht 25 mittels des sechsten Durchgangslochs 210 an dem (G1) Kontaktpad 222, und derart, dass der Drain-Kontaktanschluss 190''' des zweiten Dies 190 und der Source-Kontaktanschluss 9' des ersten Dies 9 durchkontaktiert sind zu dem Material der zweiten Metallisierungsschicht 25 mittels des fünften Durchgangslochs 208 an dem (HSS) Kontaktpad 220.
  • Gemäß dem zuvor beschriebenen Prozess wird das endgültige Kontaktpad-Muster bereitgestellt/gebildet, in dem Material von den Metallisierungsschichten 23, 25 entfernt wird, welches die erste Oberfläche 19 und die zweite Oberfläche 23 der Die-Anordnung 17 vollständig bedeckt hat. Der Entfernungsprozess kann durchgeführt werden mittels Ätzens, wobei ein Galvanisierungs- und ein Ätz-Prozess durchgeführt wird. Jedoch können das gewünschte Muster der Kontaktpads 220, 222, 224, 226, 228 und das gewünschte Muster jeder beliebigen elektrischen Verbindungsleitung des elektrischen Schaltkreises auf der ersten Oberfläche 19 und der zweiten Oberfläche 21 der Die-Anordnung 17 alternativ bereitgestellt werden mittels direkten Strukturierungs-Galvanisierens unter Verwendung beispielsweise einer Galvanisierresist-Technologie. Wenn ein Galvanisierungs- und ein Ätz-Prozess angewendet wird, kann eine Zinn-Plattierung verwendet werden als ein Ätzresist, und die Zinn-Plattierung kann dann einem Fotoprozess oder einer Laserstrukturierung unterzogen werden.
  • Unter Bezugnahme auf 2I (siehe linkes kleines Bild) können die Kontaktpads 220, 222, 224, 226 und 228 auf der zweiten Oberfläche 21 der Die-Anordnung 17 ringsum mit einem Kantenschutz 232 versehen werden, welche eine Struktur aufweisen können gleich dem Kantenschutz 230 der Dies 9, 190. Auf der ersten Oberfläche 19 der Die-Anordnung 17 kann ein zusätzliches Kontaktpad 234 vorgesehen sein, so dass ein elektrischer Kontakt des Drain-Kontaktanschlusses 9''' des zweiten Dies 190 und des Source-Kontaktanschlusses 9' des ersten Dies 9 auch (das heißt zusätzlich zu dem Kontaktpad 220 auf der zweiten Oberfläche 21 der Die-Anordnung 17) mit der ersten Oberfläche 19 der Die-Anordnung 17 ermöglicht wird. Dieses zusätzliche Kontaktpad 234 kann ebenfalls mit einem umlaufenden Kantenschutz versehen sein in einer Weise wie die Kontaktpads 220, 222, 224, 226, 228 auf der zweiten Oberfläche 21 der Die-Anordnung 17.
  • Wie ferner aus 2I ersichtlich ist kann ein Lötmaskierungsprozess durchgeführt werden, gemäß dem die Bereiche außerhalb der und um die Kontaktpads 220, 222, 224, 226, 228 und 234 herum auf beiden Oberflächen oder Seiten 19, 21 der Die-Anordnung 17 mit einem Lot bedeckt sind. Die Kontaktpads 220, 222, 224, 226, 228 und 234 können jeweils zusätzlich mit einer Schutzschicht versehen sein wie beispielsweise einer EniG, Zinn, OSP oder Ag-Beschichtung.
  • Das fertige oder endgültige Halbleitergehäuse 1, das gemäß dem zuvor beschriebenen Prozess hergestellt wurde und somit eine entsprechende endgültige Struktur aufweist, ist in 2J dargestellt. Wie aus dieser Struktur ersichtlich ist stellt das Halbleitergehäuse 1 die Integration von zwei Leistungs-Feldeffekttransistoren (beispielsweise MOSFET's) bereit, die eine synchrone Halbbrücke bilden. Wie oben angemerkt ist der Knoten (L-außen oder zusätzliches Kontaktpad 234) direkt in dieser Konfiguration gekoppelt.
  • Es ist für einen Fachmann ersichtlich, dass die Erfindung nicht auf die strukturellen Typen von Halbleitergehäusen, wie sie in Verbindung mit den obigen spezifischen Ausführungsbeispielen beschrieben worden sind, beschränkt ist, sondern dass das Verfahren, wie es hier beschrieben worden ist, angewendet werden kann zum Herstellen verschiedener unterschiedlicher struktureller Typen von Halbleitergehäusen 1. In diesem Zusammenhang zeigen 3T und 3B andere strukturelle Typen eines Halbleitergehäuses von oben bzw. von unten, hergestellt gemäß dem Verfahren gemäß der Erfindung, wobei in diesen Ausführungsbeispielen eine Mehrzahl von Durchgangslöchern 320, 322, 324, 326 und 328 in einem Substrat 2 vorgesehen sind in einer Weise, dass sie sich von einer ersten Oberfläche 3 zu einer zweiten Oberfläche 5 des Substrats erstrecken, bevor ein oder mehrere Dies, hier ein Die 9, auf dem Substrat platziert wird oder werden mit den Kontaktanschlüssen auf der Oberfläche auf dem einen oder den mehreren Dies 9, die dem Substrat 2 zugewandt ist und die mit der (entsprechend zugeordneten) Mehrzahl von Durchgangslöchern 320, 322, 324, 325 und 328 ausgerichtet sind, und der eine oder die mehreren Dies 9 werden dann an das Substrat 2 gebondet, hier wird der eine Die 9 an die erste Oberfläche 3 des Substrats 2 befestigt, beispielsweise gebondet.
  • Ferner ist es ersichtlich, obwohl beispielsweise 2A bis 2J eine Anordnung/Ausgestaltung eines spezifischen einzelnen Schaltkreises beschreibt, für das das Halbleitergehäuse 1 bereitgestellt wird, dass eine Mehrzahl von individuellen und/oder miteinander gekoppelten elektronischen Schaltkreisen auf dem Substrat 2 platziert werden können, wobei das Substrat 2 dann in entsprechend vergrößerten Dimensionen hinsichtlich der Größe seiner ersten Oberfläche 3 und seiner zweiten Oberfläche 5 vorgesehen sein kann. In dieser Hinsicht kann eine Mehrzahl von ersten Dies 9 verschiedener Typen und/oder desselben Typs auf der ersten Oberfläche 3 des Substrats 2 angeordnet sein und/oder es kann eine Mehrzahl von zweiten Dies 190 verschiedener Typen und/oder desselben Typs können auf der zweiten Oberfläche 5 des Substrats 2 angeordnet sein.
  • Ferner kann unter Bezugnahme auf 4 und 5, eine Mehrzahl von Halbleitergehäusen 1, hergestellt gemäß dem Verfahren verschiedener Ausführungsbeispiele, wie hierin beschrieben, zusammenlaminiert sein, so dass eine Multi-Schicht-Halbleiter-Packung 4 (eine Explosionsansicht eines Ausführungsbeispiels einer solchen Packung 4 ist in 5 gezeigt), welche eine integrale Einheit der Mehrzahl von Halbleitergehäusen 1 bildet. In dieser Hinsicht zeigt 4 Draufsichten (linke Bilder) und Ansichten von unten (rechte Bilder) von zwei Halbleitergehäusen 1, 1', hergestellt gemäß dem Verfahren verschiedener Ausführungsbeispiele, wie hierin beschrieben, wobei der Die oder die Dies, welche auf den Halbleitergehäusen 1, 1' vorgesehen sind, vertikal miteinander verbunden sein können in jeder beliebigen gewünschten und/oder erforderlichen Weise. Das jeweilige Halbleitergehäuse 1, 1' kann eine Mehrzahl individueller elektronischer Schaltkreise aufweisen und, unter Bezugnahme auf 5, können die Halbleitergehäuse 1, 1' zusammenlaminiert werden mit zusätzlichen Umverdrahtungs-Schichten 250, 260 zwischen denselben. Die Halbleitergehäuse 1, 1' können miteinander verbunden werden unter Verwendung von Prepregs und können in gleicher Weise wie eine herkömmliche Leiterplatte aufgebaut werden. Gemäß 5 können zusätzliche elektrische und/oder elektronische Schaltkreiselemente 270, wie beispielsweise elektrische Verbindungsleitungen, Halbleiterelemente, etc., auf der unteren Oberfläche der untersten Umverdrahtungs-Schicht 260 vorgesehen sein.
  • Im Folgenden werden verschiedene Ausführungsbeispiele auf der Basis von 6 beschrieben, welche ein entsprechendes schematisches Ablaufdiagramm zeigt.
  • Gemäß verschiedenen Ausführungsbeispielen von 6 weist ein Verfahren zum Herstellen eines Halbleitergehäuses auf ein Bereitstellen 500 eines Substrats, das eine erste Oberfläche und eine dazu gegenüberliegend angeordnete zweite Oberfläche aufweist, und das ein oder mehrere Durchgangslöcher aufweist, die durch das Substrat hindurch an vordefinierten Positionen gebildet sind von der ersten Oberfläche zu der zweiten Oberfläche. Das jeweilige Durchgangsloch kann ein einzelnes Durchgangsloch sein oder kann einen Satz oder eine Mehrzahl von Teil-Durchgangslöchern aufweisen. Das eine oder die mehreren Durchgangslöcher ist oder sind einem oder mehreren Kontaktanschlüssen zugeordnet, wie beispielsweise einem Drain-Kontaktanschluss, einem Source-Kontaktanschluss und einem Gate-Kontaktanschluss, eines Dies, wie beispielsweise eines FETs, oder wie beispielsweise Kontaktanschlüssen anderer elektronischer Komponenten wie beispielsweise von Dioden, Kapazitäten, Induktivitäten, etc. und das eine oder die mehreren Durchgangslöcher ist oder sind vorgesehen in einem Muster, welches dem Muster entspricht der entsprechend zugeordneten Kontaktanschlüsse, welche auf das Substrat platziert werden sollen in einer Weise, dass diese dem Substrat zugewandt sind.
  • Ferner weist gemäß dem Ausführungsbeispiel von 6 das Verfahren auf ein Bereitstellen 510 mindestens eines ersten Dies, der eine erste Oberfläche und eine zweite Oberfläche aufweist, die der ersten Oberfläche gegenüberliegend angeordnet ist, und der ferner einen oder mehrere erste Kontaktanschlüsse aufweist, wie beispielsweise Source, Gate und/oder Drain, auf der ersten Oberfläche des mindestens einen ersten Die; und ein Platzieren 520 des mindestens einen ersten Dies mit seiner ersten Oberfläche auf der ersten Oberfläche des Substrats, wobei ein Kleber außerhalb des einen oder der mehreren Durchgangslöcher dazwischen aufgetragen wird derart, dass der eine oder die mehreren Durchgangslöcher (beispielsweise bündig) mit dem einen oder den mehreren ersten Kontaktanschlüssen ausgerichtet ist oder sind, womit eine Die-Anordnung gebildet wird, die eine erste Oberfläche und eine dieser gegenüberliegende zweite Oberfläche aufweist. Unter Bezugnahme auf die zuvor beschriebenen Ausführungsbeispielen ist es ersichtlich, dass eine Mehrzahl von ersten Dies verschiedener Typen und/oder desselben Typs vorgesehen sein können und mit ihrer jeweiligen ersten Oberfläche auf der ersten Oberfläche des Substrats platziert werden können derart, dass der Kontaktanschluss oder die Kontaktanschlüsse auf der ersten Oberfläche eines jeden ersten Dies zu dem/den entsprechend zugeordneten Durchgangsloch/Durchgangslöchern der Mehrzahl von Durchgangslöchern ausgerichtet ist oder sind. Ferner kann ein oder eine Mehrzahl von zweiten Dies verschiedener Typen und/oder desselben Typs vorgesehen sein und mit ihrer jeweiligen ersten Oberfläche auf der zweiten Oberfläche des Substrats (siehe auch weiter unten) derart platziert werden, dass ein Kontaktanschluss oder mehrere Kontaktanschlüsse, die auf der ersten Oberfläche eines jeden zweiten Dies vorgesehen ist/sind zu dem oder den entsprechend zugeordneten Durchgangsloch oder Durchgangslöchern der Mehrzahl von Durchgangslöchern ausgerichtet ist oder sind. Der eine oder die mehreren ersten Dies und/oder der eine oder die mehreren zweiten Dies können ebenfalls einen oder mehrere Kontaktanschlüsse aufweisen, wie beispielsweise Source, Gate und/oder Drain, auf seiner oder seinen zweiten Oberfläche/Oberflächen, die von dem Substrat abgewandt ist oder sind.
  • Zusätzlich zu der Mehrzahl von Durchgangslöchern oder als Teil der Mehrzahl von Durchgangslöchern kann oder können ein oder mehrere Durchgangslöcher in dem Substrat gebildet werden, wobei die Durchgangsöffnungen nicht direkt dem Die zugewandt sind und können somit nicht direkt ihren entsprechend zugeordneten Kontaktanschlüssen, welche auf der ersten Oberfläche des jeweiligen Dies (erster und/oder zweiter Die) vorgesehen sind, zugewandt sein, sondern sie können außerhalb der Umfangserstreckung des Dies vorgesehen sein. Solche Durchgangslöcher seitlich außerhalb der Position/Erstreckung eines Dies kann auch in dem Substrat gebildet werden, nachdem der jeweilige Die auf dem Substrat platziert worden ist und an das Substrat befestigt, beispielsweise gebondet worden ist. Solche Durchgangslöcher außerhalb der Umfangserstreckung des oder der Dies, der oder die auf dem Substrat platziert worden sind, kann oder können verwendet werden zum Bereitstellen eines entsprechenden elektrischen Durchkontakts, so dass beispielsweise ein Kontakt zwischen einem Kontaktanschluss auf der ersten Oberfläche des Dies und dem Substrat (entsprechend der zweiten Oberfläche der Die-Anordnung) bereitgestellt wird, wobei der Kontakt auf der zweiten Oberfläche des Substrats freigelegt ist (entsprechend der ersten Oberfläche der Die-Anordnung), direkt unterhalb des Dies, und mit einem Kontaktpad auf der ersten Oberfläche des Substrats (entsprechend der zweiten Oberfläche der Die-Anordnung).
  • Ferner kann das Verfahren gemäß dem Ausführungsbeispiel von 6 aufweisen ein Versehen 530 der ersten Oberfläche der Die-Anordnung, welche sich auf der Seite der zweiten Oberfläche des Substrats befindet, mit einer ersten Metallisierungsschicht aus einem elektrisch leitfähigen Metallisierungsmaterial zum elektrischen Kontaktieren des einen oder der mehreren ersten Kontaktanschlüsse, wobei das Metallisierungsmaterial der ersten Metallisierungsschicht sich in die, innerhalb der und durch die Durchgangslöcher hindurch erstreckt zum elektrischen Kontaktieren des einen oder der mehreren ersten Kontaktanschlüsse durch diese hindurch. Derjenige oder diejenigen des einen oder der mehreren Durchgangslöcher, welches oder welche der ersten Oberflächen des jeweiligen ersten Dies zugewandt ist oder sind, und somit derjenige oder diejenigen, der oder die innerhalb der Umfangserstreckung des jeweiligen Dies liegt oder liegen, wird oder werden mit dem Metallisierungsmaterial der ersten Metallisierungsschicht auf der ersten Oberfläche der Die-Anordnung gefüllt (gemäß der zweiten Oberfläche des Substrats), so dass damit der oder die entsprechende(n) Kontaktanschluss/Kontaktanschlüsse des einen oder der mehreren Dies kontaktiert wird. Wie oben angemerkt können Durchgangslöcher außerhalb der Umfangserstreckung des einen oder der mehreren Dies vorgesehen sein, und das leitfähige Material der ersten Metallisierungsschicht auf der ersten Oberfläche der Die-Anordnung (zweite Oberfläche des Substrats) kann sich durch diese Durchgangslöcher außerhalb der Umfangserstreckung des oder der Dies erstrecken von der ersten Oberfläche zu der zweiten Oberfläche der Die-Anordnung (von der zweiten Oberfläche zu der ersten Oberfläche des Substrats), so dass es dort kontaktiert oder verbunden wird mit einem oder mehreren zugeordneten Kontaktpad(s). Die zweite Oberfläche der Die-Anordnung, welche sich auf der Seite der ersten Oberfläche des Substrats befindet, kann versehen 540 werden mit einer zweiten Metallisierungsschicht aus einem elektrisch leitfähigen Material, und aus diesem Material können Kontaktpads gebildet werden. In dem Fall, dass sich Durchgangslöcher seitlich außerhalb des oder der Dies befinden, kann sich das Material der ersten Metallisierungsschicht und der zweiten Metallisierungsschicht sowohl in als auch innerhalb dieser Durchgangslöcher erstrecken, so dass auf diese Weise ein elektrischer Kontakt zwischen der ersten Metallisierungsschicht und der zweiten Metallisierungsschicht gebildet wird, womit das Bilden von elektrischen Leitungen ermöglicht wird zum Erzeugen jedes beliebigen elektrischen/elektronischen Schaltkreises zwischen der ersten Oberfläche und der zweiten Oberfläche der Die-Anordnung. D. h., wie oben erläutert wurde, ermöglichen die erste Metallisierungsschicht und die zweite Metallisierungsschicht das Erzeugen von Kontaktpads auf der ersten Seite/Oberfläche bzw. der zweiten Seite/Oberfläche der Die-Anordnung (zweite Seite/Oberfläche bzw. erste Seite/Oberfläche des Substrats), und die Durchgangslöcher seitlich außerhalb des einen oder der mehreren Dies ermöglichen das Erzeugen von elektrischen Verbindungen zwischen Kontaktpads, die auf einer Oberfläche/Seite der Die-Anordnung angeordnet sind, mit Kontaktanschlüssen die nur direkt freigelegt sind auf der jeweiligen anderen/gegenüberliegenden Seite/Oberfläche der Die-Anordnung (das heißt mit Kontaktanschlüssen eines jeweiligen Dies, die nur direkt freigelegt sind unterhalb des Dies auf der jeweils anderen Seite der Die-Anordnung mittels der zugeordneten Durchgangslöcher in dem Substrat in dem Bereich unterhalb/bedeckt von/überlappt von dem Die.
  • Die Kontaktpads und Schaltkreis-Verbindungsleitungen und andere gewünschte Kontakte/Leitungen für den gewünschten Schaltkreis können erzeugt werden von/aus der ersten Metallisierungsschicht und/oder der zweiten Metallisierungsschicht, indem ein Teil der ersten Metallisierungsschicht bzw. der zweiten Metallisierungsschicht, die gebildet worden ist oder sind auf der ersten Oberfläche bzw. der zweiten Oberfläche der Die-Anordnung in einer Weise, dass sie diese Oberflächen im wesentlichen bedecken, entfernt wird. Das bedeutet, dass die erste Metallisierungsschicht und/oder die zweite Metallisierungsschicht auf den gesamten Oberflächenbereich der ersten Oberfläche/Seite und der zweiten Oberfläche/Seite der Die-Anordnung aufgebracht worden sein können. Alternativ können das gewünschte Kontaktpad/Leitungs-Muster auch direkt gebildet werden, beispielsweise mittels eines Strukturierungs-Galvanisierens unter Verwendung eines Galvanisierungsresists oder einer Galvanisierungsmaske. In dem letzten Fall kann unter der ersten Metallisierungsschicht und unter der zweiten Metallisierungsschicht eine Struktur verstanden werden, die unmittelbar gebildet wird als individuelle (einzelne) Kontaktpads und/oder elektrische Verbindungsleitungen und/oder ähnliche Komponenten.
  • Wie ebenfalls in Verbindung mit den zuvor beschriebenen Ausführungsbeispielen angemerkt wurde können die jeweiligen Durchgangslöcher des einen oder der Mehrzahl von Durchgangslöchern gebildet werden als ein einzelnes Durchgangsloch oder einzelne Durchgangslöcher oder können von einer Mehrzahl von Teil-Durchgangslöchern oder Teil-Durchgangsöffnungen gebildet werden, deren äußere Einhüllende die äußere Umfangserstreckung des jeweiligen Durchgangsloch definiert. Das einzelne Durchgangsloch kann eine äußere Umfangserstreckung aufweisen entsprechend einer äußeren Umfangserstreckung des entsprechend zugeordneten Kontaktanschlusses des entsprechend zugeordneten Dies, wobei der Kontaktanschluss und das Durchgangsloch so angeordnet werden, dass sie einander direkt zugewandt sind oder übereinander liegen. In dem Fall von Teil-Durchgangslöchern kann deren Umfangs-Einhüllende der Umfangserstreckung des entsprechend zugeordneten Kontaktanschlusses des entsprechend zugeordneten Dies entsprechen, wobei der Kontaktanschluss und das Durchgangsloch bzw. das oder die Teil-Durchgangslöcher so angeordnet werden, dass sie einander direkt zugewandt sind oder übereinander liegen. Das jeweilige Durchgangsloch kann jedoch auch eine Umfangserstreckung aufweisen, die unterschiedlich ist zu der Umfangserstreckung des entsprechend zugewandten Kontaktanschlusses des entsprechend zugeordneten Dies. D. h., das jeweilige Durchgangsloch/die jeweilige Durchgangsöffnung kann jede geeignete Umfangs-Form aufweisen, wie beispielsweise eine Form eines Längsschlitzes, eines kreisförmigen Loches eines rechteckförmigen Loches, eines dreieckförmigen Loches, eines ovalen Loches, oder jeder anderen geometrischen Form. Das jeweilige einzelne Durchgangsloch oder das jeweilige Teil-Durchgangsloch kann in einer der oben beschriebenen geometrischen Formen gebildet werden. In dem Fall von Teil-Durchgangslöchern können unterschiedliche Formen von Teil-Durchgangslöchern, wie beispielsweise Längsschlitze, kreisförmige Löcher, rechteckförmige Löcher, ovale Löcher, dreieckförmige Löcher individuell oder in Kombination miteinander verwendet werden zum Bilden des/der entsprechenden Durchgangslochs/Durchgangsöffnung.
  • Mit Bezug auf 6 kann das Verfahren ferner aufweisen ein Bereitstellen 550 eines oder einer Mehrzahl von zweiten Dies, der oder die jeweils eine erste Oberfläche und eine zweite Oberfläche, die der ersten Oberfläche gegenüberliegt, aufweist, sowie einen oder mehrere erste Kontaktanschlüsse auf der ersten Oberfläche aufweist, wie beispielsweise Source, Gate und/oder Drain, und ein Platzieren 560 des einen oder der mehreren zweiten Dies mit seiner oder ihren ersten Oberflächen auf der zweiten Oberfläche des Substrats, wobei ein Kleber dazwischen aufgebracht oder eingebracht wird derart, dass der eine oder die mehreren ersten Kontaktanschlüsse (beispielsweise bündig) mit der entsprechend zugeordneten Mehrzahl von Durchgangslöchern ausgerichtet werden, die in dem Substrat gebildet sind, oder die mit dem entsprechend zugeordneten Teil von Durchgangslöchern der gesamten Mehrzahl von Durchgangslöchern ausgerichtet werden, die in dem Substrat gebildet sind.
  • Das Material einer zweiten Metallisierungsschicht, die auf der zweiten Oberfläche der Die-Anordnung (erste Oberfläche des Substrats) bereitgestellt wird, erstreckt sich in, innerhalb und durch die Durchgangslöcher hindurch, die den ersten Kontaktanschlüssen des jeweiligen zweiten Dies zugeordnet sind, so das auf diese Weise ein elektrischer Kontakt mit diesen gebildet wird.
  • Die erste Metallisierungsschicht und/oder die zweite Metallisierungsschicht können eine elektrisch leitfähige Keimschicht aufweisen, die ursprünglich die erste Oberfläche und/oder die zweite Oberfläche der Die-Anordnung bedeckt und kann ein abschließendes Aufplattieren oder Aufgalvanisieren aufweisen, wie in den vorangegangenen Ausführungsbeispielen beschrieben.
  • Mit dem Erzeugen von Kontaktpads und elektrischen Verbindungsleitungen von der ersten Metallisierungsschicht und der zweiten Metallisierungsschicht kann das Halbleitergehäuse fertiggestellt sein. Das Verfahren kann jedoch ferner aufweisen ein Versehen 570 der ersten Oberfläche und der zweiten Oberfläche der Die-Anordnung mit einer Lötmaske zum Schützen der Kontaktpads und zum Versehen der Kontaktpads mit einer leitfähigen Schutzschicht 580 wie beispielsweise in dem Ausführungsbeispiel der 2A bis 2J beschrieben worden ist.
  • In verschiedenen Ausführungsbeispielen startet das Herstellen oder das Zusammenbauen mit einem vor-strukturierten Plastikträger. Ein Effekt dessen ist, dass ein Einfluss des Prozesses auf den Die reduziert werden kann durch andere Häusungskonzepte (Öffnen von Aperturen an der Die-Oberfläche, etc.). Das Design reduziert die Anzahl, Komplexität und Kosten jeder der Prozessstufen erheblich. Verschiedene Ausführungsformen können auch Vorteile bereitstellen für bestimmte Anwendungen, in denen Zuverlässigkeitsanforderungen oder Isolationseigenschaften benötigt werden. Verschiedene Ausführungsbeispiele können das Herstellen flexibler Vorrichtungen und auch komplexer Formen in steifen oder halb-steifen Vorrichtungen ermöglichen.
  • Verschiedene Ausführungsbeispiele verwenden eine halb-starre oder halb-steife Schicht mit Aperturschnitten durch die Schicht (vorstrukturiert). Eine Klebeschicht kann auf einer Seite aufgebracht werden und der Die kann in Position gebondet werden (für ein diskretes Bauelement kann dies ein Gate oder eine Source sein, ausgerichtet zu der Schicht). Überschüssiger Kleber kann entfernt werden unter Verwendung eines Entwicklungsprozesses. Die Anordnung kann dann beschichtet werden auf beiden Seiten mit einer metallischen, elektrisch leitfähigen Keimschicht. Die Anordnung kann dann elektro-plattiert werden, so dass eine dicke Metallisierung auf beiden Seiten gebildet wird. Die Anordnung kann dann auf beiden Seiten mit einem Ätzresist beschichtet werden und kann strukturiert werden. Damit kann eine vollständige Vorrichtung beispielsweise in fünf Stufen hergestellt werden.

Claims (24)

  1. Verfahren zum Herstellen eines Halbleitergehäuses (1), das Verfahren aufweisend: • Bereitstellen eines Substrats (2), wobei das Substrat (2) eine erste Oberfläche (3) und eine zweite Oberfläche (5), die der ersten Oberfläche (3) gegenüberliegend angeordnet ist, aufweist, und wobei das Substrat (2) ein oder mehrere Durchgangslöcher (7', 7'', 7''') aufweist, die durch das Substrat (2) an vordefinierten Positionen hindurch gebildet sind von der ersten Oberfläche (3) zu der zweiten Oberfläche (5); • Bereitstellen mindestens eines ersten Dies (9), wobei der erste Die (9) eine erste Oberfläche (13) und eine zweite Oberfläche (15), die der ersten Oberfläche (13) gegenüberliegend angeordnet ist, aufweist, und wobei der erste Die (9) einen oder mehrere erste Kontaktanschlüsse (9', 9'', 9''') auf der ersten Oberfläche (13) des mindestens einen ersten Dies (9) und einen oder mehrere zweite Kontaktanschlüsse (9', 9'', 9''') auf der zweiten Oberfläche des mindestens einen ersten Dies (9) aufweist; • Platzieren des mindestens einen ersten Dies (9) mit dessen erster Oberfläche (13) auf der ersten Oberfläche (3) des Substrats (2), wobei ein Kleber (11) dazwischen aufgebracht wird außerhalb des einen oder der mehreren Durchgangslöcher (7', 7'', 7''') derart, dass das eine oder die mehreren Durchgangslöcher (7', 7'', 7''') mit dem einen oder den mehreren ersten Kontaktanschlüssen (9', 9'', 9''') ausgerichtet sind, wodurch eine Die-Anordnung (17) gebildet wird, die eine erste Oberfläche (19) und eine zweite Oberfläche (21) aufweist, die entsprechend einander gegenüberliegen; und Versehen der ersten Oberfläche (19) der Die-Anordnung (17) mit einer ersten Metallisierungsschicht (23) aus einem elektrisch leitfähigen Metallisierungsmaterial zum elektrischen Kontaktieren des einen oder der mehreren ersten Kontaktanschlüsse (9', 9'', 9''') und Versehen der zweiten Oberfläche (21) der Die-Anordnung (17) mit einer zweiten Metallisierungsschicht (25) aus einem elektrisch leitfähigen Metallisierungsmaterial zum elektrischen Kontaktieren des einen oder der mehreren zweiten Kontaktanschlüsse (9', 9'', 9'''), wobei das Metallisierungsmaterial der ersten Metallisierungsschicht (23) sich in das eine oder die mehreren Durchgangslöcher (7', 7'', 7''') hinein erstreckt, so dass der eine oder die mehreren ersten Kontaktanschlüsse (9', 9'', 9''') mittels dieser elektrisch kontaktiert wird oder werden und wobei das Metallisierungsmaterial der zweiten Metallisierungsschicht (25) sich in das eine oder die mehreren Durchgangslöcher (7', 7'', 7''') hinein erstreckt, so dass das Metallisierungsmaterial der ersten Metallisierungsschicht (23) auf der ersten Oberfläche (19) der Die-Anordnung (17) mittels dieser kontaktiert wird.
  2. Verfahren gemäß Anspruch 1, ferner aufweisend: Entfernen eines Teils der ersten Metallisierungsschicht (23), so dass mindestens ein erstes individuelles Kontaktpad (23', 23'', 23''') auf der ersten Oberfläche (19) der Die-Anordnung (17) gebildet wird, welches dem mindestens einen ersten Kontaktanschluss (9', 9'', 9''') zugeordnet wird.
  3. Verfahren gemäß Anspruch 1 oder 2, ferner aufweisend: Entfernen eines Teils der ersten Metallisierungsschicht (23) und/oder der zweiten Metallisierungsschicht (25), so dass ein oder mehrere individuelle erste Kontaktpads (23', 23'', 23''') und/oder ein oder mehrere individuelle zweite Kontaktpads (220, 222, 224, 226, 228) auf der ersten Oberfläche (19) und/oder der zweiten Oberfläche (21) der Die-Anordnung (17) gebildet werden/wird, welches oder welche dem einen oder den mehreren ersten Kontaktanschlüssen (9', 9'', 9''') und/oder dem einen oder den mehreren zweiten Kontaktanschlüssen (9', 9'', 9''') zugeordnet wird oder werden.
  4. Verfahren gemäß einem der Ansprüche 1 bis 3, ferner aufweisend: Entfernen eines Teils von mindestens der ersten Metallisierungsschicht (23), so dass ein oder mehrere individuelle erste Kontaktpads (23', 23'', 23''') auf zumindest der ersten Oberfläche (19) der Die-Anordnung (17) gebildet werden, welche dem einen oder den mehreren ersten Kontaktanschlüssen (9', 9'', 9''') und/oder dem einen oder den mehreren zweiten Kontaktanschlüssen (9', 9'', 9''') jeweils zugeordnet werden, wobei das Bereitstellen des Substrats (2) aufweist ein Bereitstellen des Substrats (2) mit einer Mehrzahl von Durchgangslöchern (7', 7'', 7'''), deren Position individuell dem einen oder den mehreren ersten Kontaktanschlüssen (9', 9'', 9''') und/oder dem einen oder den mehreren zweiten Kontaktanschlüssen (9', 9'', 9''') sowie den individuellen ersten Kontaktpads (23', 23'', 23''') zugeordnet sind, wobei die erste Metallisierungsschicht (23) und die zweite Metallisierungsschicht (25) miteinander in elektrischem Kontakt sind mittels des einen oder der Mehrzahl von Durchgangslöchern (7', 7'', 7'''), welche jeweils dem einen oder den mehreren zweiten Kontaktanschlüssen (9', 9'', 9''') zugeordnet sind.
  5. Verfahren gemäß einem der Ansprüche 1 bis 4, • wobei der mindestens eine erste Die (9) versehen wird mit einer Mehrzahl von ersten Kontaktanschlüssen (9', 9'', 9''') auf der ersten Oberfläche (13) des Dies (9), wobei das Substrat (2) versehen wird mit einer Mehrzahl von Durchgangslöchern (7', 7'', 7'''); • wobei der Die (9) auf dem Substrat (2) platziert wird, wobei die Mehrzahl von ersten Kontaktanschlüssen (9', 9'', 9''') mit der Mehrzahl von Durchgangslöchern (7', 7'', 7''') ausgerichtet wird, und wobei das Verfahren ferner aufweist ein Entfernen eines Teils der ersten Metallisierungsschicht (23), so dass individuelle Kontaktpads (23', 23'', 23''') auf der ersten Oberfläche (19) der Die-Anordnung (17) gebildet werden, welche der Mehrzahl von ersten Kontaktanschlüssen (9', 9'', 9''') zugeordnet werden.
  6. Verfahren gemäß einem der Ansprüche 1 bis 5, wobei eine Anzahl des einen oder mehreren Durchgangslöcher (7', 7'', 7''') jeweils gebildet wird mittels einer Mehrzahl von Teil-Durchgangslöchern (8'), wobei die Umgrenzungslinie der Teil-Durchgangslöcher (8') den äußeren Umfang des entsprechenden Durchgangsloch (7', 7'', 7''') bildet.
  7. Verfahren gemäß einem der Ansprüche 1 bis 6, wobei eine Anzahl des einen oder mehreren Durchgangslöcher (7', 7'', 7''') jeweils gebildet wird als ein einzelnes individuelles Durchgangsloch (7', 7'', 7''').
  8. Verfahren gemäß einem der Ansprüche 1 bis 7, wobei das Substrat (2) ein Schicht-artiges Substrat (2) oder ein Paneel-artiges Substrat (2) ist.
  9. Verfahren gemäß einem der Ansprüche 2 bis 8, wobei das Entfernen des Teils der ersten Schicht (23) durchgeführt wird mittels Ätzens.
  10. Verfahren gemäß einem der Ansprüche 1 bis 9, wobei die erste Metallisierungsschicht (23) und die zweite Metallisierungsschicht (25) jeweils eine Keimschicht aufweisen, welche den mindestens einen ersten Kontaktanschluss (9', 9'', 9''') bzw. den mindestens einen zweiten Kontaktanschluss (9', 9'', 9''') kontaktiert, und wobei die erste Metallisierungsschicht (23) und die zweite Metallisierungsschicht (25) jeweils eine Über-Metallisierungsschicht aufweist, welche die entsprechende Keimschicht bedeckt.
  11. Verfahren gemäß einem der Ansprüche 1 bis 10, wobei die erste Oberfläche (3) des Substrats (2) mit einer leitfähigen Schicht (102) versehen wird vor dem darauf Platzieren des Dies (9), und wobei die leitfähige Schicht (102) mit einer Vertiefung versehen wird an einer Position, an der der mindestens eine erste Die (9) zu platzieren ist.
  12. Verfahren gemäß einem der Ansprüche 1 bis 11, ferner aufweisend: Bereitstellen einer elektrisch isolierenden Schicht entlang einer Die-Umfangskante des mindestens einen ersten Dies (9), so dass ein Kantenschutz (230) bereitgestellt wird, welcher die Die-Umfangskante elektrisch isoliert.
  13. Verfahren gemäß einem der Ansprüche 1 bis 12, wobei der Kleber (11) nur auf einem Teil einer insgesamt verfügbaren Oberfläche aufgebracht wird, welcher definiert ist durch die ersten Oberflächen (3) des Substrats (2) und/oder dem mindestens einen ersten Die (9).
  14. Verfahren gemäß einem der Ansprüche 1 bis 13, wobei das Substrat (2) mit einer Mehrzahl von Durchgangslöchern (7', 7'', 7''') versehen wird, wobei das Verfahren ferner aufweist: • Bereitstellen mindestens eines zweiten Dies (190), der eine erste Oberfläche (213) und eine zweite Oberfläche (215) aufweist, die der ersten Oberfläche (213) gegenüberliegend angeordnet ist, wobei der zweite Die (190) einen oder mehrere erste Kontaktanschlüsse (9', 9'', 9''') auf der ersten Oberfläche (213) des mindestens einen zweiten Dies (190) aufweist; • Platzieren des mindestens einen ersten Dies (9) und zweiten Dies (190) bezüglich der ersten Oberfläche (13) derselben auf der ersten Oberfläche (3) bzw. der zweiten Oberfläche (5) des Substrats (2), wobei ein Kleber (11) jeweils zwischen denselben außerhalb der Mehrzahl von Durchgangslöchern (7', 7'', 7''') aufgebracht wird derart, dass das eine oder die mehreren Durchgangslöcher (7', 7'', 7''') zu dem einen oder den mehreren Kontaktanschlüssen (9', 9'', 9''') des mindestens einen ersten Dies (9) und zweiten Dies (190), ausgerichtet wird oder werden, so dass die Die-Anordnung (17) gebildet wird, welche eine erste Oberfläche (19) und eine zweite Oberfläche (21) aufweist, welche der ersten Oberfläche (19) gegenüberliegend angeordnet ist; • Versehen der zweiten Oberfläche (21) der Die-Anordnung (17) mit einer zweiten Metallisierungsschicht (25) eines elektrisch leitfähigen Metallisierungsmaterials zum elektrischen Kontaktieren des einen oder der mehreren ersten Kontaktanschlüsse (9', 9'', 9''') des mindestens einen zweiten Dies (190), wobei das Metallisierungsmaterial der zweiten Metallisierungsschicht (25) sich in die entsprechenden Durchgangslöcher (7', 7'', 7''') hinein erstreckt zum elektrischen Kontaktieren des einen oder der mehreren ersten Kontaktanschlüsse (9', 9'', 9''') des mindestens einen zweiten Dies (190) mittels derselben.
  15. Verfahren gemäß einem der Ansprüche 1 bis 14, wobei eine Anzahl des einen oder der mehreren Durchgangslöcher (7', 7'', 7''') in Form eines Längsschlitzes gebildet wird.
  16. Verfahren zum Herstellen eines Halbleitergehäuses (1), das Verfahren aufweisend: • Bereitstellen eines Trägers (2), der eine erste Oberfläche (3) und eine zweite Oberfläche (5), welche der ersten Oberfläche (3) gegenüberliegt, aufweist, wobei der Träger (2) eine Mehrzahl von Durchgangslöchern (7', 7'', 7''') aufweist, welche durch den Träger (2) hindurch gebildet sind, von der ersten Oberfläche (3) zu der zweiten Oberfläche (5) in einem vordefinierten Muster; • Bereitstellen mindestens eines ersten Dies (9), der eine erste Oberfläche (13) und eine zweite Oberfläche (15) aufweist, welche der ersten Oberfläche (13) gegenüberliegend angeordnet ist, wobei der erste Die (9) eine Mehrzahl von ersten Kontaktanschlüssen (9', 9'', 9''') auf der ersten Oberfläche (13) des mindestens einen ersten Dies (9) aufweist, wobei die ersten Kontaktanschlüsse (9', 9'', 9''') jeweils den Durchgangslöchern (7', 7'', 7''') zugeordnet sind, und wobei der erste Die (9) eine oder mehrere zweite Kontaktanschlüsse (9', 9'', 9''') auf der zweiten Oberfläche (15) des mindestens einen ersten Dies (9) aufweist; • Platzieren des mindestens einen ersten Dies (9) mit dessen erster Oberfläche (13) auf der ersten Oberfläche (3) des Trägers (2), wobei ein Kleber (11) zwischen die erste Oberfläche (13) des mindestens einen ersten Dies (9) und die erste Oberfläche (3) des Trägers (2) aufgebracht wird außerhalb des einen oder der mehreren Durchgangslöcher (7', 7'', 7''') derart, dass die Mehrzahl von Durchgangslöchern (7', 7'', 7''') zu den zugeordneten ersten Kontaktanschlüssen (9', 9'', 9''') ausgerichtet sind, womit eine Die-Anordnung (17) gebildet wird, welche eine erste Seite (19) und eine zweite Seite (21), welche der ersten Seite (19) gegenüberliegt, aufweist; und Versehen der ersten Seite (19) und der zweiten Seite (21) der Die-Anordnung (17) mit einer ersten Metallisierungsschicht (23) bzw. mit einer zweiten Metallisierungsschicht (25) aus einem jeweiligen elektrisch leitfähigen Metallisierungsmaterial zum elektrischen Kontaktieren des mindestens einen ersten Kontaktanschlusses (9', 9'', 9''') bzw. des mindestens einen zweiten Kontaktanschlusses (9', 9'', 9'''), wobei das Metallisierungsmaterial der ersten Metallisierungsschicht (23) sich durch die Durchgangslöcher (7', 7'', 7''') hindurch erstreckt zum elektrischen Kontaktieren des einen oder der mehreren ersten Kontaktanschlüsse (9', 9'', 9''') und wobei das Metallisierungsmaterial der zweiten Metallisierungsschicht (25) sich durch die Durchgangslöcher (7', 7'', 7''') hindurch erstreckt zum elektrischen Kontaktieren des Materials der ersten Metallisierungsschicht (23) auf der ersten Oberfläche (19) der Die-Anordnung (17).
  17. Verfahren gemäß Anspruch 16, • wobei mindestens ein zweiter Die (190) bereitgestellt wird, der eine erste Oberfläche (213) und eine zweite Oberfläche (215), welche der ersten Oberfläche gegenüberliegend angeordnet ist, aufweist, wobei der zweite Die (190) eine Mehrzahl von ersten Kontaktanschlüssen (9', 9'', 9''') auf der ersten Oberfläche (213) des mindestens einen zweiten Dies (190) aufweist, und wobei der zweite Die (190) einen oder mehrere zweite Kontaktanschlüsse (9', 9'', 9''') auf der zweiten Oberfläche (215) des mindestens einen zweiten Dies (190) aufweist; • wobei der mindestens eine erste Die (9) und der mindestens eine zweite Die (190) mit deren jeweiliger ersten Oberfläche (13, 213) auf der ersten Oberfläche (3) bzw. der zweiten Oberfläche (5) des Trägers (2) platziert werden, wobei ein Kleber (11) jeweils zwischen dieselben aufgebracht wird außerhalb der Mehrzahl von Durchgangslöchern (7', 7'', 7''') derart, dass die Mehrzahl von Durchgangslöchern (7', 7'', 7''') zu der Mehrzahl von ersten Kontaktanschlüssen (9', 9'', 9''') des mindestens einen ersten Dies (9) und des mindestens eines zweiten Dies (190) ausgerichtet werden, so dass sie die Die-Anordnung (17) bilden mit einer entsprechenden ersten Seite (19) und einer zweiten Seite (21), welche der ersten Seite (19) gegenüberliegt; und • wobei die erste Seite (19) und die zweite Seite (21) der Die-Anordnung (17) mit einer ersten Metallisierungsschicht (23) bzw. einer zweiten Metallisierungsschicht (25) versehen werden, aus einem jeweiligen elektrisch leitfähigen Metallisierungsmaterial zum elektrischen Kontaktieren der Mehrzahl von ersten Kontaktanschlüssen (9', 9'', 9''') des mindestens einen ersten Dies (9) bzw. des mindestens einen zweiten Dies (190), wobei sich das Metallisierungsmaterial der ersten Metallisierungsschicht (23) und der zweiten Metallisierungsschicht (25) innerhalb der Durchgangslöcher (7', 7'', 7''') erstreckt zum elektrischen Kontaktieren der Mehrzahl von ersten Kontaktanschlüssen (9', 9'', 9''') des mindestens einen ersten Dies (9) bzw. des mindestens einen zweiten Dies (190).
  18. Verfahren gemäß Anspruch 16 oder 17, wobei ein Teil der ersten Metallisierungsschicht (23) entfernt wird, so dass eine Mehrzahl von ersten Kontaktpads (23', 23'', 23''') aus der ersten Metallisierungsschicht gebildet wird, welche der Mehrzahl von ersten Kontaktanschlüssen (9', 9'', 9''') des mindestens einen ersten Dies (9) zugeordnet werden.
  19. Verfahren gemäß Anspruch 16 oder 17, wobei ein Teil der ersten Metallisierungsschicht (23) und der zweiten Metallisierungsschicht (25) entfernt wird derart, dass eine Mehrzahl von ersten Kontaktpads (23', 23'', 23''') und eine Mehrzahl von zweiten Kontaktpads (220, 222, 224, 226, 228) aus der ersten Metallisierungsschicht (23) bzw. der zweiten Metallisierungsschicht (25) gebildet wird, wobei die ersten Kontaktpads (23', 23'', 23''') und die zweiten Kontaktpads (220, 222, 224, 226, 228) der Mehrzahl von ersten Kontaktanschlüssen (9', 9'', 9''') des mindestens einen ersten Dies (9) bzw. des mindestens einen zweiten Dies (190) zugeordnet werden.
  20. Verfahren zum Herstellen eines Halbleitergehäuses (1), das Verfahren aufweisend: • Bereitstellen eines Dies (9), der eine erste Oberfläche (13) und eine zweite Oberfläche (15) aufweist, welche der ersten Oberfläche (13) gegenüberliegend angeordnet ist, wobei der Die (9) einen oder mehrere erste Kontaktanschlüsse (9', 9'', 9''') aufweist, die auf der ersten Oberfläche (13) des Dies (9) angeordnet sind gemäß einem Anschlussmuster, und der einen oder mehrere zweite Kontaktanschlüsse (9', 9'', 9''') auf der zweiten Oberfläche (15) des Dies (9) aufweist; • Bereitstellen eines Substrats (2), das eine erste Oberfläche (3) und eine zweite Oberfläche (5) aufweist, welche der ersten Oberfläche (3) gegenüberliegend angeordnet ist, wobei das Substrat (2) eine Mehrzahl von Durchgangslöchern (7', 7'', 7''') durch das Substrat (2) hindurch aufweist von der ersten Oberfläche (3) zu der zweiten Oberfläche (5) gemäß einem Löchermuster, welches dem Anschlussmuster entspricht; • Platzieren des Dies (9) mit dessen erster Oberfläche (13) auf der ersten Oberfläche (3) des Substrats (2), wobei ein Kleber (11) zwischen diesen angeordnet wird außerhalb des einen oder der mehreren Durchgangslöcher (7', 7'', 7'''), so dass das Anschlussmuster des ersten Kontaktanschlusses (9', 9'', 9''') zu dem Löchermuster der Durchgangslöcher (7', 7'', 7''') ausgerichtet ist, und wobei der Kleber (11) gehärtet wird, so dass der Die (9) an das Substrat (2) befestigt wird, so dass eine Die-Anordnung (17) gebildet wird mit einer ersten Oberfläche und einer zweiten Oberfläche, welche der ersten Oberfläche gegenüberliegt; und • Versehen der ersten Oberfläche (19) und der zweiten Oberfläche (21) der Die-Anordnung (17) mit einer ersten Metallisierungsschicht (23) und einer zweiten Metallisierungsschicht (25) aus einem jeweiligen elektrisch leitfähigen Metallisierungsmaterial zum elektrischen Kontaktieren des einen oder der mehreren ersten Kontaktanschlüsse (9', 9'', 9''') bzw. des einen oder der mehreren zweiten Kontaktanschlüsse (9', 9'', 9'''), wobei das Metallisierungsmaterial der ersten Metallisierungsschicht (23) sich in die Durchgangslöcher (7', 7'', 7''') hinein erstreckt zum elektrischen Kontaktieren des einen oder der mehreren ersten Kontaktanschlüsse (9', 9'', 9''') mittels derselben und wobei das Metallisierungsmaterial der zweiten Metallisierungsschicht (25) sich in die Durchgangslöcher (7', 7'', 7''') hinein erstreckt zum elektrischen Kontaktieren des Metallisierungsmaterials der ersten Metallisierungsschicht (23) auf der ersten Oberfläche (19) der Die-Anordnung (17).
  21. Verfahren zum Herstellen eines Halbleitergehäuses (1), das Verfahren aufweisend: • Bereitstellen eines Dies (9), der eine erste Oberfläche (13) und eine zweite Oberfläche (15) aufweist, die der ersten Oberfläche (13) gegenüberliegend angeordnet ist, und der eine Mehrzahl von ersten Kontaktanschlüssen (9', 9'', 9''') aufweist, die auf der ersten Oberfläche (13) des Dies (9) an Positionen angeordnet sind, so dass ein Anschlussmuster gebildet ist, und der einen oder mehrere zweite Kontaktanschlüsse (9', 9'', 9''') auf der zweiten Oberfläche (15) des Dies (9) aufweist; • Bereitstellen eines Substrats (2), das eine erste Oberfläche (3) und eine zweite Oberfläche (5) aufweist, die der ersten Oberfläche (3) gegenüberliegend angeordnet ist, und das eine Mehrzahl von Löchern aufweist, die durch das Substrat (2) gebildet sind von der ersten Oberfläche (3) zu der zweiten Oberfläche (5) an Positionen, so dass sie ein Lochmuster bilden, das dem Anschlussmuster entspricht; • Platzieren des Dies (9) mit dessen erster Oberfläche (13) auf der ersten Oberfläche (3) des Substrats (2), mit einem Kleber (11), außerhalb der einen oder mehreren Löcher zwischen dem Die (9) und dem Substrat (2), derart, dass das Anschlussmuster der ersten Kontaktanschlüsse (9', 9'', 9''') zu dem Lochmuster der Durchgangslöcher (7', 7'', 7''') ausgerichtet ist, und Aushärten des Klebers (11), so dass der Die (9) an das Substrat (2) befestigt wird, womit eine Die-Anordnung (17) gebildet wird, die eine erste Oberfläche (19) und eine zweite Oberfläche (21) aufweist, die der ersten Oberfläche (19) gegenüberliegend angeordnet ist; und • Versehen der ersten Oberfläche (19) und der zweiten Oberfläche (21) der Die-Anordnung (17) mit einer ersten Metallisierungsschicht (23) und einer zweiten Metallisierungsschicht (25) aus jeweils einem elektrisch leitfähigen Metallisierungsmaterial zum elektrischen Kontaktieren der Mehrzahl von ersten Kontaktanschlüssen (9', 9'', 9''') und des einen oder der mehreren zweiten Kontaktanschlüsse (9', 9'', 9'''), wobei das Metallisierungsmaterial der ersten Metallisierungsschicht (23) sich in die Durchgangslöcher (7', 7'', 7''') hinein erstreckt zum elektrischen Kontaktieren des einen oder der mehreren ersten Kontaktanschlüsse (9', 9'', 9''') durch die Durchgangslöcher (7', 7'', 7''') hindurch und wobei das Metallisierungsmaterial der zweiten Metallisierungsschicht (25) sich in die Durchgangslöcher (7', 7'', 7''') hinein erstreckt zum elektrischen Kontaktieren des Metallisierungsmaterials der ersten Metallisierungsschicht (23) auf der ersten Oberfläche (19) der Die-Anordnung (17) durch die Durchgangslöcher (7', 7'', 7''') hindurch.
  22. Verfahren zum Herstellen eines Halbleitergehäuses (1), das Verfahren aufweisend: • Bereitstellen eines Substrats (2), das eine erste Oberfläche (3) und eine zweite Oberfläche (5) aufweist, die der ersten Oberfläche (3) gegenüberliegend angeordnet ist, und das ein oder eine Mehrzahl von Durchgangslöcher (7', 7'', 7''') aufweist, die durch das Substrat (2) hindurch an vordefinierten Positionen gebildet sind von der ersten Oberfläche (3) zu der zweiten Oberfläche (5); • Bereitstellen eines oder mehrerer ersten Dies (9), wobei jeder eine erste Oberfläche (13) und eine zweite Oberfläche (15) aufweist, die der ersten Oberfläche (13) gegenüberliegend angeordnet ist, und wobei jeder einen oder mehrere erste Kontaktanschlüsse (9', 9'', 9''') auf der ersten Oberfläche (13) aufweist und einen oder mehrere zweite Kontaktanschlüsse (9', 9'', 9''') auf der zweiten Oberfläche (15) aufweist; • Platzieren des ersten oder der mehreren ersten Dies (9) mit seiner ersten Oberfläche (13) auf der ersten Oberfläche (3) des Substrats (2), wobei ein Kleber (11) zwischen diesen außerhalb des einen oder der mehreren Durchgangslöcher (7', 7'', 7''') aufgebracht ist derart, dass zumindest ein Teil des einen oder der mehreren Durchgangslöcher (7', 7'', 7''') zu dem einen oder den mehreren ersten Kontaktanschlüssen (9', 9'', 9''') ausgerichtet ist, womit eine Die-Anordnung (17) gebildet wird, die eine erste Oberfläche (19) und eine zweite Oberfläche (21) aufweist, die der ersten Oberfläche (19) gegenüberliegend angeordnet ist; und Versehen der ersten Oberfläche (19) der Die-Anordnung (17) mit einer ersten Metallisierungsschicht eines ersten elektrisch leitfähigen Metallisierungsmaterials zum elektrischen Kontaktieren des einen oder der mehreren ersten Kontaktanschlüsse (9', 9'', 9''') und Versehen der zweiten Oberfläche (21) der Die-Anordnung (17) mit einer zweiten Metallisierungsschicht (25) aus einem elektrisch leitfähigen Metallisierungsmaterial zum elektrischen Kontaktieren des einen oder der mehreren zweiten Kontaktanschlüsse (9', 9'', 9'''), wobei das Metallisierungsmaterial der ersten Metallisierungsschicht sich in die Durchgangslöcher (7', 7'', 7''') hinein erstreckt zum elektrischen Kontaktieren des einen oder der mehreren ersten Kontaktanschlüsse (9', 9'', 9''') durch die Durchgangslöcher (7', 7'', 7''') hindurch und wobei das Metallisierungsmaterial der zweiten Metallisierungsschicht (25) sich in die Durchgangslöcher (7', 7'', 7''') hinein erstreckt zum elektrischen Kontaktieren des Metallisierungsmaterials der ersten Metallisierungsschicht (23) auf der ersten Oberfläche (19) der Die-Anordnung (17) durch die Durchgangslöcher (7', 7'', 7''') hindurch.
  23. Verfahren gemäß Anspruch 22, wobei das Substrat (2) mit einer Mehrzahl von Durchgangslöchern (7', 7'', 7''') versehen ist, das Verfahren ferner aufweisend: • Bereitstellen eines oder mehrerer zweiter Dies (190), wobei jeder zweite Die (190) eine erste Oberfläche (213) und eine zweite Oberfläche (215) aufweist, die der ersten Oberfläche (213) gegenüberliegend angeordnet ist, und wobei jeder zweite Die (190) einen oder mehrere erste Kontaktanschlüsse (9', 9'', 9''') auf der ersten Oberfläche (213) aufweist; • Platzieren des einen oder der mehreren zweiten Dies (190) mit seiner oder ihrer ersten Oberfläche (213) auf der zweiten Oberfläche (5) des Substrats (2), wobei ein Kleber (11) außerhalb des einen oder der mehreren Durchgangslöcher (7', 7'', 7''') zwischen den zweiten Die (190) und das Substrat (2) eingebracht ist derart, dass ein Teil der Mehrzahl von Durchgangslöchern (7', 7'', 7''') zu dem einen oder den mehreren ersten Kontaktanschlüssen (9', 9'', 9''') des einen oder der mehreren zweiten Dies (190) ausgerichtet ist; • Versehen der zweiten Oberfläche (21) der Die-Anordnung (17) mit einer zweiten Metallisierungsschicht (25) eines elektrisch leitfähigen Materials zum elektrischen Kontaktieren des einen oder der mehreren ersten Kontaktanschlüsse (9', 9'', 9''') auf dem einen oder den mehreren zweiten Dies (190), wobei das Metallisierungsmaterial der zweiten Metallisierungsschicht (25) sich in die Durchgangslöcher (7', 7'', 7''') hinein erstreckt zum elektrischen Kontaktieren des einen oder der mehreren ersten Kontaktanschlüsse (9', 9'', 9''') des einen oder der mehreren zweiten Dies (190) durch die Durchgangslöcher (7', 7'', 7''') hindurch.
  24. Verfahren gemäß Anspruch 22 oder 23, wobei die erste Metallisierungsschicht (23) auf im Wesentlichen dem gesamten verfügbaren Oberflächenbereich der ersten Oberfläche (19) der Die-Anordnung (17) aufgebracht wird, und das Verfahren ferner aufweist ein Entfernen eines Materials von der ersten Metallisierungsschicht (23), so dass ein oder mehrere individuelle Kontaktpads (23', 23'', 23''') daraus gebildet werden, die dem einen oder den mehreren ersten Kontaktanschlüssen (9', 9'', 9''') des einen oder der mehreren ersten Dies (9) zugeordnet ist oder sind, oder wobei die erste Metallisierungsschicht (23) strukturiert plattiert wird auf der ersten Oberfläche (19) der Die-Anordnung (17), so dass unmittelbar individuelle Kontaktpads (23', 23'', 23''') gebildet werden, die dem einen oder den mehreren ersten Kontaktanschlüssen (9', 9'', 9''') des einen oder der mehreren ersten Dies (9) zugeordnet ist oder sind.
DE102012106280.3A 2011-07-12 2012-07-12 Verfahren zum Herstellen eines Halbleitergehäuses Active DE102012106280B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/180,630 2011-07-12
US13/180,630 US8603858B2 (en) 2011-07-12 2011-07-12 Method for manufacturing a semiconductor package

Publications (2)

Publication Number Publication Date
DE102012106280A1 DE102012106280A1 (de) 2013-01-17
DE102012106280B4 true DE102012106280B4 (de) 2018-03-22

Family

ID=47425774

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102012106280.3A Active DE102012106280B4 (de) 2011-07-12 2012-07-12 Verfahren zum Herstellen eines Halbleitergehäuses

Country Status (3)

Country Link
US (1) US8603858B2 (de)
CN (1) CN102881605B (de)
DE (1) DE102012106280B4 (de)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8598593B2 (en) 2011-07-15 2013-12-03 Infineon Technologies Ag Chip comprising an integrated circuit, fabrication method and method for locally rendering a carbonic layer conductive
US9818659B2 (en) * 2015-10-12 2017-11-14 Deca Technologies Inc. Multi-die package comprising unit specific alignment and unit specific routing
CN111862886A (zh) * 2020-08-03 2020-10-30 京东方科技集团股份有限公司 驱动基板及其制作方法和显示装置
TWI795959B (zh) * 2021-04-23 2023-03-11 強茂股份有限公司 表面黏著式功率半導體封裝元件及其製法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6306680B1 (en) 1999-02-22 2001-10-23 General Electric Company Power overlay chip scale packages for discrete power devices
DE102008034164A1 (de) 2007-07-26 2009-03-05 Infineon Technologies Ag Halbleitermodul

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FI115285B (fi) 2002-01-31 2005-03-31 Imbera Electronics Oy Menetelmä komponentin upottamiseksi alustaan ja kontaktin muodostamiseksi
FI119215B (fi) 2002-01-31 2008-08-29 Imbera Electronics Oy Menetelmä komponentin upottamiseksi alustaan ja elektroniikkamoduuli
DE10351934B4 (de) * 2003-11-07 2017-07-13 Tridonic Jennersdorf Gmbh Leuchtdioden-Anordnung mit wärmeabführender Platine
TWI341570B (en) * 2006-03-17 2011-05-01 Phoenix Prec Technology Corp Laminated ic packaging substrate and connector structure
US8169067B2 (en) * 2006-10-20 2012-05-01 Broadcom Corporation Low profile ball grid array (BGA) package with exposed die and method of making same
JP5362725B2 (ja) 2007-09-11 2013-12-11 コーニンクレッカ フィリップス エヌ ヴェ アンビエント光補償センサ及び手順

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6306680B1 (en) 1999-02-22 2001-10-23 General Electric Company Power overlay chip scale packages for discrete power devices
DE102008034164A1 (de) 2007-07-26 2009-03-05 Infineon Technologies Ag Halbleitermodul

Also Published As

Publication number Publication date
DE102012106280A1 (de) 2013-01-17
US8603858B2 (en) 2013-12-10
US20130017651A1 (en) 2013-01-17
CN102881605B (zh) 2015-09-16
CN102881605A (zh) 2013-01-16

Similar Documents

Publication Publication Date Title
DE102018132701B4 (de) Halbleiter-Package und Herstellungsverfahren dafür
DE102015113185B4 (de) SMD/IPD auf Gehäuse oder Vorrichtungsstruktur und Verfahren zu Ihrer Ausbildung
DE102008039388B4 (de) Gestapelte Halbleiterchips und Herstellungsverfahren
DE69938582T2 (de) Halbleiterbauelement, seine herstellung, leiterplatte und elektronischer apparat
DE102011001556B4 (de) Herstellungsverfahren für einen gekapselten Halbleiterchip mit externen Kontaktpads
DE102010017768B4 (de) Verfahren zum Herstellen eines Halbleiter-Bauelements
DE102009035920B4 (de) Halbleiterbauelement, Baugruppe und Verfahren zum Herstellen des Halbleiterbauelements
DE10393164T5 (de) Nicht vergossenes Gehäuse auf einer Substratbasis
DE102010036678A1 (de) Multichip-Modul und Verfahren zu seiner Herstellung
DE102014103050B4 (de) Halbleiter-Bauelement und Verfahren zu dessen Herstellung
DE102013203919B4 (de) Halbleitergehäuse und Verfahren zu ihrer Herstellung
DE102008000842A1 (de) Verfahren zur Herstellung einer elektronischen Baugruppe
DE102005003125A1 (de) Elektrische Schaltung und Verfahren zur Herstellung einer elektrischen Schaltung
DE112017001828T5 (de) Elektrische verbindungsbrücke
DE102014101366B3 (de) Chip-Montage an über Chip hinausstehender Adhäsions- bzw. Dielektrikumsschicht auf Substrat
EP1620893B1 (de) Verfahren zur herstellung eines nutzens und verfahren zur herstellung elektronischer bauteile mit gestapelten halbleiterchips aus dem nutzen
DE102007029713A1 (de) Leiterplatte und Verfahren zu deren Herstellung
DE102012207519A1 (de) Verfahren zum herstellen eines bauelementträgers, einer elektronischen anordnung und einer strahlungsanordnung und bauelementträger, elektronische anordnung und strahlungsanordnung
DE102012106280B4 (de) Verfahren zum Herstellen eines Halbleitergehäuses
DE102019202715A1 (de) Folienbasiertes package mit distanzausgleich
DE112019005240T5 (de) Durchkontaktierungsverdrahtungssubstrat, Verfahren zu seiner Herstellung und Halbleitervorrichtungs-Montagekomponente
DE102012113012B4 (de) Verfahren zum Herstellen einer elektronischen Vorrichtung
DE102013018381B4 (de) Gehäusesystem mit ohne Lotmaske definierten Kupferanschlussflächen und eingebetteten Kupferanschlussflächen zur Reduzierung der Gehäusesystemhöhe und Verfahren zu dessen Herstellung
DE102016123129B4 (de) Elektronische Komponente und Verfahren
DE102015109965B4 (de) Halbleiter-Package und Verfahren zu seiner Herstellung mittels eingebettete Chipverpackungstechnologie

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative