DE102007029713A1 - Leiterplatte und Verfahren zu deren Herstellung - Google Patents

Leiterplatte und Verfahren zu deren Herstellung Download PDF

Info

Publication number
DE102007029713A1
DE102007029713A1 DE102007029713A DE102007029713A DE102007029713A1 DE 102007029713 A1 DE102007029713 A1 DE 102007029713A1 DE 102007029713 A DE102007029713 A DE 102007029713A DE 102007029713 A DE102007029713 A DE 102007029713A DE 102007029713 A1 DE102007029713 A1 DE 102007029713A1
Authority
DE
Germany
Prior art keywords
insulating layer
circuit board
printed circuit
board according
parts
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE102007029713A
Other languages
English (en)
Inventor
Suk Hyeon Suwon Cho
Byoung Youl Seongnam Min
Je Gwang Yongin Yoo
Hae Nam Seo
Byung Moon Goyang Kim
Ji Hong Jo
Han Seo Cho
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of DE102007029713A1 publication Critical patent/DE102007029713A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0204—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate
    • H05K1/0206—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate by printed thermal vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0204—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H01L2224/251—Disposition
    • H01L2224/2518—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82009—Pre-treatment of the connector or the bonding area
    • H01L2224/8203—Reshaping, e.g. forming vias
    • H01L2224/82035—Reshaping, e.g. forming vias by heating means
    • H01L2224/82039—Reshaping, e.g. forming vias by heating means using a laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92142—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92144—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09509—Blind vias, i.e. vias having one side closed
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/096—Vertically aligned vias, holes or stacked vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/0733—Method for plating stud vias, i.e. massive vias formed by plating the bottom of a hole without plating on the walls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4647—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer around previously made via studs
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

Es werden hier eine Leiterplatte und ein Verfahren zur Herstellung offenbart, mit denen eine zuverlässige Wärmebeständigkeit erzielt werden kann, weil Wärmestrahlungscharaktristiken verbessert werden, und Verarbeitungskosten derer werden reduziert, weil Verarbeitungszeiten verkürzt werden.

Description

  • QUERVERWEIS AUF VERWANDTE ANMELDUNG
  • Die vorliegende Anmeldung beansprucht den Vorzug der am 30. Juni 2006 eingereichten koreanischen Patentanmeldung Nr. 10-2006-0060803 mit dem Titel "Printed Circuit Board and Fabricating Method of the Same", die durch Bezugnahme hierdurch in ihrer Gänze in die vorliegende Anmeldung aufgenommen ist.
  • ALLGEMEINER STAND DER TECHNIK
  • 1. Erfindungsgebiet
  • Die vorliegende Erfindung betrifft eine Leiterplatte und ein Verfahren zu deren Herstellung und insbesondere eine Leiterplatte und ein Verfahren zu deren Herstellung, das die Zuverlässigkeit für Wärmebeständigkeit durch Verbessern von Wärmestrahlungscharakteristiken sicherstellen und dadurch Verarbeitungskosten durch Verkürzen von Verarbeitungszeiten reduzieren kann.
  • 2. Beschreibung des verwandten Stands der Technik
  • Mit der weiteren Miniaturisierung tragbarer elektronischer Waren nimmt der Raum darin zum Montieren von Halbleitern ab, und die elektronischen Produkte werden mehr mehrfunktional. Dementsprechend muss ein Halbleiterbaustein leicht, dünn, kurz und klein sein, um die Montageeffizienz von Halbleitern pro Raumvolumen zu erhöhen.
  • Damit der Baustein leicht, dünn, kurz und klein sein kann, ist als solches ein Verfahren zum Reduzieren der Dicken von Teilen und der Leiterplatte oder Installieren von normalerweise auf der Oberfläche der Leiterplatte montierten Teilen in dem Inneren der Leiterplatte, anstatt auf der Oberfläche davon, erforderlich. Somit sind verschiedene Verfahren zum Herstellen einer Leiterplatte zum Einbetten von Chips darin untersucht worden.
  • Somit sind Verfahren zum Montieren von Chips in einer Leiterplatte, wie aus der koreanischen ungeprüften Patentveröffentlichung Nr. 2006-5840 und der ungeprüften US-Patentveröffentlichung Nr. 2005-0255303 in der Form entwickelt worden, dass ein Raum in einer Leiterplatte ausgebildet wird und dann Teile in dem Raum eingebettet werden.
  • Wenn jedoch Chips in einer Leiterplatte unter Verwendung dieser Technologien montiert werden, besteht ein Problem dahingehend, dass Verarbeitungszeiten und Verarbeitungskosten steigen, weil Löcher zusätzlich in einem isolierenden Material ausgebildet werden müssen und dann Zwischenverbindungen durch einen Plattierungsprozess zur Zwischenschichtverbindung ausgebildet werden.
  • Diese herkömmlichen Verfahren zum Einbetten von Chips in eine Leiterplatte weisen zudem ein Problem dahingehend auf, dass, wenn Teile mit voneinander differierenden Dicken in einer Leiterplatte eingebettet werden, die Präzision des mit jedem der Teile verbundenen Abschnitts abnimmt.
  • KURZE DARSTELLUNG DER ERFINDUNG
  • Die vorliegende Erfindung wurde dementsprechend vorgenommen, um die obigen Probleme zu lösen, und eine Aufgabe der vorliegenden Erfindung besteht in der Bereitstellung einer Leiterplatte und eines Verfahrens zu deren Herstellung, das die Verarbeitungskosten durch Verkürzen von Verarbeitungszeiten reduzieren kann.
  • Eine weitere Aufgabe der vorliegenden Erfindung besteht in der Bereitstellung einer Leiterplatte und eines Verfahrens zu deren Herstellung, das die Präzision des mit jedem in einer Leiterplatte eingebetteten Teil verbundenen Abschnitts ohne Berücksichtigung der Dicke der darin montierten Teile erhöhen kann.
  • Eine weitere Aufgabe der vorliegenden Erfindung besteht in der Bereitstellung einer Leiterplatte und eines Verfahrens zu deren Herstellung, das einen verbesserten Wärmestrahlungseffekt aufweist durch Erhöhen von Wärmestrahlungscharakteristiken in horizontaler und vertikaler Richtung.
  • Noch eine weitere Aufgabe der vorliegenden Erfindung besteht in der Bereitstellung einer Leiterplatte und eines Verfahrens zu deren Herstellung, das ein Phänomen der Signalinterferenz zwischen Teilen herabsetzen kann durch Abschirmen der in einer Leiterplatte eingebetteten Teile.
  • Zur Lösung der obigen Aufgaben enthält gemäß einem Aspekt der vorliegenden Erfindung eine Leiterplatte: eine erste Isolierschicht; mehrere Zwischenschichtverbindungsglieder, die Leiter sind, auf der ersten Isolierschicht ausgebildet; eine auf der ersten Isolierschicht geschichtete zweite Isolierschicht mit der gleichen Dicke wie die Verbindungsglieder; eine auf der zweiten Isolierschicht geschichtete dritte Isolierschicht; auf der ersten Isolierschicht bzw. der dritten Isolierschicht ausgebildete Schaltungsstrukturen; und mehrere in der ersten Isolierschicht und der dritten Isolierschicht ausgebildete nicht durchgehende Durchkontaktlöcher zum elektrischen Verbinden der Schaltungsstrukturen mit den Verbindungsgliedern.
  • Gemäß einem weiteren Aspekt der vorliegenden Erfindung enthält eine Leiterplatte: eine erste Isolierschicht; mehrere Zwischenschichtverbindungsglieder, die Leiter sind, auf der ersten Isolierschicht ausgebildet; eine auf der ersten Isolierschicht geschichtete zweite Isolierschicht mit einer Dicke, die ausreicht, dass sie in der Lage ist, Räume zwischen den Verbindungsgliedern zu füllen; eine auf der zweiten Isolierschicht geschichtete dritte Isolierschicht; auf der ersten Isolierschicht bzw. der dritten Isolierschicht ausgebildete Schaltungsstrukturen; und mehrere in der ersten Isolierschicht und der dritten Isolierschicht ausgebildete nicht durchgehende Durchkontaktlöcher zum elektrischen Verbinden der Schaltungsstrukturen mit den Verbindungsgliedern.
  • Gemäß einem weiteren Aspekt der vorliegenden Erfindung beinhaltet ein Verfahren zum Herstellen einer Leiterplatte die folgenden Schritte: (a) Bereitstellen eines kupferbeschichteten Laminats, bei dem Kupferfolie auf einer ersten und zweiten Oberfläche einer ersten Isolierschicht geschichtet ist; (b) Ausbilden mehrerer Zwischenschichtverbindungsglieder, die Leiter sind, durch selektives Entfernen der auf der ersten Oberfläche der ersten Isolierschicht geschichteten Kupferfolie; (c) Schichten einer zweiten Isolierschicht und eines RCC, eine Oberfläche dessen mit einer Kupferfolie beschichtet ist, auf der ersten Isolierschicht; (d) Ausbilden von nicht durchgehenden Durchkontaktlöchern in einer äußersten Kupferfolie und der ersten Isolierschicht und in einer anderen äußersten Kupferfolie und der zweiten Isolierschicht und (e) Ausbilden von Schaltungsstrukturen durch Strukturieren der äußersten Kupferfolie.
  • Gemäß noch einem weiterem Aspekt der vorliegenden Erfindung beinhaltet ein Verfahren zum Herstellen einer Leiterplatte die folgenden Schritte: (a) Bereitstellen eines kupferbeschichteten Laminats, bei dem Kupferfolie auf einer ersten und zweiten Oberfläche einer ersten Isolierschicht geschichtet ist; (b) Ausbilden mehrerer Zwischenschichtverbindungsglieder, die Leiter sind, durch selektives Entfernen der auf der ersten Oberfläche der ersten Isolierschicht geschichteten Kupferfolie; (c) Schichten einer zweiten Isolierschicht auf der ersten Isolierschicht; (d) Schichten einer dritten Isolierschicht und eines RCC, eine Oberfläche dessen mit einer Kupferfolie beschichtet ist, auf der zweiten Isolierschicht; (e) Ausbilden von nicht durchgehenden Durchkontaktlöchern in der ersten Isolierschicht und der dritten Isolierschicht und (f) Ausbilden von Schaltungsstrukturen durch Strukturieren der äußersten Kupferfolie.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • 1 ist eine Schnittansicht, die eine Leiterplatte gemäß einer ersten Ausführungsform der vorliegenden Erfindung zeigt;
  • 2 ist eine Schnittansicht, die eine Leiterplatte gemäß einer zweiten Ausführungsform der vorliegenden Erfindung zeigt;
  • 3 ist eine Schnittansicht, die eine Leiterplatte gemäß einer dritten Ausführungsform der vorliegenden Erfindung zeigt;
  • 4A bis 4E sind Prozessschnittansichten, die ein Verfahren zum Herstellen der in 3 gezeigten Leiterplatte zeigen;
  • 5 ist eine Schnittansicht, die eine Leiterplatte gemäß einer vierten Ausführungsform der vorliegenden Erfindung zeigt;
  • 6 ist eine Schnittansicht, die eine Leiterplatte gemäß einer fünften Ausführungsform der vorliegenden Erfindung zeigt;
  • 7 ist eine Schnittansicht, die eine Leiterplatte gemäß einer sechsten Ausführungsform der vorliegenden Erfindung zeigt;
  • 8A bis 8D sind Prozessschnittansichten, die ein Verfahren zum Herstellen der in 7 gezeigten Leiterplatte zeigen.
  • BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORMEN
  • Im Folgenden werden bevorzugte Ausführungsformen der vorliegenden Erfindung unter Bezugnahme auf die beigefügten Zeichnungen ausführlich beschrieben.
  • Es sollte nun auf die Zeichnungen Bezug genommen werden, in denen in den verschiedenen Zeichnungen die gleichen Bezugszahlen verwendet werden, um die gleichen oder ähnlichen Komponenten zu bezeichnen.
  • 1 ist eine Schnittansicht, die eine Leiterplatte gemäß einer ersten Ausführungsform der vorliegenden Erfindung zeigt;
  • Unter Bezugnahme auf 1 enthält eine Leiterplatte gemäß einer ersten Ausführungsform der vorliegenden Erfindung: ein Substrat 10 mit einer ersten Isolierschicht 2, einer auf dem unteren Abschnitt der ersten Isolierschicht 2 geschichteten ersten Schaltungsstruktur 4a und mehreren auf dem oberen Abschnitt der ersten Isolierschicht 2 ausgebildeten Zwischenschichtverbindungsgliedern 6a und Wärmestrahlungsschichten 6; eine auf der ersten Isolierschicht 2 geschichtete zweite Isolierschicht 12; eine auf den oberen Abschnitten der zweiten Isolierschicht 12, den Verbindungsgliedern 6a und den Wärmestrahlungsschichten 6 geschichtete dritte Isolierschicht 14; und eine auf der dritten Isolierschicht 14 ausgebildete zweite Schaltungsstruktur 4b. In diesem Fall werden die gleichen Materialien oder verschiedenen Materialien als die erste Isolierschicht 2, die zweite Isolierschicht 12 und die dritte Isolierschicht 14 verwendet.
  • Bei der Leiterplatte gemäß einer ersten Ausführungsform der vorliegenden Erfindung sind mehrere nicht durchgehende Durchkontaktlöcher 16 in der ersten Isolierschicht 2 und der dritten Isolierschicht 14 ausgebildet, um die mehreren Verbindungsglieder 6a und die Wärmestrahlungsschichten 6 elektrisch mit der ersten Schaltungsstruktur 4a und der zweiten Schaltungsstruktur 4b zu verbinden.
  • Das Substrat 10 enthält eine erste Isolierschicht 2, eine auf dem unteren Abschnitt der ersten Isolierschicht 2 ausgebildete erste Schaltungsstruktur 4a und auf dem oberen Abschnitt der ersten Isolierschicht 2 ausgebildete Verbindungsglieder 6a und Wärmestrahlungsschichten 6.
  • Die Verbindungsglieder 6a sind auf dem oberen Abschnitt der ersten Isolierschicht 2 ausgebildet, das heißt im inneren Abschnitt der zweiten Isolierschicht 12, und werden somit als innere Durchkontaktlöcher für die Zwischenschichtverbindung der zweiten Isolierschicht 12 verwendet, das heißt für die elektrische Verbindung des oberen Abschnitts und unteren Abschnitts davon. Jedes der Verbindungsglieder 6a ist dicker als eine erste Kupferfolie 4a und ist in der allgemeinen Gestalt eines Zylinders ausgebildet, was dazu dient, in der Leiterplatte erzeugte Wärme in einer vertikalen Richtung abzuführen. In diesem Fall kann jedes der Verbindungsglieder 6a in der Gestalt eines Polygons wie etwa eines Dreiecks oder eines Rechtecks anstatt in der Gestalt eines Zylinders ausgebildet sein.
  • Die Wärmestrahlungsschichten 6 sind am oberen Abschnitt der ersten Isolierschicht 2 ausgebildet, dass heißt im inneren Abschnitt der zweiten Isolierschicht 12, um dicker zu sein als die erste Kupferfolie 4a, und dienen somit zum Abführen von in der Leiterplatte erzeugter Wärme in einer vertikalen oder horizontalen Richtung. Zum Abführen der Wärme sind die Wärmestrahlungsschichten 6 elektrisch mit der ersten Schaltungsstruktur 4a und der zweiten Schaltungsstruktur 4b durch die nicht durchgehenden Durchkontaktlöcher 16 verbunden.
  • Diese Wärmestrahlungsschichten 6 sind zwischen dem Zwischenschichtverbindungsglied 6a ausgebildet, so dass Breiten der oberen Oberfläche und unteren Oberfläche davon größer sind als jene der oberen Oberfläche und unteren Oberfläche des Verbindungsglieds 6a.
  • In diesem Fall weisen das Verbindungsglied 6a und die Wärmeabstrahlungsschichten 6 größere Dicken als die erste Isolierschicht 2 und die dritte Isolierschicht 14 auf.
  • 2 ist eine Schnittansicht, die eine Leiterplatte gemäß einer zweiten Ausführungsform der vorliegenden Erfindung zeigt.
  • Hier werden die gleichen Bezugszahlen in der zweiten Ausführungsform der vorliegenden Erfindung verwendet, um Komponenten zu bezeichnen, die die gleichen oder ähnlich jenen der ersten Ausführungsform der vorliegenden Erfindung sind.
  • Unter Bezugnahme auf 2 enthält eine Leiterplatte gemäß einer zweiten Ausführungsform der vorliegenden Erfindung: ein Substrat 10 mit einer ersten Isolierschicht 2, einer auf dem unteren Abschnitt der ersten Isolierschicht 2 geschichteten ersten Schaltungsstruktur 4a und mehreren auf dem oberen Abschnitt der ersten Isolierschicht 2 ausgebildeten Zwischenschichtverbindungsgliedern 6a; eine auf der ersten Isolierschicht 2 geschichtete zweite Isolierschicht 12; eine auf den oberen Abschnitten der zweiten Isolierschicht 12 und den Verbindungsgliedern 6a geschichtete dritte Isolierschicht 14; und eine auf der dritten Isolierschicht 14 ausgebildete zweite Schaltungsstruktur 4b. In diesem Fall werden die gleichen Materialien oder verschiedenen Materialien als die erste Isolierschicht 2, die zweite Isolierschicht 12 und die dritte Isolierschicht 14 verwendet.
  • Bei der Leiterplatte gemäß einer zweiten Ausführungsform der vorliegenden Erfindung sind mehrere nicht durchgehende Durchkontaktlöcher 16 in der ersten Isolierschicht 2 und der dritten Isolierschicht 14 ausgebildet, um die mehreren Verbindungsglieder 6a und die Teile 22 elektrisch mit der ersten Schaltungsstruktur 4a und der zweiten Schaltungsstruktur 4b zu verbinden.
  • Das Substrat 10 enthält eine erste Isolierschicht 2, eine auf dem unteren Abschnitt der ersten Isolierschicht 2 ausgebildete erste Schaltungsstruktur 4a und auf dem oberen Abschnitt der ersten Isolierschicht 2 ausgebildete Verbindungsglieder 6a.
  • Die Verbindungsglieder 6a sind auf dem oberen Abschnitt der ersten Isolierschicht 2 ausgebildet, das heißt im inneren Abschnitt der zweiten Isolierschicht 12, und werden somit als innere Durchkontaktlöcher für die Zwischenschichtverbindung der zweiten Isolierschicht 12 verwendet, das heißt für die elektrische Verbindung des oberen Abschnitts und unteren Abschnitts davon.
  • Zudem dienen die Verbindungsglieder 6a als ein Abschirmfilm zum Blockieren eines Signalinterferenzphänomens zwischen den in der Leiterplatte eingebetteten Teilen.
  • Diese Verbindungsglieder 6a weisen Dicken auf, die gleich oder größer sind als jene der in der Leiterplatte eingebetteten Teile 22 und sind in der allgemeinen Gestalt eines Zylinders ausgebildet, wodurch sie dazu dienen, in der Leiterplatte erzeugte Wärme in einer vertikalen Richtung abzuführen. In diesem Fall können die Verbindungsglieder 6a, die die in der Leiterplatte eingebetteten Teile 22 umschließen, in der Gestalt eines Polygons wie etwa eines Dreiecks oder Rechtecks anstatt in der Gestalt eines Zylinders ausgebildet sein.
  • Die Teile 22 sind ein beliebiges eines oder zwei oder mehr eines ungekapselten IC-Chips, eines passiven Teils, eines Teils mit einem darin gepackten Modul und eines Modulsubstrats mit verschiedenen darin gepackten Komponenten.
  • In diesem Fall weisen die Teile 22 die gleichen oder unterschiedliche Dicken voneinander auf, wenn unterschiedliche Arten von Teilen in der Leiterplatte eingebettet sind.
  • Diese Teile 22 sind zwischen den Zwischenschichtverbindungsgliedern 6a montiert.
  • 3 ist eine Schnittansicht, die eine Leiterplatte gemäß einer dritten Ausführungsform der vorliegenden Erfindung zeigt.
  • Hier werden die gleichen Bezugszahlen in der dritten Ausführungsform der vorliegenden Erfindung verwendet, um Komponenten zu bezeichnen, die die gleichen oder ähnlich jenen der ersten Ausführungsform der vorliegenden Erfindung sind.
  • Unter Bezugnahme auf 3 enthält eine Leiterplatte gemäß einer dritten Ausführungsform der vorliegenden Erfindung: ein Substrat 10 mit einer ersten Isolierschicht 2, einer auf dem unteren Abschnitt der ersten Isolierschicht 2 geschichteten ersten Schaltungsstruktur 4a und mehreren auf dem oberen Abschnitt der ersten Isolierschicht 2 ausgebildeten Zwischenschichtverbindungsgliedern 6a und Wärmestrahlungsschichten 6; eine auf der ersten Isolierschicht 2 geschichtete zweite Isolierschicht 12; eine auf dem oberen Abschnitten der zweiten Isolierschicht 12, in der zweiten Isolierschicht 12 montierte Teile 22, eine auf den oberen Abschnitten der zweiten Isolierschicht 12, den Verbindungsgliedern 6a und den Wärmestrahlungsschichten 6 geschichtete dritte Isolierschicht 14; und eine auf der dritten Isolierschicht 14 ausgebildete zweite Schaltungsstruktur 4b. Hierbei werden die gleichen Materialien oder verschiedenen Materialien als die erste Isolierschicht 2, die zweite Isolierschicht 12 und die dritte Isolierschicht 14 verwendet.
  • Bei der Leiterplatte gemäß einer dritten Ausführungsform der vorliegenden Erfindung sind mehrere nicht durchgehende Durchkontaktlöcher 16 in der ersten Isolierschicht 2 und der dritten Isolierschicht 14 ausgebildet, um die mehreren Verbindungsglieder 6a, die Wärmestrahlungsschichten 6 und die Teile 22 elektrisch mit der ersten Schaltungsstruktur 4a und der zweiten Schaltungsstruktur 4b zu verbinden.
  • Das Substrat 10 enthält eine erste Isolierschicht 2, eine auf dem unteren Abschnitt der ersten Isolierschicht 2 ausgebildete erste Schaltungsstruktur 4a und auf dem oberen Abschnitt der ersten Isolierschicht 2 ausgebildete Verbindungsglieder 6a und eine Wärmestrahlungsschicht 6.
  • Die Verbindungsglieder 6a sind auf dem oberen Abschnitt der ersten Isolierschicht 2 ausgebildet, das heißt im inneren Abschnitt der zweiten Isolierschicht 12, und werden somit als innere Durchkontaktlöcher für die Zwischenschichtverbindung der zweiten Isolierschicht 12 verwendet, das heißt für die elektrische Verbindung des oberen Abschnitts und unteren Abschnitts davon.
  • Diese Verbindungsglieder 6a sind in der allgemeinen Gestalt eines Zylinders ausgebildet, wodurch sie dazu dienen, in den Leiterplatten erzeugte Wärme in einer vertikalen Richtung abzuführen. In diesem Fall können die Verbindungsglieder 6a in der Gestalt eines Polygons wie etwa eines Dreiecks oder Rechtecks anstatt in der Gestalt eines Zylinders ausgebildet sein.
  • Die Wärmestrahlungsschichten 6 sind am oberen Abschnitt der ersten Isolierschicht 2 ausgebildet, dass heißt im inneren Abschnitt der zweiten Isolierschicht 12, und dienen somit zum Abführen von in der Leiterplatte erzeugten Wärme in einer vertikalen oder horizontalen Richtung. Zum Abführen der Wärme sind die Wärmestrahlungsschichten 6 elektrisch mit der ersten Schaltungsstruktur 4a und der zweiten Schaltungsstruktur 4b durch die nicht durchgehenden Durchkontaktlöcher 16 verbunden.
  • Diese Wärmestrahlungsschichten 6 sind zwischen den Zwischenschichtverbindungsgliedern 6a ausgebildet, so dass Breiten der oberen Oberfläche und unteren Oberfläche davon größer sind als jene der oberen Oberfläche und unteren Oberfläche des Verbindungsglieds 6a.
  • Hier dienen die Verbindungsglieder 6a als ein Abschirmfilm zum Blockieren eines Signalinterferenzphänomens zwischen den in der Leiterplatte eingebetteten Teilen.
  • Diese Verbindungsglieder 6a und Wärmestrahlungsschichten 6 weisen Dicken auf, die gleich oder größer sind als jene der in der Leiterplatte eingebetteten Teile 22.
  • Die Teile 22 sind ein beliebiges eines oder zwei oder mehr eines ungekapselten IC-Chips, eines passiven Teils, eines Teils mit einem darin gepackten Modul und eines Modulsubstrats mit verschiedenen darin gepackten Komponenten.
  • In diesem Fall weisen die Teile 22 die gleichen oder unterschiedliche Dicken voneinander auf, wenn unterschiedliche Arten von Teilen in der Leiterplatte eingebettet sind.
  • Diese Teile 22 sind zwischen den Zwischenschichtverbindungsgliedern 6a montiert.
  • Wie oben beschrieben kann bei der Leiterplatte gemäß der Ausführungsform der vorliegenden Erfindung der Wärmestrahlungseffekt in einer vertikalen Richtung verbessert werden, weil die aus zylindrischen Leitern ausgebildeten Verbindungsglieder 6a als innere Durchkontaktlöcher verwendet werden.
  • Zudem kann bei der Leiterplatte gemäß der Ausführungsform der vorliegenden Erfindung der Wärmestrahlungseffekt in vertikaler und horizontaler Richtung verbessert werden, weil Wärmestrahlungsschichten 6 mit großen Flächen in der Leiterplatte ausgebildet sind.
  • Zudem kann bei der Leiterplatte gemäß der Ausführungsform der vorliegenden Erfindung ein Signalinterferenzphänomen zwischen den in der Leiterplatte eingebetteten Teilen reduziert werden, weil die Verbindungsglieder 6a und die Wärmestrahlungsschichten 6 die in der Leiterplatte montierten Teile abschirmen.
  • Zudem kann bei der Leiterplatte gemäß der Ausführungsform der vorliegenden Erfindung der Abschirmeffekt verbessert werden, weil ein Signalinterferenzeffekt in der Leiterplatte reduziert wird, indem die Verbindungsglieder 6a und die Wärmestrahlungsschichten 6 durch die in dem unteren Abschnitt der ersten Isolierschicht 2 ausgebildeten nicht durchgehenden Durchkontaktlöcher 16 mit externer Masse verbunden werden, wenn die Teile in der Platine montiert werden.
  • 4A bis 4E sind Prozessschnittansichten, die ein Verfahren zum Herstellen der in 3 gezeigten Leiterplatte zeigen.
  • Zuerst wird, wie in 4A gezeigt, ein Substrat 10, das ein kupferbeschichtetes Laminat ist, bei dem eine erste Kupferfolie 4a und einer zweite Kupferfolie 6, die jeweils eine andere Dicke aufweisen an einer ersten Oberfläche und einer zweiten Oberfläche einer ersten Isolierschicht 2 angebracht sind, bereitgestellt. In diesem Fall ist die zweite Kupferfolie 6, wie in 2 und 3 gezeigt, so dick wie oder dicker als in der Leiterplatte einzubettende Teile, wenn die Teile darin eingebettet werden, und die zweite Kupferfolie 6 ist, wie in 1 gezeigt, dicker als die erste Kupferfolie 4a, wenn die Teile nicht darin eingebettet sind.
  • Als nächstes werden, wie in 4B gezeigt, Verbindungsglieder 6a, Wärmestrahlungsschichten 6 und/oder Teilemontierungsgebiete 20 ausgebildet, indem die zweite Kupferfolie 6 unter Verwendung einer Ätzlösung selektiv entfernt wird. In diesem Fall werden die Verbindungsglieder 6a als innere Durchkontaktlöcher verwendet. Zudem werden die Wärmestrahlungsschichten 6 und/oder die Teilemontierungsgebiete 20 zwischen den Zwischenschichtverbindungsgliedern 6a ausgebildet.
  • Wenn die zweite Kupferfolie 6 zum Zeitpunkt des Ätzprozesses davon selektiv entfernt wird, werden die Verbindungsglieder 6a notwendigerweise ausgebildet, doch braucht nicht notwendigerweise irgendeine der Wärmestrahlungsschichten 6 und der Teilemontierungsgebiete 20 ausgebildet zu werden.
  • Das heißt, die Teilmontierungsgebiete 20, wie in 1 gezeigt, brauchen nicht ausgebildet zu werden, wenn die Teile nicht in der Leiterplatte eingebettet werden, und die Wärmestrahlungsschichten 6, wie in 2 gezeigt, brauchen nicht ausgebildet zu werden, wenn mehrere Teile 22 in der Leiterplatte eingebettet werden.
  • Wenn jedoch die Teile 22 in der Leiterplatte eingebettet werden, wird bevorzugt, dass sowohl die Teilemontierungsgebiete 20 als auch die Wärmestrahlungsschichten 6, wie in 3 gezeigt, ausgebildet werden.
  • Wenn nur die Verbindungsglieder 6a und die Wärmestrahlungsschichten 6, wie in 1 gezeigt, ausgebildet werden, indem die zweite Kupferfolie 6 selektiv entfernt wird, wird eine zweite Isolierschicht 12 auf eine erste Isolierschicht 2 platziert, und dann wird die zweite Isolierschicht 12 auf der ersten Isolierschicht 2 geschichtet, indem unter Verwendung einer Presse Wärme und Druck darauf ausgeübt werden. In diesem Fall wird die zweite Isolierschicht 12 so ausgebildet, dass sie die gleiche Dicke wie die Verbindungsglieder 6a und die Wärmestrahlungsschichten 6 aufweist. Zudem werden die Wärmestrahlungsschichten 6 zwischen den Zwischenschichtverbindungsgliedern 6a derart ausgebildet, dass Breiten der oberen Oberfläche und unteren Oberfläche davon größer sind als jene, der oberen Oberfläche und unteren Oberfläche der Verbindungsglieder 6a.
  • Wenn jedoch nur die Verbindungsglieder 6a und die Teilemontierungsgebiete 20, wie in 2 gezeigt, durch selektives Entfernen der zweiten Kupferfolie 6 ausgebildet werden, werden Teile 22 in den Teilemontierungsgebieten 20 montiert, und dann wird eine zweite Isolierschicht 12 auf einer ersten Isolierschicht 2 platziert, und dann wird die zweite Isolierschicht 12 auf der ersten Isolierschicht 2 geschichtet, indem darauf unter Verwendung einer Presse Wärme und Druck ausgeübt wird. In diesem Fall wird die zweite Isolierschicht 12 so ausgebildet, dass sie die gleiche Dicke wie die Verbindungsglieder 6a aufweist.
  • Wenn weiterhin die Verbindungsglieder 6a, die Wärmestrahlungsschichten 6 und die Teilemontierungsgebiete 20 wie in 3 gezeigt, durch selektives Entfernen der zweiten Kupferfolie 6 ausgebildet werden, wird ein Teil 22 in dem Teilemontierungsgebiet 20 montiert, eine zweite Isolierschicht 12 wird auf einer ersten Isolierschicht 2 platziert, und dann wird die zweite Isolierschicht 12 auf der ersten Isolierschicht 2 geschichtet, indem darauf unter Verwendung einer Presse Wärme und Druck ausgeübt wird. In diesem Fall wird die zweite Isolierschicht 12 so ausgebildet, dass sie die gleiche Dicke wie die Verbindungsglieder 6a und die Wärmestrahlungsschichten 6 aufweist. Zudem werden die Wärmestrahlungsschichten 6 derart ausgebildet, dass Breiten der oberen Oberfläche und unteren Oberfläche davon größer sind als jene der oberen Oberfläche und unteren Oberfläche der Verbindungsglieder 6a.
  • Wenn nach dem Abscheiden der zweiten Isolierschicht 12 auf der ersten Isolierschicht 2 ein Rest der zweiten Isolierschicht 12 folglich auf dem Verbindungsgliedern 6a und den Wärmestrahlungsschichten 6 verbleibt, wird der obere Abschnitt des Substrats, das heißt die oberen Abschnitte der zweiten Isolierschicht 12 der Verbindungsglieder 6a und der Wärmestrahlungsschichten 6 unter Verwendung einer Abschleifvorrichtung abgeschliffen. Dementsprechend wird der Rest von der zweiten Isolierschicht 12, der auf den oberen Abschnitten der Verbindungsglieder 6a und der Wärmestrahlungsschichten 6 verbleibt, entfernt.
  • Dann wird, wie in 4D gezeigt, eine RCC-Folie (Resin Coated Copper – harzbeschichtetes Kupfer) einschließlich einer dritten Isolierschicht 14 und einer dritten Kupferfolie 4b durch Ausüben von Wärme und Druck darauf unter Verwendung einer Presse auf der zweiten Isolierschicht 2 abgeschieden. Hier kann die dritte Isolierschicht 14 auf der zweiten Isolierschicht 12 abgeschieden werden und dann kann die dritte Kupferfolie 4b auf der zweiten Isolierschicht 12 abgeschieden werden.
  • Nachdem die dritte Kupferfolie 4b auf der zweiten Isolierschicht 12 abgeschieden ist, werden unter Verwendung eines Lasers nicht durchgehende Durchkontaktlöcher 16 ausgebildet, um die erste Kupferfolie 4a und die dritte Kupferfolie 4b mit den Verbindungsgliedern 6a und den Wärmestrahlungsschichten 6 zu verbinden.
  • Nach dem Ausbilden der nicht durchgehenden Durchkontaktlöcher 16 erhalten, wie in 4E gezeigt, die nicht durchgehenden Durchkontaktlöcher 16 durch einen stromlosen Plattierungsprozess eine Leitfähigkeit, und dann werden Schaltungsstrukturen 4a und 4b durch einen Bildformungsprozess ausgebildet.
  • Wie oben beschrieben können bei dem Verfahren zum Herstellen einer Leiterplatte gemäß der Ausführungsform der vorliegenden Erfindung verschiedene Teile mit unterschiedlichen Größen und Dicken, wie etwa ein ungekapselter IC-Chip, ein passives Teil, ein Teil mit einem darin gepacktem Modul und ein Modulsubstrat mit verschiedenen darin gepackten Komponenten in der Leiterplatte eingebettet werden, und auch die Präzisionsverbindung mit jedem der Teile kann erhöht werden, weil die zweite Kupferfolie 6, die so dick wie oder dicker ist als jedes der in der Leiterplatte eingebetteten Teile, selektiv entfernt wird, die Teile in den Abschnitten montiert werden, von denen die zweite Kupferfolie 6 entfernt wurde, die zweite Isolierschicht 12 auf den Teilen abgeschieden wird, und dann die Durchkontaktlöcher ausgebildet werden, und somit werden die Anschlüsse der Teile mit den Schaltungsstrukturen durch die Durchkontaktlöcher verbunden.
  • Weiterhin werden bei den Verfahren zum Herstellen einer Leiterplatte gemäß der Ausführungsform der vorliegenden Erfindung die durch selektives Entfernen der zweiten Kupferfolie 6 ausgebildeten Verbindungsglieder 6a als innere Durchkontaktlöcher verwendet, so dass ein stromloser Plattierungsprozess und ein elektrolytischer Plattierungsprozess, die durchgeführt werden, um den inneren Durchkontaktlöchern, die durch die zweite Isolierschicht 12 hindurchgehen, Leitfähigkeit zu vermitteln, nicht durchgeführt werden brauchen, wodurch die Verarbeitungszeiten und die Verarbeitungskosten gesenkt werden.
  • Weiterhin werden bei dem Verfahren zum Herstellen einer Leiterplatte gemäß der Ausführungsform der vorliegenden Erfindung die Verbindungsglieder 6a, die zylindrische Leiter sind, als innere Durchkontaktlöcher verwendet, so dass der Wärmestrahlungseffekt in einer vertikalen Richtung verbessert werden kann. Zudem werden die Wärmestrahlungsschichten mit großen Breiten in einem Substrat ausgebildet, so dass Wärme in dem Substrat sowohl in vertikaler als auch horizontaler Richtung abgeführt wird, wodurch der Wärmestrahlungseffekt erhöht wird.
  • Zudem kann bei dem Verfahren zum Herstellen einer Leiterplatte gemäß der Ausführungsform der vorliegenden Erfindung ein Signalinterferenzphänomen zwischen den in der Leiterplatte eingebetteten Teilen reduziert werden, weil die darin eingebetteten Teile durch die Verbindungsglieder 6a und die Wärmestrahlungsschichten 6 abgeschirmt sind.
  • 5 ist eine Schnittansicht, die eine Leiterplatte gemäß einer vierten Ausführungsform der vorliegenden Erfindung zeigt.
  • Hierbei werden die gleichen Bezugszahlen in der vierten Ausführungsform der vorliegenden Erfindung verwendet, um Komponenten zu bezeichnen, die die gleichen sind, wie oder ähnlich denen sind, der ersten Ausführungsform der vorliegenden Erfindung.
  • Unter Bezugnahme auf 5 enthält eine Leiterplatte gemäß einer vierten Ausführungsform der vorliegenden Erfindung: eine Substrat 10 mit einer ersten Isolierschicht 2, einer auf dem unteren Abschnitt der Isolierschicht 2 geschichteten ersten Schaltungsstruktur 4A und mehreren auf dem oberen Abschnitt der ersten Isolierschicht 2 ausgebildeten Zwischenschichtverbindungsgliedern 6a und Wärmestrahlungsschichten 6; eine auf der ersten Isolierschicht 2, den Verbindungsgliedern 6a und den Wärmestrahlungsschichten 6 geschichtete zweite Isolierschicht 12; und eine auf der zweiten Isolierschicht 12 ausgebildete zweite Schaltungsstruktur 4b. In diesem Fall werden die gleichen Materialien oder verschiedenen Materialien als die erste Isolierschicht 2 und die zweite Isolierschicht 12 verwendet.
  • Bei der Leiterplatte gemäß einer vierten Ausführungsform der vorliegenden Erfindung sind mehrere nicht durchgehende Durchkontaktlöcher 16 in der ersten Isolierschicht 2 und der zweiten Isolierschicht 12 ausgebildet, um die mehreren Verbindungsglieder 6a und die Wärmestrahlungsschichten 6 elektrisch mit der ersten Schaltungsstruktur 4a und der zweiten Schaltungsstruktur 4b zu verbinden.
  • Das Substrat 10 enthält eine erste Isolierschicht 2, eine auf dem unteren Abschnitt der ersten Isolierschicht 2 ausgebildete erste Schaltungsstruktur 4a und auf dem oberen Abschnitt der ersten Isolierschicht 2 ausgebildete Verbindungsglieder 6a und Wärmestrahlungsschichten 6.
  • Die Verbindungsglieder 6a sind auf dem oberen Abschnitt der ersten Isolierschicht 2 ausgebildet, das heißt im inneren Abschnitt der zweiten Isolierschicht 12, und werden somit als innere Durchkontaktlöcher für die Zwischenschichtverbindung der zweiten Isolierschicht 12 verwendet, das heißt für die elektrische Verbindung des oberen Abschnitts und unteren Abschnitts davon. Jedes der Verbindungsglieder ist dicker als eine erste Kupferfolie 4a und ist in der allgemeinen Gestalt eines Zylinders ausgebildet, was dazu dient, in der Leiterplatte erzeugte Wärme in einer vertikalen Richtung abzuführen. In diesem Fall kann jedes der Verbindungsglieder 6a in der Gestalt eines Polygons wie etwa eines Dreiecks oder eines Rechtecks anstatt in der Gestalt eines Zylinders ausgebildet sein.
  • Die Wärmestrahlungsschichten 6 sind am oberen Abschnitt der ersten Isolierschicht 2 ausgebildet, dass heißt im inneren Abschnitt der zweiten Isolierschicht 12, um dicker zu sein als die erste Kupferfolie 4a, und dienen somit zum Abführen von in der Leiterplatte erzeugten Wärme in einer vertikalen oder horizontalen Richtung.
  • Diese Wärmestrahlungsschichten 6 sind zwischen den Zwischenschichtverbindungsgliedern 6a ausgebildet, so dass Breiten der oberen Oberfläche und unteren Oberfläche davon größer sind als jene der oberen Oberfläche und unteren Oberfläche des Verbindungsglieds 6a.
  • 6 ist eine Schnittansicht, die eine Leiterplatte gemäß einer fünften Ausführungsform der vorliegenden Erfindung zeigt.
  • Hier werden die gleichen Bezugszahlen in der fünften Ausführungsform der vorliegenden Erfindung verwendet, um Komponenten zu bezeichnen, die die gleichen oder ähnlich jenen der ersten Ausführungsform der vorliegenden Erfindung sind.
  • Unter Bezugnahme auf 6 enthält eine Leiterplatte gemäß einer fünften Ausführungsform der vorliegenden Erfindung: ein Substrat 10 mit einer ersten Isolierschicht 2, einer auf dem unteren Abschnitt der ersten Isolierschicht 2 geschichteten ersten Schaltungsstruktur 4a und mehreren auf dem oberen Abschnitt der ersten Isolierschicht 2 ausgebildeten Zwischenschichtverbindungsgliedern 6a; eine auf der ersten Isolierschicht 2 und den Verbindungsgliedern 6a geschichtete zweite Isolierschicht 12; in der zweiten Isolierschicht 12 montierte Teile 22; und eine auf der zweiten Isolierschicht 12 ausgebildete zweite Schaltungsstruktur 4b. Hierbei werden die gleichen Materialien oder verschiedenen Materialien als die erste Isolierschicht 2 und die zweite Isolierschicht 12 verwendet.
  • Bei der Leiterplatte gemäß einer fünften Ausführungsform der vorliegenden Erfindung sind mehrere nicht durchgehende Durchkontaktlöcher 16 in der ersten Isolierschicht 2 und der zweiten Isolierschicht 12 ausgebildet, um die mehreren Verbindungsglieder 6a und die Teile 22 elektrisch mit der ersten Schaltungsstruktur 4a und der zweiten Schaltungsstruktur 4b zu verbinden.
  • Das Substrat 10 enthält eine erste Isolierschicht 2, eine auf dem unteren Abschnitt der ersten Isolierschicht 2 ausgebildete erste Schaltungsstruktur 4a und auf dem oberen Abschnitt der ersten Isolierschicht 2 ausgebildete Verbindungsglieder 6a.
  • Die Verbindungsglieder 6a sind auf dem oberen Abschnitt der ersten Isolierschicht 2 ausgebildet, das heißt im inneren Abschnitt der zweiten Isolierschicht 12, und werden somit als innere Durchkontaktlöcher für die Zwischenschichtverbindung der zweiten Isolierschicht 12 verwendet, das heißt für die elektrische Verbindung des oberen Abschnitts und unteren Abschnitts davon.
  • Weiterhin dienen die Verbindungsglieder 6a als ein Abschirmfilm zum Blockieren eines Signalinterferenzphänomens zwischen den in der Leiterplatte eingebetteten Teilen.
  • Diese Verbindungsglieder 6a sind so dick wie oder dicker als die in der Leiterplatte eingebetteten Teile 22 und in der allgemeinen Gestalt eines Zylinders ausgebildet und dienen dadurch zum Abführen von in der Leiterplatte erzeugter Wärme in einer vertikalen Richtung. In diesem Fall können die Verbindungsglieder 6a, die die in der Leiterplatte eingebetteten Teile 22 umschließen, in der Gestalt eines Polygons wie etwa eines Dreiecks oder Rechtecks anstatt in der Gestalt eines Zylinders ausgebildet sein.
  • Die Teile 22 sind ein beliebiges eines oder zwei oder mehr eines ungekapselten IC-Chips, eines passiven Teils, eines Teils mit einem darin gepackten Modul und eines Modulsubstrats mit verschiedenen darin gepackten Komponenten.
  • In diesem Fall weisen die Teile 22 die gleichen oder unterschiedliche Dicken voneinander auf, wenn unterschiedliche Arten von Teilen in der Leiterplatte eingebettet sind.
  • Diese Teile 22 sind zwischen den Zwischenschichtverbindungsgliedern 6a montiert.
  • 7 ist eine Schnittansicht, die eine Leiterplatte gemäß einer sechsten Ausführungsform der vorliegenden Erfindung zeigt.
  • Hier werden die gleichen Bezugszahlen in der sechsten Ausführungsform der vorliegenden Erfindung verwendet, um Komponenten zu bezeichnen, die die gleichen oder ähnlich jenen der ersten Ausführungsform der vorliegenden Erfindung sind.
  • Unter Bezugnahme auf 7 enthält eine Leiterplatte gemäß einer sechste Ausführungsform der vorliegenden Erfindung: ein Substrat 10 mit einer ersten Isolierschicht 2, einer auf dem unteren Abschnitt der ersten Isolierschicht 2 geschichteten ersten Schaltungsstruktur 4a und mehreren auf dem oberen Abschnitt der ersten Isolierschicht 2 ausgebildeten Zwischenschichtverbindungsgliedern 6a und Wärmestrahlungsschichten 6; eine auf der ersten Isolierschicht 2, den Verbindungsgliedern 6a und den Wärmestrahlungsschichten 6 geschichtete zweite Isolierschicht 12, in der zweiten Isolierschicht 12 montierte Teile 22, und eine auf der zweiten Isolierschicht 12 ausgebildete zweite Schaltungsstruktur 4b. In diesem Fall werden die gleichen Materialien oder verschiedenen Materialien als die erste Isolierschicht 2 und die zweite Isolierschicht 12 verwendet.
  • Bei der Leiterplatte gemäß einer sechsten Ausführungsform der vorliegenden Erfindung sind mehrere nicht durchgehende Durchkontaktlöcher 16 in der ersten Isolierschicht 2 und der zweiten Isolierschicht 12 ausgebildet, um die mehreren Verbindungsglieder 6a, die Wärmestrahlungsschichten 6 und die Teile 22 elektrisch mit der ersten Schaltungsstruktur 4a und der zweiten Schaltungsstruktur 4b zu verbinden.
  • Das Substrat 10 enthält eine erste Isolierschicht 2, eine auf dem unteren Abschnitt der ersten Isolierschicht 2 ausgebildete erste Schaltungsstruktur 4a und auf dem oberen Abschnitt der ersten Isolierschicht 2 ausgebildete Verbindungsglieder 6a und eine Wärmestrahlungsschicht 6.
  • Die Verbindungsglieder 6a sind auf dem oberen Abschnitt der ersten Isolierschicht 2 ausgebildet, das heißt im inneren Abschnitt der zweiten Isolierschicht 12, und werden somit als innere Durchkontaktlöcher für die Zwischenschichtverbindung der zweiten Isolierschicht 12 verwendet, das heißt für die elektrische Verbindung des oberen Abschnitts und unteren Abschnitts davon.
  • Diese Verbindungsglieder 6a sind in der allgemeinen Gestalt eines Zylinders ausgebildet, wodurch sie dazu dienen, in den Leiterplatten erzeugte Wärme in einer vertikalen Richtung abzuführen. In diesem Fall können die Verbindungsglieder 6a in der Gestalt eines Polygons wie etwa eines Dreiecks oder Rechtecks anstatt in der Gestalt eines Zylinders ausgebildet sein.
  • Die Wärmestrahlungsschichten 6 sind am oberen Abschnitt der ersten Isolierschicht 2 ausgebildet, dass heißt im inneren Abschnitt der zweiten Isolierschicht 12, und dienen somit zum Abführen von in der Leiterplatte erzeugter Wärme in einer vertikalen oder horizontalen Richtung.
  • Diese Wärmestrahlungsschichten 6 sind zwischen den Zwischenschichtverbindungsgliedern 6a ausgebildet, so dass Breiten der oberen Oberfläche und unteren Oberfläche davon größer sind als jene der oberen Oberfläche und unteren Oberfläche des Verbindungsglieds 6a.
  • Hier dienen die Verbindungsglieder 6a und die Wärmestrahlungsschichten 6 als ein Abschirmfilm zum Blockieren eines Signalinterferenzphänomens zwischen den in der Leiterplatte eingebetteten Teilen.
  • Diese Verbindungsglieder 6a und Wärmestrahlungsschichten 6 sind so dick wie oder dicker als die in der Leiterplatte eingebetteten Teile 22.
  • Die Teile 22 sind ein beliebiges eines oder zwei oder mehr eines ungekapselten IC-Chips, eines passiven Teils, eines Teils mit einem darin gepackten Modul und eines Modulsubstrats mit verschiedenen darin gepackten Komponenten.
  • In diesem Fall sind die Dicken der Teile 22 gleich oder voneinander verschieden, wenn unterschiedliche Arten von Teilen in der Leiterplatte eingebettet sind.
  • Diese Teile 22 sind zwischen den Zwischenschichtverbindungsgliedern 6a montiert.
  • Wie oben beschrieben kann bei der Leiterplatte gemäß der Ausführungsform der vorliegenden Erfindung ein Wärmestrahlungseffekt in einer vertikalen Richtung verbessert werden, weil die aus zylindrischen Leitern ausgebildeten Verbindungsglieder 6a als innere Durchkontaktlöcher verwendet werden.
  • Zudem kann bei der Leiterplatte gemäß der Ausführungsform der vorliegenden Erfindung ein Wärmestrahlungseffekt in vertikaler und horizontaler Richtung verbessert werden, weil Wärmestrahlungsschichten 6 mit großen Flächen in der Leiterplatte ausgebildet sind.
  • Zudem kann bei der Leiterplatte gemäß der Ausführungsform der vorliegenden Erfindung das Signalinterferenzphänomen zwischen den in der Leiterplatte eingebetteten Teilen reduziert werden, weil die Verbindungsglieder 6a und die Wärmestrahlungsschichten 6 die in der Leiterplatte eingebetteten Teile abschirmen.
  • Zudem kann bei der Leiterplatte gemäß der Ausführungsform der vorliegenden Erfindung der Abschirmeffekt verbessert werden, weil der Signalinterferenzeffekt in der Leiterplatte reduziert wird, indem die Verbindungsglieder 6a und die Wärmestrahlungsschichten 6 durch die in dem unteren Abschnitt der ersten Isolierschicht 2 ausgebildeten nicht durchgehenden Durchkontaktlöcher 16 mit externer Masse verbunden werden, wenn die Teile in der Platine eingebettet werden.
  • 8A bis 8D sind Prozessschnittansichten, die ein Verfahren zum Herstellen der in 7 gezeigten Leiterplatten zeigen.
  • Zuerst wird, wie in 8A gezeigt, ein Substrat 10, das ein kupferbeschichtetes Laminat ist, bei dem eine erste Kupferfolie 4a und einer zweite Kupferfolie 6, die jeweils eine andere Dicke aufweisen an einer ersten Oberfläche und einer zweiten Oberfläche einer ersten Isolierschicht 2 angebracht sind, bereitgestellt. In diesem Fall ist die zweite Kupferfolie 6, wie in 6 und 7 gezeigt, so dick wie oder dicker als in der Leiterplatte einzubettende Teile, wenn die Teile darin montiert werden, und die zweite Kupferfolie 6 ist, wie in 5 gezeigt, dicker als die erste Kupferfolie 4a, wenn keine Teile darin eingebettet sind.
  • Als nächstes werden, wie in 8B gezeigt, Verbindungsglieder 6a, Wärmestrahlungsschichten 6 und Teilemontierungsgebiete 20 ausgebildet, in dem die zweite Kupferfolie 6 unter Verwendung einer Ätzlösung selektiv entfernt wird. In diesem Fall werden die Verbindungsglieder 6a as innere Durchkontaktlöcher verwendet.
  • Wenn die zweite Kupferfolie 6 zum Zeitpunkt des Ätzprozesses davon selektiv entfernt wird, werden die Verbindungsglieder 6a notwendigerweise ausgebildet, doch braucht nicht notwendigerweise irgendeine der Wärmestrahlungsschichten 6 und der Teilemontierungsgebiete 20 ausgebildet zu werden.
  • Das heißt, die Teilemontierungsgebiete 20, wie in 5 gezeigt, brauchen nicht ausgebildet zu werden, wenn keine Teile in der Leiterplatte eingebettet sind, und die Wärmestrahlungsschichten 6, wie in 6 gezeigt, brauchen nicht ausgebildet zu werden, wenn mehrere Teile 22 in der Leiterplatte eingebettet werden.
  • Wenn jedoch die Teile 22 in der Leiterplatte eingebettet werden, wird bevorzugt, dass sowohl die Teilemontierungsgebiete 20 als auch die Wärmestrahlungsschichten 6, wie in 7 gezeigt, ausgebildet werden.
  • Wenn nur die Verbindungsglieder 6a und die Wärmestrahlungsschichten 6, wie in 5 gezeigt, durch selektives Entfernen der zweiten Kupferfolie 6 ausgebildet werden, wird ein RCC einschließlich einer zweiten Isolierschicht 12 und einer dritten Kupferfolie 4b auf den Verbindungsgliedern 6a und den Wärmestrahlungsschichten 6 platziert und wird dann unter Verwendung einer Presse durch Ausüben von Wärme und Druck darauf geschichtet.
  • In diesem Fall können die zweite Isolierschicht 12 und die dritte Kupferfolie 4b separat geschichtet werden.
  • Das heißt, die zweite Isolierschicht 12 kann auf den Verbindungsgliedern 6a und den Wärmestrahlungsschichten 6 geschichtet werden, und dann kann die dritte Kupferfolie 4b auf der zweiten Isolierschicht 12 geschichtet werden.
  • In diesem Fall wird die zweite Isolierschicht 12 so ausgebildet, dass sie dicker ist als die Verbindungsglieder 6a und die Wärmestrahlungsschichten 6. Zudem werden die Wärmestrahlungsschichten 6 so ausgebildet, dass die Breiten der oberen Oberflächen und unteren Oberflächen davon größer sind als jene der obere Oberflächen und unteren Oberflächen der Verbindungsglieder 6a.
  • Wenn jedoch nur die Verbindungsglieder 6a und die Teilemontierungsgebiete 20, wie in 6 gezeigt, durch selektives Entfernen der zweiten Kupferfolie 6 ausgebildet werden, werden Teile 22 in den Teilemontierungsgebieten 20 montiert, und dann wird ein RCC einschließlich einer zweiten Isolierschicht 12 und einer dritten Kupferfolie 4b auf den Verbindungsgliedern 6a und den Wärmestrahlungsschichten 6 platziert und wird dann unter Verwendung einer Presse unter Ausüben von Wärme und Druck darauf geschichtet.
  • In diesem Fall können die zweite Isolierschicht 12 und die dritte Kupferfolie 4b separat geschichtet werden.
  • Das heißt, die zweite Isolierschicht 12 kann auf den Verbindungsgliedern 6a und den Wärmestrahlungsschichten 6 geschichtet werden, und dann kann die dritte Kupferfolie 4b auf der zweiten Isolierschicht 12 geschichtet werden.
  • In diesem Fall wird die zweite Isolierschicht 12 mit einer Dicke derart ausgebildet, dass sie in der Lage ist, Räume zwischen den Verbindungsgliedern 6a und den Wärmestrahlungsschichten 6 zu füllen. Zudem werden die Wärmestrahlungsschichten 6 so ausgebildet, dass die Breiten der oberen Oberfläche und unteren Oberfläche davon größer sind als jene der obere Oberfläche und unteren Oberfläche der Verbindungsglieder 6a.
  • Wenn weiterhin die Verbindungsglieder 6a, die Wärmestrahlungsschichten 6 und die Teilemontierungsgebiete 20, wie in 7 gezeigt, durch selektives Entfernen der zweiten Kupferfolie 6 ausgebildet werden, wie in 8C gezeigt, dann wird ein RCC mit einer zweiten Isolierschicht 12 und einer dritten Kupferfolie 4b auf den Verbindungsgliedern 6a, den Wärmestrahlungsschichten 6 und den Teilen platziert und wird dann unter Verwendung einer Presse unter Ausüben von Wärme und Druck darauf geschichtet.
  • In diesem Fall können die zweite Isolierschicht 12 und die dritte Kupferfolie 4b separat geschichtet werden.
  • Das heißt, die zweite Isolierschicht 12 kann auf den Verbindungsgliedern 6a und den Wärmestrahlungsschichten 6 geschichtet werden, und dann kann die dritte Kupferfolie 4b auf der zweiten Isolierschicht 12 geschichtet werden.
  • In diesem Fall wird die zweite Isolierschicht 12 mit einer Dicke derart ausgebildet, dass sie in der Lage ist, Räume zwischen den Verbindungsgliedern 6a und den Wärmestrahlungsschichten 6 zu füllen. Zudem werden die Wärmestrahlungsschichten 6 so ausgebildet, dass die Breiten der oberen Oberfläche und unteren Oberfläche davon größer sind als jene der obere Oberfläche und unteren Oberfläche der Verbindungsglieder 6a.
  • Nach dem Abscheiden der dritten Kupferfolie 4b auf der zweiten Isolierschicht 12, wie in 8D gezeigt, werden unter Verwendung eines Lasers nicht durchgehende Durchkontaktlöcher 16 ausgebildet, um die erste Kupferfolie 4a und die dritte Kupferfolie 4b mit den Verbindungsgliedern 6a und den Wärmestrahlungsschichten 6 zu verbinden und dann wird eine Kupferplattierungsschicht in den nicht durchgehenden Durchkontaktlöchern 16 ausgebildet.
  • Dann werden Schaltungsstrukturen 4a und 4b durch einen Bildformungsprozess ausgebildet.
  • Wie oben beschrieben können bei dem Verfahren zum Herstellen einer Leiterplatte gemäß der Ausführungsform der vorliegenden Erfindung verschiedene Teile mit unterschiedlichen Größen und Dicken, wie etwa ein ungekapselter IC-Chip, ein passives Teil, ein Teil mit einem darin gepacktem Modul und ein Modulsubstrat mit verschiedenen darin gepackten Komponenten in der Leiterplatte eingebettet werden, und die Präzision des mit jedem der Teile verbundenen Abschnitts kann ebenfalls erhöht werden, weil die zweite Kupferfolie 6, die so dick wie oder dicker ist als jedes der in der Leiterplatte eingebetteten Teile, selektiv entfernt wird, die Teile in den Abschnitten montiert werden, von denen die zweite Kupferfolie 6 entfernt wurde, die zweite Isolierschicht 12 auf den Teilen abgeschieden wird, und dann die Durchkontaktlöcher ausgebildet werden, und somit werden die Anschlüsse der Teile mit den Schaltungsstrukturen durch die Durchkontaktlöcher verbunden.
  • Weiterhin werden bei dem Verfahren zum Herstellen einer Leiterplatte gemäß der Ausführungsform der vorliegenden Erfindung die durch selektives Entfernen der zweiten Kupferfolie 6 ausgebildeten Verbindungsglieder 6a als innere Durchkontaktlöcher verwendet, so dass ein stromloser Plattierungsprozess und ein elektrolytischer Plattierungsprozess, die durchgeführt werden, um den inneren Durchkontaktlöchern, die durch die zweite Isolierschicht 12 hindurchgehen, Leitfähigkeit zu vermitteln, nicht durchgeführt werden, wodurch die Verarbeitungszeiten und die Verarbeitungskosten gesenkt werden.
  • Weiterhin werden bei dem Verfahren zum Herstellen einer Leiterplatte gemäß der Ausführungsform der vorliegenden Erfindung die Verbindungsglieder 6a, die zylindrische Leiter sind, als innere Durchkontaktlöcher verwendet, so dass der Wärmestrahlungseffekt in einer vertikalen Richtung verbessert werden kann. Zudem werden die Wärmestrahlungsschichten mit großen Breiten in einem Substrat ausgebildet, so dass Wärme in dem Substrat sowohl in vertikaler als auch horizontaler Richtung abgeführt wird, wodurch der Wärmestrahlungseffekt erhöht wird.
  • Zudem kann bei dem Verfahren zum Herstellen einer Leiterplatte gemäß der Ausführungsform der vorliegenden Erfindung ein Signalinterferenzphänomen zwischen den in der Leiterplatte eingebetteten Teilen reduziert werden, weil die darin montiert Teile durch die Verbindungsglieder 6a und die Wärmestrahlungsschichten 6 abgeschirmt sind.
  • Wie oben beschrieben können bei der vorliegenden Erfindung Verarbeitungszeiten und Verarbeitungskosten reduziert werden, weil Verbindungsglieder, die innere Durchkontaktlöcher verwenden, durch selektives Entfernen einer Kupferfolie ausgebildet werden, und somit wird der Prozess des Ausbildens der inneren Durchkontaktlöcher nicht durchgeführt.
  • Zudem können bei der vorliegenden Erfindung verschiedene Teile mit unterschiedlichen Größen und Dicken wie etwa ein ungekapselter IC-Chip, ein passives Teil, ein Teil mit einem darin gepackten Modul und ein Modulsubstrat mit verschiedenen darin gepackten Komponenten in einer Leiterplatte eingebettet werden, und auch die Präzision der Verbindung mit jedem der Teile kann erhöht werden, da die Teile in den Abschnitten montiert werden, von denen die Kupferfolie entfernt wurde, eine Isolierschicht auf den Teilen abgeschieden wird und dann Durchkontaktlöcher ausgebildet werden und somit Anschlüsse der Teile mit Schaltungsstrukturen verbunden werden.
  • Zudem werden bei der vorliegenden Erfindung innere Durchkontaktlöcher aus zylindrischen Leitern ausgebildet, so dass der Wärmestrahlungseffekt in einer vertikalen Richtung verbessert werden kann. Zudem werden Wärmestrahlungsschichten mit großen Flächen in einer Leiterplatte ausgebildet, so dass der Wärmestrahlungseffekt in vertikaler und horizontaler Richtung verbessert werden kann, wodurch Zuverlässigkeit für Wärmebeständigkeit sichergestellt wird.
  • Zudem kann bei der vorliegenden Erfindung ein Signalinterferenzphänomen zwischen in einer Leiterplatte eingebetteten Teilen reduziert werden, weil die darin eingebetteten Teile durch Verbindungsglieder und Wärmestrahlungsschichten abgeschirmt werden.
  • Obwohl wie oben beschrieben die vorliegende Erfindung für Veranschaulichungszwecke unter Bezugnahme auf die bevorzugten Ausführungsformen offenbart ist, versteht der Fachmann, dass verschiedenen Modifikationen, Zusätze und Substitutionen möglich sind, ohne von dem Schutzbereich und dem Gedanken der Erfindung abzuweichen, wie in den beiliegenden Ansprüchen offenbart.

Claims (64)

  1. Leiterplatte, umfassend: eine erste Isolierschicht; mehrere Zwischenschichtverbindungsglieder, die Leiter sind, auf der ersten Isolierschicht ausgebildet; eine auf der ersten Isolierschicht geschichtete zweite Isolierschicht mit der gleichen Dicke wie die Verbindungsglieder; eine auf der zweiten Isolierschicht geschichtete dritte Isolierschicht; auf der ersten Isolierschicht bzw. der dritten Isolierschicht ausgebildete Schaltungsstrukturen; mehrere in der ersten Isolierschicht und der dritten Isolierschicht ausgebildete nicht durchgehende Durchkontaktlöcher zum elektrischen Verbinden der Schaltungsstrukturen mit den Verbindungsgliedern.
  2. Leiterplatte nach Anspruch 1, wobei die Verbindungsglieder in einer beliebigen Gestalt eines Zylinders, eines Dreiecks und eines Rechtecks ausgebildet sind.
  3. Leiterplatte nach Anspruch 1, weiterhin umfassend: Wärmestrahlungsschichten, zwischen den auf der ersten Isolierschicht angeordneten Verbindungsgliedern ausgebildet.
  4. Leiterplatte nach Anspruch 3, wobei jede der Wärmestrahlungsschichten eine obere Oberfläche und eine untere Oberfläche aufweist, deren Breiten größer sind als jene einer oberen Oberfläche und einer unteren Oberfläche jedes der Verbindungsglieder.
  5. Leiterplatte nach Anspruch 4, wobei die Wärmestrahlungsschichten elektrisch mit den Schaltungsstrukturen durch die nicht durchgehenden Durchkontaktlöcher verbunden sind.
  6. Leiterplatte nach Anspruch 5, wobei jedes der Verbindungsglieder und jede der Wärmestrahlungsschichten größere Dicken als die erste Isolierschicht und die dritte Isolierschicht aufweisen.
  7. Leiterplatte nach Anspruch 5, weiterhin umfassend: in die zweite Isolierschicht eingebettete Teile, bei der die Wärmestrahlungsschichten nicht zwischen den Verbindungsgliedern ausgebildet sind.
  8. Leiterplatte nach Anspruch 7, wobei die Teile elektrisch mit den Schaltungsstrukturen durch die nicht durchgehenden Durchkontaktlöcher verbunden sind.
  9. Leiterplatte nach Anspruch 8, wobei die Teile ein beliebiges eines oder zwei oder mehr eines ungekapselten IC-Chips, eines passiven Teils, eines Teils mit einem darin gepackten Modul und eines Modulsubstrats mit verschiedenen darin gepackten Komponenten sind.
  10. Leiterplatte nach Anspruch 9, wobei jedes der Verbindungsglieder und jede der Wärmestrahlungsschichten Dicken aufweisen, die gleich oder größer sind als die Teile.
  11. Leiterplatte nach Anspruch 1, weiterhin umfassend: Teile, die zwischen die in der zweiten Isolierschicht angeordneten Verbindungsglieder eingebettet sind.
  12. Leiterplatte nach Anspruch 11, wobei die Teile elektrisch mit den Schaltungsstrukturen durch die nicht durchgehenden Durchkontaktlöcher verbunden sind.
  13. Leiterplatte nach Anspruch 12, wobei die Teile ein beliebiges eines oder zwei oder mehr eines ungekapselten IC-Chips, eines passiven Teils, eines Teils mit einem darin gepackten Modul und eines Modulsubstrats mit verschiedenen darin gepackten Komponenten sind.
  14. Leiterplatte nach Anspruch 13, wobei die Verbindungsglieder Dicken aufweisen, die gleich sind oder größer als die Teile.
  15. Leiterplatte nach Anspruch 11, wobei die Verbindungsglieder, die die Teile umschließen, in einer beliebigen Gestalt eines Zylinders, eines Dreiecks und eines Rechtecks ausgebildet sind.
  16. Leiterplatte nach Anspruch 15, wobei die Verbindungsglieder elektrisch mit Kupferfolie auf den Isolierschichten durch Durchkontaktlöcher verbunden sind und somit einen Abschirmungsfilm bilden, der die oberen und unteren Abschnitte der Teile umschließt und dadurch dazu dient, ein Signalinterferenzphänomen zwischen den Teilen zu blockieren.
  17. Leiterplatte nach Anspruch 16, wobei die Verbindungsglieder und ein Abschnitt des Abschirmungsfilms, der die oberen und unteren Abschnitte der Teile umschließt, mit einer Masseschaltung verbunden sind.
  18. Leiterplatte, umfassend: eine erste Isolierschicht; mehrere Zwischenschichtverbindungsglieder, die Leiter sind, auf der ersten Isolierschicht ausgebildet; eine auf der ersten Isolierschicht geschichtete zweite Isolierschicht mit einer Dicke, die ausreicht, dass sie in der Lage ist, Räume zwischen den Verbindungsgliedern zu füllen; auf der ersten Isolierschicht bzw. der dritten Isolierschicht ausgebildete Schaltungsstrukturen; mehrere in der ersten Isolierschicht und der dritten Isolierschicht ausgebildete nicht durchgehende Durchkontaktlöcher zum elektrischen Verbinden der Schaltungsstrukturen mit den Verbindungsgliedern.
  19. Leiterplatte nach Anspruch 18, wobei die Verbindungsglieder in einer beliebigen Gestalt eines Zylinders, eines Dreiecks und eines Rechtecks ausgebildet sind.
  20. Leiterplatte nach Anspruch 19, weiterhin umfassend: Wärmestrahlungsschichten, zwischen den auf der ersten Isolierschicht angeordneten Verbindungsgliedern ausgebildet.
  21. Leiterplatte nach Anspruch 20, wobei jede der Wärmestrahlungsschichten eine obere Oberfläche und eine untere Oberfläche aufweist, deren Breiten größer sind als jene einer oberen Oberfläche und einer unteren Oberfläche jedes der Verbindungsglieder.
  22. Leiterplatte nach Anspruch 21, wobei die Wärmestrahlungsschichten elektrisch mit den Schaltungsstrukturen durch die nicht durchgehenden Durchkontaktlöcher verbunden sind.
  23. Leiterplatte nach Anspruch 22, wobei jedes der Verbindungsglieder und jede der Wärmestrahlungsschichten dicker sind als die erste Isolierschicht.
  24. Leiterplatte nach Anspruch 22, weiterhin umfassend: in die zweite Isolierschicht eingebettete Teile, bei der die Wärmestrahlungsschichten nicht zwischen den Verbindungsgliedern ausgebildet sind.
  25. Leiterplatte nach Anspruch 23, wobei die Teile elektrisch mit den Schaltungsstrukturen durch die nicht durchgehenden Durchkontaktlöcher verbunden sind.
  26. Leiterplatte nach Anspruch 25, wobei die Teile ein beliebiges eines oder zwei oder mehr eines ungekapselten IC-Chips, eines passiven Teils, eines Teils mit einem darin gepackten Modul und eines Modulsubstrats mit verschiedenen darin gepackten Komponenten sind.
  27. Leiterplatte nach Anspruch 26, wobei jedes der Verbindungsglieder und jede der Wärmestrahlungsschichten Dicken aufweisen, die gleich oder größer sind als die Teile.
  28. Leiterplatte nach Anspruch 19, weiterhin umfassend: Teile, die zwischen die in der zweiten Isolierschicht angeordneten Verbindungsglieder eingebettet sind.
  29. Leiterplatte nach Anspruch 28, wobei die Teile elektrisch mit den Schaltungsstrukturen durch die nicht durchgehenden Durchkontaktlöcher verbunden sind.
  30. Leiterplatte nach Anspruch 29, wobei die Teile ein beliebiges eines oder zwei oder mehr ausgewählt unter einem ungekapselten IC-Chip, einem passiven Teil, einem Teil mit einem darin gepackten Modul und einem Modulsubstrat mit verschiedenen darin gepackten Komponenten sind.
  31. Leiterplatte nach Anspruch 30, wobei die Verbindungsglieder Dicken aufweisen, die gleich oder größer sind als die Teile.
  32. Leiterplatte nach Anspruch 28, wobei die Verbindungsglieder, die die Teile umschließen, in einer beliebigen Gestalt eines Zylinders, eines Dreiecks und eines Rechtecks ausgebildet sind.
  33. Leiterplatte nach Anspruch 32, wobei die Verbindungsglieder elektrisch mit Kupferfolie auf den Isolierschichten durch Durchkontaktlöcher verbunden sind und somit einen Abschirmungsfilm bilden, der die oberen und unteren Abschnitte der Teile umschließt und dadurch dazu dient, ein Signalinterferenzphänomen zwischen den Teilen zu blockieren.
  34. Leiterplatte nach Anspruch 33, wobei die Verbindungsglieder und ein Abschnitt des Abschirmungsfilms, der die oberen und unteren Abschnitte der Teile umschließt, mit einer Masseschaltung verbunden sind.
  35. Verfahren zum Herstellen einer Leiterplatte, umfassend die folgenden Schritte: (a) Bereitstellen eines kupferbeschichteten Laminats, bei dem Kupferfolie auf einer ersten und zweiten Oberfläche einer ersten Isolierschicht geschichtet ist; (b) Ausbilden mehrerer Zwischenschichtverbindungsglieder, die Leiter sind, durch selektives Entfernen der auf der ersten Oberfläche der ersten Isolierschicht geschichteten Kupferfolie; (c) Schichten einer zweiten Isolierschicht und eines RCC, eine Oberfläche dessen mit einer Kupferfolie beschichtet ist, auf der ersten Isolierschicht; (d) Ausbilden von nicht durchgehenden Durchkontaktlöchern in einer äußersten Kupferfolie und der ersten Isolierschicht und in einer anderen äußersten Kupferfolie und der zweiten Isolierschicht und (e) Ausbilden von Schaltungsstrukturen durch Strukturieren der äußersten Kupferfolie.
  36. Verfahren zur Herstellung einer Leiterplatte nach Anspruch 35, wobei die auf der ersten Oberfläche der ersten Isolierschicht geschichtete Kupferfolie dicker ist als die auf der zweiten Oberfläche davon beschichtete Kupferfolie.
  37. Verfahren zur Herstellung einer Leiterplatte nach Anspruch 36, wobei die zweite Isolierschicht dick genug ist, dass sie in der Lage ist, Räume zwischen den Verbindungsgliedern zu füllen, ausgebildet durch Schichten der Kupferfolie auf der ersten Oberfläche der ersten Isolierschicht.
  38. Verfahren zur Herstellung einer Leiterplatte nach Anspruch 35, wobei der Schritt (b) folgendes umfasst: Ausbilden von Wärmestrahlungsschichten zwischen den Zwischenschichtverbindungsgliedern.
  39. Verfahren zur Herstellung einer Leiterplatte nach Anspruch 37, wobei jede der Wärmestrahlungsschichten eine obere Oberfläche und eine untere Oberfläche ausweist, deren Breiten größer sind als jene einer oberen Oberfläche und einer unteren Oberfläche jedes der Verbindungsglieder.
  40. Verfahren zur Herstellung einer Leiterplatte nach Anspruch 39, weiterhin umfassend nach dem Schritt (d): Ausbilden von Kupferplattierungsschichten in den nicht durchgehenden Durchkontaktlöchern zum elektrischen Verbinden der Wärmestrahlungsschichten mit den Schaltungsstrukturen.
  41. Verfahren zur Herstellung einer Leiterplatte nach Anspruch 40, wobei jedes der Verbindungsglieder und jede der Wärmestrahlungsschichten dicker ist als die erste Isolierschicht.
  42. Verfahren zur Herstellung einer Leiterplatte nach Anspruch 38, wobei der Schritt (b) weiterhin folgendes umfasst: Ausbilden von Teilemontierungsgebieten in Gebieten, in denen die Wärmestrahlungsschichten nicht ausgebildet sind; und Montieren von Teilen in den Teilemontierungsgebieten.
  43. Verfahren zur Herstellung einer Leiterplatte nach Anspruch 42, weiterhin umfassend nach dem Schritt (d): Ausbilden von Kupferplattierungsschichten in den in den nicht durchgehenden Durchkontaktlöchern zum elektrischen Verbinden der Teile mit den Schaltungsstrukturen.
  44. Verfahren zur Herstellung einer Leiterplatte nach Anspruch 43, wobei die Teile ein beliebiges eines oder zwei oder mehr eines ungekapselten IC-Chips, eines passiven Teils, eines Teils mit einem darin gepackten Modul und eines Modulsubstrats mit verschiedenen darin gepackten Komponenten sind.
  45. Verfahren zur Herstellung einer Leiterplatte nach Anspruch 44, wobei jedes der Verbindungsglieder und jede der Wärmestrahlungsschichten Dicken aufweisen, die gleich oder größer sind als die Teile.
  46. Verfahren zur Herstellung einer Leiterplatte nach Anspruch 37, wobei der Schritt (b) weiterhin folgendes umfasst: Ausbilden von Teilemontierungsgebieten durch selektives Entfernen der auf der ersten Oberfläche der ersten Isolierschicht geschichteten Kupferfolie und Montieren von Teilen in den Teilemontierungsgebieten.
  47. Verfahren zur Herstellung einer Leiterplatte nach Anspruch 46, weiterhin umfassend nach dem Schritt (d): Ausbilden von Kupferplattierungsschichten in den in den nicht durchgehenden Durchkontaktlöchern zum elektrischen Verbinden der Teile mit den Schaltungsstrukturen.
  48. Verfahren zur Herstellung einer Leiterplatte nach Anspruch 47, wobei die Teile ein beliebiges eines oder zwei oder mehr eines ungekapselten IC-Chips, eines passiven Teils, eines Teils mit einem darin gepackten Modul und eines Modulsubstrats mit verschiedenen darin gepackten Komponenten sind.
  49. Verfahren zur Herstellung einer Leiterplatte nach Anspruch 48, wobei die Verbindungsglieder Dicken aufweisen, die gleich oder größer sind als die Teile.
  50. Verfahren zum Herstellen einer Leiterplatte, umfassend die folgenden Schritte: (a) Bereitstellen eines kupferbeschichteten Laminats, bei dem Kupferfolie auf einer ersten und zweiten Oberfläche einer ersten Isolierschicht geschichtet ist; (b) Ausbilden mehrerer Zwischenschichtverbindungsglieder, die Leiter sind, durch selektives Entfernen der auf der ersten Oberfläche der ersten Isolierschicht geschichteten Kupferfolie; (c) Schichten einer zweiten Isolierschicht auf der ersten Isolierschicht; (d) Schichten einer dritten Isolierschicht und eines RCC, eine Oberfläche dessen mit einer Kupferfolie beschichtet ist, auf der zweiten Isolierschicht; (e) Ausbilden von nicht durchgehenden Durchkontaktlöchern in der ersten Isolierschicht und der dritten Isolierschicht und (f) Ausbilden von Schaltungsstrukturen durch Strukturieren der äußersten Kupferfolie.
  51. Verfahren zur Herstellung einer Leiterplatte nach Anspruch 50, wobei die auf der ersten Oberfläche der ersten Isolierschicht geschichtete Kupferfolie dicker ist als die auf der zweiten Oberfläche davon geschichtete Kupferfolie.
  52. Verfahren zur Herstellung einer Leiterplatte nach Anspruch 51, wobei die zweite Isolierschicht die gleiche Dicke wie die auf der ersten Oberfläche der ersten Isolierschicht geschichtete Kupferfolie aufweist.
  53. Verfahren zur Herstellung einer Leiterplatte nach Anspruch 50, wobei der Schritt (b) folgendes umfasst: Ausbilden von Wärmestrahlungsschichten zwischen den Zwischenschichtverbindungsgliedern.
  54. Verfahren zur Herstellung einer Leiterplatte nach Anspruch 53, wobei jede der Wärmestrahlungsschichten eine obere Oberfläche und eine untere Oberfläche ausweist, deren Breiten größer sind als jene einer oberen Oberfläche und einer unteren Oberfläche jedes der Verbindungsglieder.
  55. Verfahren zur Herstellung einer Leiterplatte nach Anspruch 54, weiterhin umfassend nach dem Schritt (e): Ausbilden von Kupferplattierungsschichten in den nicht durchgehenden Durchkontaktlöchern zum elektrischen Verbinden der Wärmestrahlungsschichten mit den Schaltungsstrukturen.
  56. Verfahren zur Herstellung einer Leiterplatte nach Anspruch 55, wobei jedes der Verbindungsglieder und jede der Wärmestrahlungsschichten dicker ist als die erste Isolierschicht und die dritte Isolierschicht.
  57. Verfahren zur Herstellung einer Leiterplatte nach Anspruch 54, wobei der Schritt (b) weiterhin folgendes umfasst: Ausbilden von Teilemontierungsgebieten in Gebieten, in denen die Wärmestrahlungsschichten nicht ausgebildet sind; und Montieren von Teilen in den Teilemontierungsgebieten.
  58. Verfahren zur Herstellung einer Leiterplatte nach Anspruch 57, weiterhin umfassend nach dem Schritt (d): Ausbilden von Kupferplattierungsschichten in den in den nicht durchgehenden Durchkontaktlöchern zum elektrischen Verbinden der Teile mit den Schaltungsstrukturen.
  59. Verfahren zur Herstellung einer Leiterplatte nach Anspruch 58, wobei die Teile ein beliebiges eines oder zwei oder mehr eines ungekapselten IC-Chips, eines passiven Teils, eines Teils mit einem darin gepackten Modul und eines Modulsubstrats mit verschiedenen darin gepackten Komponenten sind.
  60. Verfahren zur Herstellung einer Leiterplatte nach Anspruch 59, wobei jedes der Verbindungsglieder und jede der Wärmestrahlungsschichten eine Dicke aufweisen, die gleich oder größer ist als die Teile.
  61. Verfahren zur Herstellung einer Leiterplatte nach Anspruch 50, wobei der Schritt (b) weiterhin folgendes umfasst: Ausbilden von Teilemontierungsgebieten durch selektives Entfernen der auf der ersten Oberfläche der ersten Isolierschicht geschichteten Kupferfolie; und Montieren von Teilen in den Teilemontierungsgebieten.
  62. Verfahren zur Herstellung einer Leiterplatte nach Anspruch 61, weiterhin umfassend nach dem Schritt (d): Ausbilden von Kupferplattierungsschichten in den in den nicht durchgehenden Durchkontaktlöchern zum elektrischen Verbinden der Teile mit den Schaltungsstrukturen.
  63. Verfahren zur Herstellung einer Leiterplatte nach Anspruch 62, wobei die Teile ein beliebiges eines oder zwei oder mehr eines ungekapselten IC-Chips, eines passiven Teils, eines Teils mit einem darin gepackten Modul und eines Modulsubstrats mit verschiedenen darin gepackten Komponenten sind.
  64. Verfahren zur Herstellung einer Leiterplatte nach Anspruch 63, wobei die Verbindungsglieder Dicken aufweisen, die gleich oder größer sind als die Teile.
DE102007029713A 2006-06-30 2007-06-27 Leiterplatte und Verfahren zu deren Herstellung Withdrawn DE102007029713A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020060060803A KR100751995B1 (ko) 2006-06-30 2006-06-30 인쇄회로기판 및 그 제조방법
KR10-1006-0060803 2006-06-30

Publications (1)

Publication Number Publication Date
DE102007029713A1 true DE102007029713A1 (de) 2008-01-10

Family

ID=38615352

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102007029713A Withdrawn DE102007029713A1 (de) 2006-06-30 2007-06-27 Leiterplatte und Verfahren zu deren Herstellung

Country Status (5)

Country Link
US (1) US20080000680A1 (de)
JP (1) JP2008016844A (de)
KR (1) KR100751995B1 (de)
CN (1) CN101098584A (de)
DE (1) DE102007029713A1 (de)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009048604A2 (en) * 2007-10-10 2009-04-16 Tessera, Inc. Robust multi-layer wiring elements and assemblies with embedded microelectronic elements
KR101095161B1 (ko) * 2010-10-07 2011-12-16 삼성전기주식회사 전자부품 내장형 인쇄회로기판
TWI542260B (zh) 2010-12-24 2016-07-11 Ｌｇ伊諾特股份有限公司 印刷電路板及其製造方法
JP5987314B2 (ja) * 2011-12-27 2016-09-07 イビデン株式会社 プリント配線板
CN102548239A (zh) 2012-01-09 2012-07-04 华为终端有限公司 一种电路板的制作方法、电路板和电子设备
KR20140021910A (ko) * 2012-08-13 2014-02-21 삼성전기주식회사 코어기판 및 이를 이용한 인쇄회로기판
CN104703383B (zh) * 2013-12-10 2018-02-02 深南电路有限公司 加工印刷电路板的方法和印刷电路板
JP2016015432A (ja) * 2014-07-03 2016-01-28 イビデン株式会社 回路基板及びその製造方法
KR20170048869A (ko) * 2015-10-27 2017-05-10 삼성전기주식회사 인쇄회로기판 및 인쇄회로기판의 제조방법
CN106658943B (zh) * 2016-12-13 2019-11-08 上海摩软通讯技术有限公司 电路板
KR20210076585A (ko) * 2019-12-16 2021-06-24 삼성전기주식회사 전자부품 내장기판

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5906042A (en) * 1995-10-04 1999-05-25 Prolinx Labs Corporation Method and structure to interconnect traces of two conductive layers in a printed circuit board
WO1998020528A1 (en) * 1996-11-08 1998-05-14 W.L. Gore & Associates, Inc. METHOD FOR IMPROVING RELIABILITY OF THIN CIRCUIT SUBSTRATES BY INCREASING THE Tg OF THE SUBSTRATE
JP3838800B2 (ja) * 1998-12-15 2006-10-25 富士通株式会社 多層プリント配線板製造方法
KR100533276B1 (ko) 1999-02-26 2005-12-05 엘지전자 주식회사 방열부재를 구비한 인쇄회로기판 및 그 제조방법
JP2002026250A (ja) * 2000-07-12 2002-01-25 Denso Corp 積層回路モジュールの製造方法
JP3910045B2 (ja) * 2001-11-05 2007-04-25 シャープ株式会社 電子部品内装配線板の製造方法
JP2003347741A (ja) * 2002-05-30 2003-12-05 Taiyo Yuden Co Ltd 複合多層基板およびそれを用いたモジュール
JP3956204B2 (ja) * 2002-06-27 2007-08-08 日本特殊陶業株式会社 積層樹脂配線基板及びその製造方法、積層樹脂配線基板用金属板
JP3822549B2 (ja) * 2002-09-26 2006-09-20 富士通株式会社 配線基板
JP4283523B2 (ja) * 2002-10-22 2009-06-24 太陽誘電株式会社 複合多層基板およびそれを用いたモジュール
JP3982479B2 (ja) * 2003-10-28 2007-09-26 松下電工株式会社 電気部品内蔵回路板及びその製造方法
JP4339739B2 (ja) * 2004-04-26 2009-10-07 太陽誘電株式会社 部品内蔵型多層基板
JP4347143B2 (ja) * 2004-06-10 2009-10-21 日本メクトロン株式会社 回路基板およびその製造方法
KR100716826B1 (ko) * 2005-05-10 2007-05-09 삼성전기주식회사 전자부품이 내장된 기판의 제조방법
TWI278268B (en) * 2006-02-23 2007-04-01 Via Tech Inc Arrangement of non-signal through vias and wiring board applying the same

Also Published As

Publication number Publication date
CN101098584A (zh) 2008-01-02
JP2008016844A (ja) 2008-01-24
US20080000680A1 (en) 2008-01-03
KR100751995B1 (ko) 2007-08-28

Similar Documents

Publication Publication Date Title
DE102007029713A1 (de) Leiterplatte und Verfahren zu deren Herstellung
DE102015113208B4 (de) Modul mit integriertem Leistungselektronikschaltkreis und Logikschaltkreis und Verfahren zur Zusammenschaltung eines Leistungselektronikschaltkreises mit einem Logikschaltkreis
DE60300619T2 (de) Verfahren zum einbetten einer komponente in eine basis und zur bildung eines kontakts
DE60002879T2 (de) Schaltungsanordnung mit integrierten passiven bauteilen und verfahren zu deren herstellung
EP1969624B1 (de) Integriertes elektronisches bauteil sowie kühlvorrichtung für ein integriertes elektronisches bauteil
DE69938582T2 (de) Halbleiterbauelement, seine herstellung, leiterplatte und elektronischer apparat
DE102011077206B4 (de) Leiterplatte und Steuergerät für ein Getriebe eines Fahrzeugs mit der Leiterplatte
DE102018132701A1 (de) Halbleiter-Package und Herstellungsverfahren dafür
DE19962422C2 (de) Verfahren zur Herstellung einer Mehrlagenleiterplatte
DE102006021765A1 (de) Verfahren zum Herstellen einer Leiterplatte mit darin eingebetteten Elektronikkomponenten
DE10301512A1 (de) Verkleinertes Chippaket und Verfahren zu seiner Herstellung
DE60032067T2 (de) Mehrschichtige Leiterplatte und Verfahren zu deren Herstellung
DE102008045744A1 (de) Halbleiterbauelement mit einer an eine Rückseite eines Chips gekoppelten Elektronikkomponente
DE102013203919B4 (de) Halbleitergehäuse und Verfahren zu ihrer Herstellung
DE102006044369B4 (de) Verfahren zum Herstellen eines Substrates mit einem Hohlraum
DE102006003137A1 (de) Elektronikpackung und Packungsverfahren
DE102014111195A1 (de) Verfahren zur Herstellung einer Chip-Anordnung und eine Chip-Anordnung
DE10317675B4 (de) Keramisches Multilayersubstrat und Verfahren zu seiner Herstellung
DE69723801T2 (de) Herstellungsverfahren einer Kontaktgitter-Halbleiterpackung
DE69637246T2 (de) Leiterplatte zur montage elektronischer bauelemente
DE112012003858T5 (de) Hochpräzise selbstausrichtender Chip zur Ausbildung von eingebetteten Chip aufweisendem Gehäuse
DE4335946C2 (de) Anordnung bestehend aus einer Leiterplatte
DE102006044368B4 (de) Verfahren zum Herstellen eines Substrats mit einem Hohlraum
DE102015226712A1 (de) Leiterplatte
EP0219627B1 (de) Mehrschichtige gedruckte Schaltungsplatte

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20120103