JP2008016844A - プリント基板及びその製造方法 - Google Patents

プリント基板及びその製造方法 Download PDF

Info

Publication number
JP2008016844A
JP2008016844A JP2007171978A JP2007171978A JP2008016844A JP 2008016844 A JP2008016844 A JP 2008016844A JP 2007171978 A JP2007171978 A JP 2007171978A JP 2007171978 A JP2007171978 A JP 2007171978A JP 2008016844 A JP2008016844 A JP 2008016844A
Authority
JP
Japan
Prior art keywords
printed circuit
circuit board
insulating layer
component
board according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007171978A
Other languages
English (en)
Inventor
Suk Hyeon Cho
ソクヒョン ゾ
Byoung Youl Min
ビョンリョル ミン
Je Gwang Yoo
ゼグァン ユ
Hae Nam Seo
ヘナム ソ
Byung Moon Kim
ビョンムン キム
Ji Hong Jo
ジホン ゾ
Han Seo Cho
ハンソ ゾ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of JP2008016844A publication Critical patent/JP2008016844A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0204—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate
    • H05K1/0206—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate by printed thermal vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0204—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H01L2224/251—Disposition
    • H01L2224/2518—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82009—Pre-treatment of the connector or the bonding area
    • H01L2224/8203—Reshaping, e.g. forming vias
    • H01L2224/82035—Reshaping, e.g. forming vias by heating means
    • H01L2224/82039—Reshaping, e.g. forming vias by heating means using a laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92142—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92144—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09509—Blind vias, i.e. vias having one side closed
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/096—Vertically aligned vias, holes or stacked vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/0733—Method for plating stud vias, i.e. massive vias formed by plating the bottom of a hole without plating on the walls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4647—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer around previously made via studs
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base

Abstract

【課題】放熱特性を向上させて耐熱信頼性を確保し、工程時間を短縮させて工程費用を減らすプリント基板及びその製造方法を提供する。
【解決手段】第１絶縁層２、前記第１絶縁層の上部に導体で形成された複数の層間接続部材６ａ、前記接続部材と同じ厚さを有するように前記第１絶縁層上に積層された第２絶縁層１２、前記第２絶縁層上に積層された第３絶縁層１４、前記第１絶縁及び前記第３絶縁層の外層にそれぞれ形成された回路パターン４ａ、４ｂ、及び前記回路パターンと前記接続部材を電気的に連結させるために、前記第１絶縁層と前記第３絶縁層に形成された複数のブラインドビアホール１６を含む。
【選択図】図１

Description

本発明はプリント基板及びその製造方法に係り、特に放熱特性を向上させて耐熱信頼性を確保し、工程時間を短縮させて工程費用を減らすことができるプリント基板及びその製造方法に関するものである。
携帯用電子製品が小型化するにつれて、半導体を内蔵する空間は次第に減っており、製品は漸次に多機能化している。したがって、単位体積当たりの実装効率を高めるために、パッケージは軽薄短小化するしかない。
このようなパッケージの軽薄短小化のために、部品とプリント基板の厚さを薄くするかプリント基板の表面に実装される部品をプリント基板の表面でない内部に内蔵する方法が要求されるにしたがい、チップ内装（Ｃｈｉｐ Ｅｍｂｅｄｄｅｄ）のためのプリント基板の多様な製造方法が研究されている。
このように、プリント基板にチップを内蔵する技術は、特許文献１及び２に開示されているように、プリント基板の内部に空間を形成した後、部品を挿入する形に発展して来た。
しかし、このような技法を利用してプリント基板にチップを内蔵する場合、層間連結のために、絶縁物質に別途のホールを加工した後、メッキによって連結するため、多大な工程時間が必要であるだけでなく、多大な工程費用が発生することになる問題がある。
また、このような従来のチップ内装技術は、厚さの相異なる部品がプリント基板の内部に内蔵される場合、各部品と連結される部分の精密度が低下する問題がある。
大韓民国公開特許第２００６−５８４０号明細書 米国公開特許第２００５／０２５５３０３号明細書
したがって、本発明は工程時間を短縮させて工程費用を減らすことができるプリント基板及びその製造方法を提供することを目的とする。
また、本発明は、プリント基板の内部に内蔵される部品の厚さにかかわらず、各部品が連結される部分の精密度を向上させることができるプリント基板及びその製造方法を提供することを目的とする。
そして、本発明は、垂直方向及び水平方向への放熱特性を向上させて放熱効果を向上させることができるプリント基板及びその製造方法を提供することを目的とする。
更に、本発明は、プリント基板の内部に内蔵される部品を遮蔽して部品間の信号干渉現象を減らすことができるプリント基板及びその製造方法を提供することを目的とする。
前記目的を達成するために、本発明の一実施例によるプリント基板は、第１絶縁層；前記第１絶縁層の上部に導体で形成された複数の層間接続部材；前記接続部材と同じ厚さを有するように前記第１絶縁層上に積層された第２絶縁層；前記第２絶縁層上に積層された第３絶縁層；前記第１絶縁及び前記第３絶縁層の外層にそれぞれ形成された回路パターン；及び前記回路パターンと前記接続部材を電気的に連結させるために、前記第１絶縁層と前記第３絶縁層に形成された複数のブラインドビアホールを含むことを特徴とする。
本発明の他の実施例によるプリント基板は、第１絶縁層；前記第１絶縁層の上部に導体で形成された複数の層間接続部材；前記接続部材間の空間を満たし得る厚さで前記第１絶縁層上に積層された第２絶縁層；前記第１絶縁層及び前記第２絶縁層の外層にそれぞれ形成された回路パターン；及び前記回路パターンと前記接続部材を電気的に連結するために、前記第１絶縁層と前記第２絶縁層に形成された複数のブラインドビアホールを含むことを特徴とする。
本発明の一実施例によるプリント基板の製造方法は、（ａ）第１絶縁層の第１面と第２面に銅箔が積層された銅張積層板を準備する段階；（ｂ）前記第１絶縁層の第１面に積層された銅箔を選択的に除去して、導体からなる複数の層間接続部材を形成する段階；（ｃ）前記第１絶縁層上に第２絶縁層と１面が銅箔からなるＲＣＣを積層する段階；（ｄ）最外層の銅箔と前記第１絶縁及び第２絶縁層にブラインドビアホールを形成する段階；及び（ｅ）前記最外層の銅箔をパターニングして回路パターンを形成する段階を含むことを特徴とする。
本発明の他の実施例によるプリント基板は、（ａ）第１絶縁層の第１面と第２面に銅箔が積層された銅張積層板を準備する段階；（ｂ）前記第１絶縁層の第１面に積層された銅箔を選択的に除去して導体からなる複数の層間接続部材を形成する段階；（ｃ）前記第１絶縁層上に第２絶縁層を積層する段階；（ｄ）前記第２絶縁層上に第３絶縁層と１面が銅箔からなるＲＣＣを積層する段階；（ｅ）前記第１絶縁及び第３絶縁層にブラインドビアホールを形成する段階；及び（ｆ）前記最外層の銅箔をパターニングして回路パターンを形成する段階を含むことを特徴とする。
前述したように、本発明は、銅箔を選択的に除去して、内部ビアホールとして使用される接続部材を形成することにより、内部ビアホール形成工程を除去することができるので、工程時間及び工程費用を減らすことができる。
また、本発明は、銅箔が選択的に除去された部分に部品を実装し、部品上に絶縁層を付着した後、ブラインドビアホールを形成することによって、部品の端子を回路パターンと連結させるので、ベアー（ｂａｒｅ）ＩＣチップ、受動部品、任意のモジュールからパッケージされた部品、いろいろの部品がパッケージされたモジュール基板などのように、大きさ及び厚さが互いに異なる多様な部品を実装することができるだけでなく、各部品が連結される部分の精密度を向上させることができる。
そして、本発明は、内部ビアホールを円筒形の導体で形成するため、垂直方向への放熱効果を向上させることができるだけでなく、面積の大きい放熱層をプリント基板の内部に形成するため、垂直方向及び水平方向への放熱効果を向上させることができるので、耐熱信頼性を確保することができる。
更に、本発明は、接続部材及び放熱層を利用して、プリント基板の内部に内蔵される部品を遮蔽させるので、プリント基板の内部に内蔵される部品間の信号干渉現象を減らすことができる。
以下、添付図面に基づいて本発明の好適な実施例を詳細に説明する。
図１は本発明の第１実施例によるプリント基板を示す断面図である。
図１を参照すれば、本発明の第１実施例によるプリント基板は、第１絶縁層２、第１絶縁層２の下部に積層された第１回路パターン４ａ、第１絶縁層２の上部に形成された複数の層間接続部材６ａ及び放熱層６を含む原板１０と、第１絶縁層２の上部に積層された第２絶縁層１２、そして前記第２絶縁層１２、接続部材６ａ及び放熱層６の上部に積層された第３絶縁層１４、及び第３絶縁層１４上に形成された第２回路パターン４ｂを含む。この際、第１絶縁層２、第２絶縁層１２及び第３絶縁層１４は同じ物質を使用するか相異なる物質を使用することができる。
また、本発明の第１実施例によるプリント基板は、複数の層間接続部材６ａ及び放熱層６を第１回路パターン４ａ及び第２回路パターン４ｂに電気的に接続するための複数のブラインドビアホール１６が第１絶縁層２と第３絶縁層１４に形成される。
原板１０は、第１絶縁層２、第１絶縁層２の下部に形成された第１回路パターン４ａ、第１絶縁層２の上部に形成された接続部材６ａ及び放熱層６を含む。
接続部材６ａは、第１絶縁層２の上部、すなわち第２絶縁層１２の内部に形成され、第２絶縁層１２の層間連結、すなわち上部と下部を電気的に連結するための内部ビアホールとして使用される。このような接続部材６ａは第１回路パターン用の第１銅箔４ａより大きい厚さを有し、一般的に円筒形に形成されて、プリント基板の内部で発生する熱を垂直方向に放出する役目をする。この際、接続部材６ａは円筒形だけでなく、四角形、三角形のような多角形の形態に形成されることもできる。
放熱層６は第１絶縁層２の上部、すなわち第２絶縁層１２の内部に第１銅箔４ａより大きい厚さを有するように形成され、プリント基板で発生する熱を垂直方向または水平方向に放出する役目をする。このために、放熱層６は、ブラインドビアホール１６によって第１回路パターン４ａと第２回路パターン４ｂに電気的に接続される。
このような放熱層６は、その上面と下面が接続部材６ａの上面と下面より大きい幅（或いは面積）を有するように複数の層間接続部材６ａ間に形成される。
この際、接続部材６ａ及び放熱層６は第１絶縁層２及び第３絶縁層１４の厚さより大きい厚さを有する。
図２は本発明の第２実施例によるプリント基板を示す断面図である。
ここで、本発明の第２実施例によるプリント基板は、図１に示すプリント基板と同じ部分に同じ符号を付けた。
図２を参照すれば、本発明の第２実施例によるプリント基板は、第１絶縁層２、第１絶縁層２の下部に積層された第１回路パターン４ａ、及び第１絶縁層２の上部に形成された複数の層間接続部材６ａを含む原板１０と、第１絶縁層２の上部に積層された第２絶縁層１２、そして前記第２絶縁層１２と接続部材６ａの上部に積層された第３絶縁層１４、及び第３絶縁層１４上に形成された第２回路パターン４ｂを含む。この際、第１絶縁層２、第２絶縁層１２及び第３絶縁層１４は同じ物質を使用するか相異なる物質を使用することができる。
また、本発明の第２実施例によるプリント基板は、複数の層間接続部材６ａ及び部品２２を第１回路パターン４ａ及び第２回路パターン４ｂに電気的に接続するための複数のブラインドビアホール１６が第１絶縁層２及び第３絶縁層１４に形成される。
原板１０は、第１絶縁層２、第１絶縁層２の下部に形成された第１回路パターン４ａ、及び第１絶縁層２の上部に形成された接続部材６ａを含む。
接続部材６ａは、第１絶縁層２の上部、すなわち第２絶縁層１２の内部に形成され、第２絶縁層１２の層間連結、すなわち上部と下部を電気的に連結するための内部ビアホールとして使用される。
また、接続部材６ａは、プリント基板の内部に内蔵された部品間の信号干渉を遮断するための遮蔽膜の役目をする。
このような接続部材６ａは、プリント基板の内部に内蔵される部品２２と同じかそれより大きい厚さを有し、一般的に円筒形に形成され、プリント基板の内部で発生する熱を垂直方向に放出する役目をする。この際、接続部材６ａは円筒形だけでなく、内部に内蔵される部品２２の周辺を取り囲む四角形、三角形のような多角形の形態に形成されることもできる。
部品２２はベアーＩＣチップ、受動部品、任意のモジュールでパッケージされた部品、いろいろの部品がパッケージされたモジュール基板などの部品のいずれか一つが使用されるか、あるいは少なくとも二つ以上が使用される。
この際、部品２２は、相異なる種類の部品がプリント基板の内部に内蔵される場合、同じ厚さを有するか、あるいは相違なる厚さを有する。
このような部品２２は複数の層間接続部材６ａ間に実装される。
図３は本発明の第３実施例によるプリント基板は示す断面図である。
ここで、本発明の第３実施例によるプリント基板は、図１に示すプリント基板と同じ部分は同じ符号を付けた。
図３を参照すれば、本発明の第３実施例によるプリント基板は、第１絶縁層２、第１絶縁層２の下部に積層された第１回路パターン４ａ、第１絶縁層２の上部に形成された複数の層間接続部材６ａ、及び放熱層６を含む原板１０と、第１絶縁層２の上部に積層された第２絶縁層１２、そして前記第２絶縁層１２の内部に内蔵された部品２２、第２絶縁層１２、接続部材６ａ及び放熱層６の上部に積層された第３絶縁層１４、及び第３絶縁層１４上に形成された第２回路パターン４ｂを含む。この際、第１絶縁層２、第２絶縁層１２及び第３絶縁層１４は同じ物質が使用されるか互いに異なる物質が使用できる。
また、本発明の第３実施例によるプリント基板は、複数の層間接続部材６ａ、放熱層６及び部品２２を第１回路パターン４ａ及び第２回路パターン４ｂに電気的に接続するための複数のブラインドビアホール１６が第１絶縁層２及び第３絶縁層１４に形成される。
原板１０は、第１絶縁層２、そして前記第１絶縁層２の下部に形成された第１回路パターン４ａ、第１絶縁層２の上部に形成された接続部材６ａ、及び放熱層６を含む。
接続部材６ａは、第１絶縁層２の上部、すなわち第２絶縁層１２の内部に形成され、第２絶縁層１２の層間連結、すなわち上部と下部を電気的に連結するための内部ビアホールとして使用される。
このような接続部材６ａは、一般的に円筒形に形成され、プリント基板の内部で発生する熱を垂直方向に放出する役目をする。この際、接続部材６ａは円筒形だけでなく、四角形、三角形のような多角形の形態に形成されることもできる。
放熱層６は、第１絶縁層２の上部、すなわち第２絶縁層１２の内部に形成され、プリント基板で発生する熱を垂直方向または水平方向に放出する役目をする。このために、放熱層６はブラインドビアホール１６によって第１回路パターン４ａと第２回路パターン４ｂに電気的に接続される。
このような放熱層６は、その上面と下面が接続部材６ａの上面と下面より大きい幅を有するように、複数の層間接続部材６ａ間に形成される。
ここで、接続部材６ａ及び放熱層６は、プリント基板の内部に内蔵された部品間の信号干渉を遮断するための遮蔽膜の役目をする。
このために、接続部材６ａ及び放熱層６は、プリント基板の内部に内蔵される部品２２と同じかそれより大きい厚さを有する。
部品２２は、ベアーＩＣチップ、受動部品、任意のモジュールでパッケージされた部品、いろいろの部品がパッケージされたモジュール基板などの部品のいずれか一つが使用されるか少なくとも二つ以上が使用される。
この際、部品２２は、相異なる種類の部品がプリント基板の内部に内蔵される場合、同じ厚さを有するか相異なる厚さを有する。
このような部品２２は複数の層間接続部材６ａ間に実装される。
このように本発明の実施例によるプリント基板は、円筒形の導体で形成された接続部材６ａが内部ビアホールとして使用されるので、垂直方向への放熱効果を向上させることができることになる。
また、本発明の実施例によるプリント基板は、プリント基板の内部に大面積を有する放熱層６が形成されるので、垂直方向及び水平方向への放熱効果を向上させることができることになる。
そして、本発明の実施例によるプリント基板は、プリント基板の内部に部品が内蔵される場合、接続部材６ａ及び放熱層６が内蔵された部品を遮蔽するから、プリント基板の内部に内蔵される部品間の信号干渉現象を減らすことができることになる。
最後に、本発明の実施例によるプリント基板は、プリント基板の内部に部品が内蔵される場合、第１絶縁層２の下部に形成されたブラインドビアホール１６を通じて接続部材６ａ及び放熱層６を外部グラウンドと連結させて、プリント基板の内部の信号干渉効果を減らすことにより、遮蔽効果を向上させることができることになる。
図４Ａ〜図４Ｅは図３に示すプリント基板の製造方法を示す工程断面図である。
まず、図４Ａに示すように、第１絶縁層２の第１面と第２面に厚さの相異なる第１銅箔４ａ及び第２銅箔６が付着された銅張積層板である原板１０を準備する。この際、第２銅箔６は、図２及び図３に示すように、プリント基板の内部に部品が内蔵される場合、内蔵される部品と同じかそれより大きい厚さを有し、図１に示すように、プリント基板の内部に部品が内蔵されない場合には、第１銅箔４ａの厚さより大きい厚さを有する。
その後、エッチング液などを利用して、図４Ｂに示すように、第２銅箔６を選択的に除去して、接続部材６ａと放熱層６及び／または部品実装領域２０を形成する。この際、接続部材６ａは内部ビアホールとして使用される。また、放熱層６及び／または部品実装領域２０は複数の層間接続部材６ａ間に形成される。
第２銅箔６のエッチング工程時、第２銅箔６の選択的除去によって接続部材６ａはいつも形成されるが、部品実装領域２０と放熱層６はプリント基板の使用用途によって、両者のいずれか一つが形成されていないこともある。
言い換えれば、図１に示すように、プリント基板の内部に部品が内蔵されない場合には、部品実装領域２０が形成されず、図２に示すように、プリント基板の内部に複数の部品２２を内蔵する場合には、放熱層６が形成されていないこともある。
しかし、プリント基板の内部に部品２２を内蔵する場合、垂直方向及び水平方向への放熱効果を向上させるためには、図３に示すように、部品実装領域２０及び放熱層６の両者を共に形成することが一番望ましい。この後、図４Ｃに示す段階に進む。
第２銅箔６を選択的に除去して、図１に示すように、複数の層間接続部材６ａと放熱層６のみを形成した場合には、第１絶縁層２上に第２絶縁層１２を載せた後、プレスで加熱、加圧して、第２絶縁層１２を第１絶縁層２上に積層させる。この際、第２絶縁層１２は、接続部材６ａ及び放熱層６の厚さと同じ厚さを有するように形成される。また、放熱層６は、その上面と下面が接続部材６ａの上面と下面より大きい幅を有するように、複数の層間接続部材６ａ間に形成される。
しかし、第２銅箔６を選択的に除去して、図２に示すように、接続部材６ａと部品実装領域２０のみを形成した場合には、部品実装領域２０の内部に部品２２を実装した後、第１絶縁層２上に第２絶縁層１２を載せた後、プレスで加熱、加圧して、第１絶縁層２上に第２絶縁層１２を積層させる。この際、第２絶縁層１２は、接続部材６ａの厚さと同じ厚さを有するように形成される。
また、第２銅箔６を選択的に除去して、図３に示すように、接続部材６ａ、放熱層６及び部品実装領域２０を形成した場合には、部品実装領域２０の内部に部品２２を実装した後、第１絶縁層２上に第２絶縁層１２を載せた後、プレスで加熱、加圧して、第１絶縁層２上に第２絶縁層１２を積層させる。この際、第２絶縁層１２は、接続部材６ａ及び放熱層６の厚さと同じ厚さを有するように形成される。また、放熱層６は、その上面と下面が接続部材６ａの上面と下面より大きい幅を有するように形成される。
第２絶縁層１２を付着した後、接続部材６ａ及び放熱層６上に第２絶縁層１２の残留物が存在する場合、研摩機を利用して基板の上部、すなわち第２絶縁層１２、接続部材６ａ及び放熱層６の上部を研磨する。これにより、接続部材６ａ及び放熱層６の上部に残存する第２絶縁層１２の残留物が除去される。
その後、図４Ｄに示すように、第３絶縁層１４及び第３銅箔４ｂからなる銅箔コーティッド樹脂（ＲＣＣ）をプレスで加熱、加圧して、第２絶縁層１２上に付着する。この際、第２絶縁層１２上に第３絶縁層１４を蒸着させた後、第３絶縁層１４上に第３銅箔４ｂを蒸着させることもできる。
第３銅箔４ｂを付着した後、第１銅箔４ａ及び第３銅箔４ｂと接続部材６ａ及び放熱層６を連結させるために、レーザーを利用してブラインドビアホール１６を形成する。
ブラインドビアホール１６を形成した後、無電解銅メッキ工程を利用して、図４Ｅに示すように、ブラインドビアホール１６の内部に導電性を付与した後、画像形成工程によって回路パターン４ａ、４ｂを形成する。
このように、本発明の実施例によるプリント基板の製造方法は、プリント基板の内部に内蔵される部品と同じかそれより大きい厚さを有する第２銅箔６を選択的に除去し、除去された部分に部品を実装し、部品上に第２絶縁層１２を付着した後、ビアホールを形成して部品の端子を回路パターンと連結させるから、ベアーＩＣチップ、受動部品、任意のモジュールでパッケージされた部品、いろいろの部品がパッケージされたモジュール基板などのように、大きさ及び厚さの相異なる多様な部品を内蔵することができるだけでなく、各部品が連結される部分の精密度を向上させることができることになる。
また、本発明の実施例によるプリント基板の製造方法は、第２銅箔６を選択的に除去した接続部材６ａを内部ビアホールとして使用するから、第２絶縁層１２を貫通する内部ビアホールと、内部ビアホールに導電性を付与するための無電解銅メッキ工程及び電解銅メッキ工程が除去されるので、工程時間を減らすことができるだけでなく、工程費用も減らすことができることになる。
そして、本発明の実施例によるプリント基板の製造方法は、円筒形導体である接続部材６ａが内部ビアホールとして使用されるから、垂直方向への放熱効果を向上させることができるだけでなく、広幅を有する放熱層６が基板の内部に形成されるので、垂直方向及び水平方向に基板の内部の熱を放出させることにより、放熱効果を向上させることができることになる。
更に、本発明の実施例によるプリント基板の製造方法は、接続部材６ａ及び放熱層６がプリント基板の内部に内蔵される部品を遮蔽させるから、プリント基板の内部に内蔵される部品間の信号干渉現象を減らすことができることになる。
図５は本発明の第４実施例によるプリント基板を示す断面図である。
ここで、本発明の第４実施例によるプリント基板は、図１に示すプリント基板と同じ部分は同じ符号を付けた。
図５を参照すれば、本発明の第４実施例によるプリント基板は、第１絶縁層２、第１絶縁層２の下部に積層された第１回路パターン４ａ、第１絶縁層２の上部に形成された複数の層間接続部材６ａ、及び放熱層６を含む原板１０と、第１絶縁層２、接続部材６ａ及び放熱層６の上部に積層された第２絶縁層１２、第２絶縁層１２上に形成された第２回路パターン４ｂを含む。この際、第１絶縁層２及び第２絶縁層１２は同じ物質が使用されるか相異なる物質が使用できる。
また、本発明の第４実施例によるプリント基板は、接続部材６ａ及び放熱層６を第１回路パターン４ａ及び第２回路パターン４ｂに電気的に接続するための複数のブラインドビアホール１６が第１絶縁層２及び第２絶縁層１２に形成される。
原板１０は、第１絶縁層２、第１絶縁層２の下部に形成された第１回路パターン４ａ、第１絶縁層２の上部に形成された接続部材６ａ、及び放熱層６を含む。
接続部材６ａは、第１絶縁層２の上部、すなわち第２絶縁層１２の内部に形成され、第２絶縁層１２の層間連結、すなわち上部と下部を電気的に連結するための内部ビアホールとして使用される。このような接続部材６ａは、第１回路パターン用の第１銅箔４ａより大きい厚さを有し、一般的に円筒形に形成され、プリント基板の内部で発生する熱を垂直方向に放出する役目をする。この際、接続部材６ａは円筒形だけでなく、四角形、三角形のような多角形の形態に形成されることもできる。
放熱層６は、第１絶縁層２の上部、すなわち第２絶縁層１２の内部に第１銅箔４ａより大きい厚さを有するように形成され、プリント基板で発生する熱を垂直方向または水平方向に放出する役目をする。
このような放熱層６は、その上面と下面が接続部材６ａの上面と下面より大きい幅を有するように、複数の層間接続部材６ａ間に形成される。
図６は本発明の第５実施例によるプリント基板を示す断面図である。
ここで、本発明の第５実施例によるプリント基板は、図１に示すプリント基板と同じ部分は同じ符号を付けた。
図６を参照すれば、本発明の第５実施例によるプリント基板は、第１絶縁層２、第１絶縁層２の下部に積層された第１回路パターン４ａ及び第１絶縁層２の上部に形成された複数の層間接続部材６ａを含む原板１０と、第１絶縁層２と接続部材６ａの上部に積層された第２絶縁層１２、第２絶縁層１２の内部に内蔵された部品２２、及び第２絶縁層１２上に形成された第２回路パターン４ｂを含む。この際、第１絶縁層２及び第２絶縁層１２は同じ物質が使用されるか相違なる物質が使用できる。
また、本発明の第５実施例によるプリント基板は、接続部材６ａ及び部品２２を第１回路パターン４ａ及び第２回路パターン４ｂに電気的に接続するための複数のブラインドビアホール１６が第１絶縁層２及び第２絶縁層１２に形成される。
原板１０は、第１絶縁層２、第１絶縁層２の下部に形成された第１回路パターン４ａ、及び第１絶縁層２の上部に形成された接続部材６ａを含む。
接続部材６ａは、第１絶縁層２の上部、すなわち第２絶縁層１２の内部に形成され、第２絶縁層１２の層間連結、すなわち上部と下部を電気的に連結するための内部ビアホールとして使用される。
また、接続部材６ａは、プリント基板の内部に内蔵された部品間の信号干渉を遮断するための遮蔽膜の役目をする。
このような接続部材６ａは、プリント基板の内部に内蔵される部品２２と厚さを有し、一般的に円筒形に形成され、プリント基板の内部で発生する熱を垂直方向に放出する役目をする。この際、接続部材６ａは、円筒形だけでなく内部に内蔵される部品２２を取り囲む四角形、三角形のような多角形の形態に形成されることもできる。
部品２２は、ベアーＩＣチップ、受動部品、任意のモジュールでパッケージされた部品、いろいろの部品がパッケージされたモジュール基板などの部品のいずれか一つが使用されるか少なくとも二つ以上が使用される。
この際、部品２２は、相異なる種類の部品がプリント基板の内部に内蔵される場合、同じ厚さを有するか相異なる厚さを有する。
このような部品２２は、複数の層間接続部材６ａ間に実装される。
図７は本発明の第６実施例によるプリント基板を示す断面図である。
ここで、本発明の第６実施例によるプリント基板は、図１に示すプリント基板と同じ部分は同じ符号を付けた。
図７を参照すれば、本発明の第６実施例によるプリント基板は、第１絶縁層２及び第１絶縁層２の下部に積層された第１回路パターン４ａ、第１絶縁層２の上部に形成された複数の層間接続部材６ａ及び放熱層６を含む原板１０と、第１絶縁層２、接続部材６ａ及び放熱層６の上部に積層された第２絶縁層１２、第２絶縁層１２の内部に内蔵された部品２２、及び第２絶縁層１２上に形成された第２回路パターン４ｂを含む。この際、第１絶縁層２及び第２絶縁層１２は、同じ物質が使用されるか相違なる物質が使用できる。
また、本発明の第６実施例によるプリント基板は、接続部材６ａ、放熱層６及び部品２２を第１回路パターン４ａ及び第２回路パターン４ｂに電気的に接続するための複数のブラインドビアホール１６が第１絶縁層２及び第２絶縁層１２に形成される。
原板１０は、第１絶縁層２、第１絶縁層２の下部に形成された第１回路パターン４ａ、第１絶縁層２の上部に形成された接続部材６ａ、及び放熱層６を含む。
接続部材６ａは、第１絶縁層２の上部、すなわち第２絶縁層１２の内部に形成され、第２絶縁層１２の層間連結、すなわち上部と下部を電気的に連結するための内部ビアホールとして使用される。
このような接続部材６ａは、一般的に円筒形に形成され、プリント基板の内部で発生する熱を垂直方向に放出する役目をする。この際、接続部材６ａは円筒形だけでなく四角形、三角形のような多角形の形態に形成されることもできる。
放熱層６は、第１絶縁層２の上部、すなわち第２絶縁層１２の内部に形成され、プリント基板で発生する熱を垂直方向または水平方向に放出する役目をする。
このような放熱層６は、その上面と下面が接続部材６ａの上面と下面より大きい幅を有するように複数の層間接続部材６ａ間に形成される。
ここで、接続部材６ａ及び放熱層６は、プリント基板の内部に内蔵された部品間の信号干渉を遮断するための遮蔽膜の役目をする。
このために、接続部材６ａ及び放熱層６は、プリント基板の内部に内蔵される部品２２と同じかそれより大きい厚さを有する。
部品２２はベアーＩＣチップ、受動部品、任意のモジュールでパッケージされた部品、いろいろの部品がパッケージされたモジュール基板などの部品のいずれか一つが使用されるか少なくとも二つ以上が使用される。
この際、部品２２は、相異なる種類の部品がプリント基板の内部に内蔵される場合、同じ厚さを有するか相異なる厚さを有する。
このような部品２２は複数の層間接続部材６ａ間に実装される。
このような本発明の実施例によるプリント基板は、円筒形の導体で形成された接続部材６ａが内部ビアホールとして使用されるので、垂直方向への放熱効果を向上させることができることになる。
また、本発明の実施例によるプリント基板は、プリント基板の内部に大面積を有する放熱層６が形成されるので、垂直方向及び水平方向への放熱効果を向上させることができることになる。
そして、本発明の実施例によるプリント基板は、プリント基板の内部に部品が内蔵される場合、接続部材６ａ及び放熱層６が内蔵された部品を遮蔽するので、プリント基板の内部に内蔵される部品間の信号干渉現象を減らすことができることになる。
最後に、本発明の実施例によるプリント基板は、プリント基板の内部に部品が内蔵される場合、第１絶縁層２の下部に形成されたブラインドビアホール１６を通じて接続部材６ａ及び放熱層６を外部グラウンドと連結させて、プリント基板の内部の干渉効果を減らすことにより、遮蔽効果を向上させることができることになる。
図８Ａ〜図８Ｄは図７に示すプリント基板の製造方法を示す工程断面図である。
まず、図８Ａに示すように、第１絶縁層２の第１面と第２面に厚さの相異なる第１銅箔４ａ及び第２銅箔６が付着された銅張積層板である原板１０を準備する。この際、第２銅箔６は、図６及び図７に示すように、プリント基板の内部に部品が内蔵される場合、内蔵される部品と同じかそれより大きい厚さを有し、図５に示すように、部品が内蔵されない場合には、第１銅箔４ａの厚さより大きい厚さを有する。
その後、エッチング液などを利用して、図８Ｂに示すように、第２銅箔６を選択的に除去して、接続部材６ａと放熱層６及び／または部品実装領域２０を形成する。この際、接続部材６ａは内部ビアホールとして使用される。
第２銅箔６のエッチング工程の時、第２銅箔６の選択的除去によって接続部材６ａはいつも形成されるが、部品実装領域２０と放熱層６はプリント基板の使用用途によって、両者のいずれか一つが形成されていないこともある。
言い換えれば、図５に示すように、プリント基板の内部に部品が内蔵されない場合には部品実装領域２０が形成されなく、図６に示すように、プリント基板の内部に複数の部品２２を内蔵する場合には放熱層６が形成されていないこともある。
しかし、プリント基板の内部に部品２２を内蔵する場合、垂直方向及び水平方向への放熱効果を向上させるためには、図７に示すように、部品実装領域２０及び放熱層６の両者を共に形成することが望ましい。
第２銅箔６を選択的に除去して、図５に示すように、接続部材６ａと放熱層６のみを形成した場合には、接続部材６ａ及び放熱層６上に第２絶縁層１２と第３銅箔４ｂからなったＲＣＣを載せた後、プレスで加熱、加圧して積層させる。
この際、第２絶縁層１２と第３銅箔４ｂは別に積層できる。
言い換えれば、接続部材６ａ及び放熱層６上に第２絶縁層１２を積層させた後、第３銅箔４ｂを積層させることもできる。
この際、第２絶縁層１２は、接続部材６ａ及び放熱層６の厚さより大きい厚さを有するように形成される。また、放熱層６は、その上面と下面が接続部材６ａの上面と下面より大きい幅を有するように形成される。
しかし、第２銅箔６を選択的に除去して、図６に示すように、接続部材６ａと部品実装領域２０のみを形成した場合には、部品実装領域２０の内部に部品２２を実装した後、接続部材６ａと部品２２上に第２絶縁層１２と第３銅箔４ｂからなったＲＣＣを載せた後、プレスで加熱、加圧して積層させる。
この際、第２絶縁層１２と第３銅箔４ｂは別に積層できる。
言い換えれば、接続部材６ａ及び放熱層６上に第２絶縁層１２を積層させた後、第３銅箔４ｂを積層させることもできる。
この際、第２絶縁層１２は、接続部材６ａ及び放熱層６間の空間を満たし得る厚さを有するように形成される。また、放熱層６は、その上面と下面が接続部材６ａの上面と下面より大きい幅を有するように形成される。
また、第２銅箔６を選択的に除去して、図７に示すように、接続部材６ａ、放熱層６及び部品実装領域２０を形成した場合には、図８Ｃに示すように、接続部材６ａ、放熱層６及び部品２２上に第２絶縁層１２と第３銅箔４ｂからなったＲＣＣを載せた後、プレスで加熱、加圧して積層させる。
この際、第２絶縁層１２と第３銅箔４ｂは別に積層できる。
言い換えれば、接続部材６ａ及び放熱層６上に第２絶縁層１２を積層させた後、第３銅箔４ｂを積層させることもできる。
この際、第２絶縁層１２は、接続部材６ａ及び放熱層６間の空間を満たし得る厚さを有するように形成される。また、放熱層６は、その上面と下面が接続部材６ａの上面と下面より大きい幅を有するように形成される。
第２絶縁層１２を積層させた後には、第１銅箔４ａ及び第３銅箔４ｂと接続部材６ａ及び放熱層６をそれぞれ電気的に連結させるために、図８Ｄに示すように、レーザーを利用してブラインドビアホール１６を形成した後、ブラインドビアホール１６の内部に銅メッキ層を形成する。
その後、画像形成工程によって回路パターン４ａ、４ｂを形成する。
このように、本発明の実施例によるプリント基板の製造方法は、プリント基板の内部に内蔵される部品と同じかそれより大きい厚さを有する第２銅箔６を選択的に除去し、除去された部分に部品を実装し、部品上に第２絶縁層１２を蒸着した後、ビアホールを形成して部品の端子を回路パターンと連結させるので、ベアーＩＣチップ、受動部品、任意のモジュールでパッケージされた部品、いろいろの部品がパッケージされたモジュール基板などのように、大きさ及び厚さの相違なる多様な部品を内蔵することができるだけでなく、各部品が連結される部分の精密度を向上させることができることになる。
また、本発明の実施例によるプリント基板の製造方法は、第２銅箔６を選択的に除去した接続部材６ａを内部ビアホールとして使用するので、第２絶縁層１２を貫通する内部ビアホールと内部ビアホールに導電性を付与するための無電解銅メッキ工程及び電解銅メッキ工程が省かれて工程時間を減らすことができるだけでなく、工程費用も減らすことができることになる。
そして、本発明の実施例によるプリント基板の製造方法は、円筒形導体である接続部材６ａが内部ビアホールとして使用されるので、垂直方向への放熱効果を向上させることができるだけでなく、広幅を有する放熱層６が基板の内部に形成されて、垂直方向及び水平方向に基板の内部の熱を放出させるので、放熱効果を向上させることができることになる。
最後に、本発明の実施例によるプリント基板の製造方法は、接続部材６ａ及び放熱層６がプリント基板の内部に内蔵される部品を遮蔽させるので、プリント基板の内部に内蔵される部品間の信号干渉現象を減らすことができることになる。
以上説明した本発明は、その好適な実施例に基づいて説明したが、該当の技術分野の熟練した当業者であれば、特許請求範囲に記載した本発明の思想及び領域から逸脱しない範囲内で本発明を多様に修正及び変更することができることが理解できるであろう。なお、原板（１０）なる用語を用いているが、これはサブストレート、基板或いは基板材を含む中間部材としての広い意味を有する。
本発明は、放熱特性を向上させて耐熱信頼性を確保し、工程時間を短縮させて工程費用を減らすプリント基板及びその製造方法に適用可能である。
本発明の第１実施例によるプリント基板を示す断面図である。 本発明の第２実施例によるプリント基板を示す断面図である。 本発明の第３実施例によるプリント基板を示す断面図である。 図３に示すプリント基板の製造方法を説明するための工程断面図である。 図３に示すプリント基板の製造方法を説明するための工程断面図である。 図３に示すプリント基板の製造方法を説明するための工程断面図である。 図３に示すプリント基板の製造方法を説明するための工程断面図である。 図３に示すプリント基板の製造方法を説明するための工程断面図である。 本発明の第４実施例によるプリント基板を示す断面図である。 本発明の第５実施例によるプリント基板を示す断面図である。 本発明の第６実施例によるプリント基板を示す断面図である。 図７に示すプリント基板の製造方法を説明するための工程断面図である。 図７に示すプリント基板の製造方法を説明するための工程断面図である。 図７に示すプリント基板の製造方法を説明するための工程断面図である。 図７に示すプリント基板の製造方法を説明するための工程断面図である。
符号の説明
２、１２、１４ 絶縁層
４ａ、４ｂ、６ 銅箔
６ａ 接続部材
１０ 原板
１６ ブラインドビアホール
２２ 部品

Claims (64)

  1. 第１絶縁層と、
    前記第１絶縁層の上部に導体で形成された複数の層間接続部材と、
    前記接続部材と同じ厚さを有するように前記第１絶縁層上に積層された第２絶縁層と、
    前記第２絶縁層上に積層された第３絶縁層と、
    前記第１絶縁及び前記第３絶縁層の外層にそれぞれ形成された回路パターンと、
    前記回路パターンと前記接続部材を電気的に連結させるために、前記第１絶縁層と前記第３絶縁層に形成された複数のブラインドビアホールと、
    を含むことを特徴とするプリント基板。
  2. 前記接続部材は、円筒形、三角形及び四角形のいずれか一つの形態に形成されることを特徴とする、請求項１に記載のプリント基板。
  3. 前記第１絶縁層上部の前記複数の接続部材間に形成された放熱層をさらに含むことを特徴とする、請求項１に記載のプリント基板。
  4. 前記放熱層は、その上面と下面が前記接続部材の上面と下面の幅より大きい幅を有することを特徴とする、請求項３に記載のプリント基板。
  5. 前記放熱層は、前記ブラインドビアホールによって前記回路パターンと電気的に接続されることを特徴とする、請求項４に記載のプリント基板。
  6. 前記接続部材及び放熱層は、前記第１絶縁及び第３絶縁層の厚さより大きい厚さを有することを特徴とする、請求項５に記載のプリント基板。
  7. 前記放熱層が形成されていない前記接続部材間の前記第２絶縁層の内部に内蔵された部品をさらに含むことを特徴とする、請求項５に記載のプリント基板。
  8. 前記部品は、ブラインドビアホールによって前記回路パターンと電気的に連結されることを特徴とする、請求項７に記載のプリント基板。
  9. 前記部品は、ベアーＩＣチップ、受動部品、任意のモジュールでパッケージされた部品及びいろいろの部品がパッケージされたモジュール基板のいずれか一つであるか少なくとも二つ以上であることを特徴とする、請求項８に記載のプリント基板。
  10. 前記接続部材及び放熱層は、前記部品の厚さと同じかそれより大きい厚さを有することを特徴とする、請求項９に記載のプリント基板。
  11. 前記接続部材間の前記第２絶縁層の内部に内蔵された部品をさらに含むことを特徴とする、請求項１に記載のプリント基板。
  12. 前記部品は、ブラインドビアホールによって前記回路パターンと電気的に連結されることを特徴とする、請求項１１に記載のプリント基板。
  13. 前記部品は、ベアーＩＣチップ、受動部品、任意のモジュールでパッケージされた部品及びいろいろの部品がパッケージされたモジュール基板のいずれか一つであるか少なくとも二つ以上であることを特徴とする、請求項１２に記載のプリント基板。
  14. 前記接続部材は、前記部品の厚さと同じかそれより大きい厚さを有することを特徴とする、請求項１３に記載のプリント基板。
  15. 前記接続部材は、前記部品を取り囲む円筒形、三角形及び四角形のいずれか一つの形態に形成されることを特徴とする、請求項１１に記載のプリント基板。
  16. 前記接続部材は、ブラインドビアホールによって前記絶縁層の銅箔と電気的に連結され、前記部品の上下部を取り囲む遮蔽膜の形態に構成されて部品間の信号干渉の遮蔽役目をするように形成されることを特徴とする、請求項１５に記載のプリント基板。
  17. 前記接続部材及び前記部品の上下部を取り囲む遮蔽膜の形態に構成された部分の一部がグラウンド回路と連結されるように形成されることを特徴とする、請求項１６に記載のプリント基板。
  18. 第１絶縁層と、
    前記第１絶縁層の上部に導体で形成された複数の層間接続部材と、
    前記接続部材間の空間を満たし得る厚さで前記第１絶縁層上に積層された第２絶縁層と、
    前記第１絶縁層及び前記第２絶縁層の外層にそれぞれ形成された回路パターンと、
    前記回路パターンと前記接続部材を電気的に連結するために、前記第１絶縁層と前記第２絶縁層に形成された複数のブラインドビアホールと、
    を含むことを特徴とするプリント基板。
  19. 前記接続部材は、円筒形、三角形及び四角形のいずれか一つの形態に形成されることを特徴とする、請求項１８に記載のプリント基板。
  20. 前記第１絶縁層上部の前記複数の接続部材間に形成された放熱層をさらに含むことを特徴とする、請求項１９に記載のプリント基板。
  21. 前記放熱層は、その上面と下面が前記接続部材の上面と下面の幅より大きい幅を有することを特徴とする、請求項２０に記載のプリント基板。
  22. 前記放熱層は、前記ブラインドビアホールによって前記回路パターンと電気的に連結されることを特徴とする、請求項２１に記載のプリント基板。
  23. 前記接続部材及び放熱層は、前記第１絶縁層の厚さより大きい厚さを有することを特徴とする、請求項２２に記載のプリント基板。
  24. 前記放熱層が形成されていない前記接続部材間の前記第２絶縁層の内部に内蔵された部品をさらに含むことを特徴とする、請求項２２に記載のプリント基板。
  25. 前記部品は、前記ブラインドビアホールによって前記回路パターンと電気的に連結されることを特徴とする、請求項２３に記載のプリント基板。
  26. 前記部品は、ベアーＩＣチップ、受動部品、任意のモジュールでパッケージされた部品及びいろいろの部品がパッケージされたモジュール基板のいずれか一つであるか少なくとも二つ以上であることを特徴とする、請求項２５に記載のプリント基板。
  27. 前記接続部材及び放熱層は、前記部品の厚さと同じかそれより大きい厚さを有することを特徴とする、請求項２６に記載のプリント基板。
  28. 前記接続部材間の前記第２絶縁層の内部に内蔵された部品をさらに含むことを特徴とする、請求項１９に記載のプリント基板。
  29. 前記部品は、前記ブラインドビアホールによって前記回路パターンと電気的に連結されることを特徴とする、請求項２８に記載のプリント基板。
  30. 前記部品は、ベアーＩＣチップ、受動部品、任意のモジュールでパッケージされた部品及びいろいろの部品がパッケージされたモジュール基板のいずれか一つであるか少なくとも二つ以上であることを特徴とする、請求項２９に記載のプリント基板。
  31. 前記接続部材は、前記部品の厚さと同じかそれより大きい厚さを有することを特徴とする、請求項３０に記載のプリント基板。
  32. 前記接続部材は、前記部品を取り囲む円筒形、三角形及び四角形のいずれか一つの形態に形成されることを特徴とする、請求項２８に記載のプリント基板。
  33. 前記接続部材は、ブラインドビアホールによって前記絶縁層の銅箔と電気的に連結され、前記部品の上下部を取り囲む遮蔽膜の形態に構成されて部品間の信号干渉の遮蔽役目をするように形成されることを特徴とする、請求項３２に記載のプリント基板。
  34. 前記接続部材及び前記部品の上下部を取り囲む遮蔽膜の形態に構成された部分の一部がグラウンド回路と連結されるように形成されることを特徴とする、請求項３３に記載のプリント基板。
  35. （ａ）第１絶縁層の第１面と第２面に銅箔が積層された銅張積層板を準備する段階と、
    （ｂ）前記第１絶縁層の第１面に積層された銅箔を選択的に除去して、導体からなる複数の層間接続部材を形成する段階と、
    （ｃ）前記第１絶縁層上に第２絶縁層と１面が銅箔からなるＲＣＣを積層する段階と、
    （ｄ）最外層の銅箔と前記第１絶縁及び第２絶縁層にブラインドビアホールを形成する段階と、
    （ｅ）前記最外層の銅箔をパターニングして回路パターンを形成する段階と、
    を含むことを特徴とする、プリント基板の製造方法。
  36. 前記第１絶縁層の第１面に積層された銅箔は、前記第２面に積層された銅箔より大きい厚さを有することを特徴とする、請求項３５に記載のプリント基板の製造方法。
  37. 前記第２絶縁層は、前記第１絶縁層の第１面に積層された銅箔に形成された前記接続部材間の空間を満たし得る厚さを有することを特徴とする、請求項３６に記載のプリント基板の製造方法。
  38. 前記（ｂ）段階は、前記複数の層間接続部材間に放熱層を形成する段階をさらに含むことを特徴とする、請求項３５に記載のプリント基板の製造方法。
  39. 前記放熱層は、上面と下面が前記接続部材の上面と下面より大きい面を有することを特徴とする、請求項３７に記載のプリント基板の製造方法。
  40. 前記（ｄ）段階の後、前記放熱層と前記回路パターンを電気的に連結させるために、前記ブラインドビアホールの内部に銅メッキ層を形成する段階をさらに含むことを特徴とする、請求項３９に記載のプリント基板の製造方法。
  41. 前記接続部材及び放熱層は、前記第１絶縁層の厚さより大きい厚さを有することを特徴とする、請求項４０に記載のプリント基板の製造方法。
  42. 前記（ｂ）段階は、
    前記放熱層が形成されていない領域に部品実装領域を形成する段階と、前記部品実装領域に部品を実装する段階とをさらに含むことを特徴とする、請求項３８に記載のプリント基板の製造方法。
  43. 前記（ｄ）段階の後、前記部品と前記回路パターンを電気的に連結させるために、前記ブラインドビアホールの内部に銅メッキ層を形成する段階をさらに含むことを特徴とする、請求項４２に記載のプリント基板の製造方法。
  44. 前記部品は、ベアーＩＣチップ、受動部品、任意のモジュールでパッケージされた部品及びいろいろの部品がパッケージされたモジュール基板のいずれか一つであるか少なくとも二つ以上であることを特徴とする、請求項４３に記載のプリント基板の製造方法。
  45. 前記接続部材及び放熱層は、前記部品の厚さと同じかあるいは前記部品の厚さより大きい厚さを有することを特徴とする、請求項４４に記載のプリント基板の製造方法。
  46. 前記（ｂ）段階は、
    前記第１絶縁層の第１面に積層された銅箔を選択的に除去して部品実装領域を形成する段階と、前記部品実装領域に部品を実装する段階とをさらに含むことを特徴とする、請求項３７に記載のプリント基板の製造方法。
  47. 前記（ｄ）段階の後、前記部品と前記回路パターンを電気的に連結させるために、前記ブラインドビアホールの内部に銅メッキ層を形成する段階をさらに含むことを特徴とする、請求項４６に記載のプリント基板の製造方法。
  48. 前記部品は、ベアーＩＣチップ、受動部品、任意のモジュールでパッケージされた部品及びいろいろの部品がパッケージされたモジュール基板のいずれか一つであるか少なくとも二つ以上であることを特徴とする、請求項４７に記載のプリント基板の製造方法。
  49. 前記接続部材は、前記部品の厚さと同じかあるいは前記部品の厚さより大きい厚さを有することを特徴とする、請求項４８に記載のプリント基板の製造方法。
  50. （ａ）第１絶縁層の第１面と第２面に銅箔が積層された銅張積層板を準備する段階と、
    （ｂ）前記第１絶縁層の第１面に積層された銅箔を選択的に除去して導体からなる複数の層間接続部材を形成する段階と、
    （ｃ）前記第１絶縁層上に第２絶縁層を積層する段階と、
    （ｄ）前記第２絶縁層上に第３絶縁層と１面が銅箔からなるＲＣＣを積層する段階と、
    （ｅ）前記第１絶縁及び第３絶縁層にブラインドビアホールを形成する段階と、
    （ｆ）前記最外層の銅箔をパターニングして回路パターンを形成する段階と、
    を含むことを特徴とする、プリント基板の製造方法。
  51. 前記第１絶縁層の第１面に積層された銅箔は、前記第２面に積層された銅箔より大きい厚さを有することを特徴とする、請求項５０に記載のプリント基板の製造方法。
  52. 前記第２絶縁層は、前記第１絶縁層の第１面に積層された銅箔の厚さと同じ厚さを有することを特徴とする、請求項５１に記載のプリント基板の製造方法。
  53. 前記（ｂ）段階は、前記複数の層間接続部材間に放熱層を形成する段階をさらに含むことを特徴とする、請求項５０に記載のプリント基板の製造方法。
  54. 前記放熱層は、上面と下面が前記接続部材の上面と下面より大きい面を有することを特徴とする、請求項５３に記載のプリント基板の製造方法。
  55. 前記（ｅ）段階の後、前記放熱層と前記回路パターンを電気的に連結させるために、前記ブラインドビアホールの内部に銅メッキ層を形成する段階をさらに含むことを特徴とする、請求項５４に記載のプリント基板の製造方法。
  56. 前記接続部材及び放熱層は、前記第１絶縁及び第３絶縁層の厚さより大きい厚さを有することを特徴とする、請求項５５に記載のプリント基板の製造方法。
  57. 前記（ｂ）段階は、
    前記放熱層が形成されていない領域に部品実装領域を形成する段階と、前記部品実装領域に部品を実装する段階とをさらに含むことを特徴とする、請求項５４に記載のプリント基板の製造方法。
  58. 前記（ｄ）段階の後、前記部品と前記回路パターンを電気的に連結させるために、前記ブラインドビアホールの内部に銅メッキ層を形成する段階をさらに含むことを特徴とする、請求項５７に記載のプリント基板の製造方法。
  59. 前記部品は、ベアーＩＣチップ、受動部品、任意のモジュールでパッケージされた部品及びいろいろの部品がパッケージされたモジュール基板のいずれか一つであるか少なくとも二つ以上であることを特徴とする、請求項５８に記載のプリント基板の製造方法。
  60. 前記接続部材及び放熱層は、前記部品の厚さと同じかあるいは前記部品の厚さより大きい厚さを有することを特徴とする、請求項５９に記載のプリント基板の製造方法。
  61. 前記（ｂ）段階は、
    前記第１絶縁層の第１面に積層された銅箔を選択的に除去して部品実装領域を形成する段階と、前記部品実装領域に部品を実装する段階とをさらに含むことを特徴とする、請求項５０に記載のプリント基板の製造方法。
  62. 前記（ｄ）段階の後、前記部品と前記回路パターンを電気的に連結させるために、前記ブラインドビアホールの内部に銅メッキ層を形成する段階をさらに含むことを特徴とする、請求項６１に記載のプリント基板の製造方法。
  63. 前記部品は、ベアーＩＣチップ、受動部品、任意のモジュールでパッケージされた部品及びいろいろの部品がパッケージされたモジュール基板のいずれか一つであるか少なくとも二つ以上であることを特徴とする、請求項６２に記載のプリント基板の製造方法。
  64. 前記接続部材は、前記部品の厚さと同じかあるいは前記部品の厚さより大きい厚さを有することを特徴とする、請求項６３に記載のプリント基板の製造方法。
JP2007171978A 2006-06-30 2007-06-29 プリント基板及びその製造方法 Pending JP2008016844A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060060803A KR100751995B1 (ko) 2006-06-30 2006-06-30 인쇄회로기판 및 그 제조방법

Publications (1)

Publication Number Publication Date
JP2008016844A true JP2008016844A (ja) 2008-01-24

Family

ID=38615352

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007171978A Pending JP2008016844A (ja) 2006-06-30 2007-06-29 プリント基板及びその製造方法

Country Status (5)

Country Link
US (1) US20080000680A1 (ja)
JP (1) JP2008016844A (ja)
KR (1) KR100751995B1 (ja)
CN (1) CN101098584A (ja)
DE (1) DE102007029713A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013135168A (ja) * 2011-12-27 2013-07-08 Ibiden Co Ltd プリント配線板
JP2017085073A (ja) * 2015-10-27 2017-05-18 サムソン エレクトロ−メカニックス カンパニーリミテッド． プリント回路基板及びプリント回路基板の製造方法

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101572600B1 (ko) 2007-10-10 2015-11-27 테세라, 인코포레이티드 다층 배선 요소와 마이크로전자 요소가 실장된 어셈블리
KR101095161B1 (ko) * 2010-10-07 2011-12-16 삼성전기주식회사 전자부품 내장형 인쇄회로기판
TWI542260B (zh) 2010-12-24 2016-07-11 Ｌｇ伊諾特股份有限公司 印刷電路板及其製造方法
CN102548239A (zh) * 2012-01-09 2012-07-04 华为终端有限公司 一种电路板的制作方法、电路板和电子设备
KR20140021910A (ko) * 2012-08-13 2014-02-21 삼성전기주식회사 코어기판 및 이를 이용한 인쇄회로기판
CN104703383B (zh) * 2013-12-10 2018-02-02 深南电路有限公司 加工印刷电路板的方法和印刷电路板
JP2016015432A (ja) * 2014-07-03 2016-01-28 イビデン株式会社 回路基板及びその製造方法
CN106658943B (zh) * 2016-12-13 2019-11-08 上海摩软通讯技术有限公司 电路板
KR20210076585A (ko) * 2019-12-16 2021-06-24 삼성전기주식회사 전자부품 내장기판

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003347741A (ja) * 2002-05-30 2003-12-05 Taiyo Yuden Co Ltd 複合多層基板およびそれを用いたモジュール
JP2004146419A (ja) * 2002-10-22 2004-05-20 Taiyo Yuden Co Ltd 複合多層基板およびそれを用いたモジュール
JP2005135998A (ja) * 2003-10-28 2005-05-26 Matsushita Electric Works Ltd 電気部品内蔵回路板及びその製造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5906042A (en) * 1995-10-04 1999-05-25 Prolinx Labs Corporation Method and structure to interconnect traces of two conductive layers in a printed circuit board
AU4902897A (en) * 1996-11-08 1998-05-29 W.L. Gore & Associates, Inc. Method for improving reliability of thin circuit substrates by increasing the T of the substrate
JP3838800B2 (ja) * 1998-12-15 2006-10-25 富士通株式会社 多層プリント配線板製造方法
KR100533276B1 (ko) 1999-02-26 2005-12-05 엘지전자 주식회사 방열부재를 구비한 인쇄회로기판 및 그 제조방법
JP2002026250A (ja) * 2000-07-12 2002-01-25 Denso Corp 積層回路モジュールの製造方法
JP3910045B2 (ja) * 2001-11-05 2007-04-25 シャープ株式会社 電子部品内装配線板の製造方法
JP3956204B2 (ja) * 2002-06-27 2007-08-08 日本特殊陶業株式会社 積層樹脂配線基板及びその製造方法、積層樹脂配線基板用金属板
JP3822549B2 (ja) * 2002-09-26 2006-09-20 富士通株式会社 配線基板
JP4339739B2 (ja) * 2004-04-26 2009-10-07 太陽誘電株式会社 部品内蔵型多層基板
JP4347143B2 (ja) * 2004-06-10 2009-10-21 日本メクトロン株式会社 回路基板およびその製造方法
KR100716826B1 (ko) * 2005-05-10 2007-05-09 삼성전기주식회사 전자부품이 내장된 기판의 제조방법
TWI278268B (en) * 2006-02-23 2007-04-01 Via Tech Inc Arrangement of non-signal through vias and wiring board applying the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003347741A (ja) * 2002-05-30 2003-12-05 Taiyo Yuden Co Ltd 複合多層基板およびそれを用いたモジュール
JP2004146419A (ja) * 2002-10-22 2004-05-20 Taiyo Yuden Co Ltd 複合多層基板およびそれを用いたモジュール
JP2005135998A (ja) * 2003-10-28 2005-05-26 Matsushita Electric Works Ltd 電気部品内蔵回路板及びその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013135168A (ja) * 2011-12-27 2013-07-08 Ibiden Co Ltd プリント配線板
JP2017085073A (ja) * 2015-10-27 2017-05-18 サムソン エレクトロ−メカニックス カンパニーリミテッド． プリント回路基板及びプリント回路基板の製造方法

Also Published As

Publication number Publication date
DE102007029713A1 (de) 2008-01-10
US20080000680A1 (en) 2008-01-03
KR100751995B1 (ko) 2007-08-28
CN101098584A (zh) 2008-01-02

Similar Documents

Publication Publication Date Title
JP2008016844A (ja) プリント基板及びその製造方法
KR100653249B1 (ko) 메탈코어, 패키지 기판 및 그 제작방법
JP2008198999A (ja) 電子素子内蔵印刷回路基板及びその製造方法
US20090277673A1 (en) PCB having electronic components embedded therein and method of manufacturing the same
JPWO2007126090A1 (ja) 回路基板、電子デバイス装置及び回路基板の製造方法
JP5989814B2 (ja) 埋め込み基板、印刷回路基板及びその製造方法
KR101516072B1 (ko) 반도체 패키지 및 그 제조 방법
KR102194718B1 (ko) 임베디드 기판 및 임베디드 기판의 제조 방법
JP2006303202A (ja) 部品内蔵型プリント配線板とその製造方法
WO2014162478A1 (ja) 部品内蔵基板及びその製造方法
KR101874992B1 (ko) 부품 내장형 인쇄회로기판 및 이의 제조방법
KR101905879B1 (ko) 인쇄회로기판 및 그의 제조 방법
JP2016082163A (ja) プリント配線板
JP2009289790A (ja) 部品内蔵プリント配線板及び部品内蔵プリント配線板の製造方法
KR101167453B1 (ko) 전자부품 내장형 인쇄회로기판 및 그 제조방법
JP6587795B2 (ja) 回路モジュール
JP3086332B2 (ja) 多層プリント配線板の製造方法
KR100972431B1 (ko) 임베디드 인쇄회로기판 및 그 제조방법
KR20090123032A (ko) 반도체 칩 내장형 인쇄회로기판 제조 방법
JP6633151B2 (ja) 回路モジュール
KR101147343B1 (ko) 복수의 소자가 내장된 집적 인쇄회로기판 및 그 제조 방법
JP2013115110A (ja) 段差構造のプリント配線板
KR101609268B1 (ko) 임베디드 기판 및 임베디드 기판의 제조 방법
KR20150059086A (ko) 칩 내장 기판 및 그 제조 방법
JP2018101776A (ja) プリント回路基板及びパッケージ

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091013

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100330