TWI542260B - 印刷電路板及其製造方法 - Google Patents

印刷電路板及其製造方法 Download PDF

Info

Publication number
TWI542260B
TWI542260B TW100147416A TW100147416A TWI542260B TW I542260 B TWI542260 B TW I542260B TW 100147416 A TW100147416 A TW 100147416A TW 100147416 A TW100147416 A TW 100147416A TW I542260 B TWI542260 B TW I542260B
Authority
TW
Taiwan
Prior art keywords
layer
insulating layer
circuit
hole
insulating
Prior art date
Application number
TW100147416A
Other languages
English (en)
Other versions
TW201247036A (en
Inventor
李尚銘
尹星雲
李赫洙
李誠遠
全起道
Original Assignee
Ｌｇ伊諾特股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020100134484A external-priority patent/KR101262513B1/ko
Priority claimed from KR1020100134487A external-priority patent/KR101154700B1/ko
Priority claimed from KR1020100134481A external-priority patent/KR101154720B1/ko
Application filed by Ｌｇ伊諾特股份有限公司 filed Critical Ｌｇ伊諾特股份有限公司
Publication of TW201247036A publication Critical patent/TW201247036A/zh
Application granted granted Critical
Publication of TWI542260B publication Critical patent/TWI542260B/zh

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H05K3/202—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using self-supporting metal foil pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4647—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer around previously made via studs
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4682—Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/098—Special shape of the cross-section of conductors, e.g. very thick plated conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0323—Working metal substrate or core, e.g. by etching, deforming
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0376—Etching temporary metallic carrier substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/465—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer having channels for the next circuit layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Description

印刷電路板及其製造方法
本發明係主張關於2010年12月24日申請之韓國專利案號10-2010-0134481、2010年12月24日申請之韓國專利案號10-2010-0134484和2010年12月24日申請之韓國專利案號10-2010-0134487之優先權。藉以引用的方式併入本文用作參考。
本發明係關於一種印刷電路板及其製造方法。
印刷電路板(PCB)為使用一導電材料，例如：銅來印刷電路圖形於一絕緣基板而形成。印刷電路板涉及一種在黏著電子部件於其上前的一板體。亦即，印刷電路板涉及一電路板，在該板中，黏著位置已被定義在一平面板體上以黏著各種形式的電子裝置且電路圖形係被固定印刷在該平面板體上以將電子裝置彼此連接。
如此的PCB可分成單層PCB和多層PCB，例如一疊板(build-up board)。
疊板，亦即，多層PCB係一層層的製造，且多層PCB的品質經評量以改善多層PCB的生產率。此外，互連線(interconnection lines)係精確地連接以製造出高密度和小尺寸的PCB。根據疊層製程，互連線形成在層與層之間以透過形成在層間的通孔(via holes)連接各層。可使用雷射製程代替機械鑽孔來形成微型尺寸(micro size)的通孔。
圖1為根據習知技術繪示一多層PCB的剖視圖。
參照圖1，根據習知技術的多層PCB 10包含一核心絕緣層1、形成在核心絕緣層1上的內層電路圖形層3、4埋覆內層電路圖形層3、4的上和下絕緣層5、6以及分別形成在上和下絕緣層5、、6上的外層電路圖形層7、8。
一導電埋孔(conductive via)2和複數個導電通孔(conductive via holes)形成在核心絕緣層1和上和下絕緣層5、6中以電性連接內層電路圖形層3、4至外層電路圖形層7、8。
根據習知技術，具有上述結構的多層PCB 10可藉由形成偶數個電路圖形層(如圖1所示的四層)而被製造出。在設置該些絕緣層後，作為外層的兩絕緣層係透過鑽孔作業或雷射製程彼此連接。然而，由於該些電路圖形層的數量係限制在偶數數量，基板的厚度可能增加，因此多層PCB 10無法應用在可攜式電子產品或為輕薄結構的基板，例如：半導體晶片。
實施例提供一種印刷電路板具有新穎結構及其製造方法。
實施例提供一種印刷電路板包含奇數個電路層及其製造方法。
根據實施例，一印刷電路板包含一核心絕緣層、至少一貫孔穿越該核心絕緣層、一內層電路層埋覆在該核心絕緣層中、以及一外層電路層在該核心絕緣層的上表面或下表面上，其中該貫孔包含具有一第一寬度的一中央部和具有一第二寬度的一接觸部，該接觸部與該核心絕緣層的一表面接觸，且該第一寬度大於該第二寬度。
根據實施例，一印刷電路板包含一核心絕緣層、至少一貫孔穿越該核心絕緣層、一內層電路層埋覆在該核心絕緣層中、以及一外層電路層在該核心絕緣層的上表面或下表面上，其中包含該內層電路層和該外層電路層的一電路層之數量為2n+1(n為正整數)。
根據實施例，一種印刷電路板的製造方法包含步驟如下：藉由蝕刻一金屬基板，形成至少一貫孔和一內層電路層；形成一絕緣層以埋覆該貫孔；以及形成一外層電路層在該絕緣層的上表面或下表面上。
根據實施例，該內層電路層和該些貫孔係同時形成，所以可以減少製造步驟。此外，由於該印刷電路板包含奇數個電路層，該印刷電路板可有輕與薄的結構。
此外，該些貫孔埋覆在多層印刷電路板的絕緣層中，所以可以改善散熱功能。由於未採用電鍍法來形成該些貫孔，製造成本得以降低。
再者，該外層電路層可以埋覆式(buried)電路圖形的形式來提供，所以得以具有微型圖形。
在後文中，實施例將參照圖示進行詳細說明，因此熟知此技藝者可藉由實施例而輕易實現。然而，實施例可有各種不被限定修改。
在下方的描述裡，當一部份被指稱其包含一元件，除非文意另指，該部份不排除另一元件且更包含任一元件。
在圖式中出現的每一層的厚度和尺寸可能因便利或明確之目的而被誇大、省略或示意性繪示。此外，元件的尺寸並未完全地反應一真實尺寸。在下方描述中，相同的元件將以相同元件符號標示。
在實施例的描述中，應該理解，當一層(或膜)、一區域、或一片體被指出在任一層(或膜)、任一區域、或任一片體上或下方時，其可直接或間接地在另一層(或膜)、區域、或片體，或者也可出現一或複數個中介層。
根據實施例，一貫孔和一內層電路層係透過蝕刻製程而同時形成，因此包含奇數個電路層的一多層印刷電路板(PCB)得以不使用電鍍法而形成。
在後文中，根據實施例的PCB將參照圖2至13進行說明。
圖2為根據第一實施例之印刷電路板的剖視圖。
參照圖2，根據實施例，PCB 100包含一核心絕緣層，該核心絕緣層形成有一第一絕緣層120和一第二絕緣層125；複數個貫孔115形成在該核心絕緣層中；一內層電路層111形成在該核心絕緣層中；以及一第一和一第二外層電路層131、135、145分別形成在第一和第二絕緣層120、125上。
第一絕緣層120形成在第二絕緣層125上，且一額外的絕緣層(未繪示)可出現在第一和第二絕緣層120、125之間。
第一和第二絕緣層120、125可包含一熱固性高分子基板；一熱塑性高分子基板；一陶瓷基板或一有機/無機複合基板。第一和第二絕緣層120、125可包含高分子樹脂，例如：環氧化合物絕緣樹脂，或聚醯亞胺樹脂。此外，第一和第二絕緣層120、125可藉由使用包含固體組分的樹脂來形成，例如：玻璃織維。
第一和第二絕緣層120、125可藉由使用相同的材料來形成。
第一和第二絕緣層120、125可分別具有一厚度在30μm至80μm之範圍。
具有第一和第二絕緣層120、125疊層結構的核心絕緣層之厚度在60 μm至160 μm的範圍，較佳者，在60 μm至140 μm的範圍。而該些貫孔115和該內層電路層111形成在該核心絕緣層中。
該些貫孔115為導電貫孔，穿透第一和第二絕緣層120、125。貫孔115在第一和第二絕緣層120、125之間的界面具有最大寬度d1。每一貫孔115的寬度在當其往第一和第二絕緣層120、125之上表面延伸時逐漸地變窄。因此，與第一和第二絕緣層120、125上表面接觸之每一貫孔115的截面具有最小寬度d2，因此貫孔115具有六邊形的剖面形狀。
貫孔115的寬度d1、d2在約20 μm至約100 μm的範圍。
貫孔115為一種導電貫孔，且能使用包含Cu的合金來形成。
內層電路層111形成在第二絕緣層125上。
內層電路層111形成在第二絕緣層125上。內層電路層111的電路圖形的厚度在約6 μm至30 μm的範圍，而其寬度約50 μm或更少，較佳者為30 μm，因此得以形成微型圖形(micro pattern)。
內層電路層111具有三角形剖面。
內層電路層111使用與貫孔115第三部份115c相同的材料來形成。
包含連接至貫孔115的貫孔焊墊135、145和電路圖形131的外層電路層131、135、145係分別形成在第一和第二絕緣層120、125的上和下表面上。
外層電路層131、135、145可分成形成在該核心絕緣層上的第一外層電路層131、135和形成在該核心絕緣層下方的第二外層電路層145。
外層電路層131、135、145可形成具有30 μm/30 μm線路/間距(line/space)的微型圖形。為達此目的，可設置厚度範圍為6 μm至30 μm的一銅層，然後該銅層經蝕刻以形成外層電路層131、135、145。
雖然描述外層電路層131、135、145形成在為單層形式的核心絕緣層上和下方，但實施例並非限定於此。舉例而言，在形成用來埋覆在第一和第二絕緣層120、125上之外層電路層131、135、145的一上絕緣層之後，該電路層能形成在該上絕緣層上以形成多層PCB。
如上所述，由於根據實施例，內層電路層111埋覆在PCB 100的核心絕緣層中，具有數量為2n+1(n為正整數)的電路層得以形成。此外，在以該核心絕緣層為基礎下，絕緣層具有與電路層相同的數量，因此得以防止PCB往一方向彎曲。
因此，奇數個電路層得以在不增加絕緣層的數量下形成。此外，由於包含導電材料的貫孔115形成在該核心絕緣層中，散熱效率得以改善。
在後文中，將參照圖3至13說明圖2之PCB的製造方法。
首先，準備如圖3所示的一導電金屬基板110。
導電金屬基板110可藉由使用包含Cu的一合金而形成為一捲狀箔片(rolled foil)或一電解箔片(electrolytic foil)。導電金屬基板110可根據產品規格而有不同厚度。金屬基板110的厚度最好在80 μm至170 μm的範圍。金屬基板110的表面可透過一表面處理製程，例如酸洗(pickling)或沖洗(flushing)來處理。
然後，如圖4所示，一光阻膜116貼附至金屬基板110的上表面上。
光阻膜116形成一蝕刻圖形以用來蝕刻金屬基板110。光阻膜116可有在15 μm至30 μm的範圍內的不同厚度，且可採用UV曝光型光阻膜和LDI曝光型光阻膜。
之後，如圖5所示，光阻膜116經曝光和顯影製程以形成一光阻圖形(未繪示)，且金屬基板110藉由使用該光阻圖形作為光罩(mask)來進行蝕刻，藉以形成貫孔115的第一部份115a和內層電路層111。
然後，部份的金屬基板110藉由使用濕蝕刻溶液進行濕蝕刻(wet etched)，例如氯化銅(cupric chloride)和氯化鐵(iron chloride)，來同時形成貫孔115的第一部份115a和內層電路層111。光阻圖形的厚度可被調整以使貫孔115之第一部份115a的高度不同於內層電路層111的高度。
雖然在貫孔115的第一部份115a和內層電路層111有著一高度差異，由於貫孔115的第一部份115a和內層電路層111係被同時蝕刻，內層電路層111可具有三角形剖面。
如圖5所示，在貫孔115的第一部份115a和內層電路層111經蝕刻後，光阻圖形藉由使用NaOH稀釋溶液而分離(delaminated)。
接著，如圖6所示，第一絕緣層120以貫孔115的第一部份115a和內層電路層111可被埋覆在第一絕緣層120中的方式形成。
第一絕緣層120得以藉由使用熱塑性樹脂(thermosetting resin)或具有固體組分(solid component)的熱固性樹脂(thermoplastic resin)來形成，例如：玻璃織維、或不具固體組分的熱固性樹脂。第一絕緣層120可具有約30 μm至約80 μm之範圍的厚度。
之後，一銅箔層130形成在第一絕緣層120上。
銅箔層130係為一金屬層作為第一外層電路層131、135的一基部(base)且具有6 μm至30 μm之範圍的厚度，因此線路/間距得以形成為30 μm/30 μm。較佳者，銅箔層130具有6 μm至20 μm之範圍的厚度，因此線路/間距得以形成為15 μm/15 μm或更小。
第一絕緣層120和銅箔層130能使用CCL(銅箔基板)來形成。
之後，如圖7所示，該些光阻膜136分別形成在銅箔層130上和金屬基板110之下。
形成在金屬基板110下方的光阻膜136作為一基部以形成一光阻圖形，該光阻圖形用來形成貫孔115的第二部份115b和內層電路層111。此外，形成在銅箔層130上的光阻膜136作為一基部以形成一光阻圖形在金屬基板110的下方，以及在對於金屬基板110的蝕刻製程中作為一保護膜以保護銅箔層130。
因此，形成在銅箔層130上的光阻膜136可以一保護膜或一保護有機層來取代和得以被省略。
然後，如圖8所示，形成在金屬基板110下方之光阻膜136係經顯影(developed)以形成光阻圖形，而金屬基板110使用該光阻圖形作為光罩來進行蝕刻，藉以形成在貫孔115之第一部份115a下方的第二部份115b。
如此，透過蝕刻製程，貫孔115的上和下部份係分成第一和第二部份115a、115b，因此貫孔115具有六邊形剖面，其中貫孔115的中心具有最大寬度d1，且從貫孔115中心至貫孔115外部的寬度逐漸變窄。
當形成貫孔115的第二部份115b後，光阻圖形係被分離。然後，如圖9所示，設置第二絕緣層125，因此貫孔115的第一部份115a得以被埋覆在第二絕緣層125中，此外，設置一銅箔層140在第二絕緣層125上。
第二絕緣層125和銅箔層140的材料和厚度可與第一絕緣層120和形成在第一絕緣層120上的銅箔層130之材料和厚度相同。
然後，如圖10所示，該些光阻膜146係分別貼附至銅箔層130、140上。
該些光阻膜146可具有在15 μm至30 μm的範圍內不同的厚度，並且可採用UV曝光型光阻膜和LDI曝光型光阻膜。
之後，該些光阻膜146經曝光和顯影製程，因此該些光阻圖形148分別形成在銅箔層130、140上，如圖11所示。然後，該些銅箔層130、140使用該些光阻圖形148作為光罩進行蝕刻，藉以形成焊墊(pad)135、145和電路圖形131如圖12所示。
焊墊135、145和電路圖形131可構成形成在第一絕緣層120和第二外層電路層145上的第一外層電路層131、135。第一外層電路層131、135包含上焊墊135和上電路圖形131，上焊墊135連接至貫孔115第一部份115a，而上電路圖形131包含與上焊墊135銅箔層130相同的銅箔層130。第二外層電路層145包含下焊墊145和一下電路圖形(未繪示)。下焊墊145連接至貫孔115的第二部份115b，而該下電路圖形包含與下焊墊145銅箔層140相同的銅箔層140。
最後，如圖13所示，外層電路層131、135、145的電路圖形131係被埋覆，且形成一覆蓋膜(coverlay)150以暴露出焊墊135、145。
如此，不同於習知技術，通孔(via hole)係藉由在絕緣層鑽孔而形成，而埋孔(via)係藉由埋覆該通孔而形成。實施例在形成貫孔115之後，藉由蝕刻金屬基板110而形成埋覆貫孔115的絕緣層120、125，藉以減少製造成本。此外，由於內層電路層111使用與貫孔115相同的金屬基板來形成，製造步驟得以減少。
在後文中，根據第二實施例的PCB將參照圖14進行說明。
參照圖14，根據第二實施例的PCB 200包含一核心絕緣層，形成有一第一絕緣層220和一第二絕緣層225；複數個貫孔215形成在該核心絕緣層中；一內層電路層212形成在該核心絕緣層中；以及第一和第二外層電路層231、235、245分別形成在第一和第二絕緣層220、225上。
第一絕緣層220形成在第二絕緣層225上，而一額外的絕緣層可出現在第一和第二絕緣層220、225之間。
第一和第二絕緣層220、225可使用包含固體組分的樹脂來形成，例如：玻璃織維。第一和第二絕緣層220、225可使用相同的材料來形成。
第一和第二絕緣層220、225具有一疊層結構以形成該核心絕緣層。該核心絕緣層可具有一厚度在約60 μm至約140 μm的範圍。貫孔215和內層電路層212形成在該核心絕緣層中。
該些貫孔215為導電貫孔，穿透第一和第二絕緣層220、225。貫孔215在第一和第二絕緣層220、225之間的界面具有最大寬度d1。每一貫孔215的寬度在當其往第一和第二絕緣層220、225之上表面延伸時逐漸地變窄。因此，貫孔215具有六邊形剖面。
貫孔215的寬度d1、d2在約20 μm至約100 μm的範圍。
貫孔215為一種導電貫孔，且可使用包含Cu的合金來形成。
內層電路層212具有矩形剖面且具有約60 μm或更少的寬度，較佳者為50 μm，因此得以形成微型圖形。
內層電路層212使用與貫孔215相同的材料來形成。
包含連接至貫孔215的貫孔焊墊(via pads)235、245和電路圖形231之外層電路層231、235、245係分別形成在第一和第二絕緣層220、225之上和下表面上。
外層電路層231、235、245形成在第一和第二絕緣層220、225的表面上，而內層電路層212形成在第二絕緣層225上。
外層電路層231、235、245可藉由設置銅箔層，然後蝕刻該銅箔層而形成。
在如圖14所示的PCB 200中，內層電路層212的電路圖形具有矩形剖面或菱形剖面，其對稱地形成在約第一和第二絕緣層220、225之間的界面類似於貫孔215。詳細而言，部份的內層電路層212埋覆在第一絕緣層220中，而剩餘部份的內層電路層21則埋覆在第二絕緣層225中。
如圖14所示的內層電路層212可藉由如圖3至圖13所示的製造方法而形成。在如圖7和8所示的製程中，當形成貫孔215的第二部份215b後，將被埋覆在內層電路層212第二絕緣層225中之區域可被同時形成。
如上所述，由於根據實施例，內層電路層212埋覆PCB 200的核心絕緣層中，具有數量為2n+1(n為正整數)的電路層得以形成。此外，在以該核心絕緣層為基礎下，絕緣層具有與電路層相同的數量，因此得以防止PCB往一方向彎曲。
在後文中，根據第三實施例的PCB將參照圖15至26進行說明。
圖15為根據第三實施例顯示一印刷電路板的剖視圖。
參照圖15，根據第三實施例的PCB 300包含一核心絕緣層，形成有一第一絕緣層320和一第二絕緣層325；複數個貫孔315形成在該核心絕緣層中；一內層電路層311形成在該核心絕緣層中；以及第一和第二外層電路層331、335、345分別形成在第一和第二絕緣層320、325上。
第一絕緣層320形成在第二絕緣層325上，而一額外的絕緣層(未繪示)可出現在第一和第二絕緣層320、325之間。
第一和第二絕緣層320、325可包含一熱固性高分子基板、一熱塑性高分子基板、一陶瓷基板或一有機/無機複合基板。第一和第二絕緣層320、325可包含高分子樹脂，例如：環氧化合物絕緣樹脂，或聚醯亞胺樹脂。此外，第一和第二絕緣層320、325可使用包含固體組分的樹脂來形成，例如：玻璃織維。
第一和第二絕緣層320、325可使用相同的材料來形成。
第一和第二絕緣層320、325可分別具有一厚度在約30 μm至約80 μm的範圍。
具有第一和第二絕緣層320、325疊層結構的核心絕緣層之厚度在約60 μm至約160 μm的範圍，較佳者，在約60 μm至約140 μm的範圍。該些貫孔315和內層電路層311形成在該核心絕緣層中。
該些貫孔315為導電貫孔，穿透第一和第二絕緣層320、325。貫孔315在第一和第二絕緣層320、325之間的界面具有最大寬度d1。每一貫孔315的寬度在當其往第一和第二絕緣層320、325之上表面延伸時逐漸地變窄。因此，與第一和第二絕緣層320、325上表面接觸之每一貫孔315的截面具有最小寬度d2，因此貫孔315具有六邊形剖面。
貫孔315的寬度d1、d2在約20 μm至約300 μm的範圍。
貫孔315為一種導電貫孔，且使用包含Cu的合金來形成。
內層電路層311形成在第二絕緣層325上。內層電路層311的電路圖形的厚度在6 μm至30 μm的範圍，而其寬度約50 μm或更少，較佳者為30 μm，因此得以形成微型圖形。
內層電路層311具有三角形剖面。
內層電路層311使用與貫孔315相同的材料來形成。
連接至貫孔315的貫孔焊墊335、345和圖形凹槽(pattern groove)321、326以形成電路圖形331係分別形成在第一和第二絕緣層320、325的上和下表面上。
形成的外層電路層331、335、345係填充在圖形凹槽321、326。
外層電路層331、335、345分成用來填充形成在第一絕緣層320上之圖形凹槽321、326的第一外層電路層331、335，其為該核心絕緣層的一上層，和用來填充形成在第二絕緣層325下表面上之圖形凹槽321、326的第二外層電路層345上，其為該核心絕緣層的一下層。
該些外層電路層331、335、345可以單層形式提供，如圖15所示。此外，該些外層電路層331、335、345可以多層形式提供，其包含一下種子層和一上電鍍層。該種子層透過無電電鍍、電鍍、濺鍍等沿著圖形凹槽321、326的側邊和下表面而薄薄地形成。
此外，該種子層可使用包含Cu、Ni、Pd或Cr的合金來形成。
電鍍層係透過電鍍程序而形成在該種子層上。該電鍍層係使用包含Cu、Ag、Au、Ni或Pd的合金來形成，且填充在該些圖形凹槽321、326中。
形成在第一和第二絕緣層320、325中的該些圖形凹槽321、326可根據其製造方法而具有矩形剖面或曲面剖面。圖形凹槽321、326最好具有U型剖面。
雖然已描述外層電路層331、335、345以單層的形式形成在核心絕緣層上和下方，但實施例並非限定於此。舉例而言，在形成覆蓋外層電路層331、335、345的上絕緣層分別於該第一和第二絕緣層320、325之後，電路層可形成在該些上絕緣層上以形成多層PCB。
如上所述，由於根據實施例，內層電路層311埋覆在PCB 300的核心絕緣層中，具有2n+1(n為一正整數)之數量的電路層得以形成。此外，依據核心絕緣層，絕緣層具有與電路層相同的數量。因此得以防止PCB往一方向彎曲。
因此，奇數個電路層得以在不增加絕緣層的數量下形成。此外，由於包含導電材料的貫孔315形成在該核心絕緣層中，散熱效率得以改善。
此外，外層電路層331、335、345得以在絕緣層中形成凹槽之後透過電鍍程序而形成。在此情況下，微型圖形得以形成。
在後文中，將參照圖16至26描述圖15之PCB的製造方法。
首先，準備一導電金屬基板310如圖16所示。
導電金屬基板310得以藉由使用包含Cu的合金以捲狀箔片或電解箔片的形式而形成。導電金屬基板310可根據產品的規格而具有不同的厚度。較佳地，導電金屬基板310可具有在80 μm至170 μm範圍內的厚度。金屬基板310的表面可透過一表面處理程序處理，例如酸洗或沖洗。
之後，如圖17所示，一光阻膜316貼附在金屬基板310的上表面上。
光阻膜316形成一蝕刻圖形以蝕刻金屬基板310。光阻膜316可具有在15 μm至30 μm範圍內的厚度，且可採用UV曝光型光阻膜和LD1曝光型光阻膜。
之後，如圖18所示，光阻膜316經曝光和顯影製程以形成一光阻圖形(未繪示)，而金屬基板310使用該光阻圖形作為光罩進行蝕刻，藉以形成貫孔315的第一部份315a和內層電路層311。
之後，部份的金屬基板310藉由使用濕蝕刻溶劑進行溼蝕刻，例如氯化銅和氯化鐵，因此貫孔315的第一部份315a和內層電路層311同時形成。光阻圖形的厚度可被調整，所以貫孔115第一部份115a的高度可不同於內層電路層111的高度。
雖然貫孔115的第一部份115a和內層電路層111存在著高度的差異，由於貫孔115的第一部份115a和內層電路層111係經同時蝕刻，內層電路層111可具有三角形剖面。
如圖18所示，在貫孔315的第一部份315a和內層電路層311經蝕刻後，光阻圖形藉由使用NaOH稀釋溶液而分離。
接著，如圖19所示，第一絕緣層320以貫孔315的第一部份315a和內層電路層311可被埋覆在第一絕緣層320中的方式形成。
第一絕緣層320可使用熱塑性樹脂或具有固體組分的熱固性樹脂來形成，例如：玻璃織維、或不具固體組分的熱固性樹脂。第一絕緣層320可具有約30 μm至約80 μm之範圍的厚度。
之後，如圖20所示，一光阻膜336形成在金屬基板310的下表面上。
形成在金屬基板310下方的光阻膜336作為一基部以形成用來形成貫孔315的第二部份315b和內層電路層311的一光阻圖形。
之後，如圖21所示，形成在金屬基板310下方的光阻膜336經顯影以形成光阻圖形，而金屬基板310使用該光阻圖形作為光罩進行蝕刻，藉以形成在貫孔31第一部份315a下方的第二部份315b。
以此方式，貫孔315的上和下部份係透過蝕刻製程而分成第一和第二部份315a、315b，因此貫孔315具有六邊形剖面形狀，其中貫孔315的中央具有最大寬度d1，而寬度從貫孔315中央至貫孔315外部漸漸變窄。
當貫孔315的第二部份315b形成後，分離該光阻圖形。之後，如圖22所示，設置第二絕緣層325以使貫孔315的第一部份315a得以埋覆在第二絕緣層325中。
之後，如圖23所示，圖形凹槽321、326形成在第一和第二絕緣層的表面上。
圖形凹槽321、326可包含用以暴露出貫孔的貫孔焊墊凹槽(via pad grooves)和用以埋覆電路圖形的電路圖形凹槽。
為了在第一和第二絕緣層中形成圖形凹槽321、326，可利用使用圖形光罩的準分子雷射或無需使用圖形光罩的UV-YAG雷射。
如果使用準分子雷射，可使用XeCl(308nm)、Krf(248nm)和ArF(193nm)中的其中一者。如果圖形凹槽321、326形成在第一和第二絕緣層中，圖形凹槽321、326根據電路的線路/間距(line/space)和震盪深度(vibration depth)而具有V形剖面或矩形剖面。
相反地，如果使用UV-YAG雷射，則圖形凹槽321、326具有曲面剖面。較佳者，圖形凹槽321、326具有U形剖面。
之後，如圖24所示，形成電鍍層330、340以填充圖形凹槽321、326。
詳細而言，種子層透過無電鍍電鍍程序而形成在第一和第二絕緣層320、325的整個表面上。在種子層透過使用Cu的無電鍍電鍍程序形成前，可進行前處理例如清洗處理(cleanet process)、軟蝕刻製程、預浸處理(pre-catalyst process)、催化處理製程(catalyst treating process)、或加速製程(accelerating process)。
同時，進行濺鍍程序以取代無電電鍍程序。根據濺鍍程序，藉由電漿所產生之氣體(gas)的離子顆粒(例如Ar+)與一銅靶材碰撞以形成一銅金屬層在絕緣層320、325上。
此外，種子層可透過無電電鍍程序或濺鍍程序，藉由使用Ni-Pd合金或Ni-Cr合金取代銅而形成。
之後，在種子層進行電鍍程序以形成導電電鍍層330、340在第一和第二絕緣層320、325的整個表面，因此圖形凹槽321、326可填充有電鍍層330、340。
電鍍層330、340可使用包含Cu、Ag、Au、Ni或Pd的合金來形成。較佳者，電鍍包含Cu的合金。
為了形成電鍍層330、340，一基板係浸沒在一電鍍池，且藉由使用一DC整流器或一脈衝整流器進行電鍍程序。根據電鍍程序，電鍍區域係經計算而電流施加至該DC整流器或該脈衝整流器以萃取(extract)該金屬。
如上所述，如圖24所示之電鍍層330、340可透過無電電鍍程序或電鍍程序而獲得。相比之下，可對該導電金屬進行無電電鍍程序而填充圖形凹槽321、326。
之後，如圖25所示，電鍍層330、340和種子層係被完全地移除直至暴露出第一和第二絕緣層320、325的表面。
因此，外層電路層331、335、345僅形成在圖形凹槽321、326中。電鍍層330、340可透過閃蝕製程(flash etching process)而被移除。如果將被移除之電鍍層330、340的厚度太多(heavy)，則可在閃蝕製程前，進行半蝕刻製程。
最後，如圖26所示，外層電路層331、335、345的電路圖形331係被埋覆，且形成有一覆蓋膜350以暴露出焊墊335、345。
如此，不同於習知技術，通孔(via hole)係藉由在絕緣層鑽孔而形成，而埋孔(via)係藉由埋覆該通孔而形成，實施例在形成貫孔315之後藉由蝕刻金屬基板310而形成埋覆貫孔315的絕緣層320、325，藉以減少製造成本。此外，由於內層電路層311使用與貫孔315相同的金屬基板來形成，製造步驟得以減少。
在後文中，根據第四實施例的一PCB將參照圖27進行說明。
參照圖27，根據第四實施例的PCB 400包含一核心絕緣層，形成有一第一絕緣層420和一第二絕緣層425；複數個貫孔415形成在該核心絕緣層中；一內層電路層411形成在該核心絕緣層中；以及第一和第二外層電路層431、435、445分別形成在第一和第二絕緣層420、425中。
第一絕緣層420形成在第二絕緣層425上，而一附加的絕緣層可出現在第一和第二絕緣層420、425之間。
第一和第二絕緣層420、425可使用包含固體組分的樹脂來形成，例如：玻璃織維。第一和第二絕緣層420、425可使用相同的材料來形成。
第一和第二絕緣層420、425具有一疊層結構以形成該核心絕緣層。該核心絕緣層可具有約60 μm至約140 μm之範圍的厚度。貫孔415和內層電路層411形成在該核心絕緣層中。
該些貫孔415為導電貫孔，穿透第一和第二絕緣層420、425。貫孔415在第一和第二絕緣層420、425之間的界面具有最大寬度d1。每一貫孔415的寬度在當其往第一和第二絕緣層420、425之上表面延伸時逐漸地變窄。因此，貫孔415具有六邊形剖面。
貫孔415的寬度d1、d2在約20 μm至約100 μm的範圍。
貫孔415為一種導電貫孔，且能藉由使用包含Cu的合金來形成。
內層電路層411具有矩形剖面且具有約60 μm或更少的寬度，較佳者，50 μm，因此得以形成微型圖形。
內層電路層411可使用與貫孔415相同的材料形成。
連接至貫孔415的貫孔焊墊(via pads)435、445和圖形凹槽421、426以形成電路圖形431係分別形成在第一和第二絕緣層420、425之上和下表面上。
在形成外層電路層431、435、445的同時可填充圖形凹槽421、426。
外層電路層431、435、445係分成第一外層電路層431、435，用以填充形成在第一絕緣層420上的圖形凹槽421、426，其為該核心絕緣層的上層，以及第二外層電路層445，用以填充形成在第二絕緣層425下表面上的圖形凹槽421、426，其為該核心絕緣層的下層。
外層電路層431、435、445可為如圖15所示之單層結構。此外，外層電路層431、435、445可為包含一下種子層和一上電鍍層的多層結構。該種子層係沿著圖形凹槽421、426下表面的側邊透過無電電鍍、濺鍍等而薄薄地形成(shallowly formed)。
此外，該種子層可使用包含Cu、Ni、Pd或Cr的合金來形成。
電鍍層係透過電鍍程序而形成在該種子層上。該電鍍層係使用包含Cu、Ag、Au、Ni或Pd的合金所形成，且填充在圖形凹槽421、426中。
形成在第一和第二絕緣層420、425中的圖形凹槽421、426可根據其製造方法而具有矩形剖面或曲面(curved)剖面。較佳者，圖形凹槽421、426具有U形剖面。
在如圖27所示之PCB 400，內層電路層411的電路圖形具有一矩形剖面或菱形(lozenge)剖面，其為對稱地形成在第一和第二絕緣層420、425的邊界相似於貫孔415。詳細而言，部份的內層電路層411埋覆在第一絕緣層420而內層電路層411的剩餘部份埋覆在第二絕緣層425中。
在後文中，將參照圖28至圖41描述根據實施例之PCB。
圖28為根據實施例之PCB 500的剖視圖。
參照圖28，根據實施例之PCB 500包含一核心絕緣層形成一第一絕緣層520和一第二絕緣層525、複數個貫孔515形成在該核心絕緣層中、一內層電路層511形成在該核心絕緣層中、以及第一和第二外層電路層531、535、545分別形成在第一和第二絕緣層520、525上。
第一絕緣層520形成在第二絕緣層525上，而一附加的絕緣層(未繪示)可出現在第一和第二絕緣層520、525之間。
第一和第二絕緣層520、525可包含一熱固性高分子基板；一熱塑性高分子基板；一陶瓷基板或一有機/無機複合基板。第一和第二絕緣層520、525可包含高分子樹脂，例如：環氧化合物絕緣樹脂，或聚醯亞胺樹脂。此外，第一和第二絕緣層520、525可使用包含固體組分的樹脂來形成，例如：玻璃織維。
第一和第二絕緣層520、525可使用相同的材料形成。
第一和第二絕緣層520、525可分別具有約30 μm至約80 μm範圍的厚度。
具有第一和第二絕緣層520、525疊層結構的核心絕緣層之厚度在約60 μm至約160 μm的範圍，較佳者，在約60 μm至約140 μm的範圍。
黏著層560、565形成在該核心絕緣層的表面上。詳細而言，黏著層560、565分別形成在第一絕緣層520的上表面上和第二絕緣層525的下表面上。
黏著層560、565係提供來強化第一和第二絕緣層520、525和電路層531、535、545之間的黏著強度。黏著層560、565可為包含矽烷(silane)的一底層樹脂(primer resin)層且可具有約10 μm或更少的厚度。
該些貫孔515和內層電路層511形成在該核心絕緣層中。
該些貫孔515為導電貫孔，穿透第一和第二絕緣層520、525。貫孔515在第一和第二絕緣層520、525之間的界面具有最大寬度d1。每一貫孔515的寬度在當其往第一和第二絕緣層520、525之上表面延伸時逐漸地變窄。因此，與第一和第二絕緣層520、525上表面接觸之每一貫孔515的截面具有最小寬度d2，因此貫孔515具有六邊形的剖面。
貫孔515的寬度d1、d2在約20 μm至約500 μm的範圍。
貫孔515為一種導電貫孔且能藉由使用包含Cu的合金來形成。
內層電路層511形成在第二絕緣層525上。內層電路層511的電路圖形具有之厚度在6 μm至30 μm的範圍，和約50 μm或更少的寬度，較佳者為30 μm，因此得以形成微型圖形。
內層電路層511具有三角形剖面。
內層電路層511可使用與貫孔515相同的材料來形成。
包含連接至貫孔515的貫孔焊墊535、545和圖形凹槽521、526以形成電路圖形531的外層電路層531、535、545係分別形成在第一和第二絕緣層520、525的上和下表面上。
外層電路層531、535、545可分成形成在該核心絕緣層上的第一外層電路層531、535，以及形成在該核心絕緣層下表面上的第二外層電路層545。
外層電路層531、535、545可藉由電鍍材料透過半加成製程(semi-additive process,SAP)而形成。
雖然描述外層電路層531、535、545形成在為一單層形式的核心絕緣層上和下方，但實施例並非限定於此。舉例而言，在形成用來埋覆外層電路層531、535、545的一上絕緣層於第一和第二絕緣層520、525上之後，該電路層能形成在該上絕緣層上以形成多層PCB。
如上所述，由於具有根據實施例，內層電路層311埋覆在PCB 500的核心絕緣層中，數量為2n+1(n為正整數)的電路層得以形成。此外，在以該核心絕緣層為基礎下，絕緣層具有與電路層相同的數量，因此得以防止PCB往一方向彎曲。
因此，奇數個電路層得以在不增加絕緣層的數量下形成。此外，由於包含導電材料的貫孔315形成在該核心絕緣層中，散熱效率得以改善。
此外，由於包含底層樹脂的黏著層560、565形成在絕緣層520、525和外層電路層531、535、545之間，可促進外層電路層531、535、545的電鍍作業，因此得以改善絕緣層520、525和外層電路層531、535、545之間的黏著強度。
在後文中，圖28之PCB的製造方法將參照圖29至圖41進行說明。
首先，準備如圖29所示之一導電金屬基板。
導電金屬基板510可使用包含Cu的合金而形成為一捲狀箔片或一電解箔片。導電金屬基板510可根據產品規格為具有各種厚度。較佳者，導電金屬基板510可具有80 μm至170 μm範圍的厚度。金屬基板510的表面可透過一表面處理製程處理，例如酸洗或沖洗。
之後，如圖30所示，一光阻膜516貼附至金屬基板510的上表面上。
光阻膜516形成一蝕刻圖形以用來蝕刻金屬基板510。光阻膜516可具有在15 μm至30 μm範圍內的各種厚度，且可採用UV曝光型光阻膜和LDI曝光型光阻膜。
之後，如圖31所示，光阻膜516經曝光和顯影製程以形成一光阻圖形(未繪示)，且金屬基板510使用該光阻圖形作為光罩(mask)來進行蝕刻，藉以形成貫孔515的第一部份515a和第一內層電路層511。
然後，部份的金屬基板310藉由使用濕蝕刻溶液進行濕蝕刻(wet etched)，例如氯化銅和氯化鐵，因此貫孔515的第一部份515a和內層電路層511可同時形成。光阻圖形的厚度可被調整以使貫孔515之第一部份115a的高度不同於內層電路層511的高度。
雖然在貫孔515的第一部份515a和內層電路層511有著一高度差異，由於貫孔515的第一部份515a和內層電路層511係同時進行蝕刻，內層電路層511可具有三角形剖面。
如圖31所示，在貫孔515的第一部份515a和內層電路層511經蝕刻後，光阻圖形藉由使用NaOH稀釋溶液而分離。
接著，如圖32所示，第一絕緣層520以貫孔515的第一部份515a和內層電路層511可被埋覆在第一絕緣層520中的方式形成。
第一絕緣層520得以藉由使用熱塑性樹脂或具有固體組分的熱固性樹脂來形成，例如：玻璃織維、或不具固體組分的熱固性樹脂。第一絕緣層520可具有約30 μm至約80 μm之範圍的厚度。
之後，黏著層560和一銅箔層561形成在第一絕緣層520上。
銅箔層561作為半加成製程(SAP)的一基部，而黏著層360貼附在第一絕緣層520上。黏著層560包含底層樹脂。
詳細而言，黏著層560包含含有矽烷的底層樹脂。包含底層樹脂的黏著層560以底漆包覆銅箔(primer coated copper foil,PCF)的方式塗覆在銅箔層561上。
貫孔515的上表面透過黏著層560而被擠壓以與銅箔層561接觸。
之後，如圖33所示，光阻膜536分別形成在銅箔層561上和金屬基板510下方。
形成在金屬基板510下方的光阻膜536作為一基部以形成一光阻圖形。該光阻圖形用來形成貫孔515的第二部份515b和內層電路層511。此外，形成在銅箔層561上的光阻膜536作為一基部以形成一光阻圖形在金屬基板510下方，以及在對於金屬基板510的蝕刻製程中作為一保護膜以保護銅箔層561。
因此，形成在銅箔層561上的光阻膜536得以一保護膜或一保護有機層來取代和得以被省略。
然後，如圖34所示，顯影而形成在金屬基板510下方之光阻膜536以形成光阻圖形，而金屬基板510藉由使用光阻圖形作為一光罩來進行蝕刻，藉以形成在貫孔515之第一部份515a下方的第二部份515b。
如此，透過蝕刻製程，貫孔515的上和下部份分成第一和第二部份515a、515b，因此貫孔515具有六邊形剖面，其中貫孔515的中心具有最大寬度d1而從貫孔515的中心至貫孔115外部的寬度逐漸變窄。
當貫孔515的第二部份515b被形成時，光阻圖形係被分離。然後，如圖35所示，形成黏著層565和銅箔層566在第二絕緣層525的下表面上。
第二絕緣層525、黏著層565和銅箔層566的材料和厚度可分別與形成在第一絕緣層520的第一絕緣層520、黏著層560和銅箔層561的材料和厚度相同。
之後，如圖36所示，銅箔層561、566係被移除，因此在銅箔層561、566之下方的黏著層560、565得以被暴露。
銅箔層561、566係完全地蝕刻以進行半加成製程(SAP)，且可進行除膠渣(desmear)製程以從黏著層560、565移除雜質和提供照度(intensity of illumination)。
之後，如圖37所示，透過無電電鍍製程，一種子層532形成在黏著層560、565上。
亦即，種子層532可由使用Cu的無電電鍍製程來形成。種子層532形成在黏著層560、565上和在貫孔515暴露出的上和下表面上，且種子層532具有3 μm或更少的厚度。
在此之後，如圖38所示，一光阻圖形548形成在種子層532上以形成外層電路層531、535、545。
光阻圖形548可根據電路設計而對光阻膜進行曝光和顯影來形成。
之後，如圖39所示，電鍍層530、540藉由電鍍製程而形成在從光阻圖形548暴露出的種子層532上。
根據電鍍製程，電鍍區域係經計算且電流係施加至一直流整流器(DC rectifier)或一脈波/逆向(pulse/reverse)型整流器以萃取導電金屬，例如：銅。
之後，如圖40所示，光阻圖形548係被分離，且對電鍍層530、540和光阻圖形548下方之種子層532進行閃蝕製程，因此暴露出黏著層560、565且形成外層電路層531、535、545。
焊墊535、545和電路圖形531可構成形成在第一絕緣層520的第一外層電路層531、535和第二外層電路層545。第一外層電路層531、535包含連接至貫孔515第一部份515a的上焊墊535和上電路圖形531。第二外層電路層545包含連接至貫孔515第二部份515b的下焊墊545和一下電路圖形(未繪示)。
最後，如圖41所示，外層電路層531、535、545的電路圖形531係被埋覆，且形成有一覆蓋膜550以暴露出焊墊535、545。
如此，不同於習知技術，通孔(via hole)係藉由在絕緣層鑽孔而形成，而埋孔(via)係藉由埋覆該通孔而形成。實施例在形成貫孔515之後藉由蝕刻金屬基板510而形成埋覆貫孔515的絕緣層520、525，藉以減少製造成本。此外，由於內層電路層511藉由使用與貫孔515相同的金屬基板來形成，製造步驟得以減少。
此外，透過半加成製程(SAP)而形成外層電路層531、535、545，因此得以形成微型圖形。
在後文中，根據第六實施例的一PCB將參照圖42進行說明。
參照圖42，根據第四實施例的PCB 600包含一核心絕緣層，其形成有一第一絕緣層620和一第二絕緣層625；複數個貫孔615形成在該核心絕緣層中；一內層電路層612形成在該核心絕緣層中；以及第一和第二外層電路層631、635、645分別形成在第一和第二絕緣層620、625上。
第一絕緣層620形成在第二絕緣層625上，且一附加絕緣層可出現在第一和第二絕緣層620、625之間。
第一和第二絕緣層620、625可藉由使用包含固體組分的樹脂來形成，例如：玻璃織維。第一和第二絕緣層620、625可藉由使用相同的材料來形成。
第一和第二絕緣層620、625具有一疊層結構以形成該核心絕緣層。該核心絕緣層可具有約60 μm至約140 μm之範圍內的厚度。
黏著層660、665形成在該核心絕緣層的表面上。詳細而言，黏著層660、665分別形成在第一絕緣層620的上表面和第二絕緣層625的下表面上。
黏著層660、665被提供來強化第一與第二絕緣層620、625和電路層631、635、645之間的黏著強度。黏著層660、665可為包含矽烷的一底層樹脂層，且可具有約10 μm或更少的厚度。
貫孔615和內層電路層612形成在該核心絕緣層中。
該些貫孔615為導電貫孔，穿透第一和第二絕緣層620、625。貫孔615在第一和第二絕緣層620、625之間的界面具有最大寬度d1。每一貫孔615的寬度在當其往第一和第二絕緣層620、625之上表面延伸時逐漸地變窄。因此，貫孔615具有六邊形剖面。
貫孔615的寬度d1、d2在約20 μm至約100 μm的範圍內。
貫孔615為一種導電貫孔，且能使用包含Cu的合金來形成。
內層電路層612具有矩形剖面且具有約60 μm或更少的寬度，較佳者為50 μm，因此得以形成微型圖形。
內層電路層612使用與貫孔615相同的材料來形成。
外層電路層631、635、645包含連接至貫孔615的貫孔焊墊(via pads)635、645和電路圖形631係分別形成在第一和第二絕緣層620、625之上和下表面上。
外層電路層631、635、645形成在第一和第二絕緣層620、625的表面上，而內層電路層612形成在第二絕緣層625上。
外層電路層631、635、645可藉由設置銅箔層之後，再蝕刻該銅箔層而形成。
在如圖42所示的PCB 600中，內層電路層612的電路圖形具有矩形剖面或或菱形(lozenge)剖面，其為對稱地形成在第一和第二絕緣層620、625的邊界，相同於貫孔615。詳細而言，部份的內層電路層611埋覆在第一絕緣層620，而內層電路層611的剩餘部份(remaining part)埋覆在第二絕緣層625中。
如圖42所示的內層電路層612得以藉由使用如圖29至圖41所示的製造方法來完成。
雖然參考實施例之許多說明性實施例來描述實施例，但應理解，熟習此項技藝者可想出將落入本發明之原理的精神及範疇內的眾多其他修改及實施例。更特定言之，在本發明、圖式及所附申請專利範圍之範疇內，所主張組合配置之零部件及/或配置的各種變化及修改為可能的。對於熟悉此項技術者而言，除了零部件及/或配置之變化及修改外，替代用途亦將顯而易見。
1．．．核心絕緣層
2．．．導電埋孔
3、4．．．內層電路圖形層
5．．．上絕緣層
6．．．下絕緣層
7、8．．．外層電路圖形層
10．．．PCB
100、200、300．．．PCB
400、500、600．．．PCB
110．．．導電金屬基板
111、212、311．．．內層電路層
115、215、315．．．貫孔
115a、215a、315a．．．第一部份
115b、215b、315b．．．第二部份
116．．．光阻膜
120、220．．．第一絕緣層
125、220．．．第二絕緣層
130、140．．．銅箔層
131、135、145．．．外層電路層
136、146．．．光阻膜
148．．．光阻圖形
150．．．覆蓋膜
231、235、245．．．外層電路層
310．．．金屬基板
316．．．光阻膜
320．．．第一絕緣層
321、326．．．圖形凹槽
325．．．第二絕緣層
330、340．．．電鍍層
331、335、345．．．外層電路層
336．．．光阻膜
350．．．覆蓋膜
411、511．．．內層電路層
415、515、615．．．貫孔
420、520．．．第一絕緣層
425、525．．．第二絕緣層
421、426．．．圖形凹槽
431、435、445．．．外層電路層
510．．．金屬基板
511、612．．．內層電路層
515a．．．第一部份
515b．．．第二部份
516．．．光阻膜
520、620．．．第一絕緣層
525、625．．．第二絕緣層
530、540．．．電鍍層
531、535、545．．．外層電路層
532．．．種子層
536．．．光阻膜
548．．．光阻圖形
550．．．覆蓋膜
560、565．．．黏著層
561、566．．．銅箔層
631、635、645．．．外層電路層
660、665．．．黏著層
d1．．．最大寬度
d2．．．最小寬度
圖1為根據習知技述顯示一印刷電路板的剖視圖；
圖2為根據第一實施例顯示一印刷電路板的剖視圖；
圖3至13用來解釋圖2之印刷電路板的製造程序剖視圖；
圖14為根據第二實施例顯示一印刷電路板的剖視圖；
圖15為根據第三實施例顯示一印刷電路板的剖視圖；
圖16至26用來解釋圖15之印刷電路板的製造程序剖視圖；
圖27為根據第四實施例顯示一印刷電路板的剖視圖；
圖28為根據第五實施例顯示一印刷電路板的剖視圖；
圖29至41用來解釋圖28之印刷電路板的製造程序剖視圖；以及
圖42為根據第六實施例顯示一印刷電路板的剖視圖。
100．．．PCB
111．．．內層電路層
115．．．貫孔
115a．．．第一部份
115b．．．第二部份
120．．．第一絕緣層
125．．．第二絕緣層
131、135、145．．．外層電路層
d1．．．最大寬度
d2．．．最小寬度

Claims (27)

  1. 一種印刷電路板，包含：一第一絕緣層；一第二絕緣層，位於該第一絕緣層下；至少一貫孔穿越該第一及第二絕緣層；一內層電路層埋覆在該第一及第二絕緣層中；以及一外層電路層在該第一絕緣層的一上表面或該第二絕緣層的一下表面上，其中該貫孔包含具有一第一寬度的一中央部和具有一第二寬度的一接觸部，該接觸部與該第一及第二絕緣層的一表面接觸，且該第一寬度係大於該第二寬度，其中自該內層電路層的一中央部至該內層電路層的上部份被埋覆於該第一絕緣層中，其中自該內層電路層的該中央部至該內層電路層的下部份被埋覆於該第二絕緣層中，其中該內層電路層的該上部份及該下部份各具有一寬度小於該內層電路層的該中央部的寬度。
  2. 如申請專利範圍第1項所述之印刷電路板，其中自該貫孔的該中央部至該貫孔的一上部份被埋覆於該第一絕緣層中，其中自該貫孔的該中央部至該貫孔的一下部份被埋覆於該第二絕緣層 中。
  3. 如申請專利範圍第2項所述之印刷電路板，其中該內層電路層的該上部份及該下部分對稱地形成於該第一絕緣層及該第二絕緣層的邊界。
  4. 如申請專利範圍第1項所述之印刷電路板，其中該內層電路層的該上部份或該下部份具有三角形剖面。
  5. 如申請專利範圍第1項所述之印刷電路板，其中該內層電路層的該上部份及該下部份具有菱形剖面且對稱地形成於該第一及第二絕緣層之間的邊界。
  6. 如申請專利範圍第1項所述之印刷電路板，其中該貫孔和該內層電路層使用相同的材料形成。
  7. 如申請專利範圍第1項所述之印刷電路板，其中該貫孔具有六邊形剖面。
  8. 如申請專利範圍第1項所述之印刷電路板，其中該外層電路層填充在形成於該第一絕緣層的該上表面或該第二絕緣層的該下表面上的一圖形凹槽。
  9. 如申請專利範圍第8項所述之印刷電路板，其中該圖形凹槽具有U形剖面。
  10. 如申請專利範圍第1項所述之印刷電路板，更包含一黏著層形成在該第一絕緣層的該上表面或該第二絕緣層的該下表面上 以暴露出該貫孔。
  11. 如申請專利範圍第10項所述之印刷電路板，其中該黏著層包含底層樹脂。
  12. 一種印刷電路板，包含：一第一絕緣層；一第二絕緣層位於該第一絕緣層下；至少一貫孔穿越該第一及第二絕緣層；一內層電路層埋覆於該第一及第二絕緣層中；以及一外層電路層位於該第一絕緣層的上表面或該第二絕緣層的下表面上，其中該內層電路層包含：一第一電路部埋覆於該第一絕緣層的下部份中；以及一第二電路部埋覆於該第二絕緣層的上部份中，其中該內層電路層的該第一及第二電路部對稱地形成於該第一及第二絕緣層之間的邊界。
  13. 一種印刷電路板的製造方法，該製造方法包含：藉由蝕刻一金屬基板，形成至少一貫孔和一內層電路層；形成一絕緣層以埋覆該貫孔；以及形成一外層電路層在該絕緣層的一上表面或一下表面上，其中該貫孔及該內層電路層的形成包含： 藉由蝕刻該金屬基板的上部份，形成該貫孔的第一部份及該內層電路層；形成一第一絕緣層以埋覆該貫孔的該第一部份及該內層電路層；以及藉由蝕刻該金屬基板的下部份，形成該貫孔的第二部份於該貫孔的該第一部份下方，其中該內層電路層與該貫孔的該第一部份使用該金屬基板同時形成。
  14. 如申請專利範圍第13項所述之製造方法，其中該絕緣層的形成包含：形成該第一絕緣層以埋覆該貫孔的該第一部份；以及形成一第二絕緣層以埋覆該貫孔的該第二部份。
  15. 如申請專利範圍第14項所述之製造方法，其中該內層電路層包含：一第一電路部被埋覆於該第一絕緣層中；以及一第二電路部被埋覆於該第二絕緣層中，其中該內層電路層的該第一及第二電路部對稱地形成於該第一及第二絕緣層之間的邊界。
  16. 如申請專利範圍第13項所述之製造方法，其中該外層電路層的形成包含： 形成一銅箔層在該絕緣層上和下方；形成一光阻圖形在該銅箔層上；以及使用該光阻圖形作為光罩，藉由蝕刻該銅箔層形成該外層電路層。
  17. 如申請專利範圍第13項所述之製造方法，其中該貫孔的該第一和該第二部份之間邊界的寬度大於該貫孔和該絕緣層之間邊界的寬度。
  18. 如申請專利範圍第13項所述之製造方法，其中該貫孔的該第一部份之形成包含：同時形成該貫孔的該第一部份和該內層電路層，因此藉由濕蝕刻該金屬基板，該內層電路層具有三角剖面。
  19. 如申請專利範圍第14項所述之製造方法，其中該貫孔的該第二部份之形成包含：藉由濕蝕刻該金屬基板的一下部份，同時形成該貫孔的該第二部份和該內層電路層的一下部份。
  20. 如申請專利範圍第14項所述之製造方法，其中自該內層電路層的中央部至該內層電路層的上部份被埋覆於該第一絕緣層中，其中自該內層電路層的該中央部至該內層電路層的下部份被埋覆於該第二絕緣層中，其中該內層電路層的該上部分及該下部份各具有一寬度小於該內層電路層的該中央部的寬度。
  21. 如申請專利範圍第13項所述之製造方法，其中該外層電路層的形成包含：形成一圖形凹槽在該絕緣層的一上表面或一下表面；以及以一導電材料藉由電鍍該導電材料來填充該圖形凹槽。
  22. 如申請專利範圍第21項所述之製造方法，其中該外層電路層的形成包含：藉由使用一雷射，形成該圖形凹槽在該絕緣層的該上表面或該下表面；沿著該圖形凹槽的一表面進行一無電電鍍程序以形成一種子層；以及藉由在該種子層上電鍍該導電材料而以該導電材料來填充該圖形凹槽。
  23. 如申請專利範圍第22項所述之製造方法，其中該圖形凹槽的形成包含：藉由使用一UV-YAG雷射，形成該圖形凹槽在該絕緣層的一表面。
  24. 如申請專利範圍第13項所述之製造方法，更包含形成一黏著層在該絕緣層的該上表面或該下表面上。
  25. 如申請專利範圍第24項所述之製造方法，其中形成該黏著層 包含：貼附黏著至一銅箔層的該黏著層至該絕緣層的該上表面或該下表面。
  26. 如申請專利範圍第25項所述之製造方法，其中該外層電路層的形成包含：移除該銅箔層；形成一無電電鍍層在該黏著層上；形成一光阻圖形在該無電電鍍層上；以及使用該光阻圖形作為光罩，藉由進行一電鍍程序形成該外層電路層。
  27. 如申請專利範圍第26項所述之製造方法，其中該外層電路層的形成包含：在該電鍍程序之後，進行一閃蝕製程直到移除該無電電鍍層。
TW100147416A 2010-12-24 2011-12-20 印刷電路板及其製造方法 TWI542260B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1020100134484A KR101262513B1 (ko) 2010-12-24 2010-12-24 인쇄회로기판 및 그의 제조 방법
KR1020100134487A KR101154700B1 (ko) 2010-12-24 2010-12-24 인쇄회로기판 및 그의 제조 방법
KR1020100134481A KR101154720B1 (ko) 2010-12-24 2010-12-24 인쇄회로기판 및 그의 제조 방법

Publications (2)

Publication Number Publication Date
TW201247036A TW201247036A (en) 2012-11-16
TWI542260B true TWI542260B (zh) 2016-07-11

Family

ID=46314661

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100147416A TWI542260B (zh) 2010-12-24 2011-12-20 印刷電路板及其製造方法

Country Status (6)

Country Link
US (1) US9497853B2 (zh)
EP (1) EP2656702B1 (zh)
JP (1) JP6214398B2 (zh)
CN (1) CN103416109B (zh)
TW (1) TWI542260B (zh)
WO (1) WO2012087060A2 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140048564A (ko) * 2012-10-16 2014-04-24 삼성전기주식회사 코어기판, 그의 제조방법 및 메탈 비아용 구조체
CN105592639B (zh) * 2014-10-23 2019-01-25 碁鼎科技秦皇岛有限公司 电路板及其制作方法
DE102015226712A1 (de) * 2014-12-26 2016-06-30 Omron Automotive Electronics Co., Ltd. Leiterplatte
JP6333215B2 (ja) * 2015-05-19 2018-05-30 オムロンオートモーティブエレクトロニクス株式会社 プリント基板、電子装置
WO2018010159A1 (zh) * 2016-07-15 2018-01-18 乐健科技（珠海）有限公司 散热电路板、功率模块及制备散热电路板的方法
JP7540785B2 (ja) 2022-08-31 2024-08-27 株式会社羽野製作所 プリント配線基板の製造方法
CN117896908B (zh) * 2024-03-14 2024-07-26 江门市和美精艺电子有限公司 超密线路封装基板及其制作方法

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0620702B1 (de) * 1993-04-16 1999-01-20 Dyconex Patente Ag Kern für elektrische Verbindungssubstrate und elektrische Verbindungssubstrate mit Kern, sowie Verfahren zu deren Herstellung
JP2000312063A (ja) 1999-04-28 2000-11-07 Kyocera Corp 配線基板及びその製造方法
JP2001044633A (ja) 1999-07-30 2001-02-16 Hitachi Ltd セラミック回路基板
JP4195162B2 (ja) 1999-12-21 2008-12-10 東洋鋼鈑株式会社 多層プリント配線板及びその製造方法
JP4443543B2 (ja) 2002-02-18 2010-03-31 テセラ・インターコネクト・マテリアルズ，インコーポレイテッド 多層配線基板の製造方法と、それに用いる配線膜間接続用部材及びその製造方法
CN100383278C (zh) * 2002-02-28 2008-04-23 日本瑞翁株式会社 部分镀敷方法、部分镀敷树脂基材以及多层电路基板的制造方法
JP2003318534A (ja) 2002-04-25 2003-11-07 Daiwa Kogyo:Kk 層間接続構造及びその形成方法
JP2004063701A (ja) 2002-07-26 2004-02-26 Yamaichi Electronics Co Ltd フレキシブルプリント配線基板の製造方法
JP2004095914A (ja) 2002-08-30 2004-03-25 Dainippon Printing Co Ltd プリント配線基板、及びその製造方法
JP4211350B2 (ja) 2002-10-18 2009-01-21 東レ株式会社 多層回路基板用部材および多層回路基板の製造方法
JP4398683B2 (ja) * 2003-08-11 2010-01-13 テセラ・インターコネクト・マテリアルズ，インコーポレイテッド 多層配線基板の製造方法
DE102004005300A1 (de) 2004-01-29 2005-09-08 Atotech Deutschland Gmbh Verfahren zum Behandeln von Trägermaterial zur Herstellung von Schltungsträgern und Anwendung des Verfahrens
JP2005236006A (ja) 2004-02-19 2005-09-02 Morimura Chemicals Ltd 導電性回路装置およびその作製方法
JP4484676B2 (ja) 2004-11-25 2010-06-16 京セラ株式会社 セラミック回路基板およびその製造方法
JP4606899B2 (ja) 2005-02-17 2011-01-05 富士フイルム株式会社 金属パターン形成方法、金属パターン及びそれを用いたプリント配線板並びにｔｆｔ配線回路
TWI250555B (en) 2005-05-24 2006-03-01 Advanced Semiconductor Eng Substrate and method of fabricating the same
KR100797698B1 (ko) 2005-09-27 2008-01-23 삼성전기주식회사 고밀도 인쇄회로기판 제조방법
JP2007208193A (ja) 2006-02-06 2007-08-16 Alps Electric Co Ltd セラミック基板
KR100751995B1 (ko) 2006-06-30 2007-08-28 삼성전기주식회사 인쇄회로기판 및 그 제조방법
JP5183045B2 (ja) * 2006-07-20 2013-04-17 三洋電機株式会社 回路装置
KR100860367B1 (ko) * 2006-08-21 2008-09-25 제일모직주식회사 금속실리사이드막 대비 실리콘 산화막에 대한 상대적인 식각 선택성이 향상된 식각용액
JP2008124370A (ja) 2006-11-15 2008-05-29 Hitachi Chem Co Ltd 多層プリント配線板の製造方法
TWI375999B (en) 2007-06-07 2012-11-01 Advanced Semiconductor Eng Substrate with bumps process and structure
US7749887B2 (en) 2007-12-18 2010-07-06 Micron Technology, Inc. Methods of fluxless micro-piercing of solder balls, and resulting devices
KR100990576B1 (ko) * 2008-05-26 2010-10-29 삼성전기주식회사 미세 최외층 회로패턴을 갖는 인쇄회로기판 및 그 제조방법
KR100999529B1 (ko) * 2008-09-04 2010-12-08 삼성전기주식회사 마이크로 스트립 라인을 구비한 인쇄회로기판, 스트립라인을 구비한 인쇄회로기판 및 그들의 제조 방법
KR101067207B1 (ko) 2009-04-16 2011-09-22 삼성전기주식회사 트렌치 기판 및 그 제조방법

Also Published As

Publication number Publication date
CN103416109B (zh) 2016-08-24
JP2014501450A (ja) 2014-01-20
JP6214398B2 (ja) 2017-10-18
EP2656702A2 (en) 2013-10-30
EP2656702B1 (en) 2023-02-01
TW201247036A (en) 2012-11-16
US9497853B2 (en) 2016-11-15
WO2012087060A3 (en) 2012-11-01
CN103416109A (zh) 2013-11-27
US20140054069A1 (en) 2014-02-27
WO2012087060A2 (en) 2012-06-28
EP2656702A4 (en) 2018-03-07

Similar Documents

Publication Publication Date Title
TWI542264B (zh) 印刷電路板及其製造方法
TWI542260B (zh) 印刷電路板及其製造方法
TWI617225B (zh) 印刷電路板及其製造方法
KR101475109B1 (ko) 다층배선기판 및 그의 제조방법
JP5526746B2 (ja) 多層基板の製造方法及び支持基板
JP2023022267A (ja) プリント回路基板
JP2010016335A (ja) 金属積層板及びその製造方法
KR101987378B1 (ko) 인쇄회로기판의 제조 방법
KR101231273B1 (ko) 인쇄회로기판 및 그의 제조 방법
TW201334646A (zh) 印刷電路板及其製造方法
JP2018182252A (ja) プリント配線板の製造方法
KR101262513B1 (ko) 인쇄회로기판 및 그의 제조 방법
KR101251749B1 (ko) 인쇄회로기판 및 그의 제조 방법
KR101262584B1 (ko) 인쇄회로기판 및 그의 제조 방법
KR101231525B1 (ko) 인쇄회로기판 및 그의 제조 방법
KR101231343B1 (ko) 인쇄회로기판 및 그의 제조 방법
KR101987359B1 (ko) 인쇄회로기판 및 그의 제조 방법
KR101905881B1 (ko) 인쇄회로기판 및 그의 제조 방법