JP2014501450A - 印刷回路基板 - Google Patents
印刷回路基板 Download PDFInfo
- Publication number
- JP2014501450A JP2014501450A JP2013546029A JP2013546029A JP2014501450A JP 2014501450 A JP2014501450 A JP 2014501450A JP 2013546029 A JP2013546029 A JP 2013546029A JP 2013546029 A JP2013546029 A JP 2013546029A JP 2014501450 A JP2014501450 A JP 2014501450A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- insulating layer
- circuit board
- printed circuit
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000010410 layer Substances 0.000 claims description 573
- 239000000758 substrate Substances 0.000 claims description 73
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 68
- 238000004519 manufacturing process Methods 0.000 claims description 67
- 229910052751 metal Inorganic materials 0.000 claims description 57
- 239000002184 metal Substances 0.000 claims description 57
- 239000011889 copper foil Substances 0.000 claims description 39
- 238000000034 method Methods 0.000 claims description 35
- 239000000463 material Substances 0.000 claims description 30
- 238000005530 etching Methods 0.000 claims description 26
- 239000012790 adhesive layer Substances 0.000 claims description 25
- 238000007747 plating Methods 0.000 claims description 23
- 238000007772 electroless plating Methods 0.000 claims description 13
- 229920005989 resin Polymers 0.000 claims description 13
- 239000011347 resin Substances 0.000 claims description 13
- 238000009713 electroplating Methods 0.000 claims description 10
- 239000004020 conductor Substances 0.000 claims description 7
- 238000009413 insulation Methods 0.000 claims 2
- 230000000149 penetrating effect Effects 0.000 abstract description 4
- 229910052802 copper Inorganic materials 0.000 description 29
- 239000010949 copper Substances 0.000 description 29
- 230000008569 process Effects 0.000 description 22
- 229910045601 alloy Inorganic materials 0.000 description 14
- 239000000956 alloy Substances 0.000 description 14
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 10
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 10
- HEMHJVSKTPXQMS-UHFFFAOYSA-M Sodium hydroxide Chemical compound [OH-].[Na+] HEMHJVSKTPXQMS-UHFFFAOYSA-M 0.000 description 9
- 239000003365 glass fiber Substances 0.000 description 9
- 239000007787 solid Substances 0.000 description 9
- 239000011888 foil Substances 0.000 description 6
- 230000001681 protective effect Effects 0.000 description 6
- 229920001187 thermosetting polymer Polymers 0.000 description 6
- 229910052759 nickel Inorganic materials 0.000 description 5
- 229910052763 palladium Inorganic materials 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 4
- 238000005553 drilling Methods 0.000 description 4
- 230000017525 heat dissipation Effects 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 4
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 3
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 3
- 239000000853 adhesive Substances 0.000 description 3
- 230000001070 adhesive effect Effects 0.000 description 3
- 239000000919 ceramic Substances 0.000 description 3
- 238000004140 cleaning Methods 0.000 description 3
- ORTQZVOHEJQUHG-UHFFFAOYSA-L copper(II) chloride Chemical compound Cl[Cu]Cl ORTQZVOHEJQUHG-UHFFFAOYSA-L 0.000 description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- 239000010931 gold Substances 0.000 description 3
- 229910003471 inorganic composite material Inorganic materials 0.000 description 3
- FBAFATDZDUQKNH-UHFFFAOYSA-M iron chloride Chemical compound [Cl-].[Fe] FBAFATDZDUQKNH-UHFFFAOYSA-M 0.000 description 3
- 238000005554 pickling Methods 0.000 description 3
- 229920001721 polyimide Polymers 0.000 description 3
- 239000009719 polyimide resin Substances 0.000 description 3
- 229910000077 silane Inorganic materials 0.000 description 3
- 229910052709 silver Inorganic materials 0.000 description 3
- 239000004332 silver Substances 0.000 description 3
- 239000002356 single layer Substances 0.000 description 3
- 229920001169 thermoplastic Polymers 0.000 description 3
- 229920005992 thermoplastic resin Polymers 0.000 description 3
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 239000011651 chromium Substances 0.000 description 2
- 238000010030 laminating Methods 0.000 description 2
- 229910000623 nickel–chromium alloy Inorganic materials 0.000 description 2
- 239000012044 organic layer Substances 0.000 description 2
- 150000003071 polychlorinated biphenyls Chemical class 0.000 description 2
- 239000012041 precatalyst Substances 0.000 description 2
- 230000003014 reinforcing effect Effects 0.000 description 2
- 229910001252 Pd alloy Inorganic materials 0.000 description 1
- 238000001994 activation Methods 0.000 description 1
- 239000000654 additive Substances 0.000 description 1
- 238000005275 alloying Methods 0.000 description 1
- 239000003054 catalyst Substances 0.000 description 1
- 238000005238 degreasing Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- -1 ion ions Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- BSIDXUHWUKTRQL-UHFFFAOYSA-N nickel palladium Chemical compound [Ni].[Pd] BSIDXUHWUKTRQL-UHFFFAOYSA-N 0.000 description 1
- 238000002203 pretreatment Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
- H05K1/0298—Multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
- H05K3/202—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using self-supporting metal foil pattern
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4647—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer around previously made via studs
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4682—Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/098—Special shape of the cross-section of conductors, e.g. very thick plated conductors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/03—Metal processing
- H05K2203/0323—Working metal substrate or core, e.g. by etching, deforming
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/03—Metal processing
- H05K2203/0376—Etching temporary metallic carrier substrate
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/465—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer having channels for the next circuit layer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Structure Of Printed Boards (AREA)
Abstract
【解決手段】本発明は印刷回路基板に対するものであって、この基板は、コア絶縁層、前記コア絶縁層を貫通する少なくとも１つのビア、前記コア絶縁層の内部に埋め込まれている内部回路層、そして前記コア絶縁層の上部または下部に形成されている外部回路層を含み、前記ビアは中心部が第１幅を有し、前記コア絶縁層の表面との接合面が第２幅を有し、前記第１幅が前記第２幅より大きい。したがって、内部回路層とビアを同時に形成することによって工程を減らすことができ、奇数層の回路層を形成することによって、軽薄型の印刷回路基板を提供することができる。
【選択図】図２
【選択図】図２
Description
本発明は印刷回路基板及びその製造方法に関するものである。
印刷回路基板（ＰＣＢ；Printed Circuit Board）は電気絶縁性基板に銅のような伝導性材料で回路ラインパターンを印刷して形成したものであって、電子部品を搭載する直前の基板（Board）をいう。即ち、多種の多くの電子素子を平板の上に密集搭載するために、各部品の装着位置を確定し、部品を連結する回路パターンを平板表面に印刷して固定した回路基板を意味する。
このような印刷回路基板は、一般的に単層ＰＣＢ、及びＰＣＢを多層に形成したビルドアップ基板（Build-up Board）、即ち多層ＰＣＢ基板がある。
このようなビルドアップ基板（Build-up Board）及び多層ＰＣＢ基板は、一層ずつ基板を製造、品質を評価することによって、全体的な多層ＰＣＢ基板の歩留りを高めることができ、層間配線を精密に連結することによって、高密度小型ＰＣＢの製作を可能にする。このようなビルドアップ工程は層と層との間には配線の連結ラインが形成され、層と層との間にビアホール（via hole）を通じて連結されるようになる。このようなビアホール（via hole）を形成するためには既存の機械的なドリル作業でないレーザーを用いて非常に微細な直径を具現できるようになる。
図１は、従来の多層印刷回路基板の断面図である。
図１を参考すると、従来の多層印刷回路基板１０は、コア絶縁層１、前記コア絶縁層１の上部及び下部に形成されている内部回路パターン層３、４、前記内部回路パターン層３、４を埋め込む上下部絶縁層５、６、及び前記上下部絶縁層５、６の上に形成される外部回路パターン層７、８を含む。
コア絶縁層１及び上下部絶縁層５、６には、内部回路パターン層３、４と外部回路パターン層７、８とを電気的に連結する伝導性ビア２及び伝導性ビアホールが形成されている。
前述した従来の多層印刷回路基板１０は、コア絶縁層１を中心に偶数の回路パターン層（図示した図面では４個の層が形成される）を形成する工程が大部分であって、絶縁層を積層後、ドリルやレーザーを活用して前述した外層に該当する２個の層を電気的に連結する工程が遂行される。しかしながら、回路パターン層の数が偶数個に限定されることによって、基板の厚さが増加して、軽薄短小を指向する携帯用電子機器または半導体チップなどの基板などへの適用が困難な問題がある。
本発明の目的は、新たな構造を有する印刷回路基板及びその製造方法を提供することにある。
本発明の他の目的は、奇数個の回路層を含む印刷回路基板及びその製造方法を提供することにある。
本発明は、コア絶縁層、前記コア絶縁層を貫通する少なくとも１つのビア、前記コア絶縁層の内部に埋め込まれている内部回路層、前記コア絶縁層の上部または下部の表面に形成されているパターン溝、そして前記パターン溝を充填して形成されている外部回路層を含み、前記ビアは中心部が第１幅を有し、前記コア絶縁層の表面との接合面が第２幅を有し、前記第１幅が前記第２幅より大きい。
一方、実施形態は、コア絶縁層、前記コア絶縁層を貫通する少なくとも１つのビア、前記コア絶縁層の内部に埋め込まれている内部回路層、前記コア絶縁層の上部または下部の表面に形成されているパターン溝、そして前記パターン溝を充填して形成されている外部回路層を含み、前記内部回路層及び前記外部回路層を含む２ｎ＋１（ｎは正の整数）の数を有する回路層を含む印刷回路基板を提供する。
一方、実施形態に従う印刷回路基板の製造方法は、金属基板をエッチングして少なくとも１つのビア及び内部回路層を形成するステップ、前記ビアを埋め込む絶縁層を形成するステップ、前記絶縁層の上部または下部の表面にパターン溝を形成するステップ、そして伝導性物質をめっきして前記パターン溝を埋め込む回路層を形成するステップを含む。
本発明によれば、内部回路層とビアを同時に形成することによって工程を減らすことができ、奇数層の回路層を形成することによって軽薄型の印刷回路基板を提供することができる。
また、多層印刷回路基板の絶縁層の内部に埋め込みビアを形成することによって放熱性を向上させることができ、埋め込みビア形成時、めっき法を使用しないので費用を減らすことができる。
また、外部回路層を埋め込み型回路パターンで形成することによって、微細回路の具現が可能である。
以下、添付した図面を参考にして本発明の実施形態に対して本発明が属する技術分野で通常の知識を有する者が容易に実施できるように詳細に説明する。しかしながら、本発明は多様な相異する形態に具現されることができ、ここで説明する実施形態に限定されるものではない。
明細書の全体で、どの部分がどの構成要素を“含む”とする時、これは特別に反対になる記載がない限り、他の構成要素を除外するものでなく、他の構成要素をさらに含むことができることを意味する。
そして、図面において、本発明を明確に説明するために説明と関係のない部分は省略し、幾つの層及び領域を明確に表現するために厚さを拡大して表し、明細書の全体を通じて類似の部分に対しては類似の図面符号を付けた。
層、膜、領域、板などの部分が他の部分の“上に”あるとする時、これは他の部分の“真上に”ある場合だけでなく、その中間に更に他の部分がある場合も含む。反対に、どの部分が他の部分の“真上に”あるとする時には中間に他の部分がないことを意味する。
本発明は、埋め込みビアと内部回路層とを同時にエッチングして形成することによって、めっき法を使用せず、多層回路基板を形成することができ、奇数個の回路層を有する印刷回路基板を提示する。
以下、図２乃至図１３を参考して本発明の実施形態に従う印刷回路基板を説明する。
図２は、本発明の実施形態に従う印刷回路基板の断面図である。
図２を参考すると、本発明に従う印刷回路基板１００は、第１絶縁層１２０及び第２絶縁層１２５が形成するコア絶縁層、前記コア絶縁層の内部に形成されているビア１１５、前記コア絶縁層の内部に形成されている内部回路層１１１、そして前記第１及び第２絶縁層１２０、１２５の上に各々形成されている第１及び第２外部回路層１３１、１３５、１４５を含む。
前記第１絶縁層１２０は前記第２絶縁層１２５の上に形成されており、間に他の絶縁層（図示せず）を媒介にして形成されることもできる。
前記第１及び第２絶縁層１２０、１２５は熱硬化性または熱可塑性高分子基板、セラミック基板、または有−無機複合素材基板であることがあり、高分子樹脂を含む場合、エポキシ系絶縁樹脂を含むことができ、これとは異なり、ポリイミド系樹脂を含むこともできる。また、前記第１及び第２絶縁層１２０、１２５をなす物質はガラス繊維などの固形成分を含む樹脂材でありうる。
前記第１及び第２絶縁層１２０、１２５は同一な物質で形成できる。
前記第１絶縁層１２０及び第２絶縁層１２５の各々の厚さは約３０μｍ乃至８０μｍでありうる。
前記第１絶縁層１２０及び第２絶縁層１２５の積層構造であるコア絶縁層の厚さは約６０μｍ乃至１６０μｍ、好ましくは約６０μｍ乃至１４０μｍでありうる。前記コア絶縁層にビア１１５及び内部回路層１１１が形成されている。
前記ビア１１５は前記第１絶縁層１２０から前記第２絶縁層１２５まで貫通する伝導性ビア１１５であって、前記第１絶縁層１２０と第２絶縁層１２５との境界領域で最も大きい第１幅（ｄ１）を有し、各絶縁層１２０、１２５の上面へ行くほど幅が狭くなって各絶縁層１２０、１２５の露出面となす断面の第２幅（ｄ２）が最も小さい幅を有することによって、ビア１１５の断面が六角形を表すことができる。
前記ビア１１５の第１幅（ｄ１）及び第２幅（ｄ２）は、約２０μｍ乃至１００μｍを満たすことができる。
前記ビア１１５は伝導性ビア１１５であって、銅を含む合金で形成できる。
内部回路層１１１は前記第２絶縁層１２５の上に形成されており、回路パターンの厚さは約６乃至３０μｍであることがあり、約５０μｍ以下の幅、好ましくは３０μｍ以下の幅を有するように微細パターンで具現される。
前記内部回路層１１１は、断面が三角形の形状を有することができる。
この際、前記内部回路層１１１は前記ビア１１５と同一な物質で形成される。
前記第１及び第２絶縁層１２５の上面には前記ビア１１５と連結されているビアパッド１３５、１４５及び回路パターン１３１を含む外部回路層１３１、１３５、１４５が各々形成されている。
前記外部回路層１３１、１３５、１４５は、前記コア絶縁層の上部に形成されている第１外部回路層１３１、１３５及びコア絶縁層の下部に形成されている第２外部回路層１４５として定義する。
前記外部回路層１３１、１３５、１４５はライン／スペースが３０μｍ／３０μｍを有することができるように微細パターンを形成し、このために６乃至３０μｍの厚さを有する銅箔層を積層後、エッチングして形成することができる。
以上、コア絶縁層の上下に各々１層の外部回路層１３１、１３５、１４５が形成されたものと開示したが、これに限定されず、前記外部回路層１３１、１３５、１４５を埋め込む上部絶縁層を第１及び第２絶縁層１２０、１２５の上に各々形成し、前記上部絶縁層の上に回路層を各々形成することによって、多層回路基板の形成が可能である。
このように、本発明の印刷回路基板１００はコア絶縁層の内部に埋め込まれている内部回路層１１１が形成されることによって、２ｎ＋１（ｎは正の整数）の数を有する回路層を形成することができ、絶縁層がコア絶縁層を基準に同一な数を有するように形成されることによって、印刷回路基板が片方に曲がらない。
したがって、絶縁層の数を増やさないながらも奇数個の回路層を形成することができ、コア絶縁層の内に伝導性物質で形成されているビア１１５を形成することによって、放熱性が確保される。
以下、図３乃至図１３を参考して、図２の印刷回路基板の製造方法を説明する。
工程が始まれば、図３のように伝導性の金属基板１１０を用意する。
前記金属基板１１０は銅を含む合金で形成されることができ、銅素材は圧延箔、電解箔を全て使用することができ、金属基板１１０の厚さは要求される製品の仕様によって多様に使用できる。この際、本発明で金属基板１１０の厚さは８０μｍから１７０μｍが好ましい。銅素材の基板１１０は酸洗及び水洗などを含む表面洗浄作業を進行して表面を整理する。
次に、図４のように、前記金属基板１１０の上面の上に感光性フィルム１１６を付着する。
前記感光性フィルム１１６は前記金属基板１１０をエッチングするためのエッチングパターンを形成するためのものであって、感光性フィルム１１６の厚さは１５μｍから３０μｍまで多様であり、ＵＶ露光タイプとＬＤＩ露光タイプ全て使用可能である。
次に、図５のように、前記感光性フィルム１１６を露光し現像して感光パターン（図示せず）を形成し、これをマスクにして前記金属基板１１０をエッチングしてビア１１５の第１パート１１５ａ及び内部回路層１１１を形成する。
金属基板１１０の一部が塩化銅または塩化鉄などの湿式エッチング液により湿式エッチングされてビア１１５の第１パート１１５ａと内部回路層１１１とが同時に形成され、互いに異なる高さの構造を同時に形成するために感光パターンの厚さを調節することができる。
この際、内部回路層１１１は前記ビア１１５の第１パート１１５ａとの高さ差にもかかわらず、同時エッチングされるので、内部回路層１１１の断面が三角形を有するように形成される。
図５のように、ビア１１５の第１パート１１５ａ及び内部回路層１１１をエッチング後、感光パターンをＮａＯＨ希釈液を使用して剥離する。
次に、図６のように、前記ビア１１５の第１パート１１５ａ及び内部回路層１１１を埋め込むように第１絶縁層１２０を形成する。
前記第１絶縁層１２０はガラス繊維などの固形成分が形成されたり形成されていない熱硬化性または熱可塑性樹脂を用いて形成し、前記第１絶縁層１２０の厚さは約３０μｍ乃至８０μｍでありうる。
次に、前記第１絶縁層１２０の上に銅箔層１３０を形成する。
前記銅箔層１３０は第１外部回路層１３１、１３５の母体となる金属層であって、ライン／スペースが３０μｍ／３０μｍを有することができるように６乃至３０μｍの厚さを有する。好ましくは、前記銅箔層１３０はライン／スペースが１５／１５μｍ以下に形成できるように６μｍ〜２０μｍの厚さを有する。
この際、前記第１絶縁層１２０と前記銅箔層１３０はＣＣＬ（COPPER CLADED LAMINATE）を用いて形成することができる。
次に、図７のように、前記銅箔層１３０及び前記金属基板１１０の下面に感光性フィルム１３６を形成する。
前記金属基板１１０の下部に形成される感光性フィルム１３６は、ビア１１５の第２パート１１５ｂ及び内部回路層１１１を形成するための感光パターンを形成する母体となり、前記銅箔層１３０の上の感光性フィルム１３６は金属基板１１０の下部の感光パターン形成及び金属基板１１０のエッチング工程で銅箔層１３０を保護するための保護フィルムとして機能する。
したがって、前記銅箔層１３０の上の感光性フィルム１３６は保護フィルムまたは保護有機層に取り替え可能であり、省略することができる。
次に、図８のように、前記金属基板１１０の下部の感光性フィルム１３６を現像して感光パターンを形成し、前記感光パターンをマスクにして前記金属基板１１０をエッチングして前記ビア１１５の第１パート１１５ａの下部に第２パート１１５ｂを形成する。
このように、前記ビア１１５は上部及び下部が第１パート１１５ａ及び第２パート１１５ｂに分割されてエッチング形成されて、その形状が中央部分の最も大きい第１幅（ｄ１）を有し、外部に近づくほど幅が狭くなる六角形の断面を有する。
前記ビア１１５の第２パート１１５ｂが形成されれば、前記感光パターンを剥離し、図９のように、前記ビア１１５の第１パート１１５ａが埋め込まれるように第２絶縁層１２５を積層し、第２絶縁層１２５の上に銅箔層１４０を積層する。
前記第２絶縁層１２５及び銅箔層１４０の厚さ及び材質は前述した第１絶縁層１２０及び前記第１絶縁層１２０の上の銅箔層１３０と同一でありうる。
次に、図１０のように、上下部の銅箔層１３０、１４０の上に感光性フィルム１４６を付着する。
この際、使われる感光性フィルム１４６の厚さは１５μｍから３０μｍまで多様に使用することができ、ＵＶ露光タイプとＬＤＩ露光タイプ全て使用可能である。
前記感光性フィルム１４６を露光し現像して前記銅箔層１３０、１４０の上に図１１の感光パターン１４８を形成し、前記感光パターン１４８をマスクにして両側の銅箔層１３０、１４０をエッチングすることによって、図１２のパッド１３５、１４５、及び回路パターン１３１を形成する。
この際、形成されるパッド１３５、１４５及び回路パターン１３１は、前記第１絶縁層１２０の上に形成されて前記ビア１１５の第１パート１１５ａと連結されている上部パッド１３５、及び上部パッド１３５と同一な銅箔層１３０で形成される上部回路パターン１３１を含む第１外部回路層１３１、１３５及び前記ビア１１５の第２パート１１５ｂと連結されている下部パッド１４５、及び前記下部パッド１４５と同一な銅箔層１４０で形成される下部回路パターン（図示せず）を含む第２外部回路層１４５を含む。
最後に、図１３のように、外部回路層１３１、１３５、１４５の回路パターン１３１を埋め込み、前記パッド１３５、１４５が露出するようにカバーレイ１５０を形成することによって、工程が完了する。
このように、絶縁基板をドリリングしてビアホールを形成し、前記ビアホールをめっき埋め込みしてビアを形成することとは異なり、金属基板１１０をエッチングしてビア１１５を形成し、前記ビア１１５を埋め込む絶縁層１２０、１２５を形成することによって、製造費用が低減され、前記ビア１１５と同一な金属基板で内部回路層１１１を形成することによって、製造ステップが減る。
以下、図１４を参考して、本発明の第２実施形態に従う印刷回路基板を説明する。
図１４を参考すると、本発明に従う印刷回路基板２００は、第１絶縁層１２０及び第２絶縁層１２５が形成するコア絶縁層、前記コア絶縁層の内部に形成されているビア１１５、前記コア絶縁層の内部に形成されている内部回路層１１２、そして前記第１及び第２絶縁層１２０、１２５の上に各々形成されている第１及び第２外部回路層１３１、１３５、１４５を含む。
前記第１絶縁層１２０は前記第２絶縁層１２５の上に形成されており、間に他の絶縁層を媒介にして形成されることもできる。
前記第１及び第２絶縁層１２０、１２５をなす物質はガラス繊維などの固形成分を含む樹脂材であることがあり、前記第１及び第２絶縁層１２０、１２５は同一な物質で形成できる。
前記第１絶縁層１２０及び第２絶縁層１２５の積層構造はコア絶縁層を形成し、コア絶縁層の厚さは約６０μｍ乃至１４０μｍでありうる。前記コア絶縁層にビア１１５及び内部回路層１１２が形成されている。
前記ビア１１５は前記第１絶縁層１２０から前記第２絶縁層１２５まで貫通する伝導性ビア１１５であって、前記第１絶縁層１２０と第２絶縁層１２５の境界領域で最も大きい幅を有し、各絶縁層の上面へ行くほど幅が狭くなって断面が六角形を表すことができる。
前記ビア１１５の第１幅（ｄ１）及び第２幅（ｄ２）は約２０μｍ乃至１００μｍを満たすことができる。
前記ビア１１５は伝導性ビア１１５であって、銅を含む合金で形成できる。
前記内部回路層１１２は断面が四角形の形状を有することができ、幅が約６０μｍ以下、好ましくは、５０μｍ以下の微細パターンで形成できる。
この際、前記内部回路層１１２は前記ビア１１５と同一な物質で形成される。
前記第１及び第２絶縁層１２５の上面には前記ビア１１５と連結されているビアパッド１３５、１４５、及び回路パターン１３１を含む外部回路層１３１、１３５、１４５が各々形成されている。
前記外部回路層１３１、１３５、１４５は第１及び第２絶縁層１２５の表面に形成され、内部回路層１１２は前記第２絶縁層１２５の上に形成されている。
前記外部回路層１３１、１３５、１４５は銅箔層を積層後、エッチングして形成することができる。
図１４の印刷回路基板２００において、前記内部回路層１１２の回路パターンは断面が四角形を有し、前記ビア１１５のように前記第１及び第２絶縁層１２０、１２５の境界を軸にして対称的に形成される菱形でありうる。即ち、内部回路層１１２の一部は第１絶縁層１２０に埋め込まれ、残りは第２絶縁層１２５に埋め込まれる形状を有する。
内部回路層１１２が図１４のように形成される場合にも図３乃至図１３の製造方法を用いて形成されることができ、図７及び図８の工程でビア１１５の第２パート１１５ｂの形成時、内部回路層１１２の第２絶縁層１２５に埋め込まれる領域を共に形成することができる。
このように、本発明の印刷回路基板２００はコア絶縁層の内部に埋め込まれている内部回路層１１２が形成されることによって、２ｎ＋１（ｎは正の整数）の数を有する回路層を形成することができ、絶縁層がコア絶縁層を基準に同一な数を有して形成されることによって、印刷回路基板が片方に曲がらない。
以下、図１５乃至図２６を参考して本発明の実施形態に従う印刷回路基板を説明する。
図１５は、本発明の実施形態に従う印刷回路基板の断面図である。
図１５を参考すると、本発明に従う印刷回路基板３００は、第１絶縁層３２０及び第２絶縁層３２５が形成するコア絶縁層、前記コア絶縁層の内部に形成されているビア３１５、前記コア絶縁層の内部に形成されている内部回路層３１１、そして前記第１及び第２絶縁層３２０、３２５の上に各々形成されている第１及び第２外部回路層３３１、３３５、３４５を含む。
前記第１絶縁層３２０は前記第２絶縁層３２５の上に形成されており、間に他の絶縁層（図示せず）を媒介にして形成されることもできる。
前記第１及び第２絶縁層３２０、３２５は熱硬化性または熱可塑性高分子基板、セラミック基板、または有−無機複合素材基板であることがあり、高分子樹脂を含む場合、エポキシ系絶縁樹脂を含むことができ、これとは異なり、ポリイミド系樹脂を含むこともできる。また、前記第１及び第２絶縁層３２０、３２５をなす物質はガラス繊維などの固形成分を含む樹脂材でありうる。
前記第１及び第２絶縁層３２０、３２５は同一な物質で形成できる。
前記第１絶縁層３２０及び第２絶縁層３２５の各々の厚さは約３０μｍ乃至８０μｍでありうる。
前記第１絶縁層３２０及び第２絶縁層３２５の積層構造であるコア絶縁層の厚さは約６０μｍ乃至１６０μｍ、好ましくは約６０μｍ乃至１４０μｍでありうる。前記コア絶縁層にビア３１５及び内部回路層３１１が形成されている。
前記ビア３１５は前記第１絶縁層３２０から前記第２絶縁層３２５まで貫通する伝導性ビア３１５であって、前記第１絶縁層３２０と第２絶縁層３２５との境界領域で最も大きい第１幅（ｄ１）を有し、各絶縁層３２０、３２５の上面へ行くほど幅が狭くなって各絶縁層３２０、３２５の露出面となす断面の第２幅（ｄ２）が最も小さい幅を有することによって、ビア３１５の断面が六角形を表すことができる。
前記ビア３１５の第１幅（ｄ１）及び第２幅（ｄ２）は約２０μｍ乃至３００μｍを満たすことができる。
前記ビア３１５は伝導性ビア３１５であって、銅を含む合金で形成できる。
内部回路層３１１は前記第２絶縁層３２５の上に形成されており、回路パターンの厚さは約６乃至３０μｍであることがあり、約５０μｍ以下の幅、好ましくは３０μｍ以下の幅を有するように微細パターンで具現される。
前記内部回路層３１１は断面が三角形の形状を有することができる。
この際、前記内部回路層３１１は前記ビア３１５と同一な物質で形成される。
前記第１及び第２絶縁層３２５の上面には前記ビア３１５と連結されているビアパッド３３５、３４５及び回路パターン３３１を形成するためのパターン溝３２１、３２６が形成されている。
前記パターン溝３２１、３２６を埋め込み、外部回路層３３１、３３５、３４５が各々形成されている。
前記外部回路層３３１、３３５、３４５は前記コア絶縁層の上部である第１絶縁層３２０の上部に形成されているパターン溝３２１、３２６を埋め込む第１外部回路層３３１、３３５、及びコア絶縁層の下部である第２絶縁層３２５の下部に形成されているパターン溝３２１、３２６を埋め込む第２外部回路層３４５として定義する。
前記外部回路層３３１、３３５、３４５は、図１５のように単一層に形成できるが、これとは異なり、下部のシード層及び上部のめっき層に形成できる。シード層は前記パターン溝３２１、３２６の側面及び下面に沿って薄く形成され、無電解めっき、スパッタリングなどの方式により形成することができる。
また、シード層は、銅、ニッケル、パラジウム、クロムなどを含む合金で形成することができる。
前記シード層の上に電解めっきされて、銅、銀、金、ニッケル、パラジウムのうち、少なくとも１つを含む合金で形成されためっき層がパターン溝３２１、３２６を埋め込みながら形成される。
この際、前記第１及び第２絶縁層３２０、３２５に形成されているパターン溝３２１、３２６は、製造方法によって溝の断面の形状が四角形であることがあり、曲線型、好ましくはＵ字型であることがある。
以上、コア絶縁層の上下部に埋め込まれている各々の外部回路層３３１、３３５、３４５が形成されたものと開示したが、これに限定されず、前記外部回路層３３１、３３５、３４５を覆う上部絶縁層を第１及び第２絶縁層３２０、３２５の上に各々形成し、前記上部絶縁層に回路層を各々形成することによって、多層回路基板の形成が可能である。
このように、本発明の印刷回路基板３００はコア絶縁層の内部に埋め込まれている内部回路層３１１が形成されることによって、２ｎ＋１（ｎは正の整数）の数を有する回路層を形成することができ、絶縁層がコア絶縁層を基準に同一な数を有するように形成されることによって、印刷回路基板が片方に曲がらない。
したがって、絶縁層の数を増やさないながらも奇数個の回路層を形成することができ、コア絶縁層の内に伝導性物質で形成されているビア３１５を形成することによって、放熱性が確保される。
また、外部回路層３３１、３３５、３４５を絶縁層に溝を形成し、めっきして形成することによって、微細回路パターンが具現できる。
以下、図１６乃至図２６を参考して、図１５の印刷回路基板の製造方法を説明する。
工程が始まれば、図１６のように伝導性の金属基板３１０を用意する。
前記金属基板３１０は銅を含む合金で形成されることができ、銅素材は圧延箔、電解箔を全て使用することができ、金属基板３１０の厚さは要求される製品の仕様によって多様に使用できる。この際、本発明で金属基板３１０の厚さは８０μｍから１７０μｍが好ましい。銅素材の基板３１０は酸洗及び水洗などを含む表面洗浄作業を進行して表面を整理する。
次に、図１７のように、前記金属基板３１０の上面の上に感光性フィルム３１６を付着する。
前記感光性フィルム３１６は前記金属基板３１０をエッチングするためのエッチングパターンを形成するためのものであって、感光性フィルム３１６の厚さは１５μｍから３０μｍまで多様であり、ＵＶ露光タイプとＬＤＩ露光タイプ全て使用可能である。
次に、図１８のように、前記感光性フィルム３１６を露光し現像して感光パターン（図示せず）を形成し、これをマスクにして前記金属基板３１０をエッチングしてビア３１５の第１パート３１５ａ及び内部回路層３１１を形成する。
金属基板３１０の一部が塩化銅または塩化鉄などの湿式エッチング液により湿式エッチングされて、ビア３１５の第１パート３１５ａと内部回路層３１１とが同時に形成され、互いに異なる高さの構造を同時に形成するために感光パターンの厚さを調節することができる。
この際、内部回路層３１１は前記ビア３１５の第１パート３１５ａとの高さ差にもかかわらず、同時エッチングされるので、内部回路層３１１の断面が三角形を有するように形成される。
図１８のように、ビア３１５の第１パート３１５ａ及び内部回路層３１１をエッチング後、感光パターンをＮａＯＨ希釈液を使用して剥離する。
次に、図１９のように、前記ビア３１５の第１パート３１５ａ及び内部回路層３１１を埋め込むように第１絶縁層３２０を形成する。
前記第１絶縁層３２０はガラス繊維などの固形成分が形成されたり形成されていない熱硬化性または熱可塑性樹脂を用いて形成し、前記第１絶縁層３２０の厚さは約３０μｍ乃至８０μｍでありうる。
次に、図２０のように、前記金属基板３１０の下面に感光性フィルム３３６を形成する。
前記金属基板３１０の下部に形成される感光性フィルム３３６はビア３１５の第２パート３１５ｂ及び内部回路層３１１を形成するための感光パターンを形成する母体となる。
次に、図２１のように、前記金属基板３１０の下部の感光性フィルム３３６を現像して感光パターンを形成し、前記感光パターンをマスクにして前記金属基板３１０をエッチングして前記ビア３１５の第１パート３１５ａの下部に第２パート３１５ｂを形成する。
このように、前記ビア３１５は上部及び下部が第１パート３１５ａ及び第２パート３１５ｂに分割されてエッチング形成されて、その形状が中央部分の最も大きい第１幅（ｄ１）を有し、外部に近づくほど幅が狭くなる六角形の断面を有する。
前記ビア３１５の第２パート３１５ｂが形成されれば、前記感光パターンを剥離し、図２２のように、前記ビア３１５の第１パート３１５ａが埋め込まれるように第２絶縁層３２５を積層する。
次に、図２３のように、上下部の第１及び第２絶縁層の表面にパターン溝３２１、３２６を形成する。
前記パターン溝３２１、３２６は前記ビアを露出するビアパッド溝及び回路パターンを埋め込むための回路パターン溝を含む。
前記第１及び第２絶縁層にパターン溝３２１、３２６を形成するために、パターンマスクを使用するエキシマレーザー（Excimer Laser）と、マスク無しで使用することができるＵＶ−ＹＡＧレーザーを使用することができる。
エキシマレーザーを用いる場合、ソースとしてＸｅＣｌ（３０８nm）、ＫｒＦ（２４８nm）、ＡｒＦ（１９３nm）のうち、いずれか１つを使用することができ、第１及び第２絶縁層にパターン溝３２１、３２６を形成すれば、パターン溝３２１、３２６の断面が回路のライン／スペース及び振動深さによってＶ字形状または逆四角形の形状を有する。
一方、ＵＶ−ＹＡＧレーザーを使用する場合、パターン溝３２１、３２６の断面が曲線型を有し、好ましくはＵ字型に形成できる。
次に、図２４のように、前記パターン溝３２１、３２６を埋め込むめっき層１３０、１４０を形成する。
より詳しくは、無電解めっきを遂行して、前記第１及び第２絶縁層３２０、３２５の表面の全体にシード層を形成する。前記シード層を形成する前に、脱脂（cleanet）過程、ソフト腐食（soft etching）過程、予備触媒処理（precatalyst）過程、触媒処理過程、活性化（accelerator）過程などの前処理を遂行した後、銅などを無電解めっきして形成することができる。
一方、無電解めっきを遂行せず、プラズマなどにより生じる気体のイオン粒子（例：Ａｒ＋）を銅ターゲット（copper target）に衝突させることによって、絶縁層３２０、３２５の上に銅金属層を形成するスパッタリング（sputtering）方式を用いることもできる。
また、シード層に銅でない他の金属、例えば、ニッケル−パラジウム合金（Ｎｉ−Ｐｄ）またはニッケル−クロム合金（Ｎｉ−Ｃｒ）を無電解めっき方式またはスパッタリング方式により形成することができる。
前記シード層の上に電解めっきしてパターン溝３２１、３２６を埋め込み、第１及び第２絶縁層３２０、３２５の全面に伝導性めっき層１３０、１４０を形成する。
前記めっき層１３０、１４０は、銅、銀、金、ニッケル、またはパラジウムを含む合金で形成することができ、好ましくは銅を含む合金をめっきする。
電解めっき層１３０、１４０を形成する方法は、基板をめっき作業桶に浸食させた後、直流またはパルス（Pulse）整流器を用いて電解めっきを遂行する。このような電解めっきはめっきされる面積を計算して直流またはパルス（Pulse）整流器に適当な電流を印加して金属を析出する方式を使用することが好ましい。
このように、図２４のめっき層１３０、１４０を無電解めっき及び電解めっきを遂行することによって得ることができるが、これとは異なり、伝導性金属を無電解めっきして前記パターン溝３２１、３２６を充填することもできる。
次に、図２５のように、不要なめっき層１３０、１４０を除去するために、第１及び第２絶縁層３２０、３２５の表面が露出するまでめっき層１３０、１４０とシード層を全部除去する。
したがって、前記パターン溝３２１、３２６の内部のみに形成される埋め込み外部回路層３３１、３３５、３４５が形成され、前記めっき層１３０、１４０はフラッシュエッチングにより除去することができ、除去しなければならないめっき層１３０、１４０の厚さが大きい場合、必要によってフラッシュエッチングの前にハーフエッチング（Half etching）工程を追加することができる。
最後に、図２６のように、外部回路層３３１、３３５、３４５の回路パターン３３１を埋め込み、前記パッド３３５、３４５が露出するようにカバーレイ３５０を形成することによって、工程が完了する。
このように、絶縁基板をドリリングしてビアホールを形成し、前記ビアホールをめっき埋め込んでビアを形成することとは異なり、金属基板３１０をエッチングしてビア３１５を形成し、前記ビア３１５を埋め込む絶縁層３２０、３２５を形成することによって、製造費用が低減され、前記ビア３１５と同一な金属基板で内部回路層３１１を形成することによって、製造ステップが減る。
以下、図２７を参考して、本発明の第４実施形態に従う印刷回路基板を説明する。
図２７を参考すると、本発明に従う印刷回路基板４００は、第１絶縁層４２０及び第２絶縁層４２５が形成するコア絶縁層、前記コア絶縁層の内部に形成されているビア４１５、前記コア絶縁層の内部に形成されている内部回路層４１１、そして前記第１及び第２絶縁層４２０、４２５の内に各々形成されている第１及び第２外部回路層４３１、４３５、４４５を含む。
前記第１絶縁層４２０は前記第２絶縁層４２５の上に形成されており、間に他の絶縁層を媒介にして形成されることもできる。
前記第１及び第２絶縁層４２０、４２５をなす物質はガラス繊維などの固形成分を含む樹脂材であることがあり、前記第１及び第２絶縁層４２０、４２５は同一な物質で形成できる。
前記第１絶縁層４２０及び第２絶縁層４２５の積層構造はコア絶縁層を形成し、コア絶縁層の厚さは約６０μｍ乃至１４０μｍでありうる。前記コア絶縁層にビア４１５及び内部回路層４１１が形成されている。
前記ビア４１５は前記第１絶縁層４２０から前記第２絶縁層４２５まで貫通する伝導性ビア４１５であって、前記第１絶縁層４２０と第２絶縁層４２５との境界領域で最も大きい幅を有し、各絶縁層の上面へ行くほど幅が狭くなって断面が六角形を表すことができる。
前記ビア４１５の第１幅（ｄ１）及び第２幅（ｄ２）は約２０μｍ乃至４００μｍを満たすことができる。
前記ビア４１５は伝導性ビア４１５であって、銅を含む合金で形成できる。
前記内部回路層４１１は断面が四角形の形状を有することができ、幅が約６０μｍ以下、好ましくは、５０μｍ以下の微細パターンで形成できる。
この際、前記内部回路層４１１は前記ビア４１５と同一な物質で形成される。
前記第１及び第２絶縁層４２５の上面には前記ビア４１５と連結されているビアパッド４３５、４４５及び回路パターン４３１を形成するためのパターン溝４２１、４２６が形成されている。
前記パターン溝４２１、４２６を埋め込みながら外部回路層４３１、４３５、４４５が各々形成されている。
前記外部回路層４３１、４３５、４４５は前記コア絶縁層の上部である第１絶縁層４２０の上部に形成されているパターン溝４２１、４２６を埋め込む第１外部回路層４３１、４３５、及びコア絶縁層の下部である第２絶縁層４２５の下部に形成されているパターン溝４２１、４２６を埋め込む第２外部回路層４４５として定義する。
前記外部回路層４３１、４３５、４４５は図１５のように単一層に形成できるが、これとは異なり、下部のシード層及び上部のめっき層で形成できる。シード層は前記パターン溝４２１、４２６の側面及び下面に沿って薄く形成され、無電解めっき、スパッタリングなどの方式により形成することができる。
また、シード層は、銅、ニッケル、パラジウム、クロムなどを含む合金で形成することができる。
前記シード層の上に電解めっきされて、銅、銀、金、ニッケル、パラジウムのうちの少なくとも１つを含む合金で形成されためっき層がパターン溝４２１、４２６を埋め込みながら形成される。
この際、前記第１及び第２絶縁層４２０、４２５に形成されているパターン溝４２１、４２６は製造方法によって溝の断面の形状が四角形であることがあり、曲線型、好ましくはＵ字型であることがある。
図２７の印刷回路基板２００において、前記内部回路層４１１の回路パターンは断面が四角形を有し、前記ビア４１５のように前記第１及び第２絶縁層４２０、４２５の境界を軸に対称的に形成される菱形でありうる。即ち、内部回路層４１１の一部は第１絶縁層４２０に埋め込まれ、残りは第２絶縁層４２５に埋め込まれる形状を有する。
以下、図２８乃至図４１を参考して本発明の実施形態に従う印刷回路基板を説明する。
図２８は、本発明の実施形態に他の印刷回路基板の断面図である。
図２８を参考すると、本発明に従う印刷回路基板５００は、第１絶縁層５２０及び第２絶縁層５２５が形成するコア絶縁層、前記コア絶縁層の内部に形成されているビア５１５、前記コア絶縁層の内部に形成されている内部回路層５１１、そして前記第１及び第２絶縁層５２０、５２５の上に各々形成されている第１及び第２外部回路層５３１、５３５、５４５を含む。
前記第１絶縁層５２０は前記第２絶縁層５２５の上に形成されており、間に他の絶縁層（図示せず）を媒介にして形成されることもできる。
前記第１及び第２絶縁層５２０、５２５は熱硬化性または熱可塑性高分子基板、セラミック基板、または有−無機複合素材基板であることがあり、高分子樹脂を含む場合、エポキシ系絶縁樹脂を含むことができ、これとは異なり、ポリイミド系樹脂を含むこともできる。また、前記第１及び第２絶縁層５２０、５２５をなす物質はガラス繊維などの固形成分を含む樹脂材でありうる。
前記第１及び第２絶縁層５２０、５２５は同一な物質で形成できる。
前記第１絶縁層５２０及び第２絶縁層５２５の各々の厚さは約３０μｍ乃至８０μｍでありうる。
前記第１絶縁層５２０及び第２絶縁層５２５の積層構造であるコア絶縁層の厚さは約６０μｍ乃至５６０μｍ、好ましくは約６０μｍ乃至１４０μｍでありうる。
前記コア絶縁層の表面、即ち第１絶縁層５２０の上部及び前記第２絶縁層５２５の下部に接着層５６０、５６５が形成されている。
前記接着層５６０、５６５は下の第１及び第２絶縁層５２０、５２５と上の回路層５３１、５３５、５４５との接着力を強化させるためのものであって、シランを含むプライマー樹脂層であることがあり、厚さが１０μｍ以下を満たす。
前記コア絶縁層にビア５１５及び内部回路層５１１が形成されている。
前記ビア５１５は前記第１絶縁層５２０から前記第２絶縁層５２５まで貫通する伝導性ビア５１５であって、前記第１絶縁層５２０と第２絶縁層５２５との境界領域で最も大きい第１幅（ｄ１）を有し、各絶縁層５２０、５２５の上面へ行くほど幅が狭くなって各絶縁層５２０、５２５の露出面となす断面の第２幅（ｄ２）が最も小さい幅を有することによって、ビア５１５の断面が六角形を表すことができる。
前記ビア５１５の第１幅（ｄ１）及び第２幅（ｄ２）は約２０μｍ乃至５００μｍを満たすことができる。
前記ビア５１５は伝導性ビア５１５であって、銅を含む合金で形成できる。
内部回路層５１１は前記第２絶縁層５２５の上に形成されており、回路パターンの厚さは約６乃至３０μｍであることがあり、約５０μｍ以下の幅、好ましくは３０μｍ以下の幅を有するように微細パターンで具現される。
前記内部回路層５１１は、断面が三角形の形状を有することができる。
この際、前記内部回路層５１１は前記ビア５１５と同一な物質で形成される。
前記第１及び第２絶縁層５２５の上面には前記ビア５１５と連結されているビアパッド５３５、５４５及び回路パターン５３１を含む外部回路層５３１、５３５、５４５が各々形成されている。
前記外部回路層５３１、５３５、５４５は前記コア絶縁層の上部に形成されている第１外部回路層５３１、５３５及びコア絶縁層の下部に形成されている第２外部回路層５４５として定義する。
前記外部回路層５３１、５３５、５４５は、ＳＡＰ（semi-additive process）工法によりめっきして形成される。
以上、コア絶縁層の上下に各々１層の外部回路層５３１、５３５、５４５が形成されたものと開示したが、これに限定されず、前記外部回路層５３１、５３５、５４５を埋め込む上部絶縁層を第１及び第２絶縁層５２０、５２５の上に各々形成し、前記上部絶縁層の上に回路層を各々形成することによって、多層回路基板の形成が可能である。
このように、本発明の印刷回路基板５００はコア絶縁層の内部に埋め込まれている内部回路層５１１が形成されることによって、２ｎ＋１（ｎは正の整数）の数を有する回路層を形成することができ、絶縁層がコア絶縁層を基準に同一な数を有するように形成されることによって、印刷回路基板が片方に曲がらない。
したがって、絶縁層の数を増やさないながらも奇数個の回路層を形成することができ、コア絶縁層の内に伝導性物質で形成されているビア５１５を形成することによって、放熱性が確保される。
また、前記絶縁層５２０、５２５と前記外部回路層５３１、５３５、５４５との間にプレミア樹脂の接着層５６０、５６５が形成されて、外部回路層５３１、５３５、５４５のめっきが円滑になされることによって、絶縁層５２０、５２５と外部回路層５３１、５３５、５４５との間の接着力が向上する。
以下、図２９乃至図４１を参考して、図２８の印刷回路基板の製造方法を説明する。
工程が始まれば、図２９のように伝導性の金属基板５１０を用意する。
前記金属基板５１０は銅を含む合金で形成されることができ、銅素材は圧延箔、電解箔を全て使用することができ、金属基板５１０の厚さは要求される製品の仕様によって多様に使用できる。この際、本発明で金属基板５１０の厚さは８０μｍから１７０μｍが好ましい。銅素材の基板５１０は酸洗及び水洗などを含む表面洗浄作業を進行して表面を整理する。
次に、図３０のように、前記金属基板５１０の上面の上に感光性フィルム５１６を付着する。
前記感光性フィルム５１６は前記金属基板５１０をエッチングするためのエッチングパターンを形成するためのものであって、感光性フィルム５１６の厚さは１５μｍから３０μｍまで多様であり、ＵＶ露光タイプとＬＤＩ露光タイプ全て使用可能である。
次に、図３１のように、前記感光性フィルム５１６を露光し現像して感光パターン（図示せず）を形成し、これをマスクにして前記金属基板５１０をエッチングしてビア５１５の第１パート５１５ａ及び内部回路層５１１を形成する。
金属基板５１０の一部が塩化銅または塩化鉄などの湿式エッチング液により湿式エッチングされてビア５１５の第１パート５１５ａと内部回路層５１１とが同時に形成され、互いに異なる高さの構造を同時に形成するために感光パターンの厚さを調節することができる。
この際、内部回路層５１１は前記ビア５１５の第１パート５１５ａとの高さ差にもかかわらず、同時エッチングされるので、内部回路層５１１の断面が三角形を有するように形成される。
図３１のように、ビア５１５の第１パート５１５ａ及び内部回路層５１１をエッチング後、感光パターンをＮａＯＨ希釈液を使用して剥離する。
次に、図３２のように、前記ビア５１５の第１パート５１５ａ及び内部回路層５１１を埋め込むように第１絶縁層５２０を形成する。
前記第１絶縁層５２０はガラス繊維などの固形成分が形成されたり形成されていない熱硬化性または熱可塑性樹脂を用いて形成し、前記第１絶縁層５２０の厚さは約３０μｍ乃至８０μｍでありうる。
次に、前記第１絶縁層５２０の上に接着層５６０及び銅箔層５６１を形成する。
前記銅箔層５６１はＳＡＰ工程の母体となるものであって、前記接着層５６０が前記第１絶縁層５２０の上に付着されるように形成され、前記接着層５６０はプレミア樹脂で形成される。
前記接着層５６０はシランを含むプライマー樹脂であって、前記銅箔層５６１と前記接着層５６０とは銅箔層５６１に前記プライマー樹脂層がコーティングされているＰＣＦ（Primer Coated Copper Foil）でありうる。
この際、前記ビア５１５の上面は前記接着層５６０を貫通して前記銅箔層５６１と接するように圧着される。
次に、図３３のように、前記銅箔層５６１及び前記金属基板５１０の下面に感光性フィルム５３６を形成する。
前記金属基板５１０の下部に形成される感光性フィルム５３６は、ビア５１５の第２パート５１５ｂ及び内部回路層５１１を形成するための感光パターンを形成する母体となり、前記銅箔層５６１の上の感光性フィルム５３６は金属基板５１０の下部の感光パターン形成及び金属基板５１０のエッチング工程で銅箔層５６１を保護するための保護フィルムとして機能する。
したがって、前記銅箔層５６１の上の感光性フィルム５３６は保護フィルムまたは保護有機層などに取り替え可能であり、省略することができる。
次に、図３４のように、前記金属基板５１０の下部の感光性フィルム５３６を現像して感光パターンを形成し、前記感光パターンをマスクにして前記金属基板５１０をエッチングして前記ビア５１５の第１パート５１５ａの下部に第２パート５１５ｂを形成する。
このように、前記ビア５１５は上部及び下部が第１パート５１５ａ及び第２パート５１５ｂに分割されてエッチング形成されて、その形状が中央部分の最も大きい第１幅（ｄ１）を有し、外部に近づくほど幅が狭くなる六角形の断面を有する。
前記ビア５１５の第２パート５１５ｂが形成されれば、前記感光パターンを剥離し、図３５のように、前記第２絶縁層５２０の上に接着層５６５及び銅箔層１５５を形成する。
前記第２絶縁層５２５、接着層５６５、及び銅箔層１５５の厚さ及び材質は前述した第１絶縁層５２０及び前記第１絶縁層５２０の上の接着層５６０及び銅箔層５６１と同一でありうる。
次に、図３６のように、上下部の銅箔層５６１、１６６を除去して下部の接着層５６０、５６５を露出する。
この際、前記銅箔層５６１、１６６はＳＡＰ工程を進行するためにフルエッチング（full-etching）され、接着層５６０、５６５の異物除去及び粗度を与えるためにデスミア工程を進行することができる。
次に、図３７のように、前記接着層５６０、５６５の上に無電解めっきしてシード層５３２を形成する。
前記シード層５３２は銅を無電解めっきして形成することができ、前記接着層５６０、５６５の上、及び露出しているビア５１５の上面に３μｍ以下の均一な厚さで形成される。
次に、図３８のように、シード層５３２の上に前記外部回路層５３１、５３５、５４５を形成するために感光性パターン５４８を形成する。
前記感光性パターン５４８は感光性フィルムを付着した後、回路設計によって露光し現像して形成する。
次に、図３９のように、前記感光性パターン５４８により露出しているシード層５３２の上に電解めっきを遂行することによって、めっき層１３０、１４０を形成する。
前記電解めっきは、めっきされる面積を計算して直流またはパルス／リバース（Pulse／Reverse）方式の整流器に適当な電流を印加して銅などの伝導性金属を析出する方式を使用することが好ましい。
次に、図４０のように、感光性パターン５４８を剥離し、前記めっき層１３０、１４０及び感光性パターン５４８の下部のシード層５３２をフラッシュエッチングして下部の接着層５６０、５６５を露出し、外部回路層５３１、５３５、５４５を形成する。
この際、形成されるパッド５３５、５４５及び回路パターン５３１は前記第１絶縁層５２０の上に形成されて前記ビア５１５の第１パート５１５ａと連結されている上部パッド５３５、及び上部パッド５３５と上部回路パターン５３１とを含む第１外部回路層５３１、５３５及び前記ビア５１５の第２パート５１５ｂと連結されている下部パッド５４５、及び前記下部パッド５４５と下部回路パターン（図示せず）とを含む第２外部回路層５４５を含む。
最後に、図４１のように、外部回路層５３１、５３５、５４５の回路パターン５３１を埋め込み、前記パッド５３５、５４５が露出するようにカバーレイ１５０を形成することによって、工程が完了する。
このように、絶縁基板をドリリングしてビアホールを形成し、前記ビアホールをめっき埋め込んでビアを形成することとは異なり、金属基板５１０をエッチングしてビア５１５を形成し、前記ビア５１５を埋め込む絶縁層５２０、５２５を形成することによって、製造費用が低減され、前記ビア５１５と同一な金属基板で内部回路層５１１を形成することによって、製造ステップが減る。
また、外部回路層５３１、５３５、５４５をＳＡＰ工程を用いて形成することによって、微細パターンを形成することができる。
以下、図４２を参考して、本発明の第６実施形態に従う印刷回路基板を説明する。
図４２を参考すると、本発明に従う印刷回路基板６００は、第１絶縁層６２０及び第２絶縁層６２５が形成するコア絶縁層、前記コア絶縁層の内部に形成されているビア６１５、前記コア絶縁層の内部に形成されている内部回路層６１２、そして前記第１及び第２絶縁層６２０、６２５の上に各々形成されている第１及び第２外部回路層６３１、６３５、６４５を含む。
前記第１絶縁層６２０は前記第２絶縁層６２５の上に形成されており、間に他の絶縁層を媒介にして形成されることもできる。
前記第１及び第２絶縁層６２０、６２５をなす物質はガラス繊維などの固形成分を含む樹脂材であることがあり、前記第１及び第２絶縁層６２０、６２５は同一な物質で形成できる。
前記第１絶縁層６２０及び第２絶縁層６２５の積層構造はコア絶縁層を形成し、コア絶縁層の厚さは約６０μｍ乃至１４０μｍでありうる。
前記コア絶縁層の表面、即ち第１絶縁層６２０の上部及び前記第２絶縁層６２５の下部に接着層６６０、６６５が形成されている。
前記接着層６６０、６６５は下の第１及び第２絶縁層６２０、６２５と上の回路層６３１、６３５、６４５との接着力を強化させるためのものであって、シランを含むプライマー樹脂層であることがあり、厚さが１０μｍ以下を満たす。
前記コア絶縁層にビア６１５及び内部回路層６１２が形成されている。
前記ビア６１５は前記第１絶縁層６２０から前記第２絶縁層６２５まで貫通する伝導性ビア６１５であって、前記第１絶縁層６２０と第２絶縁層６２５との境界領域で最も大きい幅を有し、各絶縁層の上面へ行くほど幅が狭くなって断面が六角形を表すことができる。
前記ビア６１５の第１幅（ｄ１）及び第２幅（ｄ２）は約２０μｍ乃至１００μｍを満たすことができる。
前記ビア６１５は伝導性ビア６１５であって、銅を含む合金で形成できる。
前記内部回路層６１２は断面が四角形の形状を有することができ、幅が約６０μｍ以下、好ましくは、５０μｍ以下の微細パターンで形成できる。
この際、前記内部回路層６１２は前記ビア６１５と同一な物質で形成される。
前記第１及び第２絶縁層６２５の上面には前記ビア６１５と連結されているビアパッド６３５、６４５、及び回路パターン６３１を含む外部回路層６３１、６３５、６４５が各々形成されている。
前記外部回路層６３１、６３５、６４５は第１及び第２絶縁層６２５の表面に形成され、内部回路層６１２は前記第２絶縁層６２５の上に形成されている。
前記外部回路層６３１、６３５、６４５は銅箔層を積層後、エッチングして形成することができる。
図４２の印刷回路基板６００において、前記内部回路層６１２の回路パターンは断面が四角形を有し、前記ビア６１５のように前記第１及び第２絶縁層６２０、６２５の境界を軸にして対称的に形成される菱形でありうる。即ち、内部回路層６１２の一部は第１絶縁層６２０に埋め込まれ、残りは第２絶縁層６２５に埋め込まれる形状を有する。
内部回路層６１２が図４２のように形成される場合にも図２９乃至図４１の製造方法を用いて形成できる。
以上、本発明の実施形態について詳細に説明したが、本発明の権利範囲はこれに限定されるものではなく、次の請求範囲で定義している本発明の基本概念を用いた当業者の様々な変形及び改良形態も本発明の権利範囲に属するものである。
Claims (27)
- コア絶縁層と、
前記コア絶縁層を貫通する少なくとも１つのビアと、
前記コア絶縁層の内部に埋め込まれている内部回路層と、
前記コア絶縁層の上部または下部に形成されている外部回路層と、を含み、
前記ビアは中心部が第１幅を有し、前記コア絶縁層の表面との接合面が第２幅を有し、 前記第１幅が前記第２幅より大きいことを特徴とする印刷回路基板。 - 前記コア絶縁層は前記ビアの中心部から上領域を埋め込む第１絶縁層と、
前記第１絶縁層の下部に前記ビアの中心部から下領域を埋め込む第２絶縁層と、
を含むことを特徴とする請求項１に記載の印刷回路基板。 - 前記内部回路層は、前記第１絶縁層または前記第２絶縁層の内に埋め込まれていることを特徴とする請求項２に記載の印刷回路基板。
- 前記内部回路層は、断面が三角形であることを特徴とする請求項１に記載の印刷回路基板。
- 前記内部回路層は、断面が四角形であることを特徴とする請求項１に記載の印刷回路基板。
- 前記ビア及び前記内部回路層は、同一な物質で形成されていることを特徴とする請求項１に記載の印刷回路基板。
- 前記ビアは、断面が六角形を有することを特徴とする請求項１に記載の印刷回路基板。
- 前記外部回路層は、前記コア絶縁層の上部または下部の表面に形成されているパターン溝を充填しながら形成されていることを特徴とする請求項１に記載の印刷回路基板。
- 前記パターン溝の断面は、Ｕ字型を有することを特徴とする請求項８に記載の印刷回路基板。
- 前記コア絶縁層の上部または下部に形成され、前記ビアを露出する接着層をさらに含むことを特徴とする請求項１に記載の印刷回路基板。
- 前記接着層は、プライマー樹脂を含むことを特徴とする請求項１０に記載の印刷回路基板。
- コア絶縁層と、
前記コア絶縁層を貫通する少なくとも１つのビアと、
前記コア絶縁層の内部に埋め込まれている内部回路層と、
前記コア絶縁層の上部または下部に形成されている外部回路層と、を含み、
前記内部回路層及び前記外部回路層を含む２ｎ＋１（ｎは正の整数）の数を有する回路層を含むことを特徴とする印刷回路基板。 - 金属基板をエッチングして少なくとも１つのビア及び内部回路層を形成するステップと、
前記ビアを埋め込む絶縁層を形成するステップと、
前記絶縁層の上部または下部に外部回路層を形成するステップと、
を含むことを特徴とする印刷回路基板の製造方法。 - 前記ビア及び前記内部回路層を形成するステップは、
前記金属基板の上部をエッチングして前記ビアの第１パート及び前記内部回路層を形成するステップと、
前記ビアの第１パート及び前記内部回路層を埋め込む第１絶縁層を形成するステップと、
前記金属基板の下部をエッチングして前記ビアの第１パートの下部に第２パートを形成するステップと、
を含むことを特徴とする請求項１３に記載の印刷回路基板の製造方法。 - 前記絶縁層を形成するステップは、
前記ビアの第２パートを埋め込む第２絶縁層を形成するステップを含むことを特徴とする請求項１４に記載の印刷回路基板の製造方法。 - 前記外部回路層を形成するステップは、
前記絶縁層の上部または下部に銅箔層を形成するステップと、
前記銅箔層の上に感光性パターンを形成するステップと、
前記感光性パターンをマスクにして前記銅箔層をエッチングして前記外部回路層を形成するステップと、
を含むことを特徴とする請求項１３に記載の印刷回路基板の製造方法。 - 前記ビアの前記第１パートと前記第２パートとの境界面の幅が前記絶縁層との境界面の幅より大きく形成されることを特徴とする請求項１４に記載の印刷回路基板の製造方法。
- 前記ビアの第１パートを形成するステップは、
前記金属基板を湿式エッチングして前記ビアの第１パートを形成するとともに、前記内部回路層を断面が三角形を有するように形成することを特徴とする請求項１４に記載の印刷回路基板の製造方法。 - 前記ビアの第２パートを形成するステップは、
前記金属基板の下部を湿式エッチングして、前記ビアの第２パートを形成するとともに、前記内部回路層の下部を形成することを特徴とする請求項１４に記載の印刷回路基板の製造方法。 - 前記内部回路層は幅が５０μｍ以下であることを特徴とする請求項１３に記載の印刷回路基板の製造方法。
- 前記外部回路層を形成するステップは、
前記絶縁層の上部または下部の表面にパターン溝を形成するステップと、
伝導性物質をめっきして前記パターン溝を埋め込む前記外部回路層を形成するステップと、
を含むことを特徴とする請求項１３に記載の印刷回路基板の製造方法。 - 前記外部回路層を形成するステップは、
前記絶縁層の上部または下部の表面にレーザーを用いて前記パターン溝を形成するステップと、
前記パターン溝の表面に沿って無電解めっきしてシード層を形成するステップと、
前記シード層の上に前記伝導性物質を電解めっきして前記パターン溝を埋め込むステップと、
を含むことを特徴とする請求項２１に記載の印刷回路基板の製造方法。 - 前記パターン溝を形成するステップは、
ＵＶ−ＹＡＧレーザーを用いて前記絶縁層の表面に前記パターン溝を形成することを特徴とする請求項２２に記載の印刷回路基板の製造方法。 - 前記絶縁層の上部または下部に接着層を形成するステップをさらに含むことを特徴とする請求項１３に記載の印刷回路基板の製造方法。
- 前記接着層を形成するステップは、
銅箔層と接着されている前記接着層を前記絶縁層の上部または下部に付着するステップを含むことを特徴とする請求項２４に記載の印刷回路基板の製造方法。 - 前記外部回路層を形成するステップは、
前記銅箔層を除去するステップと、
前記接着層の上に無電解めっき層を形成するステップと、
前記無電解めっき層の上に感光性パターンを形成するステップと、
前記感光性パターンをマスクにして電解めっきして前記外部回路層を形成するステップと、
を含むことを特徴とする請求項２５に記載の印刷回路基板の製造方法。 - 前記外部回路層を形成するステップは、
前記電解めっき後、前記無電解めっき層が除去されるまでフラッシュエッチングすることを特徴とする請求項２６に記載の印刷回路基板の製造方法。
Applications Claiming Priority (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2010-0134484 | 2010-12-24 | ||
| KR10-2010-0134487 | 2010-12-24 | ||
| KR1020100134481A KR101154720B1 (ko) | 2010-12-24 | 2010-12-24 | 인쇄회로기판 및 그의 제조 방법 |
| KR1020100134487A KR101154700B1 (ko) | 2010-12-24 | 2010-12-24 | 인쇄회로기판 및 그의 제조 방법 |
| KR1020100134484A KR101262513B1 (ko) | 2010-12-24 | 2010-12-24 | 인쇄회로기판 및 그의 제조 방법 |
| KR10-2010-0134481 | 2010-12-24 | ||
| PCT/KR2011/010026 WO2012087060A2 (en) | 2010-12-24 | 2011-12-23 | Printed circuit board and method for manufacturing the same |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2014501450A true JP2014501450A (ja) | 2014-01-20 |
| JP2014501450A5 JP2014501450A5 (ja) | 2014-11-27 |
| JP6214398B2 JP6214398B2 (ja) | 2017-10-18 |
Family
ID=46314661
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2013546029A Active JP6214398B2 (ja) | 2010-12-24 | 2011-12-23 | 印刷回路基板 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US9497853B2 (ja) |
| EP (1) | EP2656702B1 (ja) |
| JP (1) | JP6214398B2 (ja) |
| CN (1) | CN103416109B (ja) |
| TW (1) | TWI542260B (ja) |
| WO (1) | WO2012087060A2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014082488A (ja) * | 2012-10-16 | 2014-05-08 | Samsung Electro-Mechanics Co Ltd | コア基板及びその製造方法並びにメタルビア用構造体 |
| JP7540785B2 (ja) | 2022-08-31 | 2024-08-27 | 株式会社羽野製作所 | プリント配線基板の製造方法 |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105592639B (zh) * | 2014-10-23 | 2019-01-25 | 碁鼎科技秦皇岛有限公司 | 电路板及其制作方法 |
| DE102015226712B4 (de) * | 2014-12-26 | 2024-10-24 | Omron Corporation | Leiterplatte und elektronisches bauelement |
| JP6333215B2 (ja) * | 2015-05-19 | 2018-05-30 | オムロンオートモーティブエレクトロニクス株式会社 | プリント基板、電子装置 |
| CN109863593B (zh) * | 2016-07-15 | 2022-11-04 | 乐健科技（珠海）有限公司 | 散热电路板、功率模块及制备散热电路板的方法 |
| CN117896908B (zh) * | 2024-03-14 | 2024-07-26 | 江门市和美精艺电子有限公司 | 超密线路封装基板及其制作方法 |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003318534A (ja) * | 2002-04-25 | 2003-11-07 | Daiwa Kogyo:Kk | 層間接続構造及びその形成方法 |
| JP2004095914A (ja) * | 2002-08-30 | 2004-03-25 | Dainippon Printing Co Ltd | プリント配線基板、及びその製造方法 |
| JP2005064203A (ja) * | 2003-08-11 | 2005-03-10 | North:Kk | 多層配線基板の製造方法 |
| JP2005236006A (ja) * | 2004-02-19 | 2005-09-02 | Morimura Chemicals Ltd | 導電性回路装置およびその作製方法 |
| JP2006156500A (ja) * | 2004-11-25 | 2006-06-15 | Kyocera Corp | セラミック回路基板およびその製造方法 |
| JP2006313945A (ja) * | 2002-02-18 | 2006-11-16 | Socketstrate Inc | 多層配線基板の製造方法と、それに用いる配線膜間接続用部材及びその製造方法 |
| JP2008047843A (ja) * | 2006-07-20 | 2008-02-28 | Sanyo Electric Co Ltd | 回路装置およびその製造方法、配線基板およびその製造方法 |
| US20080303146A1 (en) * | 2007-06-07 | 2008-12-11 | Advanced Semiconductor Engineering, Inc. | Process for manufacturing substrate with bumps and substrate structure |
Family Cites Families (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE59407670D1 (de) * | 1993-04-16 | 1999-03-04 | Heinze Dyconex Patente | Kern für elektrische Verbindungssubstrate und elektrische Verbindungssubstrate mit Kern, sowie Verfahren zu deren Herstellung |
| JP2000312063A (ja) | 1999-04-28 | 2000-11-07 | Kyocera Corp | 配線基板及びその製造方法 |
| JP2001044633A (ja) | 1999-07-30 | 2001-02-16 | Hitachi Ltd | セラミック回路基板 |
| JP4195162B2 (ja) | 1999-12-21 | 2008-12-10 | 東洋鋼鈑株式会社 | 多層プリント配線板及びその製造方法 |
| CN100383278C (zh) * | 2002-02-28 | 2008-04-23 | 日本瑞翁株式会社 | 部分镀敷方法、部分镀敷树脂基材以及多层电路基板的制造方法 |
| JP2004063701A (ja) | 2002-07-26 | 2004-02-26 | Yamaichi Electronics Co Ltd | フレキシブルプリント配線基板の製造方法 |
| JP4211350B2 (ja) | 2002-10-18 | 2009-01-21 | 東レ株式会社 | 多層回路基板用部材および多層回路基板の製造方法 |
| DE102004005300A1 (de) | 2004-01-29 | 2005-09-08 | Atotech Deutschland Gmbh | Verfahren zum Behandeln von Trägermaterial zur Herstellung von Schltungsträgern und Anwendung des Verfahrens |
| JP4606899B2 (ja) | 2005-02-17 | 2011-01-05 | 富士フイルム株式会社 | 金属パターン形成方法、金属パターン及びそれを用いたプリント配線板並びにｔｆｔ配線回路 |
| TWI250555B (en) | 2005-05-24 | 2006-03-01 | Advanced Semiconductor Eng | Substrate and method of fabricating the same |
| KR100797698B1 (ko) | 2005-09-27 | 2008-01-23 | 삼성전기주식회사 | 고밀도 인쇄회로기판 제조방법 |
| JP2007208193A (ja) * | 2006-02-06 | 2007-08-16 | Alps Electric Co Ltd | セラミック基板 |
| KR100751995B1 (ko) | 2006-06-30 | 2007-08-28 | 삼성전기주식회사 | 인쇄회로기판 및 그 제조방법 |
| KR100860367B1 (ko) * | 2006-08-21 | 2008-09-25 | 제일모직주식회사 | 금속실리사이드막 대비 실리콘 산화막에 대한 상대적인 식각 선택성이 향상된 식각용액 |
| JP2008124370A (ja) * | 2006-11-15 | 2008-05-29 | Hitachi Chem Co Ltd | 多層プリント配線板の製造方法 |
| US7749887B2 (en) | 2007-12-18 | 2010-07-06 | Micron Technology, Inc. | Methods of fluxless micro-piercing of solder balls, and resulting devices |
| KR100990576B1 (ko) * | 2008-05-26 | 2010-10-29 | 삼성전기주식회사 | 미세 최외층 회로패턴을 갖는 인쇄회로기판 및 그 제조방법 |
| KR100999529B1 (ko) * | 2008-09-04 | 2010-12-08 | 삼성전기주식회사 | 마이크로 스트립 라인을 구비한 인쇄회로기판, 스트립라인을 구비한 인쇄회로기판 및 그들의 제조 방법 |
| KR101067207B1 (ko) * | 2009-04-16 | 2011-09-22 | 삼성전기주식회사 | 트렌치 기판 및 그 제조방법 |
-
2011
- 2011-12-20 TW TW100147416A patent/TWI542260B/zh active
- 2011-12-23 CN CN201180068547.XA patent/CN103416109B/zh active Active
- 2011-12-23 US US13/997,544 patent/US9497853B2/en active Active
- 2011-12-23 JP JP2013546029A patent/JP6214398B2/ja active Active
- 2011-12-23 WO PCT/KR2011/010026 patent/WO2012087060A2/en active Application Filing
- 2011-12-23 EP EP11850595.7A patent/EP2656702B1/en active Active
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006313945A (ja) * | 2002-02-18 | 2006-11-16 | Socketstrate Inc | 多層配線基板の製造方法と、それに用いる配線膜間接続用部材及びその製造方法 |
| JP2003318534A (ja) * | 2002-04-25 | 2003-11-07 | Daiwa Kogyo:Kk | 層間接続構造及びその形成方法 |
| JP2004095914A (ja) * | 2002-08-30 | 2004-03-25 | Dainippon Printing Co Ltd | プリント配線基板、及びその製造方法 |
| JP2005064203A (ja) * | 2003-08-11 | 2005-03-10 | North:Kk | 多層配線基板の製造方法 |
| JP2005236006A (ja) * | 2004-02-19 | 2005-09-02 | Morimura Chemicals Ltd | 導電性回路装置およびその作製方法 |
| JP2006156500A (ja) * | 2004-11-25 | 2006-06-15 | Kyocera Corp | セラミック回路基板およびその製造方法 |
| JP2008047843A (ja) * | 2006-07-20 | 2008-02-28 | Sanyo Electric Co Ltd | 回路装置およびその製造方法、配線基板およびその製造方法 |
| US20080303146A1 (en) * | 2007-06-07 | 2008-12-11 | Advanced Semiconductor Engineering, Inc. | Process for manufacturing substrate with bumps and substrate structure |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014082488A (ja) * | 2012-10-16 | 2014-05-08 | Samsung Electro-Mechanics Co Ltd | コア基板及びその製造方法並びにメタルビア用構造体 |
| JP7540785B2 (ja) | 2022-08-31 | 2024-08-27 | 株式会社羽野製作所 | プリント配線基板の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103416109A (zh) | 2013-11-27 |
| EP2656702B1 (en) | 2023-02-01 |
| US9497853B2 (en) | 2016-11-15 |
| TWI542260B (zh) | 2016-07-11 |
| EP2656702A2 (en) | 2013-10-30 |
| EP2656702A4 (en) | 2018-03-07 |
| WO2012087060A3 (en) | 2012-11-01 |
| US20140054069A1 (en) | 2014-02-27 |
| CN103416109B (zh) | 2016-08-24 |
| TW201247036A (en) | 2012-11-16 |
| JP6214398B2 (ja) | 2017-10-18 |
| WO2012087060A2 (en) | 2012-06-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5993378B2 (ja) | 印刷回路基板 | |
| JP6214398B2 (ja) | 印刷回路基板 | |
| JP5992923B2 (ja) | 印刷回路基板及びその製造方法 | |
| KR100688864B1 (ko) | 인쇄회로기판, 플립칩 볼 그리드 어레이 기판 및 그 제조방법 | |
| US9713267B2 (en) | Method for manufacturing printed wiring board with conductive post and printed wiring board with conductive post | |
| JP6092117B2 (ja) | 印刷回路基板及びその製造方法 | |
| TWI442854B (zh) | 印刷電路板及其製造方法 | |
| JP5576547B2 (ja) | 配線基板の製造方法 | |
| JP6084283B2 (ja) | 部品内蔵基板及びその製造方法 | |
| JP2013540368A (ja) | 印刷回路基板及びその製造方法 | |
| KR100752017B1 (ko) | 인쇄회로기판의 제조방법 | |
| KR101231273B1 (ko) | 인쇄회로기판 및 그의 제조 방법 | |
| JP2005150552A (ja) | 配線基板の製造方法 | |
| JP4508141B2 (ja) | ステンレス転写基材、メッキ回路層付きステンレス転写基材 | |
| KR101199112B1 (ko) | 인쇄회로기판 및 그의 제조 방법 | |
| KR101262513B1 (ko) | 인쇄회로기판 및 그의 제조 방법 | |
| TW201334646A (zh) | 印刷電路板及其製造方法 | |
| KR101231343B1 (ko) | 인쇄회로기판 및 그의 제조 방법 | |
| KR101231522B1 (ko) | 인쇄회로기판 및 그의 제조 방법 | |
| JP4492071B2 (ja) | 配線基板の製造方法 | |
| KR101154700B1 (ko) | 인쇄회로기판 및 그의 제조 방법 | |
| JP2010262954A (ja) | 配線基板の製造方法 | |
| KR101251749B1 (ko) | 인쇄회로기판 및 그의 제조 방법 | |
| KR101154720B1 (ko) | 인쇄회로기판 및 그의 제조 방법 | |
| KR101231525B1 (ko) | 인쇄회로기판 및 그의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20141002 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20141210 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150729 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150804 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20151104 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20151109 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20160517 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160905 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20160913 |
|
| A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20161202 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170704 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170919 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6214398 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |