KR101067207B1 - 트렌치 기판 및 그 제조방법 - Google Patents

트렌치 기판 및 그 제조방법 Download PDF

Info

Publication number
KR101067207B1
KR101067207B1 KR1020090033216A KR20090033216A KR101067207B1 KR 101067207 B1 KR101067207 B1 KR 101067207B1 KR 1020090033216 A KR1020090033216 A KR 1020090033216A KR 20090033216 A KR20090033216 A KR 20090033216A KR 101067207 B1 KR101067207 B1 KR 101067207B1
Authority
KR
South Korea
Prior art keywords
trench
insulating layer
region
product
circuit
Prior art date
Application number
KR1020090033216A
Other languages
English (en)
Other versions
KR20100114704A (ko
Inventor
고영관
리오이치 와타나베
이상수
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020090033216A priority Critical patent/KR101067207B1/ko
Priority to US12/463,945 priority patent/US8072052B2/en
Priority to JP2009115606A priority patent/JP4862063B2/ja
Priority to TW098115985A priority patent/TWI382797B/zh
Publication of KR20100114704A publication Critical patent/KR20100114704A/ko
Application granted granted Critical
Publication of KR101067207B1 publication Critical patent/KR101067207B1/ko
Priority to US13/310,319 priority patent/US8883647B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/465—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer having channels for the next circuit layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09036—Recesses or grooves in insulating substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09781—Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/0723—Electroplating, e.g. finish plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/04—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching
    • H05K3/045—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching by making a conductive layer having a relief pattern, followed by abrading of the raised portions
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Structure Of Printed Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

본 발명은 트렌치 기판 및 그 제조방법에 관한 것으로, 베이스 기판, 상기 베이스 기판의 일면 또는 양면에 적층되고, 회로영역을 포함하여 제품 가장자리의 더미영역에 트렌치가 형성된 절연층, 및 상기 회로영역에 형성된 트렌치 내부에 도금공정에 의해 형성된 회로패턴 및 비아를 포함하는 회로층을 포함하는 것을 특징으로 하며, 제품 가장자리의 더미영역 및 제품간 절단 영역에 도금편차 개선을 위한 트렌치가 형성됨으로써 도금공정시 절연층 상에 형성되는 도금층의 편차를 개선할 수 있게 된다.
트렌치, 회로영역, 더미영역, 제품간 절단 영역, 도금편차, 도금

Description

트렌치 기판 및 그 제조방법{A trench substrate and a fabricating method the same}
본 발명은 트렌치 기판 및 그 제조방법에 관한 것이다.
최근 반도체칩의 고밀도화 및 신호전달속도의 고속화에 대응하기 위한 기술로서, 반도체칩을 인쇄회로기판에 직접 실장하는 기술에 대한 요구가 커지고 있으며, 이에 따라 반도체칩의 고밀도화에 대응할 수 있는 고밀도 및 고신뢰성의 인쇄회로기판 개발이 요구되고 있다.
고밀도 및 고신뢰성의 인쇄회로기판에 대한 요구사양은 반도체칩의 사양과 밀접하게 연관되어 있으며, 회로의 미세화, 고도의 전기특성, 고속신호 전달구조, 고신뢰성, 고기능성 등 많은 과제가 있다. 이러한 요구사양에 대응한 미세 회로패턴 및 마이크로 비아홀을 형성할 수 있는 인쇄회로기판 기술이 요구되고 있다.
통상적으로, 인쇄회로기판의 회로패턴을 형성하는 방법은 서브 트랙티브법(subractive process), 풀 어디티브법(full additive process), 및 세미 어디티브법(semi-additive process) 등이 있다. 이러한 방법들 중에서 회로패턴의 미세화가 가능한 세미 어디티브법이 현재 주목을 받고 있다.
도 1 내지 도 6은 종래의 일 예에 따른 세미 어디티브법에 의해 회로패턴을 형성하는 방법을 공정 순서대로 도시한 공정단면도로서, 이를 참조하여 회로패턴 형성방법을 설명하면 다음과 같다.
먼저, 도 1에 도시한 바와 같이, 일면에 금속층(14)이 형성된 절연층(12)에 비아홀(16)을 가공한다.
다음, 도 2에 도시한 바와 같이, 비아홀(16) 내벽을 포함하여 절연층(12) 상에 무전해 도금층(18)을 형성한다. 이때, 무전해 도금층(18)은 이후 수행될 전해도금 공정의 전처리 공정의 역할을 수행하는데, 전해 도금층(24)을 형성하기 위해서는 일정두께 이상(예를 들어, 1㎛ 이상)의 무전해 도금층(18)을 형성해야 한다.
다음, 도 3에 도시한 바와 같이, 드라이 필름(20)을 적층하고, 회로 패턴 형성 영역을 노출시키는 개구부(22)를 갖도록 패터닝한다.
다음, 도 4에 도시한 바와 같이, 비아홀(16)을 포함하여 개구부(22)에 전해 도금층(24)을 형성한다.
다음, 도 5에 도시한 바와 같이, 드라이 필름(20)을 제거한다.
마지막으로, 도 6에 도시한 바와 같이, 플래시 에칭(flash etching), 퀵 에칭(quick etching) 등을 통해 전해 도금층(24)이 형성되지 않은 무전해 도금층(18)을 제거하여 비아(26)를 포함하는 회로패턴(28)을 형성한다.
그러나, 종래의 세미 어디티브법에 의해 형성된 회로패턴(28)은 절연층(12) 상에 양각 형태로 형성되어 있기 때문에 절연층(12)으로부터 분리되는 문제점이 있 었다. 특히, 점차 회로패턴(28)이 미세화되어감에 따라 절연층(12)과 회로패턴(28)의 접착면적이 줄어들어 접착력이 약화되어 회로패턴(28)의 분리가 심화되는 문제점이 있었다.
최근에는 이러한 한계를 극복하기 위해 새로운 공법이 제안되고 있으며, 그 중 하나로 절연층 위에 레이저로 트렌치(trench)를 형성하고 도금, 연마, 에칭 공정을 통해 회로패턴을 제조하는 LPP 공법(Laser Patterning Process)이 주목을 받고 있다.
도 7 내지 도 10은 종래의 다른 예에 따른 LPP 공법에 의해 회로패턴을 형성하는 방법을 공정순서대로 도시한 공정단면도로서, 이를 참조하여 회로패턴 형성방법을 설명하면 다음과 같다.
먼저, 도 7에 도시한 바와 같이, 일면에 금속층(54)이 형성된 절연층(52)에 회로패턴용 트렌치(56a) 및 비아용 트렌치(56b)를 포함하는 트렌치(56)를 가공한다.
다음, 도 8에 도시한 바와 같이, 트렌치(56) 내벽을 포함하여 절연층(52) 상에 무전해 도금층(58)을 형성한다.
다음, 도 9에 도시한 바와 같이, 무전해 도금층(58) 상에 전해 도금층(60)을 형성한다.
마지막으로, 도 10에 도시한 바와 같이, 에칭 공정 또는 그라인딩 공정에 의해 절연층(52) 상부로 돌출된 무전해 도금층(58) 및 전해 도금층(60)을 제거하여 비아(62)를 포함하는 매립 회로패턴(64)을 형성한다.
그러나, 도 9에서 알 수 있는 바와 같이, 트렌치(56) 내부를 포함하여 절연층(52) 상에 형성되는 전해 도금층(60)은 트렌치(56)가 형성되는 영역과 그렇지 않은 영역 사이에서 높이 차이(도금편차)를 가지게 되고, 이는 에칭 공정 또는 그라인딩 공정에 절연층(52) 상부로 돌출된 무전해 도금층(58) 및 전해 도금층(60)을 제거하더라도 동일한 높이를 갖도록 하는데 한계가 있었다.
특히, 트렌치(56)가 형성된 영역에 비해 트렌치(56)가 형성되지 않은 영역은 절연층(52) 상부로 더 높이 전해 도금층(60)이 형성되기 때문에, 그 제거공정에서 전해 도금층(60)이 완전히 제거되지 않아 회로패턴(64)이 서로 분리되지 않는 문제점이 발생하거나, 이를 과도하게 제거하는 과정에서 회로패턴(64) 및 비아(62)의 전해 도금층(60)이 제거되어 소실되는 문제점이 있었다.
본 발명의 상기와 같은 문제점을 해결하기 위해 안출된 것으로서, 본 발명의 목적은 도금 편차를 감소시킬 수 있는 트렌치 기판 및 그 제조방법을 제공하기 위한 것이다.
본 발명의 바람직한 제1 실시예에 따른 트렌치 기판은, 베이스 기판, 상기 베이스 기판의 일면 또는 양면에 적층되고, 회로영역을 포함하여 제품 가장자리의 더미영역에 트렌치가 형성된 절연층, 및 상기 회로영역에 형성된 트렌치 내부에 도금공정에 의해 형성된 회로패턴 및 비아를 포함하는 회로층을 포함하여 구성된다.
여기서, 상기 제품 가장자리의 더미영역에 형성된 상기 트렌치 내부를 포함하여 상기 절연층에 적층된 외층 절연층을 더 포함하는 것을 특징으로 한다.
또한, 상기 제품 가장자리의 더미영역에 형성된 상기 트렌치는 선형, 원형, 삼각형, 사각형, 십자형, 또는 다각형의 형상을 갖는 것을 특징으로 한다.
또한, 상기 제품 가장자리의 더미영역에 형성된 상기 트렌치는 음각 또는 돌기가 형성된 음각인 것을 특징으로 한다.
본 발명의 바람직한 제2 실시예에 따른 트렌치 기판은, 베이스 기판, 상기 베이스 기판의 일면에 적층되고, 회로영역을 포함하여 제품 가장자리의 더미영역에 트렌치가 형성된 제1 절연층, 상기 베이스 기판의 타면에 적층되고, 회로영역에 비 아홀이 형성된 제2 절연층, 상기 제1 절연층의 상기 회로영역에 형성된 트렌치 내부에 도금공정에 의해 형성된 회로패턴 및 비아를 포함하는 제1 회로층, 및 상기 제2 절연층에 형성된 비아를 포함하는 제2 회로층을 포함하여 구성된다.
여기서, 상기 제1 절연층의 상기 제품 가장자리의 더미영역에 형성된 상기 트렌치 내부를 포함하여 상기 제1 절연층에 적층된 제1 외층 절연층, 및 상기 제2 절연층에 적층된 제2 외층 절연층을 더 포함하는 것을 특징으로 한다.
또한, 상기 제품 가장자리의 더미영역에 형성된 상기 트렌치는 선형, 원형, 삼각형, 사각형, 십자형, 또는 다각형의 형상을 갖는 것을 특징으로 한다.
또한, 상기 제품 가장자리의 더미영역에 형성된 상기 트렌치는 음각 또는 돌기가 형성된 음각인 것을 특징으로 한다.
본 발명의 바람직한 제1 실시예에 따른 트렌치 기판의 제조방법은, (A) 베이스 기판의 일면 또는 양면에 적층된 절연층의 회로영역을 포함하여 제품 가장자리의 더미영역 및 제품간 절단 영역에 트렌치를 가공하는 단계, (B) 상기 트렌치 내부를 포함하여 상기 절연층에 도금층을 형성하는 단계, (C) 상기 절연층 상부에 과잉 형성된 상기 도금층을 제거하는 단계, 및 (D) 상기 회로영역에 에칭 레지스트를 도포한 상태에서, 상기 제품 가장자리의 더미영역 및 제품간 절단 영역에 형성된 상기 도금층을 제거한 후, 상기 에칭 레지스트를 제거하는 단계를 포함하여 구성된다.
이때, 상기 (D) 단계 이후에, (E) 상기 제품간 절단 영역을 따라 개별 트렌 치 기판으로 다이싱하는 단계를 포함하는 것을 특징으로 한다.
또한, 상기 (D) 단계 이후에, (E) 상기 제품 가장자리의 더미영역 및 상기 제품간 절단 영역에 형성된 상기 트렌치 내부를 포함하여 상기 절연층에 외층 절연층을 적층하는 단계가 수행되는 것을 특징으로 한다.
또한, 상기 (A) 단계에서, 상기 제품 가장자리의 더미영역 및 상기 제품간 절단 영역에 형성된 상기 트렌치는 선형, 원형, 삼각형, 사각형, 십자형, 또는 다각형의 형상을 갖는 것을 특징으로 한다.
또한, 상기 (A) 단계에서, 상기 제품 가장자리의 더미영역 및 상기 제품간 절단 영역에 형성된 상기 트렌치는 음각 또는 돌기가 형성된 음각인 것을 특징으로 한다.
본 발명의 바람직한 제2 실시예에 따른 트렌치 기판의 제조방법은, (A) 베이스 기판의 일면에 제1 절연층을 적층하고, 상기 베이스 기판의 타면에 제2 절연층을 적층하는 단계; (B) 상기 제1 절연층의 회로영역을 포함하여 제품 가장자리의 더미영역 및 제품간 절단 영역에 트렌치를 가공하고, 상기 제2 절연층의 회로영역에 비아홀을 가공하는 단계; (C) 상기 트렌치를 포함하여 상기 제1 절연층에 제1 도금층을 형성하고, 상기 비아홀을 포함하여 상기 제2 절연층에 제2 도금층을 형성하는 단계; (D) 상기 제1 절연층 상부에 과잉 형성된 제1 도금층을 제거하는 단계; (E) 상기 제1 절연층의 회로영역에 제1 에칭 레지스트를 도포하고, 상기 제2 절연층에 회로 형성용 개구부를 갖는 제2 에칭 레지스트를 도포하는 단계; 및 (F) 상기 제1 절연층의 상기 제품 가장자리의 더미영역 및 상기 제품간 절단 영역에 형성된 상기 제1 도금층 및 상기 회로 형성용 개구부에 의해 노출된 상기 제2 도금층을 제거한 후, 상기 제1 에칭 레지스트 및 상기 제2 에칭 레지스트를 제거하는 단계를 포함하여 구성된다.
이때, 상기 (F) 단계 이후에, (G) 상기 제품간 절단 영역을 따라 개별 트렌치 기판으로 다이싱하는 단계를 포함하는 것을 특징으로 한다.
또한, 상기 (F) 단계 이후에, (G) 상기 제1 절연층의 상기 제품 가장자리의 더미영역 및 상기 제품간 절단 영역에 형성된 상기 트렌치 내부를 포함하여 상기 제1 절연층에 제1 외층 절연층을 적층하고, 상기 제2 절연층에 제2 외층 절연층을 적층하는 단계가 수행되는 것을 특징으로 한다.
또한, 상기 (B) 단계에서, 상기 제품 가장자리의 더미영역 및 상기 제품간 절단 영역에 형성된 상기 트렌치는 선형, 원형, 삼각형, 사각형, 십자형, 또는 다각형의 형상을 갖는 것을 특징으로 한다.
또한, 상기 (B) 단계에서, 상기 제품 가장자리의 더미영역 및 상기 제품간 절단 영역에 형성된 상기 트렌치는 음각 또는 돌기가 형성된 음각인 것을 특징으로 한다.
본 발명의 특징 및 이점들은 첨부도면에 의거한 다음의 상세한 설명으로부터 더욱 명백해질 것이다.
이에 앞서, 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이고 사전 적인 의미로 해석되어서는 아니되며, 발명자가 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합되는 의미와 개념으로 해석되어야만 한다.
본 발명에 따르면, 회로패턴 및 비아가 형성되는 회로영역뿐만 아니라 제품 가장자리의 더미영역 및 제품간 절단 영역에 트렌치가 형성된 상태에서 도금공정이 수행되기 때문에 도금편차가 개선되고, 이에 따라 절연층 상부로 과잉 형성된 도금층의 제거도 용이하게 된다.
또한, 본 발명에 따르면, 도금편차 개선을 위해 제품 가장자리의 더미영역 및 제품간 절단 영역에 형성될 수 있는 다양한 형상의 트렌치 구조를 제공한다.
또한, 본 발명에 따르면, 일면에 제품 가장자리의 더미영역 및 제품간 절단 영역에 제2 트렌치를 형성하여 도금편차를 개선한 상태에서, 타면의 일반적인 회로형성공정에 적용되는 에칭공정에서 제2 트렌치에 형성된 도금층을 제거함으로써 제2 트렌치에 형성된 도금층의 제거에 별도의 공정이 요구되지 않을 뿐만 아니라, 제품간 절단 공정을 수행시 절단기구에 부하발생을 방지할 수 있게 된다.
본 발명의 목적, 특정한 장점들 및 신규한 특징들은 첨부된 도면들과 연관되어지는 이하의 상세한 설명과 바람직한 실시예들로부터 더욱 명백해질 것이다. 본 명세서에서 각 도면의 구성요소들에 참조번호를 부가함에 있어서, 동일한 구성 요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 번호를 가지 도록 하고 있음에 유의하여야 한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다.
트렌치 기판의 구조 - 제1 실시예
도 11은 본 발명의 바람직한 제1 실시예에 따른 트렌치 기판의 단면도이다. 이하, 이를 참조하여 본 실시예에 따른 트렌치 기판(100a)에 대해 설명하면 다음과 같다.
도 11에 도시한 바와 같이, 본 실시예에 따른 트렌치 기판(100a)은 베이스 기판(102)의 일면 또는 양면에 회로영역(P)을 포함하여 제품 가장자리의 더미영역(D)에 트렌치(114a, 114b)가 형성된 절연층(112)이 적층되고, 회로영역(P)에 형성된 트렌치(114a, 114b) 내부에 도금공정에 의해 형성된 회로패턴 및 비아를 포함하는 회로층(124)이 형성된 것을 특징으로 한다.
베이스 기판(102)은, 예를 들어 코어 회로층(106)이 양면에 형성된 코어 절연층(104)에 내층 회로층(110)이 형성된 내층 절연층(108)이 적층되되, 상기 내층 회로층(110)은 코어 절연층(104) 및 내층 절연층(108)을 관통하여 형성된 내층 비아(110a)를 통해 연결된 구조를 갖는다. 물론, 도 11에 도시된 베이스 기판(102)은 예시에 불과하며, 다양한 구조가 채용될 수 있음은 자명하다 할 것이다.
절연층(112)은 베이스 기판(102)에 적층되되, 회로영역(P)을 포함하여 제품 가장자리의 더미영역(D)에 트렌치(114a, 114b)가 형성되어 있다. 여기서, 트렌치(114a, 114b)는 절연층(112)의 회로영역(P)에 형성된 회로패턴 및 비아 형성용 제1 트렌치(114a), 및 절연층(112)의 제품 가장자리의 더미영역(D)에 형성된 도금 편차 개선을 위한 제2 트렌치(114b)로 구성된다. 이때, 제2 트렌치(114b)는 도금편차 개선을 위해 제품 가장자리의 더미영역(D)에 형성되는 것으로서, 최적의 도금편차 개선을 위해 다양한 형상, 직경, 간격, 깊이 등을 가질 수 있다. 이에 대해서는 도 31(도 31a 내지 도 31d) 및 도 32(도 32a 내지 32c)에 대한 설명부분에 더 상세히 설명하기로 한다.
여기서, 제2 트렌치(114b)는 전체가 음각으로 형성되거나 음각 내부의 일부 영역은 제거하지 않음으로써 돌기가 형성된 음각으로 형성될 수 있다. 즉, 제2 트렌치(114b)가 넓은 음각으로 형성되는 경우 돌기를 그 내부에 형성함으로써 넓은 음각의 전 영역에 일정한 두께로 도금층의 확보가 가능하게 된다.
회로층(124)은 제품 가장자리의 더미영역(D)의 제2 트렌치(114b)를 제외하고, 회로영역(P)의 제1 트렌치(114a) 내부에 도금공정에 의해 형성된다. 여기서, 회로패턴 및 비아 형성용 제1 트렌치(114a) 내부에 도금공정이 수행되어, 회로패턴 및 비아를 포함하는 회로층(124)이 형성된다.
한편, 절연층(112)에는 제품 가장자리의 더미영역(D)에 형성된 제2 트렌치(114b) 내부를 포함하여 외층 절연층(126)이 적층된다. 여기서, 외층 절연 층(126)은 솔더 레지스트층 또는 다층 구조의 빌드업층을 포함하는 개념으로 이해되어야 할 것이다.
또한, 도 11에는 베이스 기판(102)의 양면에 트렌치 회로가 형성되는 것으로 도시되어 있으나, 베이스 기판(102)의 일면에만 트렌치 회로를 형성하는 것도 본 발명의 범주 내에 포함된다 할 것이다.
트렌치 기판의 구조 - 제2 실시예
도 12는 본 발명의 바람직한 제2 실시예에 따른 트렌치 기판의 단면도이다. 이하, 이를 참조하여 본 실시예에 따른 트렌치 기판에 대해 설명하면 다음과 같다.
도 12에 도시한 바와 같이, 본 실시예에 따른 트렌치 기판(100b)은 베이스 기판(102)의 일면에는 회로영역(P)을 포함하여 제품 가장자리의 더미영역(D)에 트렌치(114a, 114b)가 형성된 제1 절연층(112a)이 적층되고, 베이스 기판(102)의 타면에는 회로영역(P)에 비아홀(114c)이 형성된 제2 절연층(112b)이 적층되며, 제1 절연층(112a)의 회로영역(P)에 형성된 트렌치(114a) 내부에 도금공정에 의해 형성된 회로패턴 및 비아를 포함하는 제1 회로층(124a)이 형성되고, 제2 절연층(112b)에 형성된 비아를 포함하는 제2 회로층(124b)이 형성된 구조를 갖는다.
즉 본 실시예는 베이스 기판(102)의 일면에는 제1 실시예와 동일한 구조의 트렌치 패턴이 형성되되, 베이스 기판(102)의 타면에는 일반적인 회로층이 형성된 것을 특징으로 한다. 이를 제외하고는 제1 실시예와 동일하므로 중복되는 설명은 생략하기로 한다.
트렌치 기판의 제조방법 - 제1 실시예
도 13 내지 도 21은 본 발명의 바람직한 제1 실시예에 따른 트렌치 기판의 제조방법을 공정순서대로 도시한 공정단면도이다. 이하, 이를 참조하여 본 실시예에 따른 트렌치 기판의 제조방법을 설명하면 다음과 같다.
먼저, 도 13에 도시한 바와 같이, 베이스 기판(102)의 양면에 절연층(112)을 적층한다.
여기서, 비록 도 13에는 베이스 기판(102)이 코어 회로층(106)이 양면에 형성된 코어 절연층(104)에 내층 회로층(110)이 형성된 내층 절연층(108)이 적층되되, 상기 내층 회로층(110)은 코어 절연층(104) 및 내층 절연층(108)을 관통하여 형성된 내층 비아(110a)를 통해 연결된 구조를 갖는 것으로 도시되어 있으나, 이는 예시적인 것에 불과하다 할 것이다. 예를 들어 베이스 기판(102)으로 절연층이 사용되는 것도 가능하며, 이 경우에는 추가적인 절연층의 적층 공정 없이 다음 공정이 진행될 수 있을 것이다.
한편, 도 13에는 베이스 기판(102)의 양면에 절연층(112)을 적층하는 것으로 도시되어 있으나, 베이스 기판(102)의 일면에만 절연층(112)을 적층한 상태에서 다음 공정이 진행되는 것도 본 발명의 범주 내에 포함된다 할 것이다. 이하에서는, 설명 및 도시의 편의를 위해 베이스 기판(102)의 양면에 절연층(112)을 적층한 상태에서 트렌치 기판을 제조하는 방법에 대해 설명하기로 한다.
다음, 도 14에 도시한 바와 같이, 베이스 기판(102)에 적층된 절연층(112)의 회로영역(P)을 포함하여 제품 가장자리의 더미영역(D) 및 제품간 절단 영역(S)에 트렌치(114a, 114b)를 가공한다. 이때, 제품간 절단 영역(S)은 다수의 단위기판(개별 트렌치 기판)을 포함하는 패널에서, 각 단위기판 사이의 영역으로서 이후 다이싱(dicing) 공정에서 절단되는 영역을 의미한다.
여기서, 트렌치(114a, 114b)는 절연층(112)의 회로영역(P)에 형성된 회로패턴 및 비아 형성용 제1 트렌치(114a), 및 절연층(112)의 제품 가장자리의 더미영역(D) 및 제품간 절단 영역(S)에 형성된 도금 편차 개선을 위한 제2 트렌치(114b)를 포함하여 구성된다.
이때, 트렌치(114a, 114b)는 당업계에서 공지된 것이라면 특별히 한정되지 않으나, 예를 들어 임프린트 공법 또는 레이저 공법(예를 들어, Nd-YAG(Neodymium-doped Yttrium Aluminum Garnet) 레이저, CO2 레이저, 펄스 UV(ultra-violet) 엑시머 레이저)을 통해 가공된다.
다음, 도 15에 도시한 바와 같이, 트렌치(114a, 114b) 내벽을 포함하여 절연층(112)에 무전해 도금층(116)을 형성한다.
이때, 무전해 도금층(116)은 촉매를 절연층(112)의 표면에 흡착한 후, 무전해 도금액의 구성 성분이 환원제로부터 전자를 받아 동으로 석출하는 원리로 형성 된다.
이때, 촉매 흡착은 크리너-컨디셔너 과정→ 예비 촉매처리 과정→ 촉매 처리 과정→ 촉매 환원 과정을 거쳐 수행된다. 크리너-컨디셔너 과정은 절연층(112)에 잔존할 수 있는 유기물을 제거하여 습윤성을 좋게 하고, 계면활성제를 사용하여 표면장력을 낮춤으로써 수용성 약품이 절연층(112)에 내벽에 잘 묻도록 하는 과정이고, 예비 촉매 처리 과정은 촉매 처리에 앞서 낮은 농도(일반적으로 1~3% 희석한 촉매 약품)의 촉매 약품에 절연층(112)을 담가 촉매 처리 과정에서 사용되는 약품이 오염되거나 농도가 변화는 것을 방지하기 위한 과정이며, 촉매 처리 과정은 절연층(112)에 예를 들어 Pd-Sn(팔라디움-주석) 또는 Pd 이온 착화합물과 같은 촉매 입자를 입히는 과정이고, 촉매 환원 과정은 실제 촉매로 작용하는 Pd 금속을 얻어내기 위한 과정이다.
다음, 도 16에 도시한 바와 같이, 무전해 도금층(116) 상에 트렌치(114a, 114b) 내부를 포함하여 절연층(112)에 전해 도금층(118)을 형성한다. 이하에서는 설명의 편의를 위해 무전해 도금층(116) 및 전해 도금층(118)을 도금층(120)으로 지칭하기로 한다.
이때, 트렌치(114a, 114b) 내부를 도금하는 과정에서 절연층(112)의 상부에도 도금층(120)이 형성된다.
여기서, 트렌치(114a, 114b)가 형성된 영역과 그렇지 않은 영역 사이에는 도금편차가 발생할 수 밖에 없다. 즉, 트렌치(114a, 114b)가 형성된 영역은 트렌 치(114a, 114b)의 내부를 포함하여 도금층(120)이 형성되기 때문에, 트렌치(114a, 114b)가 형성되지 않은 영역은 트렌치(114a, 114b)가 형성된 영역보다 절연층(112)의 상부로 더 높게 도금층(120)이 형성되게 된다. 종래에는 회로패턴 및 비아 형성 영역에만 제1 트렌치(114a)를 가공하였기 때문에, 제1 트렌치(114a)가 형성되지 않은 영역과 비교하여 도금편차가 큰 문제가 있었다. 특히, 제품 가장자리의 더미영역(D) 및 제품간 절단 영역(S)은 트렌치가 형성되지 않기 때문에 절연층(112) 상부로 도금층(120)이 과잉되게 형성되어 이를 제거하는데 많은 시간이 소요되는 문제점이 있었으며, 이를 제거하는 과정에서 제1 트렌치(114a) 내부에 형성된 도금층(120)이 함께 제거되는 문제점이 있었다.
그러나, 본 실시예에서는 제품 가장자리의 더미영역(D) 및 제품간 절단 영역(S)에 도금편차 개선을 위한 제2 트렌치(114b)를 가공함으로써 종래에 비해 도금편차가 개선되게 된다. 이때, 제2 트렌치(114b)는 회로패턴 및 비아와 같이 가공형상 등이 정해져 있지 않기 때문에, 최적의 도금편차 개선을 위해 다양한 형상을 가질 수 있으며, 제2 트렌치(114b)의 직경, 제2 트렌치(114b) 사이의 간격, 깊이 등은 제어될 수 있다. 이에 대해서는 도 29(도 29a 내지 도 29d) 및 도 30(도 30a 내지 30c)에 대한 설명부분에 더 상세히 설명하기로 한다.
다음, 도 17에 도시한 바와 같이, 연마공정을 수행하여 절연층(112) 상부로 과잉 형성된 도금층(120)을 제거하여 평탄화한다.
이때, 연마공정은 버프(buff)연마, 샌드벨트(sand belt), 폴리싱 연마를 포 함하는 각종 기계적 연마 또는 이들을 조합하여 사용되거나, 화학적 연마, 또는 CMP연마를 적용할 수 있다. 뿐만 아니라, 기계적 연마 및 화학적 연마를 연계하여 수행될 수 있다.
본 단계는 제2 트렌치(114b)로 인해 도금편차가 개선된 상태에서 실시되기 때문에 종래에 비해 회로패턴이 분리되지 않는 문제 및 회로패턴이 소실되는 문제등이 발생하지 않게 된다.
다음, 도 18에 도시한 바와 같이, 에칭 레지스트(122)를 절연층(112)의 회로영역(P)에 도포한다. 즉, 제품 가장자리의 더미영역(D) 및 제품간 절단 영역(S)을 노출시키도록 에칭 레지스트(122)를 절연층(112)에 도포한다.
다음, 도 19에 도시한 바와 같이, 제품 가장자리의 더미영역(D) 및 제품간 절단 영역(S)의 제2 트렌치(114b) 내부에 형성된 도금층(120)을 에칭으로 제거하고, 에칭 레지스트(122)를 제거한다.
여기서, 제2 트렌치(114b)에 형성되었던 도금층(120)이 제거되기 때문에, 각 단위기판을 분리하는 다이싱 공정에서 도금층(120)으로 인한 공정부하의 발생과 같은 문제는 발생하지 않게 된다.
다음, 도 20에 도시한 바와 같이, 제2 트렌치(114b) 내부를 포함하여 절연층(112)에 외층 절연층(126)를 적층한다. 이때, 반경화 상태의 외층 절연층(126)을 절연층(112)에 적층함으로써 제2 트렌치(114b) 내부의 빈공간에도 외층 절연층(126)이 유입되게 된다. 여기서, 제2 트렌치(114b)는 절연층(112)과 외층 절연층(126)의 접촉면적을 증대시킴으로써 접착성능이 향상시키는 역할을 수행하게 된다.
마지막으로, 도 21에 도시한 바와 같이, 제품간 절단 영역(S)을 따라 다이싱 공정을 수행하여 개별 트렌치 기판(100a)으로 분리한다. 상술한 바와 같은 제조공정에 의해 도 11에 도시한 바와 같은 트렌치 기판(100a)이 제조된다.
트렌치 기판의 제조방법-제2 실시예
도 22 내지 도 30은 본 발명의 바람직한 제2 실시예에 따른 트렌치 기판의 제조방법을 공정순서대로 도시한 공정단면도이다. 본 실시예는 일면의 회로층은 LPP 공법을 이용하여 형성하고, 타면의 회로층은 일반적인 회로 형성 공법을 적용한 것으로서, 타면의 회로층 형성 공정에서 제2 트렌치에 형성된 도금층을 일괄 제거할 수 있는 트렌치 기판의 제조방법을 제공하는 것을 특징으로 한다. 이하, 도 22 내지 도 30을 참조하여 본 실시예에 따른 트렌치 기판의 제조방법을 설명하면 다음과 같다.
먼저, 도 22 도시한 바와 같이, 베이스 기판(102)의 일면에 제1 절연층(112a)을 적층하고, 베이스 기판(102)의 타면에 제2 절연층(112b)을 적층한다.
다음, 도 23에 도시한 바와 같이, 베이스 기판(102)에 적층된 제1 절연층(112a)의 회로영역(P)을 포함하여 제품 가장자리의 더미영역(D) 및 제품간 절단 영역(S)에 트렌치(114a, 114b)를 가공하고, 제2 절연층(112b)의 회로영역(P)에 비아홀(114c)을 가공한다.
다음, 도 24에 도시한 바와 같이, 트렌치(114a, 114b) 내벽을 포함하여 제1 절연층(112a)에 제1 무전해 도금층(116a)을 형성하고, 비아홀(114c) 내벽을 포함하여 제2 절연층(112b)에 제2 무전해 도금층(116b)을 형성한다.
다음, 도 25에 도시한 바와 같이, 트렌치(114a, 114b) 내부를 포함하여 제1 무전해 도금층(116a)에 제1 전해 도금층(118a)을 형성하고, 비아홀(114c) 내부를 포함하여 제2 무전해 도금층(116b)에 제2 전해 도금층(118b)을 형성한다. 즉, 제1 절연층(112a)에 제1 무전해 도금층(116a) 및 제1 전해 도금층(118a)으로된 제1 도금층(120a)을 형성하고, 제2 절연층(112b)에 제2 무전해 도금층(116b) 및 제2 전해 도금층(118b)으로된 제2 도금층(120b)을 형성한다.
다음, 도 26에 도시한 바와 같이, 연마공정을 수행하여 제1 절연층(112a) 상부로 과잉 형성된 제1 도금층(120a)을 제거하여 평탄화한다.
본 단계에서, 제2 회로층(124b)의 두께를 고려하여 제2 절연층(112b)에 형성 된 제2 도금층(120b)의 일부를 폭방향으로 제거할 수 있다.
다음, 도 27에 도시한 바와 같이, 제1 절연층(112a)의 회로영역(P)에 제1 에칭 레지스트(122a)를 도포하고, 제2 절연층(112b)에 패터닝된 제2 에칭 레지스트(122b)를 도포한다. 여기서, 제2 에칭 레지스트(122b)는 제2 회로층(124b)을 제외한 영역을 노출시키는 오픈부를 갖도록 패터닝되어 있다.
다음, 도 28에 도시한 바와 같이, 제1 에칭 레지스트(122a) 및 제2 에칭 레지스트(122b)가 형성되지 않고 노출된 제1 도금층(120a) 및 제2 도금층(120b)을 제거하여, 제1 절연층(112a)에 트렌치 회로패턴 및 트렌치 비아를 포함하는 제1 회로층(124a)을 형성하고, 제2 절연층(112b)에 제2 회로층(124b)을 형성한다.
이때, 제2 회로층(124b)을 형성하는데 사용되는 에칭 공정에서, 제1 도금층(120a)도 일괄 제거되기 때문에 제1 절연층(112a)의 제품 가장자리의 더미영역(D) 및 제품간 절단 영역(S)의 제2 트렌치(114b)에 형성된 제1 도금층(120a)을 제거하기 위한 별도의 공정이 필요없게 되어, 공정의 효율성을 도모할 수 있게 된다.
다음, 도 29에 도시한 바와 같이, 제1 절연층(112a)의 제2 트렌치(114b) 내부를 포함하여 제1 절연층(112a)에 제1 외층 절연층(126a)를 적층하고, 제2 절연층(112b)에 제2 외층 절연층(126b)을 적층한다.
마지막으로, 도 30에 도시한 바와 같이, 제품간 절단 영역(S)을 따라 다이싱 공정을 수행하여 개별 트렌치 기판(100a)으로 분리한다. 상술한 바와 같은 제조공정에 의해 도 12에 도시한 바와 같은 트렌치 기판(100b)이 제조된다.
도 31a 내지 도 31d는 본 발명의 바람직한 실시예에 따른 트렌치의 형상을 나타내는 도면이다. 즉, 본 발명에 따르면, 도금편차 개선을 위해 회로영역(P)을 제외한 제품 가장자리의 더미영역(D) 및 제품간 절단 영역(S)에 형성되는 제2 트렌치(114b)는 도금 편차 개선을 위해 다양한 형상을 가질 수 있다.
도 31a 내지 도 31d에 도시한 바와 같이, 본 발명의 바람직한 실시예에 따른 제2 트렌치(114b)는 원형(도 31a), 삼각형(도 31b), 사각형(도 31c), 십자형(도 31d) 형상을 가질 수 있다. 한편, 도시하지는 않았으나, 제2 트렌치(114b)는 선형 또는 다각형의 형상도 가질 수 있다. 여기서, A와 B는 각각 트렌치의 직경 및 트렌치 간격을 의미한다.
한편, 하기 표 1에는 트렌치(114b)의 형상에 따른 두금두께 편차에 대한 실험 결과 데이터가 개시되어 있다. 여기서, 표 1은 회로영역이 차지하는 면적이 80%일때, 예를 들어 트렌치(114b)가 100㎛의 직경(A)를 가질 때, 트렌치 형상 및 트렌치 간격에 따른 도금두께 편차에 대한 실험 결과 데이터이다.
테스트 No 트렌치 형상 트렌치 간격(B)(㎛) 도금두께 편차
1 원형 30 0.35
2 삼각형 30 0.45
3 사각형 30 0.42
4 십자형 30 0.68
5 삼각형 20 0.53
6 삼각형 40 0.48
7 사각형 20 0.40
8 사각형 40 0.65
상기 표 1에서 알 수 있는 바와 같이, 트렌치 간격(B)이 30um로 동일할 때, 원형의 트렌치 형상에서 도금두께 편차가 가장 개선됨을 알 수 있다(테스트 1 내지 4 참고). 또한, 트렌치 형상이 삼각형일 때에는 20㎛, 30㎛, 40㎛의 트렌치 간격(B) 중에서 30㎛의 트렌치 간격(B)에서 도금두께 편차가 가장 개선되고(테스트, 2, 5, 및 6 참고), 트렌치 형상이 사각형 일 때에는 20㎛, 30㎛, 40㎛의 트렌치 간격(B) 중에서 20㎛의 트렌치 간격(B)에서 도금두께 편차가 가장 개선됨을 알 수 있다(테스트 3, 7, 및 8 참고).
또한, 하기 표 2에는 트렌치 형상이 원형일때, 트렌치 직경(A), 트렌치 간격(B), 트렌치 깊이에 따른 도금두께 편차에 대한 실험결과 데이터가 개시되어 있다. 여기서, 표 1은 회로영역이 차지하는 면적이 80%일 때 트렌치 직경(A), 트렌치 간격(B), 트렌치 깊이에 따른 도금두께 편차에 대한 실험결과 데이터이다.
테스트 No 트렌치 직경(A)
(㎛)		 트렌치 간격(B)
(㎛)		 트렌치 깊이
(㎛)		 도금두께 편차
1 X X X 1.45
2 50 30 15 0.84
3 100 30 15 0.35
4 150 30 15 0.54
5 100 20 15 0.76
6 100 40 15 0.98
7 100 30 10 0.78
8 100 30 20 0.83
상기 표 2에서 알 수 있는 바와 같이, 제2 트렌치(114b)가 없는 경우(테스트 1 참고)보다 제2 트렌치(114b)가 있는 경우(테스트 2 내지 8 참고)에 도금두께 편차가 개선됨을 알 수 있다. 또한, 트렌치 간격(B) 및 트렌치 깊이가 각각 30㎛, 15㎛으로 동일할 때, 50㎛, 100㎛, 150㎛의 트렌치 직경(A) 중에서 100㎛의 트렌치 직경(B)에서 도금두께 편차가 가장 개선되며(테스트 2 내지 4 참고), 트렌치 직경(A) 및 트렌치 깊이가 각각 100㎛, 15㎛으로 동일할 때, 20㎛, 30㎛, 40㎛의 트렌치 간격(B) 중에 30㎛의 트렌치 간격(B)에서 도금두께 편차가 가장 개선됨을 알 수 있다(테스트 3, 6, 및 6 참고). 트렌치 직경(A) 및 트렌치 간격(B)이 각각 100㎛, 30㎛으로 동일할 때, 10㎛, 15㎛, 20㎛의 트렌치 깊이 중에 15㎛의 트렌치 깊이에서 도금두께 편차가 가장 개선됨을 알 수 있다(테스트 3, 7, 및 8 참고).
도 32a 내지 도 32c는 본 발명의 바람직한 실시에에 따른 트렌치의 가공위치를 나타내는 도면이다. 이하, 도 32a 내지 도 32c를 참조하여 본 실시예에 따른 트렌치의 가공위치에 대해 설명하면 다음과 같다.
도 32a 내지 도 32c에 도시한 바와 같이, 도금편차 개선을 위한 제2 트렌치(114b)는 다양한 위치에 가공될 수 있다. 예를 들어, 제2 트렌치(114b)는 회로영역(P)을 제외한 영역에 일정 간격으로 형성되거나(도 32a 참고), 회로영역(P)에 인접한 영역에는 일정간격으로 형성되고 제품 가장자리의 더미영역(D) 및 제품간 절단 영역(S)에는 전체 영역에 형성될 수 있다(도 32b 참고). 또한, 제품 가장자리의 더미영역(D) 및 제품간 절단 영역(S)이 구획되도록 일부분을 남겨둔 상태에서 형성될 수 있다(도 32c 참고).
이때, 회로영역(P) 내에 형성되는 트렌치(114a)는 회로패턴과 그라운드간 영역 분리를 위해 소정 간격(clearnce)을 가진 상태로 형성되는 것이 바람직하다.
이상 본 발명을 구체적인 실시예를 통하여 상세히 설명하였으나, 이는 본 발명을 구체적으로 설명하기 위한 것으로, 본 발명에 따른 트렌치 기판 및 그 제조방법은 이에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당해 분야의 통상의 지식을 가진 자에 의해 그 변형이나 개량이 가능함은 명백하다고 할 것이다.
본 발명의 단순한 변형 내지 변경은 모두 본 발명의 영역에 속하는 것으로 본 발명의 구체적인 보호 범위는 첨부된 특허청구범위에 의하여 명확해질 것이다.
도 1 내지 도 6은 종래의 일예에 따른 세미 어디티브법에 의해 회로패턴을 형성하는 방법을 공정 순서대로 도시한 공정단면도이다.
도 7 내지 도 10은 종래의 다른 예에 따른 LPP 공법에 의해 회로패턴을 형성하는 방법을 공정순서대로 도시한 공정단면도이다.
도 11은 본 발명의 바람직한 제1 실시예에 따른 트렌치 기판의 단면도이다.
도 12는 본 발명의 바람직한 제2 실시예에 따른 트렌치 기판의 단면도이다.
도 13 내지 도 21은 본 발명의 바람직한 제1 실시예에 따른 트렌치 기판의 제조방법을 공정순서대로 도시한 공정단면도이다.
도 22 내지 도 30은 본 발명의 바람직한 제2 실시예에 따른 트렌치 기판의 제조방법을 공정순서대로 도시한 공정단면도이다.
도 31a 내지 도 31d는 본 발명의 바람직한 실시예에 따른 트렌치의 형상을 나타내는 도면이다.
도 32a 내지 도 32c는 본 발명의 바람직한 실시예에 따른 트렌치의 가공위치를 나타내는 도면이다.
※ 도면의 주요 부분에 대한 부호의 설명 ※
102 : 베이스 기판 112, 112a, 112b : 절연층
114a, 114b : 트렌치 114c : 비아홀
116, 116a, 116b : 무전해 도금층 118, 118a, 118b : 전해 도금층
120, 120a, 120b : 도금층 124, 124a, 124b : 회로층
126, 126a, 126b : 외층 절연층

Claims (18)

  1. 베이스 기판;
    상기 베이스 기판의 일면 또는 양면에 적층되고, 회로영역을 포함하여 제품 가장자리의 더미영역에 트렌치가 형성된 절연층; 및
    상기 회로영역에 형성된 트렌치 내부에 도금공정에 의해 형성된 회로패턴 및 비아를 포함하는 회로층
    을 포함하는 트렌치 기판.
  2. 청구항 1에 있어서,
    상기 제품 가장자리의 더미영역에 형성된 상기 트렌치 내부를 포함하여 상기 절연층에 적층된 외층 절연층을 더 포함하는 것을 특징으로 하는 트렌치 기판.
  3. 청구항 1에 있어서,
    상기 제품 가장자리의 더미영역에 형성된 상기 트렌치는 선형, 원형, 삼각형, 사각형, 십자형, 또는 다각형의 형상을 갖는 것을 특징으로 하는 트렌치 기판.
  4. 청구항 1에 있어서,
    상기 제품 가장자리의 더미영역에 형성된 상기 트렌치는 음각 또는 돌기가 형성된 음각인 것을 특징으로 하는 트렌치 기판.
  5. 베이스 기판;
    상기 베이스 기판의 일면에 적층되고, 회로영역을 포함하여 제품 가장자리의 더미영역에 트렌치가 형성된 제1 절연층;
    상기 베이스 기판의 타면에 적층되고, 회로영역에 비아홀이 형성된 제2 절연층;
    상기 제1 절연층의 상기 회로영역에 형성된 트렌치 내부에 도금공정에 의해 형성된 회로패턴 및 비아를 포함하는 제1 회로층; 및
    상기 제2 절연층에 형성된 비아를 포함하는 제2 회로층
    을 포함하는 트렌치 기판.
  6. 청구항 5에 있어서,
    상기 제1 절연층의 상기 제품 가장자리의 더미영역에 형성된 상기 트렌치 내부를 포함하여 상기 제1 절연층에 적층된 제1 외층 절연층; 및
    상기 제2 절연층에 적층된 제2 외층 절연층
    을 더 포함하는 것을 특징으로 하는 트렌치 기판.
  7. 청구항 5에 있어서,
    상기 제품 가장자리의 더미영역에 형성된 상기 트렌치는 선형, 원형, 삼각형, 사각형, 십자형, 또는 다각형의 형상을 갖는 것을 특징으로 하는 트렌치 기판.
  8. 청구항 5에 있어서,
    상기 제품 가장자리의 더미영역에 형성된 상기 트렌치는 음각 또는 돌기가 형성된 음각인 것을 특징으로 하는 트렌치 기판.
  9. (A) 베이스 기판의 일면 또는 양면에 적층된 절연층의 회로영역을 포함하여 제품 가장자리의 더미영역 및 제품간 절단 영역에 트렌치를 가공하는 단계;
    (B) 상기 트렌치 내부를 포함하여 상기 절연층에 도금층을 형성하는 단계;
    (C) 상기 절연층 상부에 과잉 형성된 상기 도금층을 제거하는 단계; 및
    (D) 상기 회로영역에 에칭 레지스트를 도포한 상태에서, 상기 제품 가장자리의 더미영역 및 제품간 절단 영역에 형성된 상기 도금층을 제거한 후, 상기 에칭 레지스트를 제거하는 단계
    를 포함하는 트렌치 기판의 제조방법.
  10. 청구항 9에 있어서,
    상기 (D) 단계 이후에,
    (E) 상기 제품간 절단 영역을 따라 개별 트렌치 기판으로 다이싱하는 단계
    를 포함하는 것을 특징으로 하는 트렌치 기판의 제조방법.
  11. 청구항 9에 있어서,
    상기 (D) 단계 이후에,
    (E) 상기 제품 가장자리의 더미영역 및 상기 제품간 절단 영역에 형성된 상기 트렌치 내부를 포함하여 상기 절연층에 외층 절연층을 적층하는 단계
    가 수행되는 것을 특징으로 하는 트렌치 기판의 제조방법.
  12. 청구항 9에 있어서,
    상기 (A) 단계에서,
    상기 제품 가장자리의 더미영역 및 상기 제품간 절단 영역에 형성된 상기 트렌치는 선형, 원형, 삼각형, 사각형, 십자형, 또는 다각형의 형상을 갖는 것을 특징으로 하는 트렌치 기판의 제조방법..
  13. 청구항 9에 있어서,
    상기 (A) 단계에서,
    상기 제품 가장자리의 더미영역 및 상기 제품간 절단 영역에 형성된 상기 트렌치는 음각 또는 돌기가 형성된 음각인 것을 특징으로 하는 트렌치 기판의 제조방법
  14. (A) 베이스 기판의 일면에 제1 절연층을 적층하고, 상기 베이스 기판의 타면에 제2 절연층을 적층하는 단계;
    (B) 상기 제1 절연층의 회로영역을 포함하여 제품 가장자리의 더미영역 및 제품간 절단 영역에 트렌치를 가공하고, 상기 제2 절연층의 회로영역에 비아홀을 가공하는 단계;
    (C) 상기 트렌치를 포함하여 상기 제1 절연층에 제1 도금층을 형성하고, 상기 비아홀을 포함하여 상기 제2 절연층에 제2 도금층을 형성하는 단계;
    (D) 상기 제1 절연층 상부에 과잉 형성된 제1 도금층을 제거하는 단계;
    (E) 상기 제1 절연층의 회로영역에 제1 에칭 레지스트를 도포하고, 상기 제2 절연층에 회로 형성용 개구부를 갖는 제2 에칭 레지스트를 도포하는 단계; 및
    (F) 상기 제1 절연층의 상기 제품 가장자리의 더미영역 및 상기 제품간 절단 영역에 형성된 상기 제1 도금층 및 상기 회로 형성용 개구부에 의해 노출된 상기 제2 도금층을 제거한 후, 상기 제1 에칭 레지스트 및 상기 제2 에칭 레지스트를 제거하는 단계
    를 포함하는 트렌치 기판의 제조방법.
  15. 청구항 14에 있어서,
    상기 (F) 단계 이후에,
    (G) 상기 제품간 절단 영역을 따라 개별 트렌치 기판으로 다이싱하는 단계
    를 포함하는 것을 특징으로 하는 트렌치 기판의 제조방법.
  16. 청구항 14에 있어서,
    상기 (F) 단계 이후에,
    (G) 상기 제1 절연층의 상기 제품 가장자리의 더미영역 및 상기 제품간 절단 영역에 형성된 상기 트렌치 내부를 포함하여 상기 제1 절연층에 제1 외층 절연층을 적층하고, 상기 제2 절연층에 제2 외층 절연층을 적층하는 단계
    가 수행되는 것을 특징으로 하는 트렌치 기판의 제조방법.
  17. 청구항 14에 있어서,
    상기 (B) 단계에서,
    상기 제품 가장자리의 더미영역 및 상기 제품간 절단 영역에 형성된 상기 트렌치는 선형, 원형, 삼각형, 사각형, 십자형, 또는 다각형의 형상을 갖는 것을 특징으로 하는 트렌치 기판의 제조방법..
  18. 청구항 14에 있어서,
    상기 (B) 단계에서,
    상기 제품 가장자리의 더미영역 및 상기 제품간 절단 영역에 형성된 상기 트렌치는 음각 또는 돌기가 형성된 음각인 것을 특징으로 하는 트렌치 기판의 제조방법
KR1020090033216A 2009-04-16 2009-04-16 트렌치 기판 및 그 제조방법 KR101067207B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020090033216A KR101067207B1 (ko) 2009-04-16 2009-04-16 트렌치 기판 및 그 제조방법
US12/463,945 US8072052B2 (en) 2009-04-16 2009-05-11 Trench substrate
JP2009115606A JP4862063B2 (ja) 2009-04-16 2009-05-12 トレンチ基板の製造方法
TW098115985A TWI382797B (zh) 2009-04-16 2009-05-14 溝槽基板及其製法
US13/310,319 US8883647B2 (en) 2009-04-16 2011-12-02 Method of manufacturing of trench substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090033216A KR101067207B1 (ko) 2009-04-16 2009-04-16 트렌치 기판 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20100114704A KR20100114704A (ko) 2010-10-26
KR101067207B1 true KR101067207B1 (ko) 2011-09-22

Family

ID=42980378

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090033216A KR101067207B1 (ko) 2009-04-16 2009-04-16 트렌치 기판 및 그 제조방법

Country Status (4)

Country Link
US (2) US8072052B2 (ko)
JP (1) JP4862063B2 (ko)
KR (1) KR101067207B1 (ko)
TW (1) TWI382797B (ko)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101067031B1 (ko) * 2009-07-31 2011-09-22 삼성전기주식회사 인쇄회로기판 및 그 제조방법
US8929092B2 (en) 2009-10-30 2015-01-06 Panasonic Corporation Circuit board, and semiconductor device having component mounted on circuit board
US9332642B2 (en) * 2009-10-30 2016-05-03 Panasonic Corporation Circuit board
WO2012005524A2 (en) * 2010-07-08 2012-01-12 Lg Innotek Co., Ltd. The printed circuit board and the method for manufacturing the same
TWI396482B (zh) * 2010-07-30 2013-05-11 Optromax Electronics Co Ltd 線路基板製程及線路基板結構
TWI542264B (zh) * 2010-12-24 2016-07-11 Ｌｇ伊諾特股份有限公司 印刷電路板及其製造方法
TWI542260B (zh) 2010-12-24 2016-07-11 Ｌｇ伊諾特股份有限公司 印刷電路板及其製造方法
KR101231273B1 (ko) * 2010-12-24 2013-02-07 엘지이노텍 주식회사 인쇄회로기판 및 그의 제조 방법
KR101167802B1 (ko) * 2010-12-27 2012-07-25 삼성전기주식회사 회로 기판 및 그 제조 방법
KR101987367B1 (ko) 2011-12-15 2019-06-11 엘지이노텍 주식회사 인쇄회로기판 및 그의 제조 방법
KR101926560B1 (ko) 2011-12-15 2018-12-10 엘지이노텍 주식회사 인쇄회로기판 및 그의 제조 방법
KR20130068659A (ko) * 2011-12-15 2013-06-26 엘지이노텍 주식회사 인쇄회로기판 및 그의 제조 방법
KR20130071508A (ko) * 2011-12-15 2013-07-01 엘지이노텍 주식회사 인쇄회로기판의 제조 방법
WO2013089415A1 (en) * 2011-12-15 2013-06-20 Lg Innotek Co., Ltd. Method and device of manufacturing printed circuit board
WO2013089439A1 (en) * 2011-12-15 2013-06-20 Lg Innotek Co., Ltd. The printed circuit board and the method for manufacturing the same
KR101758857B1 (ko) * 2014-10-24 2017-07-18 삼성전기주식회사 인쇄회로기판, 그 제조방법 및 모듈
US10952320B2 (en) * 2016-03-24 2021-03-16 Kyocera Corporation Printed wiring board and method for manufacturing same
JP7214966B2 (ja) * 2018-03-16 2023-01-31 富士電機株式会社 半導体装置及び半導体装置の製造方法
KR20210050106A (ko) * 2019-10-28 2021-05-07 삼성전기주식회사 인쇄회로기판
WO2021085181A1 (ja) * 2019-10-30 2021-05-06 株式会社村田製作所 積層基板、電子部品モジュール、および、積層基板の製造方法
US20230047568A1 (en) * 2021-08-10 2023-02-16 Imagine Tf, Llc Printed circuit boards with embossed metalized circuit traces

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0766552A (ja) * 1993-08-23 1995-03-10 Hitachi Ltd 配線基板の製造方法
US7200924B2 (en) 2003-02-14 2007-04-10 Fujitsu Media Devices Limited Method of packaging electronic parts
JP2007173555A (ja) 2005-12-22 2007-07-05 Ngk Spark Plug Co Ltd 配線基板の製造方法
KR20090020208A (ko) * 2007-08-23 2009-02-26 삼성전기주식회사 인쇄회로기판 제조방법

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6617205B1 (en) * 1995-11-20 2003-09-09 Hitachi, Ltd. Semiconductor storage device and process for manufacturing the same
JP4129971B2 (ja) 2000-12-01 2008-08-06 新光電気工業株式会社 配線基板の製造方法
CN100524644C (zh) * 2001-08-23 2009-08-05 Acm研究公司 减小电解抛光工艺中的金属凹槽的虚拟结构
JP4222979B2 (ja) * 2004-07-28 2009-02-12 Ｎｅｃエレクトロニクス株式会社 半導体装置
KR100632556B1 (ko) * 2005-01-28 2006-10-11 삼성전기주식회사 인쇄회로기판의 제조방법
JP2007294783A (ja) * 2006-04-27 2007-11-08 Renesas Technology Corp 半導体装置の製造方法および半導体装置の設計支援システム
JP2008098286A (ja) * 2006-10-10 2008-04-24 Rohm Co Ltd 半導体装置
KR20090108747A (ko) * 2008-04-14 2009-10-19 삼성전자주식회사 가변적 원자층 적층 온도를 이용한 반도체 및 그 제조 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0766552A (ja) * 1993-08-23 1995-03-10 Hitachi Ltd 配線基板の製造方法
US7200924B2 (en) 2003-02-14 2007-04-10 Fujitsu Media Devices Limited Method of packaging electronic parts
JP2007173555A (ja) 2005-12-22 2007-07-05 Ngk Spark Plug Co Ltd 配線基板の製造方法
KR20090020208A (ko) * 2007-08-23 2009-02-26 삼성전기주식회사 인쇄회로기판 제조방법

Also Published As

Publication number Publication date
US8072052B2 (en) 2011-12-06
JP4862063B2 (ja) 2012-01-25
US8883647B2 (en) 2014-11-11
JP2010251676A (ja) 2010-11-04
KR20100114704A (ko) 2010-10-26
TWI382797B (zh) 2013-01-11
US20120077333A1 (en) 2012-03-29
US20100264549A1 (en) 2010-10-21
TW201039704A (en) 2010-11-01

Similar Documents

Publication Publication Date Title
KR101067207B1 (ko) 트렌치 기판 및 그 제조방법
KR101412258B1 (ko) 프린트 배선판의 배선 구조 및 그 형성 방법
KR101504348B1 (ko) 배선 구조 및 그 형성 방법, 그리고 프린트 배선판
KR101077380B1 (ko) 인쇄회로기판 및 그 제조방법
KR100936078B1 (ko) 전기부재 및 이를 이용한 인쇄회로기판의 제조방법
JP5080234B2 (ja) 配線基板およびその製造方法
KR101109230B1 (ko) 인쇄회로기판 및 그 제조방법
JP5379281B2 (ja) プリント基板の製造方法
KR100990588B1 (ko) 랜드리스 비아를 갖는 인쇄회로기판 및 그 제조방법
KR101872532B1 (ko) 회로 기판 및 그 제조 방법
KR101022914B1 (ko) 인쇄회로기판의 제조방법
US7301230B2 (en) Circuit board with a thin-film layer configured to accommodate a passive element
CN114402703A (zh) 印刷布线板以及印刷布线板的制造方法
KR20100070041A (ko) 트렌치 기판의 제조방법
JP2010225973A (ja) 多層回路基板の製造方法
KR102211741B1 (ko) 인쇄회로기판 및 인쇄회로기판의 제조 방법
KR102119142B1 (ko) 웨이퍼 레벨 패키지의 캐리어를 리드 프레임으로 제작하는 방법
JP2009239105A (ja) 多層回路基板の製造方法
CN115226301A (zh) 线路板及其制造方法
KR101138592B1 (ko) 미세 피치 범프를 구비한 기판과 이의 제조 방법
KR101009118B1 (ko) 랜드리스 인쇄회로기판의 제조방법
KR20130070129A (ko) 인쇄회로기판 및 그 제조 방법
KR20100084014A (ko) 반도체 패키지와, 이의 제조 방법
KR20110112670A (ko) 다층 인쇄회로기판 및 이의 제조방법
KR20110045274A (ko) 인쇄회로기판 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140701

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150707

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160701

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20170703

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20180702

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20190701

Year of fee payment: 9